JP4608716B2

JP4608716B2 - 制御されたｄｉ／ｄｔを有するパワー・スイッチ

Info

Publication number: JP4608716B2
Application number: JP36690699A
Authority: JP
Inventors: ジャラドジャン; サンシェジャン−ルイ; ロージャン−ピエール; ブレイルマリー; オースタンパトリク; ベルニエエリク; ロアマチュー
Original assignee: エステーミクロエレクトロニクスソシエテアノニム
Priority date: 1998-12-31
Filing date: 1999-12-24
Publication date: 2011-01-12
Anticipated expiration: 2019-12-24
Also published as: EP1017103A1; FR2788166B1; DE69938814D1; JP2000200909A; EP1017103B1; FR2788166A1

Description

【０００１】
【発明の属する技術分野】
本発明は電力調整の分野に関する。産業用機器および家庭用機器の動作を制御するために、スイッチ・モードで動作する半導体パワー部品がしばしば使用される。いわゆる導通角（または、位相角）の制御が行われ、パワー・スイッチは、電源電圧の全ての各半波の継続時間の一部でだけターンオンする。そのような装置は、現在、家庭の照明の分野で照明を薄暗くするために使用され、他の多くの用途でパワー・バリエータを形成するために使用されている。
【０００２】
【従来の技術】
位相角パワー調節には、比較的高い電圧がスイッチの両端間に掛かっている間にスイッチが閉じることによって、電源に向かって高調波を発生するというよく知られている欠点がある。この高調波は電磁的な外乱を引き起こし、重大な問題である。製造業者にそのような外乱を発生しないように要求する様々な標準がつくられた。高調波を電源に向かって再注入しないようにする簡単な方法は、高調波をフィルタにかけることである。しかし、バリエータに受動的なフィルタを追加することは、大きさ、重さおよびコストの点から非常に不利な条件である。このフィルタをなくすために、スイッチング時の電流変化速度（ｄｉ／ｄｔ）を制御することで、根本から問題に取り組むことも考案された。サイリスタとトライアックは、その頑丈さ、破壊電圧、スイッチングが簡単なこと、およびオン状態の消費電力が少ないことから、バリエータを製造するのに理想的な部品であるが、残念ながら、どちらもこのｄｉ／ｄｔの制御を可能にすることができない。
【０００３】
このようにして、当技術分野では、パワー部品１と２を並列に含む図１に概略を示すようなタイプのシステムを使用することが示された。部品１は、ターンオン時の電源電流の変動が制御電圧の変動に関連づけられるような部品、例えば、パワーＭＯＳトランジスタ、または絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）である。部品２は、いったんオンするとオン状態電流降下が非常に小さいという利点があり、さらに流れる電流が実質的にゼロになる時に自動的にターンオフするという利点があるサイリスタまたはトライアックのようなタイプの部品である。このようにして、部品１のようなタイプの部品でスイッチを閉じ、一方で部品２のようなタイプの部品でオン段階の大部分とターンオフを保証するスイッチを作ることが試みられた。したがって、ＭＯＳまたはＩＧＢＴタイプの第１の部品がターンオンしたら、サイリスタ・タイプの第２の部品をターンオンするために、制御回路３が設けられる。
【０００４】
ＭＯＳ、またはＩＧＢＴタイプのパワー・トランジスタがマルチセル構造を有する部品である場合には、ＭＯＳ部品の各セルにサイリスタ機能を有する構造を関連づけることが一般に試みられた。したがって、全体の構造はマルチセル・タイプである。
【０００５】
【発明が解決しようとする課題】
本発明は、そのようなマルチセル・タイプの構造には様々な欠点があるという本発明者の認識に基づいている。第１の欠点は、一定の最大電流に対して、マルチセル・タイプのサイリスタの表面は必ずモノセルのサイリスタよりも大きいことである。他の欠点は、マルチセル部品の様々なセルの間の接続を行うのが、モノセル部品よりもしばしば非常に困難であり、そのためにメタライゼーションのレベルの数を増やす必要があるということである。
【０００６】
したがって、本発明の１つの目的は、一定の最大電流に対して最小表面の部品を得るために、マルチセル・タイプのＭＯＳまたはＩＧＢＴトランジスタにサイリスタ・タイプのモノセルのパワー部品を関連づける制御されたｄｉ／ｄｔを有するスイッチの回路および構造を提供することである。
【０００７】
【課題を解決するための手段】
上記その他の目的を達成するために、本発明は、制御端子に印加される信号によりｄｉ／ｄｔを制御可能なモノリシック・パワー・スイッチにおいて、前記信号により制御されるＩＧＢＴと、該ＩＧＢＴに並列接続されるサイリスタと、該サイリスタのゲートとカソードの間に接続され、前記ＩＧＢＴの閉路段階中に前記サイリスタを抑止するＭＯＳトランジスタとを有し、前記ＩＧＢＴは垂直マルチセル構造を有し、前記サイリスタは垂直モノセル構造を有する、モノリシック・パワー・スイッチを提供する。
【０００８】
本発明の実施例によると、本スイッチは、裏面に第２の導電型の領域を含む第１の導電型の基板中に形成され、上面側に、ＩＧＢＴの第１のセル、ＩＧＢＴの第２のセル、および、主サイリスタのカソード領域と補助サイリスタのカソード領域とを含む前記第２の導電型のカソード・ゲート・ウェルを含み、前記第２のセルの前記カソード領域が前記補助サイリスタのカソード領域とカソード−ゲート領域に接続され、前記主サイリスタのカソード領域とカソード−ゲート領域がカソード端子に接続され、前記主サイリスタと前記補助サイリスタのカソード領域の間に含まれるウェルの領域が絶縁ゲートで覆われる。
【０００９】
本発明の実施例によると、本スイッチは、裏面に第２の導電型の領域を含む第１の導電型の基板中に形成され、上面側に、ＩＧＢＴの第１のセル、およびＩＧＢＴの構造と垂直補助サイリスタ構造とを結合するいくつかの第２のセルを含み、これらの第２のセルが前記第２の導電型の領域中に形成され、前記第１の導電型の２つのリングを含み、前記第１のリングが第１の絶縁ゲートで前記第２のリングから分離され、メタライゼーションで前記領域の中心部に接続され、前記第２のリングが、前記第１のセルのゲートに接続された第２の絶縁ゲートで前記領域の周囲から分離される。
【００１０】
本発明の実施例によると、本スイッチは、前記サイリスタのバイアスに対して逆方向にバイアスされた垂直タイプのダイオードをさらに含む。
【００１２】
本発明の実施例によると、本スイッチは、前記ＭＯＳトランジスタの自己バイアス手段を含む。
【００１３】
本発明の前記の目的、特徴および利点を、添付の図面に関連して特定の実施形態についての下記の非限定的な説明で詳細に議論する。
【００１４】
【発明の実施の形態】
図２は、本発明による制御されたｄｉ／ｄｔを有するスイッチの回路の例を示す。このスイッチは、ＩＧＢＴタイプのパワー・トランジスタ１１（絶縁ゲート・バイポーラ・トランジスタ）およびパワー・サイリスタ１２を含む。２つの部品をアノードＡとカソードＫの間に並列に接続する。サイリスタ１２のアノードとＩＧＢＴ１１のアノードをアノードＡに接続する。サイリスタ１２のカソードとＩＧＢＴ１１のカソードをカソードＫに接続する。この実施形態で、ダイオードＤをサイリスタ１２に対して逆並列に端子ＡとＫの間に接続する。ＩＧＢＴ１１のゲートＧ１を第１の制御端子に接続する。アノードがサイリスタ１２のアノードに接続されカソードがサイリスタ１２のゲートに接続されたパイロット・サイリスタ１３を含む制御回路によって、部品１１と１２を相互に接続する。サイリスタ１３のカソードをＭＯＳトランジスタＭを介してカソードＫに接続する。ＭＯＳトランジスタＭのゲートＧ２を第２の制御端子に接続する。サイリスタ１３のゲートを第２のＩＧＢＴ１４を介してサイリスタ１３のアノードに接続する。第２のＩＧＢＴ１４のゲートを端子Ｇ１に接続する。部品Ｍ、１３および１４は低パワー部品であり、したがって、部品１１、１２およびＤに比べて小さな表面の部品である。
【００１５】
図３は、図２の回路の別の説明図である。それは、ダイオードＤ、サイリスタ１２、およびＭＯＳトランジスタＭを示す。ＩＧＢＴ１１、ＩＧＢＴ１４、およびパイロット・サイリスタ１３のアセンブリを２つのカソードを有するＩＧＢＴ２１で置換え、その第１のカソードは前の図面と同様に接続し、第２のカソードはサイリスタ１２のゲートに直接接続する。
【００１６】
図２と図３の回路の動作を図４との関係で説明する。図４は、ゲートＧ２の電圧Ｖｇ２、ゲートＧ１の電圧Ｖｇ１、およびアノードＡとカソードＫの間の電流Ｉ_ＡＫを示す。端子ＡとＫの間の電圧Ｖ_ＡＫの正の半波を考える。
【００１７】
電源電圧の正の半波の始まりｔ０の僅かに後の時間ｔ１に、トランジスタＭのゲートＧ２を制御してトランジスタＭをオンにする。その結果、サイリスタ１２のゲートとカソードがショートし、このサイリスタはターンオンすることができない。時間ｔ１の後の所望の導通角に従って選ばれた時間ｔ２に、トランジスタ１１のゲートＧ１に電圧ランプを加える。その電圧ランプの勾配を制御して、所望のｄｉ／ｄｔを得る。例えば、方形信号をＲＣフィルタに通すことで、このランプが得られる（それは制御信号であるから、低電力である）。端子Ｇ１の電圧が閾値Ｖｔｈを超えると直ちに、電流Ｉ_ＡＫが次第に増加し始め完全導通に対応する値になる。次に、時間ｔ３に、ゲートＧ２の信号を遮断してトランジスタＭをターンオフし、ＩＧＢＴ１４のカソード電流（または、ＩＧＢＴ２１の補助カソードの電流）がサイリスタ１３（または、１２）をトリガする。一般に、サイリスタの電圧降下はＭＯＳまたはＩＧＢＴパワー・トランジスタの電圧降下よりも小さいので、サイリスタ１２がターンオンし、その導通がＩＧＢＴ１１または２１の導通よりも優位になる。次に、時間ｔ４に、ゲートＧ１の信号を遮断し、その結果、ＩＧＢＴ１１および１４は決定的にターンオフする。このようにして、電圧Ｖ_ＡＫが非常に小さくなる時に、半波の終わりの時間ｔ５で、電流Ｉ_ＡＫは閾値Ｉｈよりも小さくなり、サイリスタは再びターンオフする。ゲートＧ１の電圧は、ＩＧＢＴが再びターンオンしないように、遮断する。
【００１８】
図５は、カソード・ゲート・サイリスタではなくてアノード・ゲート・サイリスタを使用する本発明の他の可能な実施形態を示す。この回路は、逆方向のダイオードＤを含む。主カソード・ゲート・サイリスタ１２を主アノード・ゲート・サイリスタ３２で置き換える。カソード・ゲート・パイロット・サイリスタ１３をアノード・ゲート・サイリスタ３３で置き換え、ＩＧＢＴ３１を使用し、そのアノードをパイロット・サイリスタ３３のアノード・ゲートとしても使用する。パイロット・サイリスタのカソード・ゲートをＮチャネル・エンハンスメントＭＯＳトランジスタＭを介してそのカソードに接続する。
【００１９】
本発明の利点によれば、一方では図２と図３で、他方では図５で説明する回路により、モノリシック部品の形での実現が可能になる。
【００２０】
図６は、図２または図３の回路の可能な実現を示す。部品をＮ型シリコン・ウェーハＮ１に形成する。上面側で、このウェーハの周囲に完全に外側に面してＮ型リングＮ２を配置し、より内側でＰ型リングＰ２をカソードＫに接続する。これは、従来の耐電圧装置である。裏の表面側で、領域Ｎ２とＰ２の前方に高密度ドープのＰ型層Ｐ１を形成する。
【００２１】
ダイオードＤは、前の表面側に形成された領域Ｐ３に対応し、その領域Ｐ３の前方の裏の表面側に高密度ドープＮ型領域Ｎ３を配置する。主サイリスタ１２は、上面側でＰ型ウェルＰ４中に形成されたＮ型領域Ｎ４を含む。裏の表面側に、以下で述べる全ての部品の場合と同様に、Ｐ型領域Ｐ１がある。裏の表面の唯一のＮ型領域は、上記のダイオードＤのカソード領域Ｎ３である。このようにして、主サイリスタＮ４−Ｐ４−Ｎ１−Ｐ１が形成された。補助サイリスタ１３は垂直サイリスタであり、そのカソードは同じくウェルＰ４中に形成されたＮ型領域Ｎ５に対応する。したがって、補助サイリスタ１３は、領域Ｎ５−Ｐ４−Ｎ１−Ｐ１を含む。領域Ｎ４とＮ５の間の少なくとも領域Ｐ４の一部を絶縁ゲートＧ２で覆い、領域Ｎ４−Ｐ４−Ｎ５がＮチャネル・エンハンスメントＭＯＳトランジスタＭに対応する。ＩＧＢＴ１４はマルチセル部品であり、そのそれぞれのセルが、従来と同様に、ウェルＰ６中に形成されたリング状ソース領域Ｎ６を含む。領域Ｎ６とウェルＰ６の外側の間のウェルＰ６の周囲を従来と同様にゲートＧ１で覆う。したがって、裏の表面がＰ型層Ｐ１で覆われている場合には、垂直ＩＧＢＴが形成され、そのカソードが領域Ｐ６とＮ６の上に形成されたメタライゼーションに対応し、そのゲートがメタライゼーションＧ１に対応し、そのアノードが部品の裏側の表面に対応する。同様に、主ＩＧＢＴ１１はセルを含み、そのそれぞれのセルが、ウェルＰ７にリング状ソース領域Ｎ７を含む。
【００２２】
端子Ｋに接続された第１の上面メタライゼーションで領域Ｐ２、Ｐ３、Ｎ４、およびＮ７〜Ｐ７を覆う。また、メタライゼーションＫで、ゲートＧ２の反対側のウェルＰ４の一部を覆う。外部供給源に接続されていない他の上面のメタライゼーションで、ウェルＰ６とソースＮ６と同様に領域Ｎ５およびゲートＧ２から遠く離れたウェルＰ４の一部も覆う。
【００２３】
留意すべきことであるが、図２のＩＧＢＴ１１はウェルＰ７中に形成された多数のセルに対応し、ＩＧＢＴ１４はウェルＰ６中に形成された少数のセルに対応するが、サイリスタ１２と１３、ＭＯＳＭおよびダイオードＤはモノセルの部品である。
【００２４】
ゲートＧ１とＧ２がバイアスされる時間ｔ２から始まる初期段階で、ウェルＰ７に対応するセルは導通している。ゲートＧ２をバイアスすることにより、領域Ｎ４とＮ５は互いに接続されると考えられるので、ウェルＰ６に対応するセルに関して、導通はアノードＡからソースＮ６を覆うメタライゼーションに、領域Ｎ５に向かって、次に領域Ｎ４とカソードＫに向かって起きる。この段階中にサイリスタの導通は抑止される。
【００２５】
ゲートＧ２がもはやバイアスされていない時に、時間ｔ３から始まって、電流はゲートＧ２の下に形成されたチャネルを介して領域Ｎ５からＮ４にもはや流れることはできないが、領域Ｎ４とＮ５の下の領域Ｐ４を通って閉じている。この電流は、引続いて、サイリスタＮ５−Ｐ４−Ｎ１−Ｐ１およびＮ４−Ｐ４−Ｎ１−Ｐ１をトリガする。この後者のサイリスタがターンオンする時間から、電流の大部分はそこを通って流れる。サイリスタのトリガを遅延したり、または抑止したりしないために、ＩＧＢＴのオン状態の抵抗は小さすぎないことが必要である。
【００２６】
図７は、図６の回路の実施形態の非常に簡略化された上面図である。同じ要素は、同じ参照で示されている。この図面は、基本的に、要素Ｄ、１２、Ｍおよび１３のモノセルの性質およびＩＧＢＴ１１と１４のマルチセルの性質を示す働きをしている。ＩＧＢＴのセルを非常に象徴的に黒い正方形で示す。ゲートＧ１は、これらのセルの間を延びる。逆に、ゲートＧ２を領域Ｎ４とＮ５の間を隔てる簡単な線の形で示す。
【００２７】
図８は、図５の回路のモノリシックの実施形態を示す。部品の周囲、ダイオードＤ（Ｐ３−Ｎ１−Ｎ３）および主サイリスタＮ４−Ｐ４−Ｎ１−Ｐ１は図６と同じ構造である。同様に、セルＰ７〜Ｎ７の上表面側に形成された主ＩＧＢＴは、図６のそれと全く同じである。しかし、ＩＧＢＴからサイリスタまでの導通伝達の中間回路は異なっている。その中間回路は、ウェルＰ８中に形成され、このウェルに２つの連続したＮ型リングＮ８とＮ９を含む。領域Ｎ８とウェルＰ８の中心部分を外部端子に接続されていないメタライゼーションに接続し、一方で、領域Ｎ９をカソードＫに接続する。外のリングＮ９の外側とウェルＰ８の外周の間の領域をゲートＧ１で覆う。リング領域Ｎ８とＮ９の間の間隔をゲートＧ２で覆う。ゲートＧ１とＧ２を、図４と図６に関係して説明したように制御する。
【００２８】
ゲートＧ１とＧ２がバイアスされる時に、初期の状態で、前のように、セルＮ７〜Ｐ７に対応する主ＩＧＢＴはオンであり、ウェルＰ８に対応するセルも導通している。ゲートＧ２に加えられた信号を遮断する時に、カソードＮ９とベースＰ８の間のショートがなくなり、補助サイリスタＮ８−Ｐ８−Ｎ１−Ｐ１がターンオンする。このサイリスタが主サイリスタに十分に近い場合には、接合Ｐ１〜Ｎ１のレベルの注入により、この場合にはアノードゲート・モードでトリガして、主サイリスタＮ４−Ｐ４−Ｎ１−Ｐ１をターンオンする結果になる。
【００２９】
図９は、図８の構造に近いが、主サイリスタ制御がカソードゲート・タイプである構造を図示する。図９の構造は、ウェルＰ８が、多数のセルを形成する代わりに、ウェルＰ４の周辺の拡張を形成する構造の図面に変更したものである。ウェルＰ４に、別個の周辺領域Ｎ８とＮ９を形成し、領域Ｎ９が一番外の領域である。絶縁ゲートＧ１が領域Ｎ９の外側でウェルＰ４の周囲を覆う。領域Ｎ９をメタライゼーションＫに接続する。ゲートＧ２が領域Ｎ８とＮ９の間に延びる。領域Ｎ４の側で、メタライゼーションで領域Ｎ８をウェルＰ４に接続する。
【００３０】
ゲートＧ１とＧ２でオン状態になる時に、図９の構造の動作は図８のそれと似ている。ゲートＧ２の信号が遮断された時に、カソードＮ９とベースＰ４の間のショートが遮断され、結合サイリスタＮ９−Ｐ４−Ｎ１−Ｐ１がターンオンする。次に、ベースＰ４にキャリアが発生することで、主サイリスタＮ４−Ｐ４−Ｎ１−Ｐ１がターンオンするようになる。
【００３１】
図１０は、制御されたｄｉ／ｄｔを有する双方向スイッチを形成するために、本発明による２つの部品を端子Ａ１とＡ２の間に逆向きで直列接続したものを示す。この場合に、逆方向ダイオードＤを設けることの利点は明らかである。前に説明した部品と同じようにバイアスされている上の部品は、主ＩＧＢＴ１−１、主サイリスタ２−１、逆方向ダイオードＤ−１および前に述べた方法のどちらかで形成される制御回路３−１を含む。下の部品は対応する逆方向バイアスされた要素１−２、２−２、３−２およびＤ−２を含む。このようにして、端子Ａ１が正の時に、導通はダイオードＤ−１を介して、次に下の部品を介して行われる。
端子Ａ１が負の時には、接続はダイオードＤ−２を介して、次に上の部品を介して行われる。
【００３２】
上記で、ＡＣ動作の場合に、それぞれが逆並列ダイオードを含む２つの部品の逆向きの直列結合を、図１０に関係して説明した。ＩＧＢＴトランジスタは、一般に、比較的高い逆方向電圧に耐えるのが困難であるから、このタイプの部品結合は現在好ましい。しかし、技術の進歩によって、十分な逆方向破壊電圧を有するＩＧＢＴトランジスタを適正なコストで製造することが可能になれば、本発明による２つの部品を、逆方向ダイオードＤなしで逆並列に配置してＡＣ電流制御装置を形成することが可能になるであろう。
【００３３】
本発明の他の手段を図１１に概略的に図示する。前記において、本発明によるスイッチは２つの制御端子Ｇ１とＧ２を含み、制御端子Ｇ１はスイッチの導通デューティ・サイクルを決定するために使用し、端子Ｇ２は各半波の始まりにサイリスタ・タイプの部品を遮断するためだけの機能端子である。本発明によるスイッチを形成するその他の部品を合体してモノリシック構造に容易に一体化できる部品で、端子Ｇ２の信号を自動的に供給することが示されるであろう。この機能を行う回路の簡単化された例を図１１に示す。
【００３４】
図１１において、ダイオードＤは図２、図３および図５のそれと同じであり、サイリスタＴｈは図２のサイリスタ１２と１３、図３のサイリスタ１２、または図５のサイリスタ３２と３３を象徴的に示す。ＩＧＢＴブロックは図２の要素１１と１４、図３の要素２１、または図５の要素３１に対応する。図１１の回路の独創性は、初期段階でサイリスタＴｈが導通しないようにするために使用するＭＯＳトランジスタＭのゲート端子Ｇ２の接続方法である。本発明のこの他の手段によれば、端子ＡとＫの間に加えられる各電圧半波の初期段階でトランジスタＭをターンオンするための自己バイアス装置に、ゲートＧ２を接続する。この自動バイアス装置は、例えば図示されるように、端子ＡとＫの間にデプレションＭＯＳトランジスタＭ１とツェナー・ダイオードＺの直列接続を含む。トランジスタＭ１のゲートを端子Ｋに接続する。このようにして、端子Ｋの電圧がゼロの値からスタートし、増加し始めて、トランジスタＭ１が導通し、トランジスタＭのゲートを充電する。電圧Ｖ_ＡＫがトランジスタＭの閾値電圧Ｖｔｈ_Ｍよりも大きくなると直ちに、このトランジスタが導通し、サイリスタＴｈのゲート−カソード接合をショートする。トランジスタＭのこのターンオンよりも前にトリガされることがないようにするために、このサイリスタは敏感過ぎてはいけない。ツェナー・ダイオードＺは保護機能を有し、ゲートＭの電圧が所定の値を超えることが決してないようにする。次に、前に述べたように、制御電圧がゲートＧ１に加えられる時に、ＩＧＢＴトランジスタがターンオンし、端子ＡとＫの間の電圧は小さな値に落ち、その値は閾値電圧Ｖｔｈ_Ｍよりも小さくなる。例として、Ｖ_ＡＫが１．５から２ボルト程度であるような飽和値になり、一方でＶｔｈ_Ｍは３から４ボルト程度の値に選ぶ。次に、トランジスタＭのゲート−ソース・コンデンサがＭＯＳトランジスタＭ１の構造上の逆並列ダイオードｄ１を介して放電し、これによって、トランジスタＭが遮断され、サイリスタＴｈのゲートが給電されるようになり、先に述べたように、導通はＩＧＢＴではなくてサイリスタＴｈによって保証される。もちろん、この構造には様々な代替物があるだろう。例えば、デプレション・トランジスタＭ１を非直線抵抗で置き換えてもよい。その時には、実際の逆並列ダイオードｄ１を取付けることが必要である。
【００３５】
もちろん、本発明には、当業者に容易に思い浮かぶ様々な変更、修正、および改良があるであろう。特に、先に述べた伝導型を全て逆にし、それに応じてバイアスを修正してもよい。さらに、上記のものと同じ機能を保証するものであれば、先に述べたそれぞれの部品の代わりに様々な知られている代替物を使用してもよい。
【００３６】
そのような変更、修正、および改良はこの開示の一部であるとの意図であり、本発明の精神と範囲内にあるとの意図である。従って、上記の説明は例としてだけのものであり、制限する意図ではない。本発明は、特許請求の範囲およびその均等に定義されるようにのみ限定されるものである。
【図面の簡単な説明】
【図１】制御されたｄｉ／ｄｔを有するスイッチの一般的な従来の略図を示す図である。
【図２】本発明が実施することを意図する回路を概略的に示す図である。
【図３】図２の回路の他の表現を示す図である。
【図４】本発明による部品の制御信号を示す図である。
【図５】本発明で実施することができる別の回路を示す図である。
【図６】図２と図３の回路を実現するモノリシック部品の実施形態の簡略化された断面を示す図である。
【図７】図６の部品の上面図の例を示す図である。
【図８】図５の回路を実施するモノリシック部品の実施形態の簡略化された断面を示す図である。
【図９】図２と図３の回路を実施するモノリシック部品の他の実施形態の簡略化された断面を示す図である。
【図１０】本発明による２つのスイッチの逆向き直列アセンブリを示す図である。
【図１１】本発明によるスイッチの他の制御を示す図である。
【符号の説明】
１ＭＯＳまたはＩＧＢＴタイプの部品
２サイリスタまたはトライアック・タイプの部品
３制御回路
１１ＩＧＢＴタイプのパワー・トランジスタ
１２パワー・サイリスタ
１３パイロット・サイリスタ
１４第２のＩＧＢＴ
２１２つのカソードを有するＩＧＢＴ
３１ＩＧＢＴ
３２主アノード・ゲート・サイリスタ
３３アノード・ゲート・サイリスタ
Ｋカソード
Ａアノード
ＭＭＯＳトランジスタ
Ｄダイオード
Ｇ１ゲート
Ｇ２ゲート
Ｖ_ＡＫアノード−カソード間の電圧
Ｚツェナー・ダイオード
Ｔｈサイリスタ

Claims

制御端子（Ｇ１）に印加される信号によりｄｉ／ｄｔを制御可能なモノリシック・パワー・スイッチにおいて、
前記信号により制御されるＩＧＢＴ（１１，２１，３１）と、
該ＩＧＢＴに並列接続されるサイリスタ（１２，３２）と、
該サイリスタのゲートとカソードの間に接続され、前記ＩＧＢＴの閉路段階中に前記サイリスタを抑止するＭＯＳトランジスタ（Ｍ）とを有し、
前記ＩＧＢＴは垂直マルチセル構造を有し、前記サイリスタは垂直モノセル構造を有する、モノリシック・パワー・スイッチ。
裏面に第２の導電型の領域（Ｐ１）を含む第１の導電型の基板（Ｎ１）中に形成され、上面側に、ＩＧＢＴの第１のセル（Ｎ７、Ｐ７）、ＩＧＢＴの第２のセル（Ｎ６、Ｐ６）、および主サイリスタのカソード領域（Ｎ４）と補助サイリスタのカソード領域とを含む前記第２の導電型のカソード・ゲート・ウェル（Ｐ４）を含み、前記第２のセルの前記カソード領域が前記補助サイリスタのカソード領域とカソード−ゲート領域に接続され、前記主サイリスタのカソード領域とカソード−ゲート領域がカソード端子（Ｋ）に接続され、前記主サイリスタと前記補助サイリスタのカソード領域の間に含まれるウェルの領域（Ｐ４）が絶縁ゲート（Ｇ２）で覆われる請求項１に記載のモノリシック・パワー・スイッチ。
裏面に第２の導電型の領域（Ｐ１）を含む第１の導電型の基板（Ｎ１）中に形成され、上面側に、ＩＧＢＴの第１のセル（Ｎ７、Ｐ７）、およびＩＧＢＴの構造と垂直補助サイリスタ構造とを結合するいくつかの第２のセルを含み、これらの第２のセルが前記第２の導電型の領域（Ｐ８）中に形成され、前記第１の導電型の２つのリングを含み、前記第１のリング（Ｎ８）が第１の絶縁ゲート（Ｇ２）で前記第２のリングから分離され、メタライゼーションで前記領域の中心部に接続され、前記第２のリング（Ｎ９）が、前記第１のセルのゲートに接続された第２の絶縁ゲート（Ｇ１）で前記領域の周囲から分離される請求項１に記載のモノリシック・パワー・スイッチ。
前記サイリスタのバイアスに対して逆方向にバイアスされた垂直タイプのダイオード（Ｄ、Ｐ３−Ｎ１−Ｎ３）をさらに含む請求項２または３のひとつに記載のスイッチ。
前記ＭＯＳトランジスタの自己バイアス手段（Ｍ１、Ｚ）を含む請求項４に記載のモノリシック・パワー・スイッチ。