CN105161520B - 一种采用沟槽场效应实现自适应场截止技术的器件结构 - Google Patents

一种采用沟槽场效应实现自适应场截止技术的器件结构 Download PDF

Info

Publication number
CN105161520B
CN105161520B CN201510516409.3A CN201510516409A CN105161520B CN 105161520 B CN105161520 B CN 105161520B CN 201510516409 A CN201510516409 A CN 201510516409A CN 105161520 B CN105161520 B CN 105161520B
Authority
CN
China
Prior art keywords
groove
field
substrate
current potential
technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510516409.3A
Other languages
English (en)
Other versions
CN105161520A (zh
Inventor
胡强
蒋兴莉
孔梓玮
王思亮
张世勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongfang Electric Corp
Original Assignee
Dongfang Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongfang Electric Corp filed Critical Dongfang Electric Corp
Priority to CN201510516409.3A priority Critical patent/CN105161520B/zh
Publication of CN105161520A publication Critical patent/CN105161520A/zh
Application granted granted Critical
Publication of CN105161520B publication Critical patent/CN105161520B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体器件领域,具体为一种采用沟槽场效应实现自适应场截止技术的器件结构,包括金属导电层,金属导电层的一侧设置有衬底,衬底上设置有多个沟槽,衬底的一侧设置有耗尽区,耗尽区一侧设置有电位V1,沟槽一侧的金属导电层上设置有电位V2;各沟槽内设置有沟槽导电填充物,在所述沟槽的侧壁和底部设置有绝缘层,各沟槽之间形成相互连接的感应电荷浓度增强区。本发明是通过器件结构设计来实现场截止的,彻底摆脱了现有技术所采用的掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点。并且本发明中的场截止功能是通过沟槽的场效应来实现的,该效应具有随电场增强而增强的自适应特性。

Description

一种采用沟槽场效应实现自适应场截止技术的器件结构
技术领域
本发明涉及半导体器件领域,具体为一种采用沟槽场效应实现自适应场截止技术的器件结构。
背景技术
在功率半导体器件发展的过程中,为了在更薄的芯片上实现更高的耐压而引入了场截止技术。场截止通常以高浓度掺杂的形式来实现,使得耗尽区的边界到达场截止层后电场迅速衰减至零,从而避免耗尽区穿通导致击穿。场截止技术常见于二极管、三极管、MOS管以及绝缘栅双极型晶体管等。
根据静电场泊松方程
为电势,为电荷密度,为真空介电常数,为相对介电常数。
电场强度随电荷浓度的增加而衰减,因此某个区域的电荷浓度增加,就能加快电场在该区域的衰减速度。传统提高电荷浓度的方法是提高掺杂浓度,而掺杂通常通过扩散或者注入加高温来实现。这种方法存在两个缺点,一是扩散深度有限,二是含高温过程。如磷在硅中扩散7微米,约需要在1150摄氏度的高温下扩散400分钟,这对器件的其他结构会产生严重的影响,并且对工艺产生很大的限制。
半导体应用至今,许多专家和学者均致力于改善上述问题,通过不同的杂质选择,在更低的温度下实现更深的高浓度掺杂,如在n型硅中选择硒代替磷元素作为n型掺杂,因为硒比磷具有更大的扩散系数;又如利用质子注入,因为质子质量小,注入深度更大等。但上述方法始终没能摆脱掺杂的方法,并未从根本上解决问题。
现有专利如专利申请号为201010164106.7,申请日为2010-05-06,名称为“一种具有场截止构造的非穿通型深沟槽IGBT及其制造方法”的发明专利,其技术方案如下:本发明公开了一种具有场截止构造的非穿通型深沟槽IGBT及其制造方法。该IGBT等效为一个NMOS场效应管驱动一个PNP双极晶体管,或者一个PMOS场效应管驱动一个NPN双极晶体管。该发明中的NMOS管或者PMOS管通过深沟槽工艺实现了垂直栅和垂直沟道,并采用高耐压沟槽栅工艺技术;NMOS管或者PMOS管、PNP管或者NPN管直接做在抛光硅片上,形成非穿通型的IGBT结构;PNP管或者NPN管的基区靠近集电区的部位通过离子注入或者扩散形成一个与基区具有相同掺杂类型,比基区有更高掺杂浓度的场截止层。
上述对比文件中的场截止方法使用的是传统的掺杂方法,即通过离子注入或扩散的方式引入场截止层。上文中我们已经提到这种传统方法存在两个缺点,一是扩散深度有限,二是含高温过程。如磷在硅中扩散7微米,约需要在1150摄氏度的高温下扩散400分钟,这对器件的其他结构会产生严重的影响,并且对工艺产生很大的限制。
发明内容
为了解决上述问题,本发明提出一种采用沟槽场效应实现自适应场截止技术的器件结构。
为实现上述发明目的,本发明的具体方案如下:
一种采用沟槽场效应实现自适应场截止技术的器件结构,其特征在于:包括金属导电层,所述金属导电层的一侧设置有衬底,所述衬底上设置有多个沟槽,所述衬底的一侧设置有耗尽区,所述耗尽区一侧设置有电位V1,沟槽一侧的金属导电层上设置有电位V2;各沟槽内设置有沟槽导电填充物,在所述沟槽的侧壁和沟槽底部设置有绝缘层,各沟槽之间形成相互连接的感应电荷浓度增强区。
所述衬底包括硅、碳化硅、氮化镓、砷化镓或金刚石,所述衬底的导电类型为P型或者N型。
所述金属导电层包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。
所述沟槽导电填充物包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。
所述绝缘层包括氧化硅、氮化硅、氧化钽或氧化锆。
所述耗尽区为PN结或者肖特基结。
所述衬底为N型材料, 所述电位V2>电位V1。
所述衬底为P型材料, 所述电位V2<电位V1。
各感应电荷浓度增强区的宽度全部相同、部分相同或全部不同。
所述沟槽的截面为梯形或矩形,沟槽底部为直线或弧线,沟槽开口宽度为0.5um-3um,沟槽底部宽度为0.5um-3um,沟槽间隔为0.5um-1.5um,沟槽深度为2um-20um。
本发明的优点在于:
1、本发明的场截止技术是一种全新的机制,不同于现有常规场截止技术。本发明是通过器件结构设计来实现场截止的,彻底摆脱了现有技术所采用的掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点。并且本发明中所述的场截止功能是通过沟槽的场效应来实现的,该效应具有随电场增强而增强的自适应特性。
2、针对背景技术中专利文件而言,本发明采用的是一种利用沟槽场效应实现的自适应场截止技术,即不需要掺杂过程,只需要在器件背面制作沟槽即可引入场截止层。这种方法避免了传统掺杂方法的上述固有缺陷,且工艺与传统沟槽型IGBT的正面工艺一致,并不需要引入新工艺。
附图说明
图1为本发明的基本结构图,其中沟槽间距相同。
图2为本发明的基本结构图,其中沟槽间距不完全相同。
图3为沟槽截面形貌示意图。
图4为沟槽之间的载流子浓度分布示意图。
图5为本发明所述场截止技术的场截止效果示意图。
图6为实施例8的结构图。
附图中:100是衬底,101是金属导电层,102是沟槽导电填充物,103是绝缘层,104是感应电荷浓度增强区,105是耗尽区,1031是沟槽底部。
具体实施方式
实施例1
一种采用沟槽场效应实现自适应场截止技术的器件结构包括金属导电层101,所述金属导电层101的一侧设置有衬底100,所述衬底100上设置有多个沟槽,所述衬底100的一侧设置有耗尽区105,所述耗尽区105一侧设置有电位V1,沟槽一侧的金属导电层101上设置有电位V2;各沟槽内设置有沟槽导电填充物102,在所述沟槽的侧壁和底部1031设置有绝缘层103,各沟槽之间形成相互连接的感应电荷浓度增强区104。各感应电荷浓度增强区104的宽度分别为a1、a2、…、an,其中n代表感应电荷浓度增强区104的数量。相互连接的感应电荷浓度增强区104是指各感应电荷浓度增强区104的一端相互连通。
本发明的场截止技术是一种全新的机制,不同于现有常规场截止技术。本发明是通过器件结构设计来实现场截止的,彻底摆脱了现有技术所采用的掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点。并且本发明中所述的场截止功能是通过沟槽的场效应来实现的,该效应具有随电场增强而增强的自适应特性。
实施例2
一种采用沟槽场效应实现自适应场截止技术的器件结构包括金属导电层101,所述金属导电层101的一侧设置有衬底100,所述衬底100上设置有多个沟槽,所述衬底100的一侧设置有耗尽区105,所述耗尽区105一侧设置有电位V1,沟槽一侧的金属导电层101上设置有电位V2;各沟槽内设置有沟槽导电填充物102,在所述沟槽侧壁和沟槽底部1031设置有绝缘层103,各沟槽之间形成相互连接的感应电荷浓度增强区104,各感应电荷浓度增强区104的宽度分别为a1、a2、…、an,其中n代表感应电荷浓度增强区104的数量。
衬底100包括硅、碳化硅、氮化镓、砷化镓或金刚石,所述衬底100的导电类型为P型或者N型。
金属导电层101包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金,这里的合金具体是指以上述材料为基的合金。
所述沟槽导电填充物102包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金,这里的合金具体是指以上述材料为基的合金。
所述绝缘层103包括氧化硅、氮化硅、氧化钽或氧化锆。
所述耗尽区105为PN结或者肖特基结。
当所述衬底100为N型材料时,所述电位V2>电位V1。
当所述衬底100为P型材料时,所述电位V2<电位V1。
各感应电荷浓度增强区104的宽度全部相同、部分相同或全部不同。
所述沟槽的截面为梯形或矩形,沟槽底部1031为直线或弧线,沟槽开口宽度为0.5um-3um,沟槽底部1031宽度为0.5um-3um,沟槽间隔为0.5um-1.5um,沟槽深度为2um-20um。
本发明的场截止技术是一种全新的机制,不同于现有常规场截止技术。本发明是通过器件结构设计来实现场截止的,彻底摆脱了现有技术所采用的掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点。并且本发明中所述的场截止功能是通过沟槽的场效应来实现的,该效应具有随电场增强而增强的自适应特性。针对背景技术中专利文件而言,本发明采用的是一种利用沟槽场效应实现的自适应场截止技术,即不需要掺杂过程,只需要在器件背面制作沟槽即可引入场截止层。这种方法避免了传统掺杂方法的上述固有缺陷,且工艺与传统沟槽型IGBT的正面工艺一致,并不需要引入新工艺。
实施例3
一种采用沟槽场效应实现自适应场截止技术的器件结构包括金属导电层101,所述金属导电层101的一侧设置有衬底100,所述衬底100上设置有多个沟槽,所述衬底100的一侧设置有耗尽区105,所述耗尽区105一侧设置有电位V1,沟槽一侧的金属导电层101上设置有电位V2;各沟槽内设置有沟槽导电填充物102,在所述沟槽侧壁和沟槽底部1031设置有绝缘层103,各沟槽之间形成相互连接的感应电荷浓度增强区104。各感应电荷浓度增强区104的宽度分别为a1、a2、…、an,其中n代表感应电荷浓度增强区104的数量。
衬底100包括硅、碳化硅、氮化镓、砷化镓或金刚石,所述衬底100的导电类型为P型或者N型。金属导电层101包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金,这里的合金具体是指以上述材料为基的合金。所述沟槽导电填充物102包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金,这里的合金具体是指以上述材料为基的合金。所述绝缘层103包括氧化硅、氮化硅、氧化钽或氧化锆。所述耗尽区105为PN结或者肖特基结。当所述衬底100为N型材料时,所述电位V2>电位V1。当所述衬底100为P型材料时,所述电位V2<电位V1。各感应电荷浓度增强区104的宽度全部相同、部分相同或全部不同。
所述沟槽的截面为梯形,沟槽底部1031为直线或弧线,沟槽开口宽度为3um,沟槽底部1031宽度为0.5um,沟槽间隔为1.5um,沟槽深度为2um。
本发明的场截止技术是一种全新的机制,不同于现有常规场截止技术。本发明是通过器件结构设计来实现场截止的,彻底摆脱了现有技术所采用的掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点。并且本发明中所述的场截止功能是通过沟槽的场效应来实现的,该效应具有随电场增强而增强的自适应特性。针对背景技术中专利文件而言,本发明采用的是一种利用沟槽场效应实现的自适应场截止技术,即不需要掺杂过程,只需要在器件背面制作沟槽即可引入场截止层。这种方法避免了传统掺杂方法的上述固有缺陷,且工艺与传统沟槽型IGBT的正面工艺一致,并不需要引入新工艺。
实施例4
一种采用沟槽场效应实现自适应场截止技术的器件结构包括金属导电层101,所述金属导电层101的一侧设置有衬底100,所述衬底100上设置有多个沟槽,所述衬底100的一侧设置有耗尽区105,所述耗尽区105一侧设置有电位V1,沟槽一侧的金属导电层101上设置有电位V2;各沟槽内设置有沟槽导电填充物102,在所述沟槽侧壁和沟槽底部1031设置有绝缘层103,各沟槽之间形成相互连接的感应电荷浓度增强区104。各感应电荷浓度增强区104的宽度分别为a1、a2、…、an,其中n代表感应电荷浓度增强区104的数量。
衬底100包括硅、碳化硅、氮化镓、砷化镓或金刚石,所述衬底100的导电类型为P型或者N型。金属导电层101包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金,这里的合金具体是指以上述材料为基的合金。所述沟槽导电填充物102包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金,这里的合金具体是指以上述材料为基的合金。所述绝缘层103包括氧化硅、氮化硅、氧化钽或氧化锆。所述耗尽区105为PN结或者肖特基结。当所述衬底100为N型材料时,所述电位V2>电位V1。当所述衬底100为P型材料时,所述电位V2<电位V1。各感应电荷浓度增强区104的宽度全部相同、部分相同或全部不同。
所述沟槽的截面为矩形,沟槽底部1031为直线或弧线,沟槽开口宽度为3um,沟槽底部1031宽度为3um,沟槽间隔为0.5um,沟槽深度为20um。
本发明的场截止技术是一种全新的机制,不同于现有常规场截止技术。本发明是通过器件结构设计来实现场截止的,彻底摆脱了现有技术所采用的掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点。并且本发明中所述的场截止功能是通过沟槽的场效应来实现的,该效应具有随电场增强而增强的自适应特性。针对背景技术中专利文件而言,本发明采用的是一种利用沟槽场效应实现的自适应场截止技术,即不需要掺杂过程,只需要在器件背面制作沟槽即可引入场截止层。这种方法避免了传统掺杂方法的上述固有缺陷,且工艺与传统沟槽型IGBT的正面工艺一致,并不需要引入新工艺。
实施例5
一种采用沟槽场效应实现自适应场截止技术的器件结构包括金属导电层101,所述金属导电层101的一侧设置有衬底100,所述衬底100上设置有多个沟槽,所述衬底100的一侧设置有耗尽区105,所述耗尽区105一侧设置有电位V1,沟槽一侧的金属导电层101上设置有电位V2;各沟槽内设置有沟槽导电填充物102,在沟槽侧壁和沟槽底部1031设置有绝缘层103,各沟槽之间形成相互连接的感应电荷浓度增强区104。各感应电荷浓度增强区104的宽度分别为a1、a2、…、an,其中n代表感应电荷浓度增强区104的数量。
衬底100包括硅、碳化硅、氮化镓、砷化镓或金刚石,所述衬底100的导电类型为P型或者N型。金属导电层101包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金,这里的合金具体是指以上述材料为基的合金。所述沟槽导电填充物102包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金,这里的合金具体是指以上述材料为基的合金。所述绝缘层103包括氧化硅、氮化硅、氧化钽或氧化锆。所述耗尽区105为PN结或者肖特基结。当所述衬底100为N型材料时,所述电位V2>电位V1。当所述衬底100为P型材料时,所述电位V2<电位V1。各感应电荷浓度增强区104的宽度全部相同、部分相同或全部不同。
所述沟槽的截面为梯形,沟槽底部1031为直线或弧线,沟槽开口宽度为1.6um,沟槽底部1031宽度为1.0um,沟槽间隔为1.0um,沟槽深度为15um。
本发明的场截止技术是一种全新的机制,不同于现有常规场截止技术。本发明是通过器件结构设计来实现场截止的,彻底摆脱了现有技术所采用的掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点。并且本发明中所述的场截止功能是通过沟槽的场效应来实现的,该效应具有随电场增强而增强的自适应特性。针对背景技术中专利文件而言,本发明采用的是一种利用沟槽场效应实现的自适应场截止技术,即不需要掺杂过程,只需要在器件背面制作沟槽即可引入场截止层。这种方法避免了传统掺杂方法的上述固有缺陷,且工艺与传统沟槽型IGBT的正面工艺一致,并不需要引入新工艺。
实施例6
一种采用沟槽场效应实现自适应场截止技术的器件结构的器件结构如图1所示:
A. 100是衬底,材料包括但不限于硅、碳化硅、氮化镓、砷化镓、金刚石等,导电类型为P型或者N型;
B. 101是金属导电层,材料包括但不限于多晶硅、铝、银、铜、钛、镍、钼、金及其合金;
C. 102是沟槽导电填充物,材料包括但不限于多晶硅、铝、银、铜、钛、镍、钼、金及其合金;
D. 103是沟槽侧壁和底部绝缘层,材料包括但不限于氧化硅、氮化硅、氧化钽、氧化锆等;
E. 104是感应电荷浓度增强区,分布在沟槽之间;
F.105是耗尽区,可以是PN结或者肖特基结;
G. V1端在耗尽区105一侧,V2端在沟槽一侧;
H. 若100为N型材料,则V2>V1;若100为P型材料,则V2<V1;
I.沟槽为周期排布,即各沟槽之间的间距相同,如图1所示;
J.沟槽截面形貌为矩形,沟槽底部1031为直线,沟槽宽度为1um,沟槽间隔为0.5um-1.5um,沟槽深度为2um-20um。
采用上述结构,沟槽之间A-A’和B-B’的载流子浓度分布呈“U”型分布,如图4所示,C-C’和D-D’的场截止效果如图5所示。
实施例7
一种采用沟槽场效应实现自适应场截止技术的器件结构的器件结构如图2所示:
A. 100是衬底,材料包括但不限于硅、碳化硅、氮化镓、砷化镓、金刚石等,导电类型为P型或者N型;
B. 101是金属导电层,材料包括但不限于多晶硅、铝、银、铜、钛、镍、钼、金及其合金;
C. 102是沟槽导电填充物,材料包括但不限于多晶硅、铝、银、铜、钛、镍、钼、金及其合金;
D. 103是沟槽侧壁和底部绝缘层,材料包括但不限于氧化硅、氮化硅、氧化钽、氧化锆等;
E. 104是感应电荷浓度增强区,分布在沟槽之间;
F.105是耗尽区,可以是PN结或者肖特基结;
G. V1端在耗尽区105一侧,V2端在沟槽一侧;
H. 若100为N型材料,则V2>V1;若100为P型材料,则V2<V1;
I.沟槽为非周期排布,即沟槽之间的间隔部分相同或全部不同,如图2所示;
J.沟槽截面形貌为矩形,沟槽底部1031为直线,沟槽宽度为1um,沟槽间隔为0.5um-1.5um,沟槽深度为5um-15um。
实施例8
一种采用沟槽场效应实现自适应场截止技术的器件结构的器件结构如图6所示:
A. 100是衬底,材料包括但不限于硅、碳化硅、氮化镓、砷化镓、金刚石等,导电类型为P型或者N型;
B. 101是金属导电层,材料包括但不限于多晶硅、铝、银、铜、钛、镍、钼、金及其合金;
C. 102是沟槽导电填充物,材料包括但不限于多晶硅、铝、银、铜、钛、镍、钼、金及其合金;
D. 103是沟槽侧壁和底部绝缘层,材料包括但不限于氧化硅、氮化硅、氧化钽、氧化锆等;
E. 104是感应电荷浓度增强区,分布在沟槽之间;
F.105是耗尽区,可以是PN结或者肖特基结;
G. V1端在耗尽区105一侧,V2端在沟槽一侧;
H. 若100为N型材料,则V2>V1;若100为P型材料,则V2<V1;
I.沟槽为周期排布,即各沟槽之间的间距相同,如图6所示;
J.沟槽截面形貌为梯形,沟槽底部1031为弧线,沟槽开口宽度为1.0um-1.4um,沟槽底部宽度为0.6um-1.0um,沟槽间隔为0.5um-1.5um,沟槽深度为2um-20um。
本专利中所公开的参数及方法仅供参考,保护内容不仅限于文中所述参数,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。

Claims (5)

1.一种采用沟槽场效应实现自适应场截止技术的器件结构,其特征在于:包括金属导电层(101),所述金属导电层(101)的一侧设置有衬底(100),所述衬底(100)上设置有多个沟槽,所述衬底(100)的一侧设置有耗尽区(105),所述耗尽区(105)一侧设置有电位V1,沟槽一侧的金属导电层(101)上设置有电位V2;各沟槽内设置有沟槽导电填充物(102),在所述沟槽的侧壁和沟槽底部(1031)设置有绝缘层(103),利用沟槽将背表面电势引入器件内部,在沟槽之间形成相互连接的感应电荷浓度增强区(104);
所述衬底(100)包括硅、碳化硅、氮化镓、砷化镓或金刚石,所述衬底(100)的导电类型为P型或者N型;
所述金属导电层(101)包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金;
所述沟槽导电填充物(102)包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金;
所述绝缘层(103)包括氧化硅、氮化硅、氧化钽或氧化锆;
所述耗尽区(105)为PN结或者肖特基结。
2.根据权利要求1所述的一种采用沟槽场效应实现自适应场截止技术的器件结构,其特征在于:所述衬底(100)为N型材料,所述电位V2>电位V1。
3.根据权利要求1所述的一种采用沟槽场效应实现自适应场截止技术的器件结构,其特征在于:所述衬底(100)为P型材料,所述电位V2<电位V1。
4.根据权利要求1-3任意一项所述的一种采用沟槽场效应实现自适应场截止技术的器件结构,其特征在于:各感应电荷浓度增强区(104)的宽度全部相同、部分相同或全部不同。
5.根据权利要求1-3任意一项所述的一种采用沟槽场效应实现自适应场截止技术的器件结构,其特征在于:所述沟槽的截面为梯形或矩形,沟槽底部(1031)为直线或弧线,沟槽开口宽度为0.5µm -3µm ,沟槽底部(1031)宽度为0.5µm -3µm ,沟槽间隔为0.5µm -1.5µm,沟槽深度为2µm -20µm 。
CN201510516409.3A 2015-08-21 2015-08-21 一种采用沟槽场效应实现自适应场截止技术的器件结构 Active CN105161520B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510516409.3A CN105161520B (zh) 2015-08-21 2015-08-21 一种采用沟槽场效应实现自适应场截止技术的器件结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510516409.3A CN105161520B (zh) 2015-08-21 2015-08-21 一种采用沟槽场效应实现自适应场截止技术的器件结构

Publications (2)

Publication Number Publication Date
CN105161520A CN105161520A (zh) 2015-12-16
CN105161520B true CN105161520B (zh) 2018-05-18

Family

ID=54802334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510516409.3A Active CN105161520B (zh) 2015-08-21 2015-08-21 一种采用沟槽场效应实现自适应场截止技术的器件结构

Country Status (1)

Country Link
CN (1) CN105161520B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115547828B (zh) * 2022-11-07 2023-03-10 瑞森半导体科技(湖南)有限公司 一种肖特基二极管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383956A (zh) * 2009-06-29 2013-11-06 株式会社电装 半导体装置
CN104576716A (zh) * 2013-10-24 2015-04-29 上海华虹宏力半导体制造有限公司 集成超势垒整流器的igbt器件及制造方法
CN204834631U (zh) * 2015-08-21 2015-12-02 中国东方电气集团有限公司 一种采用沟槽场效应实现自适应场截止技术的器件结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383956A (zh) * 2009-06-29 2013-11-06 株式会社电装 半导体装置
CN104576716A (zh) * 2013-10-24 2015-04-29 上海华虹宏力半导体制造有限公司 集成超势垒整流器的igbt器件及制造方法
CN204834631U (zh) * 2015-08-21 2015-12-02 中国东方电气集团有限公司 一种采用沟槽场效应实现自适应场截止技术的器件结构

Also Published As

Publication number Publication date
CN105161520A (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
JP7428211B2 (ja) 半導体装置
CN106158800B (zh) 半导体器件
CN104183645B (zh) 垂直沟道式结型SiC功率FET及其制造方法
JP5196980B2 (ja) 半導体装置
CN102694009B (zh) 半导体器件及其制造方法
CN104051540B (zh) 超级结器件及其制造方法
JP5136578B2 (ja) 半導体装置
JP2007027266A (ja) 半導体素子及びその製造方法
TWI539577B (zh) 用於溝槽式裝置的整合式閘極佈設區及場植入部終止技術
CN108701617B (zh) 用于制造半导体装置的方法
US20180358477A1 (en) Trench type junction barrier schottky diode and manufacturing method thereof
CN104465656B (zh) 半导体器件以及其制造方法
JP2018537859A (ja) 半導体装置およびその製造方法
CN108292682A (zh) 半导体装置以及半导体装置的制造方法
CN108496252A (zh) 功率半导体装置以及功率半导体装置的制造方法
CN108807506A (zh) 带沟槽栅结构的深槽超结mosfet器件及其加工工艺
CN204130542U (zh) 功率半导体器件
CN104347475A (zh) 具有沟槽隔离区的边缘终止结构
JP2012043955A (ja) 半導体装置及びその製造方法
CN206574721U (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件
CN105161520B (zh) 一种采用沟槽场效应实现自适应场截止技术的器件结构
CN103199119A (zh) 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
CN204834631U (zh) 一种采用沟槽场效应实现自适应场截止技术的器件结构
US10672883B2 (en) Mixed trench junction barrier Schottky diode and method fabricating same
CN107658213A (zh) 一种碳化硅功率器件终端及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant