TW589414B - Process for producing silicon semiconductor wafers with low defect density - Google Patents

Process for producing silicon semiconductor wafers with low defect density Download PDF

Info

Publication number
TW589414B
TW589414B TW086112902A TW86112902A TW589414B TW 589414 B TW589414 B TW 589414B TW 086112902 A TW086112902 A TW 086112902A TW 86112902 A TW86112902 A TW 86112902A TW 589414 B TW589414 B TW 589414B
Authority
TW
Taiwan
Prior art keywords
single crystal
defects
silicon wafers
defect density
silicon
Prior art date
Application number
TW086112902A
Other languages
English (en)
Inventor
Dieter Graef
Ammon Wilfried Von
Reinhold Wahlich
Peter Krottenthaler
Ulrich Lambert
Original Assignee
Wacker Siltronic Halbleitermat
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7805437&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW589414(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Wacker Siltronic Halbleitermat filed Critical Wacker Siltronic Halbleitermat
Application granted granted Critical
Publication of TW589414B publication Critical patent/TW589414B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00Single-crystal growth by zone-melting; Refining by zone-melting
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/916Oxygen testing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

經濟部中央標準局員工消費合作社印製 589414 A7 B7 五、發明説明(1 ) 本發明相關於一種製造矽半導體晶圓之方法,該等矽 半導體晶圓之所謂「生成態」缺點密度甚低。 矽晶圓係由單晶體切割而成且可進一步形成製造電子 分件之主要材料。通常單晶體之製造係採用左科拉斯基法 (CZ法)或浮動區帶法(PZ法),將熔融材料(一般摻以矽)加 Μ冷卻固化而形成一單晶體。在CZ法中,一石英玻璃坩堝 內充有熔體,單晶體係由該融體抽拉而成。其間發生之情 況是:來自坩堝材料之氧溶解在融體内且以某種程度摻入 單晶體中。浮動區帶法係一無W堝抽拉法,所以浮動區帶 單晶體(FZ晶體)内之氧密度遠'較自坩堝抽拉之單晶體(CZ 晶體)者為低。但在製造FZ晶體過程中亦可能有氧摻入其 中,Μ致其氧密度與CZ晶體內所摻之氧差不多。舉例言之 ,美國專利US-5,089,082中曾述及該種經修飾之FZ法。尤 其F Z晶體實施摻氧之目的是:1 )促使單晶體结晶格子之機 槭性能更強,2)利用氧沉澱物(所諝之固有收取器)收集金 屬雜質。 /
CZ晶體及FZ晶體均無完全結晶格子。结晶格子含有規 律錯失,該等錯失稱作生成態缺點。以下所用「缺點」一 詞特指生成態缺點。製造電子分件時,最重要的是:半導 體晶圓之缺點密度必須儘可能的最低,尤其表面附近地區 。位於矽晶圓表面附件地區之任何缺點可能干擾一電子分 件之功能,或導致該分件失效。正常情況下,FZ晶圓之缺 點密度遠較CZ晶圓之缺點密度為低。但若摻氧ΓΖ晶圓之摻 氧濃度為至少4 X 10 17 /立方公分,其缺點密度即可達CZ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) \請先閲讀背面之注意事項再填寫本頁) ¾衣· 訂 589414 A7 B7 五、發明説明(2 ) 晶圓缺點密度之等級。單晶體中摻和氧 (CZ晶體不可避免 者且係FZ晶體經常期望者),將導致高缺點密度。 因缺點密度影響電子分件之預期品質,所以要研發具 有低缺點密度之單晶體,尤其業經發現:藉助於退火熱處 理即可減低半導體晶圓內之缺點密度〔M.薩諾、M.侯拉 義、S.蘇米塔及T.席格瑪祖,在衛星學術討論會論文集 、ESSDERC.格瑞諾伯爾/法國,柯爾伯遜主編,第3頁, 電化學學會,彭寧頓,紐澤西(1993)〕。退火期間之主要 影響因素包含:溫度、退火時間、大氣環境及溫度變化速 率。通常溫度愈高及退火時間愈長,缺點密度之降低愈顯 著。但其不利之處是:高溫下實施退火太久,將增加該等 矽晶圓之製造成本。 最近出版之研究文獻〔D.格拉夫、U.藍伯特,M.布 羅爾、A.愛勒特、R.瓦利希及 P.華格納,材料科學及 工程B36, 50(1996)〕,其中曾揭示··藉退火Μ降低缺點 請 先- 閱 讀 背 面 i 事 項 再 填 寫 本 頁 經濟部中央標準局員工消費合作社印製 中中之 方17Μ 程獻圓 化10, 過文晶 適 X 卻 造該矽·最 4 冷 製但在 之少Μ 體 。用 圓至 。中予 晶況應 晶達處其並 單狀地 矽可面,體 在佈利 造度表法晶 且分有 製濃近方單 而小現Μ氧靠種一 ,大發 用摻其一成 素之項 種其尤供形 因點該 一 ,,提化 鐽缺將 供圓低係固 關等可 提晶度容Μ 係該何 係矽密內加 小響如 的得點術料 大影或· 目製缺技材 點率否 之所,之融 缺速是 明法分明熔 ,卻示。發方公發將 時冷表上本該方本藉 度其未造, ,立 密,並製 法 \a) 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) 589414 A7 B7 五、發明説明(3 ) 製得一摻氧濃度為至少4 X 10 17 /立方公分之矽單晶體, 在溫度範圍8 5 0至1 1 0 0 t:冷卻期陬,該單晶體之佔用時間 低於80分鐘; b ) 將單晶體加工成為矽晶圓;及 c) 在至少1 0 0 0它溫度下,將該等矽晶圓加K退火,且退 火時間為至少1小時。 經濟部中央標準局員工消費合作社印製 (請七閱讀背面之注意事項再填寫本頁) 本案之諸發明人曾發現本方法之步驟a)具有之效果是-:與在特定溫度範圍内冷卻較慢之比較晶體之缺點密度相 較,經發現單晶體之缺點密度大幅增加。因此,由該種多 缺點之單晶體製得之半.導體晶圓,似乎不適宜用作製造電 子分件之主要原料。但是,缺點密度之增加與缺點大小分 佈轉為小缺點(空間範圍較小之缺點)有關,所Μ ,依照步 驟c ),藉退火半導體晶圓而減低缺點則非常有效。該項處 理著實有效,經發現退火後之缺點密度較由上述比較晶體 製得之比較晶圓作同等處理後之缺點密度為低。假若該等 小缺點係於退火期間優先消除,則可發現該項结果之解釋 說明。相反地,於退火期間,較大之缺點並未除去。該等 較大之缺點仍保持不變,其數目之大小對退火後矽晶圓内 之可偵檢缺點密度具有決定性影響。就,缺點矽晶圓.而論 ,此乃意謂:當缺點大小分佈中之小缺點比例部分增加時 ,單晶體內缺點密度之重要性則降低。本方法之步驟a )可 確保:小缺點之比例部分儘可能的大而大缺點之比例部分 儘可能的小。在本方法之c )步驟期間,小缺點絕大部分加 Μ消除,所以經退火後之矽晶圓,其缺點密度甚小。 本紙張尺度適用中國國家標隼(CNS ) Α4規格(210Χ297公釐) 589414 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(4 本案之諸發明人曾進一步發現: ,影響缺點大小分佈,K摻有氮而且摻 /立分公分之單晶體而言,與未摻氮 小分佈相較,其缺點大小分佈亦同樣 移動。所Μ ,由摻氮單晶體製得之砂 之步驟c)處理後,其缺點密度亦同樣 單晶體之摻氮工作可在依照本方 之過程中實施。但是基本上,所製備 摻氧濃度為至少4 X 1 0 17 /立方公分 X 1 0 14 /立方公分並再依照本方法步 即足敷需要。所Κ ,單晶體摻氮工作 至11001特定溫度範圍內〔本方法步 晶體迅速冷卻作用。 由若干試驗顯示:對缺點大小分 氮之影響外,亦必須考量與單晶體摻 氮濃度而言,若t摻氧濃度減低,則小 為實施本方法,單晶體之製造可 例言之,該兩種製造方法之基本步驟 業化學百科全書」,卷A 2 3 ,第7 2 7至 述及。若採用FZ法時,其摻氧工作之 利US-5,089,082中所述。若採用FZ法 僅藉該方法之既有特性即可迅速冷卻 之溫度範圍内佔用之時間低於8 0分鐘 步驟a)所要求之單晶體迅速冷卻作用 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 摻有氮之單晶體亦可 氮濃度為至少1 X 1 0 14 之比較晶體之缺點大 有利地向小缺點方面 晶圓,經依照本方法 地小。 法步驟a )製造單晶體 之摻氮矽單晶體,其 ,摻氮濃度為至少1 驟b )及c )加以處理, 之實施可替代在850 驟a)所要求者〕之單 佈而言,除單晶體摻 氧之關係。對同一摻 缺點之部分比例増加。 採用CZ法或FZ法。舉 ,在鳥爾曼所編「工 731頁(1993)中均曾 實施最好依照美國專 ,因浮動區帶單晶體 ,而且在8 5 0至1 1 0 0 1C ,所Μ ,依照本方法 即不重要。若採用C Ζ 請 先, 閲 讀 背 意 事 項 再 填 寫 本 頁 589414 Μ Β7 五、發明説明(5 ) 請 先- 閲 讀 背 意 事 項 再 填 寫 本 頁 法,最好應使用強迫冷卻,Μ確保該單晶體在所述溫度範 圍内以所需速率實施冷卻。舉例言之,德國專利 DE-195 03 357 Α1中曾述及一種用Μ強迫冷卻單晶體之器具。 矽單晶體之摻氮工作之實施,通常係在該單晶體之製 造過程中使單晶體在一含氮環境(作為摻質源)内生長。 將單晶體加工Μ製成矽晶圓,同樣亦屬既有技術之範 疇。由單晶體切割成矽晶圓通常係使用環型鋸或線鋸。為 測定缺點密度及缺點大小分佈必須製備若干矽晶圓。各種 製> 備方法均係習用者。因缺點之特性主要與所用製備方法 有關,不可能對缺點之大小作絕對之顯示。假若基於同一 製備方法,缺點大小及缺點大小分佈之評估僅可加Μ彼此 比較。 依照一種「晶體原發微粒」(C 0 Ρ )試驗法,用一所諝 S C 1溶液將矽晶圓加以處理,可使缺點成為可見之「晶體 原發微粒」(C0P)。之後,利用商購表面檢查儀器以偵檢 缺點。 經濟部中央標準局員工消費合作社印製 藉助所諝之「閘極氧化物完整性」(G0I)檢查,亦可 測出缺點之多寡。在此情況下,可測試矽晶圓表面所塗氧 化物層之崩潰電位。在此方法中,藉界定G0I缺點密度得 以形成缺點特性。M.布羅爾、D.格拉夫、P.華格納、 U.藍伯特、H.A.傑爾伯爾、H.皮歐特克,「歐洲計算 腋務」秋季會1994,第619頁,電化學學會,彭寧頓 ,紐澤西(1994),業已顯示·· G0I撿査结果與C0P測試結果 間彼此關、極為密切。 本紙張尺度適用中國國家標隼(CNS ) A4規格(210 X 297公釐) 589414 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(6 ) 步驟C)之方法包括:在至少ΐοοου (尤K1100至120〇υ 更佳)溫度下對矽晶圓所作之熱處理(退火),退火時間至 少1小時。該等晶圓可個別或分批實施退火。大氣環境所 用之氣體係選自一個族群,該族群包括:惰性氣體、氧、 氮、氧/氮混合氣體及氫。其中氫或氩較為合意。 茲藉下列諸實驗例對本發明加以說明。 實驗例1) ^ 依照CZ法製得直徑2 0 0公厘之各種單晶體,並將其加 I 工製成CZ1至CZ3類之矽晶圓。在所有單晶體中,氧濃度均 高於5 X 1 0 17 /立方公分。在C Ζ 1類矽晶圓之案例內,將 生長中之單晶體加Κ有效地冷卻,該冷卻之晶體在850至 11 0 0 C溫度範圍内之佔用時間低於8 0分鐘。在C Ζ 2及C Ζ 3類 比較晶圓之案例内,於單晶體之抽拉過程中省去強迫冷卻 ,且在該溫度範圍內之佔用時間超過80分鐘。 為確定缺點特性,上述三類矽晶圓均實施G0I撿查及 C0P測試。評估C0P測試所用之表面檢査儀器可偵檢出大於 0 . 1 2微米之缺點。 在1200^0溫度下之氩氣環境內,將該三類矽晶圓全部 加以退火,歷時2小時,並用前述方法檢查其缺點。 G0I檢查結果如圖一所示,C0P測試结果如圖二所示。 在該等矽晶圓實施熱處理之前,G 0 I缺點密度則依照C Z 3至 CZ1之順序遞增。經退火後,該項情況顛倒,G0I缺點密度 則依照C Ζ 1至C Z 3之順序遞增。雖然經辑火後所有矽晶圓之 缺點密度均降低,但C Z 1類矽晶圓缺點密度之降低幅度最 ·(請先閱讀背面之注意事項再填寫本頁) ----------- 、-ιτ ----.—---I !- --1- -- ml
A 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 589414 A7 B7 五、發明説明(7 ) 為顯著。 圖三所示係退火前矽晶圓之缺點大小分佈。雖然C Z 2 及C Z 3類矽晶圓之缺點大小在量測範圍内分佈得非常均勻 ,但C Z 1類晶圓小缺點之部分比例特別高而大缺點之部分 比例特別低。 實驗例2) 依照C Z法製得兩種直徑2 0 0公厘之不同單晶體,並將 其加工製成矽晶圓。僅將該兩種矽晶圓中之一種摻Μ氮, 其摻氮濃度為3 X 10 14 /立方公分。在該兩種單晶體中, 摻氮濃度均為9 X 1 0 17 /立方公分。經分析該等矽晶圓之 缺點大小分佈(其结果如圖四所示)顯示:摻氮作用造成缺 點大小分佈向較小缺點方面移動。 實驗例3) 依照F Ζ法製得三種直徑1 2 5公厘之矽晶體,並將其加工 製成FZ1至FZ3類之矽晶圓。將全部矽晶圓摻以氧,摻氧濃 度為4 . 5 X 10 17 /立方公分。摻氮濃度則分別如下: ---衣--- '(請4.閲讀背面之注意事項再填寫本頁) 訂-----y 經濟部中央標準局員工消費合作社印製 種類 摻 質濃度 FZ1 2.5 X 10 14 /立方公分 FZ2 1.0 X 10 15 /立方公分 FZ3 3,0 X 10 15 /立方公分 / 首先對全部三類矽晶圓實施C 0 Ρ測試。 ·:< 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 589414 A7 B7 五、發明説明(8 ) 匾五所示係測定之缺點大小分佈。由圖中可看出:大 缺點之部分比例隨摻和程度之增加而大幅降低。因量測精 確度僅達該表面檢查儀器之偵檢極限,所Μ小缺點範圍内 大小分佈之表現不夠完整。 、 FZ1類矽晶圓係在1200¾溫度下之氧/氮氣體環境内 實實退火3小時。圖六所示係熱處理前、後矽晶圓實施G0I 檢查之结果。經發現G0I缺點密度獲致重大改進,此可歸 功於熱處理期間小缺點之消除。 圖式簡單說明: 圖一所示係G0I檢查结果。 圖二所示係C0P測試結果。 圖三所示係退火前矽晶圓之缺點大小分佈。 圖四所示係兩種矽晶圓之缺點大小分佈。 圖五所示係測定之缺點大小分佈。 圖六所示係熱處理前、後矽晶圓實施GO I檢査之结果。 ·(請先閱讀背面之注意事項再填寫本頁) 裝-
、1T 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標隼(CNS ) Α4規格(210 X 297公釐)

Claims (1)

  1. 丨丨丨 Μ t、申請專利範園 以Μ弋製造低缺點密度之石夕晶圓之方法,其♦白Μ · a)藉將熔融材料加以固化形 其中包括· 製得-摻氧漠度為4xJ〇17至 '^禮並予以冷卻,β :_:C之平均冷卻速率為 頁 8f靴冷卻期間,該單晶艘之佔用時tr2fi b)將單晶體加工成為矽晶圓;及 i。退火溫度為扇代至125旳,退火時間為i至4小 tr 3·如申明專利範圍第1或2項之方法其 線 單晶體實施冷卻時採用強迫冷卻。、在步驟a)內, 經濟部智慧財產局員工消費合作社印製 11 本紙張尺度適用中國國家標準(CNS)A4 規格(210 x 297公爱)
TW086112902A 1996-09-12 1997-09-06 Process for producing silicon semiconductor wafers with low defect density TW589414B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19637182A DE19637182A1 (de) 1996-09-12 1996-09-12 Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte

Publications (1)

Publication Number Publication Date
TW589414B true TW589414B (en) 2004-06-01

Family

ID=7805437

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086112902A TW589414B (en) 1996-09-12 1997-09-06 Process for producing silicon semiconductor wafers with low defect density

Country Status (7)

Country Link
US (1) US5935320A (zh)
EP (1) EP0829559B2 (zh)
JP (4) JPH1098047A (zh)
KR (1) KR100275282B1 (zh)
DE (2) DE19637182A1 (zh)
MY (1) MY115099A (zh)
TW (1) TW589414B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7939432B2 (en) 2008-12-15 2011-05-10 Macronix International Co., Ltd. Method of improving intrinsic gettering ability of wafer
CN106255663A (zh) * 2014-05-07 2016-12-21 信越化学工业株式会社 多晶硅棒、多晶硅棒的制造方法以及单晶硅

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379642B1 (en) * 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
MY127594A (en) 1997-04-09 2006-12-29 Memc Electronic Materials Low defect density, vacancy dominated silicon
DE69841714D1 (de) * 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
JP3346249B2 (ja) * 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JP3407629B2 (ja) * 1997-12-17 2003-05-19 信越半導体株式会社 シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
JP3353681B2 (ja) 1997-12-26 2002-12-03 三菱住友シリコン株式会社 シリコンウエーハ及び結晶育成方法
TW589415B (en) 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
JP3771737B2 (ja) * 1998-03-09 2006-04-26 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
TW508378B (en) * 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer
WO1999057344A1 (fr) * 1998-05-01 1999-11-11 Nippon Steel Corporation Plaquette de semi-conducteur en silicium et son procede de fabrication
DE69942263D1 (de) 1998-05-22 2010-06-02 Shinetsu Handotai Kk Einkristalline epitaktische Siliciumscheibe und Verfahren zu ihrer Herstellung
DE19823962A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
US6291874B1 (en) * 1998-06-02 2001-09-18 Shin-Etsu Handotai Co., Ltd. Method for producing silicon single crystal wafer for particle monitoring and silicon single crystal wafer for particle monitoring
JP3621290B2 (ja) * 1998-06-02 2005-02-16 信越半導体株式会社 パーティクルモニター用シリコン単結晶ウエーハの製造方法およびパーティクルモニター用シリコン単結晶ウエーハ
US6224668B1 (en) * 1998-06-02 2001-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing SOI substrate and SOI substrate
JPH11349393A (ja) * 1998-06-03 1999-12-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JP3255114B2 (ja) 1998-06-18 2002-02-12 信越半導体株式会社 窒素ドープした低欠陥シリコン単結晶の製造方法
EP1090166B1 (en) * 1998-06-26 2002-03-27 MEMC Electronic Materials, Inc. Process for growth of defect free silicon crystals of arbitrarily large diameters
US6478883B1 (en) * 1998-08-31 2002-11-12 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them
EP1125008B1 (en) * 1998-10-14 2003-06-18 MEMC Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
US6312516B2 (en) 1998-10-14 2001-11-06 Memc Electronic Materials, Inc. Process for preparing defect free silicon crystals which allows for variability in process conditions
CN1313651C (zh) 1998-10-14 2007-05-02 Memc电子材料有限公司 基本无生长缺陷的外延硅片
JP4233651B2 (ja) * 1998-10-29 2009-03-04 信越半導体株式会社 シリコン単結晶ウエーハ
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
JP2000256092A (ja) * 1999-03-04 2000-09-19 Shin Etsu Handotai Co Ltd シリコンウエーハ
DE10004623A1 (de) * 1999-03-04 2000-09-14 Wacker Siltronic Halbleitermat Halbleiterscheibe mit dünner epitaktischer Schicht und Verfahren zur Herstellung der Halbleiterscheibe
JP2002538070A (ja) * 1999-03-04 2002-11-12 ワッカー ジルトロニック ゲゼルシャフト フュア ハルプライターマテリアーリエン アクチエンゲゼルシャフト エピタクシー珪素薄層を有する半導体ディスク及び製造法
JP3988307B2 (ja) 1999-03-26 2007-10-10 株式会社Sumco シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
US6454852B2 (en) 1999-07-14 2002-09-24 Seh America, Inc. High efficiency silicon wafer optimized for advanced semiconductor devices
US6395085B2 (en) 1999-07-14 2002-05-28 Seh America, Inc. Purity silicon wafer for use in advanced semiconductor devices
US6632277B2 (en) 1999-07-14 2003-10-14 Seh America, Inc. Optimized silicon wafer gettering for advanced semiconductor devices
US20020142170A1 (en) 1999-07-28 2002-10-03 Sumitomo Metal Industries, Ltd. Silicon single crystal, silicon wafer, and epitaxial wafer
US6228165B1 (en) 1999-07-28 2001-05-08 Seh America, Inc. Method of manufacturing crystal of silicon using an electric potential
JP2001068477A (ja) * 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ
JP2001144275A (ja) 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ
KR20070036804A (ko) 1999-08-27 2007-04-03 고마쯔 덴시 긴조꾸 가부시끼가이샤 실리콘 웨이퍼 및 그 제조 방법, 실리콘 웨이퍼의 평가방법
US6544332B1 (en) 1999-08-30 2003-04-08 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon single crystal, silicon single crystal manufactured by the method, and silicon wafer
DE19941902A1 (de) * 1999-09-02 2001-03-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von mit Stickstoff dotierten Halbleiterscheiben
DE60010496T2 (de) * 1999-09-23 2005-04-07 Memc Electronic Materials, Inc. Czochralski-Verfahren zur Herstellung Silizium-Einkristalle durch Steuerung der Abkühlgeschwindigkeit
US6391662B1 (en) 1999-09-23 2002-05-21 Memc Electronic Materials, Inc. Process for detecting agglomerated intrinsic point defects by metal decoration
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
JP4012350B2 (ja) * 1999-10-06 2007-11-21 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP3589119B2 (ja) 1999-10-07 2004-11-17 三菱住友シリコン株式会社 エピタキシャルウェーハの製造方法
US6541117B1 (en) * 1999-10-19 2003-04-01 Shin-Etsu Handotai Co., Ltd. Silicon epitaxial wafer and a method for producing it
US6733585B2 (en) 2000-02-01 2004-05-11 Komatsu Denshi Kinzoku Kabushiki Kaisha Apparatus for pulling single crystal by CZ method
JP2001220291A (ja) * 2000-02-01 2001-08-14 Komatsu Electronic Metals Co Ltd シリコンウエハの製造方法
JP3727821B2 (ja) * 2000-03-16 2005-12-21 東芝セラミックス株式会社 シリコンウェーハ及びその製造方法
DE10014650A1 (de) 2000-03-24 2001-10-04 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe
US6835245B2 (en) * 2000-06-22 2004-12-28 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor
DE60141611D1 (de) * 2000-09-19 2010-04-29 Memc Electronic Materials Mit stickstoff dotiertes silizium das im wesentlichen frei von oxidationsinduzierten stapelfehlern ist
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
DE10066106B4 (de) * 2000-09-25 2008-11-27 Mitsubishi Materials Silicon Corp. Verfahren zur Wärmebehandlung eines Siliciumwafers
US6689209B2 (en) * 2000-11-03 2004-02-10 Memc Electronic Materials, Inc. Process for preparing low defect density silicon using high growth rates
US6858307B2 (en) 2000-11-03 2005-02-22 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US7105050B2 (en) 2000-11-03 2006-09-12 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
KR100805518B1 (ko) * 2001-01-26 2008-02-20 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 산화 유도된 적층 결함을 실질적으로 포함하지 않는베이컨시 지배 코어를 갖는 낮은 결함 밀도의 실리콘
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
JP2002353282A (ja) * 2001-05-30 2002-12-06 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ中の窒素濃度の評価方法
JP2003002785A (ja) * 2001-06-15 2003-01-08 Shin Etsu Handotai Co Ltd 表層部にボイド無欠陥層を有する直径300mm以上のシリコン単結晶ウエーハおよびその製造方法
DE10131249A1 (de) * 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP4549589B2 (ja) * 2001-09-14 2010-09-22 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
US6673147B2 (en) 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
JP2003188176A (ja) * 2001-12-18 2003-07-04 Komatsu Electronic Metals Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
JP4162211B2 (ja) * 2002-09-05 2008-10-08 コバレントマテリアル株式会社 シリコンウエハの洗浄方法および洗浄されたシリコンウエハ
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Sumco シリコンウェーハの製造方法
DE10326578B4 (de) 2003-06-12 2006-01-19 Siltronic Ag Verfahren zur Herstellung einer SOI-Scheibe
JP4706199B2 (ja) * 2004-07-20 2011-06-22 株式会社Sumco Simox基板の製造方法
JP2006054350A (ja) 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
FR2881573B1 (fr) * 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP2006273631A (ja) 2005-03-28 2006-10-12 Komatsu Electronic Metals Co Ltd シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Sumco Igbt用のシリコンウェーハ及びその製造方法
JP4951927B2 (ja) * 2005-10-14 2012-06-13 信越半導体株式会社 シリコンウエーハの選定方法及びアニールウエーハの製造方法
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP4760729B2 (ja) 2006-02-21 2011-08-31 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
MY157902A (en) 2006-05-19 2016-08-15 Memc Electronic Materials Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during cz growth
DE102006034786B4 (de) 2006-07-27 2011-01-20 Siltronic Ag Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe
JP5072460B2 (ja) 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
DE602007004173D1 (de) * 2006-12-01 2010-02-25 Siltronic Ag Silicium-Wafer und dessen Herstellungsmethode
ATE493755T1 (de) * 2007-05-02 2011-01-15 Siltronic Ag Siliciumwafer und herstellungsverfahren dafür
WO2009148779A2 (en) 2008-05-29 2009-12-10 The Board Of Trustees Of The University Of Illinois Heavily doped metal oxides and methods for making the same
EP2412849B1 (en) 2009-03-25 2016-03-23 SUMCO Corporation Silicon wafer and method for manufacturing same
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
EP2309038B1 (en) * 2009-10-08 2013-01-02 Siltronic AG production method of an epitaxial wafer
JP2011138955A (ja) 2009-12-28 2011-07-14 Siltronic Japan Corp シリコンウェハ及びシリコンウェハの製造方法
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
EP2583312A2 (en) 2010-06-18 2013-04-24 Sionyx, Inc. High speed photosensitive devices and associated methods
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
US20140048899A1 (en) * 2012-02-10 2014-02-20 Sionyx, Inc. Low damage laser-textured devices and associated methods
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
JP6466346B2 (ja) 2013-02-15 2019-02-06 サイオニクス、エルエルシー アンチブルーミング特性を有するハイダイナミックレンジcmos画像センサおよび関連づけられた方法
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
JP5811218B2 (ja) * 2014-03-18 2015-11-11 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
EP3208366A1 (en) * 2016-02-16 2017-08-23 Siltronic AG Fz silicon and method to prepare fz silicon
DE102017117753A1 (de) 2017-08-04 2019-02-07 Infineon Technologies Austria Ag Verfahren zur herstellung von halbleitervorrichtungen mitsuperjunction-strukturen
CN113825862A (zh) 2019-04-11 2021-12-21 环球晶圆股份有限公司 后段主体长度具有减小变形的锭的制备工艺
SG11202111451WA (en) 2019-04-18 2021-11-29 Globalwafers Co Ltd Methods for growing a single crystal silicon ingot using continuous czochralski method
US11111597B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Methods for growing a nitrogen doped single crystal silicon ingot using continuous Czochralski method
US11111596B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Single crystal silicon ingot having axial uniformity

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4010064A (en) * 1975-05-27 1977-03-01 International Business Machines Corporation Controlling the oxygen content of Czochralski process of silicon crystals by sandblasting silica vessel
US4556448A (en) * 1983-10-19 1985-12-03 International Business Machines Corporation Method for controlled doping of silicon crystals by improved float zone technique
US4591409A (en) * 1984-05-03 1986-05-27 Texas Instruments Incorporated Control of nitrogen and/or oxygen in silicon via nitride oxide pressure during crystal growth
US5264189A (en) * 1988-02-23 1993-11-23 Mitsubishi Materials Corporation Apparatus for growing silicon crystals
US4981549A (en) * 1988-02-23 1991-01-01 Mitsubishi Kinzoku Kabushiki Kaisha Method and apparatus for growing silicon crystals
JP2612033B2 (ja) * 1988-06-13 1997-05-21 三菱マテリアル株式会社 シリコン単結晶育成方法
JPH02263793A (ja) * 1989-04-05 1990-10-26 Nippon Steel Corp 酸化誘起積層欠陥の発生し難いシリコン単結晶及びその製造方法
JPH03193698A (ja) * 1989-12-20 1991-08-23 Fujitsu Ltd シリコン単結晶及びその製造方法
JP2694305B2 (ja) * 1990-03-27 1997-12-24 三菱マテリアル株式会社 単結晶シリコンの製造方法
JP2785585B2 (ja) * 1992-04-21 1998-08-13 信越半導体株式会社 シリコン単結晶の製造方法
JPH06271399A (ja) * 1993-03-22 1994-09-27 Nippon Steel Corp 単結晶引上げ方法及びその装置
JPH0741399A (ja) * 1993-07-29 1995-02-10 Nippon Steel Corp シリコン単結晶の熱処理方法
JP3274246B2 (ja) * 1993-08-23 2002-04-15 コマツ電子金属株式会社 エピタキシャルウェーハの製造方法
JP3498330B2 (ja) * 1993-09-20 2004-02-16 三菱住友シリコン株式会社 単結晶成長装置
JPH07109195A (ja) * 1993-10-15 1995-04-25 Sumitomo Metal Ind Ltd 結晶成長装置及び結晶成長方法
JP2686223B2 (ja) * 1993-11-30 1997-12-08 住友シチックス株式会社 単結晶製造装置
JP2822887B2 (ja) * 1994-06-16 1998-11-11 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
JPH08115919A (ja) * 1994-10-18 1996-05-07 Toshiba Corp 半導体基板の処理方法
JP3285111B2 (ja) * 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
JPH08264611A (ja) * 1995-03-24 1996-10-11 Nippon Steel Corp シリコンウェーハ、およびこのシリコンウェーハを得るためのシリコン単結晶の製造方法、ならびにその評価方法
DE19622664A1 (de) * 1996-06-05 1997-12-11 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zur Herstellung von Einkristallen

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7939432B2 (en) 2008-12-15 2011-05-10 Macronix International Co., Ltd. Method of improving intrinsic gettering ability of wafer
CN106255663A (zh) * 2014-05-07 2016-12-21 信越化学工业株式会社 多晶硅棒、多晶硅棒的制造方法以及单晶硅
US10865498B2 (en) 2014-05-07 2020-12-15 Shin-Etsu Chemical Co., Ltd. Polycrystalline silicon rod, method for producing polycrystalline silicon rod, and single-crystalline silicon

Also Published As

Publication number Publication date
JP5228031B2 (ja) 2013-07-03
EP0829559B1 (de) 1999-12-15
JP2006315950A (ja) 2006-11-24
DE59700843D1 (de) 2000-01-20
JPH1098047A (ja) 1998-04-14
EP0829559B2 (de) 2006-12-20
MY115099A (en) 2003-03-31
JP2005033217A (ja) 2005-02-03
JP4942393B2 (ja) 2012-05-30
US5935320A (en) 1999-08-10
KR100275282B1 (ko) 2001-01-15
EP0829559A1 (de) 1998-03-18
KR19980024458A (ko) 1998-07-06
DE19637182A1 (de) 1998-03-19
JP2011042576A (ja) 2011-03-03

Similar Documents

Publication Publication Date Title
TW589414B (en) Process for producing silicon semiconductor wafers with low defect density
TW546422B (en) Method of producing silicon wafer and silicon wafer
EP1732114B1 (en) Method for producing silicon wafer for IGBT
US6478883B1 (en) Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them
JP2001181090A (ja) 単結晶の製造方法
KR100792773B1 (ko) 실리콘웨이퍼, 실리콘에피텍셜웨이퍼, 어닐웨이퍼 및이들의 제조방법
JP3975605B2 (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
EP1391921A1 (en) METHOD FOR PREPARING NITROGEN−DOPED AND ANNEALED WAFER AND NITROGEN−DOPED AND ANNEALED WAFER
EP1293592B1 (en) Silicon semiconductor substrate and preparation thereof
US7153785B2 (en) Method of producing annealed wafer and annealed wafer
KR100526427B1 (ko) 실리콘 반도체기판 및 그 제조방법
JP2003068743A (ja) エピタキシャルウエーハおよびその製造方法
JP2000026196A (ja) シリコン半導体基板及びその製造方法
US6800132B1 (en) Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer
Yonenaga et al. Dynamic characteristics of dislocations in highly boron-doped silicon
EP1127962B1 (en) Method for manufacturing silicon single crystal, silicon single crystal manufactured by the method, and silicon wafer
JP3452042B2 (ja) シリコンウェーハの製造方法
EP0971053B1 (en) Use of a silicon single crystal wafer for particle monitoring
JP2001274165A (ja) シリコン半導体基板
JPH11278991A (ja) 半導体シリコン基板
JP4223437B2 (ja) シリコン半導体基板
JP2001127067A (ja) シリコン半導体基板
JPS58113860A (ja) 半導体結晶の選別方法
JP2003273184A (ja) シリコンウェーハの窒素濃度の評価方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent