TW561596B - Bonding pad of printed circuit board and forming method thereof - Google Patents

Description

561596 玖、發明說明 【發明所屬之技術領域】 本發明係關於印刷電路板（PCB ’ printed circuit board )，並且更特別地是有關用於半導體封裝之具有高密度微 細電路圖案之印刷電路板的焊墊，及其形成方法。 【先前技術】 由於電子裝置通常具有高容量、多功能且尺寸小型化 ，所以安裝於電子裝置中的半導體封裝物變小。因此，球 柵陣列（BGA，ball grid array)型的半導體封裝已被開發， 其係將焊料球裝附於半導體封裝之印刷電路板的上表面來 使用’以取代由半導體封裝物向外延伸的外引腳。現將參 考第1圖說明此。 第1圖係根據習知技藝之用於製造BGA型封裝物的印 刷電路板總成的結構平面圖。 如第1圖所示，印刷電路板（PCB) 1總成包含有：空 腔2，其形成於PCB 1中央，以容納半導體晶片（未表示於 圖中）於其上；焊墊3，其形成於空腔2外側，並以金線（ 未表示於圖中）連接至半導體晶片；以及數個外部端子凸 塊（本情況中亦即球形凸塊）4，其形成於焊墊3外側，並 連接至形成於PCB1內的電路圖案（未表示於圖中）。 亦即’在半導體封裝的組裝中，半導體晶片裝附在形 成於PCB 1中央的空腔2，而所裝附的半導體晶片與焊墊3 係以金線（未表示於圖中）連接，因此可將半導體晶片與 PCB 1電連接。 561596 其次，爲保護半導體晶片，該半導體晶片與線係以環 氧樹脂化合物模塑成型。 現將參考第2圖說明焊墊3。 第2圖係表示根據習知技藝之焊墊的放大圖。 如第2圖所示，焊墊3係暴露於外部，且光焊料保護 層（PSR，photo solder resist) 6施加在連接至焊墊3的電 路圖案5。所施加的PSR 6用於保護電路圖案5。 現將參考第3圖而詳細說明焊墊3。 第3圖係穿經第2圖焊墊之線段A-A’的剖面圖。 如第3圖所示，焊墊3包含有施加於PCB 1上表面的 絕緣層7、形成於絕緣層7上表面的銅圖案8，以及依序形 成於銅圖案8上表面的鎳電鍍層9與金電鍍層10。 銅圖案8係使用一般的蝕刻製程移除不必要的銅敷箔 疊層（CCL，copper clad laminate)部位而形成，其中該銅 敷箔疊層係將銅箔裝附於具有絕緣層7形成於其之PCB 1 的一側或二側而形成，現將詳細說明其細節。 首先，使用黏著劑12將銅箔裝附於絕緣層7上表面。 此時，爲加強黏著劑的黏著強度，會將絕緣層7表面變粗 糙。凹面-凸面部位11形成於銅箔下表面。再者，爲加強 裝附強度，鉻（Cr)膜13係施加於凹面-凸面部位11表面 上。以及接著使用黏著劑12將銅箔裝附於絕緣層7上表面 〇 其次，將鎳電鍍層9與金電鍍層10依序形成於銅圖案 8上表面，因而完成焊墊3。 561596 然而，在根據習知技藝以蝕刻製程移除銅箔而形成焊 墊3時，鉻成分仍殘留於銅圖案8的左下部位與右下部位 。亦即，所形成之殘留的鉻成分係由銅圖案8的左下部位 與右下部位凸出。此時，當鎳電鍍層9與金電鍍層10依序 形成於銅圖案8上時，所形成的鎳電鍍層9與金電鍍層10 係覆蓋於銅圖案8上表面與銅圖案8二個側面上的外側。 此時，鎳電鍍層9與金電鍍層10亦形成於鉻表面，如 第3圖的「L」所示的凸出部位。 因此，因爲所形成的鎳電鍍層9與金電鍍層10在銅圖 案8的左下部位與右下部位皆凸出，所以相鄰焊墊3間的 空間會變窄，以致對於微細間距焊墊3的完成有所限制。 例如，因爲所形成的電鑛層（L)並未於銅圖案8的左 上部位與右上部位凸出，所以可縮短相鄰線焊墊間的間距 。但當它在銅圖案8的下部位時，因爲相鄰銅圖案之左下 部位與右下部位間的距離較相鄰銅圖案之左上部位與右上 部位間的距離狹窄，所以無法縮短相鄰線焊墊間的間距。 如上所述，根據習知技藝之用於半導體封裝的PCB焊 墊具有的問題爲：因爲鎳電鍍層9與金電鍍層10係形成於 殘留鉻的表面上，而所形成的殘留鉻係由焊墊內之銅圖案8 的左下側與右下側凸出，所以無法縮短焊墊間的間距。 【發明內容】 因此，本發明之目的在於提供一種可縮短線焊墊間距 之印刷電路板（PCB)的焊墊，當鎳電鍍層與金電鍍層形成 於銅圖案上時，可避免鎳電鍍層與金電鍍層在銅圖案的下 561596 部位凸出；以及提供其形成方法。 爲達成這些與其他優點，並根據本發明的目的，如在 此所實施及廣泛地說明，所提供爲一種形成於具有電路圖 案之印刷電路板上的焊墊，該焊墊包含有：數個銅圖案， 其形成在PCB上，並電連接至電路圖案；塡料，其塡充於 銅圖案之間的空間，以使得銅圖案上表面暴露出；以及電 鍍層，其施加於銅圖案上表面。 爲達成SU揭目的’亦提供一^種印刷電路板（PC B )的焊 墊形成方法，以形成焊墊於具有數個電路圖案的PCB上， 該方法包含的步驟有：形成數個銅圖案，該銅圖案與PCB 上的電路圖案電連接；將塡料塡充於銅圖案之間的空間， 以使得銅圖案上表面暴露出；以及施加電鍍層於銅圖案上 表面。 本發明的前揭與其他目的、特徵、觀點及優點將配合 附圖而由下列本發明的詳細說明變得更淸楚。附圖舉例說 明本發明的具體實例，並與說明一同用以闡明本發明之原 理，其中所包含的附圖係提供對於本發明的進一步瞭解， 並倂入及組成本說明書的一部分。 【實施方式】 現將詳細參考本發明的較佳具體實例，其實施例係舉 例說明於附圖中。 根據本發明較佳具體實例之印刷電路板（PCB)焊墊的 特徵在於：數個銅圖案形成在絕緣層上表面，該絕緣層則 形成於PCB上；塡料塡充於銅圖案之間，以使得銅圖案上 561596 表面暴露出；鎳電鍍層形成於銅圖案表面上；以及金電§度 層接著形成於鎳電鍍層上，以使得形成於銅上表面的鑛電 鍰層與金電鍍層不會由銅圖案的下側部位凸出，因而縮矢哀 焊墊間的間距。 現將參考第4A圖至第4E圖說明根據本發明較佳襄於 實例之PCB焊墊及其形成方法。 如第4A圖所示，銅箔21形成於絕緣層22上。最好使 用銅敷箔疊層（CCL)作爲銅箔21。 其次，如第4B圖所示，形成於絕緣層22上的銅箱係 以蝕刻製程進行蝕刻，而形成銅圖案（或銅墊）23及電路 圖案（未表示於圖中）。銅圖案23係以如習知技藝的相同 方式形成，且所形成的銅圖案23爲梯形。亦即，當餽刻溶 液滲入銅箔21而將不必要的銅箔21部位移除時，銅箱21 上部位與蝕刻溶液接觸的時間較銅箔21下部位爲長。因此 ，相較於其下部位，銅圖案23上部位形成有較小的寬度， 以使得其形狀約爲梯形。形成梯形的現象通常稱爲蝕刻因 子’其意指銅圖案23上部位與下部位間的蝕刻比例。 其次，如第4C圖所示，與銅圖案23等高的塡料24塡 充於銅圖案23側部位23b之間。最好使用紅外線固化油墨 或焊料保護層（特別是光焊料保護層（PSR))作爲塡料 24。在紅外線固化油墨固化後，其硬度較pSR爲大。因此 ，最好使用紅外線固化油墨於高級製品。 在銅圖案23側面之間塡充塡料24的方法係揭示於韓 國專利申請案第2001-31752號及韓國專利申請案第2〇〇1_ 561596 51853號（相當於美國專利申請案第10/043,146號），其已 爲本發明的相同申請人所提出申請。 亦即，塡料24係與具有銅圖案23的橡膠滾筒 (squeegee)直接接觸而塡充。 使用本方法避免塡充於銅圖案23間的塡料24內部產 生氣泡，並得以將銅圖案23側面23b間的間隙完全塡充與 銅圖案23等高的塡料24。 其次，淸洗銅圖案23上表面23a與塡料24表面，然 後如有必要可在其上進行表面平滑化或給予適當照射的製 程。亦即，銅圖案23側面23b間的間隙塡充有塡料24並 密封，以使得僅有銅圖案23上表面23a暴露出。 其次，在銅圖案23上進行電鎳金電鍍。當進行電鎳金 電鍍時，鎳電鍍層或金電鍍層會形成於銅圖案23所暴露出 的上表面23a上方。現將參考第4D圖與第4E圖說明此。 如第4D圖所示，當進行電鎳或金電鍍時，電溶液的鎳 分子會先電鍍於銅圖案23上，以使得鎳電鍍層25形成於 銅圖案23所暴露的上表面23a上方。此時，因爲塡料24 爲絕緣材料，所以鎳電鍍層與金電鍍層25、26不會形成於 塡料24表面上。 如第4E圖所示，在鎳電鍍層25電鍍於銅圖案23所暴 露的上表面23a上方後，將金電鍍層26電鍍於鎳電鍍層25 表面上，因而完成焊墊30。亦即，因爲銅圖案的側面23b 爲塡料24所覆蓋，且僅有銅圖案23的上表面23a暴露出 ，所以鎳電鍍層25僅形成於銅圖案23的上表面23a，而金 π 561596 電鍍層26則形成於鎳電鍍層25的整個暴露表面上。在這 方面，所形成的金電鍍層26如此地厚，以致於半導體晶片 安裝於其上後，該金電鍍層26會連接至與半導體晶片相連 的金線。因此，形成於鎳電鍍層25側面的金電鍍層26會 盡可能薄。所形成的鎳電鍍層25約3〜7微米厚，而所形成 的金電鍍層26約0.5微米厚。 因此，所形成的金電鍍層26較銅圖案23上端部位或 鎳電鍍層25寬度爲大。然而，因爲形成於鎳電鍍層25側 面的金電鍍層26寬度小於或相同於銅圖案23下端部位的 寬度，所以相鄰焊墊30間的間距可縮短。 第5圖係說明根據本發明之塡料塡充於印刷電路板之 電路圖案間的狀態的剖面圖。 如第5圖所示，當塡料24塡充於銅圖案23之間時， 倘若塡充於電路圖案41間的塡料24與電路圖案41同高（ 該電路圖案41形成於絕緣層22上表面，並連接至銅圖案 23)，且接著另將PSR 43 (鈍化膜）施加於電路圖案41上 表面，則PSR 43可以均勻高度平坦地施加。 如前揭所述，本發明之印刷電路板的焊墊及其形成方 法具有下列優點。 亦即，半導體晶片安裝於所完成的印刷電路板上，以 環氧樹脂模塑成型化合物密封並進行固化，以使得塡料在 完全塡充於銅圖案與電路圖案左、右側的狀態下硬化，因 而將銅圖案與電路圖案牢固地支撐。因此，縱使高溫與低 溫重複進行的熱循環有所改變，仍可抑制因環氧樹脂模塑 12 561596 成型化合物與印刷電路板絕緣層間之熱膨脹係數（CTE， coefficient of thermal expansion)差異所可能造成的破裂。 因爲本發明可於不離開其精神或基本特徵下以數種形 式實施，所以亦應瞭解地是前揭具體實例並不爲前揭說明 的任一細節所限制（除非特別指明），而應落於隨附申請 專利範圍所定義之精神與範疇中；因而，落於申請專利範 圍之集合與邊界的所有改變與修改以及該集合與邊界的相 當物，皆希冀爲隨附申請專利範圍所涵蓋。 【圖式簡單說明】 (一） 圖式部分 第1圖係根據習知技藝之用於製造球柵陣列（BGA， ball grid array)型封裝之印刷電路板（PCB)總成的結構平 面圖； 第2圖係表示根據習知技藝之焊墊的放大圖； 第3圖係穿經第2圖焊墊之線段A-A’的剖面圖； 第4A圖至第4E圖係根據本發明之用於製造半導體封 裝之印刷電路板總成的焊墊形成方法的順序製程圖；以及 第5圖係說明根據本發明之塡料塡充於印刷電路板之 電路圖案間的狀態的剖面圖。 (二） 元件代表符號 印刷電路板1 空腔2 焊墊3 外部端子凸塊4 561596 電路圖案5 光焊料保護層6 絕緣層7 銅圖案8 鎳電鍍層9 金電鍍層10 凹面-凸面部位11 黏著劑12 鉻膜13 銅箔21 絕緣層22 銅圖案23 銅圖案上表面23a 銅圖案側部位23b 塡料24 鎳電鍍層25 金電鍍層26 焊墊30 電路圖案41 光焊料保護層43

Claims (1)

1. 561596 拾、申請專利範圍 1. 一種形成於印刷電路板（PCB，printed circuit board )上的焊墊，其中該印刷電路板包含具有電路圖案之樹脂 基板，該焊墊包含有： 數個銅圖案，其形成於該樹脂基板上，並電連接至該 電路圖案； 塡料，其塡充於該銅圖案之間的空間，以使得該銅圖 案上表面暴露出；以及 電鍍層，其施加於該銅圖案上表面。 2. 如申請專利範圍第1項之焊墊，其中該電鍍層爲鎳 電鍍層與金電鍍層，其依序形成於該銅圖案的上表面。 3. 如申請專利範圍第2項之焊墊，其中該金電鍍層形 $於該鎳電鍍層的二個側面及上表面。 4. 如申請專利範圍第1項之焊墊，其中該電鍍層係小 &該銅圖案的寬度。 5. 如申請專利範圍第1項之焊墊，其中該塡料僅塡充 &該銅圖案之二個側面間的空間，以使得該銅圖案上表面 暴露出。 6·如申請專利範圍第1項之焊墊，其中該塡料塡充得 不口該銅圖案等高。 7·如申請專利範圍第1項之焊墊，其中該塡料爲紅外 @©化油墨或焊料保護層。 8. —種印刷電路板（PCB)的焊墊形成方法，用於形 成焊墊於具有數個電路圖案的PCB上，該方法包含的步驟 15 561596 形成數個銅圖案於該樹脂基板上，該銅圖案與該PCB 上的電路圖案電連接； 將塡料塡充於該銅圖案之間的空間，以使得該銅圖案 上表面暴露出；以及 施加電鍍層於該銅圖案上表面。 9·如申請專利範圍第8項之方法，其中該電鍍層係小 於該銅圖案的寬度。 1〇·如申請專利範圍第8項之方法，在施加該電鍍層 的步驟中，鎳電鍍層與金電鍍層依序形成於該銅圖案的上 表面。 11·如申請專利範圍第10項之方法，其中該金電鍍層 形成於該銅圖案上方之該鎳電鍍層的二個側面及上表面。 12.如申請專利範圍第10項之方法，其中所形成的該 金電鍍層較該鎳電鍍層爲薄。 13·如申請專利範圍第8項之方法，其中該塡料僅塡 充於該銅圖案之二個側面間的空間，以使得該銅圖案上表 面暴露出。 14.如申請專利範圍第8項之方法，其中該塡料塡充 得和該銅圖案等高。 15·如申請專利範圍第8項之方法，其中該塡料爲紅 外線固化油墨或焊料保護層。 16· —種印刷電路板（PCB)的焊墊形成方法，用於形 成焊墊於具有電路圖案的PCB上，該方法包含的步驟有·· 561596 形成數個銅圖案，該銅圖案與該PCB上的電路圖案電 連接； 將塡料塡充於該銅圖案之間的空間，以使得該銅圖案 上表面暴露出； 將鎳電鍍層電鍍於該銅圖案所暴露出的上表面；以及 將金電鍍層電鍍於該鎳電鍍層上， 其中該鎳電鍍層與該金電鍍層的寬度小於該銅圖案的 寬度。 拾壹、圖式 如次頁 17