JP2529294B2 - 多層めつき方法 - Google Patents

多層めつき方法

Info

Publication number
JP2529294B2
JP2529294B2 JP62238976A JP23897687A JP2529294B2 JP 2529294 B2 JP2529294 B2 JP 2529294B2 JP 62238976 A JP62238976 A JP 62238976A JP 23897687 A JP23897687 A JP 23897687A JP 2529294 B2 JP2529294 B2 JP 2529294B2
Authority
JP
Japan
Prior art keywords
plating film
plating
layer
film
primary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62238976A
Other languages
English (en)
Other versions
JPS6483686A (en
Inventor
哲也 渡辺
正雄 関端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62238976A priority Critical patent/JP2529294B2/ja
Priority to US07/247,538 priority patent/US4910094A/en
Publication of JPS6483686A publication Critical patent/JPS6483686A/ja
Application granted granted Critical
Publication of JP2529294B2 publication Critical patent/JP2529294B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/22Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating taking account of the properties of the materials to be welded
    • B23K20/233Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating taking account of the properties of the materials to be welded without ferrous layer
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00Coating not provided for in groups C23C2/00 - C23C24/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12458All metal or with adjacent metals having composition, density, or hardness gradient
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12806Refractory [Group IVB, VB, or VIB] metal-base component
    • Y10T428/12826Group VIB metal-base component
    • Y10T428/1284W-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12944Ni-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層めつき膜を形成する方法に係り、特
に、セラミツク基板のメタライズ上に部品搭載のための
Niめつき、あるいは、Ni−Auめつき膜を形成するために
用いて好適な多層めつき方法に関する。
〔従来の技術〕
従来、異種金属の上に多層めつき膜を施す方法、例え
ば、W上に部品搭載に必要な電気Ni−Auめつきを施す方
法として、W上に電気Niめつきを施す下地として、ま
ず、W上に無電解Niめつきを施す方法、あるいは、この
無電解Niめつきの欠陥をカバーするため、再度その上に
無電解Niめつきを施す方法等が知られている。この無電
解Niめつき膜は、還元雰囲気中で加熱処理され、Niめつ
き膜と下地金属間の密着性の向上が図られる。この加熱
処理により、無電解Niめつき膜は、その表面が汚染、変
質を受け、あるいは下地金属であるWの拡散等が生じ、
その上に施す二次Niめつき膜との密着性が良好なもので
はない。
なお、この種多層めつき方法に関する従来技術とし
て、例えば、特開昭58−204194号公報等に記載された技
術が知られている。
〔発明が解決しようとする問題点〕
前記従来技術による多層めつき法は、異種金属上の一
次めつき皮膜のばらつき、加熱処理工程による変質等に
ついて配慮されておらず、その後行われる二次めつき皮
膜に密着不良、変色等を生じるという問題点があつた。
本発明の目的は、前記従来技術の問題点を解決し、異
種金属上に密着性が良好で均一な多層めつきを施すこと
を可能とした多層めつき方法を提供することにある。
〔問題点を解決するための手段〕
本発明によれば、前記目的は、一次めつき前に下地金
属の変質部を機械的研摩により除去し、その後一次めつ
きを行つて加熱処理を終了した後、一次めつき皮膜と下
地金属との拡散層を残して、一次めつき皮膜の変質部を
除去するための機械的研摩を施すことにより達成され
る。
〔作 用〕
機械的研摩を施すことにより、下地となる異種金属及
び一次めつき皮膜の変質層を除去することができ、ま
た、異種金属及び一次めつき皮膜の表面が粗され、これ
によるアンカー効果が生じ、一次めつき皮膜及び二次め
つき皮膜は、均一に密着性よく形成される。
〔実施例〕
以下、本発明による多層めつき方法の一実施例を図面
により詳細に説明する。
第1図は本発明による多層めつきを用いたモジユール
基板上への部品の搭載状態を示す断面図、第2図は第1
図における多層めつき膜部分の拡大断面図、第3図はNi
めつき膜厚とAuめつき膜の変色発生率との関係を説明す
る図である。第1図及び第2図において、1はキヤツ
プ、2はLSIチツプ、3は半田、4はNi−Auめつき膜、
5は配線メタライズ層、6はモジユール基板、8はリー
ド、9はAuめつき膜、10は二次Niめつき膜、11はNi−W
拡散層である。
第1図におけるセラミツクモジユール基板6は、一般
に、W等の高融点金属のペーストによりその表裏面に回
線配線をスクリーン印刷で形成したグリーンシートを、
複数枚貼り合わせて一体化し、焼成することにより作成
される。このモジユール基板6の表面の配線メタライズ
層5の上に無電解めつき法により、Ni−Auめつき膜4が
形成される。このNi−Auめつき膜4の上に、ろう材とな
る半田3を介して、LSIチツプ2、キヤツプ1あるいは
リード8等が接続される。
このようなモジユール基板6への部品の接続におい
て、半田3を用いる接続は、Niめつき膜だけでも可能で
あるが、一般に、半田濡れ性を向上させるためにAuめつ
き膜が必要である。このAuめつき膜の膜厚は、1μm以
下でもその効果がある。
本発明の実施例においては、前述のNi−Auめつき膜4
を形成するために、還元型めつき法と置換型めつき法を
用いることとする。本発明の実施例により得られたNi−
Auめつき膜4の拡大断面が第2図に示されており、以
下、この図により本発明の一実施例の多層めつき方法を
説明する。
まず、モジユール基板6上のWによる配線メタライズ
層5の表面に還元型メツキ法を用いて一次Niめつき膜を
施した後、還元雰囲気中で加熱処理し、Ni−Wの拡散層
11を形成することにより、一次Niめつき膜と配線メタラ
イズ層との密着性をあげる。
その後、機械的研摩としてのホーニング等による表面
エツチングにより、前述の不均一な一次Niめつき面を除
去し、Ni−Wの拡散層11を露出させる。
その上に再び二次Niめつき膜10を施し、さらにAuめつ
き膜9を形成する。この二次Niめつき膜10は還元型めつ
き法で、またAuめつき膜9は置換型めつき法で形成され
る。
このような方法により得られるNi−Auめつき膜4は、
第2図に示すように、Ni−W拡散層11、二次Niめつき膜
10、Auめつき膜9が相互に密着性よく結合した多層めつ
き膜であり、Wによる配線メタライズ層との密着性も良
好である。
次に、前述した各めつき処理工程について、さらに詳
細に説明する。
(1) まず、配線メタライズ膜5の表面に湿式による
アルミナホーニングを行つた後、10%〜20%の熱苛性ソ
ーダにより充分水洗を行い、さらに酸洗浄を行う。その
後、充分水洗を行つて、置換型のパラジウム活性化を行
つた後充分水洗を行つて一次Niめつきを行う。この一次
Niめつきは、例えば、ジメチルアミンボランを還元剤に
用いる市販のめつき液を使用し、液温65℃〜70℃で、Ni
めつき膜の厚さが3μmとなるように行う。このめつき
膜の厚さは、時間によりコントロールするが、浴温、p
H、浴負荷等によりその処理時間を決定する。
(2) 次に、下地である配線メタライズ膜5と前述の
一次Niめつき膜との密着性を高めるために、還元雰囲
気、例えばN2ガスとH2ガスの混合雰囲気中で、800℃〜9
00℃の温度で5分〜10分程度の時間加熱処理を行い、Ni
−W拡散層11を形成する。
(3) 次に、一次Niめつき膜の表面を、例えば、湿式
によるアルミナホーニングによりエツチングする。この
エツチング量は、均一なNi−W拡散層11が露出する程度
行う。
(4) 次に、このNi−W拡散層11に対し、一次Niめつ
き膜形成時に配線メタライズ膜5に対して行つたと同じ
前処理を行い、置換型のパラジウム活性化を行う。その
後、前述と同じジメチルアミンボランを還元剤とするめ
つき処理を行い、二次Niめつき膜10を形成する。このめ
つき処理において、Niは、初めPdと置換してNi−Wの表
面に析出し、その後、自己触媒作用により、メタルとし
てのNiが析出し始める。このNiめつき厚は、約3μm程
度に形成される。この二次Niめつき処理後、充分水洗
し、置換型のめつき処理によりAuめつき膜9を約0.2μ
mの厚さに形成する。
(5) 次に、二次Niめつき膜10とNi−W拡散層との密
着性を高めるために、還元雰囲気、例えば、N2ガスとH2
ガスの混合雰囲気中、400℃〜500℃の温度下で、5分〜
10分程度の時間加熱処理を行う。
前述した各めつき処理工程において、二次Niめつき膜
10の厚さを3μm程度としたのは、この二次Niめつき膜
10の上にAuめつき膜9を形成後、加熱処理を行つたと
き、Auめつき膜9に変色を発生させないためである。二
次Niめつき膜10の厚さと、加熱処理時のAuめつき膜9の
変色発生率との関係が第3図に示されており、第3図に
よれば、Niめつき膜の厚さが2μm以上の場合、加熱処
理時にAuめつき膜にほとんど変色が発生しないことが示
されている。従つて、本発明の実施例では、二次Niめつ
き膜の厚さを3μm程度とした。
また、前述しためつき処理工程において、配線メタラ
イズ膜5に対してホーニングを行つているが、本発明
は、この配線メタライズ膜5に対するホーニング処理を
行わなくてもよい。さらに、本発明は、前記Auめつき膜
9に代り、同種金属であるNiめつき膜、あるいは、それ
以外の金属によるめつき膜としてもよい。
前述した本発明によれば、多層めつきを行う場合に、
下地となる金属表面にホーニング処理を施すことによ
り、その変質部を除去することができ、また、その表面
が粗されアンカー効果が生じるので、密着性が良好で均
一な多層めつき膜を形成することができるという効果を
奏する。
〔発明の効果〕
以上説明したように、本発明によれば、異種金属の上
に密着性のよい多層のめつき膜を形成することができ、
特に、セラミツクモジユール基板の接続用めつき膜の形
成等の用途に用いて大きな効果をあげることができる。
【図面の簡単な説明】
第1図は本発明による多層めつきを用いたモジユール基
板上への部品の搭載状態を示す断面図、第2図は第1図
における多層めつき膜部分の拡大断面図、第3図はNiめ
つき膜厚とAuめつき膜の変色発生率との関係を説明する
図である。 1……キヤツプ、2……LSIチツプ、3……半田、4…
…Ni−Auめつき膜、5……配線メタライズ層、6……モ
ジユール基板、8……リード、9……Auめつき膜、10…
…二次Niめつき膜、11……Ni−W拡散層。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】多層めつき方法において、下地金属表面に
    一次めつき膜を形成した後、加熱処理を行い下地金属と
    一次めつき膜との拡散層を形成し、その後、一次めつき
    膜表面に機械的研摩を施し、前記拡散層を露出させ、そ
    の上に二次めつき膜を形成することを特徴とする多層め
    つき方法。
  2. 【請求項2】前記一次めつき膜の形成の前処理として、
    前記下地金属表面に機械的研摩を施すことを特徴とする
    特許請求の範囲第1項記載の多層めつき方法。
  3. 【請求項3】前記二次めつき膜が同種金属多層めつき膜
    または異種金属多層めつき膜であることを特徴とする特
    許請求の範囲第1項または第2項記載の多層めつき方
    法。
  4. 【請求項4】前記二次めつき膜形成後、再度加熱処理を
    行うことを特徴とする特許請求の範囲第1項、第2項ま
    たは第3項記載の多層めつき方法。
JP62238976A 1987-09-25 1987-09-25 多層めつき方法 Expired - Lifetime JP2529294B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62238976A JP2529294B2 (ja) 1987-09-25 1987-09-25 多層めつき方法
US07/247,538 US4910094A (en) 1987-09-25 1988-09-22 Multilayer plating method and multilayer plated film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62238976A JP2529294B2 (ja) 1987-09-25 1987-09-25 多層めつき方法

Publications (2)

Publication Number Publication Date
JPS6483686A JPS6483686A (en) 1989-03-29
JP2529294B2 true JP2529294B2 (ja) 1996-08-28

Family

ID=17038086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62238976A Expired - Lifetime JP2529294B2 (ja) 1987-09-25 1987-09-25 多層めつき方法

Country Status (2)

Country Link
US (1) US4910094A (ja)
JP (1) JP2529294B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5190601A (en) * 1989-12-07 1993-03-02 Sumitomo Electric Industries, Ltd. Surface structure of ceramics substrate and method of manufacturing the same
JP2760107B2 (ja) * 1989-12-07 1998-05-28 住友電気工業株式会社 セラミックス基板の表面構造およびその製造方法
KR100396787B1 (ko) * 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
US8652649B2 (en) * 2009-07-10 2014-02-18 Xtalic Corporation Coated articles and methods
US11152729B2 (en) * 2016-11-14 2021-10-19 TE Connectivity Services Gmbh Electrical connector and electrical connector assembly having a mating array of signal and ground contacts
US9859640B1 (en) 2016-11-14 2018-01-02 Te Connectivity Corporation Electrical connector with plated signal contacts

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS564636B2 (ja) * 1972-12-20 1981-01-31
US3963455A (en) * 1973-01-12 1976-06-15 Lea-Ronal, Inc. Electrodeposited gold plating
JPS58204194A (ja) * 1982-05-21 1983-11-28 Hitachi Ltd 電気ニツケルメツキ方法
JPS5992598A (ja) * 1982-11-18 1984-05-28 鳴海製陶株式会社 電子部品搭載用セラミック基体
JPH0684546B2 (ja) * 1984-10-26 1994-10-26 京セラ株式会社 電子部品
US4685030A (en) * 1985-04-29 1987-08-04 Energy Conversion Devices, Inc. Surface mounted circuits including hybrid circuits, having CVD interconnects, and method of preparing the circuits
US4752499A (en) * 1985-05-16 1988-06-21 Ibiden Co. Ltd. Adhesive for electroless plating and method of preparation of circuit board using this adhesive
US4655884A (en) * 1985-08-19 1987-04-07 General Electric Company Nickel plating of refractory metals

Also Published As

Publication number Publication date
JPS6483686A (en) 1989-03-29
US4910094A (en) 1990-03-20

Similar Documents

Publication Publication Date Title
EP0176746B1 (de) Erzeugung von Kupferhöckern für integrierte Schaltungen
US5787578A (en) Method of selectively depositing a metallic layer on a ceramic substrate
JP2529294B2 (ja) 多層めつき方法
US4666078A (en) Electroless plated terminals of display panel
JP2708322B2 (ja) 配線基板の接続パッドの製造方法
JP2003031720A (ja) 金属−セラミックス接合基板の製造方法
JPS5933665B2 (ja) 応力のないニツケル層を与える方法
JP2004055624A (ja) 基板の製造方法
JPH05198917A (ja) セラミックス配線基板の製造方法
JP2613244B2 (ja) 無電解めっきの前処理方法
JPH04144190A (ja) 配線基板およびその製造方法
JPS6131188B2 (ja)
KR100298518B1 (ko) 미세한균열이없는니켈층제공방법
JP3760857B2 (ja) プリント配線板の製造方法
JPH0661622A (ja) セラミック基板のめっき方法
JPS61209926A (ja) 金属膜の形成方法
JPH03101153A (ja) 銅回路を有する窒化アルミニウム基板の製法
JPH02310991A (ja) 電子部品表面実装方法
JPS62181492A (ja) 無電解めつきの前処理方法
JP3801334B2 (ja) 半導体素子搭載用基板とその製造方法
JPH0313558A (ja) セラミツク基板のメツキ膜形成方法
JPH114062A (ja) セラミック多層基板のめっき方法
JP3201501B2 (ja) パッケージ部品の製造方法及びこのパッケージ部品用のヒートスプレッダの形成方法
JPH02240270A (ja) 無電解めっきの前処理方法
JPS6182493A (ja) セラミツク配線基板の製造方法