TW554515B - Semiconductor memory device - Google Patents

Semiconductor memory device Download PDF

Info

Publication number
TW554515B
TW554515B TW091108122A TW91108122A TW554515B TW 554515 B TW554515 B TW 554515B TW 091108122 A TW091108122 A TW 091108122A TW 91108122 A TW91108122 A TW 91108122A TW 554515 B TW554515 B TW 554515B
Authority
TW
Taiwan
Prior art keywords
aforementioned
misfet
circuit
potential
data
Prior art date
Application number
TW091108122A
Other languages
English (en)
Inventor
Katsuyuki Fujita
Takashi Ohsawa
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW554515B publication Critical patent/TW554515B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

554515 A7 _；_B7 五、發明説明（1 ) 發明背i 發明領域 本發明係有關半導體記憶體裝置，其係具有藉由單元電 流之有無或大小以判定資料之電流讀出型記憶體單元，尤 其是有關資料感應電路。 相關技藝描述 先前之DRAM係藉由MISFET與電容器構成有記憶體單 元。DRAM之微細化藉由採用溝渠電容器構造及疊層電容 器構造，而大幅進展，目前單位單元尺寸，以最小加工尺 寸為F時，縮小至8F2的面積。但是，確保與先前同樣之單 元尺寸縮小的趨勢仍然困難。此因，須將電晶體形成縱型 之技術性困難、鄰接之單元間干擾大之問題、加工及成膜 等製造技術上之困難等。 反之，亦提出有如下之不使用電容器，而將1個電晶體 作為記憶體單元之DRAM。 (1) JOHN E· LEISS等人著作，，dRAM Design Using the Taper-Isolated Dynamic Celln(1982年四月 IEEE JOURNAL OF SOLID-STATE CIRCUITS，文號 2 第 SC-17卷第 337至 344 頁） (2) 特開平3-171768號公報 (3) Marnix，R. Tack等人著作"丁116]\/1111^51&1)16(1；11&1£6-Controlled Memory Effect in SOI MOS Transistors at Low Temperatures"(1990 年五月 IEEE TRANSACTIONS ON ELECTRON DEVICES，第 37卷第 1373至 1382 頁） -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 554515 A7 B7 五、發明説明（2 ) (4) Hsing-jen Wann等人著作’’A Capacitorless DRAM Cell on SOI Substrate，，（IEDM 93，第 635至 638 頁） (1) 之記憶體單元係使用埋入通道構造之MOS電晶體來 構成。並利用形成於元件分離絕緣膜之錐角部之寄生電晶 體，進行表面反轉層之充放電，進行兩值記憶。 (2) 之記憶體單元係使用各個井分離之MOS電晶體，將 藉由MOS電晶體之井電位所決定之臨限值作為兩值資料。 (3) 之記憶體單元係藉由SOI基板上之MOS電晶體構成。 自SOI基板側施加大的負電壓，利用矽層之氧化膜與界面 部之空穴儲存，藉由該空穴之釋放、注入進行兩值記憶。 (4) 之記憶體單元係藉由SOI基板上之MOS電晶體構成。 MOS電晶體雖屬構造上的其中一個，但是形成在汲極擴散 層之表面重疊形成有逆導電型層，實質地一體組合寫入用 PMOS電晶體與讀出用NMOS電晶體之構造。將NMOS電晶 體之基板區域作為漂浮之節點，藉由其電位記憶兩值資料。 但是，（1)項的構造複雜，由於利用寄生電晶體，因此 特性之控制性上有困難。（2)項構造雖簡單，但是電晶體 之汲極、源極均需連接於信號線進行電位控制。此外，由 於係井分離，因此單元尺寸較大，且無法逐位元重寫^ (3) 項需要自SOI基板侧控制電位，因此.，無法逐位元重寫， 控制性上有困難。（4)項需要採用特殊電晶體構造，且記 憶體單元内需要字元線、寫入位元線、讀出位元線、及清 除線，因此信號線數量較多。 此外，先前所提出之1個電晶體的記憶體單元，在基本 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 554515 A7 B7 五、發明説明（3 ) 上與利用電容器儲存電荷執行資料記憶之方式不同，係藉 由通道本體之電位差造成閘極臨限值之差異來執行資料記 憶。因此，1個電晶體之記憶體單元中，須檢測流入記憶 體單元内之單元電流之有無或大小，以辨識該記憶體單元 所記憶之資料。亦即，1個電晶體之記憶體單元形成電流 讀出型的記憶體單元。 發明概要 圖式之簡單說明 圖1係顯示本發明實施形態之DRAM之單元陣列與資料 感應電路的構造圖。 圖2A係顯示圖1之重要部分的具體構造圖。 圖2B係圖2所示之重要部分之另一種具體構造圖。 圖3 A係用於說明其資料感應電路之工作的時序圖。 圖3B係用於說明對虛擬單元之再新工作的時序圖。 圖4係顯示實施形態之DRAM單元的構造圖。 圖5係顯示該DRAM單元之單元陣列的構造圖。 圖6係顯示實施形態之其他DRAM單元的構造圖。 圖7係顯示該DRAM單元之單元陣列的構造圖。 圖8係顯示實施形態之DRAM單元之通道本體電位與閘 極電位之關係圖。 圖9係顯示其他實施形態之DRAM的重要部分構造圖。 發明詳述 以下，參照圖式說明本發明之實施形態。 圖1係顯示本發明之實施形態之DRAM之單元陣列1與連 -6- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
554515 A7 B7 五、發明説明（4 ) 接其之資料感應電路3的構造。DRAM單元MC藉由具有漂 浮之通道本體的一個MISFET構成。使用η通道MISFET時 之DRAM單元構造顯示於圖4。矽基板10上包含：閘極14 ，其係將藉由矽氧化膜等絕緣膜11與該矽基板10分離之p 型矽層12作為通道本體，並經由閘極絕緣膜13所形成；及 構成源極及汲極之η型擴散層15, 16。 記憶體單元陣列1係如圖5所示構成。亦即，DRAM單元 MC具有分別與其他分離之漂浮的通道本體，將源極作為 基準電位（接地電位），排列於一個方向上之DRAM單元的 閘極連接於字元線WL，而排列於與其交叉之方向上之 DRAM單元的汲極則連接於位元線BL。 DRAM單元MC動態記憶將構成通道本體之P型矽層12設 定成第一電位之第一資料狀態、與設定成第二電位之第二 資料狀態。具體而言，第一資料狀態係在選擇字元線WL 及選擇位元線BL上供給高電平電壓，使選出之DRAM單元 執行5極管工作，藉由將其汲極接合附近引起碰撞離子化 所生成之許多載體（η通道時為空穴）保持於通道本體執行 寫入。如為資料” 1。第二資料狀態係在選擇字元線WL上 供給高電平電壓，藉由電容結合以提高通道本體電位，將 選擇位元線BL處於低電平，在選出之DRAM單元之通道本 體與汲極之接合上流入正偏壓電流，藉由釋放通道本體之 許多載體至汲極上執行寫入。如為資料Π0Π。 資料”1”，”〇”表示MISFET之閘極臨限值的差。亦即， 資料"1”，”0"與通道本體電位VB之閘極電壓VG之關係如 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 裝 訂
554515 A7 B7 五、發明説明（5 ) 圖8所示，通道本體電位造成基板偏壓之結果，”1”時之臨 限值電壓Vthl低於”0”時之臨限值電壓VthO。因此，資料 讀出可藉由檢測因臨限值電壓之差造成單元電流之差執行 判定。 對圖4之DRAM單元構造加以改變之單元構造顯示於圖6 。其係對閘極14，在p型矽層12(通道本體）上設置電容結 合之輔助閘極2 1者。本例中之輔助閘極2 1係埋設於絕緣膜 11内，並經由閘極絕緣膜20與p型矽層12之底面相對。 採用此種單元構造時之單元陣列1如圖7所示。輔助閘極 連接於與連接主閘極14之字元線WL1.平行之輔助字元線 WL2。此種單元陣列之構造，係在對主字元線WL 1，使輔 助字元線WL2向低電壓側偏置的狀態下，與主字元線WL 1 同步驅動。藉由此種輔助字元線WL2之電容結合執行通道 本體之電位控制，容易確保π0η，'’ 1π資料的本體電位差。 本實施形態之DRAM單元MC，如上所述，由於係電流 讀出型，因此資料感應時係藉由將單元電流之大小與基準 電流比較作判定。因而，如圖1所示，準備有虛擬單元DMC 作為基準電流源。通常此種虛擬單元DMC之DRAM單元係 設計成流入π1η資料時之單元電流Icelll、與”0”資料時之 單元電流IcellO中間的基準電流，不過本實施形態之虛擬 單元DMC則係藉由具有與在數條位元線上各設有一條虛 擬位元線DBL上並聯有汲極之DRAM單元MC相同構造的 兩個MISFET所構成。 一方的MISFET-MC0作為寫入有”0"資料者，另一方乏 -8- 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 裝 訂
554515 A7 B7 五 、發明説明（6 MISFET-MC1作為寫入有”1”資料者。此等MISFET-MCO， MCI之閘極分別連接於虛擬字元線DWL1，DWL2。虛擬 字元線DWL1，DWL2於資料感應時，與選出之字元線同時 被選擇驅動。因此，流入虛擬位元線DBL之參考電流Iref 形成Iref= IcellO+ Icelll。而與其對應之資料感應電路3， 如後詳述的，生成檢測單元電流Icell之兩倍的單元電流2 X Icell，並將其與上述的參考電流Iref比較。 如圖1所示，資料感應電路3經由位元線選擇電路2a，連 接於單元陣列1之位元線BL。位元線選擇電路2a係自數條 位元線選擇一條的多工器。圖例中，位元線選擇電路2a藉 由選擇信號BSLO〜BSL3，選擇4條位元線BLO〜BL3中的一 條。數條資料感應電路3共用配置於各條位元線之虛擬位 元線DBL上所連接的參考電位產生電路6。參考電位產生 電路6係將對應於上述虛擬單元DMC之參考電流Iref之參 考電位產生於參考節點RSN者。初階感應放大器4a生成上 述兩倍之單元電流2 X Icell，將其與參考電流Iref比較，在 感應節點SN上因應資料生成電位。而第二感應放大器4b 則設計成用於檢測感應節點SN與參考節點RSN的電位差。 另外，各感應放大器4a與資料線DL(藉由位元線選擇電 路2a連接於位元線BL)之間、及參考電位產生電路6與參考 資料線RDL(藉由虛擬位元線選擇電路2b連接於虛擬位元 線DBL)之間，設有用於抑制各條位元線BL及虛擬位元線 DBL之資料感應時之電位上昇的鉗位電路5。該鉗位電路5 係防止DRAM單元MC及虛擬單元DMC於資料讀出時錯誤 -9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 裝 訂
554515 A7 B7 五、發明説明（7 ) 寫入，具體而言，資料感應時，選擇記憶體單元及虛擬單 元以3極管工作之方式，降低位元線及虛擬位元線電位。 圖2A僅就一個系統顯示資料感應電路3之具體構造。鉗 位電路5包含：η通道MISFET-QN1，其係分別插入初階感 應放大器4a之輸入端子NO與資料線DL之間、及參考電位 產生電路6之輸入端子RNO與參考資料線RDL之間；及運 算放大器OP，其係因應各條資料線DL及參考資料線RDL 之電位，負反饋控制其閘極。 亦即，資料線DL及參考資料線RDL之電位低時，η通道 MISFET-QN1接通，初階感應放大器4a之輸入端子NO與資 料線DL之間，及參考電位產生電路6之輸入端子RNO與參 考資料線RDL之間短路。運算放大器OP之非反轉輸入端 子上供給有正偏壓VBP，於資料線DL或參考資料線RDL超 過VBP時，運算放大器OP之輸出為”Ln電平，η通道 MISFET-QN1斷開，抑制電位繼續上昇。 如前所述，DRAM單元於資料寫入時，在選擇字元線WL 上供給有高電平電壓（如電源電壓Vdd)，在選擇字元線BL 上亦供給有高電平電壓（如電源電壓Vdd)，執行5極管工作 。於資料讀出時，同樣地在選擇字元線WL上供給電源電 壓Vdd者，於電流不流入選擇單元，而選擇字元線BL之電 位上昇至Vdd時，形成與寫入模式相同的條件《反之，將 VBP設定成低於電源電壓Vdd的值。例如，將電源電壓Vdd 設定為2〜3 V，VBP = 200 mV。如此設定，於資料感應時 ，DRAM單元MC及虛擬單元DMC不執行5極管工作，可形 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 裝 訂
554515 A7 ____^___B7_ 五、發明説明（8 ) 成不滿足” 1π寫入的條件。 參考電位產生電路6具有ρ通道MISFET-QP22，QP23， 其係構成經由活化用Ρ通道MISFET-QP21，在源極共用下 ’連接於高電平電位端子VINT之電流鏡電路。形成虛擬 位元線之電流源負荷之MISFET-QP22在汲極與閘極共用下 ，連接於輸入端子RNO，MISFET-QP23之汲極連接於參考 節點RSN。於參考節點RSN與接地端子之間設有連接有二 極體的η通道MISFET-QN23。於輸入端子RNO與接地端子 之間設有預充電用η通道MISFET-QN21。 初階感應放大器4a具有ρ通道MISFET-QP12，QP13，其 係構成經由活化用ρ通道MISFET-QP11，在源極共用下， 連接於高電平電位端子VINT之電流鏡電路。形成虛擬位 元線之電流源負荷之MISFET-QP12在汲極與閘極共用下， 連接於輸入端子NO，MISFET-QP13之汲極連接於感應節 點SN。於感應節點SN與接地端子之間設有閘極被參考節 點RSN控制的η通道MISFET-QN12。於輸入端子NO與接地 端子之間設有預充電用η通道MISFET-QN11。 參考電位產生電路6之構成電流鏡之MISFET-QP22， QP23具有相同尺寸。亦即，MISFET-QP22之通道寬W與 MISFET-QP23之通道寬W相同，MISFET-QP22之通道長L 與MISFET-QP23之通道長L相同。藉此，於資料感應時， 藉由電流源MISFET-QP22流入虛擬單元DMC之電流為Iref 時，輸出用MISFET-QP23上亦流入Iref的參考電流。在參 考節點RSN上可獲得藉由該參考電流Iref所決定的參考電 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 554515 A7 B7 五、發明説明（9 ) 位。 另外，構成初階感應放大器4a之電流鏡的MISFET-QP12 ，QP13與參考電位產生電路6側不同，QP 1 3之通道寬W/ 通道長L之比W/L係設定成QP 12的兩倍。藉此，於資料感 應時，藉由電流源MISFET-QP12流入記憶體單元MC内之 單元電流為Icell時，輸出用MISFET-QP13内則流入2Xlcell 的輸出電流。 參考電位產生電路6之MISFET-QN23與感應放大器4a之 MISFET-QN12亦構成電流鏡，本實施形態中將此等設定 成相同尺寸。亦即，MISFET-QN23之通道寬W與MISFET· QN12之通道寬相同，MISFET-QN23之通道長L與MISFET-QN12之通道長L相同。因而感應節點SN藉由電流2Xlcell 與Iref之衝突，獲得以此等大小所決定的電位。 如前所述，流入虛擬位元線DBL之參考電流Iref，於”0’· 資料之單元電流為IcellO，f’l”資料之單元電流為Icelll時 ，如公式1所示： (公式1)
Iref= IcellO+ Icelll 如上所述，由於n 0π資料之單元的臨限值高，因此不流 入大的單元電流，由於” 1Μ資料之單元的臨限值低，因此 流入大的單元電流。亦即，IcellO與Icelll之關係為IcellO 〈Icelll。由於感應放大器4a之輸出電流為2Xlcell，因此 因應選擇單元之π〇”，π1η資料，與參考電流Iref之關係如 下： -12· 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 裝 訂
554515 A7 B7 五、發明説明（1〇 ) (公式2) 資料 Π0Μ 時，2Xlcell=2XlcellO<Iref 資料 Π1Π 時，2Xlcell=2Xlcelll>Iref 2Xlcelll小於Iref時，接通MISFET-QN12，並流入電流 Iref的能力強於接通MISFET-QP13，並流入電流2Xlcell的 能力。因此，感應節點SN之電位擴張於接地側而降低。 另夕卜，2Xlcell大於Iref時，接通MISFET-QP13，並流入 電流2 X Icell的能力強於接通MISFET-QN12，並流入電流 Iref的能力。因此，感應節點SN之電位擴張於高電平電位 端子VINT側而上昇。 如此可知，感應節點SN與參考節點RSN之電位差的極性 因應資料而不同。藉由第二階感應放大器4b檢測該電位差 。第二階感應放大器4b在圖2A之例中為比較器，並因應 感應節點SN對於參考節點RSN之nHn，nLn，輸出nLn，，fHM 的感應輸出OUT。 另外，感應放大器4a之輸出電流與參考電位產生電路6 之輸出電流間，為求滿足上述關係，一般而言，係設定參 考電位產生電路6之MISFET-QP23流入MISFET-QP22之P倍 (P為任何正值）之電流的尺寸，另外，感應放大器4a可設 定 MISFET-QP13 流入 MISFET-QP12之 Q倍（其中，Q/P為 2) 之電流的尺寸。 · 本實施形態於第二階感應放大器4b之輸出OUT上設有以 特定計時信號取得感應資料並予以保持之資料保持電路7 。本實施形態之資料保持電路7包含反向器IN V1及IN V2。 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 裝 訂
554515 A7 B7 --- 五、發明説明（11 反向器INV1之輸出係輸入於反向器INV2，該反向器1NV2 之輸出係輸入於反向器IN V1。因此，反向jiiliXl之輸出 係作為該資料保持電路7的輸出。而保持於該資料保持電 路7上的資料係經由藉由行選擇線CSL驅動之行閘MISFET· QN41，傳送至資料線DQ。 資料保持電路7之輸出上設有再新電路8，其係用於依據 其保持資料，以特定之再新周期將記憶體單元資料予以再 新。該再新電路8由η通道MISFET-QN31構成，其係藉由 再新控制信號REFRESH控制資料保持電路7之保持資料， 並反饋至資料線DL。亦即，”0”，” 1 ”資料讀出時，資料保 持電路7分別形成"L"，·Ή"輸出狀態，並經由MISFET-QN31 及資料線DL傳送至位元線BL。將資料保持電路7之”L”，，，Η，， 輸出狀態，分別作為”0”寫入時之位元線nL"電平電位vjgLL 、”1”寫入時之位元線”Η”電平電位VBLH，其在此種狀態 下傳送時，資料在選出之DRAM單元予以再新。 虛擬單元DMC内有兩個MISFET，需要定期地在此等内 寫入”0”，”1"資料。因而，經由資料線DQ，用於將”〇，，，，，Γ， 資料寫入虛擬單元之MISFET-MCO，MCI之構成寫入電路 的MISFET-QN42，係設於資料線DQ與參考資料線rdL之 間。 但是，圖2A僅顯示一個系統之感應放大器與參考電位 產生電路，實際上係如圖1所示，具有共用參考電位產生 電路6之數個系統的感應放大益。此時’在各感應放大器 内需要再新電路8〇 •14- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)
裝 訂
554515 A7 B7 五、發明説明（12 ) 此外，如圖2B所示，在再新電路8之路徑上設置適切之 電平轉換電路LSC，亦可使再新時之位元線BL之電位與保 持讀出資料之資料保持電路7之電位不同。例如，資料保 持電路保持資料”1M時，電平轉換電路LSC亦可將通過 MISFET-QN3 1所供給之該資料保持電路7之電位轉移成更 高電位，並供給至資料線DL。另外，資料保持電路7保持 資料”0Π時，電平轉換電路LSC亦可將通過MISFET-QN31 所供給之該資料保持電路7之電位轉移成更低電位，並供 給至資料線DL。 參照圖3Α之時序圖，具體說明本實.施形態之資料感應 • 工作。資料感應工作前，於時刻tO前，預充電信號bSA0N2 ，位元線BL、虛擬位元線DBL經由資料線DL、參考 資料線RDL，預充電成”L”電平（接地電位）。於時刻tO，停 止預充電工作，於時刻tl，選擇字元線WL與虛擬字元線 DWL1，DWL2上昇至"H”電平。於時刻t2，感應放大器活 化信號bSAONl變成”L"時，初階感應放大器4a及參考電掉 產生電路6被活化，因應單元資料，在選擇位元線BL上流 有單元電流Icel，在虛擬位元線DBL上流有虛擬單元電流 (參考電流Iref)。 ”〇”資料之單元的臨限值高，大的電流不流入，” 1 ”資料 的單元則流入大的電流。另外，由於虛擬單元DMC與Π0Π ，” 1 ”資料單元並聯，因此流入大於” 1 ”資料之單元電流 Icelll的電流。位元線BL及虛擬位元線DBL之電位，不論 早元之電流能力如何’係精由钮位電路5被钮位成* 定值。 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 554515 A7 B7 五、發明説明（13 ) 依據上述單元電流關係，初階感應放大器4a藉由比較單 元電流2Xlcel與參考電流Iref，在感應節點SN上，於n0M 資料時獲得低於參考節點RSN的電位，於’’ 1"資料時，獲 得高於參考節點RSN的電位。繼續藉由第二階感應放大器 4b判定感應節點SN與參考節點RSN之電位差，可獲得於”〇” 資料時為’’L”，於”1”資料時為”H”的感應輸出OUT。 於時刻t3，使感應放大器4a及參考電位產生電路6為非 活化，之後，可藉由行選擇取得保持於資料保持電路7上 的資料。該工作並未顯示於圖3 A，圖3 A中係顯示進入之 後之再新周期的例子。再新周期時，讀出時為”Ηπ之字元 線WL保持’Ήπ，再新控制信號REFRESH為” Η·1。 此時，因應讀出資料’’0·’，”1”，使供給至位元線BL之低 電平電位VBLL及高電平電位VBLH分別形成n0”，”1”寫入 上所需之電位時，選擇單元MC被再新成再度寫入有讀出 資料。 該再新係對DRAM單元MC的再新，不過，本實施形態 於開始對DRAM單元MC再新前，或是對全部之DRAM單元 MC再新結束後，執行虛擬單元DMC的再新。換言之，本 實施形態係於各特定周期執行再新工作。. 圖3B係用於說明虛擬單元DMC之再新工作的時序圖。 如該圖3B所示，於時刻t0，虛擬字元線DWL1上昇至”HM電 平，於比其遲之時刻tl，虛擬位元線DBL下降至低電平電 位VBLL。該低電平電位VBLL係自資料線DQ，經由藉由 虛擬行選擇線DCSL所驅動之MISFET-QN42與參考資料線 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 裝 訂
554515 _ A7 _________B7 五、發明説明（14 ) RDL，傳送至虛擬位元線DBL。藉此，在虛擬單元鹽〔之 MISFET-MCO上寫入有”〇,，予以再新。之後，於時刻口，虛 擬位元線DBL自低電平電位VBLL回復成〇 v，於時刻t3 , 虛擬+元線DWL1自”η"電平回復成”l，，電平。 繼續，於時刻t4，虛擬字元線DWL2上昇至，，Η，，電平，於 比其遲之時刻t5，虛擬位·元線DBL上昇至高電平電位VBLH 。该南電平電位VBLH係自資料線DQ，經由藉由虛擬行選 擇線DCSL所驅動之MISFET_QN42與參考資料線111儿，傳 送至虛擬位元線DBL。藉此，在虛擬單元DMC之MISFET-MC 1上寫入有” 1 ”予以再新。之後，於時刻t6，虛擬位元 線DBL自高電平電位VBLH回復成〇 V，於時刻t7 ,虛擬字 元線DWL2自’Ή”電平回復成”l”電平。 藉由該再新工作，以虛擬單元DMC，再寫入有兩個 MISFET保持”〇”，”丨，，的狀態。另外，上述再新控制信號 REFRESH之生成、及虛擬字元線DWL1，DWL2、資料線Dq 及虛擬行選擇線D C S L之驅動，係藉由再新控制電路執行。 如上所述，採用本實施形態，使用具有漂浮之通道本體 之單純之1個電晶體構造的dram單元，可獲得將通道本 體作為記憶節點的DRAM。資料感應電路準備構成基準電 流源之虛擬單元，藉由將單元電流與其虛擬單元之電流比 較，來判定資料。尤其是，實施形態並列設置兩個分別為 寫入”0”資料之單元與寫入” 1"資料之單元作為虛擬單元， 將藉由該虛擬單元所決定之參考電流lref作為基準，進行 單元電流Icel之兩倍電流2 X Icel之大小比較。藉此，即使 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 554515 A7 B7 五、發明説明（15 ) 如”0”，”1”之單元電流差小之DRAM單元時，仍可確實地 判定資料。 此外，藉由設置抑制資料感應時之位元線、虚擬位元線 之電位上昇的鉗位電路，於讀出工作時，選擇單元及虛擬 單元不滿足π 1π寫入的條件，可防止錯誤窝入。此外，使 用電流讀出型之記憶體單元之EEPROM等非揮發性半導體 記憶體，係採用如將位元線預充電成電源電壓Vdd之方式 ，若本實施形態之DRAM單元上使用同樣之預充電方式時 ，於提高字元線時，執行5極管工作而產生錯誤窝入。因 此，本實施形態係將位元線預充電成接地電位，並執行單 元電流檢測，因此可防止錯誤寫入。 圖9係顯示使其他實施形態之資料感應電路之重要部分 構造與圖2 A對應。本實施形態係在鉗位電路5之η通道 MISFET-QN1之閘極上供給固定的偏壓BIAS。該鉗位方式 時，可將位元線及虛擬位元線之電位上昇抑制在BIAS-Vth(Vth : QN1之臨限值電壓）。因此，藉由選擇偏壓BIAS ，可確實防止錯誤寫入。 本發明並不限定於上述的實施形態。例如，實施形態中 ，係藉由寫入有n〇n，” 1"資料之各一個單元電晶體構成虛 擬單元，不過，亦可由各數個構成。藉此，可產生”0”，”1Π 資料之單元電流之變動予以均一化的參考電流，可更確實 的判定資料。 一般而言，藉由並列設置Ν對單元電晶體以構成虛擬單 元時，參考電流為Iref=N(IcellO+Icelll)。此處，Ν為自 -18 _ 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 裝 訂

Claims (1)

  1. k專利申請案 圍替換本(92年6月) 々、申請專利範圍 1. 一種半導體記憶體裝置，其特徵為包含： 記憶體單元陣列，其係排列有保持資料的記憶體單元； 基準電流產生電路，其係產生基準電流； 參考電位產生電路（6)，其係依據前述基準電流產生電 路所產生之前述基準電流，在參考節點上產生參考電位 7 第一感應電路（4a)，其係依據選出之記憶體單元之單 元電流生成輸出電流，依據該輸出電流與前述基準電流 ，在感應節點上產生資料電位；及 第二感應電路（4b)，其係比較前述感應節點之資料電 位與前述參考節點之參考電位，檢測前述選出之記憶體 單元保持之資料。 2. 如申請專利範圍第1項之半導體記憶體裝置，其中前述記 憶體單元係具有漂浮之通道本體的MISFET， 前述記憶體單元具有：將前述通道本體設定成第一電 位之第一資料狀態；及設定成第二電位之第二資料狀態。 3. 如申請專利範圍第2項之半導體記憶體裝置，其中前述基 準電流產生電路（DMC)包含數個MISFET，前述基準電流 產生電路之MISFET的構造與前述記^隱體單元之MISFET 的構造相同。 4. 如申請專利範圍第2項之半導體記憶體裝置，其中前述基 準電流產生電路（DMC)包含： 設定成前述第一資料狀態之N個（N為自然數）第一 MISFET ；及 O:\77\77826-920613.DOC\ 6 - 1 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
    A B c D 中欲1 A BCD 554515 六、申請專利範圍 設定成前述第二資料狀態之N個第二MISFET， 前述第一 MISFET及前述第二MISFET之構造與前述記 憶體單元之MISFET之構造相同。 5. 如申請專利範圍第4項之半導體記憶體裝置，其中還包含 設定電路，其係將前述第一 MISFET於各特定周期設定成 第一資料狀態，將前述第二MISFET於各特定周期設定成 第二資料狀態。 6. 如申請專利範圍第1項之半導體記憶體裝置，其中前述記 憶體單元係具有漂浮之通道本體的MISFET， 前述記憶體單元之汲極（16)連接於位元線，閘極（14) 連接於字元線，並具有：將通道本體設定成第一電位之 第一資料狀態；及設定成第二電位之第二資料狀態。 7. 如申請專利範圍第6項之半導體記憶體裝置，其中前述第 一資料狀態，係藉由使前述記憶體單元執行5極管工作， 將於汲極接合附近引起碰撞離子化所生成之許多載體保 持於通道本體内來設定， 前述第二資料狀態，係藉由於前述記憶體單元之通道 本體與汲極之接合間流入正偏壓電流，釋放通道本體之 多數載體來設定。 8. 如申請專利範圍第7項之半導體記憶體裝置，其中.前述基 、、 準電流產生電路（DMC)包含數個MISFET，前述基準電流 產.生電路之MISFET的構造與前述記憶體單元之MISFET 的構造相同。 9. 如申請專利範圍第8項之半導體記憶體裝置，其中前述基 O:\77\77826-920613.DOC、6 - 2 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐） 554515 A8 B8 C8 D8 六、申請專利範圍 準電流產生電路（DMC)包含： 設定成前述第一資料狀態之N個（N為自然數）第一 MISFET ；及 設定成前述第二資料狀態之N個第二MISFET。 10. 如申請專利範圍第9項之半導體記憶體裝置，其中前述第 一 MISFET之閘極連接於第一虛擬字元線（DWL1)，汲極 連接於虛擬位元線（DBL)， 前述第二MISFET之閘極連接於第二虛擬字元線 (DWL2)，汲極連接於前述虛擬位元線。 11. 如申請專利範圍第10項之半導體記憶體裝置，其中前述 參考電位產生電路之構造包含： 第一 p通道MISFET(QP22)，其係形成前述虛擬位元線 (DBL)之電流源負荷； 第二p通道MISFET(QP23)，其係與該第一 p通道 MISFET共同構成電流鏡電路，汲極連接於前述參考節點 (RSN);及 第一 η通道MISFET(QN23)，其係閘極與汲極共同連接 於前述參考節點，源極連接於第一基準電位。 12. 如申請專利範圍第1 1項之半導體記憶體裝置，其中前述 第二p通道MISFET(QP23)以流通前述第一p通道MISFET 之P倍（P為任意正值）電流之方式設定尺寸。 13. 如申請專利範圍第1 2項之半導體記憶體裝置，其中前述 第一感應電路（4a)包含： 第三p通道MISFET(QP12)，其係形成前述位元線之電 O:\77\77826-920613.DOC\ 6 - 3 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) A BCD 554515 々、申請專利範圍 流源負荷； 第四p通道MISFET，其係與該第三p通道MISFET共同 構成電流鏡電路，汲極連接於前述感應節點；及 第二η通道MISFET(QN12)，其係汲極連接於前述感應 節點（SN)，源極連接於第一基準電位，閘極連接於前述 參考節點（RSN)。 14. 如申請專利範圍第1 3項之半導體記憶體裝置，其中前述 第四p通道MISFET(QP13)係以流通第三p通道MISFET之 Q倍（Q/P為2N)電流之方式設定尺寸， 前述第二η通道MISFET(QN12)係設定成與前述第一 η 通道MISFET相同尺寸。 15. 如申請專利範圍第14項之半導體記憶體裝置，其中前述 參考電位產生電路（6)還包含第一預充電用MISFET (QP21)，其係在資料感應前，將虛擬位元線（DBL)設定 成第二基準電位， 前述第一感應電路（4a)還包含第二預充電用MISFET (QP 11)，其係於資料感應前，將位元線（BL)設定成第二 基準電位。 16. 如申請專利範圍第14項之半導體記憶體裝置，其中還包 含： 第一鉗位電路（5)，其係抑制設置於前述第一感應電路 與前述位元線間之ί元線的電位上昇；及 第二鉗位電路（5)，其係抑制設置於前述參考電位產生 電路與前述虛擬位元線間之虛擬位元線的電位上昇。 O:\77\77826-920613.DOC\ 6 - 4 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) A B c D 554515 々、申請專利範圍 17. 如申請專利範圍第16項之半導體記憶體裝置，其中前述 第一鉗位電路（5)包含第三η通道MISFET(QNl)，其係藉 由位元線電位予以負反饋控制， 前述第二鉗位電路（5)包含第四η通道MISFET(QNl)， 其係藉由虛擬位元線電位予以負反饋控制。 18. 如申請專利範圍第1 6項之半導體記憶體裝置，其中前述 第一鉗位電路（5)包含第五η通道MISFET，其係在閘極上 供給有固定偏壓電位， 前述第二鉗位電路（5)包含第六η通道MISFET，其係在 閘極上供給有固定偏壓電位。 19. 如申請專利範圍第14項之半導體記憶體裝置，其中前述 第二感應電路（4b)之輸出上還包含資料保持電路，其係 保持前述第二感應電路所檢測之資料。 20. 如申請專利範圍第14項之半導體記憶體裝置，其中還包 含設定電路（QN42)，其係將前述第一MISFET於各特定周 期設定成第一資料狀態，將前述第二MISFET於各特定周 期設定成第二資料狀態。 21. 如申請專利範圍第1項之半導體記憶體裝置，其中前述基 準電流產生電路（DMC)及前述參考電位產生電路（6)，在 數個前述第一感應電路（4a)及前述第二感應電路（4b)上 共有。 22. 如申請專利範圍第1項之半導體記憶體裝置，其中前述第 一感應電路（4a)藉由位元線選擇電路（2a)連接於自數個 位元線中選出之位元線。 O:\77\77826-920613.DOC\ 6 - 5 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW091108122A 2001-08-17 2002-04-19 Semiconductor memory device TW554515B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001248122 2001-08-17

Publications (1)

Publication Number Publication Date
TW554515B true TW554515B (en) 2003-09-21

Family

ID=19077339

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091108122A TW554515B (en) 2001-08-17 2002-04-19 Semiconductor memory device

Country Status (5)

Country Link
US (1) US6567330B2 (zh)
EP (1) EP1288955A3 (zh)
KR (1) KR100542161B1 (zh)
CN (1) CN1242413C (zh)
TW (1) TW554515B (zh)

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6934180B1 (en) * 1998-02-02 2005-08-23 Darryl G. Walker Random access memory cell having reduced current leakage and having a pass transistor control gate formed in a trench
FR2807562B1 (fr) * 2000-04-10 2005-03-25 Dolphin Integration Sa Dispositif de lecture d'une memoire
ITMI20011231A1 (it) * 2001-06-12 2002-12-12 St Microelectronics Srl Circuiteria di rilevamento per la lettura e la verifica del contenutodi celle di memoria non volatili programmabili e cancellabili elettric
TWI230392B (en) 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
JP2003173691A (ja) * 2001-12-04 2003-06-20 Toshiba Corp 半導体メモリ装置
EP1355316B1 (en) * 2002-04-18 2007-02-21 Innovative Silicon SA Data storage device and refreshing method for use with such device
EP1357603A3 (en) 2002-04-18 2004-01-14 Innovative Silicon SA Semiconductor device
JP2004022093A (ja) * 2002-06-18 2004-01-22 Toshiba Corp 半導体記憶装置
US6760268B2 (en) * 2002-11-26 2004-07-06 Freescale Semiconductor, Inc. Method and apparatus for establishing a reference voltage in a memory
ITMI20030075A1 (it) * 2003-01-20 2004-07-21 Simicroelectronics S R L Amplificatore di rilevamneto parallelo con specchiamento della corrente da misurare su ogni ramo di riferimento.
JP3913709B2 (ja) * 2003-05-09 2007-05-09 株式会社東芝 半導体記憶装置
US20040228168A1 (en) 2003-05-13 2004-11-18 Richard Ferrant Semiconductor memory device and method of operating same
US7085153B2 (en) * 2003-05-13 2006-08-01 Innovative Silicon S.A. Semiconductor memory cell, array, architecture and device, and method of operating same
US6912150B2 (en) * 2003-05-13 2005-06-28 Lionel Portman Reference current generator, and method of programming, adjusting and/or operating same
US7335934B2 (en) * 2003-07-22 2008-02-26 Innovative Silicon S.A. Integrated circuit device, and method of fabricating same
US6831866B1 (en) * 2003-08-26 2004-12-14 International Business Machines Corporation Method and apparatus for read bitline clamping for gain cell DRAM devices
US7184298B2 (en) * 2003-09-24 2007-02-27 Innovative Silicon S.A. Low power programming technique for a floating body memory transistor, memory cell, and memory array
JP4559728B2 (ja) * 2003-12-26 2010-10-13 株式会社東芝 半導体記憶装置
JP4002900B2 (ja) 2004-03-02 2007-11-07 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
JP4568084B2 (ja) * 2004-10-28 2010-10-27 株式会社東芝 半導体記憶装置
US20060092739A1 (en) * 2004-10-28 2006-05-04 Kabushiki Kaisha Toshiba Semiconductor memory device
JP4660163B2 (ja) * 2004-10-29 2011-03-30 東芝メモリシステムズ株式会社 半導体記憶装置
US7476939B2 (en) * 2004-11-04 2009-01-13 Innovative Silicon Isi Sa Memory cell having an electrically floating body transistor and programming technique therefor
US7251164B2 (en) * 2004-11-10 2007-07-31 Innovative Silicon S.A. Circuitry for and method of improving statistical distribution of integrated circuits
WO2006065698A2 (en) 2004-12-13 2006-06-22 William Kenneth Waller Sense amplifier circuitry and architecture to write data into and/or read data from memory cells
US7301803B2 (en) * 2004-12-22 2007-11-27 Innovative Silicon S.A. Bipolar reading technique for a memory cell having an electrically floating body transistor
JP4772363B2 (ja) * 2005-04-12 2011-09-14 株式会社東芝 不揮発性半導体記憶装置
JP2006338793A (ja) * 2005-06-02 2006-12-14 Toshiba Corp 半導体記憶装置
US20070023833A1 (en) * 2005-07-28 2007-02-01 Serguei Okhonin Method for reading a memory cell having an electrically floating body transistor, and memory cell and array implementing same
US7606066B2 (en) * 2005-09-07 2009-10-20 Innovative Silicon Isi Sa Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same
US7355916B2 (en) 2005-09-19 2008-04-08 Innovative Silicon S.A. Method and circuitry to generate a reference current for reading a memory cell, and device implementing same
US20070085140A1 (en) * 2005-10-19 2007-04-19 Cedric Bassin One transistor memory cell having strained electrically floating body region, and method of operating same
KR100663368B1 (ko) * 2005-12-07 2007-01-02 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법
US7683430B2 (en) 2005-12-19 2010-03-23 Innovative Silicon Isi Sa Electrically floating body memory cell and array, and method of operating or controlling same
KR100675300B1 (ko) * 2006-01-06 2007-01-29 삼성전자주식회사 캐패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 및 이 장치의 데이터 라이트 및 리드 방법
KR100675299B1 (ko) * 2006-02-15 2007-01-29 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법
US7542345B2 (en) * 2006-02-16 2009-06-02 Innovative Silicon Isi Sa Multi-bit memory cell having electrically floating body transistor, and method of programming and reading same
JP5134208B2 (ja) * 2006-03-20 2013-01-30 株式会社東芝 半導体記憶装置
US7492632B2 (en) * 2006-04-07 2009-02-17 Innovative Silicon Isi Sa Memory array having a programmable word length, and method of operating same
US7606098B2 (en) 2006-04-18 2009-10-20 Innovative Silicon Isi Sa Semiconductor memory array architecture with grouped memory cells, and method of controlling same
WO2007128738A1 (en) * 2006-05-02 2007-11-15 Innovative Silicon Sa Semiconductor memory cell and array using punch-through to program and read same
JP2007323700A (ja) 2006-05-30 2007-12-13 Toshiba Corp 半導体記憶装置
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7542340B2 (en) * 2006-07-11 2009-06-02 Innovative Silicon Isi Sa Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same
KR100870937B1 (ko) 2006-10-27 2008-12-01 삼성전자주식회사 캐패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 및 이 장치의 데이터 라이트 및 리드 방법
KR100819552B1 (ko) * 2006-10-30 2008-04-07 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 동작 방법
KR100843706B1 (ko) * 2006-11-17 2008-07-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 동작 방법
US7675771B2 (en) * 2006-11-24 2010-03-09 Samsung Electronics Co., Ltd. Capacitor-less DRAM circuit and method of operating the same
KR100885717B1 (ko) * 2006-11-24 2009-02-27 삼성전자주식회사 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 및 이 장치의 동작 방법
KR20080058798A (ko) * 2006-12-22 2008-06-26 삼성전자주식회사 커패시터리스 동적 반도체 메모리 장치 및 이 장치의 동작방법
US7522463B2 (en) * 2007-01-12 2009-04-21 Atmel Corporation Sense amplifier with stages to reduce capacitance mismatch in current mirror load
KR101406604B1 (ko) * 2007-01-26 2014-06-11 마이크론 테크놀로지, 인코포레이티드 게이트형 바디 영역으로부터 격리되는 소스/드레인 영역을 포함하는 플로팅-바디 ｄｒａｍ 트랜지스터
JP5032148B2 (ja) 2007-02-20 2012-09-26 株式会社東芝 半導体記憶装置
JP5032149B2 (ja) * 2007-02-22 2012-09-26 株式会社東芝 半導体記憶装置
US8518774B2 (en) * 2007-03-29 2013-08-27 Micron Technology, Inc. Manufacturing process for zero-capacitor random access memory circuits
US8064274B2 (en) 2007-05-30 2011-11-22 Micron Technology, Inc. Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same
US8085594B2 (en) 2007-06-01 2011-12-27 Micron Technology, Inc. Reading technique for memory cell with electrically floating body transistor
KR20090116088A (ko) * 2008-05-06 2009-11-11 삼성전자주식회사 정보 유지 능력과 동작 특성이 향상된 커패시터리스 1ｔ반도체 메모리 소자
US7969808B2 (en) * 2007-07-20 2011-06-28 Samsung Electronics Co., Ltd. Memory cell structures, memory arrays, memory devices, memory controllers, and memory systems, and methods of manufacturing and operating the same
US7787319B2 (en) * 2007-09-06 2010-08-31 Innovative Silicon Isi Sa Sense amplifier circuitry for integrated circuit having memory cell array, and method of operating same
WO2009039169A1 (en) 2007-09-17 2009-03-26 Innovative Silicon S.A. Refreshing data of memory cells with electrically floating body transistors
KR101308048B1 (ko) * 2007-10-10 2013-09-12 삼성전자주식회사 반도체 메모리 장치
JP2009099174A (ja) * 2007-10-15 2009-05-07 Toshiba Corp 半導体記憶装置
US8536628B2 (en) 2007-11-29 2013-09-17 Micron Technology, Inc. Integrated circuit having memory cell array including barriers, and method of manufacturing same
US8349662B2 (en) 2007-12-11 2013-01-08 Micron Technology, Inc. Integrated circuit having memory cell array, and method of manufacturing same
JP5319917B2 (ja) * 2007-12-28 2013-10-16 株式会社東芝 半導体記憶装置
KR20090075063A (ko) * 2008-01-03 2009-07-08 삼성전자주식회사 플로팅 바디 트랜지스터를 이용한 동적 메모리 셀을 가지는메모리 셀 어레이를 구비하는 반도체 메모리 장치 및 이장치의 동작 방법
US8773933B2 (en) 2012-03-16 2014-07-08 Micron Technology, Inc. Techniques for accessing memory cells
US8014195B2 (en) 2008-02-06 2011-09-06 Micron Technology, Inc. Single transistor memory cell
US8189376B2 (en) 2008-02-08 2012-05-29 Micron Technology, Inc. Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US7947543B2 (en) 2008-09-25 2011-05-24 Micron Technology, Inc. Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation
US7933140B2 (en) 2008-10-02 2011-04-26 Micron Technology, Inc. Techniques for reducing a voltage swing
US7924630B2 (en) * 2008-10-15 2011-04-12 Micron Technology, Inc. Techniques for simultaneously driving a plurality of source lines
US8223574B2 (en) 2008-11-05 2012-07-17 Micron Technology, Inc. Techniques for block refreshing a semiconductor memory device
US8213226B2 (en) 2008-12-05 2012-07-03 Micron Technology, Inc. Vertical transistor memory cell and array
KR20100070158A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 커패시터가 없는 동작 메모리 셀을 구비한 반도체 메모리 장치 및 이 장치의 동작 방법
KR101442177B1 (ko) * 2008-12-18 2014-09-18 삼성전자주식회사 커패시터 없는 1-트랜지스터 메모리 셀을 갖는 반도체소자의 제조방법들
US8319294B2 (en) * 2009-02-18 2012-11-27 Micron Technology, Inc. Techniques for providing a source line plane
US8710566B2 (en) 2009-03-04 2014-04-29 Micron Technology, Inc. Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device
CN102365628B (zh) 2009-03-31 2015-05-20 美光科技公司 用于提供半导体存储器装置的技术
US8139418B2 (en) 2009-04-27 2012-03-20 Micron Technology, Inc. Techniques for controlling a direct injection semiconductor memory device
US8508994B2 (en) 2009-04-30 2013-08-13 Micron Technology, Inc. Semiconductor device with floating gate and electrically floating body
US8498157B2 (en) * 2009-05-22 2013-07-30 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
JP2011003241A (ja) 2009-06-18 2011-01-06 Toshiba Corp 半導体記憶装置
US8537610B2 (en) * 2009-07-10 2013-09-17 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9076543B2 (en) 2009-07-27 2015-07-07 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8199595B2 (en) * 2009-09-04 2012-06-12 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
WO2011055660A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
US8310893B2 (en) 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
US8416636B2 (en) 2010-02-12 2013-04-09 Micron Technology, Inc. Techniques for controlling a semiconductor memory device
US8576631B2 (en) 2010-03-04 2013-11-05 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8411513B2 (en) 2010-03-04 2013-04-02 Micron Technology, Inc. Techniques for providing a semiconductor memory device having hierarchical bit lines
US8369177B2 (en) 2010-03-05 2013-02-05 Micron Technology, Inc. Techniques for reading from and/or writing to a semiconductor memory device
KR20130007609A (ko) 2010-03-15 2013-01-18 마이크론 테크놀로지, 인크. 반도체 메모리 장치를 제공하기 위한 기술들
US8411524B2 (en) 2010-05-06 2013-04-02 Micron Technology, Inc. Techniques for refreshing a semiconductor memory device
JP5588816B2 (ja) * 2010-10-12 2014-09-10 株式会社日立製作所 半導体記憶装置
US8531878B2 (en) 2011-05-17 2013-09-10 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same
US8406067B2 (en) 2011-07-21 2013-03-26 Elite Semiconductor Memory Technology Inc. Semiconductor memory device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171768A (ja) 1989-11-30 1991-07-25 Toshiba Corp 半導体記憶装置
JP3454520B2 (ja) * 1990-11-30 2003-10-06 インテル・コーポレーション フラッシュ記憶装置の書込み状態を確認する回路及びその方法
JPH06176585A (ja) * 1992-12-07 1994-06-24 Fujitsu Ltd 半導体記憶装置
US5448513A (en) * 1993-12-02 1995-09-05 Regents Of The University Of California Capacitorless DRAM device on silicon-on-insulator substrate
DE69424771T2 (de) * 1994-03-22 2000-10-26 St Microelectronics Srl Anordnung zum Lesen einer Speicherzellenmatrix
KR0177779B1 (ko) * 1995-07-26 1999-04-15 김광호 전류감지회로를 가지는 반도체 메모리 장치
KR100191460B1 (ko) * 1995-12-18 1999-06-15 윤종용 반도체 메모리 장치의 데이터 감지회로 제어방법
US5742543A (en) * 1996-08-19 1998-04-21 Intel Corporation Flash memory device having a page mode of operation
GB2321736B (en) * 1997-01-30 2001-04-11 Motorola Ltd Sense amplifier circuit
FR2760888B1 (fr) * 1997-03-11 1999-05-07 Sgs Thomson Microelectronics Circuit de lecture pour memoire adapte a la mesure des courants de fuite
JP3730373B2 (ja) * 1997-09-02 2006-01-05 株式会社東芝 半導体記憶装置
US5910914A (en) * 1997-11-07 1999-06-08 Silicon Storage Technology, Inc. Sensing circuit for a floating gate memory device having multiple levels of storage in a cell
US6219290B1 (en) * 1998-10-14 2001-04-17 Macronix International Co., Ltd. Memory cell sense amplifier
US6038169A (en) * 1999-03-18 2000-03-14 Halo Lsi Design & Device Technology, Inc. Read reference scheme for flash memory
KR20000066734A (ko) * 1999-04-20 2000-11-15 김영환 플래시 이이피롬의 오토 프로그램장치 및 방법
JP3886669B2 (ja) * 1999-06-10 2007-02-28 株式会社東芝 半導体記憶装置
US6407946B2 (en) * 1999-12-08 2002-06-18 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device
US6205073B1 (en) 2000-03-31 2001-03-20 Motorola, Inc. Current conveyor and method for readout of MTJ memories
JP2002184190A (ja) * 2000-12-11 2002-06-28 Toshiba Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
EP1288955A3 (en) 2004-09-22
EP1288955A2 (en) 2003-03-05
US20030035324A1 (en) 2003-02-20
US6567330B2 (en) 2003-05-20
CN1242413C (zh) 2006-02-15
CN1404067A (zh) 2003-03-19
KR20030015823A (ko) 2003-02-25
KR100542161B1 (ko) 2006-01-16

Similar Documents

Publication Publication Date Title
TW554515B (en) Semiconductor memory device
KR100697142B1 (ko) 반도체 기억 장치
JP2003132682A (ja) 半導体メモリ装置
JP4922932B2 (ja) 半導体装置およびその制御方法
JP4443886B2 (ja) 半導体記憶装置
US7486565B2 (en) Semiconductor memory device with memory cells each including a charge accumulation layer and a control gate
US7869274B2 (en) Semiconductor memory device
TWI640002B (zh) 低電壓互補式金氧半電路和相關記憶體
KR950009234B1 (ko) 반도체 메모리장치의 비트라인 분리클럭 발생장치
JP2016513852A (ja) 高速・低電力センス増幅器
JP4583703B2 (ja) 半導体記憶装置
KR100272903B1 (ko) 반도체 기억 장치
KR0140175B1 (ko) 반도체 메모리 장치의 센스앰프 회로
KR100885717B1 (ko) 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 및 이 장치의 동작 방법
KR100571650B1 (ko) 저전압용 반도체 메모리 장치
JP4348545B2 (ja) 低電圧用半導体メモリ装置
CN101727962A (zh) 半导体器件和操作半导体器件的方法
US6185142B1 (en) Apparatus for a semiconductor memory with independent reference voltage
JPH06326272A (ja) 半導体記憶装置
US7113425B2 (en) Nonvolatile semiconductor memory device with scalable two transistor memory cells
TW200404291A (en) Semiconductor memory apparatus
TW586115B (en) Evaluation arrangement for semiconductor memories
KR100673136B1 (ko) 반도체 메모리 장치
JP5212375B2 (ja) 半導体記憶装置及びデータ判別方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees