본 발명의 목적은 데이터 라이트시에 비트 라인으로 네거티브 전압을 인가할 필요가 없는 캐패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리 장치를 제공하는데 있다.
본 발명의 다른 목적은 데이터 리드시에 필요한 회로 구성이 간단한 캐패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리 장치를 제공하는데 있다.
본 발명의 또 다른 목적은 상기 목적을 달성하기 위한 캐패시터가 없는 동적메모리 셀을 구비한 반도체 메모리 장치의 데이터 라이트 및 리드 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 캐패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리 장치는 워드 라인에 연결된 게이트와 비트 라인에 연결된 제1전극과 제1소스 라인에 연결된 제2전극을 가진 플로팅 바디를 가지며 데이터를 저장하는 제1메모리 셀, 상기 워드 라인에 연결된 게이트와 반전 비트 라인에 연결된 제2전극과 제2소스 라인에 연결된 제2전극을 가진 플로팅 바디를 가지며 상기 데이터와 반대 위상의 데이터를 저장하는 제2메모리 셀, 상기 공통 소스 라인으로 인가되는 전압 또는 상기 비트 라인의 전압에 응답하여 온되어 상기 공통 소스 라인과 상기 제1소스 라인을 연결하는 제1전송 게이트, 및 상기 공통 소스 라인으로 인가되는 전압 또는 상기 반전 비트 라인의 전압에 응답하여 온되어 상기 공통 소스 라인과 상기 제2소스 라인을 연결하는 제2전송 게이트를 구비하는 것을 특징으로 한다.
상기 반도체 메모리 장치는 라이트 동작시에 제1라이트 기간동안 상기 제1 및 제2메모리 셀들중의 어느 하나의 메모리 셀에 데이터 “1”을 라이트하도록 하 고, 제2라이트 기간동안 상기 제1 및 제2메모리 셀들중의 다른 하나의 메모리 셀에 데이터 “0”을 라이트하도록 하고, 리드 동작시에 제1리드 기간동안 상기 비트 라인과 상기 반전 비트 라인사이에 전압 차를 발생하도록 하고, 제2 및 제3리드 기간동안 상기 비트 라인과 상기 반전 비트 라인사이의 전압 차를 증폭하여, 상기 제1 및 제2메모리 셀들중 데이터 “1”이 저장된 메모리 셀에 데이터 “1”을 재저장하도록 하고, 제4리드 기간동안 상기 비트 라인과 상기 반전 비트 라인으로의 전압 공급을 차단하여 상기 제1 및 제2메모리 셀들중 데이터 “0”이 저장된 메모리 셀에 데이터 “0”을 재저장하도록 하는 제어부를 추가적으로 구비하는 것을 특징으로 한다.
상기 반도체 메모리 장치의 상기 제1 및 제2메모리 셀들의 제1형태는 상기 라이트 동작시에 임팩트 이온화에 의해서 상기 데이터 “1”을 라이트 및 재저장하고, 상기 라이트 동작시에 순방향 바이어스에 의해서 상기 데이터 “0”을 라이트 및 재저장하는 것을 특징으로 하고, 상기 제어부의 제1형태는 상기 라이트 동작시에 제1 및 제2라이트 기간동안 상기 공통 소스 라인으로 제1전압을 인가하고, 상기 제1 및 제2라이트 기간동안 상기 워드 라인으로 상기 제1전압보다 높은 제2전압을 인가하고, 상기 제1라이트 기간동안 상기 비트 라인과 상기 반전 비트 라인중의 어느 하나의 라인으로 상기 제2전압보다 높은 제3전압을, 다른 하나의 라인으로 상기 제1전압을 인가하고, 상기 제2라이트 기간동안 상기 비트 라인 및 상기 반전 비트 라인으로 전압의 공급을 차단하고, 상기 리드 동작시에 제1 내지 제4리드 기간동안 상기 워드 라인으로 상기 제2전압을 인가하고, 상기 제1리드 기간동안 상기 공통 소스 라인으로 상기 제3전압과 유사한 제4전압을 인가하고, 상기 제2 내지 제4리드 기간동안 상기 공통 소스 라인으로 상기 제1전압을 인가하고, 상기 제1 및 제4리드 기간동안 상기 비트 라인과 상기 반전 비트 라인으로 전압의 공급을 차단하고, 상기 제2 및 제3리드 기간동안 상기 비트 라인과 상기 반전 비트 라인중 어느 하나의 라인으로 상기 제3전압을, 다른 하나의 라인으로 상기 제1전압을 인가하는 것을 특징으로 한다.
상기 반도체 메모리 장치의 상기 제1 및 제2메모리 셀들의 제2형태는 상기 라이트 동작시에 게이트 유도 드레인 누설 전류에 의해서 데이터 “1”을 라이트 및 재저장하고, 상기 라이트 동작시에 순방향 바이어스에 의해서 데이터 “0”을 라이트 및 재저장하는 것을 특징으로 하고, 상기 제어부의 제2형태는 상기 라이트 동작시에 상기 제1 및 제2라이트 기간동안 상기 공통 소스 라인으로 상기 제1전압을 인가하고, 상기 제1라이트 기간동안 상기 워드 라인으로 네거티브 제2전압을, 상기 제2라이트 기간동안 제2전압을 인가하고, 상기 제1라이트 기간동안 상기 비트 라인과 상기 반전 비트 라인중 어느 하나의 라인으로 상기 제2전압보다 높은 제3전압을, 다른 하나의 라인으로 상기 제1전압을 인가하고, 상기 제2기간동안 상기 비트 라인 및 상기 반전 비트 라인으로 전압의 공급을 차단하고, 상기 리드 동작시에 제1 및 제4리드 기간동안 상기 워드 라인으로 상기 제2전압을, 제2 및 제3리드 기간동안 상기 네거티브 제2전압을 인가하고, 제1리드 기간동안 상기 공통 소스 라인으로 상기 제3전압과 유사한 제4전압을, 제2 내지 제4리드 기간동안 상기 제1전압을 인가하고, 상기 제1 및 제4리드 기간동안 상기 비트 라인과 상기 반전 비트 라 인으로 전압의 공급을 차단하고, 상기 제2 및 제3리드 기간동안 상기 비트 라인과 상기 반전 비트 라인중 어느 하나의 라인으로 상기 제2전압보다 높은 제3전압을, 다른 하나의 라인으로 상기 제1전압을 인가하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치는 워드 라인에 연결된 게이트와 비트 라인에 연결된 제1전극과 제1소스 라인에 연결된 제2전극을 가진 플로팅 바디를 가지며 데이터를 저장하는 제1메모리 셀, 상기 워드 라인에 연결된 게이트와 반전 비트 라인에 연결된 제2전극과 제2소스 라인에 연결된 제2전극을 가진 플로팅 바디를 가지며 상기 데이터와 반대 위상의 데이터를 저장하는 제2메모리 셀, 상기 공통 소스 라인으로 인가되는 전압 또는 상기 비트 라인의 전압에 응답하여 온되어 상기 공통 소스 라인과 상기 제1소스 라인을 연결하는 제1전송 게이트, 및 상기 공통 소스 라인으로 인가되는 전압 또는 상기 반전 비트 라인의 전압에 응답하여 온되어 상기 공통 소스 라인과 상기 제2소스 라인을 연결하는 제2전송 게이트, 비트 라인 아이솔레이션 제어신호에 응답하여 상기 비트 라인과 센스 비트 라인을 분리하고, 상기 반전 비트 라인과 반전 센스 비트 라인을 분리하기 위한 비트 라인 아이솔레이션 게이트, 센스 인에이블 제어전압이 인가되면 상기 센스 비트 라인과 상기 반전 센스 비트 라인사이의 전압 차를 증폭하는 비트 라인 센스 증폭기, 및 컬럼 선택신호에 응답하여 상기 센스 비트 라인과 데이터 입출력 라인사이 및 상기 반전 센스 비트 라인과 반전 데이터 입출력 라인사이에 데이터를 전송하는 컬럼 선택 게이트를 구비하는 것을 특징으로 한다.
상기 반도체 메모리 장치는 제1형태의 제어부를 추가적으로 구비하며, 상기 제어부는 라이트 동작시에 제1 및 제2라이트 기간동안 상기 공통 소스 라인으로 제1전압을 인가하고, 제1 및 제2라이트 기간동안 상기 워드 라인으로 상기 제1전압보다 높은 제2전압을 인가하고, 상기 제1라이트 기간동안 상기 센스 인에이블 제어전압을 인가하고, 상기 비트 라인 아이솔레이션 제어신호 및 상기 컬럼 선택신호를 활성화하고, 리드 동작시에 제1 내지 제4리드 기간동안 상기 워드 라인으로 상기 제2전압을 인가하고, 제1리드 기간동안 상기 공통 소스 라인으로 상기 제2전압보다 높은 제3전압을, 제2 내지 제4리드 기간동안 상기 제1전압을 인가하고, 상기 제1 내지 제3리드 기간동안 상기 비트 라인 아이솔레이션 제어신호를 활성화하고, 상기 제2 및 제3리드 기간동안 상기 센스 인에이블 제어전압을 인가하고, 상기 제3리드 기간동안 상기 컬럼 선택신호를 활성화하는 것을 특징으로 한다.
상기 반도체 메모리 장치는 제2형태의 제어부를 추가적으로 구비하며, 상기 제어부는 라이트 동작시에 제1 및 제2라이트 기간동안 상기 공통 소스 라인으로 제1전압을 인가하고, 제1라이트 기간동안 상기 워드 라인으로 네거티브 제2전압을, 제2라이트 기간동안 상기 제1전압보다 높은 제2전압을 인가하고, 상기 제1라이트 기간동안 상기 센스 인에이블 제어전압을 인가하고, 상기 비트 라인 아이솔레이션 제어신호 및 상기 컬럼 선택신호를 활성화하고, 리드 동작시에 제1 및 제4리드 기간동안 상기 워드 라인으로 상기 제2전압을, 상기 제2 및 제3리드 기간동안 상기 네거티브 제2전압을 인가하고, 제1리드 기간동안 상기 공통 소스 라인으로 상기 제2전압보다 높은 제3전압을, 제2 내지 제4리드 기간동안 상기 제1전압을 인가하고, 상기 제1 내지 제3리드 기간동안 상기 비트 라인 아이솔레이션 제어신호를 활성화 하고, 상기 제2 및 제3리드 기간동안 상기 센스 인에이블 제어전압을 인가하고, 상기 제3리드 기간동안 상기 컬럼 선택신호를 활성화하는 것을 특징으로 한다.
상기 또 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 데이터 라이트 및 리드 방법은 워드 라인에 연결된 게이트와 비트 라인에 연결된 제1전극과 제1소스 라인에 연결된 제2전극을 가진 플로팅 바디를 가지며 데이터를 저장하는 제1메모리 셀, 및 상기 워드 라인에 연결된 게이트와 반전 비트 라인에 연결된 제2전극과 제2소스 라인에 연결된 제2전극을 가진 플로팅 바디를 가지며 상기 데이터와 반대 위상의 데이터를 저장하는 제2메모리 셀을 구비하는 반도체 메모리 장치의 데이터 라이트 및 리드 방법에 있어서, 라이트 동작시에 제1라이트 기간동안 상기 제1 및 제2메모리 셀들중 하나의 메모리 셀에 데이터 “1”을 라이트하고, 제2라이트 기간동안 다른 하나의 메모리 셀에 데이터 “0”을 라이트하고, 리드 동작시에 제1리드 기간동안 상기 비트 라인과 상기 반전 비트 라인사이에 전압 차를 발생하도록 하고, 제2 및 제3리드 기간동안 상기 비트 라인과 상기 반전 비트 라인사이의 전압 차를 증폭하여, 상기 제1 및 제2메모리 셀들중 데이터 “1”이 저장된 메모리 셀에 데이터 “1”을 재저장하도록 하고, 제4리드 기간동안 상기 비트 라인과 상기 반전 비트 라인으로의 전압 공급을 차단하여 상기 제1 및 제2메모리 셀들중 데이터 “0”이 저장된 메모리 셀에 데이터 “0”을 재저장하도록 하는 것을 특징으로 한다.
상기 데이터 라이트 단계의 제1형태는 제1라이트 기간동안 상기 제1 및 제2소스 라인들로 제1전압을, 상기 워드 라인에 상기 제1전압보다 높은 제2전압을 인 가하고, 상기 비트 라인과 상기 반전 비트 라인중의 하나의 라인으로 “하이”레벨의 데이터를 증폭함에 의해서 발생되는 상기 제2전압보다 높은 제3전압을 인가하고, 다른 하나의 라인으로 “로우”레벨의 데이터를 증폭함에 의해서 발생되는 상기 제1전압을 인가하여 상기 제1라이트 기간동안 상기 제1 및 제2메모리 셀들중의 하나의 메모리 셀에 데이터 “1”을 라이트하고, 제2라이트 기간동안 상기 제1 및 제2소스 라인들로 상기 제1전압을, 상기 워드 라인에 상기 제2전압을 인가하고, 상기 비트 라인과 상기 비트 라인으로의 전압 공급이 차단된 상태에서 상기 비트 라인과 상기 반전 비트 라인사이의 커플링에 의해서 다른 하나의 메모리 셀에 데이터 “0”을 라이트하는 것을 특징으로 한다.
상기 데이터 리드 단계의 제1형태는 제1리드 기간동안 상기 워드 라인으로 상기 제2전압을, 상기 제1 및 제2소스 라인들로 상기 제3전압과 유사한 제4전압을 인가하여 상기 비트 라인과 상기 반전 비트 라인사이에 전압 차를 발생하고, 제2 및 제3리드 기간동안 상기 워드 라인으로 상기 제2전압을, 상기 제1 및 제2소스 라인들로 상기 제1전압을 인가하고, 상기 비트 라인과 상기 반전 비트 라인사이의 전압 차를 감지하여 증폭하여 상기 제1 및 제2메모리 셀들중 데이터 “1”이 저장된 메모리 셀에 데이터 “1”을 재저장하고, 제4리드 기간동안 상기 워드 라인으로 상기 제2전압을, 상기 제1 및 제2소스 라인들로 상기 제1전압을 인가하고 상기 비트 라인과 상기 비트 라인으로의 전압 공급이 차단된 상태에서 상기 비트 라인과 상기 반전 비트 라인사이의 커플링에 의해서 상기 제1 및 제2메모리 셀들중 데이터 “0”이 저장된 메모리 셀에 데이터 “0”을 재저장하는 것을 특징으로 한다.
상기 데이터 라이트 단계의 제2형태는 제1라이트 기간동안 상기 제1 및 제2소스 라인들로 제1전압을, 상기 워드 라인으로 네거티브 제2전압을 인가하고, 상기 비트 라인과 상기 반전 비트 라인중의 하나의 라인으로 “하이”레벨의 데이터를 증폭함에 의해서 발생되는 상기 제2전압보다 높은 제3전압을 인가하고, 다른 하나의 라인으로 “로우”레벨의 데이터를 증폭함에 의해서 발생되는 상기 제1전압을 인가하여 상기 제1라이트 기간동안 상기 제1 및 제2메모리 셀들중의 하나의 메모리 셀에 데이터 “1”을 라이트하고, 제2라이트 기간동안 상기 제1 및 제2소스 라인들로 상기 제1전압을, 상기 워드 라인으로 상기 제1전압보다 높은 제2전압을 인가하고, 상기 비트 라인과 상기 반전 비트 라인으로의 전압 공급이 차단된 상태에서 상기 비트 라인과 상기 반전 비트 라인사이의 커플링에 의해서 다른 하나의 메모리 셀에 데이터 “0”을 라이트하는 것을 특징으로 한다.
상기 데이터 리드 단계의 제2형태는 제1리드 기간동안 상기 워드 라인으로 상기 제2전압을, 상기 제1 및 제2소스 라인들로 상기 제3전압과 유사한 제4전압을 인가하여 상기 비트 라인과 상기 반전 비트 라인사이에 전압 차를 발생하고, 상기 제2 및 제3리드 기간동안 상기 워드 라인으로 상기 네거티브 제2전압을, 상기 제1 및 제2소스 라인들로 상기 제1전압을 인가하고, 상기 비트 라인과 상기 반전 비트 라인사이의 전압 차를 감지하여 증폭하여 상기 제1 및 제2메모리 셀들중 하나의 메모리 셀에 데이터 “1”을 재저장하고, 제4리드 기간동안 상기 워드 라인으로 상기 제2전압을, 상기 제1 및 제2소스 라인들로 상기 제1전압을 인가하고 상기 비트 라인과 상기 비트 라인으로의 전압 공급이 차단된 상태에서 상기 비트 라인과 상기 반전 비트 라인사이의 커플링에 의해서 다른 하나의 메모리 셀에 데이터 “0”을 재저장하는 것을 특징으로 한다.
이하, 첨부한 도면을 참고로 하면 본 발명의 캐패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드 방법을 설명하면 다음과 같다.
도2는 본 발명의 반도체 메모리 장치의 실시예의 구성을 개략적으로 나타내는 것으로, 반도체 메모리 장치는 메모리 셀 어레이(100), 로우 디코더(200), 컬럼 디코더(300), 및 제어부(400)로 구성되고, 메모리 셀 어레이(100)는 i개의 메모리 셀 어레이 블록들(BK1 ~ BKi), 비트 라인 아이솔레이션 게이트들(ISOG1 ~ ISOGi), 비트 라인 센스 증폭기들(SA1, SA12, SA23, ..., SAi) 및 컬럼 선택 게이트들(CSG1, CSG12, CSG23, ..., CSGi)로 구성되어 있다. 그리고, i개의 메모리 셀 어레이 블록들(BK1 ~ BKi) 각각은 복수개의 메모리 쌍 그룹들(MCP)로 구성되고, 메모리 쌍 그룹들(MCP) 각각은 비트 라인(BL)에 공통 연결된 제1전극(드레인/소스)과 제1소스 라인(SL1)에 공통 연결된 제2전극(소스/드레인)과 워드 라인들(WL1 ~ WLm) 각각에 연결된 게이트를 가진 m개의 플로팅 바디를 가진 NMOS트랜지스터들(FN1 ~ FNm)로 구성된 메모리 셀들과, 반전 비트 라인(BLB)에 공통 연결된 제1전극(드레인/소스)과 제2소스 라인(SL2)에 공통 연결된 제2전극(소스/드레인)과 m개의 워드 라인들 각각에 연결된 게이트를 가진 m개의 플로팅 바디를 가진 NMOS트랜지스터들(FNB1 ~ FNBm)로 구성된 메모리 셀들과, 비트 라인(BL)과 공통 소스 라인에 각각 연결된 게이트들을 가지며, 공통 소스 라인과 제1소스 라인(SL1)사이에 연결된 2개의 NMOS트랜지스터들(N7, N8)로 구성된 제1전송 게이트(T1), 및 반전 비트 라인(BLB)과 공통 소스 라인에 각각 연결된 게이트들을 가지며, 공통 소스 라인과 제2소스 라인(SL2)사이에 연결된 2개의 NMOS트랜지스터들(N9, N10)로 구성된 제2전송 게이트(T2)로 구성되어 있다. 공통 소스 라인(SSL1 ~ SSLi)은 서로 분리되어 메모리 셀 어레이 블록들(BK1 ~ BKi) 각각으로 연결된다. 비트 라인 아이솔레이션 게이트들(ISOG1 ~ ISOGi) 각각은 NMOS트랜지스터들(N1, N2)로 구성되고, 비트 라인 센스 증폭기들(SA1, SA12, SA23, ..., SAi) 각각은 PMOS트랜지스터들(P1, P2)로 구성된 PMOS센스 증폭기와 NMOS트랜지스터들(N5, N6)로 구성된 NMOS센스 증폭기로 구성되고, 컬럼 선택 게이트들(CSG1, CSG12, CSG23, ..., CSGi) 각각은 NMOS트랜지스터들(N3, N4)로 구성되어 있다.
도2에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
메모리 셀 어레이(100)는 선택된 워드 라인과 컬럼 선택 신호에 의해서 선택된 2개의 비트 라인쌍(BL, BLB)들에 연결된 2쌍의 메모리 셀들에 데이터를 라이트하거나, 2쌍의 메모리 셀들로부터 데이터를 리드한다. 메모리 셀 어레이 블록(BK1)은 2개의 데이터 입출력 라인쌍((DO1, DOB1), (DO12, DOB12))을 통하여 전송되는 데이터를 라이트하고, 저장된 데이터를 2개의 데이터 입출력 라인쌍((DO1, DOB1), (DO12, DOB12))을 통하여 리드한다. 메모리 셀 어레이 블록들(BK2 ~ BKi) 각각은 양측에 배치된 2개의 데이터 입출력 라인쌍을 통하여 데이터를 입출력한다. 로우 디코더(200)는 액티브 명령(ACT)이 인가되면 제1로우 어드레스(RA1)를 디코딩하여 워드 라인들(WL11 ~ WL1m, ..., WLim)중의 하나의 워드 라인 선택신호를 활성화한다. 로우 디코더(200)는 리드 명령(RD)과 라이트 명령(WR)에 관계없이 워드 라인 선택신호의 활성화 기간을 고정하도록 구성할 수도 있고, 리드 명령(RD)과 라이트 명령(WR)에 따라 워드 라인 선택신호의 활성화 기간을 가변하도록 구성할 수도 있다. 컬럼 디코더(300)는 리드 명령(RD) 또는 라이트 명령(WR)이 인가되면 컬럼 어드레스(CA)를 디코딩하여 컬럼 선택 신호 라인들(CSL1 ~ CSLn)을 선택하기 위한 컬럼 선택 신호를 발생한다. 제어부(400)는 액티브 명령(ACT)이 인가되면 메모리 셀 어레이 블록들(BK1 ~ BKi)을 지정하는 제2로우 어드레스(RA2)를 디코딩하여 비트 라인 아이솔레이션 제어신호들(ISO1 ~ ISOi), 센스 인에이블 제어전압들((LA1, LAB1), (LA12, LAB12), (LA23, LAB23), ..., (LAi, LABi)), 및 공통 소스 제어신호들(SC1 ~ SCi)을 발생한다. 제어부(400)는 제2로우 어드레스(RA2)가 메모리 셀 어레이 블록(BK1)을 지정하는 어드레스이면, 비트 라인 아이솔레이션 제어신호(ISO1) 및 센스 인에이블 제어전압들((LA1, LAB1), (LA12, LAB12))로 리드 명령(RD) 및 라이트 명령(WR)시에 동일한 레벨의 전압을 인가하고, 공통 소스 제어신호(SC1)로 리드 명령(RD)과 라이트 명령(WR)에 따라 서로 다른 레벨의 전압을 인가한다. 또한, 제어부(400)는 리드 명령(RD)과 라이트 명령(WR)에 따라 비트 라인 아이솔레이션 제어신호(ISO)의 활성화 기간 및 센스 인에이블 제어전압들((LA1, LAB1), (LA12, LAB12))의 전압 인가 기간을 조절한다. 즉, 제어부(400)는 제2로우 어드레스(RA2)가 지정하는 메모리 셀 어레이 블록에 따라 지정되는 메모리 셀 어레이 블록의 양측의 비트 라인 아이솔레이션 제어신호를 활성화하고, 센스 인에이블 제어전압으로 소정 레벨의 전압을 인가하고, 제2로우 어드레스(RA2)가 지정하는 메모리 셀 어레이 블록의 공통 소스 제어신호로 전압을 인가한다. 비트 라인 아이솔레이션 게이트들(ISO1 ~ ISOi) 각각은 비트 라인 아이솔레이션 제어신호들(ISO1 ~ ISOi) 각각에 응답하여 온되어 비트 라인쌍(BL, BLB)과 센스 비트 라인쌍(SBL, SBLB)을 연결한다. 비트 라인 아이솔레이션 제어신호들(ISO1 ~ ISOi) 각각은 해당 메모리 셀 어레이 블록(BK1 ~ BKi)이 지정되는 경우에 활성화된다. 예를 들어, 메모리 셀 어레이 블록(BK1)이 지정되면 비트 라인 아이솔레이션 제어신호(ISO1)가 활성화되어 비트 라인 아이솔레이션 게이트(ISO1)의 NMOS트랜지스터들(N1, N2)을 온한다. 비트 라인 센스 증폭기들(SA1, SA12, SA23, ..., SAi) 각각은 센스 인에이블 제어전압들((LA1, LAB1), (LA12, LAB12), (LA23, LAB23), ..., (LAi, LABi)) 각각에 응답하여 센스 비트 라인쌍(SBL, SBLB)의 전압 차를 감지하여 센스 비트 라인쌍(SBL, SBLB)의 데이터를 증폭한다. 예를 들어, 메모리 셀 어레이 블록(BK1)이 지정되면 센스 인에이블 제어전압들((LA1, LAB1),
도3a는 도2에 나타낸 본 발명의 반도체 메모리 장치의 일실시예의 데이터 라이트 동작을 설명하기 위한 동작 타이밍도로서, 액티브 명령(ACT)과 함께 워드 라인(WL11)을 선택하기 위한 제1로우 어드레스(RA1) 및 메모리 셀 어레이 블록(BK1)을 지정하기 위한 제2로우 어드레스(RA2)가 인가되고, 라이트 명령(WR)과 함께 컬럼 선택 신호 라인(CSL1)을 선택하기 위한 컬럼 어드레스(CA)가 인가되는 경우의 동작을 나타내는 것이다.
제1라이트 기간(WT1)에서, 제어부(400)는 제2로우 어드레스(RA2)를 입력하여 메모리 셀 어레이 블록(BK1)의 양측의 비트 라인 아이솔레이션 게이트들(ISOG1)을 온하기 위한 전압 레벨을 가지는 비트 라인 아이솔레이션 제어신호(ISO1) 및 소정 전압(약 2V정도의 전압)의 센스 인에이블 제어전압(LA1, LA12) 및 소정 전압(약 0V정도의 전압)의 센스 인에이블 제어전압(LAB1, LAB12)을 인가하고, 또한, 공통 소스 라인(SSL1)으로 소정 전압(약 0V의 전압)을 가지는 공통 소스 제어신호(SC1)를 발생한다. 컬럼 디코더(300)는 컬럼 어드레스(CA)를 디코딩하여 컬럼 선택 신호 라인(CSL1)을 선택하기 위한 컬럼 선택 신호를 활성화한다. 로우 디코더(200)는 제1로우 어드레스(RA1)를 디코딩하여 워드 라인(WL11)을 선택하기 위한 소정 전압(약 1.8V 또는 2V 정도의 전압)을 가지는 워드 라인 선택신호를 발생한다.
컬럼 선택 신호에 응답하여 컬럼 선택 게이트들(CSG1, CSG12)이 온되어 데이터 라인쌍들((DO1, DOB1), (DO12, DOB12))의 “하이”레벨과 “로우”레벨의 데이터 쌍을 센스 비트 라인쌍들((SBL, SBLB))로 각각 전송한다. 비트 라인 아이솔레이션 제어신호(ISO1)에 응답하여 비트 라인 아이솔레이션 게이트(ISOG1)가 온되어 센스 비트 라인쌍(SBL, SBLB)과 비트 라인쌍(BL, BLB)을 연결한다. 비트 라인 센스 증폭기들(SA1, SA12)은 센스 비트 라인들(SBL)의 “하이”레벨을 감지하여 반전 비트 라인들(BLB)과 반전 센스 비트 라인들(SBLB)을 소정 전압(약 0V의 전압) 레벨로 증폭하고, 반전 센스 비트 라인들(SBLB)의 “로우”레벨을 감지하여 비트 라인들(BL)과 센스 비트 라인들(SBL)을 소정 전압(약 2V의 전압) 레벨로 증폭한다. 그러면, NMOS트랜지스터들(N7)이 온되어 제1소스 라인들(SL1)로 공통 소스 라인(SSL1)의 전압(약 0V의 전압)이 인가된다. 이때, 메모리 셀 어레이 블록(BK1)내의 2개의 메모리 쌍 그룹 각각의 메모리 셀들(FN1, FNB1)의 게이트로 소정 전압(약 1.8V 또는 2V 정도의 전압)이 인가되고 있으므로, 2개의 메모리 쌍 그룹 각각의 비트 라인(BL)에 연결된 메모리 셀들(FN1)에 임팩트 이온화(impact ionization)가 발생되어 메모리 셀들(FN1)의 플로팅 바디에 정공이 축적되어 데이터 “1”이 라이트된다. 제1라이트 기간(WT1)에서, 데이터 “1”을 라이트하는 동작이 수행된다.
그리고, 제어부(400)는 비트 라인 아이솔레이션 제어신호(ISO1)를 비활성화하고, 센스 인에이블 제어신호들((LA1, LAB1), (LA12, LAB12))의 인가를 차단한다. 컬럼 디코더(300)는 컬럼 어드레스(CA)를 디코딩하여 컬럼 선택 신호 라인(CSL1)을 선택하기 위한 컬럼 선택 신호를 비활성화한다.
제2라이트 기간(WT2)에서, 비트 라인 아이솔레이션 제어신호(ISO1)가 비활성화되어, 2개의 메모리 쌍 그룹 각각의 비트 라인들(BL)로 전압이 공급되지 못하고, NMOS트랜지스터들(N7)은 비트 라인들(BL)로 공급되어 있던 전압에 응답하여 온된다. 그러면, 2개의 메모리 쌍 그룹들의 비트 라인들(BL)에 연결된 메모리 셀들(FN1)을 통하여 비트 라인들(BL)의 전하가 방출되어 비트 라인들(BL)의 전압 레벨이 감소하게 된다. 비트 라인들(BL)의 전압 레벨은 NMOS트랜지스터(N7)의 문턱전압에 도달할 때까지 감소하게 되고, 문턱전압 미만이 되면 NMOS트랜지스터(N7)가 오프된다. 동시에, 2개의 메모리 쌍 그룹들의 반전 비트 라인들(BLB)에 연결된 메모리 셀들(FNB1)은 반전 비트 라인들(BL)의 전압(약 0V의 전압 레벨)을 전송하고, 비트 라인들(BL)의 전압 레벨의 감소에 따라 2개의 메모리 쌍 그룹들의 반전 비트 라인들(BLB)의 전압 레벨이 함께 감소하여 반전 비트 라인들(BLB)의 전압이 네거티브 전압이 된다. 이는 비트 라인(BL)과 반전 비트 라인(BLB)사이의 커플링에 의한 커플링 캐패시터에 의해서 이루어진다. 이때, 반전 비트 라인들(BLB)의 전압은 NMOS트랜지스터(N9) 또는 NMOS트랜지스터(N10)의 문턱전압이 되며, 이에 따라, 2개의 메모리 쌍 그룹들의 반전 비트 라인들(BLB)에 연결된 메모리 셀들(FNB1)에 데이터 “0”이 라이트된다.
도3b는 도2에 나타낸 본 발명의 반도체 메모리 장치의 일실시예의 데이터 리드 동작을 설명하기 위한 동작 타이밍도로서, 도3a의 동작에 의해서 메모리 셀 어레이 블록(BK1)의 2개의 메모리 쌍 그룹들의 메모리 셀들(FN1)에 저장된 데이터 “1”과 메모리 셀들(FNB1)에 저장된 데이터 “0”을 리드하는 경우의 동작을 나타내는 것이다.
제1리드 기간(RT1)에서, 제어부(400)는 제2로우 어드레스(RA2)를 입력하여 메모리 셀 어레이 블록(BK1)의 양측의 비트 라인 아이솔레이션 게이트들(ISOG1)을 온하기 위한 전압 레벨을 가지는 비트 라인 아이솔레이션 제어신호(ISO1)를 발생하고, 공통 소스 라인(SSL1)으로 소정 전압(약 2V의 전압)을 가지는 공통 소스 제어신호(SC1)를 발생한다. 로우 디코더(200)는 제1로우 어드레스(RA1)를 디코딩하여 워드 라인 (WL11)을 선택하기 위한 소정 전압(약 1.8V 또는 2V 정도의 전압)을 가지는 워드 라인 선택신호를 발생한다. 그러면, 메모리 셀 어레이 블록(BK1)의 2개의 메모리 쌍 그룹들의 NMOS트랜지스터들(N8, N10)이 온되고, 이에 따라, 비트 라인들(BL)은 전압(2V - Vtht - Vth1) 레벨로 되고, 반전 비트 라인들(BLB)은 전압(2V - Vtht - Vth0) 레벨로 된다. 여기에서, 전압(Vtht)는 NMOS트랜지스터(N8, N10)의 문턱전압을 나타내고, 전압(Vth1)은 데이터 “1”이 저장된 메모리 셀(FN1)의 문턱전압을 나타내고, 전압(Vth0)은 데이터 “0”이 저장된 메모리 셀(FNB1)의 문턱전압을 나타낸다. 그리고, 데이터 “1”이 저장된 메모리 셀(FN1)의 문턱전압은 데이터 “0”이 저장된 메모리 셀(FNB1)의 문턱전압보다 낮다. 따라서, 메모리 셀 어레이 블록(BK1)의 2개의 메모리 쌍 그룹들의 비트 라인들(BL)의 전압이 반전 비트 라인들(BLB)의 전압보다 높아지게 되어 전압 차(ΔV)가 발생한다. 이때, 비트 라인 아이솔레이션 게이트들(ISOG1)이 온되어 있으므로 센스 비트 라인들(SBL1)의 전압 또한 반전 센스 비트 라인들(SBLB)의 전압보다 높아지게 된다. 제1리드 기간(RT1)에서, 2개의 메모리 쌍 그룹들의 비트 라인들(BL) 및 반전 비트 라인들(BLB)에 대한 충전 동작이 수행된다.
제어부(400)는 공통 소스 라인(SSL1)으로 소정 전압(약 0V의 전압)을 가지는 공통 소스 제어신호(SC1)를 발생한다. 이에 따라, 2개의 메모리 쌍 그룹들의 NMOS트랜지스터들(N8, N10)이 오프된다.
기간(RT2)에서, 제어부(400)는 메모리 셀 어레이 블록(BK1)의 양측에 배치된 센스 증폭기들(SA1, SA12)로 소정 전압(약 2V정도의 전압)의 센스 인에이블 제어전압(LA1, LA12) 및 소정 전압(약 0V정도의 전압)의 센스 인에이블 제어전압(LAB1, LAB12)을 발생한다. 그러면, 센스 증폭기들(SA1, SA12)이 센스 비트 라인들(SBL)의 “하이”레벨의 전압을 감지하여 반전 센스 비트 라인들(SBLB)을 소정 전압(약 0V의 정도의 전압) 레벨로 증폭하고, 반전 센스 비트 라인들(SBLB)의 “로우”레벨의 전압을 감지하여 센스 비트 라인들(SBL)을 소정 전압(약 2V정도의 전압) 레벨로 증 폭한다. 이때, 비트 라인 아이솔레이션 게이트들(ISOG1)이 온되어 있으므로 비트 라인들(BL) 및 반전 비트 라인들(BLB)도 센스 비트 라인들(SBL) 및 반전 센스 비트 라인들(SBLB)과 동일한 레벨로 증폭된다. 이에 따라, 2개의 메모리 쌍 그룹들의 NMOS트랜지스터들(N7)이 온되어 제1소스 라인들(SL1)로 소정 전압(약 0V의 정도의 전압)이 인가된다. 제2리드 기간(RT2)에서, 메모리 셀 어레이 블록(BK1)의 2개의 메모리 쌍 그룹의 메모리 셀들(FN1, FNB1)이 연결된 비트 라인들(BL)과 반전 비트 라인(BLB)사이의 전압 차 및 센스 비트 라인들(SBL)과 반전 센스 비트 라인들(SBLB)사이의 전압 차를 증폭하는 동작을 수행한다.
제3리드 기간(RT3)에서, 컬럼 디코더(300)는 컬럼 어드레스(CA)를 디코딩하여 컬럼 선택 신호 라인(CSL1)을 선택하기 위한 컬럼 선택신호를 발생한다. 그러면, 메모리 셀 어레이 블록(BK1)의 양측의 컬럼 선택 게이트들(CSG1, CSG12)이 온되어 2개의 메모리 쌍 그룹의 센스 비트 라인쌍들(SBL, SBLB)의 데이터를 데이터 입출력 라인쌍들((DO1, DOB1), (DO12, DOB12))로 전송한다. 제3리드 기간(RT3)에서, 센스 비트 라인쌍들(SBL, SBLB)과 데이터 입출력 라인쌍들((DO1, DOB1), (DO12, DOB12))사이에 데이터 전송 동작이 수행된다.
그리고, 제어부(400)는 메모리 셀 어레이 블록(BK1)의 양측의 비트 라인 아이솔레이션 게이트들(ISOG1)을 오프하기 위한 전압(약 0V정도의 전압) 레벨을 가지는 비트 라인 아이솔레이션 제어신호(ISO1)를 발생하고, 센스 증폭기들(SA1, SA12)로 인가되는 센스 인에이블 제어전압들(LA1, LA12, LAB1, LAB12)의 인가를 차단하고, 컬럼 디코더(300)는 컬럼 선택 신호 라인(CSL1)을 선택하기 위한 컬럼 선택 신 호를 비활성화한다.
제2 및 제3리드 기간들(RT2, RT3)에서, 비트 라인들(BL)로 소정 전압(약 2V정도의 전압)이 인가됨으로 인해서 비트 라인들(BL)에 연결된 메모리 셀들(FN1)에 임팩트 이온화에 의해서 데이터 “1”이 재저장된다.
제4리드 기간(RT4)에서, 비트 라인 아이솔레이션 게이트들(ISOG1)이 오프되어 있으므로, 2개의 메모리 쌍 그룹 각각의 비트 라인들(BL)로 전압이 공급되지 못하고, NMOS트랜지스터들(N7)은 비트 라인들(BL)로 공급되어 있던 전압에 응답하여 온된다. 그러면, 2개의 메모리 쌍 그룹들의 비트 라인들(BL)에 연결된 메모리 셀들(FN1)을 통하여 비트 라인들(BL)의 전하가 방출되어 비트 라인들(BL)의 전압 레벨이 감소하게 된다. 비트 라인들(BL)의 전압 레벨은 NMOS트랜지스터(N7)의 문턱전압에 도달할 때까지 감소하게 되고, 문턱전압 미만이 되면 NMOS트랜지스터(N7)가 오프된다. 동시에, 2개의 메모리 쌍 그룹들의 반전 비트 라인들(BLB)에 연결된 메모리 셀들(FNB1)은 반전 비트 라인들(BL)의 전압(약 0V의 전압 레벨)을 전송하고, 비트 라인들(BL)의 전압 레벨의 감소에 따라 2개의 메모리 쌍 그룹들의 반전 비트 라인들(BLB)의 전압 레벨이 함께 감소하여 반전 비트 라인들(BLB)의 전압이 네거티브 전압이 된다. 이때, 반전 비트 라인들(BLB)의 전압은 NMOS트랜지스터(N9) 또는 NMOS트랜지스터(N10)의 문턱전압이 되며, 이에 따라, 2개의 메모리 쌍 그룹들의 반전 비트 라인들(BLB)에 연결된 메모리 셀들(FNB1)의 플로팅 바디들과 반전 비트 라인들(BLB)사이에 순방향 바이어스가 걸려 플로팅 바디들에 축적되어 있던 정공이 반전 비트 라인들(BLB)로 빠져나가 데이터 “0”이 다시 라이트된다. 제4리드 기간 (RT4)에서, 데이터 “0”에 대한 재저장 동작이 수행된다.
도3a, B에 나타낸 방법에 의해서 데이터 라이트 및 리드 동작을 수행하게 되면 비트 라인쌍(BL, BLB)에 대한 프리차지 동작을 수행할 필요가 없다. 이는 비트 라인쌍(BL, BLB)을 프라차지 및 이퀄라이즈하지 않더라도 비트 라인쌍(BL, BLB)사이에 비트 라인 센스 증폭기가 감지할 수 있는 전압 차가 발생하기 때문이다.
도4a는 도2에 나타낸 본 발명의 반도체 메모리 장치의 다른 실시예의 라이트 동작을 설명하기 위한 동작 타이밍도로서, 도3a에서와 마찬가지로, 액티브 명령(ACT)과 함께 워드 라인(WL11)을 선택하기 위한 제1로우 어드레스(RA1) 및 메모리 셀 어레이 블록(BK1)을 지정하기 위한 제2로우 어드레스(RA2)가 인가되고, 라이트 명령(WR)과 함께 컬럼 선택 신호 라인(CSL1)을 선택하기 위한 컬럼 어드레스(CA)가 인가되는 경우의 동작을 나타내는 것이다.
제1라이트 기간(WT1)에서, 로우 디코더(200)는 제1로우 어드레스(RA1)를 디코딩하여 워드 라인(WL11)을 선택하기 위한 소정의 네거티브 전압(약 -1.8V 또는 -2V 정도의 전압)을 가지는 워드 라인 선택신호를 발생한다. 제어부(400)는 제2로우 어드레스(RA2)를 입력하여 메모리 셀 어레이 블록(BK1)의 양측의 비트 라인 아이솔레이션 게이트들(ISOG1)을 온하기 위한 전압을 가지는 비트 라인 아이솔레이션 제어신호(ISO1)를 발생하고, 공통 소스 라인(SSL1)으로 소정 전압(약 OV의 전압)을 가지는 공통 소스 제어신호(SC1)를 발생하고, 비트 라인 센스 증폭기들(SA1, SA12)로 소정 전압(약 2V의 전압)을 가지는 센스 인에이블 제어전압들(LA1, LA12) 및 소정 전압(약 0V의 전압)을 가지는 센스 인에이블 제어전압들(LAB1, LAB12)를 발생한 다. 컬럼 디코더(300)는 컬럼 어드레스(CA)를 디코딩하여 컬럼 선택 신호 라인(CSL1)을 선택하기 위한 컬럼 선택 신호를 발생한다. 그러면, 컬럼 선택 게이트들(CSG1, CSG12)이 온되어 데이터 입출력 라인쌍들((DIO1, DIOB1), (DOO12, DIOB12))의 “하이”레벨과 “로우”레벨의 데이터 쌍들이 센스 비트 라인쌍들(SBL, SBLB)로 전송된다. 그러면, 비트 라인 센스 증폭기들(SA1, SA12)에 의해서 센스 비트 라인쌍들(SBL, SBLB)의 데이터 쌍들이 증폭되어 센스 비트 라인들(SBL)은 전압(약 2V의 전압) 레벨로 되고, 반전 센스 비트 라인들(SBLB)은 전압(약 OV의 전압) 레벨로 된다. 또한, 비트 라인 아이솔레이션 게이트(ISOG1)가 온되어 있으므로 센스 비트 라인쌍들(SBL, SBLB)의 전압이 비트 라인쌍들(BL, BLB)로 전송된다. 그러면, 메모리 셀 어레이 블록(BK1)의 2개의 메모리 쌍 그룹의 메모리 셀들(FN1)의 게이트로 네거티브 전압이 인가되고, 드레인으로 포지티브 전압이 인가된다. 이에 따라, 게이트 유도 드레인 누설(GIDL; gate-induced drain leakage) 전류가 발생되어 메모리 셀들(FN1)의 플로팅 바디에 정공이 축적되어 데이터 “1”이 라이트된다. 도3a의 동작에 따라 메모리 셀들(FN1)이 임팩트 이온화에 의해서 플로팅 바디에 정공이 축적되나, 도4a의 동작은 메모리 셀들(FN1)이 게이트 유도 드레인 누설 전류에 의해서 플로팅 바디에 정공이 축적되어 데이터 “1”이 라이트된다. 데이터 “1”이 저장된 메모리 셀들(FN1)의 문턱전압은 도3a의 임팩트 이온화에 의해서 데이터 “1”이 저장된 메모리 셀들(FN1)의 문턱전압과 거의 유사한 문턱전압을 가지게 된다.
제2라이트 기간(WT2)에서, 데이터 “0”이 라이트되는 동작은 도3a의 기간(WT2)의 동작 설명을 참고로 하면 쉽게 이해될 것이다.
도4b는 도2에 나타낸 본 발명의 반도체 메모리 장치의 다른 실시예의 데이터 리드 동작을 설명하기 위한 동작 타이밍도로서, 도4a의 동작에 의해서 메모리 셀 어레이 블록(BK1)의 2개의 메모리 쌍 그룹들의 메모리 셀들(FN1)에 저장된 데이터 “1”과 메모리 셀들(FNB1)에 저장된 데이터 “0”을 리드하는 경우의 동작을 나타내는 것이다.
제1리드 기간(RT1)에서, 제어부(400)는 제2로우 어드레스(RA2)를 입력하여 메모리 셀 어레이 블록(BK1)의 양측의 비트 라인 아이솔레이션 게이트들(ISOG1)을 온하기 위한 전압 레벨을 가지는 비트 라인 아이솔레이션 제어신호(ISO1)를 발생하고, 공통 소스 라인(SSL1)으로 소정 전압(약 2V 정도의 전압)을 가지는 공통 소스 제어신호(SC1)를 발생한다. 로우 디코더(200)는 제1로우 어드레스(RA1)를 디코딩하여 워드 라인 (WL11)을 선택하기 위한 소정 전압(약 1.8V 또는 2V 정도의 전압)을 가지는 워드 라인 선택신호를 발생한다. 그러면, 메모리 셀 어레이 블록(BK1)의 2개의 메모리 쌍 그룹들의 NMOS트랜지스터들(N8, N10)이 온되고, 이에 따라, 비트 라인들(BL)은 전압(2V - Vtht - Vth1) 레벨로 되고, 반전 비트 라인들(BLB)은 전압(2V - Vtht - Vth0) 레벨로 된다. 여기에서, 전압(Vtht)는 NMOS트랜지스터(N8, N10)의 문턱전압을 나타내고, 전압(Vth1)은 데이터 “1”이 저장된 메모리 셀(FN1)의 문턱전압을 나타내고, 전압(Vth0)은 데이터 “0”이 저장된 메모리 셀(FNB1)의 문턱전압을 나타낸다. 그리고, 데이터 “1”이 저장된 메모리 셀(FN1)의 문턱전압은 데이터 “0”이 저장된 메모리 셀(FNB1)의 문턱전압보다 낮다. 따라서, 메모리 셀 어레이 블록(BK1)의 2개의 메모리 쌍 그룹들의 비트 라인들(BL)의 전압이 반전 비트 라인들(BLB)의 전압보다 높아지게 되어 전압 차(ΔV)가 발생된다. 이때, 비트 라인 아이솔레이션 게이트들(ISOG1)이 온되어 있으므로 센스 비트 라인들(SBL1)의 전압 또한 반전 센스 비트 라인들(SBLB)의 전압보다 높아지게 된다. 기간(RT1)에서, 도3a와 동일한 동작을 수행하여 2개의 메모리 쌍 그룹들의 비트 라인들(BL) 및 반전 비트 라인들(BLB)에 대한 충전 동작이 수행된다.
그리고, 제어부(400)는 공통 소스 라인(SSL1)으로 소정 전압(약 0V의 전압)을 가지는 공통 소스 제어신호(SC1)를 발생하고, 이에 따라, 2개의 메모리 쌍 그룹들의 NMOS트랜지스터들(N8, N10)이 오프된다. 로우 디코더(200)는 워드 선택 신호 라인(WL11)으로 네거티브 전압(약 -1.8V 또는 -2V 정도의 전압)을 가지는 워드 라인 선택신호를 발생한다.
제2리드 기간(RT2)에서, 제어부(400)는 메모리 셀 어레이 블록(BK1)의 양측에 배치된 센스 증폭기들(SA1, SA12)로 소정 전압(약 2V의 전압)의 센스 인에이블 제어전압들(LA1, LA12) 및 소정 전압(약 0V의 전압)의 센스 인에이블 제어전압들(LAB1, LAB12)을 발생한다. 그러면, 센스 증폭기들(SA1, SA12)이 센스 비트 라인들(SBL)의 “하이”레벨의 전압을 감지하여 반전 센스 비트 라인들(SBLB)을 소정 전압(약 0V의 전압) 레벨로 증폭하고, 반전 센스 비트 라인들(SBLB)의 “로우”레벨의 전압을 감지하여 센스 비트 라인들(SBL)을 소정 전압(약 2V의 전압) 레벨로 증폭한다. 이때, 비트 라인 아이솔레이션 게이트들(ISOG1)이 온되어 있으므로 비트 라인들(BL) 및 반전 비트 라인들(BLB)도 센스 비트 라인들(SBL) 및 반전 센스 비트 라인들(SBLB)과 동일한 레벨로 증폭된다. 제2리드 기간(RT2)에서, 비트 라인쌍들 (BL, BLB)과 센스 비트 라인쌍들(SBL, SBLB)에 대한 증폭 동작이 수행된다.
제3리드 기간(RT3)에서, 컬럼 디코더(300)는 컬럼 어드레스(CA)를 디코딩하여 컬럼 선택 신호 라인(CSL1)을 선택하기 위한 컬럼 선택신호를 발생한다. 그러면, 메모리 셀 어레이 블록(BK1)의 양측의 컬럼 선택 게이트들(CSG1, CSG12)이 온되어 2개의 메모리 쌍 그룹의 센스 비트 라인쌍들(SBL, SBLB)의 데이터를 데이터 입출력 라인쌍들((DO1, DOB1), (DO12, DOB12))로 전송한다.
제어부(400)는 비트 라인 아이솔레이션 게이트들(ISOG1)을 오프하기 위한 전압 레벨을 가지는 비트 라인 아이솔레이션 제어신호(ISO1)을 발생하고, 센스 인에이블 제어전압들(LA1, LAB1, LA12, LAB12)이 인가되지 않도록 차단한다. 컬럼 디코더(300)는 컬럼 선택 신호 라인(CSL1)을 선택하기 위한 컬럼 선택 신호를 비활성화하고, 로우 디코더(200)는 워드 선택신호 라인(WL11)을 선택하기 위한 워드 선택신호를 소정 전압(약 1.8V 또는 2V 정도의 전압) 레벨로 만든다.
제2 및 제3리드 기간들(RT2, RT3)에서, 증폭된 비트 라인들(BL)의 소정 전압에 응답하여 2개의 메모리 쌍 그룹들의 NMOS트랜지스터들(N7)이 온되어 제1소스 라인들(SL1)로 소정 전압(약 0V의 전압)이 인가된다. 이때, 2개의 메모리 쌍 그룹들의 메모리 셀들(FN1)의 게이트로 네거티브 전압이 인가되고 비트 라인들(BL)로 포지티브 전압이 인가되고 있으므로 메모리 셀들(FN1)에 게이트 유도 드레인 전류가 발생하여 데이터 “1”이 다시 저장된다.
제4리드 기간(RT4)에서, 도3b의 동작과 동일한 동작을 수행하여 데이터 “0”에 대한 재저장 동작을 수행한다.
도3a, B에 나타낸 방법과 마찬가지로, 도4a, B에 나타낸 방법에 의해서 데이터 라이트 및 리드 동작을 수행하게 되면 비트 라인쌍(BL, BLB)에 대한 프리차지 동작을 수행할 필요가 없다.
상술한 바와 같은 본 발명의 반도체 메모리 장치는 비트 라인(반전 비트 라인)으로 네거티브 전압을 인가함에 의해서 데이터 “0”을 라이트(재저장)하는 것이 아니라, 비트 라인(반전 비트 라인)으로의 전압 공급이 차단된 상태에서 반전 비트 라인(비트 라인)의 전압 변화를 따라 비트 라인(반전 비트 라인)의 전압이 변화함에 의해서 비트 라인(반전 비트 라인)에 네거티브 전압이 유발됨으로써 데이터 “0”이 라이트(재저장)된다.
또한, 본 발명의 반도체 메모리 장치는 데이터 리드시에 제1 및 제2소스 라인들로 소정 전압을 인가하여 비트 라인쌍에 전압 차를 유발하고, 비트 라인쌍의 전압 차를 증폭하여 데이터를 리드한다.
더군다나, 본 발명의 반도체 메모리 장치는 데이터 “1”의 라이트 동작이 임팩트 이온화가 아닌 게이트-유도 드레인 누설 전류를 이용함에 의해서도 가능하다.
상술한 도2의 실시예의 반도체 메모리 장치의 메모리 셀 어레이는 하나의 메모리 셀 어레이 블록이 선택되고, 선택된 메모리 셀 어레이 블록으로부터 2개의 데이터 쌍이 출력되는 구성을 나타내었으나, 메모리 셀 어레이는 다양한 방법으로 구성이 가능하다. 예를 들면, 2개의 메모리 셀 어레이 블록들로부터 8개의 데이터 쌍이 출력되도록 구성하는 것도 가능하다.
본 발명의 반도체 메모리 장치의 메모리 셀 어레이는 도2의 메모리 쌍 그룹의 구성을 구비하면 되고, 바람직하게는 비트 라인 아이솔레이션 게이트, 비트 라인 센스 증폭기, 및 컬럼 선택 게이트를 추가적으로 구비하여야 한다.
상술한 설명에서, 예로 든 전압 레벨은 다양한 다른 전압 레벨로 설정이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.