KR20000066734A

KR20000066734A - 플래시 이이피롬의 오토 프로그램장치 및 방법

Info

Publication number: KR20000066734A
Application number: KR1019990014037A
Authority: KR
Inventors: 서석호
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1999-04-20
Filing date: 1999-04-20
Publication date: 2000-11-15

Abstract

본 발명은 플래시 이이피롬의 오토 프로그램장치및 방법에 관한 것으로, 종래에는 프로그램과 조회의 반복에 의해 플래시메모리셀을 프로그램하기 때문에 프로그램속도가 느려지고, 또한 프로그램 종료의 기준이 되는 레퍼런스와 문턱전압과의 관계가 명확하지 않고 경험적이며, 프로그램시 플래시 메모리셀의 드레인전압이 고정되는 것이 아니어서 셀로 흐르는 전류가 클 경우 로드로 사용된 엔모스트랜지스터의 저항에 의해 전압강하가 발생하여 프로그램속도가 느려지는 문제점이 있었다. 따라서, 본 발명은 복수개의 워드라인과 복수개의 비트라인에 의해 선택되는 복수개의 플래시셀로 이루어진 메모리어레이와; 상기 복수개의 비트라인중 비트라인선택신호에 의해 하나의 비트라인을 선택하는 비트라인선택부와; 플래시셀의 프로그램시 상기 비트라인선택부에 의해 선택된 비트라인의 전압을 일정하게 유지하는 비트라인레귤레이션부와; 프로그램의 종료시점을 결정하는 레퍼런스전류를 발생하는 레퍼런스전류발생부와; 상기 비트라인에 흐르는 전류를 센싱하여 이를 상기 레퍼런스전류와 비교하여 그에따른 센싱신호를 출력하는 센스앰프와; 상기 센스앰프의 출력신호에 의해 비트라인에 인가되는 전압을 차단하도록 제어하는 데이터래치및 제어부로 구성함으로써 프로그램과 동시에 조회를 하기 때문에 프로그램펄스 인가 및 조회의 반복에 의한 프로그램방법 보다 프로그램속도를 향상시킬 수 있고, 또한 비트라인전압을 고정하지 않아서 프로그램초기에 선택된 플래시 메모리셀에 흐르는 전류가 클 경우 전압강하에 의해 프로그램속도가 저하되는 문제점을 해결할 수 있으며, 또한 워드라인의 전압과 프로그램되는 문턱전압이 일대일로 선형적으로 비례하는 관계를 가지므로 멀티레벨셀 구현에 용이하며, 또한 프로그램하고자 하는 메모리셀의 구조와 동일한 참조 메모리셀의 드레인과 콘트롤게이트에 인가되는 고정된 전압을 이용하여 참조전류를 발생시킴으로써 주변의 온도변화에 대하여 참조 메모리셀의 변화와 프로그램하고자 하는 메모리셀의 gm변화가 동일하여 복수개의 각 셀에 입력되는 전압만 변화지 않는다면 온도가 변화여도 프로그램후 모두 동일한 문턱전압을 가질수 있는 효과가 있다.

Description

플래시 이이피롬의 오토 프로그램장치 및 방법{AUTO PROGRAM APPARATUS AND METHOD FOR FLASH EEPROM}

본 발명은 플래시 이이피롬의 오토 프로그램장치및 방법에 관한 것으로, 특히 프로그램시 비트라인의 전압을 일정하게 유지시켜 프로그램속도를 빠르게 하며 플래시메모리셀에 흐르는 전류를 모니터링함과 아울러 비트라인전압을 유지시키기 위한 고전압원을 낮게 하여 저전력에서 동작이 가능하도록 한 플래시 이이피롬의 오토 프로그램장치 및 방법에 관한 것이다.

도1은 종래 플래시 메모리의 프로그램장치에 대한 구성을 보인 회로도로서, 이에 도시된 바와같이 드레인에 프로그램전압(Vpp)이 인가되고, 게이트에 프로그램인에이블신호(PGM_EN)를 인가된 제1 엔모스트랜지스터(NM1)와, 드레인과 게이트에 전원전압(VCC)이 인가된 제2 엔모스트랜지스터(NM2)와, 드레인에 상기 제2 엔모스트랜지스터(NM2)의 소스를 접속하고, 게이트에 상기 제1 엔모스트랜지스터(NM1)의 소스가 인버터(IN1)를 통해 접속되며, 소스에 상기 제1 엔모스트랜지스터(NM1)의 드레인이 접속된 제3 엔모스트랜지스터(NM3)와, 상기 제2 엔모스트랜지스터(NM2)의 소스가 비반전단자(+)에 접속되고, 반전단자(-)에 기준전압(Vref)이 인가된 센스앰프(SA1)와, 게이트에 제1 칼럼선택신호(COL_SEL0)가 인가되고, 드레인에 상기 제3 엔모스트랜지스터 (NM3)의 소스가 접속된 제4 엔모스트랜지스터(NM4)와, 게이트에 제2 칼럼선택신호(COL_SEL1)가 인가되고, 드레인에 상기 제3 엔모스트랜지스터(NM3)의 소스가 접속된 제5 엔모스트랜지스터(NM5)와, 드레인에 상기 제4 엔모스트랜지스터 (NM4)의 소스가 접속되고, 게이트에 제1 워드라인신호(Wordline0)가 인버터(IN2)를 통해 인가되며, 소스가 접지된 제1 플래시셀(FC1)과, 드레인에 상기 제5 엔모스트랜지스터(NM5)의 소스가 접속되고, 게이트에 제1 워드라인신호(Wordline0)가 인버터(IN2)를 통해 인가되며, 소스가 접지된 제2 플래시셀(FC2)과, 드레인에 상기 제4 엔모스트랜지스터(NM4)의 소스가 접속되고, 게이트에 제2 워드라인신호(Wordline1)가 인버터(IN3)를 통해 인가되며, 소스가 접지된 제3 플래시셀(FC3)과, 드레인에 상기 제5 엔모스트랜지스터(NM5)의 소스가 접속되고, 게이트에 제2 워드라인신호(Wordline1)가 인버터(IN3)를 통해 인가되며, 소스가 접지된 제4 플래시셀(FC4)로 구성되며, 이와같이 구성된 종래 장치의 동작을 설명한다.

먼저, 복수개의 플래시셀(FC1~FC4)들중 한개를 선택하기 위하여 칼럼선택신호 (COLSEL)와 워드라인신호(Wordline)를 이용하여 특정 워드라인과 비트라인을 선택한다.

이렇게 선택된 워드라인에는 특정전압(Vpp)을 인가한후 프로그램인에이블신호 (PGM_EN)에 일정기간 프로그램펄스를 인가하여 플래시셀 (FC1~FC4)을 프로그램한후 센스앰프(SA1)를 이용하여 선택된 플래시셀(FC1~FC4)의 프로그램여부를 기준전압 (Vref)과 비교한다.

만약, 상기 센스앰프(SA1)의 비교결과 프로그램이 안되었다면 프로그램펄스를 다시 인가하여 조회를 반복한후 프로그램동작을 완료한다.

이때, 상기 프로그램전에 선택된 플래시셀(FC1~FC4)을 소거하고, 프로그램과 조회시 워드라인전압은 변화하며, 일반적으로 프로그램시 워드라인에 인가되는 전압이 조회시 워드라인에 인가되는 전압보다 높다.

도2은 종래 플래시 메모리의 프로그램장치에 대한 다른 실시예의 구성을 보인 회로도로서, 이에 도시된 바와같이 드레인에 프로그램전압(Vpp)이 인가되고, 게이트에 로드제어신호가 인가된 제1 엔모스트랜지스터(NM1)와, 드레인에 상기 제1 엔모스트랜지스터(NM1)의 소스가 접속되고, 게이트에 로드제어신호가 인가된 제2 엔모스트랜지스터(NM2)와, 드레인에 상기 제2 엔모스트랜지스터(NM2)의 소스가 접속되고, 게이트에 제1 칼럼선택신호(COL_SEL0)가 인가된 제3 엔모스트랜지스터(NM3)와, 드레인에 상기 제2 엔모스트랜지스터(NM2)의 소스가 접속되고, 게이트에 제2 칼럼선택신호 (COL_SEL1)가 인가된 제4 엔모스트랜지스터(NM4)와, 드레인에 상기 제3 엔모스트랜지스터(NM3)의 소스가 접속되고,게이트에 워드라인신호(Wordline)가 인버터(IN1)를 통해 인가되며, 소스가 접지된 제1 플래시셀(FC1)과, 드레인에 상기 제4 엔모스트랜지스터(NM4)의 소스가 접속되고, 게이트에 워드라인신호(Wordline)가 인버터(IN)를 통해 인가되며, 소스가 접지된 제2 플래시셀(FC2)과, 게이트와 드레인에 전원전압(VCC)이 인가된 제5 엔모스트랜지스터(NM5)와, 게이트에 상기 제2 엔모스트랜지스터(NM2)의 소스가 접속되고, 드레인에 상기 제5 엔모스트랜지스터(NM5)의 소스가 접속되고, 소스가 접지된 제6 엔모스트랜지스터(NM6)와, 비반전단자(+)에 상기 제6 엔모스트랜지스터(NM6)의 드레인을 접속하고, 반전단자(-)에 기준전압(Vref)이 인가된 센스앰프(SA)와, 상기 센스앰프(SA)의 출력신호와 데이터를 입력받아 로드제어신호를 출력하는 로드제어부(10)로 구성되며, 이와같이 구성된 종래 장치의 동작을 설명한다.

먼저, 프로그램과 조회의 반복을 피하기 위하여 워드라인신호(Wordline)과 비트라인신호(COL_SEL)를 이용하여 특정 플래시셀(FC1,FC2)을 선택한후 프로그램펄스를 인가하여 프로그램을 시작함과 동시에 셀에 흐르는 전류의 변화에 의해 제1,제2 엔모스트랜지스터(NM1,NM2)의 출력전압의 변화를 제6 엔모스트랜지스터(NM6)의 게이트에 인가한다.

그러면, 상기 제6 엔모스트랜지스터(NM6)는 상기 제1,제2 엔모스트랜지스터 (NM1,NM2)의 출력전압의 변화에 의해 온/오프 제어되어 전류를 생성한후 다시 제5 엔모스트랜지스터(NM5)의 로드에 의해 전압으로 변경되어 센스앰프(SA)의 비반전단자(+)에 인가된다.

그러면, 상기 센스앰프(SA)는 반전단자(-)에 인가된 기준전압(Vref)과 비교하여 그 결과를 로드제어부(10)의 입력으로 피이드백하여 특정 문턱전압에서 제1,제2 엔모스트랜지스터(NM1,NM2)의 게이트에 저전위를 인가하여 프로그램전압(Vpp)을 차단하고, 이에 의해 선택된 플래시셀(FC1,FC2)의 드레인에 인가된 전압을 차단하여 프로그램을 종료한다.

만약, 메모리셀의 소거된 문턱전압이 낮아져서 프로그램시작시 고전류가 흐를경우 선택된 플래시셀(FC1,FC2)의 드레인측 전류가 낮아져서 프로그램속도가 저하된다.

그러나, 상기와 같이 동작하는 종래 장치는 프로그램과 조회의 반복에 의해 플래시메모리셀을 프로그램하기 때문에 프로그램속도가 느려지고, 또한 프로그램 종료의 기준이 되는 레퍼런스와 문턱전압과의 관계가 명확하지 않고 경험적이며, 프로그램시 플래시 메모리셀의 드레인전압이 고정되는 것이 아니어서 셀로 흐르는 전류가 클 경우 로드로 사용된 엔모스트랜지스터의 저항에 의해 전압강하가 발생하여 프로그램속도가 느려지는 문제점이 있었다.

따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 프로그램시 비트라인의 전압을 일정하게 유지시켜 프로그램속도를 빠르게 하며 플래시메모리셀에 흐르는 전류를 모니터링함과 아울러 비트라인전압을 유지시키기 위한 고전압원을 낮게 하여 저전력에서 동작이 가능하도록 한 플래시 이이피롬의 오토 프로그램장치 및 방법을 제공함에 그 목적이 있다.

도1은 종래 플래시 이이피롬의 프로그램장치에 대한 일실시예의 구성을 보인 회로도.

도2는 종래 플래시 이이피롬의 프로그램장치에 대한 일실시예의 구성을 보인 회로도.

도3은 본 발명 플래시 이이피롬의 오토 프로그램장치에 대한 실시예의 구성을 보인 회로도.

도4는 도3에 있어서, 데이터래치및 제어부(600)의 구성을 보인 회로도.

도5는 도3에 있어서, 오토 프로그램시 각 신호의 타이밍도.

도6은 본 발명 플래시 이이피롬의 오토 프로그램방법에 대한 동작흐름도.

도7은 본 발명 플래시 이이피롬의 오토 프로그램장치에 대한 다른 실시예의 구성을 보인 회로도.

도8은 본 발명 플래시 이이피롬의 오토 프로그램장치에 대한 다른 실시예의 구성을 보인 회로도.

*****도면의 주요부분에 대한 부호의 설명*****

100:메모리어레이 200:비트라인선택부

300:비트라인레귤레이션부 400:레퍼런스전류발생부

500:센스앰프 600:데이터래치및 제어부

상기와 같은 목적을 달성하기 위한 본 발명은 복수개의 워드라인과 복수개의 비트라인에 의해 선택되는 복수개의 플래시셀로 이루어진 메모리어레이와; 상기 복수개의 비트라인중 비트라인선택신호에 의해 하나의 비트라인을 선택하는 비트라인선택부(200)와; 플래시셀의 프로그램시 상기 비트라인선택부(200)에 의해 선택된 비트라인의 전압을 일정하게 유지하는 비트라인레귤레이션부(300)와; 프로그램의 종료시점을 결정하는 레퍼런스전류를 발생하는 레퍼런스전류발생부(400)와; 상기 비트라인에 흐르는 전류를 센싱하여 이를 상기 레퍼런스전류와 비교하여 그에따른 센싱신호를 출력하는 센스앰프(500)와; 상기 센스앰프(500)의 출력신호에 의해 비트라인에 인가되는 전압을 차단하도록 제어하는 데이터래치및 제어부(600)로 구성한 것을 특징으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명은 워드라인과 비트라인을 이용하여 플래시셀을 선택하는 제1 단계와; 프로그램종료를 위한 레퍼런스전류를 발생하는 제2 단계와; 프로그램하기 위한 플래시셀의 워드라인에 문턱전압에 상응하는 워드라인전압을 인가하는 제3 단계와; 데이터래치에 프로그램정보를 저장한후 선택된 비트라인에 프로그램전압을 인가하여 프로그램을 수행하는 제4 단계와; 플래시셀과 레퍼런스셀의 채널에 흐르는 전류를 비교하여 두전류가 같아지면 데이터래치의 상태를 반전시켜 상기 플래시셀의 비트라인전압을 차단하여 프로그램을 종료하는 제5 단계로 수행함을 특징으로 한다.

이하, 본 발명에 의한 플래시 메모리의 프로그램장치 및 방법에 대한 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.

도3은 본 발명 플래시 메모리의 오토프로그램장치에 대한 실시예의 구성을 보인 회로도로서, 이에 도시한 바와같이 복수개의 워드라인(WL)과 복수개의 비트라인(BL)에 의해 선택되는 복수개의 플래시셀(FC)로 이루어진 메모리어레이(100)와; 상기 복수개의 비트라인(BL)중 비트라인선택신호에 의해 하나의 비트라인(BL)을 선택하는 비트라인선택부(200)와; 플래시셀(FC)의 프로그램시 상기 비트라인선택부(200)에 의해 선택된 비트라인(BL)의 전압을 일정하게 유지하는 비트라인레귤레이션부 (300)와; 프로그램의 종료시점을 결정하는 레퍼런스전류(Iref)를 발생하는 레퍼런스전류발생부(400)와; 상기 비트라인(BL)에 흐르는 전류를 센싱하여 이를 상기 레퍼런스전류(Iref)와 비교하여 그에 따른 센싱신호를 출력하는 센스앰프(500)와; 상기 센스앰프(500)의 출력신호와 센스앰프인에이블신호(SA_EN) 및 데이터입력신호 (DATA_EN)와 래치인에이블신호(Latch_EN)를 입력받아 그에 따라 비트라인(BL)에 인가되는 전압을 차단하도록 제어하는 데이터래치및 제어부(600)로 구성한다.

상기 비트라인레귤레이션부(300)는 프로그램전압(Vpp)이 소스에 인가되고, 노드A에 게이트와 드레인이 접속된 제1 피모스트랜지스터(PM11)와, 게이트에 비트라인전압 (Vbl)이 인가되고, 드레인에 상기 노드A가 접속된 제1 엔모스트랜지스터(NM10)와, 게이트에 제어바신호(/STOP)가 인가되고, 소스가 접지되며, 드레인에 상기 제1 엔모스트랜지스터(NM10)의 소스가 접속된 제2 엔모스트랜지스터(NM0)와, 소스에 프로그램전압이 인가되고, 게이트에 노드A가 접속된 제2 피모스트랜지스터(PM12)와, 게이트에 비트라인전압(Vbl)이 인가되고, 드레인에 상기 제2 피모스트랜지스터(PM12)의 드레인이 접속되며, 소스에 상기 제2 엔모스트랜지스터(NM0)의 드레인이 접속된 제3 엔모스트랜지스터(NM11)와, 소스에 프로그램전압(Vpp)이 인가되고, 드레인이 상기 노드A에 접속되며, 제어신호(STOP)가 인버터(IN0)를 통해 게이트에 인가된 제3 피모스트랜지스터(PM10)와, 상기 노드A에 게이트가 인가되고, 드레인에 상기 제3 엔모스트랜지스터(NM11)의 게이트가 접속되고, 소스측에서 전류를 발생하는 제4 피모스트랜지스터(PM0)로 구성한다.

상기 센스앰프(500)는 소스에 프로그램전압(Vpp)이 인가되고, 게이트와 드레인이 공통접속된 제1 피모스트랜지스터(PM13)와, 소스에 프로그램전압(Vpp)이 인가되고, 게이트에 상기 제1 피모스트랜지스터(PM13)의 게이트가 접속된 제3 피모스트랜지스터(PM14)와, 게이트에 레퍼런스전류(Iref)가 인가되고, 소스가 접지되며, 드레인에 상기 제3 피모스트랜지스터(PM14)의 드레인이 접속된 제1 엔모스트랜지스터(NM12)와, 상기 제1 엔모스트랜지스터(NM12)의 드레인측에서 센스신호(SENSE_OUT)가 출력되도록 구성한다.

상기 레퍼런스전류발생부(400)는 전원전압(VCC)이 소스에 인가되고, 게이트가 노드B에 접속된 제1 피모스트랜지스터 (PM15)와, 소스가 접지되고, 게이트와 드레인이 상기 제1 피모스트랜지스터(PM15)의 드레인에 공통접속된 제1 엔모스트랜지스터(NM13)와, 소스에 전원전압(VCC)이 인가되고, 게이트와 드레인이 노드B에 접속된 제2 피모스트랜지스터(PM16)와, 드레인에 상기 노드B가 접속되고, 소스가 인버터 (IN1)를 통해 게이트에 접속된 제2 엔모스트랜지스터(NM14)와, 드레인에 상기 엔모스트랜지스터(NM14)의 소스가 접속되고, 게이트에 레퍼런스전압(Vref)이 인가되며, 소스가 접지된 레퍼런스셀(RC)로 구성한다.

도4는 상기 데이터래치및 제어부(600)의 구성을 보인 회로도로서, 이에 도시한 바와같이 전원전압(VCC)이 소스에 인가되고, 게이트에 센스신호(SENSE_OUT)가 인가된 제1 피모스트랜지스터(PM20)와, 게이트에 센스앰프인에이블신호(SA_EN)가 인버터 (IN20)를 통해 인가되고, 소스에 상기 제1 피모스트랜지스터(PM20)의 드레인이 접속되며, 드레인에 노드D가 접속된 제2 피모스트랜지스터(PM21)와, 상기 노드D에 래치로 접속된 인버터(IN21),(IN22)와, 드레인에 데이터입력신호(Data_IN)가 인가되고, 게이트에 래치인에이블신호(Latch_EN)가 인가되며, 소스에 상기 노드D가 접속된 제1 엔모스트랜지스터(NM20)와, 상기 인버터(IN22)의 출력신호를 반전하여 출력하는 인버터(IN23)로 구성하며, 이와같이 구성한 본 발명의 동작을 설명한다.

먼저, 메모리어레이(100)의 플래시셀(FC)은 소스와 드레인 사이에 채널이 존재하고, 그 채널위에는 플로팅게이트가 존재하여 이 플로팅게이트에 저장되는 전하의 양이 채널의 문턱전압을 결정하게 되는데, 이러한 플래시셀(FC)을 프로그램하기 위해서는 우선 메모리셀을 소거하는 동작을 시작한다.

이때, 만일 메모리어레이(100)가 노아(NOR) 어레이라면 과잉소거에 의해 선택되지 않는 워드라인에 있는 셀이 선택된 것처럼 동작하여 센싱에러를 발생시키는 경우가 없어야 한다.

우선, 선택된 워드라인에는 플래시셀(FC)의 문턱전압보다 높은 전압을 인가하고, 비트라인선택부(200)를 이용하여 복수개의 비트라인(BL) 중 한개의 비트라인(BL)을 선택하여 비트라인레귤레이션부(300)에 연결하게 된다.

이때, 상기 비트라인(BL)은 드레인의 전압이 플래시셀(FC)의 문턱전압보다 높기 때문에 선택된 셀에 의해서 그라운드상태가 된다.

상기와 같은 상태는 프로그램을 시작하기 전에 제어신호(STOP)가 '하이'상태가 되어 비트라인레귤레이션부(300)는 '하이'를 출력하게 되고, 이에 의해 피모스트랜지스터 (PM0)는 턴오프 상태에 있는 것을 가정한다.

그리고, 데이터입력신호(DATA_IN)를 '0'으로 입력하고, 래치인에이블신호 (Latch_EN)를 '로우' 상태에서 '하이'신호로 인가하면, 노드D가 로우상태가 되어 래치에는 '0'이 입력되어 제어신호(STOP)는 '하이'로 출력된다.

이에 따라, 비트라인레귤레이션부(300)는 액티브상태가 되어 피모스트랜지스터 (PM0)의 게이트에 노드A의 전위가 인가되어 피이드백루프가 형성되고, 그러면 노드C에는 비트라인전압(Vbl)이 인가되어 선택된 비트라인(BL)에는 플래시셀(FC)을 프로그램하기 위한 충분한 고정된 전압(Vbl)이 인가되며, 이에 의해 문턱전압과 워드라인전압(Vwl)의 차이만큼 전류가 흐른다.

이때, 센스앰프(500)는 비트라인(BL)에 흐르는 전류와 레퍼런스셀(RC)에 의해 발생된 레퍼런스전류(Iref)를 비교한다.

즉, 프로그램 초기에는 선택된 플래시셀(FC)로 흐르는 전류가 레퍼런스전류(Iref)보다 커서 상기 센스앰프(500)의 출력신호(SENSE_OUT)는 하이상태를 유지한다.

이때, 상기 센스앰프(500)의 출력신호(SENSE_OUT)가 하이상태이면, 도4와 같은 데이터래치및 제어부(600)의 래치 과정의 상태, 즉 프로그램을 위하여 노드D가 '0'상태를 유지한다.

이후, 시간이 지남에 따라 플래시셀(FC)은 문턱전압이 점차로 올라가서 비트라인(BL)에 흐르는 전류가 감소된다.

그리고, 비트라인(BL)에 흐르는 전류가 레퍼런스전류(Iref)와 같아지는 시점에서 상기 센스앰프(500)의 출력신호(SENSE_OUT)가 로우상태가 되고, 데이터래치및 제어부(600)의 노드D가 '0'에서 '1'로 변화하게 되며, 이에 따라 제어신호(STOP)가 '로우'에서 '하이'가 되어 피모스트랜지스터(PM10)는 턴온되고, 이로 인해 피모스트랜지스터(PM0)는 턴오프되어 노드C에는 더이상 비트라인전압(Vbl)과 동일한 전압이 더 이상 인가되지 않아 그라운드상태로 변화하며, 이에 따라 프로그램을 종료하게 된다.

즉, 센스앰프(500)의 출력신호(SENSE_OUT)는 플래시셀(FC)에 흐르는 전류가 비교되는 레퍼런스전류(Iref)보다 크면 하이레벨이 되어 피모스트랜지스터(PM20)를 오프시키고, 반대로 작거나 같으면 상기 피모스트랜지스터(PM20)를 턴온시켜 노드D가 하이상태로 되어 프로그램이 종료된다.

여기서, 도6은 오토프로그램을 위한 타이밍도로서, 센스앰프인에이블신호(SA_EN)를 래치인에이블신호(Latch_EN) 다음에 액티브 상태로 만든 것은 선택된 비트라인의 전압이 0V에서 비트라인전압(Vbl) 레벨로 상승한후 센스앰프(500)의 출력이 셋업되는 시간지연이 있기 때문이다.

그리고, 도7은 본 발명 오프프로그램밍 방법에 대한 동작흐름도로서, 이에 도시한 바와같이 워드라인(WL)과 비트라인(BL)을 이용하여 플래시셀(FC)을 선택하는 단계와, 프로그램종료를 위한 레퍼런스전류(Iref)를 발생하는 단계와, 프로그램하기 위한 플래시셀(FC)의 워드라인(WL)에 문턱전압에 상응하는 워드라인전압(Vwl)을 인가하는 단계와, 데이터래치에 프로그램정보를 저장한후 선택된 비트라인(BL)에 프로그램전압(Vpp)을 인가하여 프로그램을 수행하는 단계와; 플래시셀(FC)과 레퍼런스셀(RC)의 채널에 흐르는 전류를 비교하여 두 전류가 같아지면 데이터래치의 상태를 반전시켜 상기 플래시셀(FC)의 비트라인전압(Vbl)을 차단하여 프로그램을 종료하는 단계로 수행한다.

여기서, 오토프로그램방식을 적용하여 프로그램을 종료한후, 프로그램되는 셀의 문턱전압을 구하면 아래의 수식으로 구한다.

VTP=VWL +상수 --------식(1)

이때, VTP는 프로그램후의 문턱전압이고, VWL은 선택된 플래시셀의 게이트에 인가되는 워드라인전압이며, 상수는 레퍼런스셀의 문턱전압과 게이트에 인가된 레퍼런스전압의 함수인 레퍼런스전류와 선택된 플래시셀의 커플링상수로, 그 커플링상수는 인가된 드레인전압에 의해 결정되며 고정된 값을 갖는다.

따라서, 상기 식(1)에서 프로그램되는 메모리셀의 문턱전압(VTP)은 워드라인전압 (Vwl)과 일차 비례하는 관계를 가지며, 각각의 메모리셀의 커플링상수가 동일하면 모든 메모리셀은 동일한 문턱전압을 가지게 되고, 이에 의해 프로그램후 각 셀의 프로그램전의 초기 문턱전압과 무관하게 모두 동일한 문턱전압으로 수렴한다.

만일, 문턱전압의 레벨을 여러개 만들고 워드라인의 전압을 복수개 두면 일대일로 대응하는 복수개의 문턱전압을 만들수 있어서 멀티레벨셀 구현에 용이하다.

또한, 레퍼런스셀(RC)의 게이트에 인가되는 전압을 이용하여 레퍼런스전류(Iref)를 공급함으로써 인가되는 전압이 고정적일 경우 주변 온도변화에 의해 프로그램하고자 하는 플래시셀(FC)의 변화와 동일한 방향으로 레퍼런스전류(Iref)를 발생시켜 칩의 동작시 온도변화와 무관하게 고정된 문턱전압을 프로그램할 수 있다.

도7은 본 발명 플래시 이이피롬의 오토 프로그램장치에 대한 다른 실시예의 구성을 보인 회로도로서, 이에 도시된 바와같이 일반적인 구성은 상기 도3과 동일하다.

다만, 도3에서 센스앰프(500)의 피모스트랜지스터(PM13)를 제거하고 피모스트랜지스터(PM100)의 게이트에 직접 비트라인레귤레이션부(300)의 출력을 인가하여 센스앰프(500)의 입력전류 소스로 활용하는 것이 다른데, 이와같은 장치는 비트라인전압(Vbl)을 비트라인(BL)에 인가하도록 하는 프로그램전압(Vpp)의 크기를 줄일 수 있다.

그리고, 도8은 본 발명 플래시 이이피롬의 오토 프로그램장치에 대한 다른 실시예의 구성을 보인 회로도로서, 이에 도시된 바와같이 일반적인 구성은 상기 도3과 동일하며, 다만 비트라인레귤레이션부(300)의 피모스트랜지스터(PM0)를 엔모스트랜지스터 (NM100)로 대체하고, 그 엔모스트랜지스터(NM100)의 게이트에는 차동증폭기의 반대 위상의 출력단을 연결하여 비트라인선택부(200)의 출력단에 프로그램동작시 비트라인전압(Vbl)이 인가된다.

이상에서 상세히 설명한 바와같이 본 발명은 프로그램과 동시에 조회를 하기 때문에 프로그램펄스 인가 및 조회의 반복에 의한 프로그램방법 보다 프로그램속도를 향상시킬 수 있고, 또한 비트라인전압을 고정하지 않아서 프로그램초기에 선택된 플래시 메모리셀에 흐르는 전류가 클 경우 전압강하에 의해 프로그램속도가 저하되는 문제점을 해결할 수 있으며, 또한 워드라인의 전압과 프로그램되는 문턱전압이 일대일로 선형적으로 비례하는 관계를 가지므로 멀티레벨셀 구현에 용이하며, 또한 프로그램하고자 하는 메모리셀의 구조와 동일한 참조 메모리셀의 드레인과 콘트롤게이트에 인가되는 고정된 전압을 이용하여 참조전류를 발생시킴으로써 주변의 온도변화에 대하여 참조 메모리셀의 변화와 프로그램하고자 하는 메모리셀의 gm변화가 동일하여 복수개의 각 셀에 입력되는 전압만 변화지 않는다면 온도가 변화여도 프로그램후 모두 동일한 문턱전압을 가질수 있는 효과가 있다.

Claims

복수개의 워드라인과 복수개의 비트라인에 의해 선택되는 복수개의 플래시셀로 이루어진 메모리어레이(100)와; 상기 복수개의 비트라인중 비트라인선택신호에 의해 하나의 비트라인을 선택하는 비트라인선택부(200)와; 플래시셀의 프로그램시 상기 비트라인선택부(200)에 의해 선택된 비트라인의 전압을 일정하게 유지하는 비트라인레귤레이션부(300)와; 프로그램의 종료시점을 결정하는 레퍼런스전류를 발생하는 레퍼런스전류발생부(400)와; 상기 비트라인에 흐르는 전류를 센싱하여 이를 상기 레퍼런스전류와 비교하여 그에따른 센싱신호를 출력하는 센스앰프(500)와; 상기 센스앰프(500)의 출력신호와 센스앰프인에이블신호 및 데이터입력신호와 래치인에이블신호를 입력받아 그에 따라 비트라인에 인가되는 전압을 차단하도록 제어하는 데이터래치및 제어부(600)로 구성한 것을 특징으로 하는 플래시 이이피롬의 오토 프로그램장치.
제1 항에 있어서, 비트라인레귤레이션부(300)는 프로그램전압(Vpp)이 소스에 인가되고, 노드A에 게이트와 드레인이 접속된 제1 피모스트랜지스터(PM11)와, 게이트에 비트라인전압(Vbl)이 인가되고, 드레인에 상기 노드A가 접속된 제1 엔모스트랜지스터 (NM10)와, 게이트에 제어바신호(/STOP)가 인가되고, 소스가 접지되며, 드레인에 상기 제1 엔모스트랜지스터(NM10)의 소스가 접속된 제2 엔모스트랜지스터(NM0)와, 소스에 프로그램전압이 인가되고, 게이트에 노드A가 접속된 제2 피모스트랜지스터 (PM12)와, 게이트에 비트라인전압이 인가되고, 드레인에 상기 제2 피모스트랜지스터(PM12)의 드레인이 접속되며, 소스에 상기 제2 엔모스트랜지스터(NM0)의 드레인이 접속된 제3 엔모스트랜지스터(NM11)와, 소스에 프로그램전압(Vpp)이 인가되고, 드레인이 상기 노드A에 접속되며, 제어신호(STOP)가 인버터(IN0)를 통해 게이트에 인가된 제3 피모스트랜지스터(PM10)와, 상기 노드A에 게이트가 접속되고, 드레인에 상기 제3 엔모스트랜지스터(NM11)의 게이트가 접속되며, 소스측에서 전류를 발생하는 제4 피모스트랜지스터(PM0)로 구성한 것을 특징으로 하는 플래시 이이피롬의 오토 프로그램장치.
제1 항에 있어서, 비트라인레귤레이션부(300)는 프로그램전압(Vpp)이 소스에 인가되고, 노드A에 게이트와 드레인이 접속된 제1 피모스트랜지스터(PM11)와, 게이트에 비트라인전압(Vbl)이 인가되고, 드레인에 상기 노드A가 접속된 제1 엔모스트랜지스터 (NM10)와, 게이트에 제어바신호(/STOP)가 인가되고, 소스가 접지되며, 드레인에 상기 제1 엔모스트랜지스터(NM10)의 소스가 접속된 제2 엔모스트랜지스터(NM0)와, 소스에 프로그램전압이 인가되고, 게이트에 노드A가 접속된 제2 피모스트랜지스터 (PM12)와, 게이트에 비트라인전압이 인가되고, 드레인에 상기 제2 피모스트랜지스터(PM12)의 드레인이 접속되며, 소스에 상기 제2 엔모스트랜지스터(NM0)의 드레인이 접속된 제3 엔모스트랜지스터(NM11)와, 소스가 접지되고, 드레인이 상기 노드A에 접속되며, 제어신호(STOP)가 게이트에 인가된 제4 엔모스트랜지스터(NM101)와, 상기 노드A에 게이트가 접속되고, 소스에 상기 제3 엔모스트랜지스터(NM11)의 게이트가 접속되고, 드레인측에서 전류를 발생하는 제5 엔모스트랜지스터(NM100)로 구성한 것을 특징으로 하는 플래시 이이피롬의 오토 프로그램장치.
제1 항에 있어서, 센스앰프(500)는 소스에 프로그램전압(Vpp)이 인가되고, 게이트와 드레인이 공통접속된 제1 피모스트랜지스터(PM13)와, 소스에 프로그램전압 (Vpp)이 인가되고, 게이트에 상기 제1 피모스트랜지스터(PM13)의 게이트가 접속된 제3 피모스트랜지스터(PM14)와, 게이트에 레퍼런스전류가 인가되고, 소스가 접지되며, 드레인에 상기 제3 피모스트랜지스터(PM14)의 드레인이 접속된 제1 엔모스트랜지스터 (NM12)와, 상기 제1 엔모스트랜지스터(NM12)의 드레인측에서 센스신호 (SENSE)가 출력되도록 구성한 것을 특징으로 하는 플래시 이이피롬의 오토프로그램장치.
제1 항에 있어서, 센스앰프(500)는 게이트에 비트라인레귤레이션부(300)의 출력신호가 인가되고, 소스에 프로그램전압(Vpp)이 인가된 제1 피모스트랜지스터(PM100)와, 드레인에 상기 제1 피모스트랜지스터(PM100)의 드레인이 접속되고, 게이트에 레퍼런스전압(Vref)이 인가되며, 소스가 접지된 제1 엔모스트랜지스터(NM100)로 구성한 것을 특징으로 하는 플래시 이이피롬의 오토 프로그램장치.
제1 항에 있어서, 레퍼런스전류발생부(400)는 전원전압(VCC)이 소스에 인가되고, 게이트가 노드B에 접속된 제1 피모스트랜지스터 (PM15)와, 소스가 접지되고 게이트와 드레인이 상기 제1 피모스트랜지스터(PM15)의 드레인에 공통접속된 제1 엔모스트랜지스터(NM13)와, 소스에 전원전압(VCC)이 인가되고, 게이트와 드레인이 노드B에 접속된 제2 피모스트랜지스터(PM16)와, 드레인에 상기 노드B가 접속되고, 소스가 인버터(IN1)를 통해 게이트에 접속된 제2 엔모스트랜지스터(NM14)와, 드레인에 상기 엔모스트랜지스터(NM14)의 소스가 접속되고, 게이트에 레퍼런스전압(Vref)이 인가되며, 소스가 접지된 레퍼런스셀(RC)로 구성한 것을 특징으로 하는 플래시 이이피롬의 오토 프로그램장치.
제1 항에 있어서, 데이터래치및 제어부(600)는 전원전압(VCC)이 소스에 인가되고, 게이트에 센스신호(SENSE_OUT)가 인가된 제1 피모스트랜지스터(PM20)와, 게이트에 센스앰프인에이블신호(SA_EN)가 인버터(IN20)를 통해 인가되고, 소스에 상기 제1 피모스트랜지스터(PM20)의 드레인이 접속되며, 드레인에 노드D가 접속된 제2 피모스트랜지스터(PM21)와, 상기 노드D에 래치로 접속된 인버터(IN21),(IN22)와, 드레인에 데이터입력신호(Data_IN)가 인가되고, 게이트에 래치인에이블신호(Latch_EN)가 인가되며, 소스에 상기 노드D가 접속된 제1 엔모스트랜지스터(NM20)와, 상기 인버터(IN22)의 출력신호를 반전하여 출력하는 인버터(IN23)로 구성한 것을 특징으로 하는 플래시 이이피롬의 오토 프로그램장치.
워드라인과 비트라인을 이용하여 플래시셀을 선택하는 제1 단계와, 프로그램종료를 위한 레퍼런스전류를 발생하는 제2 단계와, 프로그램하기 위한 플래시셀의 워드라인에 문턱전압에 상응하는 워드라인전압을 인가하는 제3 단계와, 데이터래치에 프로그램정보를 저장한후 선택된 비트라인에 프로그램전압을 인가하여 프로그램을 수행하는 제4 단계와; 플래시셀과 레퍼런스셀의 채널에 흐르는 전류를 비교하여 두전류가 같아지면 래치된 데이터의 상태를 반전시켜 상기 플래시셀의 비트라인전압을 차단하여 프로그램을 종료하는 제5 단계로 수행함을 특징으로 하는 플래시 이이피롬의 오토 프로그램방법.