TW543145B - A thin film transistor array panel and a method of the same - Google Patents

A thin film transistor array panel and a method of the same Download PDF

Info

Publication number
TW543145B
TW543145B TW091102456A TW91102456A TW543145B TW 543145 B TW543145 B TW 543145B TW 091102456 A TW091102456 A TW 091102456A TW 91102456 A TW91102456 A TW 91102456A TW 543145 B TW543145 B TW 543145B
Authority
TW
Taiwan
Prior art keywords
gate
inspection
signal line
film transistor
data
Prior art date
Application number
TW091102456A
Other languages
English (en)
Inventor
Yong-Kyu Jang
Won-Kyu Lee
Jin Jeon
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020010062619A external-priority patent/KR100816336B1/ko
Priority claimed from KR1020010081049A external-priority patent/KR100864487B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW543145B publication Critical patent/TW543145B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

543145 A7 B7 五、發明説明（1 ) 發明背景 (a) 發明領域 本發明係關於薄膜電晶體陣列面板，尤指一種在整合有 閘極驅動電路之薄膜電晶體陣列面板中之目視檢驗構件及 執行目視檢驗之方法。 (b) 相關技藝說明 薄膜電晶體陣列面板係作為一電路面板，用以在 LCD(液晶顯示器）或有機EL顯示器（有機冷光顯示器）等中 獨立地驅動每一個像素。在薄膜電晶體面板中，形成一用 於轉換掃描信號之掃描信號線或閘極線及一用於轉換影像 信號之影像信號線或資料線。同樣地，一連接至閘極線和 資料線之薄膜電晶體、一連接至該薄膜電晶體之像素電 極、一用於覆蓋並絕緣閘極線之閘極絕緣層以及一覆蓋並 絕緣該薄膜電晶體與資料線之保護層亦形成於該薄膜電晶 體面板中。薄膜電晶體包含一連同作為部分閘極線之閘極 電極形成通道之半導體層、源極電極與作為部分資料線之 源極電極、閘極絕緣層及保護層。薄膜電晶體係一種切換 元件，其取決於經由閘極線傳送之掃描信號使影像信號經 由資料線傳送至像素電極。 LCD係使用此一傳膜電晶體面板之典型代表，且大部分 呈反射型或半透射型之中小型LCD，特別使用C〇G(玻璃 上覆晶片）型式。在此實例中，目視檢驗（VI)或粗略測試 (GT)係在COG 1C(積體電路）安裝處理之前予以完成以便節 省昂貴的COG 1C、極化器及補償膜並提升良率。由於先 -5- 本紙張尺度適用中國国家標準(CNS) A4規格(210X297公釐) 543145 A7 B7 五 、發明説明（2 得在昂貴的設備上投資且接著需要長處理時間，故難以使 GT應用於實際處理。另外，現存VI係在形成一條連接該 等COG端之間之閘極線和資料線或連接至其反侧用以執行 VI之導線之後予以執行，一連同一面板之鑽石切割或一雷 射切割係用於使導線分開用以檢驗。在此實例中，於此一 切割處理時，存在著產生污染粒子或導線經由切割侧受到 侵蝕的問題，且可靠度從而衰減。 在此期間，近年來已使用一種直接在薄膜電晶體上形成 部分或所有積體電路的方法。·就此實例而論，有一種多晶 矽薄膜電晶體面板（Poly TFT Panel)及一種非結晶驅動積體 電路面板（a-si IC Panel)。此直接在TFT面板上形成所有驅 動1C的方法可藉由TFT本身執行GT。然而，直接在TFT面 板上形成驅動1C之一部分的方法則需要昂貴的設備用以執 行GT。因此，VI雖有優點，但卻因一驅動1C係成於TFT上 而難以如傳統方法般地在檢驗之後使用雷射切割。這是因 為驅動1C在雷射切割上有阻礙的作用，且為了形成TFT面 板及尺寸相同之彩色濾光面板，無法輕易得到雷射切割所 需的空間。 發明概述 本發明之一目的為藉由解決問題提升液晶顯示器的可靠 度。 本發明之另一目的為提供在一形成有驅動積體電路的薄 膜電晶體中所用於執行目視檢驗之構件。 本發明之另一目的為提供在一形成有驅動積體電路的薄 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
線
543145 A7 B7 五、發明説明（3 ) 膜電晶體中所用於執行目視檢驗之方法。 為了達成該等目的，在本發明中，一用於VI的邏輯電路 係連接於一閘極驅動電路與一閘極線之間，並用以施加一 閘極檢驗信號。 細節為形成一包含一具有一顯示區和一圍繞區之絕緣基 底之薄膜電晶體面板、一形成於絕緣基底上的第一信號 線、一形成於絕緣基底上並與第一信號線絕緣且交錯用以 界定顯示區之第二基底、複數條形成於絕緣基底之圍繞區 上並連接至一 VQff電壓施加端之驅動信號線、複數條形成 於絕緣基底之圍繞區上之檢驗信號線、一具有耦接至第一 信號線之汲極電極之用於檢驗之第一薄膜電晶體、一耦接 至任一檢驗信號線之源極電極和一耦接至任一驅動信號線 之閘極電極、以及一具有一耦接至第二信號線之汲極電極 之用於檢驗之第二薄膜電晶體、一耦接至任一檢驗信號線 之源極電極和一耦接至任一驅動信號線之閘極電極。 在此實例中，連接至第二薄膜電晶體用於檢驗之檢驗信 號線包含一第一檢驗信號線和一第二檢驗信號線，且此處 用於檢驗之第二薄膜電晶體可輪流連接至第一檢驗信號線 和第二檢驗信號線。連接至第一薄膜電晶體用於檢驗之第 一檢驗信號線包含第三和第四檢驗信號線，且此處用於檢 驗之第一薄膜電晶體可輪流連接至第三檢驗信號線和第四 檢驗信號線。 另外，連接至第二薄膜電晶體用於檢驗之檢驗信號線包 含第一、第二和第三檢驗信號線，且此處用於檢驗之第二 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 裝 訂
線 543145 A7 B7 五、發明説明（4 ) 薄膜電晶體可輪流三次連接至第一、第二和第三檢驗信號 線。連接至第一薄膜電晶體用於檢驗之檢驗信號線包含第 四和第五檢驗信號線，且此處用於檢驗之第一薄膜電晶體 係輪流連接至第四和第五檢驗信號線。 連接至第二薄膜電晶體用於檢驗之驅動信號線包含第 一、第二和第三驅動信號線，且此處用於檢驗之第二薄膜 電晶體可輪流三次連接至第一、第二和第三驅動信號線。 一具有用於檢驗之薄膜電晶體之薄膜電晶體面板之詳細 架構係描述如下。 薄膜電晶體面板包含一具有一顯示區和一圍繞區之絕緣 基底、一形成於絕緣基底上之閘極線、一形成於絕緣基底 之顯示區和圍繞區上之資料驅動信號線、一形成於絕緣區 之圍繞區上之資料檢驗信號線、一形成於閘極線上之閘極 絕緣層、資料驅動信號線和資料檢驗信號線、一形成於閘 極絕緣層上且其中至少有部分與資料驅動信號線重疊之半 導體圖樣、形成於第一半導體圖樣上並以資料驅動信號線 之附近為中心分成兩邊之第一和第二歐姆性接觸層、一形 成於閘極絕緣層並與閘極線交錯用以界定顯示區且其中至 少有部分係形成於第二歐姆性接觸層上之資料線、一形成 於閘極絕緣層上且其中至少有部分係形成於第一歐姆性接 觸層上之用於檢驗之第一電極、一形成於資料線和第一電 極上用於檢驗之保護層、以及一形成於保護層上並連接資 料檢驗信號線和第一電極用於檢驗之第一連接部分。 薄膜電晶體面板可進一步包含一形成於絕緣基底之圍繞 -8- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543145
區上之閘極驅動信號線、一 pe.. 和成於、纟巴緣基底之圍繞區上之 閘極檢驗信號線、一形成 固凡U上又 ψ _ , 战；閘極、纟巴％層上且至少有部分韶 出閘極驅動信號線之第二贿 ^ 同4兰》 干寸組圖^、形成於第二半導晋告 圖抆上並以閘極驅動信號線 " 釦筮no Μ 附近為中心分成兩邊的第三 性接觸層 '―形成於問極絕緣層且至少 於弟三歐姆性接觸層上用於檢驗之第二電極、一形 屛 卜 刀係形成於罘四歐姆性接觸 ^ ^ $三電極、—形成於保護層上並連接開極 =三電極用於檢驗之第二連接部分、以及一形成於保 亚連接閘極檢驗信號線和第二電極料檢驗之第三 ^ : ^。在A ’第-至第四歐姆性接觸|的形狀可分別 舁資料線和第一至第三電極的形狀相同。 溥月吴電晶體面板可進一纟包含一形< 於圍繞區上且有一 輸出端係連接至資料線之傳輸閘電路、以及一連接至 閘電路-輸入端之短條板，或進一步包含一形成於絕緣基 展 < 圍繞區上並具有一連接至資料線之輸出的傳輸閘電 :、形成於絕緣基底之圍繞區上並連接至丨心、電壓施加 端之驅動信號、線、一％成於絕緣基底之圍繞區上之檢驗信 號線、以及一具有一耦接至資料線之汲極電極用於檢驗! 薄腠電晶體、一耦接至檢驗信號線之源極電極和一耦接至 驅動信號線之閘極電極。另外，連接至薄膜電晶體用於檢 驗之檢驗信號線包含第一和第二檢驗信號線，且用於檢驗 之薄膜電晶體最好依次連接第一檢驗信號和第二檢驗信 號。 "σ
裝 訂
線 543145 A7 B7 五 、發明説明（6 同時，薄膜電晶體面板進一步包含一連接至編號為奇數 之資料線之第一短條板以及一連接至編號為偶數之資料線 之弟二短條板。 裝
即使未形成此一邏輯電路，在一包含一由一顯示區和一 圍繞區所組成之第一絕緣基底、複數條形成於第一絕緣基 底上之閘極線、複數條形成於第一絕緣基底上並與閘極線 交錯用以界定顯示區之資料線、一形成於第一絕緣基底上 並連接至閘極線和資料線之像素薄膜電晶體、一形成於顯 示區上並連接至像素薄膜電晶體之像素電極、一形成於薄 膜電晶體之圍繞區上並連接至閘極線且具有一第一和一第 二時脈信號端之閘極驅動電路、一開啟與關閉電源端和一 掃描啟始端、一形成於第一絕緣基底之圍繞區上之驅動信 號線和一驅動信號端、一位於第一絕緣基底之圍繞區上之 檢驗信號和一檢驗信號端、一具有一韓接至資料線之沒極 電極用於檢驗之薄膜電晶體、一耦接至檢驗信號線之源極 電極和一耦接至驅動信號線之閘極電極、一形成於第一絕 緣區之圍繞區上之共電壓端、一相對第一絕緣基底而置之 第二絕緣基底、一形成於第二絕緣基底上並連接至共電壓 端之共電極、以及一插入第一與第二絕緣基底之間之液晶 材料的液晶顯示器中，目視檢驗係藉由將VQn電壓施加至 閘極驅動電路之第一和第二時脈信號端開啟與關閉電源 端、掃描啟始端和驅動信號端、並將一共電壓施加至共電 壓端予以執行。 或者，在一包含一由一顯示區和.一圍繞區所組成之第一 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 543145 A7 B7 五 、發明説明（7
絕緣基底、複數條形成於第一絕緣基底上之閘極線、複數 條形成於第一絕緣基底並與閘極線交錯用以界定顯示區之 資料線、一形成於第一絕緣基底上並連接至閘極線和資料 線之像素薄膜電晶體、一形成於顯示區上並連接至像素薄 膜電晶體之像素電極、一形成於薄膜電晶體之圍繞區上並 連接至閘極線且具有一第一和一第二時脈信號端之閘極驅 動電路、一開啟與關閉電源端和一掃描啟始端、一形成於 第一絕緣區之圍繞區上並連接至資料線之短條板、一形成 於第一絕緣區之圍繞區上之共電壓端、一相對於第一絕緣 基底而置之第二絕緣基底、一形成於第二絕緣基底上並連 接至共電壓端之共電極、以及一插入第一與第二絕緣基底 之間之液晶材料的液晶顯示器中，目視檢驗有可能藉由將 νϋη電壓施加至閘極驅動電路之第一和第二時脈信號端、 開啟與關閉電源端、掃描啟始端和驅動信號端，以及將一 檢驗信號施加至短條板並將一共電壓施加至共電壓端予以 執行。
圖示簡述 圖1係一根據本發明第一和第二具體實施例之薄膜電晶 體之電.赢圖。 名7:綠 Sr。 ' ; 圖ίχ耜:2良係根據本發明第二:具體實施例之薄膜電晶體 之佈局:‘，.:丨丨其:分、油為示於圖1乏人和B之佈局。 解碑 圖別為沿著圖寒之剖線Illa-IIIa，和圖办.之剖 線iiibyiib’ f取得弘泰屬、;^ 圖4|和4資至圖，9|'和.9ll表ΐ:每根據本發明第一具體實施 -11- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 543145 五 A7 B7 、發明説明（8 ) —.说..W 腐‘板處理順序製造^…薄膜電晶冬每一步騾的剖面〆且 |代:表一對應於圖3$乏部分而j則|代表一對應於圖3$的:部 ..'.丨 . :ί Γ '; '分一 ,.厂一二 ； 丨·'. …圖1〇_^1〇|母姐據本發明第二::具體實施例之薄膜電、曰曰體 Ϊ '·' 1 | ' 1 ‘ 广一…rrii_Liii _ 之佈局丨:，·$•分对為示於圖1之藍辑B之佈局。 觀 圖11^口〔11¾:別為沿著圖1_!_剖線XIa-XIa’和圖1^^之剖 線Xlb-XIb’所取得的剖面圖。| /:· 圖12係一根據本發明第三'實施例之薄膜電晶‘的佈 局。 圖13係一根據本發明第四具體實施例之薄膜電晶體的電 路圖。 圖14係一根據本發明第五具體實施例之薄膜電晶體的電 路圖。 圖15係一根據本發明第六具體實施例之薄膜電晶體的電 路圖。 圖16係一閘極驅動電路之位移暫存器的方塊圖。 圖17係一位移暫存器層級之詳細電路圖。 圖18係一圖17各別部分的時序圖。 圖19係一圖15中用於VI之邏輯電路之詳細電路圖。 圖20係一根據本發明第七具體實施例之薄膜電晶體之 電路圖。 圖21係一根據本發明第八具體實施例之薄膜電晶體之電 路圖。 圖22係一根據本發明第九具體實施例之薄膜電晶體之電 裝 訂
線 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543145
路圖。 圖23係一根據本發明第十具體實施例之薄膜電晶矜之 路圖。 五 詳細發明說明 薄膜電晶體（TFT)將引用附屬圖式予以詳細說明。 圖1係一本發明第一和第二具體實施例之電路圖。
裝 複數條橫向延伸之閘極線2及複數條與閘極線2絕緣且縱 向父錯的資料線3係形成於一絕緣基底100上。複數個連接 至閘極驅動1C的閘極腳墊20係連接至閘極線2之末端，且 複數個連接至資料驅動IC的資料腳墊3〇係連接至資料線3 之末端。間極線2和資料線3彼此交錯以界定像素區、，這些 ‘素區所構成 < 群組形成一顯示區。一有別於顯示區之部 分係界定成圍繞區。一用於檢驗之閘極TFT B係連接至一 與閘極線2之資料腳墊20連接之末端之對侧，而一用於檢 私之貝料TFT A則連接至一與資料線3之資料腳墊3 〇連接之 末端之對側。閘極TFT B亦連接至一閘極檢驗信號線22和 一閘極驅動信號線24，且資料TFT a亦連接至一資料檢驗 信號線21和一閘極驅動信號線25。在此，閘極線2、閘極 檢驗信號線22和閘極驅動信號線24係分別與閘極TFT 汲極電極、源極電極及閘極電極連接。另外，資料線3、 資料檢驗信號線2 1和驅動信號線25係分別與資料TFT A之 ;及極電極、源極電極和閘極電極連接。第一至第四腳载 32、39、49和41係分別連接至閘極檢驗信號線22、閘極驅 動“號線24、貧料檢驗信號線2 1和資料驅動信號線25之末 -13-
543145
端。在此實例中，閘極驅動信號線24係經由第二腳孰41連 接至一間極^订端52且資料驅動信號線25則連接至Γ資料
Voff端 51。亦即，閘極 丁& 士 厂甲]mis B足所有閘極電極皆連接至閘 極V。，端52 ’ iL資料TFTs八之所有閘極電極皆連接至資料 1„端51。這些¥。汀端51和52係在後面之處理中麵由一 FPC(軟性印刷電路）使其與U電壓源連接而維持固定成
Voff電壓。TFTs八和⑽而—直呈關閉狀態而與切斷狀態相 同。因此’不需依順序執行鑽石切割或雷射切割以將用於 檢驗之導線分成資料線和問極線。㈣，資料檢驗信號線 21和資料驅動信號線25係取自基底1〇〇之邊緣部分以使其 呈彎曲。其目的為沿著切割線（C)切割並研磨邊緣時一起 切割資料檢驗信號線21和資料驅動信號線25。此彎曲部分 並非必要。 此種TFT面板架構將引用圖式予以詳細說明。 圖2a和2b係根據本發明第一具體實施例之TFT的佈局， 兩者分別為TFT A和TFT B的佈局，且圖3a及3b係分別沿著 圖2a之剖線nia-IIIa’和圖2b之剖線Illb-IIIb，所取得的剖面 圖。 首先，一用於檢驗之資料TFT A將引用圖2a和3a予以說 明。 貝料檢驗彳§號線21和一資料驅動信號線2 5係呈橫向延 伸形成於一絕緣基底100上，且一閘極絕緣層11〇係形成於 孩絕緣基底100上。一第一半導體圖樣401於閘極絕緣層 110上呈縱向延伸。第一半導體圖樣401與資料驅動信號線 -14-
543145 A7 B7 五、發明説明（11 ) 25交錯但未達到資料檢驗信號線21。在第一半導體圖樣 4〇 1上’歐姆性接觸層501和502係沿著第一半導體圖樣4〇 1 形成。歐姆性接觸層501和502係以資料驅動信號線的附近 為中心分成兩邊。在歐姆性接觸層50 1和502上，資料線3 和用於資料之源極電極3 0 1係與歐姆性接觸層5 〇 1和5 〇 2之 表面區有相同的形狀。一保護層120係形成於資料線3和源 極電極301上，並具有一用於曝露資料檢驗信號線21之第 一接觸洞12 1和一用於曝露源極電極3 〇 1之第二接觸洞 122。一用於使資料檢驗信號線2 1與源極電極3〇丨連接之第 一連接部分101係形成於保護層120上。 其次，一用於檢驗之閘極TFT B將引用圖2b和3b予以說 m 〇 - " 一閘極檢驗信號線22和一閘極驅動信號線24係呈縱向延 伸形成於一絕緣基底1〇〇上，且一閘極線2係呈橫向延伸。 一閘極絕緣層110係形成於該絕緣基底1〇〇上。一第二半導 體圖樣4〇2在閘極絕緣層110上呈橫向延伸。第二半導體圖 樣402與閘極驅動信號線24交錯但未達到閘極檢驗信^線 22。在第一半導體圖樣4〇1上，歐姆性接觸層5们和$⑽係 沿著第二半導體圖樣402而形成。歐姆性接觸層5〇3和5〇4 係以閘極驅動信號線為中心分成兩邊。在歐姆性接觸層 5〇3和504上，一用於閘極之汲極電極3〇2和一用於閘極I 源極電極303係與歐姆性接觸層5〇3和5〇4之表面區有相同 的形狀。一保護層120係形成於汲極電極3〇2和源極電極 301上，並具有一用於曝露閘極線2之第三接觸洞、一 本纸張尺度適綠準(CNS) A视格(210: 裝. 訂......... · · ·. -15- 543145 A7 B7 五、發明説明（ 12 用於曝路汲極電極302之第四接觴 # 不W祛觸洞、一用於曝露源極電 检3 0 j <弟五接觸洞及一用於 、厂 >、 —路閘極檢驗信號線22之第 六接觸洞12 6。一用於# 搞姑。也 一、、二 便閘極線2與汲極電極302連接之第 一連接部分1 〇 1及一用於使源極雷朽 ^ 文原技包極303與閘極檢驗信號線 - I接之第三連接部分係形成於保護層上。 圖4a和4b至圖93和外係用於表示根據本發明第一且髀余 施例依處理順序製造一薄膜電晶體之每一步驟的剖面圖” 其中a代表根據圖3a之部分代表根據圖讣之部分。 首先，如圖4a和圖4b所示.，在絕緣層1〇〇上，—間極金 屬層係經過沉積及光㈣用以形成閘極線2、閘極檢驗作 號線22、閘極驅動信號線24、資料檢驗信號線⑽資料驅 動以線25，上述線係為雙層。在將這些線作成雙層的實 例中，具有極佳物理化學特性的鉻❹目合金層係經由沉積 以形成-第-層’並接著沉積具有小電阻值之銘或銀合金 以形成一第二層。 其次’如圖5a和5b所示，由SiNx(氮石夕化合物）所構成之 閘極絕緣層11〇、一半導體層400和一歐姆性接觸層係 以化學氣相沉積法依序沉積埃之厚度、 2,〇〇〇埃之厚度及300-600埃的厚度，接著沉積:料金屬 層300、然後在上面被覆一厚度為卜2微米之光感測膜。在 此，資料金屬層可作成雙層，且在此實例中，具有極佳物 理化學特性之鉻或鉬合金層係經過沉積用以形成一第一 層，並接著沉積具小電阻值之鋁或銀合金以形成一第一 層。一濺鍍法係用於沉積該等金屬層。再著，閘極絕:: •16- 本紙银尺度適用中國國家標準(CNS) A4規格(2l〇X297公釐） 裝 訂 線 543145 A7
110係由SiNx所構成， 姆性接觸層係由非晶 以鬲濃度予以摻雜。 半導體層4〇〇係由非晶矽所構成且歐 矽所構成，其中如磷之N型摻雜物係 ^後，光感測膜圖樣911和912係藉由使光 光感測膜900並進行顯馬 亢皁珩> 仃顯於而形成。此處，一第一部分912浪 做的比一第二部分9 n、s瑞 甘、，\ 士 ^ 1延溥，其它邵分之光感測膜係予6 ^ ^ 刀係置於一顯示區之汲極電極（未示） 源極電極（未示义L| "、 ) ” I本丁 X間、資料線3與源極電極3〇ι之間及汲輕 電極观與源極電極3q3之間，.且第二部分係置於含有顯牙 區〈源極與沒極電極之資料圖樣3、3qi、地和如之處的 部分上，資料線3和源極電極3〇1、汲極電極3〇2和源極電 極303將得以形成。在此實例中，留在通道部分匚中之光感 測膜912和留在資料層圖樣部分八中之光感測膜9ιι之厚^ 比率係取決於稍後將予以說明之蝕刻條件而有不同。然 而，第一部分912之厚度最好小於第二部分911之厚度的一 半，例如小於4,000埃。
裝 訂 如上述，可以有許多用來改變取決於位置之光感測膜之 厚度的方法，且狹缝狀或晶格狀圖樣係形成於光罩上，或 者是’半穿透區係藉由使用半穿透膜形成於光罩上，以便 p周整A區之光穿透量。 就此而言，在使用半透明膜時，圖樣之線寬或置於狹缝 之中之圖樣之間距，亦即狹缝之寬度係小於用於曝光之解 析度，且具有不同穿透度或不同厚度之薄膜可用於在製造 光罩時調整穿透度。
-17- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 543145 A7 B7 五、發明説明（14 ) 當一光線經由該等光罩射至光感測膜時，直接曝露於光 線之部分中的南分子係完全分解，且有形成狹缝圖樣或半 透明膜之部分中的高分子因光照射量較小而未完全分解， 且受到光遮蔽膜阻擋之部分中的高分子則難以分解。其 次，在顯影光感測膜時，僅保留高分子未分解之地方，且 受到光照射一點點之部分比未受光照射之部分具有較薄的 厚度。於此，雖然分子在長曝光時間的情況下可以完全分 解’有必要不這麼做。 此種薄光感測膜係用一種命能回流之材料所構成之光感 測膜予以形成。亦即，以一種完全透光之部分與完全不透 光之部分呈隔離之一般光罩予以曝光，並接著予以顯影並 回流以取#光感測膜之部分以流向未存留光感測膜處之部 分，從而予以形成。 其次’光感測膜912及其較下面之膜，亦即資料金屬層 300、歐姆接觸層500及半導體層4〇〇係受到蝕刻。在此二 例中’資料金屬層·及其較下面之膜在資料層圖樣部分^ 中必須保持不變，通道部分c中僅需保留半導體層，且上 述三層300、500和400全部必須移除以使間極絕緣θ層" 另一部分Β中曝光。 首先’如圖6 a和6 b所示，蔣哈膜命、人 | 丁 秒除曝路於另一部分B中的資 料金屬層300以曝露部分时的歐姆性接觸層。乾蝕刻 與澄蚀刻兩者係用於此處理中，且於此最好是在资料金屬 層谓雙到姓刻且光感測膜圖樣911和912難 下予以執行。然而’在乾姓刻中不容易找到僅有資料金屬牛 -18-
裝 ij
543145 A7 _______B7 五、發明説明（15 ) 層300受到蝕刻而光感測膜圖樣911和912未受到蝕刻的條 件，所以，可在光感測圖樣911和912亦受到蝕刻的條件下 予以執行。在此實例中，第一部分912在溼蝕刻中係做的 較薄，從而在移除第一部分912時必須避免曝露底下之資 料金屬層300。 依此方式，如圖6a和圖6b所示，通道部分c中的資料金 屬層3 00和資料層圖樣部分B ,亦即僅顯示區之資料線3和 源極電極30 1、汲極電極302和源極電極303得以保留而另 一邯分B中的資料金屬層得以·移除以曝露部分b之歐姆性 接觸層500。於此，存留之資料金屬層31〇和32〇與資料層 圖樣3、301、302和303除了源極電極與汲極電極、資料線 3與源極電極301、以及汲極電極3〇2與源極電極3〇3呈隔斷 而非連接之外係具有相同形式。同時，在使用乾蝕刻時， 光感測圖樣9 11和9 12係姓刻至某種程度之厚度。 再者，如圖7a和圖7b所示，另一部分所曝露之歐姆 性接觸層500和其下方之半導體層4〇〇係以乾蚀.刻與第一部 分同時移除。歐姆性接觸層5〇〇和半導體層4〇〇之蝕刻應該 在光感測膜圖樣911和912、歐姆性接觸層5〇〇和半導體層 4〇〇(半導體層和中間層較難具蝕刻選擇性）係同時受到蝕 刻且閘極絕緣層1 10未受到蝕刻的條件下予以執行，光感 ，膜圖樣911和912與半導體圖樣400之蝕刻比率尤其最妤 王幾乎相同的狀況。例如，在使用腦混合氣體或使 用SF6與ο,時，這兩層可予以蝕刻成幾乎相同的厚度。當 光感測膜圖樣911和912與半導體圖樣4〇〇之蝕刻比率相同 -19-
543145
時’第一邰分912的厚度係相同於或小於半導體層400與歐 姆性接觸層500之厚度總和。 依此方式，如圖7a和7b所示，通道部分c中的第一部分 912係受到移除以曝露存留之資料金屬層31〇和32〇，且另 一邰分B中的歐姆性接觸層5〇〇和半導體層4〇〇係受到移除 以曝露其下方的閘極絕緣層丨1〇。同時，資料層圖樣部分A 中的弟二部分911亦受到蝕刻而變得較薄。另外，在此處 理中兀成了半導體圖樣4〇1和4〇2。引用編號510和52〇分別 思扣存召之資料金屬層3 1〇和320之較下方之歐姆性接觸層 圖樣310和320。 接著，通道部分c中存留於資料金屬層31〇和32〇之表面 的光感測膜係經由一灰化處理·予以移除。 其次，如圖8a和8b所示，通道部分^中之資料金屬層31〇 和320及其下方之歐姆性接觸層圖樣5 10和520係受到蝕刻 而予以移除。於此，可僅用乾蝕刻完成此二者之蝕刻，存 留之資料金屬層3 10和320可藉由溼蝕刻予以蝕刻，且歐姆 性接觸層圖樣510和520則可藉由乾蝕刻予以移除。在較前 之實例中，存留之資料金屬層31〇和32〇及其下方之歐姆性 接觸層510和520可在大蝕刻選擇比率的條件下予以蚀刻， 這是因為，蝕刻選擇比率若不大，則不易找到蝕刻的終止 點，且因而不易於調整保留在通道部分c中之半導體圖樣 42的厚度。在較後依序執行乾蝕刻及溼蝕刻的實例中，藉 由滢蝕刻得以移除存留之資料金屬層31〇和32〇之侧邊，然 而，歐姆性接觸層圖樣510和520則藉由乾蝕刻予以蝕刻’，' -20-
裝 訂
線 543145 A7 B7
從而形成步階形狀。就用於蝕刻存留之資料金屬層3丨〇和 320及下方歐姆性接觸層圖樣51〇和52〇之實施例而言，有 一種前述CF4和HC1之混合氣體或一種CF4和〇2之混合氣 體。若使用CF4和〇2之混合氣體，則會留下厚度均勾之半 導體圖樣401和402。就此而言，如圖i6b所示，部分半導 體圖樣401和402係受到移除且其厚度因而變得較小，且於 此，光感測膜圖樣之第二部分911之厚度亦予以蝕刻至某 種程度。此蝕刻必須在閘極絕緣層丨10未受到蝕刻的條件 下予以執行，且光感測膜圖樣最好厚到在蝕刻第二部分 911時，未曝露其下方之資料層圖樣3、301、3〇2和3〇3。 依此方式’顯示區之源極電極和沒極電極、資料線3和 源極電極301、源極電極303和汲極電極302係彼此隔離， 並同時完成資料層圖樣3、301、302和303及其下方之歐姆 性接觸層圖樣501、502、503和504。 最後，留在資料層圖樣部分A中之光感測膜之第二~八 911係予以移除。然而，第二部分911可在蝕刻通道部分c 中之資料金屬層3 10和320之後及移除其下方之歐姆性接觸 層圖樣5 10和5 2 0之前予以移除。 如上所述，可依序使用澄I虫刻和乾I虫刻。在需要用 刻的處理中，後者較簡單但蝕刻條件不容易抽到。a 外A 相許 地，先者比後者複雜但較容易找到姓刻條件。 其次，一保護層120係藉由沉積一種如SiNx、Si〇菩' ^ χ ^ 機絕緣層，或藉由塗佈一種有機絕緣層或以化學氣相s二 〉儿積 法藉由生長a-Si:C:〇膜或a-Si:〇:F膜予以形成。於此， -21- 裝 訂
缘 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543145 A7 ___ B7 五、發明説明（18 )
Si:c:0膜或a-Si:0:F膜係一種無機絕緣層並具有非常低之介 電值，其範圍為2至4。在a-Si:C:〇膜之實例中，
SiH(CH3)3、Si02(CH3)4、（SiH)4〇4(CH3)4、Si(C2H50)4 等係 作為一種基本源，且一如N2〇或〇2之氧化劑及一如氬或氦 之混合氣體係流向沉積a-Si:C:0。另外，在a_Si:〇:F膜之實 例中，一將〇2加至SiH4、SiF4等之氣體係流向沉積a_Sl:0:F 膜。於此，可添加CF4作為一種輔助性氟化物源。 接著，如圖9a和9b所示，保護層12〇係藉由光蝕刻法與 閘極絕緣層110—起受到蝕刻.以形成第一至第六接觸洞， 用以分別曝露資料檢驗信號線2 1、源極電極3 〇 1、閘極線 21、汲極電極3 02和閘極檢驗信號線22。在此實例中，亦 形成用於曝露閘極腳墊（未示）、資料腳墊（未示）和汲極電 極（未示）之接觸洞。 最後，如圖3a和3b所示，ITO或IZO具有400埃至500埃的 厚度並受到沉積以形成第一至第三連接部分1〇1、1〇2和 103。同樣地，一顯示區之像素電極（未示）、一連接至閘 極腳墊之輔助性閘極腳墊（未示）及一連接至資料腳墊之輔 助性資料腳墊（未示）係在此處理中形成。 在第一至第二連接部分lOi、102和103、像素電極、辅 助性閘極腳墊及輔助性資料腳墊係由ίζ〇所構成之實例 中、於此處理中經由接觸洞予以曝露用以形成上述之資料 線或閘極線金屬因可用路蝕刻劑作為蝕刻劑而免受侵钱。 可用HN〇3/(NH4)2Ce(N〇3)6/H2〇等作為此種鉻蝕刻劑。另 外，ιζο最好於室溫在20(rc以下的範圍内予以沉積1使接 -22- 本紙張尺度適财S时標準(CNS) A4規格(21GXM7公爱) 543145 A7 B7 五、發明説明（19 觸邵分之接觸電阻值最小，且用於形成一 IZO膜之標地物 取好包含In2 〇3和ZnO’而内含ZnO量最好在15至20原子百 为比之範圍内。 同時，在沉積ITO或IZO之前最好以氮氣作為一種用於 預熱的氣體，且這是因為金屬氧化物膜係免於形成於經由 接觸洞121、122、123、124、125和126予以曝露之金屬膜 之上側之上。 已說明在使用四次光蝕刻處理施用製造TFT面板之方法 時形成用於檢驗之TFT之處理及其架構。底下將說明一種 使用五次光蝕刻處理製造TFT面板及其架構之方法。 首先將說明其架構。 圖10 a和10 b係一根據本發明第二具體實施例之薄膜電 晶體之佈局，各為圖1中所示的A&B，且圖Ua和ub係分 別沿著圖10 a之剖線XIa-XIa，和圖i 〇 b之剖線XIb_XIb,所取得 之剖面圖。 首先，將引用圖10a和圖〖丨說明—用於檢驗之資料tft A。 打.犯勁信號線25係在一絕緣 賀料檢驗信號線2 1和 ^ . L .....% %、味 基底中呈橫向延伸而形成’且一閘極絕緣層係形成於資料 檢驗信號線2丨及資料驅動信號線25上。在閘極絕緣層上， 一第一半導體圖樣4〇1係呈島狀形成於咨拉矿$ ,、曰 y风於貝枓驅動信號線25 i上侧之上。歐姆性接觸層501和502係形成於第一半道触 圖樣4(H上’該第-半導體圖樣4()1係以資料驅動㈣= 之附近為中心分成兩邊。一用於资料？ # A < '竹王檢向延伸之源極電 - 23-
543145 A7
查3〇1和資料線3係形成於歐姆性接觸洞5〇1和5〇2上。於 =，資料線3延伸至歐姆性接觸層5G1上，且源極電極3〇1 的圖樣與其它歐姆性接觸層5〇1的圖樣相同。一保蠖層η。 係形成於資料線3及源極電極3〇1上並具有_用於曝露；料 檢：信號線21之第—接觸洞121和一用於曝露源極電極3〇ι (矛-接觸洞122。-用於連接資料檢驗信號線2ι虚源極 電極301之第一連接部分1〇1係形成於保護層12〇上。接著，將引用圖則和圖1113說明_料檢驗之閘極π B。
一閘極檢驗信號線22和一閘極驅動信號線24係呈縱向延 伸形成於一絕緣基底上，且一閘極線2係依橫向形成。一 閘極絕緣層UG係形成Μ極線2、㈣檢驗信號㈣和問 極驅動信號線24上。在閘極絕緣層11〇上，一第二半導體 圖樣402係呈島狀形成於閘極驅動信號線24之上侧之:把 ，姆性接層503和504係形成於第二半.導體圖樣4〇2上，該 第二半導體圖樣402係以閘極驅動信號線24之附近為中心 分成兩邊。一用於閘極之汲極電極3〇2和一源極電極3们係 形成於歐姆性接觸洞503和504上。於此，汲極電極3〇2向 上延伸至一歐姆性接觸層503，且源極電極3〇3延伸至另一 歐姆性接觸層504上。一保護層12〇係形成於汲極電極3〇2 和源極電極303上並具有一用於曝露閘極線2之第三接觸洞 121、一用於曝露汲極電極3〇2之第四接觸洞124、一用於 曝路源極電極303之第五接觸洞125以及一用於曝露閘極檢 驗仏號線22之第六接觸洞126。一用於連接閘極線2與汲極 -24-
裝 訂
線 543145 A7 B7 五 、發明説明（21 私極j〇2之第二連接邵分1〇2和一用於連接源極電極3〇3與 閘極檢驗信號線22之第三連接部分1〇3係形成於保護層12〇 上。 接著將說明一種製造具此種架構之TFT之方法。 首先’在一絶緣基底上沉積一閘極金屬層並製作其圖樣 以形成一閘極線2、一閘極檢驗信號線22、一閘極驅動信 號線24、一資料檢驗信號線21以及一資料驅動信號線25。 其次，一由SiNx所構成之閘極絕緣層丨1〇、一由非晶矽 所構成之半導體層和一由受摻雜之非晶矽所構成之歐姆性 接觸層等三層係予以依次沉積，並接著蝕刻半導體層和歐 姆性接觸層以形成呈島狀之半導體層4〇1和4〇2及形狀與半 導體層401和402相同之歐姆性接觸層_樣。 ,接著，：；冗積並光蝕刻一資料金屬層以形成_資料層圖 樣，1豕資料層圖樣包含一與閘極線2交錯之資料線、一用 於資料之源極電極301、一用於閘極之汲極電 用於閘極之源極電極303。 反 然後，未由資料層圖樣阻擋之歐姆性接觸層經過银刻而 以閘極驅動信號線24和資料驅動信號線25之附近為中心分 成兩邊，從而曝露介於歐姆性接觸層圖樣5〇1、5〇2、 f之間的半導體層圖樣術和彻。之後，最好施用氧 氣電漿以使曝露之半導體圖樣4〇丨和4〇2之表面移定。 再者，一 •護層120係藉由化學氣
SlNx，S1〇x等無機絕緣層、或沉積有機絕緣層、或生長a· Si:C:0膜或a-Si:〇:F膜而予以形成。 -25- 543145
然後，藉由光蝕刻配合閘極絕緣層11〇製作保護層i2〇的 圖樣以形成第一至第六接觸洞121、m、123、124、I” 和 126 〇 最後如圖1 4和1 lb所示，IT◦膜或IZ〇膜係經由沉積及 光蝕刻以形成第一至第三連接部分101、102和103。八 已說明用於檢驗之閘極TFT和用於檢驗之資料丁FT皆配 有相同4掃描信號和影像信號而一起受到驅動之TFT面 板。然ft，不可能找到在鄰近線之間所產生的短路。現在 將說明一種具有能夠找到在鄰近線之間所產生之短路之架 構的TFT。 圖12係一根據本發明第三具體實施例之薄膜電晶體面板 之電路圖。 — ' 複數條呈橫向延伸之閘極線2及複數條呈縱向與閘極線2 父錯且絕緣之資料線3係形成於一絕緣基底1〇〇上。複數個 連接土閘極驅動1C之閘極腳整20係連接至該等閘極線2之 一端’且複數個連接至資料驅動IC之資料腳墊3〇係連接至 F衾等貝料線3之一端。閘極線2和資料線3彼此交錯以界定 像素區’且一由這些像素區所構成之群組形成一顯示區 17。用於檢驗之第一和第二閘極薄膜電晶體（此後意指TFT) (B!、BO係連接至與連接至閘極線2之閘極腳墊2〇之末端相 對之一端’且用於檢驗之第一和第二資料TFT (Αι、A2)係 連接至與肩料線3之資料腳塾3 0連接之末端相對之一端。 第一閘極TFT B!係連接至一第一閘極檢驗信號線22a和一 閘極驅動信號線24，且第二閘極TFT β2係連接至一第二閘 -26- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) 五、發明説明（23 ) 極信號線22b和閘極驅動檢驗信號線以。另外，一第一資 料丁FT Al係連接至一第一資料檢驗信號線2 ! &和一問極驅 動信號線25且第二資料TFT &係連接至—第二資料檢驗信 號線21b和資料驅動信號線25。於此，問極❸係連接至第 -和第二閘極TFT B4B2之汲極電極，且閘極驅動信號線 24係連接至第—和第二閘極TFTB^B2之源極電極。第一 檢驗信號線22a係連接至第一閘極τρΓΒι之源極電極，且 第二閘極檢驗信號線係連接至第二閘極TFT匕之源極電 極另外，貪料線3係連接至第一和第二資料丁FT Αι和& 之汲極電極，且資料驅動信號線25係連接至第一和第二資 料TF= Ai*A2之閘極電極。第一資料檢驗信號線2ia係連 接至第-貝料TFT Ακ源極電極’且第：資料檢驗信號線 2 lb係連接至第二資料^ 丁八2之源極電極。第一和第二資 料檢驗信號線24和211)、第一和第二閘極檢驗信號線22& 和22b、閘極驅動信號線24和資料驅動信號線以係各自連 接至第一至第六資料腳墊32a、32b、39a、3外、川和…之 一端以供檢驗之用。在此實例中，閘極信號線24係經由第 一腳墊41連接至一閘極乂。订端52且資料驅動信號線25係連 接至資料VQff端51。亦即，閘極TFT仏和^之所有閘極電 極皆連接至閘極▽⑽端52，且資料TFT、和、之所有閘極 電極皆連接至資料从禮端5 1。這些从。^端5丨和52係在稍後之 處理中經由一 FPC(軟性印刷電路）藉由與v〇ff電壓源連接而 維持固足成Voff電壓。因此，丁FT八和β總是處於關閉狀態 而與切斷狀態相同。所以，不需為了將一用於檢驗之導線 543145 A7 B7 五、發明説明（24 ) 分割成資料線和閘極線而執行鑽石切割或雷射切割。 同時，由於閘極線2係輪流連接至第一閘極TFT Βι和第 一閘極TFT B2且資料線3係輪流連接至第一資料TFT、和 第二資料丁FT A?，故藉由個別驅動TFT〜、A:、匕和匕依 次驅動資料線3和閘極線2是可行的。因此，有可能偵測閘 極線2和資料線3之短路。 圖13係一根據本發明第四具體實施例之tf丁面板之電路
圖。 裝 在一根據本發明第四具體實施例之TFT面板中，三個用 於檢驗I資料TFTs係分別連接至三條資料檢驗信號線 21R 21G和21B，且藉由延伸閘極信號線22&和22七，其腳 墊39a和39b係形成於一鄰近資料檢驗信號線、2川和 21B之腳塾32R、32G和32B的位置上。 田貝料TFTs輪泥連接至二條資料檢驗信號線 訂
線 和2_，檢驗紅色、·綠色和藍色中的每—個顏色是可行 的。腳墊39a和39b係藉由延伸閘極信號線❿和22b而形成 於鄰近資料檢驗信號線21R、21G和21β之腳墊32R、32〇和 32B的位置上之目的為，促使與用於檢驗之驅動元件之連 接，且此係適用於前述第一至第三具體實施例和後述之第 五具體實施例。 圖Μ係一根據本發明第五具體實施例之tft面板之電路 圖。 如同第四具體實施例，同樣地在第五具體實施例中，藉 由將用於檢驗之資料TFT連接至三條資料驅動信號線 -28-
543145 A7 B7 五 、發明説明（25 25R、25G和25B以個別檢驗顏色係可行的，然而，其連接 狀態與第四具體實施例不同。亦即，在第四具體實施例 中，用於檢驗之資料TFT之源極電極係輪流連接至三條資 料檢驗信號線21R、21G和21B，但用於檢驗之資料TFT之 閘極電極卻輪流連接至三條資料驅動信號線25R、25G和 25B。另外，如第一具體實施例所示，用於檢驗之閘極 TFT係全部連接至閘極檢驗信號線22和閘極驅動信號線 24。在此架構中，有可能偵測該等資料線之間的短路。 由底下之第六具體實施例，·形成了 一種使用邏輯電路能 夠VI之液晶顯示器的TFT面板。 圖15係一根據本發明第六具體實施例之薄膜電晶體之電 路圖，圖16係一閘極驅動電路之位移暫存器之方塊圖，圖 17係位移暫存器層級中之詳細電路圖，圖18係圖17各個部 分之時序圖，且圖19係圖15之邏輯電路之詳細電路圖。 作為一實施例，底下將說明一種用於LCD之TFT面板。 參照圖15，在本發明之TFT面板10上形成一經由集結像 素而形成之顯示區150、一閘極驅動電路170、一用於VI之 邏輯電路180、一含有複數個電晶體ST2和ST3作為資料驅 動電路之部分的傳輸閘部分120 TG、複數條用於VI之信號 線111以及複數個信號腳墊Von、Voff、VCK1、VCK2、 VST、C〇N1、CON2、CON3、TGI、TG2和 Vcom。這些都 在形成TFT及像素電極的處理中形成在一起。 顯示區150包含m條依列方向擴展的資料線DLl-DLm及η 條依行方向擴展之閘極線GLl-GLn。 -29- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
線 543145 A7 B7 五 、發明説明（26 一切換電晶體係形成於資料線與閘極線的交錯點中，一 切換電晶體ST1之汲極係連接至資料線Dli，而其閘極則連 接至閘極線Gli。切換電晶體ST1之源極係連接至一透明像 素電極PE。一液晶LC係置於形成於透明像素電極PE與彩 色)慮光面板（未不）之間的透明共電極中。
因此，取決於施加至透明像素電極PE與透明共電極CE 之電壓以控制液晶排列而對穿透之光量所作的調整代表了 各個像素的灰階。 示於圖15之閘極驅動電路170將引用圖16至圖18予以詳 細說明。 裝
閘極驅動電路170係由位移暫存器所組成。示於圖16之 位移暫存器170具有複數個呈串接之層級SRC1-SRC193。 亦即，各個層級之輸出端OUT係連接至次一層級之輸入端 IN。該等層級係由編號（具體實施例中的192)對應於閘極 線之層級SRC1-SRC192和一冗餘層級SRC193所組成。每一 個層級皆具有一輸入端IN、一輸出端OUT、一控制端CT、 一時脈信號輸入端CK、一第一電源電壓端VSS和一第二電 源電壓端VDD。在此實例中，第一層級SRC1之輸入端IN 係連接至VST腳墊，第一電源電壓端VSS係連接至Voff腳 塾且第二電源電壓端VDD係連接至Von腳蟄。另外，層級 SRC1-SRC193之時脈信號輸入端CK係連接至VCK1或 VCK2。 一示於圖18之啟始信號ST係輸入至第一層級之輸入端。 於此，啟始信號係一與垂直同步信號同步之脈衝信號。 -30- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 543145 A7 B7 五、發明説明（27 ) 各個層級之輸出信號OUT 1-0UT192係連接至相關之閘極 線。奇數號層級SRC1和SRC3具有第一時脈信號CK且偶數 號層級SRC2和SRC4具有第二時脈信號CKB。第一時脈信 號CK和第二時脈信號CKB之相位彼此相反。 每一個層級（例如SRC1)之控制端皆以次一層級SRC2之 輸出信號0UT2作為其控制信號。亦即，輸入至控制端CT 之控制信號係有延遲，延遲時間為其本身之任務週期。 因此，由於各個層級之輸出層級係以主動週期（高位準 狀態）循序產生，故得以選择對應於各個輸出信號之主動 週期之水平線。 裝 參照圖17，將詳細說明各個層級SRC1-SRC193之電路結 構實施例。 … " 如圖17所示，每一個層級之位移暫存器170皆包含一上 拉構件180、一下拉構件184、一下拉驅動構件186、一浮 接保護構件188以及一啟動保護構件190。 線 上拉構件180係由一上拉NM0S電晶體NT1所組成，其具 有一镇接至時脈信號輸入端CK之汲極、一搞接至一第一 節點N1之閘極以及一耦接至輸出端OUT之源極。 下拉構件182係由一下拉NM0S電晶體NT2所組成，其具 有一耦接至輸出端OUT之汲極、一耦接至一第二節點N2之 閘極而其源極則耦接至第一電源電壓VSS。 上拉驅動構件184係由一電容器C和NM0S電晶體NT3-NT5所組成。電容器係連接於第一節點N1與輸出端OUT之 間。電晶體NT3具有共同耦接至輸入端IN之汲極和閘極以 -31- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 五、發明説明（28 ) 及耦接至第一節點N1之源極。電晶體NT4具有一耦接至第 一節點N1之汲極、一耦接至第二節點N2之閘極以及一耦 接至第一電源電壓VSS之源極。電晶體NT5具有一耦接至 第一節點N 1之汲極、一耦接至控制端CT之閘極以及一搞 接至第一電源電壓VSS之源極。 下拉驅動構件186係由兩個NMOS電晶體NT6和NT7所組 成。電晶體NT6具有一耦接至第二電源電壓VDD之汲極、 一耦接至控制端CT之閘極以及一耦接至第二節點N2之源 極。電晶體NT7具有一耦接至第二節點N2之汲極、一耦接 至輸入端IN之閘極以及一耦接至第一電源電壓VSS之源 極。 浮接保護構件188係由NMOS電晶體NT8所組成，其具有 共同耦接至第二電源電壓VDD之汲極和閘極以及一耦接至 第二節點N2之源極。電晶體NT8係架構成一相對夠小之尺 寸，與電晶體NT7之尺寸相較其尺寸比率擴大至1:20。 啟動保護構件190係由NMOS電晶體NT9所組成，其具有 一耦接至第二節點N2之汲極、一耦接至輸出端OUT之閘極 以及一耦接至第一電源電壓VSS之源極。電晶體NT9之尺 寸與電晶體NT7之尺寸相比較約為1:2。 如圖18所示，當第一和第二時脈信號CK和CKB以及掃 描啟始信號ST送至位移暫存器170時，第一層級SRC1反應 掃描啟始信號ST之前緣以特定時間（Tdrl)延遲第一時脈信 號之高位準週期，從而產生一輸出信號至輸出端。 掃描啟始信號ST之主動週期相對於高位準週期具有約 >32- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543145 A7 B7 五、發明説明（29 ) 1/4週期領先相位。啟始信號ST之主動週期係分成起自脈 衝前緣之設定時間T s1，或一起自脈衝後緣之上升緣和維 持時間Ts2。 因此，輸出信號0UT1之前緣具有一延遲約2-4微秒之前 緣，亦即一起自維持時間Ts2開始點之上升緣。亦即，第 一時脈信號CK之主動週期或高位準週期係延遲Tdrl產生 於輸出端OUT。 此一延遲特性之原因在於上拉驅動構件184之電容器C於 前緣經由電晶體NT3自關閉狀態開始充電，接著，在電容 器C之充電電壓超過上拉電晶體NT 1之閘極對源極門檻電 壓之後，上拉電晶體啟動，且第一時脈信號CK之高位準 週期開始於輸出端產生。 > " 當時脈信號之高位準週期開始於輸出端產生時，輸出電 壓在電容器C中受到推持（bootstrap)以提升上拉電晶體之閘 極電壓使其超過啟動電壓VDD。因此，NMOS電晶體之上 拉電晶體NT 1係維持在一種全啟動狀態。 換句換說，在下拉驅動構件186中，由於電晶體NT7在 電晶體NT6之關閉狀態中關閉，第二節點N2之電壓係調低 至第一電源電壓VSS。在此實例中，浮接保護構件1 88之 電晶體NT8係維持啟動狀態，然而，由於啟動之電晶體 NT7的尺寸約為電晶體NT8之二十倍大，第二節點N2係在 第二電源電壓VDD之狀態中調降至第一電源電壓VSS。因 此，下拉電晶體NT2係由啟動狀態切換至關閉狀態。 於輸出端OUT產生啟動電壓（VON二VDD)時，啟動保護構 -33- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
裝 訂
線 543145 A7 B7 五、發明説明（30 ) 件190之電晶體NT9係受到啟動，且這導致使第一電源電 壓VSS上升約50%以上而驅動第二節點N2之能力。因此， 下拉電晶體之汲極對源極寄生電容器可避免第二節點N2 之電壓於輸出信號上升切換時提升。所以，有可能確實避 免於輸出信號上升切換時啟動下拉電晶體之誤動作。 輸出端OUT之輸出信號OUT1係藉由第一時脈信號CK之 任務週期予以產生。 裝 當輸出端OUT之輸出信號電壓降至關閉電壓之狀態 (V0FF=VSS)時’電晶體NT9係呈關閉而僅經由電晶體NT8 提供第二電源電壓VDD至第二節點，且第二節點N2之電壓 從而由第一電源電壓VSS上升至第一電源供給VDD。當第 二節點之電壓上升時，電晶體NT4開始啟動，且電容器之 充電電壓從而開始經由電晶體NT4放電。因此，上拉電晶 體NT1亦開始關閉。 線 之後，由於送至控制端CT之次一層級之輸出信號係上 升至啟動電壓，故使得電晶體NT5和NT6啟動。因此，第 二節點N2之電壓快速上升至由電晶體NT6和NT8所提供之 第二電源電壓VDD，且第一節點N1之電壓經由電晶體NT4 和NT5快速下降至第一電源電壓VSS。 因此，上拉電晶體NT1關閉且下拉電晶體NT2啟動，且 輸出端OUT從而由啟動電壓下降至第一電源電壓之關閉電 壓 Voff 〇 即使由次一層級送至控制端CT之輸出信號降低至低位 準而關閉電晶體NT6，第二節點N2仍經由電晶體維持如第 -34- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 543145 A7 B7 五 、發明説明（31 二電源電壓之偏壓狀態且第一節點N1使電晶體NT4維持啟 動狀態，保留如第一電源電壓v s S之偏壓狀態。因此，即 使電晶體NT2和NT4之門檻電壓因長時間使用而提升，仍 獲得一安全動作而不致有關閉電晶體NT2之誤動作，因為 第二節點N2之電壓保持第二電源電壓VDD。 接著，將引用圖19詳細說明示於圖15中用於VI之邏輯電 路 18 0。
邏輯電路180係由排成兩列之NOR閘所組成。第一列中 NOR閘NOR1之第一輸入端係連接對應於各個層級SRC-SRC192之輸出端，且所有NOR閘之第二輸入端係連接至 CON1腳墊。第二列中NOR閘NOR2和NOR3之第一輸入端係 連接對應於NOR閘N0R1之輸出端，NOR閘之第二輸入端 係連接至CON2腳墊或C0N3腳墊。在本發明之具體實施例 中，奇數行之NOR閘N0R2係連接至CON2腳墊且偶數行之 NOR閘NOR3係連接至CON3腳勢。
在執行目視檢驗（VI)時，沒有信號係輸入自閘極驅動電 路170之層級SRC1-SRC2。因此，第一輸入端的信號總是 處於關閉（〇)狀態。在此實例中，當啟動（1)信號經由CON 1 腳墊輸入至第二輸入端時，於NOR1之輸出端產生關閉（0) 信號。由於此導致關閉（〇)信號輸入至NOR2和NOR3之第一 輸入端，故取決於輸入至其第一輸入端之信號而僅啟動（1) 奇數行或偶數行其中之一，或者兩者同時啟動（1)。當關 閉（〇)信號係經由C0N2腳墊輸入至N0R2之第二輸入端時， 於奇數行之閘極線產生啟動（1)信號，且在經由CON2腳墊 -35- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543145 A7 ____B7 五、發明説明（32 ) 輸入啟動（1)信號時，於奇數行之閘極線產生關閉（丨）信 號。當關閉（0)信號經由C0N3腳墊輸入至N0R3之第二輸入 端時’於偶數行之閘極線產生啟動⑴信號，且在經由 CON3腳墊輸入啟動（丨）信號時，於偶數行之閘極線產生關 閉（1)信號。 在稍後實際驅動液晶顯示器時，關閉信號係施加至 所有CONI、. CON2及CON3腳墊。依此方式，.由於該等施 加至問極線的信號係取決於由閘極驅動電路17〇之個別層 級SRC1-SRC192所輸出之信號，故用於…之邏輯電路18〇 猶如不存在。 上述邏輯係如表1所表示，如下： 表1 CON1 CON2 CON3 奇號線開啟 1 0 1 偶號線開啟 1 1 0 所有線開啟 1 0 0 所有線關閉 1 1 1 面板運作時 0 0 0 現在將說明一用於VI之資料線之導線。 如圖15所示，一傳輸閘部分12〇係形成於TFT面板上，其 中該傳輸閘部分120係一驅動電路之部分，且該等傳輸閘 夂輸入响全都連接至一短條板丨丨丨。各個TFTs 3丁2及5丁3之 源極電極係連接至短條板ln以作為傳輸閘之輸入端，其 汲極電極係連接至各條資料線DL1* 〇以而其閘極電極則 -36-
543145 A7 B7 五 、發明説明（33 ) 連接至兩傳輸閘端TG1和TG2其中之一。在圖15中，編號 為奇數之TFTs ST2係連接至TG1，而編號為偶數之TFTs ST3貝丨】連接至TG2。 在依此種架構執行VI時，影像信號係經由一 Vs端輸入至 短條板111。傳輸閘部分120之TFTs ST2和ST3可取決於輸 入至TG1和TG2端之信號而啟動或關閉，以將影像信號送 至編號為奇數之資料線或編號為偶數之資料線，或同時送 至編號為奇數之資料線及偶數之資料線。 本發明之第六具體實施例實現能使用一用於VI之邏輯電 路部分180分別驅動編號為奇數之閘極線和編號為偶數之 閘極線的2G及能使用一短條板111和一傳輸閘部分120分別 驅動編號為奇數之資料線和編號為偶數之資料線的2D。 因此，有可能偵測到位於鄰近資料線DLl-DLn及鄰近閘極 線GLl-GLn之間的短路。 在圖15中，A代表資料驅動積體電路（1C)安裝處的部 分，且B代表發射雷射以便在完成VI之後自傳輸閘部分120 分出短條板111處的線。 在上述架構下執行VI時，由各個腳墊所輸入之信號係與 底下表2相同。 -37- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 裝 訂
線 543145 A7 B7 五 、發明説明（34 ) 表2 編號 腳墊名 施加至腳蟄之電壓 1 Von Von 2 Voff Voff 3 Vcom Vcom 4 CONI Von 5 C〇N2 Von或Voff(依所要驅動之閘極線之編號 為奇數或偶數而變） 6 CON3 Von或Voff(依所要驅動之閘極線之編號 為奇數或偶數而變） 7 Vs 影像信號 8 TGI Von或Voff(依所要驅動之閘極線之編號 為奇數或偶數而變） 9 TG2 Von或Voff(依所要驅動之閘極線之編號 為奇數或偶數而變） 現在將說明本發明之第七具體實施例。 圖20係一根據本發明第七具體實施例之TFT之電路圖。 本發明之第七具體實施例除了沒有傳輸閘極部分且短條 板有兩條之外，與第六具體實施例是相同的。在第七具體 實施例中，該等編號為奇數之資料線係連接至一第一短條 板112且該等編號為偶數之資料線係連接至一第二短條板 113。第一短條板112和第二短條板113係分別連接至Vs 1和 Vs2端以形成一 2D架構。本發明之第七具體實施例之目的 為僅將閘極驅動電路整合至一 TFT面板上而實現2G、2D及 -38- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
線 543145 A7 B7 五、發明説明（35 ) VI架構。 依上述架構執行VI時，該等由各個腳墊所輸入之信號係 如同底下之表3。 表3 編號 腳墊名 施加至腳蟄之電壓 1 Von Von 2 Voff Voff 3 Vcom Vcom 4 CONI Von 5 CON2 Von或Voff(依所要驅動之閘極線之編 號為奇數或偶數而變） 6 C〇N3 Von或Voff(依所要驅動之閘極線之編 號為奇數或偶數而變） 7 Vsl 影像信號1 8 Vsl 影像信號2 圖21係一根據本發明第八具體實施例之TFT面板之電路 圖。 本發明之第八具體實施例除了沒有短條板而是藉由形成 用於檢驗之第一和第二資料TFTs A1和A2予以取代之外， 與第六具體實施例是相同的。 如圖21所示，第一資料TFT A1係連接至一第一資料檢驗 信號線21a和一資料驅動信號線25，且一第二TFT A2係連 接至一第二資料檢驗信號線2 lb和資料驅動信號線25。另 外，資料線DLl-DLn係連接至第一和第二資料TFTs A1和 -39- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543145 A7 B7
A2之汲極電極，且資料驅動信號線25係連接至第一和第二 資料TFTs A1和A2之閘極電極。第一資料檢驗信號2；u係連 接至第一資料TFT A1之源極電極，且第二檢驗信號線 係連接至第二資料TFT A2之源極電極。用於檢驗之第一至 第三腳墊32a、32b和40係連接至第一和第二檢驗信號2 u 和21b及資料驅動信號線25中每一條之一端。在此實例 中’資料驅動信號線25係連接至一資料vQff《51。亦即， 貝料TFTs A1和A2之閘極電極係全部連接至資料乂。订端$ 1。 Voff# 5 1在稍後之模組處理中.總是經由一 FpC連接至v〇ft、電 壓施加電路而維持在一 VQff電壓。因此，資料丁!；。八丨和A2 係處於如同切斷之狀態，因切斷狀態在驅動一液晶顯示器 時總是維持在關閉狀態。所以，不需執行鑽石切割或雷射 切割以將用於檢驗之導線分成資料線和閘極線。 同時，由於資料線DLl-DLn係輪流連接至第一資料TFT A1和第二資料TFT A2，故有可能藉由分別驅動TFTs A1和 A2而依次驅動資料線DLl-DLn。因此，有可能偵測鄰近資 料線DLl-DLn之間的短路。 在依上述架構執行VI時，由個別腳墊所輸入之信號係與 底下表4相同。 -40- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
裝 訂
線 543145 A7 B7 五 、發明説明（37 表4 編號 腳墊名 施加至腳墊之電壓 1 Von Von 2 Voff Voff 3 Vcom Vcom 4 CONI Von 5 CON2 Von或Voff(依所要驅動之閘極線之編 號為奇數或偶數而變） 6 CON3 Von或Voff(依所要驅動之閘極線之編 號為奇數或偶數而變） 7 40 Von 8 32a 影像信號1 9 32b 影像信號2 裝 同時，省略傳輸閘電路之架構在圖2 1中亦是可行的。 圖22係一根據本發明第九具體實施例之TFT面板之電路 圖。 根據本發明第九具體實施例之TFT面板除了省略邏輯電 路之 >卜，與第八具體實施例是相同的。 藉由施加如底下表5所示之電壓於具此種架構之TFT之 個別腳墊以執行1G和2D VI係可行的。亦即，藉由使所有 閘極線GLl-GLn處於開啟狀態並輪流啟動或關閉資料線 DLl-DLn以執行VI係可行的。 -41- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 訂
線 543145 A7 B7 五 、發明説明（38 ) 表5 編號 腳墊名 施加至腳塾之電壓 1 Von Von 2 Voff Von 3 Vcom Vcom 4 VST Von 5 VCK1 Von 6 VCK2 Von 7 40 Von 8 32a 影像信號1 9 32b 影像信號2
類似第八具體實施例，根據本發明第九具體實施例之 TFT面板，¥心、端5 1同樣地在稍後的模組處理中，經由一 FPC連接至Vw電壓施加電路而總是維持VQff電壓。因此， 資料TFTs A1和A2因總是於驅動一液晶顯示器時維持在關 閉狀態而處於如同切斷之狀態。所以，不需執行鑽石切割 或雷射切割以將用於檢驗之導線分成資料線和閘極線。 圖23係一根據本發明第十具體實施例之TFT面板之電路 圖。 根據本發明第十具體實施例之TFT面板除了省略用於VI 之邏輯電路之外，與第七具體實施例係相同的。 藉由將如同底下表6所示的電壓施加至具此種架構之 TFT之個另|J脚塾以執行1G和2D VI係可行的。亦即，藉由 使所有閘極線GLl-GLn處於開啟狀態並輪流啟動或關閉資 -42- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 543145 A7 B7 五、發明説明（39 ) 料線DLl-DLn執行VI係可行的。 本發明之第十具體實施例需要執行雷射切割或鑽石切割 以便在執行VI之後將資料線分成短條板112和113。 前述具體實施例可應用於任何直接在一 TFT面板上形成 驅動1C之部分的方法，如多晶♦ TFT面板或非晶石夕驅動1C 面板。 表6 編號 腳墊名 施加至腳塾之電壓： 1 Von Von 2 Voff Von 3 Vcom Vcom 4 VST Von 5 VCK1 Von 6 VCK2 Von 7 Vsl 影像信號1 8 Vs2 影像信號2 雖然已引用大部分實際且期待之具體實施例說明本發 明，本發明仍未侷限於以上所揭露之具體實施例。本發明 之範疇包含在底下所述申請專利範圍内所作之各種修改及 等效物。 如上所述，完成一檢驗係藉由將一用於檢驗之導線經由 一用於檢驗之TFT連接至資料線和閘極線，並在檢驗之後 將V—電壓施加至用於檢驗之TFT，該用於檢驗之TFT不需 藉由額外的切割處理而仍可維持於如同切斷之狀態。因 -43- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 543145 A7 B7 五、發明説明（40 ) 此，將切割用於檢驗之導線並解決導因於切割之導線侵蝕 所需之額外處理移除掉係可行的。 同時，根據本發明，在整合了閘極驅動ICs之TFT面板中 執行2 G和2 D或1G和2 D目視檢驗係可行的。 -44- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

  1. 543145 A8 B8 C8 D8 六、申請專利範圍 1. 一種薄膜電晶體面板，其包含： 一具有一顯示區和一圍繞區之絕緣基底； 一形成於該絕緣基底上之第一信號線； 一形成絕緣基底上並與該第一信號線交錯且絕緣以界 定顯示區之第二基底； 複數條形成於絕緣基底之圍繞區上並連接至一 VQff. 壓施加端之驅動信號線； 一形成於絕緣基底之圍繞區上之檢驗信號線； 一用於檢驗之第一薄膜電晶體，其具有一耦接至第一 信號線之汲極電極、一耦接至所有檢驗信號線之源極電 極以及一耦接至所有驅動信號線之問極電極；以及 一用於檢驗之第二薄膜電晶體，其具有一耦接至第二 信號線之汲極電極、一耦接至所有檢驗信號線之源極電 極以及一耦接至所有驅動信號線之閘極電極。 2. 如申請專利範圍第1項之薄膜電晶體面板，其中該連接 至該用於檢驗之第二薄膜電晶體之檢驗信號線包含一第 一檢驗信號線和一第二檢驗信號線、且用於檢驗之第二 薄膜電晶體係輪流連接至該第一檢驗信號線和該第二檢 驗信號線。 3. 如申請專利範圍第2項之薄膜電晶體面板，其中該連接 至該用於檢驗之第一薄膜電晶體之第一檢驗信號線包含 一第三和一第四檢驗信號線，且用於檢驗之第一薄膜電 晶體係輪流連接至該第三檢驗信號線和該第四檢驗信號 線。 -45- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
    裝
    543145 A B c D 申請專利範圍 4. 如申請專利範圍第1項之薄膜電晶體面板，其中該連接 至該用於檢驗之第二薄膜電晶體之檢驗信號線包含一第 一、一第二和一第三檢驗信號線，且用於檢驗之第二薄 膜電晶體係輪流連接至該第一、該第二和該第三檢驗信 號線。 5. 如申請專利範圍第4項之薄膜電晶體面板，其中該連接 至該用於檢驗之第一薄膜電晶體之檢驗信號線包含一第 四和一第五檢驗信號線，且用於檢驗之第一薄膜電晶體 係輪流連接至該第四和該第五檢驗信號線。 裝 6. 如申請專利範圍第1項之薄膜電晶體面板，其中該連接 至該用於檢驗之第二薄膜電晶體之驅動信號線包含一第 一、一第二和一第三驅動信號線，且用於檢驗之第二薄 膜電晶係輪流連接至該第一、該第二和該第三驅動信號 線。 7. —種薄膜電晶體面板，其包含： 一具有一顯示區和一圍繞區之絕緣基底； 線 複數條形成於該絕緣基底上之閘極線； 一形成於該絕緣基底之顯示區和圍繞區上之資料驅動 信號線； 一形成於絕緣區之圍繞區上之資料檢驗信號線； 一形成於該等閘極線、該等資料驅動信號線及該等資 料檢驗信號線上之閘極絕緣層； 一形成於該閘極絕緣層上且至少有部分與該等資料驅 動信號線重疊之導體圖樣； -46- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） M3145 、申請專利範圍 體圖：：：7第：歐姆性接觸層’其係形成於第-半導 丘回粟上並以遠等資科 滿赵攸次士丨μ 勒唬線為中心分成兩邊，· m貝、斗，、泉，其係形成於閘極絕緣；上ϋ n 極線交錯以界定顯示區，且至少右=上並與… 1 歐姆性接觸層上； “刀系形成於琢第- 一用於檢驗之第一雪杌 甘β 至少有部分㈣成於”八係形成於閉極絕緣廣上且 係形成於弟一歐姆性接觸厣上· 一形成於用於檢驗之第一兩二 ， 以及 弘極和貧料線上之保護層； 一第一連接部分，其係 桧驗夕m 一 + ^ < 保護層上並連接用於 A 罘一笔極和資料檢驗信號線。 如申請專利範圍第7項之薄膜贿 厶： 吁膠％日日髂面板，其進一步包 一形成於該絕緣基底之圍 一來Λ认π政甘—固 '兀£上 < 間極驅動信號線； -m - ^ ^ ^ 1^上之閘極檢驗信號線； 缸，其係形成於該閘極絕緣層上且至 乂有部分與該閘極驅動信號線重疊； 一第三和一第四歐姆性 導體圖樣上並以閉極驅動二泉其开，成於該第二半 邊； 乜唬線 < 附近為中心分成兩 一用於檢驗之第二電極，其 至少有部分## & ，、係形成於閘極絕緣層上且 〜有邵刀係形成於第三歐姆性接觸層上； 一用於檢驗之第三電極，並 至少有部分# # θ ^/、係形成於閘極絕緣層上且 7有邛刀係形成於弟四歐姆性接觸層上； 47- 543145 A8 B8
    第一連接部分，其係形成於該保護層上並連接用於 檢驗之第三電極和閘極線；以及 ^ ^二連接部分，其係形成於保護層上並連接用於檢 驗 < 第二電極和閘極檢驗信號線。 9. 如專利範圍第8項之薄膜電晶體面板，其中該等第 斤土第四鼠姆性接觸層之形狀係分別與該等用於檢驗之 第一至第三電極和該資料線之表面區相同。 10. —種製造一薄膜電晶體面板之方法，其包含： 用於形成一閘極線、一資料檢驗信號線和一資料驅 動信號線之第一步驟； 、 -用於沉積-閘極絕緣層、_半導體層一歐姆性接 觸洞和一第二導電層之第二步騾；- 第一步騾，其係藉由執行一次光蝕刻製作第二導電 層、歐姆性接觸層和半導體層之圖樣，用以形成一資料 線、-用於檢驗之第一電極、資料線、一位於該用於檢 驗之第-電極下方之歐姆性接觸層、—位於該歐姆性接 觸層圖樣下方之半導體層圖樣； 第四步騾，其係在用於檢驗之資料線和第一電極上形成一保護層；以及
    裴
    用於形成 連接部分之第五步驟，該第一連接 部分連接用於第一電極和資料檢驗信號線。 π•如申請專利範圍第10項之方法’其係在該第-步驟中同 時形成―閘極檢驗信號線和_間極驅動信號線，以及在 該第三步驟中同時形成一用於檢驗之第二和第三電極， 弟 -48- 本紙張尺度適财關家標準(CNS) Α4規格(210><297公复y—' ---:------ 543145 A B c D •、申請專利範圍 並在第五步騾中形成一第二連接部分和一第三連接部 分，其中該第二連接部分連接用於檢驗之第三電極和閘 極線且該第三連接部分連接用於檢驗之閘極檢驗信號線 和弟二電極。 12. 如申請專利範圍第11項之方法，其係執行一次光蝕刻處 理以形成一光感測膜圖樣，並於該第三步騾中將該光感 測膜圖樣當成一蝕刻光罩，其中光感測膜具有一第一部 分、一厚度比該第一部分厚之第二部分以及一厚度比第 一部分薄之第三部分。 13. 如申請專利範圍第12項之方法，其係形成該光感測膜圖 樣之第一部分以使其置於該等用於檢驗之第一電極之間 以及該用於檢驗之第二電極與該用於檢驗之第三電極之 間，並形成光感測膜圖樣之第二部分以使其置於用於檢 驗之第一至第三電極和資料線上。 14. 一種薄膜電晶體面板，其包含： 一含有一顯示區和一圍繞區之絕緣基底； 複數條形成於該絕緣基底上之閘極線； 複數條形成於絕緣基底上並與該等閘極線交錯以界定 該顯示區之資料線； 一形成於該圍繞區上並連接至該等閘極線之閘極驅動 電路；以及 一用於目視檢驗（VI)之邏輯電路，其係插置於該閘極 驅動電路與該等閘極線之間並具有複數個第一至第三 NOR 閘， -49- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 543145 A B c D •、申請專利範圍 其中該用於目視檢驗之邏輯電路之第一 NOR閘之第一 輸入端係連接至該閘極驅動電路之一輸出端，且該用於 目視檢驗之邏輯電路之第一NOR閘之第二輸入端係連接 至一 C0N1端，而該用於目視檢驗之邏輯電路之第一 NOR閘之一輸出端係連接至第二或第三NOR閘之第一輸 入端’以及該第二NOR閘之第二輸入端係連接至一 C0N2端且該第二NOR閘之輸出端係連接至該等編號為 奇數之閘極線，而該第三NOR閘之第二輸入端係連接至 一 C0N3端且該第三NOR閘之輸出端係連接至該等編號 為偶數之閘極線。 15. 如申請專利範圍第14項之薄膜電晶體面板，其進一步包 含： 一形成於該絕緣區上之傳輸閘電路，且該傳輸閘電路 之一輸出端係連接至該等資料線；以及 一連接至傳輸閘電路一輸入端之短條板。 16. 如申請專利範圍第14項之薄膜電晶體面板，其進一步包 含： 一傳輸閘電路，其係形成於該絕緣基底之圍繞區上並 具有一連接至該等資料線之輸出； 一驅動信號線，其係形成於絕緣基底之圍繞區上並連 接至Vw電壓施加端； 一形成於絕緣基底之圍繞區上之檢驗信號線；以及 一薄膜電晶體，其具有一耦接至該等資料線之汲極電 極、一耦接至該檢驗信號線之源極電極以及一耦接至該 - 50- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543145 A B c D •、申請專利範圍 驅動信號線之閘極電極。 17. 如申請專利範圍第16項之薄膜電晶體面板，其中該連接 至用於檢驗之薄膜電晶體之檢驗信號線包含一第一和一 第二檢驗信號線，且用於檢驗之薄膜電晶體係輪流連接 第一檢驗信號和第二檢驗信號。 18. 如申請專利範圍第14項之薄膜電晶體面板，其進一步包 含： 一第一短條板，其係連接至該等編號為奇數之資料 線；以及 裝 一第二短條板，其係連接至該等編號為偶數之資料 線。 19. 如申請專利範圍第14項之薄膜電晶體面板，其進一步包 含： 一驅動信號線，其係形成於該絕緣基底之圍繞區上並 連接至VQft、電壓施加端； 一形成於絕緣基底之圍繞區上之檢驗信號線；以及 線 一薄膜電晶體，其具有一耦接至該等資料線之汲極電 極、一耦接至該檢驗信號線之源極電極以及一耦接至該 驅動信號線之閘極電極。 20. —種在一液晶顯示器中執行目視檢驗之方法，該液晶顯 示器包含一由一顯示區和一圍繞區所組成之第一絕緣基 底、複數條形成於該第一絕緣基底上之閘極線、複數條 形成於第一絕緣基底上並與該等閘極線交錯用以界定該 顯示區之資料線、一形成於第一絕緣基底上並連接該等 51- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 543145 A B c D 申請專利範圍 裝 閘極線與該等資料線之像素薄膜電晶體、一形成於顯示 區上並連接至該像素薄膜電晶體之像素電極、一形成於 該薄膜電晶體之圍繞區上並連接至該等閘極線且具有一 第一和一第二時脈信號端之閘極驅動電路、一開啟與關 閉電源端和一掃描啟始端、一形成於第一絕緣基底之圍 繞區上之驅動信號線和一驅動信號端、一位於第一絕緣 基底之圍繞區上之檢驗信號線和一檢驗信號端、一具有 一耦接至該等資料線之汲極電極、一耦接至該檢驗信號 線之源極電極和一耦接至該驅動信號線之閘極電極之用 於檢驗之薄膜電晶體、一形成於第一絕緣區之圍繞區上 之共電壓端、一相對於第一絕緣基底而置之第二絕緣基 底、一形成於該第二絕緣基底上並連接至該共電壓端之 共電極、以及一插置於第一與第二絕緣基底之間的液晶 材料， 線 其中，該執行目視檢驗之方法包含將Von電壓施加至 閘極驅動電路之第一和第二時脈信號端、開啟與關閉電 源端、掃描啟始端和驅動信號端’並將一共電壓施加至 共電壓端。 21. —種在一液晶顯示器中執行目視檢驗之方法，該液晶顯 示器包含一由一顯示區和一圍繞區所組成之第一絕緣基 底、複數條形成於該第一絕緣基底上之閘極線、複數條 形成於第一絕緣基底上並與該等閘極線交錯用以界定該 顯示區之資料線、一形成於第一絕緣基底上並連接至該 等閘極線和該等資料線之像素薄膜電晶體、一形成於顯 -52- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543145 A8 B8 C8 D8 六、申請專利範圍 示區並連接至該像素薄膜電晶體上之像素電極、一形成 於薄膜電晶體之圍繞區上並連接至該等閘極線且具有一 第一和一第二時脈信號端、一開啟與關閉電源端和一掃 描啟始端之閘極驅動電路、一形成於第一絕緣區之圍繞 區上並連接至該等資料線之短條板、一形成於第一絕緣 區之圍繞區上之共電唇端、一相對第一絕緣基底而置之 第二絕緣基底、一形成於該第二基底上並連接至該共電 壓端之共電極、以及一插置於第一與第二絕緣基底之間 的液晶材料， 其中’該執行目視檢驗之方法包含將V ο η電壓施加至 閘極驅動電路之第一與第二時脈信號端、開啟與關閉電 源端、掃描啟始端和驅動信號端，並將一檢驗信號施加 至短條板以及將一共電壓施加至共電壓端。 -53- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)
TW091102456A 2001-10-11 2002-02-08 A thin film transistor array panel and a method of the same TW543145B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010062619A KR100816336B1 (ko) 2001-10-11 2001-10-11 박막 트랜지스터 기판 및 그 제조 방법
KR1020010081049A KR100864487B1 (ko) 2001-12-19 2001-12-19 비쥬얼 인스펙션 수단을 구비한 박막 트랜지스터 기판 및비쥬얼 인스펙션 방법

Publications (1)

Publication Number Publication Date
TW543145B true TW543145B (en) 2003-07-21

Family

ID=26639384

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091102456A TW543145B (en) 2001-10-11 2002-02-08 A thin film transistor array panel and a method of the same

Country Status (4)

Country Link
US (2) US6774398B2 (zh)
JP (2) JP2003121867A (zh)
CN (1) CN100414405C (zh)
TW (1) TW543145B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI382264B (zh) * 2004-07-27 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及包括此面板之顯示器裝置
US8730220B2 (en) 2007-03-21 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US9430981B2 (en) 2013-04-26 2016-08-30 Chunghwa Picture Tubes, Ltd. Display panel

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4006304B2 (ja) * 2002-09-10 2007-11-14 株式会社 日立ディスプレイズ 画像表示装置
US7956976B1 (en) 2002-09-10 2011-06-07 Hitachi Displays, Ltd. Liquid crystal display device
JP2004163493A (ja) * 2002-11-11 2004-06-10 Sanyo Electric Co Ltd 表示装置
KR100917009B1 (ko) * 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
KR100965176B1 (ko) * 2003-04-07 2010-06-24 삼성전자주식회사 디지털 엑스레이 디텍터용 어레이 패널 및 이의 제조 방법
KR100984345B1 (ko) * 2003-05-30 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US7714820B2 (en) 2003-06-27 2010-05-11 Samsung Electronics Co., Ltd. Contact structure of conductive films and thin film transistor array panel including the same
KR100951357B1 (ko) * 2003-08-19 2010-04-08 삼성전자주식회사 액정 표시 장치
KR100560787B1 (ko) * 2003-11-05 2006-03-13 삼성에스디아이 주식회사 유기전계발광표시장치
JP4546723B2 (ja) * 2003-12-10 2010-09-15 シャープ株式会社 表示装置用基板及びそれを用いた液晶表示装置
KR100982122B1 (ko) * 2003-12-30 2010-09-14 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판의 불량 화소암점화 방법
US7391053B2 (en) * 2004-05-28 2008-06-24 Toshiba Matsushita Display Technology Co., Ltd. Inspection substrate for display device
KR20050117303A (ko) * 2004-06-10 2005-12-14 삼성전자주식회사 표시 장치
KR101075599B1 (ko) * 2004-06-23 2011-10-20 삼성전자주식회사 표시장치
JP4744824B2 (ja) * 2004-08-06 2011-08-10 東芝モバイルディスプレイ株式会社 表示装置、表示装置の検査方法、及び、表示装置の検査装置
JP2006078764A (ja) * 2004-09-09 2006-03-23 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP4790292B2 (ja) 2004-10-25 2011-10-12 三星電子株式会社 アレイ基板及びこれを有する表示装置
KR101100883B1 (ko) 2004-11-08 2012-01-02 삼성전자주식회사 박막 트랜지스터 표시판
KR101093229B1 (ko) 2005-01-06 2011-12-13 삼성전자주식회사 어레이 기판 및 이를 갖는 표시장치
US7714589B2 (en) * 2005-11-15 2010-05-11 Photon Dynamics, Inc. Array test using the shorting bar and high frequency clock signal for the inspection of TFT-LCD with integrated driver IC
KR101209042B1 (ko) * 2005-11-30 2012-12-06 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
KR101115026B1 (ko) * 2006-01-10 2012-03-06 삼성전자주식회사 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치
US8174478B2 (en) * 2006-06-12 2012-05-08 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
KR101275248B1 (ko) * 2006-06-12 2013-06-14 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
KR100996536B1 (ko) * 2006-06-23 2010-11-24 엘지디스플레이 주식회사 액정표시장치의 광센서 회로 및 이를 이용한 백라이트제어장치
JP2008026507A (ja) * 2006-07-20 2008-02-07 Sony Corp 表示装置および表示装置の検査方法
JP4860699B2 (ja) * 2006-08-31 2012-01-25 シャープ株式会社 表示パネルおよびそれを備えた表示装置
KR101304416B1 (ko) 2006-11-10 2013-09-05 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
KR100884463B1 (ko) * 2007-07-31 2009-02-20 삼성모바일디스플레이주식회사 발광 표시 장치 및 그의 제조 방법
JP5182993B2 (ja) * 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
TWI392944B (zh) * 2009-05-19 2013-04-11 Au Optronics Corp 面板、液晶顯示器及面板的形成方法
WO2011148424A1 (ja) * 2010-05-27 2011-12-01 パナソニック株式会社 表示装置用薄膜半導体装置、表示装置及び表示装置用薄膜半導体装置の製造方法
US9128335B2 (en) * 2011-05-18 2015-09-08 Sharp Kabushiki Kaisha Liquid crystal panel, liquid crystal display device
CN102306479A (zh) * 2011-07-04 2012-01-04 深圳市华星光电技术有限公司 一种适用于psva与阵列的测试电路
KR101813719B1 (ko) 2011-07-19 2017-12-29 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조 방법
CN103163670B (zh) * 2011-12-19 2016-03-02 上海中航光电子有限公司 一种液晶显示装置的检测开关
KR102050438B1 (ko) * 2012-11-29 2020-01-09 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조 방법
CN103345080B (zh) * 2013-07-10 2017-01-25 深圳市华星光电技术有限公司 一种快速测试切换装置及相应的tft‑lcd阵列基板
CN103698911A (zh) * 2013-12-09 2014-04-02 合肥京东方光电科技有限公司 一种阵列基板及显示装置
US20150179666A1 (en) * 2013-12-25 2015-06-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Wiring structure of array substrate
CN104280970B (zh) * 2014-11-06 2017-12-22 上海天马微电子有限公司 阵列基板及液晶显示面板
CN104375294B (zh) * 2014-11-24 2017-03-15 深圳市华星光电技术有限公司 一种显示面板的检测电路及其检测方法
US9601070B2 (en) 2014-11-24 2017-03-21 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for performing detection on display panel
CN105404065A (zh) * 2015-12-04 2016-03-16 深圳市华星光电技术有限公司 薄膜晶体管数组结构
KR102436255B1 (ko) * 2015-12-30 2022-08-26 삼성디스플레이 주식회사 표시 장치
CN105867033B (zh) * 2016-06-13 2019-06-14 厦门天马微电子有限公司 阵列基板以及液晶显示面板
KR102489594B1 (ko) * 2016-07-29 2023-01-18 엘지디스플레이 주식회사 협 베젤을 갖는 표시장치
CN110268461A (zh) * 2017-02-09 2019-09-20 L3技术公司 用于航空电子系统的容错液晶显示器
CN108831360A (zh) 2018-06-22 2018-11-16 京东方科技集团股份有限公司 栅极驱动信号检测电路、方法和显示装置
CN109493770A (zh) * 2018-11-15 2019-03-19 昆山龙腾光电有限公司 显示面板及其检测方法
JP7217650B2 (ja) * 2019-03-18 2023-02-03 株式会社ジャパンディスプレイ 表示装置
JP2020154251A (ja) * 2019-03-22 2020-09-24 株式会社ジャパンディスプレイ 表示装置及び検査方法
CN110189723B (zh) * 2019-06-27 2021-08-06 京东方科技集团股份有限公司 调节方法、调节装置、驱动方法、透明显示装置
CN111983860B (zh) * 2020-08-10 2022-07-29 深圳市华星光电半导体显示技术有限公司 显示面板和显示装置
WO2022124161A1 (ja) * 2020-12-08 2022-06-16 京セラ株式会社 表示装置および複合型表示装置
TWI762218B (zh) * 2021-02-25 2022-04-21 友達光電股份有限公司 驅動電路檢測系統
CN114690493B (zh) * 2022-03-18 2024-04-09 武汉华星光电技术有限公司 显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JP2566175B2 (ja) * 1990-04-27 1996-12-25 セイコー電子工業株式会社 半導体装置及びその製造方法
US6067062A (en) * 1990-09-05 2000-05-23 Seiko Instruments Inc. Light valve device
JPH055866A (ja) * 1991-06-28 1993-01-14 Sharp Corp アクテイブマトリクス基板の検査方法
JP3203841B2 (ja) * 1992-12-21 2001-08-27 松下電器産業株式会社 液晶表示デバイス
DE69430687T2 (de) * 1993-02-10 2002-11-21 Seiko Epson Corp Aktives matrix-substrat und dünnfilmtransistor und verfahren zur herstellung
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
CN1538228A (zh) * 1997-07-23 2004-10-20 ������������ʽ���� 液晶装置及电子设备
JP3667548B2 (ja) * 1998-03-27 2005-07-06 シャープ株式会社 アクティブマトリクス型液晶表示パネル及びその検査方法
JP4202571B2 (ja) * 1999-12-21 2008-12-24 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置およびその製造方法
JP2001265248A (ja) * 2000-03-14 2001-09-28 Internatl Business Mach Corp <Ibm> アクティブ・マトリックス表示装置、及び、その検査方法
KR100596965B1 (ko) * 2000-03-17 2006-07-04 삼성전자주식회사 구동신호 인가모듈, 이를 적용한 액정표시패널 어셈블리 및 이 액정표시패널 어셈블리의 구동신호 검사 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI382264B (zh) * 2004-07-27 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及包括此面板之顯示器裝置
US9310657B2 (en) 2004-07-27 2016-04-12 Samsung Display Co., Ltd. Thin film transistor array panel and display device including the same
US9874794B2 (en) 2004-07-27 2018-01-23 Samsung Display Co., Ltd. Thin film transistor array panel and display device including the same
US10025149B2 (en) 2004-07-27 2018-07-17 Samsung Display Co., Ltd. Thin film transistor array panel and display device including the same
US8730220B2 (en) 2007-03-21 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI453711B (zh) * 2007-03-21 2014-09-21 Semiconductor Energy Lab 顯示裝置
US9430981B2 (en) 2013-04-26 2016-08-30 Chunghwa Picture Tubes, Ltd. Display panel

Also Published As

Publication number Publication date
US6774398B2 (en) 2004-08-10
JP2009276792A (ja) 2009-11-26
CN1412735A (zh) 2003-04-23
JP2003121867A (ja) 2003-04-23
US20040207018A1 (en) 2004-10-21
US7009202B2 (en) 2006-03-07
JP4812862B2 (ja) 2011-11-09
CN100414405C (zh) 2008-08-27
US20030075718A1 (en) 2003-04-24

Similar Documents

Publication Publication Date Title
TW543145B (en) A thin film transistor array panel and a method of the same
CN105405851B (zh) 薄膜晶体管基板及其制造方法
US7928437B2 (en) Thin film transistor substrate and method of manufacture
TWI316621B (en) Array substrate for liquid crystal display device and method of fabricating the same
US11049466B2 (en) Display device
TW544934B (en) A vertically aligned mode liquid crystal display
US7507612B2 (en) Flat panel display and fabrication method thereof
TWI427380B (zh) 薄膜電晶體陣列面板
KR20070019457A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치
US7196746B2 (en) Pixel structure and manufacturing method thereof
JP2004310099A (ja) 液晶表示装置、薄膜トランジスタ表示板及びその製造方法
TW200307167A (en) Amorphous silicon thin film transistor-liquid crystal display device and method of manufacturing the same
US20100200860A1 (en) Thin Film Transistor Array Panel and Manufacturing Method Thereof
TW200419519A (en) Thin film transistor array panel and liquid crystal display including the panel
JP2004334214A (ja) 薄膜トランジスタ・アレイ基板及びその製造方法
US20060256248A1 (en) Thin film transistor array panel and method thereof
JP2004272259A (ja) 液晶表示装置
JP2007116164A (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
CN101257028A (zh) 薄膜晶体管基板及其制造方法
JP2005197727A (ja) 多結晶シリコン半導体素子及びその製造方法
JP5048914B2 (ja) 薄膜トランジスタ表示板の製造方法
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
KR101473795B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
US10042218B2 (en) Liquid-crystal display device
WO2012073942A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent