TW507363B - Method of fabricating semiconductor memory device - Google Patents

Description

507363 經濟部智慧財產局員工消費合作社印製 A7 -------2L.____ 五、發明說明（l ) 本發明係有關於一種半導體裝置之製造方法，更詳細 而舌，係有關於一種為使強介電體記憶體&DRAM高積體 化，而藉由使用CMP法之電極形成，以形成微細化電容 器的半導體裝置之製造方法。 白知之，具有1電晶體· 1電容器（或2電晶體· 2電容 器）構造的強介電體記憶單元，乃採用如第3圖所示，於電 晶體Tr上隔著絕緣膜3〇，形成平面型電容器以之構造， 而電晶體Tr與電容器Cp乃完全分離。因此，在絕緣膜3〇 上形成電容器Cp之後，利用局部配線連接電容器Cp與電 晶體Tr。 但是，如第3圖所示之構造，記憶體單元之占有面積 就變成較大，因此，不適合於高積體化。 因此，有人提出如第4圖所示，在M0SFET之源極領 域32上，形成由多晶矽或鎢等所構成之接觸插頭％，並在 该接觸插頭33上，形成堆疊型電容器以之強介電體記憶 單元或DRAM等。 如第4圖所示之堆疊型電容器，通常，係利用下述之 方法形成。即，在形成有電晶體，於電晶體上形成層間絕 緣膜，於層間絕緣膜形成接觸孔，於接觸孔内形成接觸插 頭之半導體基板上，在接觸插頭上堆積Ir、Ir〇2/Ir、扒、

Ru、ru〇2/Ru等之導電膜，並利用乾蝕刻法，將導電膜圖 案化，而形成下部電極（節點電極）。接著，堆積強介電體 膜（PZT、SBT等）或高介電體膜（BST等），然後，堆積作為 上部電極材料之卜叫…心心仏等之導電膜^ 本紙張尺度刺中國國家標準（CNS)A4規袼_(21〇 X 297公爱^ ----ΊΙΙ-7-----------I --------線 (請先閱讀背面之注咅？事項再填寫本頁) 507363 A7 B7 五、發明說明（2 用乾㈣法將導電膜及強介電體膜（或高介電體膜）圖案化 ’且形成共同屏極（或驅動線）。 但是，用在上部電極或下部電極之pt、k等之 導電膜’通常與乾_所使用之齒素化氣體的反應性較低 ，又，反應生成物之揮發性亦較低之⑨，其钱刻率較低， 且微細加工較困難。並且，於次微米以下之圖帛，受到微 小承載效應（Microloading effect)之影響亦較大，而且亦有 反應生成物對導電膜的附著，或者，微粒之發生等的問 存在。 因此，欲使該種記憶體高積體化，乃使pt、it等之不 活性金屬的微細加工技術之確立成為不可或缺。 訂 因此，使用含有強酸或強鹹性之電解液的稀漿泥 (slunry)的化學機械研磨法（CMp法）作回蝕處理之方法，乃 在特開平9-148537號公報及特開平7-22581號公報等提出 線 電 在 Cp 例如，依據特開平9-148537號公報，如第5圖所示， 在形成有電晶體，電晶體上形成層間絕緣膜4〇，在層間絕 緣膜40形成接觸孔，在接觸孔内形成接觸插頭“之半導體 的半導體基板上，於接觸插頭41上形成以〇2膜42。其後， 於該接觸插頭上之該叫膜42，使用光罩形成開口、部， 且在該開口部内依序堆積下部電極43/強介電體44/上部 極45/TEOS膜46。接著，將該等膜同時作CMp研磨，而 形成於Si〇2膜42之開口部内，形成凹形狀之孤立電容器 ’同日守’於该孤立電容器表面之凹部埋設TEoS膜46。進 本紙張尺度適用中國國家標準（CNS)A4規格（21G X 297公釐— 6 - 五、發明說明（3 ) 而，於該孤立電容器Cp之凹部的丁£〇§膜46，使用光罩而 利用乾㈣使接觸孔開口之後，於含有該接觸孔之電容器 上，形成金屬膜，再使用光罩將該金屬膜作圖冑，而形成 共同屏極47。 但是’於如是之製程中，乃f要用以在接觸接頭^上 之叫膜42形成開口部之光罩，用以於咖㈣開口接 觸接頭之光罩，用以在共同屏極47作圖案用的光罩，等3 片士光罩’同時’亦需要在吨膜42之開口部内形成電容器 時的CMP製程’以及在勘碟从形成接觸孔之乾钱刻製 程。又，在所形成之電容器上需要形成接觸孔，而於更微 細化之場合，乃有接觸孔之形成本身上有所困難的課題。 經濟部智慧財產局員工消費合作社印製 又，依據特開平7-22518號公報，如第6圖所示，在形 成有電晶體’層間絕緣膜5〇,在層間絕緣膜％形成接觸孔 ’在接觸孔㈣成接觸接頭51之電㈣的半導體基板上， 於接觸接頭51上形成吨膜52。然後，在接觸接頭5ι上之 :81〇2膜52，使用光罩形成開口冑’並在該開口部上堆積 ^电膜，且利用CMp製程形成與接觸頭5ι相連接之孤立 的積蓄電極53。接著，於積f電極53上依序堆積強介電體 膜54及吨膜55，其後’於叫膜55之積蓄電極53上，使 用光罩形成對應於驅動線之溝槽，且堆積導電膜。其次， 將該導電膜作CMP研磨，而形成孤立之驅動線兄。/、 但是’於此製程上’在記憶陣列周邊之電路部上加工 =介：體膜時，有在強介電體膜上導入因乾蝕刻而引起之 電漿損傷，而使強介電體特性劣化之缺

本紙張尺度翻中國國家鮮（CNS)A4規格（21〇 X 297公釐） 五、發明說明（4 ) 依據本發明，係提供一種半導體記憶裝置之製造方法 ’包含：⑷在半導體基板上形成層間絕緣膜，該層 間絕緣膜形成接觸孔，並在該接觸孔形成插頭：⑼ 有該插頭之前述層間絕緣膜上形成第丨絕 二 _ 研且在則述 頭上之第1絕緣形成溝槽；⑷在含有該溝槽之前述第i 絕緣膜上形成第！導電膜，再利用化學機械性研磨法而將 該第i導電膜作回钮處理，且在前述溝槽内形成下部電極 :⑷在含有該下部電極之第丨絕緣膜上，依序形成高介電 體膜或強介電體膜以及第2導電膜；及，⑷同時將前述高 ^電體膜或強介電體膜以及第2導電膜作圖化，而形成電 容器絕緣膜以及上部電極。 又，依據本發明，係提供一種半導體記憶裝置之製造 方法，包含：（A)在半導體基板上形成層間絕緣膜，且在 該^間絕緣膜形成接觸孔，並在該接觸孔⑽成插頭；⑻ 在含有該插頭之前述層間絕緣膜上形成第丨絕緣膜，且在 2述插頭上之第1絕緣形成溝槽；（C)在含有該溝槽之前述 第1絕緣膜上形成第丨導電膜，且利用化學機械研磨法而將 該第1導電膜作回蝕處理，而在前述溝槽内形成下部電極 ’（D)在含有該下部電極之第1絕緣膜上形成第2絕緣膜， 且在珂述下部電極上之第2絕緣膜形成溝槽；（£)在該溝槽 之側壁形成絕緣膜側壁隔片；（1〇在含有前述溝槽及絕緣 膜侧壁隔片之前述第2絕緣膜上，依序形成高介電體膜或 強介電體膜以及第2導電膜；及，（G)利用化學機械研磨法 而將‘述馬介電體膜或強介電體膜以及第2導電膜同時作 本紙張尺㈣中 (CNS) A4 規格 ^—

經濟部智慧財產局員工消費合作社印

五、發明說明（5 ) 回蝕處理，以形成電容器絕緣膜及上部電極。 本發明之實施態樣： 一依據本發明之半導體裝置之製造方法，首先，（勾在 半導體基板上形成層間絕緣膜，且在該層間絕緣膜形成接 觸孔，並在該接觸孔内形成插頭。 、…可使用於本發明之半導縣板，只要是使用於欲形成 半‘體裝置之通常之基板就可以，並無特別之限定，可使 用由石夕、鍺等之半導體，GaAS、InGaAsf之化合物半導 體等所構成之基板，惟，其中以⑨基板為佳。該半導體基 板亦可利用搖擺法或刻槽S件分離法形成^件分離膜，而 _、電容器或電阻器等之元件、配線、絕緣膜等，以 單獨或組合形成亦可以。 於該半導體基板上，形成層間絕緣膜。此時之層間絕 緣膜以具有絕緣性之膜就可以，對其材料並無特別之限定 例士有石夕氧化膜、石夕氮化膜、PSG、BPSG等之單層 或夕層所开^成之纟巴緣膜。该等之絕緣膜，例如，可按照Cvd 法寻的公知法形《，層間絕緣膜之膜#，以具有作為層間 絕緣膜之機能的通常之膜厚就可以，例如，約為7〇〇〜 3000nm 〇 在$層間絕緣形成接觸孔。接觸孔之形成方法並無特 別之限定例如，可利用光蝕刻及蝕刻製程形成。接觸孔 之大小亚無特別之限定，能確保層間絕緣膜之下層與上層 的電氣性連接的大小就可以。 在該接觸孔内形成插頭，插頭利用導電性材料而將其

本紙張尺度翻巾目at#?^s)A4 ii (210 x 297

507363 A7 Β7

經濟部智慧財產局員工消費合作社印製 表面形成為平坦為佳。例如，有鈦、 屬、客日& ^ 、乙、鸫等之高融點金 屬夕晶矽之早層膜或積層膜。又， ,^ ^ 在插碩之下層或上層 為確保與其他之導電性材料

TaSiN^ rP 者〖生，乃形成由ΤιΝ、 所構成之阻障金屬伽 頭、障壁金屬亦可以。該等插 n斤 力安例如，賀濺法、真空基 鍍法等，與蝕刻、最好為CM 八… 為宜。 忐之回蝕的组合，而形成 ⑻在含有插頭之層間絕緣膜上形成紅絕緣膜 在插頭上之第1絕緣膜形成溝槽。 第m緣膜，通常，形成在含有插頭之層間絕㈣上 的整面為佳。第1絕緣膜’對其材料並無特別之限定，只 要具有絕緣性之膜就可以’例如，可舉出由石夕氧化膜、矽

2膜、Ti〇2、Ta〇2等之單層或多層所構成的絕緣膜。為 提南與形成在插頭上之將後述的下部電極之密著性，乃以 ™2/Si02之積層膜為佳。該等之絕緣膜，例如，可以CVD 法等之公知的方法形成。又，第1絕緣膜之膜厚例如，約 為 2000〜3000 nm。 在該第1絕緣膜，形成溝槽。該溝槽形成在插頭上， 且其底部到達插頭，並被覆插頭整體，並且擴展至插頭之 外周部上為宜。即’由於該溝槽之大小，大約就決定在後 、’、ΐ衣耘所欲形成之下部電極的大小。溝槽可利用公知之方 法，例如，光蝕刻及蝕刻製程形成。又，在第丨絕緣膜形 成溝槽之後，再利用上述之其他的第丨絕緣膜材料，於第五 絕緣膜之側壁形成側壁隔片亦可以。 本紙張尺度適用中國國家標準（CNS)A4規格⑵Q χ 297公髮）

五、發明說明（7 ) 接著，⑷在含有溝槽之第i絕緣膜上形成^導電膜 ，且利用化學機械研磨法將第1導電膜作㈣處理，形成 下部電極。 、第^導電膜，通常形成在含有溝槽之第i絕緣膜上整面 為宜。第1導電膜並無特別限定，只要以通常之電極材料 形成就可以。其中，以pt、Ru、Ir、Ir02/Ru或Ir02/Ir之單 層膜或積層膜為佳。該第電膜乃比於前述之製程所形 成之溝槽的深度為薄之膜厚，例如，以約500〜2_入之 膜厚形成為佳。第i導電膜可以公知之方法，例如，CVD 法、MOCVD法、錢法、電錢法、電板極法，形成，其 中，從被覆特性之觀點而言，以M0CVD法及電極法為佳 。在具體上，於MOCVD法之場合，有使用蒸氣塵較高之 t Ir等之有機金屬錯體為原料而予熱分解之方法；於電 板極法之場合，有將H2(PtCl4)、H2(Pt(N〇2))、H2(pt(cN)4) WSO4)3、Μ · Ir(S〇4)2 · 12帥等之電解液作電氣分解 之方法。而於電板極法之場合，由於需要以同一金屬所構 成之種子層，因此，事先以作為第！導電膜之金屬膜作為 種子層，再利用喷濺法、離子金屬電漿法等製作成膜。 利用化學機械研磨法而將第丨導電膜作回蝕處理，且 僅在溝槽内形成下部電極。即，將存在於溝槽内以外的第 1絕緣膜上之第1導電膜作蝕刻去除。於此，化學機械研磨 法，係在Ce〇2、Zr〇2、A12〇s等之研磨劑混合溶解構成第i v電膜之金屬的溶液之稀漿泥，以約15〇〜2〇〇 之供

、巧畺塗布在旋轉板上之被钱刻部而作供給，且利用CMP 507363 A7 B7 五、發明說明（ 法作研磨之方法。對於轉構成第 方面，例如，於Pt之場合，可 、電膜之金屬的溶液 即有氫氧化納或鉀/KN〇3等之溶液 二於:之场合， ，於比溝叙職㈣之場合，電膜之膜厚 成凹部形狀。X，下π電極能僅在溝槽内形 …狀又，第1導電媒之膜厚與溝槽 同等，或比溝槽之深度為厚 "、，、，.'、 咖从 即，下部電極於溝；^ 内能使表面與第1絕緣膜為同—面，形成平括之形狀 一八然後’⑷在含有下部電極之第1絕緣膜上，依序形成 回；丨電體膜或強介電體膜以 鞔人币V電膜。兩介電體膜或 強^肢以及第2導電膜，形成在含有下部電極之第m 緣膜上整面為宜。於此’高介電體膜或強介電體膜，係且 有作為電容器絕緣膜之機能者，例如，高介電體膜方面有 _ ’ Sr)Ti〇3 ’而強介電體膜方面有邮办A(〇〈 X < i) ’或SrBi2Ta2O0等。該等膜的膜厚，例如，為約5〇〇〜細〇入 。該等膜可以公知之方法，例如，M〇VCD法、喷濺法、 MOD法、黏膠法等形成。將該等膜成膜之後，例如，於 約400〜8〇〇。(：之溫度範圍，在氧氣、氧氣/氮氣、氧氣/氬 氣環i兄中4，％予約30秒鐘〜數小時之回火處理為佳。 第2導電膜可以與上述之第丨導電膜同樣之材料，同樣 之膜厚，同樣之成膜方法形成。而第丨導電膜與第2導電膜 不一定要以同一材料，同一膜厚形成，而能因應半導體裝 置之特性，配置在其下層或上層之元件或絕緣膜等，作適 宜之調整。 之後，（e)同時將高介電體膜或強介電體膜以及第2導 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 面 之 注 I意 事 項 再 填 寫 本 頁 訂 線 經濟部智慧財產局員工消費合作社印製 507363 A7

507363 A7

經濟部智慧財產局員工消費合作社印製 五、發明說明（10 ) 利用RIE法作回蝕處理处 朴 尤此形成。耩由該絕緣膜側壁隔Η ，就能防止因矽梟各W片 、，、在後續製程所形成之高介電髀腹 或強介電體膜之接魎^ 门，丨屯體躁 ^ 镬觸，所引起之該等膜之劣化。 # ()在β有溝槽及絕緣膜側壁隔片之 上，依序形成高介電髀a人 巴緣膜 电體膜或強介電體膜以及第2導 南介電體膜或強介雷辨、 人难，丨甩體膜以及第2導電膜，通常， 第2絕緣膜上整面為私 战在 "、、么。而該等膜之形成，可以與上 製程⑷中之膜為同樣之材料、方法形成。 之後，⑹將高介電體膜或強介電體膜以及第2導電膜 ，利用化學機械研磨法π 士 、 同日寸作回蝕處理，而形成電容界嗜 緣膜及上部電極。此時之回钕處理能以與在卫程㈣之 回姓處理為同樣之方法進行。藉此，乃能使上部電極形成 在屢才曰Θ且表面與第2絕緣膜為同面，且為平坦之形狀 〇 以下，依據圖面說明本發明之半導體裝置的製造方法 。而依據該等之實施例並不限定本發明。 [第1實施例] 首先，如第1圖（a)所示，在形成有電晶體之矽基板 上，形成由膜厚約1.〇〜1.5#111之81〇2膜2、膜厚約5〇〇人之 SiN膜3所構成之層間絕緣膜。再將接觸孔形成於該層間 絕緣膜，例如，堆積膜厚約1〇〇〇〜3〇〇〇A之摻雜多晶矽膜 ，且利用RIE法作回蝕處理，而將摻雜多晶矽膜埋進接觸 孔内，以形成插頭4。其次，在插頭4上堆積TiN、TaSiN 膜等，且利用CMP製程作回蝕處理，以形成表面平坦之 (請先閲讀背面之注意事項再填寫本頁) 訂· --線. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 14 507363 A7 B7 五、發明說明（11 ) 障壁金屬層5。 (請先閱讀背面之注意事項再填寫本頁) 接著，如第1圖（b)所示，堆積由膜厚約2000〜3000A 之Si02膜6及膜厚約200〜1000A之Ti02膜所構成之第1絕緣 膜，而於插頭4上，且對應於電容器之積蓄電極的部份形 成開口。而第1絕緣膜為Ti02/Si02之2層膜的場合，於後 續製程欲堆積強介電體膜之時，能維持第1絕緣膜與強介 電體膜之密著性。 進而，如第1圖（c)所示，於含有開口之第1絕緣膜上 ，形成膜厚約500〜2000A之Pt膜8a。於此，Pt膜8a係使用 蒸氣壓較高之Pt的有機金屬錯體作為原料，且利用熱分解 法成膜。 接著，如第1圖（d)所示，利用CMP法，研磨存在於開 口外之Pt膜8a，並僅在開口内形成作為凹形狀之下部電極 的節點電極8。於此，CMP法係使用在Ce02、Zr02、Al2〇3 等之研磨劑混合溶解Pt之王水等的溶液之稀漿泥，並以化 學性作機械研磨之方法。 經濟部智慧財產局員工消費合作社印製 然後，如第1圖（e)所示，於節點電極8上，例如，利 用MOCVD法，形成膜厚500〜2000A作為強介電體膜之PZT 膜9，再於約700°C之溫度施予約10分鐘之回火處理。其後 ，例如，利用MOCVD法，形成膜厚約500〜2000A之Ir膜10 ，並以比形成節點電極8之開口為較寬瀾之寬度，形成電 容器絕緣膜之同時，形成驅動線，或著於記憶單元陣列之 外部，形成屏極。 依據如是之方法，在作為電容器之上部電極的屏極上 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 15 507363 A7 B7 五、發明說明（l2 ) 經濟部智慧財產局員工消費合作社印製 形成接觸孔，而不需再形成驅動線，因此，可簡化製造工 程。 [第2實施例] 首先，如第2圖⑷所示，與第1實施例同樣，在石夕基 板1上形成層間絕緣膜、接觸孔、插頭4及阻障金屬層5。 接著，如第2圖⑻所示，堆積由膜厚約iooo〜3_A 之層間训2膜6及膜厚約·〜1〇〇()A之層間吨膜7所構成 之第1絕緣膜，並於插頭4上對應於電容器的積蓄電極之部 份形成開口。且在含有開σ之第％緣膜上，形成膜厚約5〇〇 〜2000Α之Pt膜18a。於此，Ptm8a係使用？泰氣壓較高之pt 的有機金屬錯體作為原料，而利用熱分解之M0CVD法成 膜。 其後，如第2圖（C)所示，利用（^厘卩法，將存在於開 外之Pt膜18a研磨，且形成埋入開口内之形狀的下部電 之郎點電極18。 然後，如第2圖（d)所示，在含有節點電極18之丁i〇2 7上，形成由Si〇2膜16所構成之第2絕緣膜，且於節點電 18上對應於電容裔之驅動線的部份形成開口。又在該開 上堆積膜厚約200〜1000A之卩〇2膜17，利用回餘處理 在Si〇2膜16側壁，形成由Ti〇2膜17所構成之侧壁隔片。 並且，如第2圖（e)所示，在含在開口之丁丨仏膜17上， 例如，利用MOCVD法，以形成作為強介電體膜之膜厚為 500〜2000A的PZT膜19a，且於約70(rc之溫度，施予約 分鐘的回火處理。其後，例如，利ffiM〇CVD法，形成 a 膜 π 10 膜 (請先閱讀背面之注意事項再填寫本頁) . -線· 表紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 16 507363

厚约500〜2000A之Ir膜2〇a。 接著，如第2圖（f)所示，利用與上述之CMp法同樣之 方法，以CMP法研磨存在於開口外之ρζτ膜⑼及⑽術 ^/成埋入開口内之形狀的強介電體膜19及驅動線別。 依據如是之方法，僅使用纟接觸接頭4上之第！絕緣膜 形成開口部之用的光罩，以及在節點電極18上之第2絕緣 賴開口部之用的光罩等之2片光罩，乃能使製造工程 簡略化ϋ且，由於不需乾餘刻，乃能減低對強介電體膜 之電漿損傷。 ' 本發明之效果： 、依據本發明，即，在i電曰曰曰體，i電容器構造之敗歲 或強介電體記憶裝置中的電容器形成製程中，於形成在 Si02膜之溝槽部，形成下部電極，或者，下部電極，電容 器絕緣膜’上部電極中之任一項’且由於以CMP法作圖 案化之故’乃不會使製程複雜化，並且，對強介電體不會 產生#刻抽傷’而能形成對應於高積體化之微細電容器， 因此，能製造對應於高積體、微細化之半導體裝置。 圖式之簡單說明： 第1圖係表示本發明之半導體裝置的製造方法之一實 施例的要部之概略性截面製程圖。 第2圖係表示本發明之半導體裝置的製造方法之另一 實施例的要部之概略性截面製程圖。 。第3圖係表示具有習知之平面型電容器的強介電體記 憶單元構造之要部的概略性截面圖。 本紙張尺度適財國ϋ轉（CNS)A4規格(_2ig χ 297公复） 頁 訂 經濟部智慧財產局員工消費合作社印製 17 507363 A7 B7 五、發明說明（14 ) 第4圖係表示具有習知之堆疊型電容器的強介電體記 憶單元構造之要部的概略性截面圖。 第5圖係用以說明習知之強介電體記憶單元的製程的 要部之概略性截面圖。 第6圖係用以說明習知之另一強介電體記憶單元的製 程之要部之概略性截面圖。 元件標號對照 (請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1···矽基板(半導體基板） 20，45···驅動線(上部電極） 2".8丨02膜(層間絕緣膜） 30…絕緣膜 3."SiN膜(層間絕緣膜） 31…局部配線 4…插頭 32…源極領域(MOSFET) 5···阻障金屬層 33，41，51…接觸插頭 6，16…Si02膜(層間絕緣膜） 40，50…層間絕緣膜 7，17…1102膜(第1絕緣膜） 46...TEOS 膜 8a，18a".Pt膜 47···共同屏極 8，18…節點電極(下部電極） 53…積蓄電極(孤立） 9，19a-"PZT膜 56…驅動線(上部電極） 10，20a…Ir膜 Ir…電晶體 16…Si02膜(第2絕緣膜） Cp···電容器（平面型） 17…1102膜(絕緣膜侧壁隔片） MOSFET—MOS型場效電晶體 19，54…強介電體膜 18 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 507363 > A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 夂、申請專利範圍 1· 一種半導體記憶裝置之製造方法，包含： (a) 於半導體基板上形成層間絕緣膜，於該層間絕 緣膜形成接觸孔，且於該接觸孔内形成插頭； (b) 在含有該插頭的前述層間絕緣膜上形成表面具 有密著層之第1絕緣膜，且於該插頭上之第1絕緣膜形成 溝槽； (c) 在含有該溝槽的前述第1絕緣膜上形成第1導電 膜，利用化學機械研磨法回蝕處理該第1導電膜至露出 第1絕緣膜表面之密著層，藉此，在該溝槽内形成下部 電極； (d) 在含有該下部電極之第1絕緣膜上，依序形成高 介電體膜或強介電體膜及第2導電膜；及 (e) 將該高介電體膜或強介電體膜及第2導電膜，同 時作圖案化處理，以形成電容器絕緣膜及上部電極。 2· —種半導體記憶裝置之製造方法，包含·· (A) 於半導體基板上形成層間絕緣膜，於該層間絕 緣膜形成接觸孔，且在該接觸孔内形成插頭； (B) 在含有該插頭之前述層間絕緣膜上形成第1絕 緣膜，且於該插頭上之第1絕緣膜形成溝槽； (C) 在含有該溝槽的前述第1絕緣膜上形成第1導電 膜，利用化學機械研磨法回蝕處理該第1導電膜，藉此 ，在該溝槽内形成下部電極； (D) 在含有該下部電極的第1絕緣膜上形成第2絕緣 膜，且於該下部電極上之第2絕緣膜形成溝槽； 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） T9 (請先閱讀背面之注意事項再填寫本頁} 、1T §. 507363 A8 B8 C8 D8 六、申請專利範圍 (E) 於該溝槽之侧壁，形成絕緣膜侧壁隔片； (F) 在含有該溝槽及絕緣膜侧壁隔片之前述第2絕 緣膜上，依序形成高介電體膜或強介電體膜及第2導電 膜；及， (G) 利用化學機械研磨法，同時回蝕處理該高介電 體膜或強介電體膜及第2導電膜，以形成電容器絕緣膜 及上部電極。 3. 如申請專利範圍第1項或第2項所記載之半導體記憶裝 置之製造方法；其中，該下部電極及上部電極係由Pt 、Ru、Ir、Ir02/Ru 或 Ir02/Ir戶斤形成。 4. 如申請專利範圍第1項或第2項所記載之半導體記憶裝 置之製造方法；其中，該高介電體膜係（Ba，Sr)Ti03， 該強介電體膜係PbTixZi^Cb或SrBi2Ta209。 5·如申請專利範圍第2項所記載之半導體記憶裝置之製造 方法；其中，該絕緣膜侧壁隔片係由Ti02或Ta02所構成 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 20 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）