TW293160B - - Google Patents

Download PDF

Info

Publication number
TW293160B
TW293160B TW084113487A TW84113487A TW293160B TW 293160 B TW293160 B TW 293160B TW 084113487 A TW084113487 A TW 084113487A TW 84113487 A TW84113487 A TW 84113487A TW 293160 B TW293160 B TW 293160B
Authority
TW
Taiwan
Prior art keywords
layer
sidewall
oxidized
adhesion layer
forming
Prior art date
Application number
TW084113487A
Other languages
English (en)
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW293160B publication Critical patent/TW293160B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Description

293160
7 B A7 經濟部中央標準局員工消費合作社印製 五、發明説明（1 ) _，i 相關申請案 下列申請案與本發明同時提申 標題 發明人 檔案编號/ 申請案號 Impoved High-Dielectric-Constant Material Electrodes Comprising Thin Platinum Layers Summerfelt, Beratan, Kirlin, Gnade TI-17950 08/283,881 Improved Electrodes Comprising Conductive Perovskite -Seed Layers for Perovskite Dielectrics Summerfelt, Beratan ΤΙ-17952 08/283,468 Improved High-Delectric-Constant Material Electrodes Comprising Thin Ruthenium Dioxide Layers Summerfelt, Beratan, Kirlin, Gnade ΤΙ-19153 08/283,442 High-Dielectric-Constant Material Electrodes Comprising Sidewall Spacers Nishioka， Park， f Bhattacharya, Summerfelt ΤΙ-19272 08/283,871 A Conductive Amorphous-Nitride Barrier Layer for High-Dielectric-Constant Material Electrodes Summerfelt / ΤΙ-19554 08/283,441 A Conductive Exotic-Nitride Barrier Layer for High-Dielectric-Constant Material Electrodes Summerfelt ΤΙ-19555 08/283,873 A Conductive Noble-Metal -Insulator-Alloy Barrier Layer for High-Dielectric-Constant Material Electrodes Summerfelt, Nicolet, Reid, Kolawa ΤΙ-19556 08/283,454 下列已列檔的申請案與本發明有關： 標題 發明人 審查編號 Improved Electrical Connections to Dielectric Materials Gnada, Summerfelt 08/009,521 Improved Electrical Connections to Dielectric Materials Gnade, Summerfelt 08/260,149 _ ^ 一 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率（CNS ) Λ4規格（210X 297公釐） 經濟部中央樣準局員工消費合作社印製 293160 A7 B7 五、發明説明（2 )
Lightly Donor Doped Electrodes for High-Dielectric-Constant Materials Summerfelt, Beratan, Gnade 08/040,940 ^^一 Lightly Donor Doped Electrodes for High- Summerfelt, Tl-17660.1 Dielectric-Constant Materials Beratan, Gnade 08/276,191 ______ Improved Electrode Interface for High- Summerfelt, 08/041,025 Dielectric-Constant Materials Beratan _-- 發明背景 下列背景説明並不在於限制本發明，本發明背景之例 子與3對高介電常數材料形成電連接的現行方法有關。 積體電路（即DRAM)密度増加亦增加了用於電子裝置 的高介電常數材料的需要量。一般而言，電容直接與和電 容介質相接觸的電極之表面區域接觸，但是受電極體積的 影響有限。一般用於達成每單位面積較高電/容的現行為法， 係由增加幾何形狀增加每單位面積之表面積，如在渠道或 疊積電容中使用Si〇2或Si〇2/Si3N4作為介電質，但是在如 256Mbit及1Gbit DRAM的製造中此方法變得非常因難。 一種不同的方法是使用高電容率介電材料，許多 peroskite，鐵電或高介電常數（下層縮寫為HDC)材Si02料如 (Ba，Sr)/Ti〇3 (BST)通常其電容密度高於標準Si〇2_si3N4_Sl〇2 電容。不同的金屬及金屬化合物，基本上為貴性金屬，如 Pt，及導電氧化物，如Ru〇2，已用於作為這些HDC材料 的電極。為了能在電子裝置中有效用必需架構可信賴的電 連結’其不會消除這些高介電常數材料的有利性質。 發明概述 一 4 - 本紙張尺度適用中國國家系準（CNS ) A4規格（210X297公楚;)~~' "~ I i I I I I I ϋ ^ I I I I n I ^ c锖先閲讀背面之注意事項并填寫本貰) A7 A7 經濟部中央樣準局員工消費合作社印製 五、發明説明（3 ) 在本文中，、高介電常數〃意謂著在裝置的操作溫度中 介電常數大於約50者。HDC沉積通常在含大氣之氣中於 高溫下（通常大於約500度c)發生。許多電極材料在此環境 下氧化物且成為絕緣或品質變壞。在HDC材料沉積前形成 的原始電極結構在沉積期間或之後必需呈穩定態。在此沉 積後所形成的電極結構在沉積後只需要穩定即可。 如上文中所述。在標準的薄膜（在本文中定義為小於5 微米）(um)應用，已建議Pt作為HDC材料層的電極。但是 雖然Pt對於HDC材料為不反應者，已發現很難只用pt作為 原始電極。Pt—般允許氣氣擴散過其本身，因此基本上允 許鄰近材料氧化物。另外，pt的黏滯性在正常情況下不 會比S i〇2或S i3 N且P t在低溫下可快速形成層。因此已建議 在Pt電極下使用Ta或TiN層作為附著或緩衝層。但是在 BST沉積或韌化期間，氧氣可擴散過pt，且氧化附著層 且使附著層較不導電。因此附著層側的問題可能大於頂部 水平表面，因為Pt-般在頂部較厚，且為—較好擴散障壁。 在標準的薄膜應用中，導電氧化物如Ru〇2已建 為HDC材料層的電極。而且雖然Ru〇2相對於Η%材料為 不反應者，一般本身也有一些困難。例如，使用這種氧化物 形成的結構之電性通常劣於其他如由^形成者。許多 ，應用，除了每單位面積的大電容外尚需要小的漏電流密 種變數感到敏感，如厚度,微結構，電極，電極 /狀及化。物。例如使用Ru02的鉛錯欽化物比使用 ^核的PZ丁的漏電流大了好幾階。特別是，顯然地，漏 5 沐張尺度顧巾國規格（21GX297公釐）
訂 線 ,I— n HI {請先閲讀背面之注意事項再填寫本頁) 裝· 293160 A7 B7 五、發明説明（4 ) · 電流為Schottky障壁所控制，且含Pt電極之較小漏電流顯 然係由於較大的工作函數所致。 、 如本文中所用、不反應〃係用於與HDC材料接觸之材 料，其意謂著在處理期間及之後，對HDC材料提供穩定導 電介面的材料。注意當一導電氧化物如Ru〇2用於不反應 層（或電極的其他部份），該層亦包含未氧化物或部份氧化 物之Ru。例如，在HDC沉積程序期間，由變成部份或完全 氧化物而改變化學性質的Ru之不反應層仍視為不反應者 因為其仍對HDC材料提供穩定之導電介面。 ’ 其他已提出作為標準薄膜結構的其他結構包含作為 電極的Pt，Pd，Rh,且由Re,Os，Rh製成之氧·化物，及在單晶Si 或多晶Si作為黏附層的Ir。這些電極的問題為這些氧化物 在次於Si層下為不穩定者，且這些金屬在/基體溫下（一般 小於約450度c)快速形成層化物。如果可使其他相關問題 避免掉或達到最小，如果在導電氧化物及sj基體間使用一 適當的附著（障壁）層則甚至在HDC材料沉積後，此型式的 電極結構仍可維持其導電率。 因此所提出的多種上電極結構包含下列一般上材料 層.HDC金屬/不反應（氧穩定）層/附著（障壁）層/基體。 在這些結構中，附著層基本上包含一導電材料，該材料在 HDC材料沉積狀態下氧化以提供一導電氧化物。已發現在 HDC材料中的膨脹壓力及裂縫形成的發生原因為：在hdC 材料沉積期間’附著層之氧化的隨後的膨脹所致。 雖然此氧化/膨脹一般發生在附著層的任何表面上，附 一 6 一 不紙狀没適财關家標準（CNS)A·^训㈣7公廣） (請先閲讀背面之注意事項再填寫本頁) U3 -*
經濟部中央樣準局員工消費合作社印製 293160 A7 B7 經濟部中央標準局員工消费合作社印袋 五、發明説明（5 ) 著層之頂部的氧化實質上為上方之未氧化層所阻擋，且附 著層之底部的氧化實質上為其周圍材料（如基體）所阻播。 一般暴路的側壁將使得附著層之表面易於氧化。因為大部 份所提供用於基體層的材料當氧化時歷經體積的變化，附 著層側壁一般使得上方的不反應層膨脹且變形。這些裂縫 可從HDC材料層的上表面沿伸至下電極，因此產生破壞性 的結果。例如，如果一導電層，如一用於電容的上電極， 在HDC層上沉積，則金屬實質上洩漏或在兩電極之間縮 短0 一般，依據本發明，附著層的側壁HDC材料沉積之前 (但在一未反應貴金屬層沉積之後）沉積之後預先氧化。 本發明之一重要觀點為侧壁的預先氧化一般導致實質的 潛在側壁膨脹（及由此產生的貴金屬變形 >〈在HDC材料沉 積之前變形。潛在的側壁膨脹定義為HDC沉積及韌化（含 或不含預先氧化〉中所發生的膨服總量。 依據本發明，在HDC沉積之後實質上對附著層的側壁 氧化。與本發明相比較，在鐵電電容的不同製造階段中的 表面氧化（即形成機微層的氧化物）已在習知技術中加以 説明。參見歐洲專利申請案557 93?由A丨D pate丨等人發 明，Ramt_ lnternationai公司所有，列檔日期丨993年二 月23 g。由D. Pate丨等人所説明之氧化為表面氧化且很明 顯地在結構的不同部份，且用於不同目的，如比預先氧化 更良好的底玻璃層附著及頂部鐵電材料。本發明的附著層 側壁必須不只進行表面氧化，因為表面氧化附著層一 ---------^------’玎------0 (請先聞讀背面之注^項寫本頁) 7 - 經濟部中央標準局員工消費合作社印製 五、發明説明（6 承受HDC沉積期間實質上的氧化及膨脹，以致破壞結構。 本發明之一實施例為一微電予結構，包含一含主表面 的支撐層，及一附著層位在該支撐層主表面上，其中該附 著層包含一頂表面及一膨脹，氧化側壁。該結構更含一在 該附著層之頂表面上方的貴金屬層，其中該貴金屬;包含 —位在該氧化側壁上方的變形區域，及—在該貴金屬層上 方的高介電常數材料層。實質上高介電常數材料層在貴金 屬層的變形區域不會產生膨脹壓力裂縫。 、 形成本發明之一實施例的方法包含形成含主表面的 支撐層；在該支撐層的主表面上，形成一附著屬，該附著 屬包含一實質未氧化側壁；在該附著層的頂表面上形成貴 金屬層；其中更包含氧化該附著層之未氧化側壁以形成預 先氧化側壁；及在該貴金屬層上沉積一筹介電常數材料 層，其中該預先氧化側壁使該預先氧化側壁相鄰的該附著 層更進一步氧化及膨脹的可能性達到最小，高介電常數材 料層於高介電常數材料層沉積步驟期間，減低其膨脹壓力 及裂縫。 很明顯的1褒微電子結構中，其中一主HDC材料的電極 包含有預先氧化側壁的附著層，該側壁阻擋預先化 默材料沉積期間承受實質的氧化及膨脹。這些結構亦可 用於多層t容及其他薄膜裝置，如熱電裝置（如（未冷卻） 紅外線偵測器），不可抹除鐵電Ram (使用永久極化性 質）’薄膜壓電及薄膜電光裝置。 ---I-------裝------訂------線 (請先閲讀背面之注意事項再填寫本頁) 8 -
2^3l6〇 五、發明説明（ ΆΜΛΜ_ΐ_ 本發明之顯著特性將於下列中請專利範射説明。^ =發=特徵及優點可由下列“説明中得到詳盡的瞭 解’閲璜説明時並請參考附圖，其中： ’、 圖1-4之截面圖，顯示高介電常數材料電容製造 步驟，該電容含一電極包含非導電性，預先氧化側壁；及 圖5-8之截面圖，顯示高介電常數材料電容製造中的 步驟，該電容含一電極包含導電性，預先氧化側壁。 H隹實施例之詳細説明： 請參考圖1-4，圖中示形成本發明之實施例的方法， 其中一下部電極結構，包含一預先氧化s。圖】示一 si〇2 層32 ’覆蓋在半導體基體30之上。金屬2*可覆蓋亦可不 覆蓋一擴散障壁’如Ti〇2或SisRiShN4。TiSiW多晶Si插塞 34提供經SiO^ 32的電連接。一厚i〇〇nm的TiN36已反 應性地賤射沉積及打樣蚀刻在該結構上。 多種其他的標準程序已用於形成此部份之結構，如在 多晶層上濺射沉積Ti，隨後再執行Μ,之快速熱韌化（7〇〇 。(：下經30秒）或NH 3的爐韌化（57VCt 1〇分鐘）。然 後選擇性地應用預先氧化經化學移除而形成如圖所示的 打樣之TiN層36。在另一分法中，於TiN層36沉積之前 一瞬間執行下層多晶層之蒸汽HF清潔，而不需使TiSi2。 最好該結構在HF清潔及附著層沉積處理之間沒有暴露在 受污染的環境之下，如大氣，以保證在預先氧化及TiN層 9 關家標準(CNS )八视格（2丨0X297公釐） ( ( ^------1T------0 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局貝工消費合作社印褽 經濟部中夬漂隼苟員工消費合作社印裝 A7 B7 五、發明説明（8) 之間能有良好的附著性質。 然後，對lOOnm厚的Pt層38濺射沉積，其狀態為 5mTorr下的Ar氣體中使用Pt為靶體，基體溫度為325 °C。 Pt層38亦使用e束蒸發法，化學蒸汽沉積（CVD )，或 金屬有機CVD ( MOCVD )。Pt層38的高度之改變係依 據所需HDC材料之電容密度，總所需電容，及裝置的產生 而定。例如，未來的裝置的1 G DRAM —般需要較高的電 容，使得與256M DRAM裝置相比較之下每單位面積可提 供較多的電極表面，此係因1G DRAM —般每單位區域中 需要提供較多的電容（此係由於如新增的功能及收縮的裝 置特性）。在Pt層3 8沉積之後，進行光阻沉積及打樣。然 後在低壓下對鉑屬卩8進行乾蝕刻，此係在高密度電漿反應 離予蝕刻（P1E)反應器中進行，以形成圖之所示之結構。 然後，如圖2所示，該結構在稀釋的的氣氛（5%〇2側 壁。在HDC沉積之前，含Pt層38之此一結構的實質變形 在此點發生。另外在韌化時可使用臭氣。另外，該結構可 在低溫下（如600 °C )韌化，允許Pt層38此當氧化在完全的 BST沉積溫度下進行時更具鬆弛性。此氧化韌化程序的另 一優點為Pt層38可重新配置以在蚀刻之後，使得任何尖 銳角落變圓，因為尖銳角落可產生多餘的洩露電流或裂。 然後在電極結構上使用金屬在機化學蒸汽沉積(MOC VD)，在 650 °C，〇2/Ar(l/9)的混合氣體，僅 lOmTorr 的 壓力下，形成BS丁層42。在BST沉積期間，不會發生Τι〇2 側壁之實質氧化或膨脹，因此縮小BST層42中的膨脹壓 -1 〇 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I I n 私衣 ^—訂 务 (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明説明（9 ) 力及裂縫。可使用離子，光子，電子及電裝增強沉積。奶丁 層42亦可使用CVD ，錢射或旋轉覆屬法（spm e〇ating method)沉積。 然後對上Pt結構44進行濺射沉積及乾蝕刻，以形成 @ 4所示的電容結構。以含下及上電極的結構可再予勃化 以改進電容性質。 請參考圖5_8，其中示形成本發明另—實施例的分 法，其中有一含下電極的電容，該下電極包含導電預先氧 化側壁。圖5所示的結構與圖丨中的結構相似，唯其中使 用了沉積而非TiN。因為Pu為導電沉積之前，形成Ru〇2 層48。在此實施例中，電流可在基體3〇及以層38之間流 動’甚至當附著層的頂表面已氧化時仍然一樣。 然後，该結構在含大氣的氧氣中韌化，/須如圖6所示 形成Ru〇2側壁。如前一實施例所示，該含pt層38之結構 上的實質的變形，於HDC材料沉積之前，在此點發生。 如上文所述，然後使用MOCVD在電極結構上形成 BST層42 ’導致圖7中所示的結構。然後，Ru〇2側壁上 實質的氧化或膨脹在BST沉積期間並不會發生，因此使 BST層42中的膨脹壓力及裂縫達到最小。然後濺射沉積及 乾蝕刻上濺射44以形成圖8中所示的電容結構c 本實施例之一潛在優點為一般圖8導電側壁允許在與 圖4的非導電側壁結構比較之下，可有更多的電極表面區 域與HDC材料接觸。 實施例的另一潛在優點為在pt層38沉積之前，氧化 尽紙張尺度通用宁國國豕標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 、-β 丁 經濟部中央標準局員工消費合作社印製 293160 A7 B7 ----- 五、發明説明（1 0 ) Ru層46之頂表面，因此使得Ru層46/Ru〇2層48的頂表 面更進一步氧化。由於氧氣擴散過pt層38(即沿粒子邊 界）’因此此現存的氡化物限制附著屬頂表面上不規則氧化 區域之形成，因為該擴散可導致pt層38的小突出。 由下表可略瞭解本發明上一些實施例及圖形。表一 圖 號 中邊 較佳或特定 實施例 項目 其它不同例子 30 層 基體 第一層絕源體 經濟部中央揉準局員工消費合作社印製 其他單組成半導體（如錯， 鑽石） ’ 化合物+半導體（如 GaAsJnp,Si/Ge,SiC) 陶瓷積體 其他絕緣體（如層氮化物） 摻雜絕緣體（如BSG PSG, BPSG) 5 可多於一層（如在Si〇2上 的 Si3N4) 可使或不使用（如第一位 階絕緣體，積體，另一絕緣 層或其組合可為下電極 之支撐層） 上述材料之結合 I I |裳| I I I 訂 C請先閱讀背面之注意事項再填寫本頁} 線
五、發明説明（1 1 ) A7 B7
導電塞子 上 其它金屬化合物(如氮化 物，锆氮化物；層化物，鎢 層化物，鉬層化物，鎳層’化 物；碳化物：硼碳化物鈦 碳化物，硼化物：欽硼化 物） 導電金屬（如，鶴，鈥，鎳 鉬） 單組件半導體（如單或聚 晶層鍺） 其它可用於组合結構的 層化物（如Ni層化物，Co 層化物，屋鎢層化物） 了為多層（如（TiN/ TiSi /多丨\謝） 述材料的组合 r ( ----------^------、玎------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印製 ~ 1 3 ~ 本紙張尺度賴 t® HriiTcNS)A4^(21〇X29-^F) 五、發明説明（1 2.) 36 46
TiN 釕 A7 B7 附著層 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家橾準（CNS ) A4規格（2ΙΟ'〆 297公釐） 其他導電金屬化合物（如 氧化物：釕氧化物，餓氧化 物，緒氧化物，银氧化物， 銦氧化物，錫氧化物） 導電金屬（不同於巳下面 42中的經選擇之特定金 屬如僞，麵，鈥，錫，釕，銦， 餓，錄，炫） 三重（或更多重）非晶氮化 物（如 Ta-Si-N，Ti-Si- N, Ta-B-N,Ti-B-N) 外來導電氮化物（如鈦鋁 氮化物，Zr氮化物，HF氮 化物，Υ氮化物，Sc氮化 物，La氮化物，及其他稀土 氮化物，缺ALN氮化物，推 雜A1氮化物，Mg氮化 物，Ca %化物，Sr氮化 物，B a氮彳/匕物） 上述外來導電氮化物及 共同 Si處理材料如 TiN,GaN，Ni 氮化物，C0 氮 化物，Ta氮化物，W氮化物 (如Ta-Al-N)的合金 貴金屬絕緣體合金（如 Pd-Si-N,Pt-Si-N,Pd-Si- O, Pd-Si-0,Pd-B-(O,N),Pd-Al-N,Ru-Si-(0, N),Ir-Si-0,Re-Si-N,Rh-Al-0,Au-Si-N,Ag-Si-N) 可為多重（ TiSi, ,TiN/TiSi 如 TiN-/多晶Si) (請先閱讀背面之注意事項再填寫本頁) •裝. 訂 -14 經濟部中央標準局員工消費合作社印— A7 B7 五、發明説明（1 3) 可為在含相當優良附著 性質之層上含相當優良 障壁性質的層（Ru/TiN) 上述材料之結合 38 鉑 貴金屬層 其它氧化電組貴或鉑群 金屬（如免，錄，姥） 上述材料的組合 上述材料層 40 Ti02 預先氧化側壁 上述元件36及46所用金 屬所形成的化合物（如钽 50 Ru〇2 氧化物，鈦氧化物，錫氧穫 物，銦氧化物，銥氧化物， 釕氧化物） 上述材料的組合 42 鋇想鈥 高介電常 其他perovskite，熱電，鐵 化物 數材料層 電，或高介電常數氧化物 (如（Ba,Sr，CaP，Pb) (Ti，Zr) 〇3 ,(Pb,La)(Zr,Ti)C^，鉍 鈦化物，鉀鈕化物，鉛錫鈦 化物，鉀鈮物物，釦鋅鈮化 物，鉛鎂鈮化物，組五氧化 物，器氧化物） 授予劑（donor),接受劑 (accePtor),或授予劑與接 受劑之上表的摻雜氧化 物 上述材料之組合 上述材料層 I訂 1 I 線 (請先閱讀背面之注意事項再填寫本頁) 一 1 5 -
本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐"T 2〇3l6q 五、4 务明説明 ~Ta1 0 4) D/ 4 上部電極 導電金4化合物（如氮化 物：鈦氮化物，釕氮化物， 錫氮化物，鈷氮化物，氧化 物：釕氧化物，錫氧化物， 鋅氧化物，摻雜鋅氧化物 銥氧化物；層化物：鈦層化’ 物，钽層化物，鎢層化物， 鉬層化物，鎳層化物：碳化’ 物：鈦碳化物；硼化物：鈦 蝴化物） 其他惰性或銷群金屬（如 鈀，釕，铑，金，銥，銀） 反應性金屬（如：鎢，鈕，， 鈦，鈿） ’ ’’ 其他蚱同導電電極（如鋁 摻雜Si或Ge) ’ 上述材料/的結合 可含多於一層 48 Ru02 導電氧化物層 其它導電氧化物（如釕氧 化物，餓氧化物，銥氧化 物，錫氡穫物，鋼氧化物） 上述材料的結合 ----------^------1T------ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印裝 在上文中已詳細説明較佳之實施例，須知本發明的觀 點5F含文中未説明之實施例而在申請專利範圍内者。參考 上述結構，至此結構的電逹接可為歐姆性，整流性，電容性 直接或間接者，其間經介間電路等。該等裝置可使用分佈組 件或完合的積體電路包含層，鍺砷化鎵或其他電子材料’'。 -般較佳或特定的例子優於其他不㈣子。圖中所顯示 A7 B7 五、發明説明（15) 尺寸既非絕對也非相對尺寸，為了説明起見某些厚度已加 以誇大。下電極的某些組件有時可為電極的一部份或有時 可在電極的内，外，上，下或處；在任一例中本發明的結構及 方法實質上相同。 附著層可包含表刿中的其他材料，但以表列中的材料 為佳。例如，附著層可包含其化金屬化合物，如錁金屬，钽 金屬，鎢金屬，鉬金屬，鎳金屬，鈷金屬，鐵金屬，鉻金 屬，硼碳化物，鈕碳化物，鈦碳化物，锆碳化物，鈦硼化 物或鍺硼化物。另外，附著層可包含其他導電金屬（不同於 從元件38所選擇的特定金屬）如鈷，鐵鉻，鈀，錁锆，給或 鉬。另外附著層可包含單組件半導體如單或聚層或鍺|或 化合物半導體，如GaAs，InP，Si/Ge或SiC。 已應用較佳實施例説明本發明，上列說明並非用於限 制本發明，説明實施例之不同修飾及組合和本發明的其他 實施例，對於熟習於此一技術者可經由參考説明而明瞭。因 列下列申請專利範圍用於包含本發明的修飾例及實施 例。 ^^^1 n^— Hal · ^-- (請先閱讀背面之注意事項再填寫本頁) -§ 線 經濟郎中央標隼局員工消費合作社印製 it I度 尺 張 紙 I本 隼 標 家 國 國 |釐 9 2

Claims (1)

  1. 88 88 ABCD 圍範利 專請 中 六 經濟部中央梯準局負工消費合作社印装 1一種形成微電子結構的方法，該方法含下列步驟： (a)形成含主表面的支撐層； ⑻在該支撐層的主表面上，形成_附著屬，該附 包含一實質未氧化側壁； @ (c)在該附著層的頂表面上形成貴金屬層； ⑷氧化該附著層之未氧化侧壁以形成預先氧化倒 壁；及 (e)氧化該側壁之後在該貴金屬層上沉積一高介電常 數材料層，其中該預先氧化側壁禁止與該預先氧化側壁相 鄰的該附著層更進一步氧化及膨脹，高介電常數材料層在 此處減低其膨脹壓力及裂縫。 2. 如申請專利範圍第】項之方法，其中形成該預先氧 化側壁的該步驟（d)使在該預先氧化側壁上^方的該貴金屬 層的一部份變形。 3. 如申請專利範圍第】項之方法，其中步驟（d)更包含 在該附著層上的預先氧化側壁上更進一步沉積高介電常 數材料層的步驟。 4. 如申請專利範圍第1項之方法，其中該預先氧化側 壁包含一導電氧化物。 5. 如申請專利範圍第4項之方法，其中該附著層包含 釕，且該預先氧化側壁包含釕氧化物。 6 _如申請專利範圍第4項之方法’該方法更包含在該 頂表面上形成該貴金屬層的步驟今前氧化該附著層之丁貝 表面。 -18 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） f f ---------裝------ir------il {請先閲讀背面之注意事項再填寫本頁) 293160 申請專利範圍
    經濟部中央橾準局貝工消费合作社印製 7·如申請專利範圍第6項之分法，其中該附著層包含 釘，且孩預先氧化側壁包含対之雙氧化物。 口 數材::申請專利範圍第4項之方法’在沉積該高介電常 ^材枓層<步驟中，該方法更包含氧化該附著層的頂表 古八請專利範圍$ 1項之方法，該方法更包含在該 问7丨私吊數材料層上形成一上電極。 1 〇·如申請專利範圍第9項之分法，其中該上電極從下 列群中選擇：免，釕，铑，金，録，銀及其組合物。 辟勺中請專利範㈣1項之方法，其中該預先氧化側 壁包含絕緣氧化物。 本敍：如申請專利範圍第11項之方法，其中該附著層包 σ ·:化物，且該絕緣氧化物包含該鈦雙氧化物。 如申π專利範圍第1項之方法，其中該附著層從下 2體材料群㈣擇：金屬，金屬氮化物，金屬氧化物， :石夕化物，金屬碳化物，金屬硼化物，三重非晶氮化物， 及其組合。 4’如申凊專利範圍第1項之方法，其中該附著層從 下列導體材料群帽擇：鈇銘氮化物，ζ 化物，γ氣仆札。起 乱 物，S c氮化物，L a氮化物，缺A1之Ν氮化 勿，換雜A1氮化物，Mg氮化物，Ca氮化物，心氮化物 ，Ba氤化物，及其组合。 1 5·如申請專利範圍第1項之方法，其中該高介電常數 曰從下列群中選擇：鋇鳃鈦化物，鋁锆鈦化物，鉛鑭 ---------^------、玎------線 (請先閲讀背面之注意事項再填寫本頁)
    ABCD 經齊部t矢嘌隼苟員二肖费>^.!±,;pu •申請專利範園 鈥化物’錯綱錯鈦化物，叙鈥化物，鉀起化物，鉛鈦輕化 物’鉛组化物，鉛鋅鈮化物，鉀鈮化物，鉛鎂鈮化物，及 其組合。 16.如申請專利範圍第】項之方法，其中該貴金屬層從 下列群中選擇：鉑，鈀，銥，釕及其組合。 17_ —種形成微電子結構的方法，該方法係含下列步 驟： (a) 形成含主表面的支撐廣； (b) 在該支撐層的主表面上，形成一導電附著屬，該附 著屬包含一實質未氧化側壁； (c) 在該附著層的頂表面上形成貴金屬層； (d) 氧化該附著層之未氧化側壁以形成預先氧化側 壁；及 / (e) 在氧化該側壁之後在該貴金屬層上沉 常數材料層’其中該預先氧化側壁禁止與該預先氧化側壁 相鄰的該附著層更進一步氧化及膨脹，高介電常數材料層 在此處減低其膨脹壓力及裂縫。 18.如申請專利範圍第17項之分法，該方法包含：在 該頂表面上形成該貴金屬層的步驟之前氧化該附著層之 頂表面。 〃 19.如申請專利範圍第17項之分法，其中形成該預先 軋化側壁的琢步驟（d)使在該預先氡化側壁上方的該貴金 屬層的一部份變形。 、 20.如申請專利範圍第I?項之分 月&刀决，其中步驟（d)更包 裝— 訂 線 (請先閲讀背面之注意事項再填寫本頁) A8 B8 C8 D8 六、申請專利範圍 含在該附著層上的預先氧化側壁上更進一步沉積高介電 常數材料層的步驟。 21. —種形成微電子電容的方法，該方法包含步驟如 下： (a) 形成一含主表面的支撐層； (b) 在該支撐層的主表面上形成一釕層： (c) 在該釕層的頂表面形成一鉑層，該釕層包含一實質 未氧化之側壁； (d) 氧化該釕層之未氧化側壁以形成釕二氧化物側 壁； (e) 在氧化該側壁之後，在該鉑層上形成一鋇鳃鈦化 物層； (f) 在該鋇總鈇化物層上形成一上電極 22.—種微電子結構包含： (a) —含主表面的支層； (b) —在該支撐層之主表面上的附著層，該附著層包 含一頂表面及一膨脹，氧化之側壁；及 (c) 一在該附著層之頂表面上的貴金屬層；及 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) (d) 在該貴金屬·層上的高介電常數材料層，其中該高 介電常數材料層在該貴金屬層之該變形區實質上沒有膨 脹壓力裂缝。 —21 ~ 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐）
TW084113487A 1994-08-01 1995-12-18 TW293160B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/283,467 US5554564A (en) 1994-08-01 1994-08-01 Pre-oxidizing high-dielectric-constant material electrodes

Publications (1)

Publication Number Publication Date
TW293160B true TW293160B (zh) 1996-12-11

Family

ID=23086206

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084113487A TW293160B (zh) 1994-08-01 1995-12-18

Country Status (5)

Country Link
US (3) US5554564A (zh)
EP (1) EP0697718B1 (zh)
KR (1) KR100356348B1 (zh)
DE (1) DE69528559T2 (zh)
TW (1) TW293160B (zh)

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950009813B1 (ko) * 1993-01-27 1995-08-28 삼성전자주식회사 반도체장치 및 그 제조방법
EP0618597B1 (en) * 1993-03-31 1997-07-16 Texas Instruments Incorporated Lightly donor doped electrodes for high-dielectric-constant materials
US6404003B1 (en) 1999-07-28 2002-06-11 Symetrix Corporation Thin film capacitors on silicon germanium substrate
US5622893A (en) * 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US5464786A (en) * 1994-10-24 1995-11-07 Micron Technology, Inc. Method for forming a capacitor having recessed lateral reaction barrier layer edges
CN1075243C (zh) * 1994-12-28 2001-11-21 松下电器产业株式会社 集成电路用电容元件及其制造方法
US6204111B1 (en) 1994-12-28 2001-03-20 Matsushita Electronics Corporation Fabrication method of capacitor for integrated circuit
KR0141160B1 (ko) * 1995-03-22 1998-06-01 김광호 강유전체 메모리 장치 및 그 제조방법
US5874364A (en) * 1995-03-27 1999-02-23 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
KR0147639B1 (ko) * 1995-05-29 1998-08-01 김광호 고유전율 캐패시터의 하부전극 형성방법
JP3805001B2 (ja) * 1995-06-08 2006-08-02 株式会社ルネサステクノロジ 半導体装置
EP0972309A1 (en) * 1995-06-28 2000-01-19 Telcordia Technologies, Inc. Barrier layer for ferroelectric capacitor integrated on silicon
KR100200299B1 (ko) * 1995-11-30 1999-06-15 김영환 반도체 소자 캐패시터 형성방법
JP3168400B2 (ja) * 1996-01-19 2001-05-21 日本プレシジョン・サーキッツ株式会社 半導体装置および半導体装置の製造方法
JPH09260600A (ja) * 1996-03-19 1997-10-03 Sharp Corp 半導体メモリ素子の製造方法
US5838605A (en) * 1996-03-20 1998-11-17 Ramtron International Corporation Iridium oxide local interconnect
US5892281A (en) * 1996-06-10 1999-04-06 Micron Technology, Inc. Tantalum-aluminum-nitrogen material for semiconductor devices
JP3193302B2 (ja) * 1996-06-26 2001-07-30 ティーディーケイ株式会社 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法
KR100235949B1 (ko) * 1996-06-27 1999-12-15 김영환 반도체 소자의 캐패시터 제조 방법
US5760474A (en) * 1996-07-09 1998-06-02 Micron Technology, Inc. Capacitor, integrated circuitry, diffusion barriers, and method for forming an electrically conductive diffusion barrier
DE19630110C2 (de) * 1996-07-25 1998-11-19 Siemens Ag Schichtaufbau mit einer ferroelektrischen Schicht und Herstellverfahren
JPH1079481A (ja) * 1996-09-05 1998-03-24 Mitsubishi Electric Corp 導電層接続構造およびその製造方法
US6251720B1 (en) 1996-09-27 2001-06-26 Randhir P. S. Thakur High pressure reoxidation/anneal of high dielectric constant materials
US6897105B1 (en) * 1998-09-16 2005-05-24 Texas Instrument Incorporated Method of forming metal oxide gate structures and capacitor electrodes
JP3512959B2 (ja) * 1996-11-14 2004-03-31 株式会社東芝 半導体装置及びその製造方法
US5719417A (en) * 1996-11-27 1998-02-17 Advanced Technology Materials, Inc. Ferroelectric integrated circuit structure
US5807774A (en) * 1996-12-06 1998-09-15 Sharp Kabushiki Kaisha Simple method of fabricating ferroelectric capacitors
KR100224729B1 (ko) * 1996-12-10 1999-10-15 윤종용 반도체장치의 강유전체 커패시터 및 그 제조방법
US5932907A (en) * 1996-12-24 1999-08-03 International Business Machines Corporation Method, materials, and structures for noble metal electrode contacts to silicon
US6144546A (en) * 1996-12-26 2000-11-07 Kabushiki Kaisha Toshiba Capacitor having electrodes with two-dimensional conductivity
JP2930102B2 (ja) * 1997-01-31 1999-08-03 日本電気株式会社 半導体装置用配線構造及びその製造方法
US6209991B1 (en) * 1997-03-04 2001-04-03 Hewlett-Packard Company Transition metal carbide films for applications in ink jet printheads
US6075691A (en) * 1997-03-06 2000-06-13 Lucent Technologies Inc. Thin film capacitors and process for making them
EP0865079A3 (en) * 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
US5955756A (en) * 1997-05-29 1999-09-21 International Business Machines Corporation Trench separator for self-defining discontinuous film
US5796573A (en) 1997-05-29 1998-08-18 International Business Machines Corporation Overhanging separator for self-defining stacked capacitor
US6002575A (en) * 1997-05-29 1999-12-14 International Business Machines Corporation Adherent separator for self-defining discontinuous film
US6153491A (en) * 1997-05-29 2000-11-28 International Business Machines Corporation Overhanging separator for self-defining discontinuous film
TW406317B (en) * 1997-06-27 2000-09-21 Siemens Ag Method to produce a barrier-layer in a semiconductor-body and semiconductor component with such a barrier-layer
TW421858B (en) * 1997-06-30 2001-02-11 Texas Instruments Inc Integrated circuit capacitor and memory
JPH11111753A (ja) * 1997-10-01 1999-04-23 Mitsubishi Electric Corp 半導体装置
US6462931B1 (en) * 1997-10-23 2002-10-08 Texas Instruments Incorporated High-dielectric constant capacitor and memory
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure
US6171898B1 (en) 1997-12-17 2001-01-09 Texas Instruments Incorporated Method of fabricating an oxygen-stable layer/diffusion barrier/poly bottom electrode structure for high-K-DRAMS using a disposable-oxide processing
US6184074B1 (en) 1997-12-17 2001-02-06 Texas Instruments Incorporated Method of fabrication a self-aligned polysilicon/diffusion barrier/oxygen stable sidewall bottom electrode structure for high-K DRAMS
US6180446B1 (en) 1997-12-17 2001-01-30 Texas Instruments Incorporated Method of fabricating an oxygen-stable layer/diffusion barrier/poly bottom electrode structure for high-K DRAMS using disposable-oxide processing
US5998225A (en) * 1997-12-17 1999-12-07 Texas Instruments Incorporated Method of fabricating an oxygen-stable layer/diffusion barrier/poly bottom electrode structure for high-K DRAMs using disposable-oxide processing
US6313539B1 (en) 1997-12-24 2001-11-06 Sharp Kabushiki Kaisha Semiconductor memory device and production method of the same
KR100436056B1 (ko) 1997-12-30 2004-12-17 주식회사 하이닉스반도체 강유전체 커패시터의 확산장벽막 형성방법
US6919168B2 (en) 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
JP2002510146A (ja) 1998-01-13 2002-04-02 アプライド マテリアルズ インコーポレイテッド 異方性プラチナプロファイルのエッチング方法
US6323132B1 (en) 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6265318B1 (en) 1998-01-13 2001-07-24 Applied Materials, Inc. Iridium etchant methods for anisotropic profile
US6245684B1 (en) * 1998-03-13 2001-06-12 Applied Materials, Inc. Method of obtaining a rounded top trench corner for semiconductor trench etch applications
KR100468708B1 (ko) * 1998-03-23 2005-03-16 삼성전자주식회사 강유전체커패시터및그제조방법
KR100284737B1 (ko) * 1998-03-26 2001-03-15 윤종용 고유전율의유전막을갖는반도체장치의커패시터제조방법
US6084265A (en) * 1998-03-30 2000-07-04 Texas Instruments - Acer Incorporated High density shallow trench contactless nonvolitile memory
US6117733A (en) * 1998-05-27 2000-09-12 Taiwan Semiconductor Manufacturing Company Poly tip formation and self-align source process for split-gate flash cell
US6259131B1 (en) 1998-05-27 2001-07-10 Taiwan Semiconductor Manufacturing Company Poly tip and self aligned source for split-gate flash cell
DE19828969A1 (de) 1998-06-29 1999-12-30 Siemens Ag Verfahren zur Herstellung von Halbleiterbauelementen
DE19834649C1 (de) * 1998-07-31 2000-03-16 Siemens Ag Verfahren zum Herstellen einer Speicherzelle
US6211035B1 (en) * 1998-09-09 2001-04-03 Texas Instruments Incorporated Integrated circuit and method
KR100293720B1 (ko) 1998-10-01 2001-07-12 박종섭 반도체 소자의 캐패시터 형성 방법
KR100282487B1 (ko) 1998-10-19 2001-02-15 윤종용 고유전 다층막을 이용한 셀 캐패시터 및 그 제조 방법
JP4048514B2 (ja) * 1998-10-20 2008-02-20 富士通株式会社 半導体装置及びその製造方法
TW386286B (en) * 1998-10-26 2000-04-01 Ind Tech Res Inst An ohmic contact of semiconductor and the manufacturing method
DE19849542C2 (de) * 1998-10-27 2002-07-11 Infineon Technologies Ag Verfahren zur Herstellung eines Kondensators
KR100318457B1 (ko) * 1998-10-28 2002-02-19 박종섭 플라즈마를이용한강유전체박막형성방법
US6433993B1 (en) * 1998-11-23 2002-08-13 Microcoating Technologies, Inc. Formation of thin film capacitors
US6187674B1 (en) * 1998-12-08 2001-02-13 United Microelectronics Corp. Manufacturing method capable of preventing corrosion and contamination of MOS gate
US6309928B1 (en) * 1998-12-10 2001-10-30 Taiwan Semiconductor Manufacturing Company Split-gate flash cell
KR100474589B1 (ko) 1998-12-29 2005-06-21 주식회사 하이닉스반도체 캐패시터제조방법
KR100505397B1 (ko) 1998-12-30 2006-05-16 주식회사 하이닉스반도체 반도체메모리소자의캐패시터제조방법
KR100424192B1 (ko) * 1998-12-30 2004-05-17 주식회사 하이닉스반도체 캐패시터 제조방법
US6323537B1 (en) * 1999-01-13 2001-11-27 Agere Systems Guardian Corp. Capacitor for an integrated circuit
US6358790B1 (en) 1999-01-13 2002-03-19 Agere Systems Guardian Corp. Method of making a capacitor
US6284637B1 (en) 1999-03-29 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method to fabricate a floating gate with a sloping sidewall for a flash memory
JP2001057412A (ja) * 1999-08-19 2001-02-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6281543B1 (en) 1999-08-31 2001-08-28 Micron Technology, Inc. Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same
US6801422B2 (en) 1999-12-28 2004-10-05 Intel Corporation High performance capacitor
US6724611B1 (en) * 2000-03-29 2004-04-20 Intel Corporation Multi-layer chip capacitor
US6638857B1 (en) 2000-03-30 2003-10-28 Triquint Technology Holding Co. E-beam deposition method and apparatus for providing high purity oxide films
US6642567B1 (en) * 2000-08-31 2003-11-04 Micron Technology, Inc. Devices containing zirconium-platinum-containing materials and methods for preparing such materials and devices
US6534357B1 (en) * 2000-11-09 2003-03-18 Micron Technology, Inc. Methods for forming conductive structures and structures regarding same
US6563161B2 (en) 2001-03-22 2003-05-13 Winbond Electronics Corporation Memory-storage node and the method of fabricating the same
JP3661850B2 (ja) * 2001-04-25 2005-06-22 富士通株式会社 半導体装置およびその製造方法
US6468901B1 (en) * 2001-05-02 2002-10-22 Sharp Laboratories Of America, Inc. Nickel silicide including iridium for use in ultra-shallow junctions with high thermal stability and method of manufacturing the same
KR100418581B1 (ko) * 2001-06-12 2004-02-11 주식회사 하이닉스반도체 메모리 소자의 제조방법
US7037862B2 (en) * 2001-06-13 2006-05-02 Micron Technology, Inc. Dielectric layer forming method and devices formed therewith
US6727140B2 (en) * 2001-07-11 2004-04-27 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
KR100414872B1 (ko) * 2001-08-29 2004-01-13 주식회사 하이닉스반도체 반도체소자 및 그 제조 방법
EP1294021A1 (de) * 2001-08-31 2003-03-19 Infineon Technologies AG Kondensatoreinrichtung für eine Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
JP3553535B2 (ja) * 2001-09-28 2004-08-11 ユーディナデバイス株式会社 容量素子及びその製造方法
DE10207130B4 (de) 2002-02-20 2007-09-27 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Edelmetallschicht, einer Edelmetallsilizidschicht und einer oxidierten Silizidschicht
US6607969B1 (en) * 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6653236B2 (en) * 2002-03-29 2003-11-25 Micron Technology, Inc. Methods of forming metal-containing films over surfaces of semiconductor substrates; and semiconductor constructions
US7341947B2 (en) * 2002-03-29 2008-03-11 Micron Technology, Inc. Methods of forming metal-containing films over surfaces of semiconductor substrates
JP4445191B2 (ja) * 2002-10-07 2010-04-07 株式会社東芝 半導体装置およびその製造方法
US6794753B2 (en) * 2002-12-27 2004-09-21 Lexmark International, Inc. Diffusion barrier and method therefor
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
US6886403B2 (en) * 2003-06-17 2005-05-03 Delphi Technologies, Inc. Sensor with amorphous electrode
US7080896B2 (en) * 2004-01-20 2006-07-25 Lexmark International, Inc. Micro-fluid ejection device having high resistance heater film
JP2005235860A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8134196B2 (en) * 2005-09-02 2012-03-13 Stats Chippac Ltd. Integrated circuit system with metal-insulator-metal circuit element
DE102005048774B4 (de) * 2005-10-07 2009-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Substrat, das zumindest bereichsweise an einer Oberfläche mit einer Beschichtung eines Metalls versehen ist, sowie dessen Verwendung
US7534693B2 (en) * 2006-01-04 2009-05-19 Freescale Semiconductor, Inc. Thin-film capacitor with a field modification layer and methods for forming the same
KR100723420B1 (ko) * 2006-02-20 2007-05-30 삼성전자주식회사 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자
JP5288193B2 (ja) * 2009-03-26 2013-09-11 Ｔｄｋ株式会社 薄膜コンデンサ
JP2010287696A (ja) * 2009-06-10 2010-12-24 Panasonic Corp 電界効果トランジスタおよびその製造方法
DE102009043740B4 (de) * 2009-09-30 2021-08-05 Globalfoundries Dresden Module One Llc & Co. Kg Rückseitenmetallisierung mit besserer Haftung in Hochleistungshalbleiterbauelementen
US9013002B1 (en) * 2011-12-02 2015-04-21 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Iridium interfacial stack (IRIS)
US9349392B1 (en) 2012-05-24 2016-05-24 Western Digital (Fremont), Llc Methods for improving adhesion on dielectric substrates
JP2018142562A (ja) * 2017-02-24 2018-09-13 株式会社村田製作所 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809225A (en) * 1987-07-02 1989-02-28 Ramtron Corporation Memory cell with volatile and non-volatile portions having ferroelectric capacitors
US4918654A (en) * 1987-07-02 1990-04-17 Ramtron Corporation SRAM with programmable capacitance divider
US4914627A (en) * 1987-07-02 1990-04-03 Ramtron Corporation One transistor memory cell with programmable capacitance divider
US4910708A (en) * 1987-07-02 1990-03-20 Ramtron Corporation Dram with programmable capacitance divider
US4982039A (en) * 1987-09-03 1991-01-01 University Of Southern California Conversion of halogenated toxic substances
US4893272A (en) * 1988-04-22 1990-01-09 Ramtron Corporation Ferroelectric retention method
US4888733A (en) * 1988-09-12 1989-12-19 Ramtron Corporation Non-volatile memory cell and sensing method
US4982309A (en) * 1989-07-17 1991-01-01 National Semiconductor Corporation Electrodes for electrical ceramic oxide devices
EP0415751B1 (en) * 1989-08-30 1995-03-15 Nec Corporation Thin film capacitor and manufacturing method thereof
DE69014027T2 (de) * 1989-08-30 1995-06-01 Nippon Electric Co Dünnfilmkondensatoren und deren Herstellungsverfahren.
JP3021800B2 (ja) * 1990-07-24 2000-03-15 セイコーエプソン株式会社 半導体装置及びその製造方法
US5079200A (en) * 1990-08-23 1992-01-07 The United States Of America As Represented By The Secretary Of The Army Detector material for uncooled thermal imaging devices
JPH0557937A (ja) * 1991-08-30 1993-03-09 Kyocera Corp サーマルヘツドの製造方法
US5385138A (en) * 1992-01-21 1995-01-31 Berry; Yale Stereo endoscope for inserting into body cavities
EP0557937A1 (en) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozone gas processing for ferroelectric memory circuits
US5216572A (en) * 1992-03-19 1993-06-01 Ramtron International Corporation Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors
US5191510A (en) * 1992-04-29 1993-03-02 Ramtron International Corporation Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
US5187638A (en) * 1992-07-27 1993-02-16 Micron Technology, Inc. Barrier layers for ferroelectric and pzt dielectric on silicon
KR950009813B1 (ko) * 1993-01-27 1995-08-28 삼성전자주식회사 반도체장치 및 그 제조방법
US5312768A (en) * 1993-03-09 1994-05-17 Micron Technology, Inc. Integrated process for fabricating raised, source/drain, short-channel transistors
US5358889A (en) * 1993-04-29 1994-10-25 Northern Telecom Limited Formation of ruthenium oxide for integrated circuits
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers

Also Published As

Publication number Publication date
US5554564A (en) 1996-09-10
KR960009181A (ko) 1996-03-22
DE69528559D1 (de) 2002-11-21
DE69528559T2 (de) 2003-06-26
US5554866A (en) 1996-09-10
EP0697718A1 (en) 1996-02-21
EP0697718B1 (en) 2002-10-16
US5811851A (en) 1998-09-22
KR100356348B1 (ko) 2002-12-16

Similar Documents

Publication Publication Date Title
TW293160B (zh)
TW321781B (zh)
TW463385B (en) Aluminum-doped zirconium dielectric film transistor structure and deposition method for same
TW507363B (en) Method of fabricating semiconductor memory device
KR100297210B1 (ko) 강유전체커패시터및다른커패시터구조체를위한고온전극-배리어
JP2893009B2 (ja) メモリ・アプリケーション用の絶縁性の高い複合薄膜
TW400601B (en) Method of forming integrated circuit capacitor, semiconductor structure and memory device and method for manufacturing capacitor structure of integrated semiconductor memory device as well as integrated circuit capacitor
US6596602B2 (en) Method of fabricating a high dielectric constant metal oxide capacity insulator film using atomic layer CVD
TW497255B (en) Semiconductor device and method for making the same
CN100514606C (zh) 半导体器件中电容器的制造方法
JP4046588B2 (ja) キャパシタの製造方法
TW494576B (en) Lead germanate ferroelectric structure with multi-layered electrode and deposition method for same
US20030059959A1 (en) Method for fabricating capacitor
KR100728959B1 (ko) 반도체 소자의 캐패시터 형성방법
JPH1174486A (ja) 半導体装置及びその製造方法
JPH09199690A (ja) 半導体素子のキャパシタの製造方法
US6911689B2 (en) Versatile system for chromium based diffusion barriers in electrode structures
US6306666B1 (en) Method for fabricating ferroelectric memory device
KR20070000707A (ko) 반도체 소자의 캐패시터 형성방법
KR100604659B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100604664B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
KR100275389B1 (ko) 메모리 장치용 고유전성 이산화티탄-질화규소 복합 필름
KR100660830B1 (ko) 반도체 소자의 스토리지 전극 형성방법
KR100419027B1 (ko) 반도체소자의캐패시터제조방법
JP3074469B2 (ja) 低圧化学蒸着酸化チタン被膜形成のための漏れ電流が少ない電極の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees