DE69528559T2 - Herstellungsverfahren für elektrische Verbindungen zu Materialien mit hohen dielektrischen Konstanten - Google Patents

Herstellungsverfahren für elektrische Verbindungen zu Materialien mit hohen dielektrischen Konstanten

Info

Publication number
DE69528559T2
DE69528559T2 DE69528559T DE69528559T DE69528559T2 DE 69528559 T2 DE69528559 T2 DE 69528559T2 DE 69528559 T DE69528559 T DE 69528559T DE 69528559 T DE69528559 T DE 69528559T DE 69528559 T2 DE69528559 T2 DE 69528559T2
Authority
DE
Germany
Prior art keywords
layer
nitride
forming
oxidized
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69528559T
Other languages
English (en)
Other versions
DE69528559D1 (de
Inventor
Pijush Bhattacharya
Yasushiro Nishioka
Kyung-Ho Park
Scott R. Summerfelt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE69528559D1 publication Critical patent/DE69528559D1/de
Application granted granted Critical
Publication of DE69528559T2 publication Critical patent/DE69528559T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Description

    Gebiet der Erfindung
  • Diese Erfindung bezieht sich allgemein auf die Verbesserung elektrischer Verbindungen mit Materialien mit hohen Dielektrizitätskonstanten wie etwa bei der Konstruktion von Kondensatoren und insbesondere auf eine mikroelektronische Struktur des im Oberbegriff von Anspruch 17 definierten Typs und auf ein Verfahren zum Bilden einer solchen Struktur.
    • HINTERGRUND DER ERFINDUNG
  • Ohne den Umfang der Erfindung zu beschränken, wird ihr Hintergrund beispielhaft in Verbindung mit aktuellen Verfahren zum Bilden elektrischer Verbindungen mit Materialien mit hoher Dielektrizitätskonstante beschrieben.
  • Die zunehmende Dichte integrierter Schaltungen (z. B. DRAMs) erhöht die Notwendigkeit der Verwendung von Materialien mit hohen Dielektrizitätskonstanten in elektrischen Vorrichtungen wie etwa Kondensatoren. Allgemein bezieht sich die Kapazität direkt auf den Oberflächeninhalt der Elektrode in Kontakt mit dem Kondensatordielektrikum, während sie durch das Elektrodenvolumen nicht wesentlich beeinflußt wird. Das aktuelle Verfahren, das allgemein verwendet wird, um eine höhere Kapazität pro Flächeneinheit zu erreichen, besteht darin, etwa in Graben- und Stapelkondensatoren unter Verwendung von SiO&sub2; oder SiO&sub2;/Si&sub3;N&sub4; als Dielektrikum durch Erhöhen der Topographie den Oberflächeninhalt/Flächeneinheit zu erhöhen. Dieser Zugang wird für Vorrichtungen wie etwa die 256 MBit- und 1 GBit-DRAMs hinsichtlich ihrer Herstellbarkeit sehr schwierig.
  • Ein alternativer Zugang besteht in der Verwendung eines dielektrischen Materials mit hoher Dielektrizitätskonstante. Viele Perowskite, Ferroelektrika oder (im folgenden als HDC-Materialien abgekürzte) Materialien mit hoher Dielektrizitätskonstante wie etwa (Ba&sub2;Sr)TiO&sub3; (BST) besitzen üblicherweise wesentlich größere Kapazitätsdichten als Standard-SiO&sub2;-Si&sub3;N&sub4;-SiO&sub2;-Kondensatoren. Als Elektroden für diese HDC-Materialien wurden verschiedene Metalle und Metallverbindungen und typischerweise Edelmetalle wie etwa Pt und leitende Oxide wie etwa RuO&sub2; vorgeschlagen. Damit sie in elektronischen Vorrichtungen nützlich sind, sind aber allgemein zuverlässige elektrische Verbindungen zu konstruieren, die die nützlichen Eigenschaften dieser Materialien mit hoher Dielektrizitätskonstante nicht verschlechtern.
  • Eine mikroelektronische Struktur des im Oberbegriff von Anspruch 17 definierten Typs ist aus DE-A-44 02 216 bekannt. Die Struktur umfaßt mehrere getrennte untere Kondensatorelektroden, eine darüberliegende Schicht aus einem HDC-Material und eine gemeinsame obere Kondensatorelektrode. Jede untere Kondensatorelektrode enthält eine Platinschicht über einer Titanschicht. Um Störungen zwischen benachbarten Elektroden zu vermeiden, ist an den Seitenflächen der Elektroden ein Seitenwand-Abstandshalter aus einem Material mit niedriger Dielektrizitätskonstante ausgebildet.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Der Begriff "hohe Dielektrizitätskonstante" wird hier so verwendet, daß er eine Dielektrizitätskonstante größer als etwa 50 bei der Betriebstemperatur der Vorrichtung bedeutet. Die Ablagerung eines HDC-Materials findet typischerweise bei hoher Temperatur (allgemein höher als etwa 500ºC) in einer sauerstoffhaltigen Atmosphäre statt. In diesem Typ von Umgebung oxidieren viele Elektrodenmaterialien und werden isolierend oder verschlechtern sich auf andere Weise. Eine vor der Ablagerung des HDC-Materials gebildete Ausgangselektrodenstruktur sollte sowohl während als auch nach dieser Ablagerung stabil sein, während nachfolgende Elektrodenstrukturen, die nach dieser Ablagerung gebildet wurden, lediglich nach dieser Ablagerung stabil zu sein brauchen.
  • Wie oben erwähnt wurde, wurde für die Elektroden einer HDC-Materialschicht in Standard-Dünnfilm-Anwendungen (wobei Dünnfilm allgemein als weniger als 5 Mikrometer (um) definiert ist) Pt vorgeschlagen. Obgleich Pt in bezug auf das HDC-Material nicht reagiert, ist aber festgestellt worden, daß es schwierig ist, Pt allein als Ausgangselektrode zu verwenden. Pt ermöglicht allgemein, Sauerstoff durch es zu diffundieren und ermöglicht somit typischerweise, daß Nachbarmaterialien oxidieren. Außerdem haftet Pt normalerweise nicht sehr gut an herkömmlichen Dielektrika wie etwa SiO&sub2; oder Si&sub3;N&sub4;, wobei Pt bei niedrigen Temperaturen schnell ein Silicid bilden kann. Somit wurde eine Ta- oder TiN- Schicht als Klebe- oder Pufferschicht unter der Pt-Elektrode vorgeschlagen. Allerdings kann während der BST-Ablagerung oder dem Tempern möglicherweise Sauerstoff durch das Pt diffundieren und die Klebeschicht oxidieren und die Klebeschicht weniger leitend machen. Da das Pt oben allgemein dicker ist und eine bessere Diffusionsbarriere ist, kann dies an den Seiten der Klebeschicht ein stärkeres Problem als an der oberen horizontalen Oberfläche sein.
  • Außerdem wurden für die Elektroden aus einer HDC-Materialschicht in Standard-Dünnfilmanwendungen leitende Oxide wie etwa RuO&sub2; vorgeschlagen. Obgleich das RuO&sub2; in bezug auf das HDC-Material nicht reagiert, weist es allgemein ebenfalls Schwierigkeiten auf. Beispielsweise sind die elektrischen Eigenschaften der unter Verwendung dieser Oxide gebildeten Strukturen üblicherweise geringwertiger als die der z. B. unter Verwendung von Pt gebildeten. Viele Dünnfilmanwendungen erfordern außer einer großen Kapazität pro Flächeninhalt eine kleine Leckstromdichte. Der Leckstrom ist empfindlich gegenüber vielen Variablen wie etwa der Dicke, der Mikrostruktur, den Elektroden, der Elektrodengeometrie und -zusammensetzung. Beispielsweise ist der Leckstrom von Bleizirkontitanat (PZT) unter Verwendung von RuO&sub2;-Elektroden mehrere Größenordnungen größer als der Leckstrom von PZT unter Verwendung von Pt-Elektroden. Insbesondere scheint es, daß der Leckstrom durch Schottky-Barrieren gesteuert wird und daß der kleinere Leckstrom bei Pt-Elektroden eine Folge der größeren Austrittsarbeit ist.
  • Der Begriff "nichtreagierend" in bezug auf ein Material, das ein HDC-Material berührt, wird hier so verwendet, daß er ein Material bedeutet, das während und nach der Verarbeitung eine stabile leitende Grenzfläche zu dem HDC-Material liefert. Es wird angemerkt, daß, wenn für die nichtreagierende Schicht (oder für einen anderen Teil der Elektrode) ein leitendes Oxid wie etwa RuO&sub2; verwendet wird, diese Schicht auch nicht oxidiertes oder teilweise oxidiertes Ru enthalten kann. Beispielsweise wird eine nichtreagierende Schicht aus Ru, das dadurch, daß es während des HDC-Ablagerungsprozesses teilweise oder vollständig oxidiert wird, chemisch geändert wird, weiter als nichtreagierend betrachtet, da sie weiter eine stabile leitende Grenzfläche zu dem HDC-Material liefert.
  • Andere Strukturen, die als Standard-Dünnfilmstrukturen vorgeschlagen worden sind, umfassen Legierungen von Pt, Pd, Rh als Elektrode sowie aus Re, Os, Rh und Ir als Klebeschicht auf Einkristall-Si oder Poly-Si hergestellte Oxide. Ein Problem bei diesen Elektroden besteht darin, daß diese Oxide in der Nähe von Si üblicherweise nicht stabil sind, und daß diese Metalle bei niedrigen Temperaturen (allgemein weniger als etwa 450ºC) typischerweise schnell Silicide bilden. Wenn andere damit verknüpfte Probleme vermieden oder minimiert werden können, sollte dieser Elektrodenstrukturtyp seine Leitfähigkeit auch nach Ablagerung des HDC-Materials erhalten, wenn zwischen dem leitenden Oxid und dem Si-Substrat eine geeignete Klebeschicht bzw. geeignete Klebeschichten (eine geeignete Barrierenschicht bzw. geeignete Barrierenschichten) verwendet werden.
  • Somit umfassen viele der vorgeschlagenen unteren Elektrodenstrukturen die folgenden generischen Schichten: HDC-Material/nichtreagierende (sauerstoffstabile) Schicht/Klebeschicht (Barrierenschicht)/Substrat. In diesen Strukturen umfaßt die Klebeschicht typischerweise ein leitendes Material, das unter HDC- Materialablagerungsbedingungen oxidiert, um ein leitendes Oxid zu bilden. Es ist entdeckt worden, daß wegen des Oxidierens und der nachfolgenden Ausdehnung der Klebeschicht während der HDC-Materialablagerung Ausdehnungsspannung und -rißbildung in dem HDC-Material auftreten können.
  • Obgleich diese Oxidation/Ausdehnung allgemein an irgendeiner Oberfläche der Klebeschicht stattfinden kann, wird die Oxidation der Oberseite der Klebeschicht durch die darüberliegende nichtreagierende Schicht wesentlich gehemmt, während durch das sie umgebende Material (z. B. das Substrat) die Oxidation der Unterseite der Klebeschicht wesentlich gehemmt wird. Allgemein würde eine freiliegende Seitenwand die wahrscheinlichste Oberfläche der zu oxidierenden Klebeschicht sein. Da die meisten für die Klebeschicht vorgeschlagenen Materialien eine Volumenänderung erfahren, wenn sie oxidiert werden, dehnt sich die Klebeschicht-Seitenwand allgemein aus, wobei sie die darüberliegende nichtreagierende Schicht verformt, was zu Spannung und Rißbildung der HDC-Materialschicht führt. Diese Risse können mit nachteiligen Ergebnissen von der oberen Oberfläche der HDC-Materialschicht bis zur unteren Elektrode hinab reichen. Falls beispielsweise auf der HDC-Schicht eine leitende Schicht wie etwa eine obere Elektrode für einen Kondensator abgelagert wird, kann der Kondensator einen wesentlichen Leckstrom besitzen oder sogar zwischen den zwei Elektroden kurzgeschlossen sein.
  • Allgemein wird die Seitenwand der Klebeschicht gemäß der vorliegenden Erfindung vor Ablagerung des HDC-Materials (aber nach Ablagerung einer nichtreagierenden Edelmetallschicht) voroxidiert. Ein wichtiger Aspekt der vorliegenden Erfindung besteht darin, daß die Voroxidation der Seitenwand allgemein bewirkt, daß ein wesentlicher Betrag der potentiellen Seitenwandausdehnung (und der folgenden Edelmetallschichtverformung) vor Ablagerung des HDC-Materials auftritt. Die potentielle Seitenwandausdehnung ist als der Gesamtbetrag der Ausdehnung definiert, die durch die HDC-Ablagerung und das Tempern (mit oder ohne Voroxidation) stattfindet.
  • Gemäß der vorliegenden Erfindung wird die Seitenwand der Klebeschicht im wesentlichen vor der HDC-Ablagerung oxidiert. Im Gegensatz zur vorliegenden Erfindung wurde im Stand der Technik offensichtlich eine oberflächliche Oxidation (die beispielsweise wenige Monoschichten Oxid bildet) in verschiedenen Herstellungsphasen eines ferroelektrischen Kondensators beschrieben. (Siehe Europäische Patentanmeldung 557.937 A1, D. Patel u. a., Ramtron International Corp., eingereicht am 23. Februar 1993). Die von D. Patel u. a. beschriebene Oxidation ist oberflächlich und findet offensichtlich in einem anderen Abschnitt der Struktur und zu einem anderen Zweck als die vorliegende Erfindung, d. h. zum besseren Kleben an der unteren Glasschicht und an dem oberen ferroelektrischen Material, statt. Da eine oberflächlich oxidierte Klebeschicht während der HDC- Ablagerung allgemein weiter einer wesentlichen Oxidation und Ausdehnung unterliegen würde, was für die Struktur schädlich wäre, muß die Klebeschicht-Seitenwand der vorliegenden Erfindung allgemein mehr als lediglich oberflächlich oxidiert sein.
  • Eine mikroelektronische Struktur, die in Übereinstimmung mit der vorliegenden Erfindung geschaffen wird, umfaßt die Merkmale des kennzeichnenden Teils von Anspruch 17.
  • Ein Verfahren zum Bilden einer mikroelektronischen Struktur der vorliegenden Erfindung umfaßt das Bilden einer Trägerschicht, die eine Hauptoberfläche aufweist, das Bilden einer leitenden Klebeschicht auf der Hauptoberfläche der Trägerschicht und das Bilden einer leitenden Schicht auf einer oberen Oberfläche der Klebeschicht, wobei die Klebeschicht eine im wesentlichen nicht oxidierte Seitenwand umfaßt. Ferner umfaßt das Verfahren das Oxidieren der nicht oxidierten Seitenwand der Klebeschicht, um eine voroxidierte Seitenwand zu bilden, und das Ablagern einer Schicht aus einem Material mit höher Dielektrizitätskonstante auf der leitenden Schicht. Die voroxidierte Seitenwand minimiert die weitere Oxidation und Ausdehnung der Klebeschicht in der Nähe der voroxidierten Seitenwand. Die Ausdehnungsspannung und -rißbildung der Schicht aus dem Material mit hoher Dielektrizitätskonstante wird während des Schrittes des Ablagerns der Schicht aus einem Material mit hoher Dielektrizitätskonstante minimiert.
  • Dies sind offensichtlich die ersten mikroelektronischen Strukturen, in denen eine Elektrode für ein HDC-Material eine Klebeschicht mit einer voroxidierten Seitenwand umfaßt, die die Klebeschicht während der HDC-Ablagerung daran hemmt, eine wesentliche Oxidation und Ausdehnung zu durchlaufen. Diese Strukturen können außerdem für Mehrschichtkondensatoren und andere Dünnfilmvorrichtungen wie etwa pyroelektrische Vorrichtungen (z. B. (ungekühlte) Infrarotdetektoren), nichtflüchtige ferroelektrische RAMs (die permanente Polarisationseigenschaften verwenden), piezoelektrische und elektrooptische Dünnfilmvorrichtungen verwendet werden.
    • KURZBESCHREIBUNG DER ZEICHNUNG
  • Die für die Erfindung für kennzeichnend gehaltenen neuen Merkmale sind in den beigefügten Ansprüchen dargestellt. Die Erfindung selbst sowie ihre weiteren Merkmale und Vorteile werden aber am besten unter Bezug auf die folgende ausführliche Beschreibung in Verbindung mit der beigefügten Zeichnung verständlich, in der:
  • - Fig. 1-4 Querschnittsansichten sind, die die aufeinanderfolgenden Schritte bei der Herstellung eines Kondensators mit einem Material mit hoher Dielektrizitätskonstante mit einer Elektrode, die eine nichtleitende voroxidierte Seitenwand enthält, zeigt; und
  • - Fig. 5-8 Querschnittansichten sind, die die aufeinanderfolgenden Schritte bei der Herstellung eines Kondensators mit einem Material mit hoher Dielektrizitätskonstante mit einer Elektrode, die eine leitende, voroxidierte Seitenwand enthält, zeigen.
    • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Anhand der Fig. 1-4 wird ein Verfahren zum Bilden einer Ausführungsform der vorliegenden Erfindung, einer unteren Elektrodenstruktur, die eine voroxidierte Seitenwand enthält, gezeigt. Fig. 1 zeigt eine SiO&sub2;-Schicht 32, die über dem Siliciumhalbleitersubstrat 30 liegt. Die SiO&sub2;-Schicht 32 kann mit einer Diffusionsbarriere wie etwa TiO&sub2; oder Si&sub3;N&sub4; bedeckt sein oder nicht bedeckt sein. Der TiSi&sub2;/Poly-Si-Stopfen 34 schafft eine elektrische Verbindung durch die SiO&sub2;- Schicht 32. Eine 100 nm-TiN-Schicht 36 ist reaktiv durch Zerstäuben abgelagert worden und auf der Struktur gemustert geätzt worden.
  • Zum Bilden dieser Abschnittstruktur können verschiedene andere Standardverfahren wie etwa das Abscheiden von Ti auf Poly-Si durch Zerstäuben und darauffolgendes schnelles thermisches N&sub2;-Tempern (700ºC während 30 Sekunden) oder NH&sub3;-Ofentempern (575ºC während 10 Minuten) verwendet werden. Daraufhin wird das TiN unter Verwendung von Peroxid selektiv chemisch entfernt, um die gezeigte gemusterte TiN-Schicht 36 zu bilden. In einem alternativen Verfahren wird sofort vor Ablagerung der TiN-Schicht 36 ohne Verwendung von TiSi&sub2; ein Dampf-ELF-Reinigen des darunterliegenden Poly-Si ausgeführt. Um ein gutes Kleben zwischen der Poly-Si- und der TiN-Schicht sicherzustellen, ist es nützlich, daß die Struktur zwischen dem HF-Reinigungs- und dem Klebeschichtablagerungsverarbeitungs-Schritt keiner kontaminierenden Umgebung wie etwa der Atmosphäre ausgesetzt wird.
  • Daraufhin wird in einer 5 mTorr-Ar-Atmosphäre unter Verwendung eines Pt- Targets durch Gleichstrom-Zerstäuben eine 100 nm-Pt-Schicht 38 abgelagert, wobei die Substrattemperatur auf 325ºC gehalten wird. Die Pt-Schicht 38 kann auch unter Verwendung einer E-Strahl-Verdampfung, einer Gasphasenabscheidung nach chemischem Verfahren (CVD) oder einer metallorganischen CVD (MOCVD) abgelagert werden. Die Höhe der Pt-Schicht 38 kann je nach gewünschter Kapazitätsdichte des HDC-Materials, gewünschter Gesamtkapazität und Erzeugung der Vorrichtung geändert werden. Da 1 G-DRAMs (beispielsweise wegen der erhöhten Funktionalität und den schrumpfenden Vorrichtungsmerkmalen) allgemein mehr Kapazität/Flächeneinheit benötigen, können beispielsweise zukünftige Vorrichtungen wie etwa 1 G-DRAMs allgemein höhere Kondensatoren erfordern, um im Vergleich zu 256 M-DRAM-Vorrichtungen mehr Elektrodenflächeninhalt/Flächeneinheit bereitzustellen. Nach Ablagerung der Pt-Schicht 38 wird ein Photoresist abgelagert und gemustert. Daraufhin wird die Platinschicht 38 in einem Plasmareaktions-Ionenätzreaktor (RIE-Reaktor) mit niedrigem Druck und hoher Dichte trockengeätzt, um die in Fig. 1 gezeigte Struktur zu bilden.
  • Daraufhin wird die Struktur in einem verdünnten Sauerstoffgas (5% O&sub2;- in N&sub2;-Gas) bei 650ºC getempert, um wie in Fig. 2 gezeigt die TiO&sub2;-Seitenwand 40 zu bilden. Die wesentliche Verformung der Struktur einschließlich der Pt-Schicht 38 geschieht zu diesem Zeitpunkt, vor Ablagerung des HDC-Materials. Alternativ könnte zum Tempern Ozon verwendet werden. Alternativ könnte die Struktur bei einer niedrigeren Temperatur (z. B. 600ºC) getempert werden, was der Pt-Schicht 38 mehr Zeit zum Entspannen gibt, als wenn die Oxidation bei der vollen BST- Ablagerungstemperatur ausgeführt wird. Ein weiterer Nutzen dieses Oxidationstemperprozesses besteht darin, daß sich die Pt-Schicht 38, nachdem sie geätzt worden ist, umordnen kann, um irgendwelche verhältnismäßig scharfen Ecken abzurunden, da scharfe Ecken zu einem Zusatzleckstrom oder sogar zu Rissen führen können.
  • Daraufhin wird auf der Elektrodenstruktur unter Verwendung der metallorganischen Gasphasenabscheidung nach chemischem Verfahren (MOCVD) bei 650ºC in einem O&sub2;/Ar-Gasgemisch (1/9) bei einem Druck von 10 mTorr die BST-Schicht 42 gebildet, was zu der in Fig. 3 gezeigten Struktur führt. Während der BST-Ablagerung findet keine wesentliche Oxidation oder Ausdehnung der TiO&sub2;-Seitenwände statt, so daß die Ausdehnungsspannung und -risse in der BST- Schicht 42 minimiert werden. Die Ablagerung kann eine ionische, photonische, elektronische oder Plasmaverstärkung nutzen. Außerdem kann die BST-Schicht 42 durch CVD-, Zerstäubungs- oder Schleuderbeschichtungsverfahren gebildet werden.
  • Daraufhin wird durch Zerstäuben die obere Pt-Elektrode 44 abgelagert und trockengeätzt, um die in Fig. 4 gezeigte Kondensatorstruktur zu bilden. Um die Kondensatoreigenschaften zu verbessern, kann diese Struktur sowohl mit der unteren als auch mit der oberen Elektrode erneut getempert werden.
  • Anhand der Fig. 5-8 ist ein Verfahren zum Bilden einer weiteren Ausführungsform der vorliegenden Erfindung, eines Kondensators mit einer unteren Elektrode, der leitende, voroxidierte Seitenwände enthält, gezeigt. Mit Ausnahme dessen, daß für die Klebeschicht 46 anstelle von TiN Ruthenium abgelagert ist, ist die in Fig. 5 gezeigte Struktur ähnlich der in Fig. 1 gezeigten Struktur. Da Ru ein leitendes Oxid besitzt, wird die Oberfläche der Rutheniumschicht 46 vor Ablagerung der Pt-Schicht 38 oxidiert, um die RuO&sub2;-Schicht 48 zu bilden. Auch wenn die obere Oberfläche der Klebeschicht oxidiert worden ist, kann der Strom in dieser Ausführungsform weiter zwischen dem Substrat 30 und der Pt-Schicht 38 fließen.
  • Daraufhin wird die Struktur in einer sauerstoffhaltigen Atmosphäre getempert, um, wie in Fig. 6 gezeigt ist, die RuO&sub2;-Seitenwand 50 zu bilden. Wie bei der vorangehenden Ausführungsform findet die wesentliche Verformung der Struktur einschließlich der Pt-Schicht 38 zu diesem Zeitpunkt, vor Ablagerung des HDC- Materials, statt.
  • Daraufhin wird auf der Elektrodenstruktur unter Verwendung der MOCVD wie oben beschrieben die BST-Schicht 42 gebildet, was zu der in Fig. 7 gezeigten Struktur führt. Wieder findet während der BST-Ablagerung keine wesentliche Oxidation oder Ausdehnung der RuO&sub2;-Seitenwände statt, was Ausdehnungsspannung und -risse in der BST-Schicht 42 minimiert. Daraufhin wird durch Zerstäuben die obere Pt-Elektrode 44 abgelagert und trockengeätzt, um die in Fig. 8 gezeigte Kondensatorstruktur zu bilden.
  • Ein potentieller Vorteil dieser Ausführungsform besteht darin, daß die Struktur aus Fig. 8 mit der leitenden Seitenwand im Vergleich zu der Struktur aus Fig. 4 mit der nichtleitenden Seitenwand allgemein ermöglicht, daß ein größerer Elektrodenflächeninhalt mit dem HDC-Material in Kontakt steht.
  • Ein weiterer potentieller Vorteil dieser Ausführungsform besteht darin, daß die obere Oberfläche der Ru-Schicht 46 vor Ablagerung der Pt-Schicht 38 oxidiert wird, so daß die weitere Oxidation der oberen Oberfläche der Ru-Schicht 46/RuO&sub2;-Schicht 48 minimiert wird. Das existierende Oxid begrenzt die Bildung der unregelmäßig oxidierten Bereiche auf der oberen Oberfläche der Klebeschicht wegen der Diffusion des Sauerstoffs durch die Pt-Schicht 38 (z. B. entlang von Korngrenzen), die zur Hügelbildung der Pt-Schicht 38 führen kann.
  • Der untenstehende Text gibt eine Übersicht über einige Ausführungsformen und die Zeichnung.
  • Das Zeichnungselement 30, Silicium (Substrat) ist als andere Einkomponentenhalbleiter (z. B. Germanium, Diamant), ein Verbindungshalbleiter (z. B. GaAs, InP, Si/Ge, SiC) und Keramiksubstrate definiert.
  • Das Zeichnungselement 32, Siliciumdioxid (Isolator der ersten Ebene), ist als andere Isolatoren (z. B. Siliciumnitrid), ein dotierter Isolator (z. B. BSG, PSG, BPSG) definiert. Es kann mehr als eine Schicht (z. B. eine Si&sub3;N&sub4;-Barriere über SiO&sub2;) sein. Es können Kombinationen der obigen Materialien sein (z. B. können der Isolator der ersten Schicht, das Substrat, eine weitere Isolierschicht oder eine Kombination davon die Trägerschicht für die untere Elektrode sein) oder nicht.
  • Das Zeichnungselement 34, TiSi&sub2;/Poly-Si (leitender Stopfen), ist als andere Metallkomponenten (z. B. Nitride: Titannitrid, Zirkonnitrid; Silicide: Tantalsilicid, Wolframsilicid, Molybdänsilicid, Nickelsilicid; Carbide: Borcarbid, Tantalcarbid; Boride: Titanborid), leitende Metalle (z. B. Wolfram, Tantal, Titan, Molybdän), Einkomponentenhalbleiter (z. B. ein- oder polykristallines Silicium, Germanium), Verbindungshalbleiter (z. B. GaAs, InP, Si/Ge, SiC), definiert. In einer Verbindungsstruktur (Ni-Silicid, Co-Silicid, Wolframsilicid) können andere Silicide verwendet werden. Es können mehrere Schichten (z. B. TiN/TiSix/Poly- Si) oder Kombinationen der obigen Materialien sein.
  • Das Zeichnungselement 36 und 46, TiN bzw. Ruthenium (Klebeschichten), ist als andere leitende Metallverbindungen (z. B. Oxide: Rutheniumoxid, Osmiumoxid, Rhodiumoxid, Iridiumoxid; Indiumoxid, Zinnoxid), leitende Metalle (die von dem für das Zeichnungselement 38 unten ausgewählten spezifischen Material verschieden sind) (z. B. Wolfram, Tantal, Titan, Zinn, Ruthenium, Indium, Osmium, Rhodium, Iridium), ternäre (oder größere) amorphe Nitride (z. B. Ta-Si-N, Ti-Si-N, Ta-B-N, Ti-B-N), exotische leitende Nitride (z. B. Titanaluminiumnitrid, Zr-Nitrid, Hf-Nitrid, Y-Nitrid, Sc-Nitrid, La-Nitrid und andere Nitride seltener Erden, N-verarmtes-Al-Nitrid, dotiertes Al-Nitrid, Mg-Nitrid, Ca-Nitrid, Sr-Nitrid, Ba-Nitrid) sein. Legierungen der obigen exotischen leitenden Nitride mit üblichen Si-Verarbeitungsmaterialien wie etwa TiN, GaN, Ni-Nitrid, Co-Nitrid, Ta-Nitrid, W-Nitrid (z. B. Ta-Al-N). Edelmetall-Isolatorlegierungen (z. B. Pd-Si- N, Pt-Si-N, Pd-Si-O, Pd-Si-O, Pd-B-(O, N), Pd-Al-N, Ru-Si-(O, N), Ir-Si-O, Re- Si-N, Rh-Al-O, Au-Si-N, Ag-Si-N). Es können mehrere Schichten sein (z. B. TiN/TiSix, TiN/TiSix/Poly-Si). Es kann eine Schicht mit verhältnismäßig besseren Barriereneigenschaften über einer Schicht mit verhältnismäßig besseren Klebeeigenschaften (z. B. Ru/TiN) sein. Kombinationen der obigen Materialien.
  • Das Zeichnungselement 38, Platin (Edelmetallschicht), ist als ein weiteres oxidationsbeständiges Edelmetall oder Metall der Platingruppe (z. B. Palladium, Iridium, Rhodium) oder als Kombinationen der obigen Materialien oder Schichten der obigen Materialien definiert.
  • Das Zeichnungselement 40 und 50, TiO&sub2; bzw. RuO&sub2; (voroxidierte Seitenwand), sind Oxide, die aus Materialien gebildet sind, die für die obigen Zeichnungselemente 36 und 46 verwendet werden (z. B. Tantaloxid, Titanoxid, Zinnoxid, Indiumoxid, Iridiumoxid, Rutheniumoxid) und Kombinationen der obigen Materialien.
  • Das Zeichnungselement 42, Bariumstrontiumtitanat (eine Schicht aus einem Material mit hoher Dielektrizitätskonstante), ist als ein weiterer Perowskit, pyroelektrische, ferroelektrische Oxide oder Oxide mit hoher Dielektrizitätskonstante (z. B. (Ba, Sr, Ca, Pb) (Ti, Zr)O&sub3;, (Pb, La)(Zr, Ti)O&sub3; Wismuttitanat, Kaliumtantalat, Bleiscandiumtantalat, Bleiniobat, Kaliumniobat, Bleizinkniobat, Bleimagnesiumniobat, Tantalpentoxid, Yttriumoxid) definiert. Donator, Akzeptor oder die oben aufgeführten Oxide, die mit Donatoren und Akzeptoren dotiert wurden. Kombinationen der obigen Materialien. Schichten der obigen Materialien.
  • Das Zeichnungselement 44, Platin (obere Elektrode), sind leitende Metallverbindungen (z. B. Nitride: Titannitrid, Rutheniumnitrid, Zinnitrid, Zirkonnitrid; Oxide: Rutheniumdioxid, Zinnoxid, Titanoxid, TiON, Zinkoxid, dotiertes Zinkoxid, Iridiumoxid; Silicide: Titansilicid, Tantalsilicid, Wolframsilicid, Molybdänsilicid, Nickelsilicid, Carbide: Tantalcarbid, Boride: Titanborid). Andere Edelmetalle oder Metalle der Platingruppe (z. B. Palladium, Ruthenium, Rhodium, Gold, Iridium, Silber). Reaktive Metalle (z. B. Wolfram, Tantal, Titan, Molybdän). Andere übliche Halbleiterelektroden (z. B. Aluminium, dotiertes Si oder Ge). Kombinationen der obigen Metalle. Sie können mehr als eine Schicht enthalten.
  • Das Zeichnungselement 48, RuO&sub2; (leitende Oxidschicht), ist als andere leitende Oxide (z. B. Rutheniumoxid, Osmiumoxid, Rhodiumoxid, Iridiumoxid, Zinnoxid, Indiumoxid) definiert. Kombinationen der obigen Metalle.
  • Oben wurden einige bevorzugte Ausführungsformen ausführlich beschrieben. Selbstverständlich umfaßt der Umfang der Erfindung auch Ausführungsformen, die von den beschriebenen verschieden sind, aber im Umfang der Ansprüche liegen. Mit Bezug auf die beschriebenen Strukturen können die elektrischen Verbindungen zu solchen Strukturen ohmsch, gleichrichtend, kapazitiv, direkt oder indirekt, über Zwischenschaltungen oder anders sein. Es wird eine Realisierung in diskreten Komponenten oder vollständig integrierten Schaltungen in Silicium, Germanium, Galliumarsenid und anderen Elektronikmaterialfamilien betrachtet. Im allgemeinen werden die bevorzugten oder spezifischen Beispiele gegenüber den anderen alternativen Beispielen bevorzugt. Der Maßstab der Figuren ist weder absolut noch relativ; eine gewisse Dicke wurde zur Klarheit der Darstellung übertrieben. Einige Komponenten der unteren Elektrode können gelegentlich als Teil der Elektrode und gelegentlich als in ihr, außerhalb von ihr, in ihrem Inneren, in ihrem Äußeren, auf, unter usw. der Elektrode bezeichnet werden; die Strukturen und Verfahren der vorliegenden Erfindung sind in jedem Fall im wesentlichen die gleichen.
  • Die Klebeschicht kann andere Materialien als die in der Tabelle aufgeführten enthalten, wobei diese allgemein aber weniger als die Materialien in der Tabelle bevorzugt sind. Beispielsweise kann die Klebeschicht andere Metallverbindungen wie etwa Rutheniumnitrid, Zinnitrid, Wolframnitrid, Tantalnitrid, Titanoxid, Ti- ON, Titansilicid, Tantalsilicid, Wolframsilicid, Molybdänsilicid, Nickelsilicid, Kobaltsilicid, Eisensilicid, Chromsilicid, Borcarbid, Tantalcarbid, Titancarbid, Zirkoncarbid, Titanborid oder Zirkonborid umfassen. Alternativ kann die Klebeschicht andere leitende Materialien (die von dem für das Zeichnungselement 38 ausgewählten spezifischen Material verschieden sind) wie etwa Kobalt, Eisen, Chrom, Palladium, Rhenium, Zirkon, Hafnium oder Molybdän umfassen. Alternativ kann die Klebeschicht Einkomponentenhalbleiter wie etwa ein- oder polykristallines Silicium oder Germanium oder Verbindungshalbleiter wie etwa GaAs, InP, Si/Ge oder SiC umfassen.
  • Obgleich diese Erfindung mit Bezug auf erläuternde Ausführungsformen beschrieben worden ist, soll diese Beschreibung nicht in beschränkendem Sinn verstanden werden. Für den Fachmann auf dem Gebiet sind mit Bezug auf die Beschreibung verschiedene Abwandlungen und Kombinationen der erläuternden Ausführungsformen sowie andere Ausführungsformen der Erfindung offensichtlich. Somit sollen die beigefügten Ansprüche irgendwelche solche Abwandlungen oder Ausführungsformen umfassen.

Claims (17)

1. Verfahren zum Bilden einer mikroelektronischen Struktur, das die folgenden Schritte umfaßt:
(a) Bilden einer Trägerschicht (32), die eine Hauptoberfläche aufweist;
(b) Bilden einer leitenden Haftschicht (36; 46) auf der Hauptoberfläche, wobei die Haftschicht (36; 46) eine im wesentlichen nicht oxidierte Seitenwand umfaßt;
(c) Bilden einer leitenden Schicht (38) auf einer oberen Oberfläche der Haftschicht (36; 46);
(d) Oxidieren der nicht oxidierten Seitenwand, um eine voroxidierte Seitenwand (40; 50) zu bilden; und
(e) Ablagern einer Schicht (42) aus einem Material mit hoher Dielektrizitätskonstante auf der leitenden Schicht (38), wobei die voroxidierte Seitenwand (40; 50) eine weitere Oxidation und eine Ausdehnung der Haftschicht (36; 46) in die Nähe der voroxidierten Schicht (40; 50) unterbindet, wodurch eine Ausdehnungsbeanspruchung und -rißbildung der Schicht (42) aus dem Material mit hoher Dielektrizitätskonstante im wesentlichen verhindert wird.
2. Verfahren nach Anspruch 1, bei dem der Schritt des Bildens der voroxidierten Seitenwand (40; 50) einen Abschnitt der leitenden Schicht (38), der über der voroxidierten Seitenwand (40; 50) liegt, verformt.
3. Verfahren nach Anspruch 1 oder Anspruch 2, das ferner das Aufbringen der Schicht (42) aus dem Material mit hoher Dielektrizitätskonstante (42) auf der voroxidierten Seitenwand (40; 50) der Haftschicht (36; 46) umfaßt.
4. Verfahren nach den Ansprüchen 1 bis 3, das ferner das Bilden eines leitenden Oxids auf der voroxidierten Seitenwand (40; 50) umfaßt.
5. Verfahren nach Anspruch 4, das ferner das Bilden der Haftschicht in der Weise umfaßt, daß die Haftschicht (46) Ruthenium umfaßt und die voroxidierte Seitenwand (50) Rutheniumdioxid umfaßt.
6. Verfahren nach Anspruch 4 oder Anspruch 5, wobei das Verfahren ferner das Oxidieren der oberen Oberfläche der Haftschicht (46) vor dem Schritt des Bildens der leitenden Schicht (38) auf der oberen Oberfläche umfaßt.
7. Verfahren nach den Ansprüchen 4 bis 6, wobei das Verfahren ferner das Oxidieren der oberen Oberfläche der Haftschicht (46) während des Schrittes des Ablagerns der Schicht (42) aus dem Material mit hoher Dielektrizitätskonstante umfaßt.
8. Verfahren nach den Ansprüchen 1 bis 4, das ferner das Oxidieren der voroxidierten Seitenwand in der Weise umfaßt, daß die voroxidierte Seitenwand (40) ein isolierendes Oxid umfaßt.
9. Verfahren nach Anspruch 8, das ferner das Bilden der Haftschicht in der Weise umfaßt, daß die Haftschicht (36) Titannitrid umfaßt und das isolierende Oxid Titandioxid umfaßt.
10. Verfahren nach den Ansprüchen 1 bis 9, das ferner das Bilden einer oberen Elektrode (44) auf der Schicht (42) aus dem Material mit hoher Dielektrizitätskonstante umfaßt.
11. Verfahren nach Anspruch 10, das das Bilden der oberen Elektrode (44) aus einem Material umfaßt, das aus der Gruppe gewählt ist, die Palladium, Ruthenium, Rhodium, Gold, Iridium, Silber und Kombinationen hiervon enthält.
12. Verfahren nach den Ansprüchen 1 bis 11, das ferner das Bilden der Haftschicht (36; 46) aus einem Material umfaßt, das aus der Gruppe gewählt ist, die Metalle, Metallnitride, Metalloxide, Metallsilicide, Metallcarbide, Metallboride, ternäre amorphe Nitride und Kombinationen hiervon enthält.
13. Verfahren nach den Ansprüchen 1 bis 12, das ferner das Bilden der Haftschicht (36; 46) aus der Gruppe von Materialien umfaßt, die Titanaluminiumnitrid, Zr-Nitrid, Hf-Nitrid, Y-Nitrid, Sc-Nitrid, La-Nitrid, N-verarmtes Al-Nitrid, dotiertes Al-Nitrid, Mg-Nitrid, Ca-Nitrid, Sr-Nitrid, Ba-Nitrid und Kombinationen hiervon enthält.
14. Verfahren nach den Ansprüchen 1 bis 13, das ferner das Bilden der Schicht (42) aus dem Material mit hoher Dielektrizitätskonstante aus der Gruppe von Materialien umfaßt, die Bariumstrontiumtitanat, Bleizirkonattitanat, Bleilanthanumtitanat, Bleilanthanumzirkonattitanat, Wismuttitanat, Kaliumtantalat, Bleiscandiumtantalat, Bleiniobat, Bleizinkniobat, Kaliumniobat, Bleimagnesiumniobat und Kombinationen hiervon enthält.
15. Verfahren nach den Ansprüchen 1 bis 14, das ferner das Bilden der leitenden Schicht (38) aus einem Material umfaßt, das aus der Gruppe gewählt ist, die Platin, Palladium, Iridium, Rhodium und Kombinationen hiervon enthält.
16. Verfahren nach den Ansprüchen 1 bis 15, das ferner das Bilden der leitenden Schicht (38) aus einem ein Edelmetall enthaltenden Material umfaßt.
17. Mikroelektronische Struktur, die umfaßt:
(a) eine Trägerschicht (32), die eine Hauptoberfläche aufweist;
(b) eine leitende Haftschicht (36; 46), die über der Hauptoberfläche der Trägerschicht (32) liegt und eine obere Oberfläche und eine Seitenwand aufweist;
(c) eine leitende Schicht (38), die über der oberen Oberfläche der Haftschicht (36, 46) liegt; und
(d) eine Schicht (42) aus einem Material mit hoher Dielektrizitätskonstante, die über der leitenden Schicht (38) liegt;
dadurch gekennzeichnet, daß
die Seitenwand der Haftschicht (36; 46) eine ausgedehnte, oxidierte Seitenwand (40; 50) ist; daß
die leitende Schicht (38) einen verformten Bereich aufweist, der über der oxidierten Seitenwand (40; 50) liegt; und daß
die Schicht (42) aus dem Material mit hoher Dielektrizitätskonstante in der Nähe des verformten Bereichs der leitenden Schicht (38) im wesentlichen frei von Ausdehnungsbeanspruchungsrissen ist.
DE69528559T 1994-08-01 1995-07-25 Herstellungsverfahren für elektrische Verbindungen zu Materialien mit hohen dielektrischen Konstanten Expired - Lifetime DE69528559T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/283,467 US5554564A (en) 1994-08-01 1994-08-01 Pre-oxidizing high-dielectric-constant material electrodes

Publications (2)

Publication Number Publication Date
DE69528559D1 DE69528559D1 (de) 2002-11-21
DE69528559T2 true DE69528559T2 (de) 2003-06-26

Family

ID=23086206

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69528559T Expired - Lifetime DE69528559T2 (de) 1994-08-01 1995-07-25 Herstellungsverfahren für elektrische Verbindungen zu Materialien mit hohen dielektrischen Konstanten

Country Status (5)

Country Link
US (3) US5554564A (de)
EP (1) EP0697718B1 (de)
KR (1) KR100356348B1 (de)
DE (1) DE69528559T2 (de)
TW (1) TW293160B (de)

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950009813B1 (ko) * 1993-01-27 1995-08-28 삼성전자주식회사 반도체장치 및 그 제조방법
EP0618597B1 (de) * 1993-03-31 1997-07-16 Texas Instruments Incorporated Leicht donatoren-dotierte Elektroden für Materialien mit hoher dielektrischer Konstante
US6404003B1 (en) 1999-07-28 2002-06-11 Symetrix Corporation Thin film capacitors on silicon germanium substrate
US5622893A (en) * 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US5464786A (en) * 1994-10-24 1995-11-07 Micron Technology, Inc. Method for forming a capacitor having recessed lateral reaction barrier layer edges
CN1075243C (zh) * 1994-12-28 2001-11-21 松下电器产业株式会社 集成电路用电容元件及其制造方法
US6204111B1 (en) 1994-12-28 2001-03-20 Matsushita Electronics Corporation Fabrication method of capacitor for integrated circuit
KR0141160B1 (ko) * 1995-03-22 1998-06-01 김광호 강유전체 메모리 장치 및 그 제조방법
US5874364A (en) * 1995-03-27 1999-02-23 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
KR0147639B1 (ko) * 1995-05-29 1998-08-01 김광호 고유전율 캐패시터의 하부전극 형성방법
JP3805001B2 (ja) * 1995-06-08 2006-08-02 株式会社ルネサステクノロジ 半導体装置
EP0972309A1 (de) * 1995-06-28 2000-01-19 Telcordia Technologies, Inc. Sperrschicht für auf silizium integrierte ferroelektrische speicheranordnung
KR100200299B1 (ko) * 1995-11-30 1999-06-15 김영환 반도체 소자 캐패시터 형성방법
JP3168400B2 (ja) * 1996-01-19 2001-05-21 日本プレシジョン・サーキッツ株式会社 半導体装置および半導体装置の製造方法
JPH09260600A (ja) * 1996-03-19 1997-10-03 Sharp Corp 半導体メモリ素子の製造方法
US5838605A (en) * 1996-03-20 1998-11-17 Ramtron International Corporation Iridium oxide local interconnect
US5892281A (en) * 1996-06-10 1999-04-06 Micron Technology, Inc. Tantalum-aluminum-nitrogen material for semiconductor devices
JP3193302B2 (ja) * 1996-06-26 2001-07-30 ティーディーケイ株式会社 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法
KR100235949B1 (ko) * 1996-06-27 1999-12-15 김영환 반도체 소자의 캐패시터 제조 방법
US5760474A (en) * 1996-07-09 1998-06-02 Micron Technology, Inc. Capacitor, integrated circuitry, diffusion barriers, and method for forming an electrically conductive diffusion barrier
DE19630110C2 (de) * 1996-07-25 1998-11-19 Siemens Ag Schichtaufbau mit einer ferroelektrischen Schicht und Herstellverfahren
JPH1079481A (ja) * 1996-09-05 1998-03-24 Mitsubishi Electric Corp 導電層接続構造およびその製造方法
US6251720B1 (en) 1996-09-27 2001-06-26 Randhir P. S. Thakur High pressure reoxidation/anneal of high dielectric constant materials
US6897105B1 (en) * 1998-09-16 2005-05-24 Texas Instrument Incorporated Method of forming metal oxide gate structures and capacitor electrodes
JP3512959B2 (ja) * 1996-11-14 2004-03-31 株式会社東芝 半導体装置及びその製造方法
US5719417A (en) * 1996-11-27 1998-02-17 Advanced Technology Materials, Inc. Ferroelectric integrated circuit structure
US5807774A (en) * 1996-12-06 1998-09-15 Sharp Kabushiki Kaisha Simple method of fabricating ferroelectric capacitors
KR100224729B1 (ko) * 1996-12-10 1999-10-15 윤종용 반도체장치의 강유전체 커패시터 및 그 제조방법
US5932907A (en) * 1996-12-24 1999-08-03 International Business Machines Corporation Method, materials, and structures for noble metal electrode contacts to silicon
US6144546A (en) * 1996-12-26 2000-11-07 Kabushiki Kaisha Toshiba Capacitor having electrodes with two-dimensional conductivity
JP2930102B2 (ja) * 1997-01-31 1999-08-03 日本電気株式会社 半導体装置用配線構造及びその製造方法
US6209991B1 (en) * 1997-03-04 2001-04-03 Hewlett-Packard Company Transition metal carbide films for applications in ink jet printheads
US6075691A (en) * 1997-03-06 2000-06-13 Lucent Technologies Inc. Thin film capacitors and process for making them
EP0865079A3 (de) * 1997-03-13 1999-10-20 Applied Materials, Inc. Verfahren zur Beseitigung von auf geätzten Platinflächen abgelagerten Verunreinigungen
US5955756A (en) * 1997-05-29 1999-09-21 International Business Machines Corporation Trench separator for self-defining discontinuous film
US5796573A (en) 1997-05-29 1998-08-18 International Business Machines Corporation Overhanging separator for self-defining stacked capacitor
US6002575A (en) * 1997-05-29 1999-12-14 International Business Machines Corporation Adherent separator for self-defining discontinuous film
US6153491A (en) * 1997-05-29 2000-11-28 International Business Machines Corporation Overhanging separator for self-defining discontinuous film
TW406317B (en) * 1997-06-27 2000-09-21 Siemens Ag Method to produce a barrier-layer in a semiconductor-body and semiconductor component with such a barrier-layer
TW421858B (en) * 1997-06-30 2001-02-11 Texas Instruments Inc Integrated circuit capacitor and memory
JPH11111753A (ja) * 1997-10-01 1999-04-23 Mitsubishi Electric Corp 半導体装置
US6462931B1 (en) * 1997-10-23 2002-10-08 Texas Instruments Incorporated High-dielectric constant capacitor and memory
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure
US6171898B1 (en) 1997-12-17 2001-01-09 Texas Instruments Incorporated Method of fabricating an oxygen-stable layer/diffusion barrier/poly bottom electrode structure for high-K-DRAMS using a disposable-oxide processing
US6184074B1 (en) 1997-12-17 2001-02-06 Texas Instruments Incorporated Method of fabrication a self-aligned polysilicon/diffusion barrier/oxygen stable sidewall bottom electrode structure for high-K DRAMS
US6180446B1 (en) 1997-12-17 2001-01-30 Texas Instruments Incorporated Method of fabricating an oxygen-stable layer/diffusion barrier/poly bottom electrode structure for high-K DRAMS using disposable-oxide processing
US5998225A (en) * 1997-12-17 1999-12-07 Texas Instruments Incorporated Method of fabricating an oxygen-stable layer/diffusion barrier/poly bottom electrode structure for high-K DRAMs using disposable-oxide processing
US6313539B1 (en) 1997-12-24 2001-11-06 Sharp Kabushiki Kaisha Semiconductor memory device and production method of the same
KR100436056B1 (ko) 1997-12-30 2004-12-17 주식회사 하이닉스반도체 강유전체 커패시터의 확산장벽막 형성방법
US6919168B2 (en) 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
JP2002510146A (ja) 1998-01-13 2002-04-02 アプライド マテリアルズ インコーポレイテッド 異方性プラチナプロファイルのエッチング方法
US6323132B1 (en) 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6265318B1 (en) 1998-01-13 2001-07-24 Applied Materials, Inc. Iridium etchant methods for anisotropic profile
US6245684B1 (en) * 1998-03-13 2001-06-12 Applied Materials, Inc. Method of obtaining a rounded top trench corner for semiconductor trench etch applications
KR100468708B1 (ko) * 1998-03-23 2005-03-16 삼성전자주식회사 강유전체커패시터및그제조방법
KR100284737B1 (ko) * 1998-03-26 2001-03-15 윤종용 고유전율의유전막을갖는반도체장치의커패시터제조방법
US6084265A (en) * 1998-03-30 2000-07-04 Texas Instruments - Acer Incorporated High density shallow trench contactless nonvolitile memory
US6117733A (en) * 1998-05-27 2000-09-12 Taiwan Semiconductor Manufacturing Company Poly tip formation and self-align source process for split-gate flash cell
US6259131B1 (en) 1998-05-27 2001-07-10 Taiwan Semiconductor Manufacturing Company Poly tip and self aligned source for split-gate flash cell
DE19828969A1 (de) 1998-06-29 1999-12-30 Siemens Ag Verfahren zur Herstellung von Halbleiterbauelementen
DE19834649C1 (de) * 1998-07-31 2000-03-16 Siemens Ag Verfahren zum Herstellen einer Speicherzelle
US6211035B1 (en) * 1998-09-09 2001-04-03 Texas Instruments Incorporated Integrated circuit and method
KR100293720B1 (ko) 1998-10-01 2001-07-12 박종섭 반도체 소자의 캐패시터 형성 방법
KR100282487B1 (ko) 1998-10-19 2001-02-15 윤종용 고유전 다층막을 이용한 셀 캐패시터 및 그 제조 방법
JP4048514B2 (ja) * 1998-10-20 2008-02-20 富士通株式会社 半導体装置及びその製造方法
TW386286B (en) * 1998-10-26 2000-04-01 Ind Tech Res Inst An ohmic contact of semiconductor and the manufacturing method
DE19849542C2 (de) * 1998-10-27 2002-07-11 Infineon Technologies Ag Verfahren zur Herstellung eines Kondensators
KR100318457B1 (ko) * 1998-10-28 2002-02-19 박종섭 플라즈마를이용한강유전체박막형성방법
US6433993B1 (en) * 1998-11-23 2002-08-13 Microcoating Technologies, Inc. Formation of thin film capacitors
US6187674B1 (en) * 1998-12-08 2001-02-13 United Microelectronics Corp. Manufacturing method capable of preventing corrosion and contamination of MOS gate
US6309928B1 (en) * 1998-12-10 2001-10-30 Taiwan Semiconductor Manufacturing Company Split-gate flash cell
KR100474589B1 (ko) 1998-12-29 2005-06-21 주식회사 하이닉스반도체 캐패시터제조방법
KR100505397B1 (ko) 1998-12-30 2006-05-16 주식회사 하이닉스반도체 반도체메모리소자의캐패시터제조방법
KR100424192B1 (ko) * 1998-12-30 2004-05-17 주식회사 하이닉스반도체 캐패시터 제조방법
US6323537B1 (en) * 1999-01-13 2001-11-27 Agere Systems Guardian Corp. Capacitor for an integrated circuit
US6358790B1 (en) 1999-01-13 2002-03-19 Agere Systems Guardian Corp. Method of making a capacitor
US6284637B1 (en) 1999-03-29 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method to fabricate a floating gate with a sloping sidewall for a flash memory
JP2001057412A (ja) * 1999-08-19 2001-02-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6281543B1 (en) 1999-08-31 2001-08-28 Micron Technology, Inc. Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same
US6801422B2 (en) 1999-12-28 2004-10-05 Intel Corporation High performance capacitor
US6724611B1 (en) * 2000-03-29 2004-04-20 Intel Corporation Multi-layer chip capacitor
US6638857B1 (en) 2000-03-30 2003-10-28 Triquint Technology Holding Co. E-beam deposition method and apparatus for providing high purity oxide films
US6642567B1 (en) * 2000-08-31 2003-11-04 Micron Technology, Inc. Devices containing zirconium-platinum-containing materials and methods for preparing such materials and devices
US6534357B1 (en) * 2000-11-09 2003-03-18 Micron Technology, Inc. Methods for forming conductive structures and structures regarding same
US6563161B2 (en) 2001-03-22 2003-05-13 Winbond Electronics Corporation Memory-storage node and the method of fabricating the same
JP3661850B2 (ja) * 2001-04-25 2005-06-22 富士通株式会社 半導体装置およびその製造方法
US6468901B1 (en) * 2001-05-02 2002-10-22 Sharp Laboratories Of America, Inc. Nickel silicide including iridium for use in ultra-shallow junctions with high thermal stability and method of manufacturing the same
KR100418581B1 (ko) * 2001-06-12 2004-02-11 주식회사 하이닉스반도체 메모리 소자의 제조방법
US7037862B2 (en) * 2001-06-13 2006-05-02 Micron Technology, Inc. Dielectric layer forming method and devices formed therewith
US6727140B2 (en) * 2001-07-11 2004-04-27 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
KR100414872B1 (ko) * 2001-08-29 2004-01-13 주식회사 하이닉스반도체 반도체소자 및 그 제조 방법
EP1294021A1 (de) * 2001-08-31 2003-03-19 Infineon Technologies AG Kondensatoreinrichtung für eine Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
JP3553535B2 (ja) * 2001-09-28 2004-08-11 ユーディナデバイス株式会社 容量素子及びその製造方法
DE10207130B4 (de) 2002-02-20 2007-09-27 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Edelmetallschicht, einer Edelmetallsilizidschicht und einer oxidierten Silizidschicht
US6607969B1 (en) * 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6653236B2 (en) * 2002-03-29 2003-11-25 Micron Technology, Inc. Methods of forming metal-containing films over surfaces of semiconductor substrates; and semiconductor constructions
US7341947B2 (en) * 2002-03-29 2008-03-11 Micron Technology, Inc. Methods of forming metal-containing films over surfaces of semiconductor substrates
JP4445191B2 (ja) * 2002-10-07 2010-04-07 株式会社東芝 半導体装置およびその製造方法
US6794753B2 (en) * 2002-12-27 2004-09-21 Lexmark International, Inc. Diffusion barrier and method therefor
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
US6886403B2 (en) * 2003-06-17 2005-05-03 Delphi Technologies, Inc. Sensor with amorphous electrode
US7080896B2 (en) * 2004-01-20 2006-07-25 Lexmark International, Inc. Micro-fluid ejection device having high resistance heater film
JP2005235860A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8134196B2 (en) * 2005-09-02 2012-03-13 Stats Chippac Ltd. Integrated circuit system with metal-insulator-metal circuit element
DE102005048774B4 (de) * 2005-10-07 2009-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Substrat, das zumindest bereichsweise an einer Oberfläche mit einer Beschichtung eines Metalls versehen ist, sowie dessen Verwendung
US7534693B2 (en) * 2006-01-04 2009-05-19 Freescale Semiconductor, Inc. Thin-film capacitor with a field modification layer and methods for forming the same
KR100723420B1 (ko) * 2006-02-20 2007-05-30 삼성전자주식회사 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자
JP5288193B2 (ja) * 2009-03-26 2013-09-11 Ｔｄｋ株式会社 薄膜コンデンサ
JP2010287696A (ja) * 2009-06-10 2010-12-24 Panasonic Corp 電界効果トランジスタおよびその製造方法
DE102009043740B4 (de) * 2009-09-30 2021-08-05 Globalfoundries Dresden Module One Llc & Co. Kg Rückseitenmetallisierung mit besserer Haftung in Hochleistungshalbleiterbauelementen
US9013002B1 (en) * 2011-12-02 2015-04-21 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Iridium interfacial stack (IRIS)
US9349392B1 (en) 2012-05-24 2016-05-24 Western Digital (Fremont), Llc Methods for improving adhesion on dielectric substrates
JP2018142562A (ja) * 2017-02-24 2018-09-13 株式会社村田製作所 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809225A (en) * 1987-07-02 1989-02-28 Ramtron Corporation Memory cell with volatile and non-volatile portions having ferroelectric capacitors
US4918654A (en) * 1987-07-02 1990-04-17 Ramtron Corporation SRAM with programmable capacitance divider
US4914627A (en) * 1987-07-02 1990-04-03 Ramtron Corporation One transistor memory cell with programmable capacitance divider
US4910708A (en) * 1987-07-02 1990-03-20 Ramtron Corporation Dram with programmable capacitance divider
US4982039A (en) * 1987-09-03 1991-01-01 University Of Southern California Conversion of halogenated toxic substances
US4893272A (en) * 1988-04-22 1990-01-09 Ramtron Corporation Ferroelectric retention method
US4888733A (en) * 1988-09-12 1989-12-19 Ramtron Corporation Non-volatile memory cell and sensing method
US4982309A (en) * 1989-07-17 1991-01-01 National Semiconductor Corporation Electrodes for electrical ceramic oxide devices
EP0415751B1 (de) * 1989-08-30 1995-03-15 Nec Corporation Dünnfilmkondensator und dessen Herstellungsverfahren
DE69014027T2 (de) * 1989-08-30 1995-06-01 Nippon Electric Co Dünnfilmkondensatoren und deren Herstellungsverfahren.
JP3021800B2 (ja) * 1990-07-24 2000-03-15 セイコーエプソン株式会社 半導体装置及びその製造方法
US5079200A (en) * 1990-08-23 1992-01-07 The United States Of America As Represented By The Secretary Of The Army Detector material for uncooled thermal imaging devices
JPH0557937A (ja) * 1991-08-30 1993-03-09 Kyocera Corp サーマルヘツドの製造方法
US5385138A (en) * 1992-01-21 1995-01-31 Berry; Yale Stereo endoscope for inserting into body cavities
EP0557937A1 (de) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozongasverarbeitung für ferroelektrischen Speicherschaltungen
US5216572A (en) * 1992-03-19 1993-06-01 Ramtron International Corporation Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors
US5191510A (en) * 1992-04-29 1993-03-02 Ramtron International Corporation Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
US5187638A (en) * 1992-07-27 1993-02-16 Micron Technology, Inc. Barrier layers for ferroelectric and pzt dielectric on silicon
KR950009813B1 (ko) * 1993-01-27 1995-08-28 삼성전자주식회사 반도체장치 및 그 제조방법
US5312768A (en) * 1993-03-09 1994-05-17 Micron Technology, Inc. Integrated process for fabricating raised, source/drain, short-channel transistors
US5358889A (en) * 1993-04-29 1994-10-25 Northern Telecom Limited Formation of ruthenium oxide for integrated circuits
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers

Also Published As

Publication number Publication date
US5554564A (en) 1996-09-10
KR960009181A (ko) 1996-03-22
DE69528559D1 (de) 2002-11-21
US5554866A (en) 1996-09-10
EP0697718A1 (de) 1996-02-21
EP0697718B1 (de) 2002-10-16
US5811851A (en) 1998-09-22
TW293160B (de) 1996-12-11
KR100356348B1 (ko) 2002-12-16

Similar Documents

Publication Publication Date Title
DE69528559T2 (de) Herstellungsverfahren für elektrische Verbindungen zu Materialien mit hohen dielektrischen Konstanten
DE69529368T2 (de) Leitfähige Barriereschicht aus einem amorphen Nitrid als Elektrode für Material mit hoher dielektrischen Konstante
DE69529498T2 (de) Leitfähige Barriereschicht aus einer Legierung von Edelmetall und Isolator als Elektroden für Material mit hohen dielektrischen Konstanten
US5489548A (en) Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
DE69028664T2 (de) Elektroden für Oxidkeramik enthaltende elektrische Anordnungen
DE69404189T2 (de) Leicht donatoren-dotierte Elektroden für Materialien mit hoher dielektrischer Konstante
DE10227346B4 (de) Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
DE69714659T2 (de) Halbleiterspeicherbauteil mit Kondensator
US5851896A (en) Conductive exotic-nitride barrier layer for high-dielectric-constant material electrodes
US5581436A (en) High-dielectric-constant material electrodes comprising thin platinum layers
DE69404354T2 (de) Verbesserte Elektroden-Zwischenschicht für Materialien mit hohen dielektrisches Konstante
DE10228765A1 (de) Herstellen einer eingebetteten ferroelektrischen Speicherzelle
DE60035311T2 (de) Ferroelektrische Struktur aus Bleigermanat mit mehrschichtiger Elektrode
EP1153424A1 (de) Kondensatorelektrodenanordnung
EP0867926B1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE19958200A1 (de) Mikroelektronische Struktur und Verfahren zu dessen Herstellung
EP1130635A1 (de) Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat
DE19640244A1 (de) Kondensator mit einem Elektrodenkern und einer dünnen Edelmetallschicht als erster Elektrode
DE19860080B4 (de) Mikroelektronische Struktur
DE19811068C1 (de) Kondensator in integrierter Schaltung sowie Verfahren zur Herstellung eines derartigen Kondensators
JP3414481B2 (ja) キャパシタおよび半導体装置
WO1998015012A1 (de) Kondensator mit einer sauerstoff-barriereschicht und einer ersten elektrode aus einem nichtedelmetall
DE19909295A1 (de) Mikroelektronische Struktur
WO2002041339A2 (de) Verfahren zur herstellung ferroelektrischer kondensatoren und integrierte ferroelektrische halbleiterspeicheranordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition