JPH0621334A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0621334A JPH0621334A JP4176367A JP17636792A JPH0621334A JP H0621334 A JPH0621334 A JP H0621334A JP 4176367 A JP4176367 A JP 4176367A JP 17636792 A JP17636792 A JP 17636792A JP H0621334 A JPH0621334 A JP H0621334A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- film
- semiconductor device
- reaction
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】 （修正有）
【目的】誘電体素子において、誘電体と電極の界面にお
ける相互反応、あるいは製造工程におけるＮａ等の不純
物の混入や熱処理工程での水素の拡散による誘電体素子
の劣化が生じることなく、素子の信頼性を向上させる。 【構成】誘電体１０３が上下の電極１０６，１０２によ
って挟まれた構造を有する誘電体素子が能動素子の形成
された同一半導体基板上に集積された半導体装置に於
て、前記上下電極の少なくとも一方の電極と前記誘電体
との間に反応防止膜１０４が挿入された構造を有し、ま
た前記反応防止膜が、二酸化珪素あるいはリンドープ二
酸化珪素であり、上部電極材料の主成分が、アルミニウ
ムであることを特徴とする半導体装置。
ける相互反応、あるいは製造工程におけるＮａ等の不純
物の混入や熱処理工程での水素の拡散による誘電体素子
の劣化が生じることなく、素子の信頼性を向上させる。 【構成】誘電体１０３が上下の電極１０６，１０２によ
って挟まれた構造を有する誘電体素子が能動素子の形成
された同一半導体基板上に集積された半導体装置に於
て、前記上下電極の少なくとも一方の電極と前記誘電体
との間に反応防止膜１０４が挿入された構造を有し、ま
た前記反応防止膜が、二酸化珪素あるいはリンドープ二
酸化珪素であり、上部電極材料の主成分が、アルミニウ
ムであることを特徴とする半導体装置。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の構造、より
詳しくは誘電体素子が能動素子の形成された同一半導体
基板上に集積された半導体装置の構造に関する。
詳しくは誘電体素子が能動素子の形成された同一半導体
基板上に集積された半導体装置の構造に関する。
【０００２】
【従来の技術】誘電体が上下の電極によって挟まれた構
造を有する誘電体素子が能動素子の形成された同一半導
体基板上に集積された半導体装置に於て、前記誘電体素
子の構造は従来は図３に示すように下部電極３０２を形
成した後、誘電体３０３を前記下部電極上に直接堆積
し、その後あるいは前記誘電体膜のエッチング後に、上
部電極３０４を前記誘電体上に直接形成したものであっ
た。
造を有する誘電体素子が能動素子の形成された同一半導
体基板上に集積された半導体装置に於て、前記誘電体素
子の構造は従来は図３に示すように下部電極３０２を形
成した後、誘電体３０３を前記下部電極上に直接堆積
し、その後あるいは前記誘電体膜のエッチング後に、上
部電極３０４を前記誘電体上に直接形成したものであっ
た。
【０００３】前記誘電体素子はさらに、第２の層間絶縁
膜３０６及び金属配線層の形成工程を経て、保護膜を堆
積して半導体基板上に集積されていた（ジャーナル・オ
ブ・アプライド・フィジックス（Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ）、１９９１年、第７０巻、第１号、３８２項〜３８
８項に記載）。
膜３０６及び金属配線層の形成工程を経て、保護膜を堆
積して半導体基板上に集積されていた（ジャーナル・オ
ブ・アプライド・フィジックス（Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ）、１９９１年、第７０巻、第１号、３８２項〜３８
８項に記載）。
【０００４】
【発明が解決しようとする課題】しかしながら、前記誘
電体層は金属の酸化物を主成分とするものであるため
に、電極と誘電体との界面に於て反応が生じて電極が酸
化し、誘電率の低下や蓄積電荷の低下など、誘電素子と
しての特性を劣化させてしまうといった問題があった。
また、製造工程に於けるＮａ等の不純物の混入や熱処理
工程での水素の拡散は誘電体そのものの特性に悪影響を
及ぼすといった問題を生じさせていた。
電体層は金属の酸化物を主成分とするものであるため
に、電極と誘電体との界面に於て反応が生じて電極が酸
化し、誘電率の低下や蓄積電荷の低下など、誘電素子と
しての特性を劣化させてしまうといった問題があった。
また、製造工程に於けるＮａ等の不純物の混入や熱処理
工程での水素の拡散は誘電体そのものの特性に悪影響を
及ぼすといった問題を生じさせていた。
【０００５】そこで本発明はこのような問題を解決する
もので、前記電極の酸化による誘電素子の特性劣化、及
び不純物の混入や水素の拡散による誘電体の劣化を防ぐ
ような構造を持つ半導体装置を提供するものである。
もので、前記電極の酸化による誘電素子の特性劣化、及
び不純物の混入や水素の拡散による誘電体の劣化を防ぐ
ような構造を持つ半導体装置を提供するものである。
【０００６】
【課題を解決するための手段】本発明に於ける半導体装
置の構造は、誘電体が上下の電極によって挟まれた構造
を有する誘電体素子が能動素子の形成された同一半導体
基板上に集積された半導体装置に於て、前記上下電極の
少なくとも一方の電極と前記誘電体との間に反応防止膜
が挿入された構造を有することを特徴とする。
置の構造は、誘電体が上下の電極によって挟まれた構造
を有する誘電体素子が能動素子の形成された同一半導体
基板上に集積された半導体装置に於て、前記上下電極の
少なくとも一方の電極と前記誘電体との間に反応防止膜
が挿入された構造を有することを特徴とする。
【０００７】
【作用】本発明の半導体装置の構成によれば、前記反応
防止膜によって前記電極と前記誘電体の界面における反
応を防止し、電極が酸化するのを防ぐと同時に、ナトリ
ウムイオンなどの不純物あるいは水素の前記誘電体膜中
への拡散を妨げることにより、誘電体あるいは誘電体素
子の劣化を防ぐものである。
防止膜によって前記電極と前記誘電体の界面における反
応を防止し、電極が酸化するのを防ぐと同時に、ナトリ
ウムイオンなどの不純物あるいは水素の前記誘電体膜中
への拡散を妨げることにより、誘電体あるいは誘電体素
子の劣化を防ぐものである。
【０００８】
【実施例】以下に本発明の２つの実施例を図に従って説
明する。
明する。
【０００９】（１）図１は本発明の第１の実施例におけ
る半導体装置の断面図である。以下にその製造過程を工
程に従って説明する。まず図１（ａ）に示すように半導
体装置能動素子上に形成されたシリコン酸化膜によって
構成される第１の層間絶縁膜１０１上に下部電極膜とし
てＰｔ２０００オングストロームをＤＣスパッタ法によ
り成膜する。次に図１（ｂ）のように前記下部電極膜１
０２上に誘電体膜として高誘電率膜であるＳｒＴｉＯ3
をＲＦスパッタ法で３０００オングストローム形成した
後、フォト、エッチング工程を繰り返し、誘電体層及び
下部電極を形成する。しかる後に反応防止膜としてＰＳ
Ｇ（リンドープ二酸化珪素）をＣＶＤ（気相成長）法に
て１０オングストローム程度成膜する（図１（ｃ）１０
４）。この後、上部電極膜としてＰｔを２０００オング
ストロームＤＣスパッタ法により成膜しフォト、エッチ
ング工程により上部電極１０５を形成した後、シリコン
酸化膜によって構成される第２の層間絶縁膜１０６を形
成し、前記第２の層間絶縁膜にコンタクトホール開孔
後、Ａｌ配線層１０７の形成及びエッチングを施し、水
素を用いた熱処理を行いシリコン酸化膜及びシリコン窒
化膜よりなる保護膜１０８を形成して、図１（ｄ）に示
すような断面構造を得た。以上の構造により、外部から
混入したナトリウムイオン及び水素は前記反応防止膜中
のリンによってゲッタリングされるため、前記電極の酸
化による誘電体素子の特性劣化が大幅に減少した。ここ
で、前記反応防止膜としてのＰＳＧ膜の誘電体素子の蓄
積電荷容量への影響が懸念されるが、本実施例における
膜厚構成によれば、蓄積電荷容量は従来の約８０％程度
であり実使用上特に問題はない。また、蓄積電荷容量は
反応防止膜の膜厚を薄くすることによって更に向上でき
る。
る半導体装置の断面図である。以下にその製造過程を工
程に従って説明する。まず図１（ａ）に示すように半導
体装置能動素子上に形成されたシリコン酸化膜によって
構成される第１の層間絶縁膜１０１上に下部電極膜とし
てＰｔ２０００オングストロームをＤＣスパッタ法によ
り成膜する。次に図１（ｂ）のように前記下部電極膜１
０２上に誘電体膜として高誘電率膜であるＳｒＴｉＯ3
をＲＦスパッタ法で３０００オングストローム形成した
後、フォト、エッチング工程を繰り返し、誘電体層及び
下部電極を形成する。しかる後に反応防止膜としてＰＳ
Ｇ（リンドープ二酸化珪素）をＣＶＤ（気相成長）法に
て１０オングストローム程度成膜する（図１（ｃ）１０
４）。この後、上部電極膜としてＰｔを２０００オング
ストロームＤＣスパッタ法により成膜しフォト、エッチ
ング工程により上部電極１０５を形成した後、シリコン
酸化膜によって構成される第２の層間絶縁膜１０６を形
成し、前記第２の層間絶縁膜にコンタクトホール開孔
後、Ａｌ配線層１０７の形成及びエッチングを施し、水
素を用いた熱処理を行いシリコン酸化膜及びシリコン窒
化膜よりなる保護膜１０８を形成して、図１（ｄ）に示
すような断面構造を得た。以上の構造により、外部から
混入したナトリウムイオン及び水素は前記反応防止膜中
のリンによってゲッタリングされるため、前記電極の酸
化による誘電体素子の特性劣化が大幅に減少した。ここ
で、前記反応防止膜としてのＰＳＧ膜の誘電体素子の蓄
積電荷容量への影響が懸念されるが、本実施例における
膜厚構成によれば、蓄積電荷容量は従来の約８０％程度
であり実使用上特に問題はない。また、蓄積電荷容量は
反応防止膜の膜厚を薄くすることによって更に向上でき
る。
【００１０】図４に本実施例において作成した誘電体素
子と従来技術における誘電体素子との蓄積電荷容量の経
時変化の比較のグラフを示す。
子と従来技術における誘電体素子との蓄積電荷容量の経
時変化の比較のグラフを示す。
【００１１】（２）図２は本発明の第２の実施例におけ
る半導体装置の断面図である。まず半導体装置能動素子
上に形成されたシリコン酸化膜によって構成される第１
の層間絶縁膜２０１上に下部電極膜としてＰｔ２０００
オングストロームをＤＣスパッタ法により成膜し、フォ
ト、エッチング工程を経て図２（ａ）２０２に示すよう
に下部電極を形成する。
る半導体装置の断面図である。まず半導体装置能動素子
上に形成されたシリコン酸化膜によって構成される第１
の層間絶縁膜２０１上に下部電極膜としてＰｔ２０００
オングストロームをＤＣスパッタ法により成膜し、フォ
ト、エッチング工程を経て図２（ａ）２０２に示すよう
に下部電極を形成する。
【００１２】次に、ＣＶＤ法によってＰＳＧ膜を１０オ
ングストローム気相成長させ、反応防止膜２０３とする
（図２（ｂ））。ここで前記反応防止膜は気相成長法に
より堆積するため、段差被覆性（ステップカバレジ）に
富んでいるため、前記下部電極であるＰｔ層の表面の凹
凸を緩和する効果がある。
ングストローム気相成長させ、反応防止膜２０３とする
（図２（ｂ））。ここで前記反応防止膜は気相成長法に
より堆積するため、段差被覆性（ステップカバレジ）に
富んでいるため、前記下部電極であるＰｔ層の表面の凹
凸を緩和する効果がある。
【００１３】その後、高誘電率膜であるＳｒＴｉＯ3膜
２０４をＲＦスパッタ法で３０００オングストローム形
成し、フォト工程を経て、高誘電率膜ＳｒＴｉＯ3をエ
ッチングする。しかる後に再びＣＶＤ法によってＰＳＧ
膜を１０オングストローム気相成長させ第２の反応防止
膜２０５とする（図２（ｃ））。その後、第２の層間絶
縁膜２０６としてＴＥＯＳ（テトラエチルオルトシリケ
ート）を用いたプラズマＣＶＤによって、二酸化珪素膜
を３０００オングストローム成膜し、フォト、エッチン
グにより、コンタクトホールを開孔する。しかる後に、
上部電極と配線層を兼ねたＡｌ膜２０７をＤＣスパッタ
法によって５０００オングストローム成膜し、フォト、
エッチングを行った後、水素を用いた熱処理を施す。さ
らに、シリコン酸化膜及びシリコン窒化膜よりなる保護
膜２０８を形成して、図１（ｄ）に示すような断面構造
を得た。本実施例においては上部電極にＡｌを配線層と
のセルフアラインで用いたため、上部電極にＰｔを用い
たときに比べ、工程を簡素化することができる。
２０４をＲＦスパッタ法で３０００オングストローム形
成し、フォト工程を経て、高誘電率膜ＳｒＴｉＯ3をエ
ッチングする。しかる後に再びＣＶＤ法によってＰＳＧ
膜を１０オングストローム気相成長させ第２の反応防止
膜２０５とする（図２（ｃ））。その後、第２の層間絶
縁膜２０６としてＴＥＯＳ（テトラエチルオルトシリケ
ート）を用いたプラズマＣＶＤによって、二酸化珪素膜
を３０００オングストローム成膜し、フォト、エッチン
グにより、コンタクトホールを開孔する。しかる後に、
上部電極と配線層を兼ねたＡｌ膜２０７をＤＣスパッタ
法によって５０００オングストローム成膜し、フォト、
エッチングを行った後、水素を用いた熱処理を施す。さ
らに、シリコン酸化膜及びシリコン窒化膜よりなる保護
膜２０８を形成して、図１（ｄ）に示すような断面構造
を得た。本実施例においては上部電極にＡｌを配線層と
のセルフアラインで用いたため、上部電極にＰｔを用い
たときに比べ、工程を簡素化することができる。
【００１４】本実施例においては上部電極にＰｔ、Ａｌ
を用いたが、Ｗ等の他の配線材料でもよい。また、本実
施例においては誘電体材料としてＳｒＴｉＯ3を用いて
説明したが、ＰＺＴ、（ＢａＳｒ）ＴｉＯ3、ＰＬＺＴ
等でもよい。
を用いたが、Ｗ等の他の配線材料でもよい。また、本実
施例においては誘電体材料としてＳｒＴｉＯ3を用いて
説明したが、ＰＺＴ、（ＢａＳｒ）ＴｉＯ3、ＰＬＺＴ
等でもよい。
【００１５】
【発明の効果】以上に述べたように本発明による誘電体
素子においては、誘電体と電極の界面における相互反
応、あるいは製造工程におけるＮａ等の不純物の混入や
熱処理工程での水素の拡散による誘電体素子の劣化が生
じることなく、素子の信頼性が著しく向上した。さら
に、上部電極と誘電体膜との間に反応防止膜を入れた構
造では、下部電極にＰｔを使ったときに誘電体膜の配向
性を制御できるため、高誘電率の特性を得、かつ信頼性
に優れ、強誘電体膜を使用した場合には高いスイッチン
グ電荷量を得、かつ信頼性にも優れる。また更に、上部
電極にＡｌ等の配線材料を用いることで、上部電極と配
線を兼ね備えることができ、製造工程が簡略化できると
いった効果も有する。
素子においては、誘電体と電極の界面における相互反
応、あるいは製造工程におけるＮａ等の不純物の混入や
熱処理工程での水素の拡散による誘電体素子の劣化が生
じることなく、素子の信頼性が著しく向上した。さら
に、上部電極と誘電体膜との間に反応防止膜を入れた構
造では、下部電極にＰｔを使ったときに誘電体膜の配向
性を制御できるため、高誘電率の特性を得、かつ信頼性
に優れ、強誘電体膜を使用した場合には高いスイッチン
グ電荷量を得、かつ信頼性にも優れる。また更に、上部
電極にＡｌ等の配線材料を用いることで、上部電極と配
線を兼ね備えることができ、製造工程が簡略化できると
いった効果も有する。
【図１】本発明に於ける第１の実施例の工程断面図。
【図２】本発明に於ける第２の実施例の工程断面図。
【図３】従来技術に於ける誘電体素子の断面図。
【図４】本発明における実施例（１）で作成した誘電体
素子と従来技術における誘電体素子との蓄積電荷容量の
比較のグラフ。
素子と従来技術における誘電体素子との蓄積電荷容量の
比較のグラフ。
第１の層間絶縁膜 １０１、２０１、３０１ 下部電極 １０２、２０２、３０２ 誘電体膜 １０３、２０４、３０３ 反応防止膜 １０４、２０３、２０５ 上部電極 １０５、３０４ 第２の層間絶縁膜 １０６、２０６、３０６ Ａｌ配線層 １０７、３０５ 上部電極及びＡｌ配線層 ２０７ 保護膜 １０８、２０８、３０７
Claims (5)
- 【請求項１】誘電体が上下の電極によって挟まれた構造
を有する誘電体素子が能動素子の形成された同一半導体
基板上に集積された半導体装置に於て、前記上下電極の
少なくとも一方の電極と前記誘電体との間に反応防止膜
が挿入された構造を有することを特徴とする半導体装
置。 - 【請求項２】請求項１記載の少なくとも一方の電極が上
部電極である事を特徴とする半導体装置。 - 【請求項３】請求項１記載の半導体装置に於て、前記上
部電極かつ前記下部電極と前記誘電体との間に反応防止
膜が挿入された構造を有することを特徴とする半導体装
置。 - 【請求項４】前記請求項１及び２及び３記載の反応防止
膜が、二酸化珪素あるいはリンドープ二酸化珪素である
ことを特徴とする半導体装置。 - 【請求項５】前記請求項１及び２及び３及び４記載の上
部電極材料の主成分が、アルミニウムであることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17636792A JP3328957B2 (ja) | 1992-07-03 | 1992-07-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17636792A JP3328957B2 (ja) | 1992-07-03 | 1992-07-03 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11190371A Division JP2000082785A (ja) | 1999-07-05 | 1999-07-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621334A true JPH0621334A (ja) | 1994-01-28 |
| JP3328957B2 JP3328957B2 (ja) | 2002-09-30 |
Family
ID=16012386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17636792A Expired - Lifetime JP3328957B2 (ja) | 1992-07-03 | 1992-07-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3328957B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316127B1 (en) | 1999-04-27 | 2001-11-13 | Kobe Steel, Ltd. | Galvanized steel sheet superior in ductility and process for production thereof |
-
1992
- 1992-07-03 JP JP17636792A patent/JP3328957B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316127B1 (en) | 1999-04-27 | 2001-11-13 | Kobe Steel, Ltd. | Galvanized steel sheet superior in ductility and process for production thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3328957B2 (ja) | 2002-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100371891B1 (ko) | 마이크로 일렉트로닉 구조물 및 이의 형성 방법 | |
| US7227209B2 (en) | Method of improved high K dielectric—polysilicon interface for CMOS devices | |
| KR100333161B1 (ko) | 전극사이에서향상된절연성을갖는반도체기억장치및그의제조방법 | |
| US5619393A (en) | High-dielectric-constant material electrodes comprising thin ruthenium dioxide layers | |
| US6900497B2 (en) | Integrated circuit with a capacitor comprising an electrode | |
| JP2550852B2 (ja) | 薄膜キャパシタの製造方法 | |
| US5554866A (en) | Pre-oxidizing high-dielectric-constant material electrodes | |
| US5573979A (en) | Sloped storage node for a 3-D dram cell structure | |
| US20040018747A1 (en) | Deposition method of a dielectric layer | |
| KR100285066B1 (ko) | 고유전체 물질을 갖는 커패시터의 형성방법 | |
| JP2002534818A (ja) | 半導体構造素子およびその製造方法 | |
| KR0147655B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| US20080038895A1 (en) | Capacitor of semiconductor device and method of manufacturing the same | |
| US6294807B1 (en) | Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers | |
| US6030866A (en) | Method of manufacturing a capacitor | |
| US5801916A (en) | Pre-patterned contact fill capacitor for dielectric etch protection | |
| JPH0794680A (ja) | 半導体装置の製造方法 | |
| US6762476B2 (en) | Dielectric element including oxide dielectric film and method of manufacturing the same | |
| JPH0621334A (ja) | 半導体装置 | |
| JP2001185687A (ja) | 集積回路装置及びその製造方法 | |
| JP2000340769A (ja) | キャパシタの電極構造 | |
| JP3171173B2 (ja) | キャパシタ構造及びその製造方法 | |
| KR19990053224A (ko) | 반도체 메모리 장치의 캐패시터 및 그 제조방법 | |
| JP2000082785A (ja) | 半導体装置 | |
| JPH10335581A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |