JP3074469B2 - 低圧化学蒸着酸化チタン被膜形成のための漏れ電流が少ない電極の製造方法 - Google Patents
低圧化学蒸着酸化チタン被膜形成のための漏れ電流が少ない電極の製造方法Info
- Publication number
- JP3074469B2 JP3074469B2 JP09064899A JP6489997A JP3074469B2 JP 3074469 B2 JP3074469 B2 JP 3074469B2 JP 09064899 A JP09064899 A JP 09064899A JP 6489997 A JP6489997 A JP 6489997A JP 3074469 B2 JP3074469 B2 JP 3074469B2
- Authority
- JP
- Japan
- Prior art keywords
- tio
- upper electrode
- coating
- electrode layer
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000576 coating method Methods 0.000 title claims description 21
- 239000011248 coating agent Substances 0.000 title claims description 20
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 title claims description 14
- 239000000126 substance Substances 0.000 title description 4
- 238000000034 method Methods 0.000 claims description 38
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 33
- 239000003990 capacitor Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 23
- 238000000137 annealing Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- -1 tungsten nitride Chemical class 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 239000012298 atmosphere Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- VXUYXOFXAQZZMF-UHFFFAOYSA-N titanium(IV) isopropoxide Chemical compound CC(C)O[Ti](OC(C)C)(OC(C)C)OC(C)C VXUYXOFXAQZZMF-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000010894 electron beam technology Methods 0.000 claims 2
- 238000005546 reactive sputtering Methods 0.000 claims 2
- 238000007740 vapor deposition Methods 0.000 claims 1
- 239000007772 electrode material Substances 0.000 description 10
- 238000003860 storage Methods 0.000 description 10
- 238000005245 sintering Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 239000011232 storage material Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 125000001449 isopropyl group Chemical group [H]C([H])([H])C([H])(*)C([H])([H])[H] 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、広く言えば、半導
体メモリーデバイスのコンデンサー誘電体の電極を製造
する方法、特には、高密度半導体メモリーデバイスのコ
ンデンサー・ストレージ誘電体のための漏れ電流が少な
い電極の製造方法に関するものである。さらに詳しく
は、本発明は、コールドウオール・リアクター内で低圧
で実現される良好なキャパシタンスと漏れ電流特性を有
する高密度半導体メモリーデバイスのコンデンサー・ス
トレージ誘電体の電極を製造する方法に関するものであ
る。
体メモリーデバイスのコンデンサー誘電体の電極を製造
する方法、特には、高密度半導体メモリーデバイスのコ
ンデンサー・ストレージ誘電体のための漏れ電流が少な
い電極の製造方法に関するものである。さらに詳しく
は、本発明は、コールドウオール・リアクター内で低圧
で実現される良好なキャパシタンスと漏れ電流特性を有
する高密度半導体メモリーデバイスのコンデンサー・ス
トレージ誘電体の電極を製造する方法に関するものであ
る。
【０００２】
【従来の技術】高密度半導体メモリーデバイス、特にＤ
ＲＡＭデバイスは、デバイスレベルでギガビットへと進
歩している。デバイス製造における現在のマテリアルテ
クノロジーを使用する現在のメガビット・メモリーデバ
イスに用いられている誘電ストレージマテリアルズによ
っては、これらのメモリーデバイスの記憶密度をデバイ
ス当たり約２５６Ｍ以上にすることができない。これ
は、主として、リフレッシュを必要とするまでに、かな
りの時間にわたって、保持し、維持できるメモリーセル
の電荷密度に限界があるためによる。
ＲＡＭデバイスは、デバイスレベルでギガビットへと進
歩している。デバイス製造における現在のマテリアルテ
クノロジーを使用する現在のメガビット・メモリーデバ
イスに用いられている誘電ストレージマテリアルズによ
っては、これらのメモリーデバイスの記憶密度をデバイ
ス当たり約２５６Ｍ以上にすることができない。これ
は、主として、リフレッシュを必要とするまでに、かな
りの時間にわたって、保持し、維持できるメモリーセル
の電荷密度に限界があるためによる。
【０００３】次世代のギガビット・メモリーデバイスに
おけるストレージ誘電体向けのマテリアルズの中で、化
学蒸着で被着されるＴｉＯ2 被膜は、それら固有の誘電
率と優秀なステップカバレッジ特性により有望なものと
されている。
おけるストレージ誘電体向けのマテリアルズの中で、化
学蒸着で被着されるＴｉＯ2 被膜は、それら固有の誘電
率と優秀なステップカバレッジ特性により有望なものと
されている。
【０００４】
【発明が解決しようとする課題】しかしながら、前記従
来の技術において、これらの誘電係数が高いストレージ
マテリアルズを使用する点には、非常に大きな問題が存
在するものであって、この問題は、現在の技術でストレ
ージ誘電体に前記ＴｉＯ2 被膜を施すと、漏れ電流が多
くなる点である。しかしながら、現在に至るまで、Ｔｉ
Ｏ2 における漏れ電流を少なくする技術については、ほ
とんど配慮されておらず、これが理由で、ＴｉＯ2 を高
密度メモリーデバイスにおける有効なストレージ（記
憶）誘電体として使用することは行われていない。現段
階にあっては、種々の電極マテリアルズとして処理され
る低圧化学蒸着ＴｉＯ2 被膜の電気特性をシステマティ
ックに特色づけることは全く行われていないもので、こ
の解明ならびに実用化が、この発明の解決課題である。
来の技術において、これらの誘電係数が高いストレージ
マテリアルズを使用する点には、非常に大きな問題が存
在するものであって、この問題は、現在の技術でストレ
ージ誘電体に前記ＴｉＯ2 被膜を施すと、漏れ電流が多
くなる点である。しかしながら、現在に至るまで、Ｔｉ
Ｏ2 における漏れ電流を少なくする技術については、ほ
とんど配慮されておらず、これが理由で、ＴｉＯ2 を高
密度メモリーデバイスにおける有効なストレージ（記
憶）誘電体として使用することは行われていない。現段
階にあっては、種々の電極マテリアルズとして処理され
る低圧化学蒸着ＴｉＯ2 被膜の電気特性をシステマティ
ックに特色づけることは全く行われていないもので、こ
の解明ならびに実用化が、この発明の解決課題である。
【０００５】
【課題を解決するための手段】したがって、この発明
は、漏れ電流が少ない特性の半導体メモリーデバイスの
コンデンサー誘電体の電極を製造する方法を提供するこ
とを主たる目的とし、これによって、前記課題を解決し
ようとするものである。
は、漏れ電流が少ない特性の半導体メモリーデバイスの
コンデンサー誘電体の電極を製造する方法を提供するこ
とを主たる目的とし、これによって、前記課題を解決し
ようとするものである。
【０００６】さらに、この発明は、漏れ電流が少ない特
性の半導体メモリーデバイスのコンデンサー誘電体を低
圧の環境で製造する方法を提供することを目的とする。
性の半導体メモリーデバイスのコンデンサー誘電体を低
圧の環境で製造する方法を提供することを目的とする。
【０００７】また、この発明は、漏れ電流が少ない特性
の半導体メモリーデバイスのコンデンサー誘電体の電極
を安価に製造する方法を提供することを主たる目的とす
る。
の半導体メモリーデバイスのコンデンサー誘電体の電極
を安価に製造する方法を提供することを主たる目的とす
る。
【０００８】前記目的を達成するために、この発明によ
れば、漏れ電流が少ない特性の半導体メモリーデバイス
のコンデンサー誘電体の電極を製造する方法が提供され
る。この方法は、半導体シリコン基板に酸化チタン被膜
を被着する第１の工程を含む。被着された酸化チタン被
膜は、ついで焼なましされる。この焼なましされた酸化
チタン被膜には、上位の電極層がデポジットされる。つ
いで、第２の焼なまし工程を行なう。この発明において
の該工程は、ボロフォシリケートガラス（ＢＰＳＧ）高
密度化または製造環境で通常遭遇する接触リフローに用
いられている高温度プロセスに類似している。
れば、漏れ電流が少ない特性の半導体メモリーデバイス
のコンデンサー誘電体の電極を製造する方法が提供され
る。この方法は、半導体シリコン基板に酸化チタン被膜
を被着する第１の工程を含む。被着された酸化チタン被
膜は、ついで焼なましされる。この焼なましされた酸化
チタン被膜には、上位の電極層がデポジットされる。つ
いで、第２の焼なまし工程を行なう。この発明において
の該工程は、ボロフォシリケートガラス（ＢＰＳＧ）高
密度化または製造環境で通常遭遇する接触リフローに用
いられている高温度プロセスに類似している。
【０００９】
【発明の実施の形態】つぎに、漏れ電流が少ない特性を
もつ半導体メモリーデバイスのコンデンサー誘電体の電
極を作るための本発明の好ましい実施例を記載する。図
１ａ〜図１ｃにおける寸法は、正確なスケールに基づく
ものではなく、製造されるデバイスの断面を略式に描い
たものにすぎないことに注意されたい。
もつ半導体メモリーデバイスのコンデンサー誘電体の電
極を作るための本発明の好ましい実施例を記載する。図
１ａ〜図１ｃにおける寸法は、正確なスケールに基づく
ものではなく、製造されるデバイスの断面を略式に描い
たものにすぎないことに注意されたい。
【００１０】工程１ 酸化チタン（ＴｉＯ2 ）被膜をメモリーセルキャパシタ
誘電体層として用いる高密度メモリーデバイス製造のた
めのベースとしての半導体シリコン基板を調製する。
誘電体層として用いる高密度メモリーデバイス製造のた
めのベースとしての半導体シリコン基板を調製する。
【００１１】図１ａに示すように、該基板１０は、例え
ば、ｎ+ 型シリコン（Ｓｉ）基板またはｎ+ 型ポリシリ
コン（ｐｏｌｙ−Ｓｉ）基板であり、製造されるメモリ
ーデバイスのメモリーセルコンデンサーの下位電極とし
て作用する。
ば、ｎ+ 型シリコン（Ｓｉ）基板またはｎ+ 型ポリシリ
コン（ｐｏｌｙ−Ｓｉ）基板であり、製造されるメモリ
ーデバイスのメモリーセルコンデンサーの下位電極とし
て作用する。
【００１２】工程２ 前記半導体シリコン基板にＴｉＯ2 被膜を被着する。図
１ｂにおいては、ＴｉＯ2 被膜１２は、例えば、コール
ドウオール低圧化学蒸着（ＬＰＣＶＤ）リアクターにお
いて、ｎ+ 型シリコン基板またはｎ+ 型ポリシリコン基
板１０に被着されて、メモリーセルコンデンサーの下位
電極として作用する。前記酸化チタン（ＴｉＯ2 ）被膜
は、約１０ｎｍから約２０ｎｍの厚さのもので、テトラ
- イソプロピル- チタン酸塩（ＴＩＰＴ，Ｔｉ（ｉ・Ｏ
Ｃ3 Ｈ7 ）4 ）ヴェーパーと酸素を周囲アトモスフェア
ーとして用いて、約３５０℃の温度でデポジットされ
る。
１ｂにおいては、ＴｉＯ2 被膜１２は、例えば、コール
ドウオール低圧化学蒸着（ＬＰＣＶＤ）リアクターにお
いて、ｎ+ 型シリコン基板またはｎ+ 型ポリシリコン基
板１０に被着されて、メモリーセルコンデンサーの下位
電極として作用する。前記酸化チタン（ＴｉＯ2 ）被膜
は、約１０ｎｍから約２０ｎｍの厚さのもので、テトラ
- イソプロピル- チタン酸塩（ＴＩＰＴ，Ｔｉ（ｉ・Ｏ
Ｃ3 Ｈ7 ）4 ）ヴェーパーと酸素を周囲アトモスフェア
ーとして用いて、約３５０℃の温度でデポジットされ
る。
【００１３】工程３ 被着されたＴｉＯ2 被膜を焼なましする。この被着され
たＴｉＯ2 被膜の焼なまし工程は、ドライのＯ2 ガス雰
囲気内で、例えば、約３０分にわたり約８００℃で行わ
れる。
たＴｉＯ2 被膜の焼なまし工程は、ドライのＯ2 ガス雰
囲気内で、例えば、約３０分にわたり約８００℃で行わ
れる。
【００１４】工程４ 上位電極層を前記ＴｉＯ2 被膜にデポジットする。コン
デンサー誘電層の上位電極、即ち、図１ｃに示すような
上位電極１４の層は、例えば、反応性スパッタリング、
電子ビームまたは化学蒸着（ＣＶＤ）などの公知の方法
によりＴｉＯ2 被膜へデポジットされる。被着される上
位電極１４のマテリアルには、種々の金属および窒化金
属が含まれる。例えば、タングステン（Ｗ）およびモリ
ブデン（Ｍｏ）、および窒化タングステン（ＷＮ）、窒
化チタン（ＴｉＮ）および窒化タンタル（ＴａＮ）など
の窒化金属が上位電極のマテリアルとして採用される。
デンサー誘電層の上位電極、即ち、図１ｃに示すような
上位電極１４の層は、例えば、反応性スパッタリング、
電子ビームまたは化学蒸着（ＣＶＤ）などの公知の方法
によりＴｉＯ2 被膜へデポジットされる。被着される上
位電極１４のマテリアルには、種々の金属および窒化金
属が含まれる。例えば、タングステン（Ｗ）およびモリ
ブデン（Ｍｏ）、および窒化タングステン（ＷＮ）、窒
化チタン（ＴｉＮ）および窒化タンタル（ＴａＮ）など
の窒化金属が上位電極のマテリアルとして採用される。
【００１５】工程５ 焼なまし工程を行う。この段階で、シリコン基板１０の
面をもつ半導体デバイスに焼なましを行う。この焼なま
し工程は、約４００〜８００℃の温度で約３０分にわた
りＮ2 雰囲気中で行う。この焼なまし工程は、ボロフォ
シリケートガラス（ＢＰＳＧ）高密度化または製造環境
で通常遭遇する接触リフローに用いられている高温度プ
ロセスに類似しているものである。
面をもつ半導体デバイスに焼なましを行う。この焼なま
し工程は、約４００〜８００℃の温度で約３０分にわた
りＮ2 雰囲気中で行う。この焼なまし工程は、ボロフォ
シリケートガラス（ＢＰＳＧ）高密度化または製造環境
で通常遭遇する接触リフローに用いられている高温度プ
ロセスに類似しているものである。
【００１６】前記した工程は、高密度の半導体メモリー
デバイスにおけるＬＰＣＶＤ ＴｉＯ2 コンデンサース
トレージ誘電体の漏れ電流が少ない電極を作る本発明の
プロセスからなるものである。上記工程４に述べた上位
電極１４のデポジションの後の焼なまし効果を示すため
に、上位電極１４のマテリアルとして上記した種々のマ
テリアルのサンプルを３０分間４５０℃と８００℃の温
度でＮ2 雰囲気中で焼なましを行った。ＴｉＯ2 層の電
気特性をＩ−ＶおよびＣ−Ｖ方法により測定した。
デバイスにおけるＬＰＣＶＤ ＴｉＯ2 コンデンサース
トレージ誘電体の漏れ電流が少ない電極を作る本発明の
プロセスからなるものである。上記工程４に述べた上位
電極１４のデポジションの後の焼なまし効果を示すため
に、上位電極１４のマテリアルとして上記した種々のマ
テリアルのサンプルを３０分間４５０℃と８００℃の温
度でＮ2 雰囲気中で焼なましを行った。ＴｉＯ2 層の電
気特性をＩ−ＶおよびＣ−Ｖ方法により測定した。
【００１７】図２は、上記工程５における焼なまし工程
が行われる前における、種々異なる電極マテリアルをも
つＴｉＯ2 半導体メモリーセルコンデンサーの漏れ電流
特性を示す。これらのデバイスサンプルの電極には、図
に示されるように、Ｗ，Ｍｏ，ＴｉＮ，ＷＮおよびＴａ
Ｎそれぞれをマテリアルとして使用して作られたものが
含まれている。これらのコンデンサーの上位電極に負の
バイアスを印加する。焼なましを行う前では、窒化物電
極をもつコンデンサーの漏れ電流は、金属電極、特にＴ
ａＮ電極の場合における金属電極のものよりも小さく、
漏れ電流は、最低であった。漏れ電流の測定に負のバイ
アスを用いる理由は、負のバイアス電圧がかけられたと
き、前記電極から電子が放出される事実によるものであ
り、漏れ電流に対する電極マテリアルの選別効果が実証
されるからである。
が行われる前における、種々異なる電極マテリアルをも
つＴｉＯ2 半導体メモリーセルコンデンサーの漏れ電流
特性を示す。これらのデバイスサンプルの電極には、図
に示されるように、Ｗ，Ｍｏ，ＴｉＮ，ＷＮおよびＴａ
Ｎそれぞれをマテリアルとして使用して作られたものが
含まれている。これらのコンデンサーの上位電極に負の
バイアスを印加する。焼なましを行う前では、窒化物電
極をもつコンデンサーの漏れ電流は、金属電極、特にＴ
ａＮ電極の場合における金属電極のものよりも小さく、
漏れ電流は、最低であった。漏れ電流の測定に負のバイ
アスを用いる理由は、負のバイアス電圧がかけられたと
き、前記電極から電子が放出される事実によるものであ
り、漏れ電流に対する電極マテリアルの選別効果が実証
されるからである。
【００１８】漏れ電流についての電極マテリアルの作用
効果を確認するために、１μＡ／ｃｍ2 の漏れ電流を誘
導する電圧Ｖcritおよびシンタリング前の電極のワーク
ファンクション（Φｍ）を種々異なる電極についてプロ
ットする（図３参照）。シンタリング前ではＴａＮ，Ｔ
ｉＮ，ＷＮ，ＷおよびＭｏのΦｍは、それぞれ５．４
１，４．９５，５．００，４．７５および４．６４Ｖで
ある。ほとんどの電極マテリアルにおいては、シンタリ
ング前では、Ｖcritが増加したΦｍを伴って増加してい
ることが分かる。
効果を確認するために、１μＡ／ｃｍ2 の漏れ電流を誘
導する電圧Ｖcritおよびシンタリング前の電極のワーク
ファンクション（Φｍ）を種々異なる電極についてプロ
ットする（図３参照）。シンタリング前ではＴａＮ，Ｔ
ｉＮ，ＷＮ，ＷおよびＭｏのΦｍは、それぞれ５．４
１，４．９５，５．００，４．７５および４．６４Ｖで
ある。ほとんどの電極マテリアルにおいては、シンタリ
ング前では、Ｖcritが増加したΦｍを伴って増加してい
ることが分かる。
【００１９】換言すれば、漏れ電流は、電極のΦｍが増
加すれば、減少する。これは、ＴａＮが漏れ電流を最低
にすることによる。これらの結果は、負のバイアスの場
合におけるコンダクションメカニズムが電極限定タイプ
であり、上位電極／ＴｉＯ2 インターフェースにおける
電子のエネルギーバリヤー高さ（厚さ）が漏れ電流を制
限することを示す。図４は、負のバイアスを上位電極に
印加した場合における約４５０℃の温度で焼なましを行
った後の漏れ電流特性を示す。焼なまし工程前の状況と
比較して、図４におけるすべての電極マテリアルズに
は、漏れ電流挙動に大幅な相違があることが示されてい
る。これは、上位電極のワークファンクションが漏れ電
流に対し影響力を失っているからである。比較によっ
て、ＷＮ上位電極をもつコンデンサーが最小の漏れ電流
特性をもつことが明らかにされている。これは、ＷＮ
が、例えばＴａＮよりもすぐれた熱的安定性をもち、実
質的に電離（解離）なしに高温度に耐えるからである。
４５０℃のシンタリング工程の後、ＷＮ上位電極と、そ
の下位のＴｉＯ2 層との間には、なんらの反応または相
互的な拡散作用は起こらず、漏れ電流を少なくしてい
る。図６は、この事実を確認するためのものであり、Ｗ
ＮとＴｉＯ2 は、４５０℃のシンタリング工程後でもそ
っくりそのままの状態にとどまっている。
加すれば、減少する。これは、ＴａＮが漏れ電流を最低
にすることによる。これらの結果は、負のバイアスの場
合におけるコンダクションメカニズムが電極限定タイプ
であり、上位電極／ＴｉＯ2 インターフェースにおける
電子のエネルギーバリヤー高さ（厚さ）が漏れ電流を制
限することを示す。図４は、負のバイアスを上位電極に
印加した場合における約４５０℃の温度で焼なましを行
った後の漏れ電流特性を示す。焼なまし工程前の状況と
比較して、図４におけるすべての電極マテリアルズに
は、漏れ電流挙動に大幅な相違があることが示されてい
る。これは、上位電極のワークファンクションが漏れ電
流に対し影響力を失っているからである。比較によっ
て、ＷＮ上位電極をもつコンデンサーが最小の漏れ電流
特性をもつことが明らかにされている。これは、ＷＮ
が、例えばＴａＮよりもすぐれた熱的安定性をもち、実
質的に電離（解離）なしに高温度に耐えるからである。
４５０℃のシンタリング工程の後、ＷＮ上位電極と、そ
の下位のＴｉＯ2 層との間には、なんらの反応または相
互的な拡散作用は起こらず、漏れ電流を少なくしてい
る。図６は、この事実を確認するためのものであり、Ｗ
ＮとＴｉＯ2 は、４５０℃のシンタリング工程後でもそ
っくりそのままの状態にとどまっている。
【００２０】図５は、上位電極に負のバイアス電圧をか
けての約８００℃の温度での焼なましの後の漏れ電流特
性を示すものである。これによれば、図４の結果が確証
されるものであって、上位電極が窒化タングステン（Ｗ
Ｎ）のコンデンサーの漏れ電流は、最低であることが確
証されている。
けての約８００℃の温度での焼なましの後の漏れ電流特
性を示すものである。これによれば、図４の結果が確証
されるものであって、上位電極が窒化タングステン（Ｗ
Ｎ）のコンデンサーの漏れ電流は、最低であることが確
証されている。
【００２１】上記したＴｉＯ2 コンデンサーのサンプル
を試した結果によれば、上位電極マテリアルのワークフ
ァンクションがシンタリング前のＴｉＯ2 コンデンサー
の電気特性を左右するものであって、ワークファンクシ
ョンが大きいマテリアル、例えばＴａＮは、漏れが最低
であることを示している。４５０℃のシンタリングの後
は、ＴｉＯ2 と上位電極との間の反応が各種のマテリア
ルズにおけるワークファンクションの差をなくし、した
がって、電極作用が失われてしまう。使用する電極マテ
リアルの熱的安定性は、この段階において、より重要な
要素であって、ＷＮ電極のコンデンサーは、最小の漏れ
電流特性を示す。
を試した結果によれば、上位電極マテリアルのワークフ
ァンクションがシンタリング前のＴｉＯ2 コンデンサー
の電気特性を左右するものであって、ワークファンクシ
ョンが大きいマテリアル、例えばＴａＮは、漏れが最低
であることを示している。４５０℃のシンタリングの後
は、ＴｉＯ2 と上位電極との間の反応が各種のマテリア
ルズにおけるワークファンクションの差をなくし、した
がって、電極作用が失われてしまう。使用する電極マテ
リアルの熱的安定性は、この段階において、より重要な
要素であって、ＷＮ電極のコンデンサーは、最小の漏れ
電流特性を示す。
【００２２】前記した実施例は、この発明の理解を深め
るための例示的なものであって、この発明を限定するも
のではない。添付の請求の範囲の精神と範囲に含まれる
変形などは、すべて本発明の技術的範囲に含まれるもの
であって、この発明の技術的範囲は、変形、類似のもの
に広く及ぶものである。
るための例示的なものであって、この発明を限定するも
のではない。添付の請求の範囲の精神と範囲に含まれる
変形などは、すべて本発明の技術的範囲に含まれるもの
であって、この発明の技術的範囲は、変形、類似のもの
に広く及ぶものである。
【００２３】
【発明の効果】以上詳記したように、この発明は、上位
に電極を形成したＴｉＯ2 コンデンサーをＮ2 雰囲気中
で焼なましすることにより、該電極に各種の金属ならび
に窒化金属を採用することで、電極の漏れ電流特性を最
小限のものとするものであって、高密度メモリーセル
（記憶素子）コンデンサーの漏れ電流を低いものにした
電極を製造することができるものである。
に電極を形成したＴｉＯ2 コンデンサーをＮ2 雰囲気中
で焼なましすることにより、該電極に各種の金属ならび
に窒化金属を採用することで、電極の漏れ電流特性を最
小限のものとするものであって、高密度メモリーセル
（記憶素子）コンデンサーの漏れ電流を低いものにした
電極を製造することができるものである。
【図１】この発明の好ましい実施例により製造される電
極をもつメモリーデバイスのストレージ誘電体のそれぞ
れ選択された工程における略図的断面図である。
極をもつメモリーデバイスのストレージ誘電体のそれぞ
れ選択された工程における略図的断面図である。
【図２】焼きなまし前における種々の電極マテリアルズ
の化学蒸着された酸化チタン・コンデンサーの漏れ電流
特性を示す。
の化学蒸着された酸化チタン・コンデンサーの漏れ電流
特性を示す。
【図３】焼なまし前におけるＶcrit、ワークファンクシ
ョンおよび電極マテリアルズ間の関係を示す。
ョンおよび電極マテリアルズ間の関係を示す。
【図４】４５０℃の焼なましの後における図２の酸化チ
タンコンデンサーの漏れ電流特性を示す。
タンコンデンサーの漏れ電流特性を示す。
【図５】８００℃の焼なましの後における図２の酸化チ
タンコンデンサーの漏れ電流特性を示す。
タンコンデンサーの漏れ電流特性を示す。
【図６】焼なまし後における窒化タングステン／化学蒸
着ＴｉＯ2 ／Ｓｉコンデンサーのセカンダリー・イオン
・マス・スペクトロスコピー（ＳＩＭＳ）深度プロファ
イルを示す。
着ＴｉＯ2 ／Ｓｉコンデンサーのセカンダリー・イオン
・マス・スペクトロスコピー（ＳＩＭＳ）深度プロファ
イルを示す。
１０ 半導体シリコン基板 １２ 酸化チタン被膜 １４ 上位電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/822 H01L 21/8242 H01L 27/04
Claims (19)
- 【請求項１】 半導体メモリーデバイスのコンデンサー
誘電体の電極を製造する方法であって、以下の工程から
なる方法： 半導体シリコン基板を調製する工程； 前記半導体シリコン基板に酸化チタン被膜を周囲ガス体
としてテトラ- イソプロピル- チタン酸塩［ＴＰＴ，Ｔ
ｉ（ｉ・ＯＣ3 Ｈ7 ）4 ］蒸着と酸素とを用い３５０℃
の処理温度で被着する工程； 前記被着された酸化チタン被膜を焼なましする工程； 前記焼なましされた酸化チタン被膜に上位電極層を被着
する工程；および４００〜８００℃の温度のＮ2 ガス雰
囲気中におく工程。 - 【請求項２】 前記半導体シリコン基板がｎ+ 型シリコ
ン基板またはｎ+ 型ポリシリコン基板である請求項１の
方法。 - 【請求項３】 前記酸化チタン被膜は、ＴｉＯ2 被膜で
ある請求項１の方法。 - 【請求項４】 前記ＴｉＯ2 被膜は、厚さが１０ｎｍ〜
２０ｎｍである請求項３の方法。 - 【請求項５】 前記ＴｉＯ2 被膜は、コールドウオール
低圧化学蒸着（ＬＰＣＶＤ）反応器内で被着されるもの
である請求項４の方法。 - 【請求項６】 前記被着されたＴｉＯ2 被膜の焼なまし
を乾燥したＯ2 雰囲気中で行う請求項３の方法。 - 【請求項７】 前記被着されたＴｉＯ2 被膜の焼なまし
を８００℃の処理温度で行う請求項６の方法。 - 【請求項８】 前記被着されたＴｉＯ2 被膜の焼なまし
を３０分にわたり行う請求項７の方法。 - 【請求項９】 前記上位の電極層を反応性スパッタリン
グ方法により前記ＴｉＯ2 被膜へ被着する請求項３の方
法。 - 【請求項１０】 前記上位の電極層を電子ビーム方法に
より前記ＴｉＯ2 被膜へ被着する請求項３の方法。 - 【請求項１１】 前記上位の電極層を化学蒸着（ＣＶ
Ｄ）方法により前記ＴｉＯ2 被膜へ被着する請求項３の
方法。 - 【請求項１２】 前記上位の電極層を反応性スパッタリ
ング方法により前記ＴｉＯ2 被膜へ被着し、前記上位の
電極層を窒化金属マテリアルを用いて被着する請求項３
の方法。 - 【請求項１３】 前記窒化金属マテリアルが窒化タング
ステンである請求項１２の方法。 - 【請求項１４】 前記上位の電極層を電子ビーム方法に
より前記ＴｉＯ2 被膜へ被着し、前記上位の電極層を窒
化金属材料を用いて被着する請求項３の方法。 - 【請求項１５】 前記窒化金属材料が窒化タングステン
である請求項１４の方法。 - 【請求項１６】 前記上位の電極層を化学蒸着方法によ
り前記ＴｉＯ2 被膜へ被着し、前記上位の電極層を窒化
金属材料を用いて被着する請求項３の方法。 - 【請求項１７】 前記窒化金属材料が窒化タングステン
である請求項１６の方法。 - 【請求項１８】 前記の高温度環境におく工程が３０分
にわたるものである請求項１の方法。 - 【請求項１９】 半導体メモリーデバイスのコンデンサ
ー誘電体の電極を製造する方法であって、以下の工程か
らなる方法： 半導体シリコン基板を調製する工程； 前記半導体シリコン基板に酸化チタン被膜を被着する工
程； 前記被着された酸化チタン被膜を焼なましする工程； 前記焼なましされた酸化チタン被膜に窒化タングステン
の上位電極層を被着する工程；および ３０分にわたり、Ｎ2 雰囲気中で４００〜８００℃の処
理温度の環境におく工程。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW85104195A TW285757B (en) | 1996-04-10 | 1996-04-10 | The manufacturing method of low-leaking current electrode for LPCVD TiO film |
| TW85104195 | 1996-04-10 | ||
| GB9625144A GB2320128B (en) | 1996-04-10 | 1996-12-03 | Process for fabricating low leakage, current electrode for LPCVD itianium oxide films |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10116967A JPH10116967A (ja) | 1998-05-06 |
| JP3074469B2 true JP3074469B2 (ja) | 2000-08-07 |
Family
ID=26310538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09064899A Expired - Lifetime JP3074469B2 (ja) | 1996-04-10 | 1997-03-18 | 低圧化学蒸着酸化チタン被膜形成のための漏れ電流が少ない電極の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP3074469B2 (ja) |
| DE (1) | DE19651106A1 (ja) |
| FR (1) | FR2747507B1 (ja) |
| GB (1) | GB2320128B (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745968A (en) * | 1980-08-29 | 1982-03-16 | Ibm | Capacitor with double dielectric unit |
-
1996
- 1996-12-03 GB GB9625144A patent/GB2320128B/en not_active Expired - Fee Related
- 1996-12-09 DE DE19651106A patent/DE19651106A1/de not_active Withdrawn
-
1997
- 1997-01-14 FR FR9700284A patent/FR2747507B1/fr not_active Expired - Fee Related
- 1997-03-18 JP JP09064899A patent/JP3074469B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2747507A1 (fr) | 1997-10-17 |
| GB2320128B (en) | 2001-11-14 |
| FR2747507B1 (fr) | 1998-12-04 |
| GB2320128A (en) | 1998-06-10 |
| DE19651106A1 (de) | 1997-10-16 |
| JPH10116967A (ja) | 1998-05-06 |
| GB9625144D0 (en) | 1997-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5930584A (en) | Process for fabricating low leakage current electrode for LPCVD titanium oxide films | |
| US4959745A (en) | Capacitor and method for producing the same | |
| JP2893009B2 (ja) | メモリ・アプリケーション用の絶縁性の高い複合薄膜 | |
| US5383088A (en) | Storage capacitor with a conducting oxide electrode for metal-oxide dielectrics | |
| KR100419921B1 (ko) | Ta205유전층형성방법 | |
| US6451646B1 (en) | High-k dielectric materials and processes for manufacturing them | |
| JPH0521752A (ja) | 高密度ｄｒａｍ用の粗化された多結晶シリコン表面のコンデンサ電極板 | |
| KR100400246B1 (ko) | 고집적 디램용 셀 커패시터의 제조방법 | |
| US6326258B1 (en) | Method of manufacturing semiconductor device having thin film capacitor | |
| JP2000200889A (ja) | タンタル酸化膜を備えたキャパシタ製造方法 | |
| GB2307789A (en) | Method for fabricating a capacitor | |
| US20030036239A1 (en) | Method for manufacturing capacitor of semiconductor device having improved leakage current characteristics | |
| US6828190B2 (en) | Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JP3074469B2 (ja) | 低圧化学蒸着酸化チタン被膜形成のための漏れ電流が少ない電極の製造方法 | |
| US6281066B1 (en) | Method of manufacturing a capacitor in a memory device | |
| KR960000953B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR100249095B1 (ko) | 엘피씨브이디 산화티타늄막을 위한 저누설 전류 전극 제조 방법 | |
| JP3242732B2 (ja) | キャパシタ | |
| US6982205B2 (en) | Method and manufacturing a semiconductor device having a metal-insulator-metal capacitor | |
| CN1072400C (zh) | 制作电容器的方法 | |
| US20050006690A1 (en) | Capacitor of semiconductor device and method for fabricating the same | |
| JP3415476B2 (ja) | 半導体装置の製造方法 | |
| KR20000025706A (ko) | 강유전성램 캐패시터의 제조방법 | |
| NL1004840C2 (nl) | Werkwijze voor de vervaardiging van een elektrode met lage lekstroom voor LPCVD titaanoxidelagen. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040819 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060322 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090203 |