TW490756B - Method for mass production of semiconductor integrated circuit device and manufacturing method of electronic components - Google Patents

Method for mass production of semiconductor integrated circuit device and manufacturing method of electronic components Download PDF

Info

Publication number
TW490756B
TW490756B TW089115942A TW89115942A TW490756B TW 490756 B TW490756 B TW 490756B TW 089115942 A TW089115942 A TW 089115942A TW 89115942 A TW89115942 A TW 89115942A TW 490756 B TW490756 B TW 490756B
Authority
TW
Taiwan
Prior art keywords
wafer
integrated circuit
semiconductor integrated
film
scope
Prior art date
Application number
TW089115942A
Other languages
English (en)
Inventor
Takuya Futase
Tomonori Saeki
Mieko Kashi
Original Assignee
Hitachi Ltd
Hitachi Ulsi Sys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP24514399A external-priority patent/JP2001068463A/ja
Application filed by Hitachi Ltd, Hitachi Ulsi Sys Co Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW490756B publication Critical patent/TW490756B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S134/00—Cleaning and liquid contact with solids
    • Y10S134/902—Semiconductor wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)

Description

490756 A7 B7 ___ 五、發明説明（1) (發明之背景） (請先閲讀背面之注意事項再填寫本頁) 本發明有關於半導體積體電路裝置之量產技術’特別 是將大量之晶圓（WafeO在經過複數工程予以連續處理時’ 適用於沉積含有釕（R u )等之過渡金屬（遷移金屬）之 膜之晶圓進行微影（Lithography)工程，及與屬於其他之工程 群之晶圓共用之微影工程之在量產生產線上所進行之半導 體製程上有效之技術。 以往在製造半導體以外之產業區域中，爲回收含於廢 棄物之鉑系元素爲目的，而將鉑系元素溶解於溶解液以隔 離之技術乃習知。 日本專利公報特開平7 - 1 5 7 8 3 2號（發明人·· 伊藤等等）揭示，將含於廢電子零件，貴金屬含有廢催化 劑，含於廢寶石飾品等之金或鉑系元素等之貴金屬溶解於 溶解液以回收之技術。在貴金屬之溶解上使用：由二種鹵 素所成之鹵間化合物（C 1 F、B r F、B r C 1、 經濟部智慧財產局員工消費合作社印製 I C 1、 I C 1 3、 I B r等）之水溶液與鹵化含氧酸（碘 酸，溴酸或氯酸）之水溶液，以1 ·· 9〜9 : 1之範圍地 予以混合之溶解液。溶解於此溶解液之貴金屬乃首先以鹵 化配位化合物（鹵化錯體）之形態的予以隔離，接著藉由 添加用於分解此鹵化配位化合物之液（氫氧化鈉，氫氧化 硼鈉，肼或其鹽，亞硫酸或其鹽，重亞硫酸等）而成爲金 屬來回收。 日本專利公報特開平7 - 2 2 4 3 3 3號（發明人和 田等）係揭示。在使用過之核燃料之再處理工程中所發生 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4- 490756 A7 _ B7____ 五、發明説明（2) 之不溶解殘渣中所含有之釕（R u )、鍺（R h )、鈀（ (請先閱讀背面之注意事項再填寫本頁) P a )等之貴金屬之核分裂生成合金、浸漬於添加碘單體 (或溴單體）之碘化氫酸（或溴化氫酸）之溶解液中’由 而不經過液體金屬抽出等之前處理，而以水溶液地予以溶 解之技術。在該案中，上述溶解液乃規定碘化氫酸（或溴 化氫酸之濃度爲5〜5 7重量％之範圍，添加之碘單體（ 或溴單體）之濃度力每上述之水溶液1公升以0·01〜 0.5莫爾之範圍爲宜。 (發明之槪約） 經濟部智慧財產局員工消費合作社印製 1 G b i. t以後之大容量D R A Μ ( 動態隨機存取記 憶體，Dynamic Random Access Memory )係爲確保被微細 化之記憶體組之蓄積電荷量起見，令資訊儲存電容元件（ 電容器）之容量絕緣膜，以比介電率爲1 0 0以上之 A B〇3型複氧化物換言之以鈣鈦礦（Perovskite )型複 氧化物之BST ( (Ba，Sr) Ti〇3)等之高介電體 材料來構成。又做爲下世代之容量絕緣膜材料而導入例如 PZT (PbZrxTii-xOs)， PLT (PbLaxTii-xOs) . PLZT、 SBT、 PbTi〇3、 SrTi〇3、BaTi〇3之所謂含有 鈦礦型結晶構.造之強介電體材料也。 如於上述電容器之容量絕緣膜使用如上述之高/強介 電體材料而親和性高之金屬，例如鉑系金屬（R u (釕） 、R h (鍺）、P d (鈀）、〇 s (餓）、I r (銥）、 5- 490756 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（3) P t (白金）爲主構成材料地予以含有之導電膜之必要。 特別是釕（R U )係對於蝕刻之控制性或膜之安定性上優 異，所以做爲上述之高/強介電體材料來構成容量絕緣膜 之電容器之電極材料而被有力視。 另一方面在高速邏輯L S I之區域中，做爲爲防止隨 伴於配線寬之微細化所致之配線電阻之增大及可靠性之降 低之對策，而在基板上所沉積之絕緣膜上形成配線溝（及 貫通孔），接著在包含此配線溝（及貫通孔）之內部之絕 緣膜上沉積較A 1膜而電阻更低之銅（C u )膜之後，以 化學機械硏磨（C Μ P )法來去除配線溝之外部之不要之 銅膜之以所謂〜金屬鑲嵌〃 (D a m a s c e n e )法所進行之埋 入銅配線之導入，此埋入銅配線係不但是邏輯L S I ，在 D R A Μ等之記憶體之區域也被檢討其導入。 惟在上述之鉑系金屬、鈣鈦礦型高/強介電體、或銅 等，在欲導入該以往之晶圓製程中從未使用之新穎之過渡 金屬（遷移金屬）或含有它之材料於半導體製造工程時， 必需有防止對於這些過渡金屬之污染之對策。特別是銅等 之過渡金屬係在矽（S i )中之擴散係數大，在退火工程 (熱處理工程）中很容易到達於基板，所以雖然非常低濃 度也有對於裝置特性有深刻之不良影響之虞。 例如在D R A Μ等之汎用L S I之製造工程中，爲儘 量抑制設備投資以減低製造成本起見，在閘極絕緣膜形成 前之初期元件形成工程，及配線工程而共用微影裝置（光 曝光裝置，ΒΒ曝光裝置）、各種檢查裝置，退火裝置（ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） ----------1,----^--、玎-------' 丨 (請先閱讀背面之注意事項再填寫本頁) -6 - 490756 A7 B7 五、發明説明（4) (請先閱讀背面之注意事項再填寫本頁) 熱處理裝置，在使用如上述之新材料之電容器形成工程也 是使用這些共用裝置。換言之在這些共用裝置中，從裝置 中搬出爲進行電容器形成工程用之晶圓之後，該爲進行初 期元件形成工程用之晶圓，或爲進行配線工程之晶圓乃被 搬入於裝置之內。再將電容器之上層之配線做成如上述之 藉由金屬鑲嵌法之埋入銅配線時，該爲進行.沉積验電容器 上層之銅膜施予退火（熱處理）用之晶圓，及進行其他工 程之晶圓乃前後地被搬入於同一裝置之內。 使用濺鍍（Sputterhig)法或C V D法而沉積於晶圓之裝 置面之白金屬金屬，鈣鈦礦型高/強介電體，或含有銅等 之過渡金屬之膜乃，在晶圓之外緣部（週邊部）或背面上 也會沉積。因此如果不充分的除去沉積於晶圓外緣部或背 面之過渡金屬含有膜而將晶圓搬入於共用裝置時，該過渡 金屬含有膜將附著於與晶圓之外緣部或背面有接觸之晶圓 台，晶圓托架，運送機等之表面，所以斯後被搬入於共用 裝置之爲進行下層工程（閘極絕緣膜形成前之初期元件形 成工程，配線工程）用之晶圓將被過渡金屬所污染。 經濟部智慧財產局員工消費合作社印製 所以使用共用裝置來進行：對於如上述沉積過渡金屬 含有膜之晶圓進行微影工程，以及包含下層工程之屬於其 他工程群之晶圓之微影工程，之量產生產線中，應在先於 將沉積過渡金屬含有膜之晶圓搬入於共用裝置之前之爲去 除沉積於晶圓之外緣部或背面之過渡金屬含有膜之洗淨工 程乃成爲不可或缺。 惟在上述之過渡金屬中，例如釕等，至今仍未尋出用 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 490756 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（5) 於溶解它之有效溶液，因此未能確立出有效的洗淨方法也 有。雖然如上述在半導體製造業界以外之產業區域即提案 有幾個鉑系金屬之溶解液，惟這些溶解液之可以溶解釕之 速度非常緩慢，所以在半導體之量產生產線上不能使用。 再，爲防止由過渡金屬所致之晶圓之污染之對策，可 以與上述共用裝置之另外地準備爲進行對於沉積過渡金屬 含有膜之晶圓之微影工程用之專用裝置，惟從減低製造成 本之觀點而言並不合於現實之要求。 本發明之目的乃提供，在閘極絕緣膜形成前之初期元 件工程，配線工程，及過渡金屬之含有膜加工工程而將微 影裝置，檢查裝置，退火裝置（熱處理裝置）予以共用之 半導體之量產製程中，該進行初期元件形成工程或配線工 程之晶圓之確實的可以防止由過渡金屬所污染之不合宜之 技術。 本發明之上述以及其他目的以及新穎的特徵乃由本說 明書中之記述及附圖而可以更明暸。 本案所揭示之發明中，代表性之槪要簡單的說明如下 (a )對於流過晶圓製程之各晶圓而進行釕（r u ) 膜之沉積處理之工程， (b )對於沉積上述釕膜之上述各晶圓，使用含有正 高碘酸之溶液來去除上述晶圓之裝置面之外緣部或背面之 上述釕膜來去除之工程， (c )對於被去除上述釕膜之上述各晶圓而進行，與 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ297公釐) ' -8- (請先閱讀背面之注意事項再填寫本頁)
、1T Ψ 490756 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（6) 屬於下層工程群之複數片晶圓共用關係之微影工程，檢查 工程，或熱處理工程之工程。 將上述之發明以外之本案發明之槪要予以分項記述， 即如下： (1)由下述之工程所成之半導體積體電路裝置之量 產方法。 (a )在流過晶圓製程之複數片晶圓中，對於第i之 晶圓之裝置面上沉積鉑系金屬膜之工程， (b )對於上述沉積鉑系金屬膜之上述第1晶圓進行 去除裝置面之外緣部或背面之上述鉑系金屬膜之工程， (c )在上述（b )工程之後，使用藉由微影工程所 形成之耐鈾刻罩幕（Mask)圖案（Pattern)而對於上述第1晶圓 之裝置面上之上述鉑系金屬膜予以圖案形成之工程， (d )在流過上述晶圓製程之複數片晶圓中對於第2 晶圓之裝置面上沉積與上述鉑系金屬膜不同之被加工膜之 工程， (e )藉由上述微影工程而對於沉積於上述第2晶圓 之上述裝置而上所沉積之上述被加工膜進行圖案形成之工 程。 2·上述1項所述之半導體積體電路裝置之量產方法 ，其中上述鉑.系金屬膜爲釕膜爲其特徵。 3 ·上述1項或2項所述之半導體積體電路裝置之量 產方法，其中將上述被加工膜予以圖案形成之工程乃，較 進行上述鉑系金屬膜之圖案形成之工程而下層之工程爲其 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇>< 297公釐） "" -9- (請先閲讀背面之注意事項再填寫本頁) 訂 490756 A7 B7 五、發明説明（7) 特徵。 4.上述1項〜3項所述之半導體積體電路裝置之量 產方法，其中上述鉑系金屬膜之去除係使用含有高原碘酸 之溶液而進行爲其特徵。 5 .上述1項〜4項其中之一所述之半導體積體電路 _置之量產方法’其中上述鉑系金屬膜之去除係使用含有 正高碘酸及第二酸之溶液而進行爲其特徵。 6·上述第5項所述之半導體積體電路裝置之量產方 法，其中上述第2酸係硝酸爲其特徵。 7·上述第6項所述之半導體積體電路裝置之量產方 法，其中上述溶液之正高碘酸之濃度係2 0 w t %〜4 0 w t %，硝酸之濃度係2 0 w t %〜4 0 w t %爲其特徵 〇 8·上述6項所述之半導體積體電路裝置之量產方法 ’其中上述溶液之正高碘酸之濃度係2 5w t %〜3 5 w t %硝酸之濃度係2 5 w t %〜3 5 w t %爲其特徵。 9 ·上述5項中上述第2酸係乙酸爲其特徵。 1 0 ·上述1項〜9項其中之一項所述之半導體積體 電路裝置之量產方法，其中上述鉑系金屬膜之去除乃至少 對於上述各晶圓之上述背面之大致全面以及上述裝置面之 外緣面地予以進行爲其特徵。 1 1 ·由下述之工程所成之半導體積體電路裝置之量 產方法， (a )在流過晶圓製程之複數片晶圓中，在第1晶圓 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 Φ. 經濟部智慧財產局員工消費合作社印製 -10 - 490756 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（s) 之裝置面上沉積過渡金屬含有膜之工程， (b )去除上述被沉積上述過渡金屬含有膜之第1晶 圓之該裝置面之外緣部或背面之上述過渡金屬含有膜之工 程， (c )於上述（b )工程之後，使用藉由微影工程所 形成之抗蝕罩幕來對於上述第1晶圓之裝置面上之上述過 渡金屬含有膜進行圖案形成之工程， (d )對於流過上述晶圓製程之複數片晶圓中，在第 2之晶圓之裝置面上沉積與上述過渡金屬膜不同之被加工 膜之工程， (e )藉由上述微影工程而對於上述第2晶圓上述裝 置面上所沉積之上述被加工膜予以圖案形成之工程。 1 2 _上述1 1項所述之半導體積體電路裝置之量產 方法，其中上述過渡金屬含有膜係由鈣鈦礦型高介電體或 強介電體所成爲其特徵。 13·上述12項所述之半導體積體電路裝置之量產 方法，其中上述鈣鈦礦型高介電體或強介電體係B S T爲 其特徵。 14.上述11項所述之半導體積體電路裝置之量產 方法，其中上述鈣鈦礦型高介電體或強介電體係p Z T， PLT， PLZT， SBT， PbTi〇3， SrTi〇3 或B a T i〇3其中之一爲其特徵。 15 ·上述11項所述之半導體積體電路裝置之量產 方法，其中上述過渡金屬係銅爲其特徵。 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 490756 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（9) 16.由下述之工程所成之半導體積體電路裝置之量 產方法， (a )在流過晶圓製程之複數片晶圓中，對於第1晶 圓之裝置面上沉積釕（R u )膜之工程， (b )去除上述被沉積釕膜之上述第1晶圓之外緣部 或背面之上述釕膜之工程， (c )於上述（b )工程之後，使用藉由微影工程所 形成之抗蝕罩幕來對於上述第1晶圓之裝置面上之上述釕 膜進行圖案形成之工程， ^ ( d )在流過上述晶圓製程之複數片晶圓中，對於第 2之晶圓之裝置面上沉積與上述釕膜不同之被加工膜之工 程， ， (e )藉由上述微影工程，對於被沉積於上述第2晶 圓之上述裝置面上之上述被加工膜進行圖案形成之工程。 17·上述16項所述之半導體積體電路裝置之量產 方法，其中對於上述被加工膜進行圖案形成之工程乃較對 於上述釕膜進行圖案形成之工程而下層之工程，爲其特徵 〇 1 8 ·上述1 6項或1 7項所述之半導體積體電路裝 置之量產方法，其中上述釕膜之去除係使用含有正高碘酸 之溶液來進行爲其特徵。 1 9 ·上述1 6項或1 7項所述之半導體積體電路裝 置之量產方法，其中上述釕膜之去除係使用含有正高碘酸 及第2酸之溶液來進行爲其特徵。 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中周國家標準（CNS ) A4規格（210 X 297公釐） -12- 490756 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（Ο 2 0 ·上述1 9項所述之半導體積體電路裝置之量產 方法，其中上述第2酸係硝酸爲其特徵。 2 1 .上述2 0項所述之半導體積體電路裝置之量產 方法，其中上述溶液中之正高碘酸之濃度係2 〇 w t %〜 40wt%，而硝酸之濃度係20wt%〜4〇wt%爲 其特徵。 2 2 ·上述2 0項所述之半導體積體電路裝置之量產 方法，其中上述溶液中之正高碘酸之濃度係2 5 w t %〜 3 5wt%，而硝酸之濃度係2 5wt%〜3 5wt%爲 其特徵。 2 3 ·由下述之工程所成之半導體積體電路裝置之量 產方法， (a )在流過晶圓製程之複數片晶圓中，對於第1晶 圓之裝置面上沉積釕膜之工程， (b )使用含有正高碘酸之溶液而去除上述被沉積上 述釕膜之上述第1晶圓之裝置面之外緣部或背面之釕膜之 工程， (c )於上述（b )工程之後’使用藉由微影工程所 形成之耐蝕刻罩幕圖案而對於上述第1晶圓之裝置面上之 上述釕膜予以圖案形成，以形成D RAM之電容器之電極 之工程， (d )在流過上述晶圓製程之複數片晶圓中，對於第 2晶圓之裝置面上沉積與上述釕膜不同之被加工膜之工程 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） -13- 490756 A7 _B7 ___ 五、發明説明（1) (請先閱讀背面之注意事項再填寫本頁) (e )藉由上述微影工程，而對於沉積於上述第2晶 圓之上述裝置面上所沉積之上述被加工膜進行圖案形成之 工程。 2 4 .上述2 3項所述之半導體積體電路裝置之量產 方法，其中上述對於被加工膜進行圖案形成之工程係較對 於上述釕膜進行圖案形成之工程而更下層之工程，爲其特 2 5 .上述2 4項所述之半導體積體電路裝置之量產 方法，其中上述對於被加工膜進行圖案形成之工程係用於 形成閘極電極之工程或形成位元線之工程，爲其特徵。 2 6 .上述2 3項〜2 5項其中之一項所述之半導體 積體電路裝置之量產方法，其中上述釕膜之去除係使用含 有正高碘酸及硝酸之溶液來進行爲其特徵。 2 7 .上述2 6項所述之半導體積體電路裝置之量產 方法，其中上述溶液中之正高碘酸之濃度係2 〇 w t %〜 4 〇w t%，硝酸之濃度係2 〇w t%〜4 Ow t%爲其 特徵。 經濟部智慧財產局員工消費合作社印製 2 8 ·上述2 7項所述之半導體積體電路裝置之量產 方法，其中上述溶液中之正高碘酸之濃度係2 5w t %〜 3 5wt%，硝酸之濃度係2 5wt%〜3 5wt%爲其 特徵。 2 9 _由下述之工程所成之半導體積體電路裝置之量 產方法， (a )在流過晶圓製程之複數片晶圓中，對於第i晶 本紙張尺度適用中國國家標準（CNS ) A4規格（2l〇x297公釐） ' -- -14- 490756 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（ 圓之裝置面上沉積由鈣鈦礦型高介電體或強介電體所成之 過渡金屬含有膜之工程， (b )去除被沉積上述過渡金屬含有膜之上述第1晶 圓裝置面之外緣部或背面之上述過渡金屬含有膜之工程， (c )在上述（b )工程之後，使用藉由微影工程所 形成之耐蝕遮屏膜圖案而對於上述第1晶圓之裝置面上之 上述過渡金屬含有膜以微影工程來進行圖案形成以形成 D R A Μ之電容器之容量絕緣膜之工程， (d )於流過上述晶圓製程之複數片晶圓中，在第2 晶圓之裝置面上，沉積與上述過渡金屬不同之被加工膜之 工程， (e )藉由上述微影工程，而對於沉積於上述第2晶 圓之上述裝置面上之上述被加工膜進行圖案形成之工程。 3 0 .上述2 9項所述之半導體積體電路裝置之量產 方法，其中上述鈣鈦礦型高介電體或強介電體係B S T爲 其特徵。 下面說明本案中所使用之用語之一般性的意思。 1 ·「C Μ I S積體電路」係表示由相補性絕緣閘極 型F Ε Τ所成之積體電路，在一般之CM〇S積體電路之 外，包括例如由氮化矽或氧化鉬等氧化膜以外之介電體材 料所成之閘極絕緣膜之裝置。 2 · 「裝置面」係晶圓之主面指該在該面上，藉由微 影法而被形成對應於複數之晶圓區域之被形成積體電路圖 案之面，換言之對於「背面」之其相反側之主面而言。 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X：297公釐） -15- 490756 A7 B7 五、發明説明（0 3 · 「埋入配線」係指，如單金屬鑲嵌（Single
Damascene ) ’ 或雙金屬鑲嵌（Dual Damascene )等， 於絕緣膜形成溝等，而在該處理入銅等之導電膜，而後藉 除去不要之導電膜之配線形成技術來進行圖案形成之配線 〇 4 . 「半導體積體電路晶圚」、或「半導體晶圓」乃 使用於半導體積體電路之製造之矽單晶基板（通常圓形） 、藍寶石基板、玻璃基板，其他之絕緣，與絕緣或半導體 基板及這些之複合基板而言。又記述爲「半導體積體電路 裝置」（或「電子裝置」、「電子電路裝置」等）時不只 是指製作於單晶矽基板上，如果沒有特別的說明時，將可 包括製作於上述之各種基板，或製作於s〇S T N ( Super Twisted Nemeatic )液晶製造用基板等之其他基板上。 5 · 「晶圓形成部」係包括晶圓之裝置面上之複數之 晶圓區域之部份，扣除不打算製作晶圓週邊之「外緣部」 之內部區域。 6 _ 「高介電體」係指，如T as〇5等之比介電率 2 0以上之高介電體材料，以及比介電率超過1 〇 〇 之BST ( (Ba ，Sr) Ti〇3)之高介電體材料而言 〇 7 _過渡金屬（遷移金屬）係一般指週期律表之鑭、 釔所屬之3族到銅等所屬之1 1族爲止之元素而言。所言胃 「過渡金屬含有膜」乃將含有過渡金屬或以過渡金屬爲主 要或副次的構成要素的含有之材料之膜，（例如R u， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 、tr 經濟部智慧財產局員工消費合作社印製 -16 - 490756 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（Ο Ru〇2，Ta2〇5等）。 「過渡金屬含有膜沉積處理」係指上述過渡金屬含有 膜之意圖的或反於意圖的附著或沉積之處理而言。所以除 絕緣膜或金屬膜之沉積工程之外，其蝕刻工程亦包括在內 〇 本案中「有害過渡金屬」乃在使用於半導體製程中， 現時點仍沒有充分證明不污染之性質而言，例如從鉑系或 銅族之中之群所選定。又本案中所謂「由銅所成」時，除 特別有限定之外，並不限定於純銅，在不損及其機能之範 圍內該含有其他構成要素，添加物，雜質也將包括在內。 9 . 「所謂白金屬元素」係指一般的說從週期律表8 至1 0族所屬之元素中之釕，鍺，鈀，·餓，銥，白金而 1 0 .在晶圓製程中之「下層工程群」係指，當注目 於一個晶圓時，較該工程而先通過之被加工膜形成，同抗 蝕劑膜形成工程，曝光，顯影，上述膜之圖案形成所成之 一連串之工程之集合而言，例如下層配線工程群係較上層 配線工程群而下層之工程。其逆即稱「上層工程群」，惟 並不一定是物理的上下關係。 11. 「微影工程」係，例如光曝光時，在某一膜之 形成工程之後.，從對於同晶圓塗佈光阻（Photoresist)之工程 ’以及到曝光該光阻使之顯影之工程（有必要時包含烘烤 工程）爲止而言。在微影工程之所謂「共用關係」乃指’ 屬於不同工程群之晶圓之通過同一設備而成之微影工程之 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（21 〇 X 297公釐） -17- 490756 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（1$ 關係。此時雖然說是同一設備也不必共用全部之裝置，只 要共用其中之一裝置，例如曝光裝置（光曝光裝置、EB 曝光裝置）就可以。 1 2 ·晶圓製程生產線上「量產」（大量生產）係指 通常以生產量（通過量）1 000片/日程度，惟在本案 中即考量現在晶圓之大口徑化而以1 0 0片/日程度也予 以包括。此時，品種等也不必要同一。 1 3 · 「化學機械硏磨（C h e m i c a 1 M e c h a n i c a 1 Polishing; C Μ P」乃通常指，將被硏磨面接觸於由相對的 柔軟之布一般之薄片材料等所成之硏磨墊之狀態下，一面 供給漿液一面使之面方向之使之相對移動而言。 本案中其他，將被硏磨面對於硬質之磨石面而使之相 對移動以進行硏磨之 C M L ( C h e m i c a 1 M e c h a η i c a 1 L a ρ p i η g )等也包含其意義中。 (發明之詳細說明） 下面依附圖詳細的說明本發明之進行形態。在說明進 行形態之附圖中，對於具有同一機能之構件即標上同一標 號而省略其反複之說明，又在下述之進行形態中除非有特 別之需要，對於同一或同樣之部份乃不做重複說明爲原則 〇 又，在下面之進行形態中，如果說明之方便上有必要 時將分爲複數之片段或進行形態狀的做說明，惟除非有特 別明示，這些並非無關係，一方係位於另一方之一部份或 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） " -18- (請先閲讀背面之注意事項再填寫本頁) 490756 A7 ____ B7 _ 五、發明説明（巧 (請先閱讀背面之注意事項再填寫本頁) 全部之變形例，詳細、補充說明之關係。又在下述之進行 形態中言及要素之數（包括個數、數値量、範圍）時，除 特別明示及原理上顯明的限定爲特定之數，並不侷限於該 特定數，特定數以上亦可以，再在下述之進行形態中，其 構成要素（包括要素步驟）乃除非有特別明示及原理上很 明顯的必要時，並不是必須乃當然之道理。 同樣在下述之進行形態中，言及構成要素之形狀、位 置關係時，除非特別明示，或原理上明顯的不屬於它，實 質上包含形狀上類似、近似。此事在上述數値以及範圍亦 是同樣。 (進行例1 ) 使用圖1〜圖2 8依工程順序地說明本發明之進行形 態之D R A Μ之製造方法。 經濟部智慧財產局員工消費合作社印製 首先，如圖1所示，例如Ρ型，比電阻1 0 Ω c m程 度之由單晶矽所成之半導體基板（晶圓）1之主面形成元 件隔離溝2之後，在基板1上，形成P型井3。元件隔離 溝2乃以乾式蝕刻法而將元件隔離區域之基板1上形成溝 之後，以C V D法對於包含溝之內部之基板1上沉積氧化 矽膜4，接著以化學機械硏磨（C Μ P )法硏磨氧化矽膜 4，而留存於溝之內部。又Ρ型井3乃對於基板1 ，以離 子植入法植入η型雜質例如Ρ (磷）、接著將基板1施予 退火（熱處理）而使η型雜質擴散來形成。 接著使用氟酸（H F )系之洗淨液洗淨ρ型井3之表 本紙張尺度適用中國國家標準（CNS ) Α4規格（21〇><297公釐） -19- 490756 經濟部智慧財產局員工消費合作社印製 A7 _B7 _五、發明説明（ 面之後，將基板1施予濕式氧化而在P型井3之表面形成 淸淨之閘極氧化膜5。 接著如圖2所示，在閘極氧化膜5之上部，形成閘極 電極6 (字線W L )、接著於閘極電極6之兩側之p型井 3形成低雜質濃度之η型半導體區域7。 閘極電極6 (字線W L )乃在基板1上以C V D法沉 積，例如摻雜P等之η型雜質之多晶矽膜，接著在其上部 以濺鍍法沉積W Ν (氮化鎢）膜及W (鎢）膜，又以 C V D法在其上部沉積氮化矽膜8之後，以光阻膜爲罩幕 將這些膜施予乾式蝕刻來形成。 又，η型半導體區域7係對於Ρ型井3以離子植入法 植入η型雜質例如砷（A s )而形成。 接著，如圖3所示，在基板1上，以C V D法沉積氮 化矽膜9及氧化矽膜1 〇，接著以化學機械硏磨法將氧化 矽膜1 0之表面予以平坦化。 接著，如圖4所示，以光阻膜（不圖示）爲罩幕而將 η型半導體區域7之上部之氧化矽膜1 0及氮化矽膜9施 予乾式蝕刻，形成接觸孔（Contact hole) 1 1，1 2之後， 如圖5所示，在接觸孔1 1，1 2之內部形成由多晶矽膜 所成之插塞（Plug) 1 3。插塞1 3乃例如在接觸孔1 1， 1 2之內部及氧化矽膜1 〇之上部，以C V D法沉積摻雜 P等之η型雜質之多晶矽膜，以化學機械硏磨（或以回鈾 )法來去除氧化矽膜1 〇上部之多晶矽膜，使之留存於接 觸孔1 1 ，1 2之內部地予以形成。 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） -20- 490756 Α7 Β7 五、發明説明（ (請先閱讀背面之注意事項再填寫本頁) 接著，將基板1施予退火（熱處理），而將構成插塞 1 3之多晶矽膜中之η型雜質擴散於基板1 ( η型半導體 區域7 )，由而形成高雜質濃度之η型半導體區域1 4 ( 源極，汲極）。 到此爲止之工程而可完成構戊D R A Μ之記憶體組之 一部份之η通道型之記憶體組選擇用之Μ I S F E T Q s ο 接著如圖6所示，以C V D法在氧化矽膜1 0之上部 沉積氧化矽膜1 5，接續將氧化矽膜1 5施予乾式鈾刻， 而在接觸孔1 1之上部形成貫通孔1 6之後，在貫通孔 1 6之內部形成插塞（針形接點）1 7，又在插塞1 7之 上部形成位元線（Bit line)B L。 經濟部智慧財產局員工消費合作社印製 插塞1 7係以C V D法或濺鍍法而例如在貫通孔1 6 之內部及氧化矽膜1 5之上部沉積T i N (氮化鈦）膜及 鎢（W )膜之後，以化學機械硏磨法除去氧化矽膜1 5上 部之T i N膜及W膜，使（插塞1 7 )留存於貫通孔1 6 之內部而形成。又位元線B L係以濺鍍法而在氧化矽膜 1 5之上部沉積W膜，以光阻膜爲罩幕而對於W膜施予乾 式蝕刻來形成。位元線B L係介著貫通孔1 6內之插塞 1 7及接觸孔1 1內之插塞1 3而電氣的連接於記憶體組 選擇用Μ I S F E 丁 Q s之源極、汲極之一方（η型半導 體區域1 4 ) 〇 接著，如圖7所示，以C V D法在氧化矽膜1 5之上 部沉積氧化矽膜1 8，以濺鍍法在氧化矽膜1 8之上部沉 本紙張尺度適用中.國國家標準（CNS ) Α4規格（210 X 297公釐） -21 - 490756 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（1令 積丁 i N膜1 9之後，對於T i N膜1 9及氧化矽膜1 8 施予乾式蝕刻而在接觸孔1 2之上部形成貫通孔2 0，又 在貫通孔2 0之內部形成插塞2 1。 插塞2 1係以C V D法而在貫通孔2 0之內部及 T i N膜1 9之上部沉積摻雜P等之η型雜質之多晶矽膜 之後，以回蝕（etch-back )去除T i Ν膜1 9之上部之 多晶矽膜由而使插塞2 1留存於貫通孔2 0之內部地予以 形成。此時將構成插塞2 1之多晶矽膜施予過激蝕刻，使 插塞2 1之表面退後至T i N膜1 9之表面之下方。 接著如圖8所示在插塞2 1之上面形成阻障金屬2 2 〇 阻障金屬2 2乃例如以濺鍍法而在貫通孔2 0之內部 及T i N膜1 9之上部沉積W N膜之後，以化學機械硏磨 (或回蝕）法去除T i N膜1 9之上部之W N膜，使阻障 金屬留存於貫通孔2 0之內部。 插塞2 1上部之阻障金屬乃用於防止在下序工程中沉 積於T i N膜1 9之上部之資訊儲存電容元件之下部電極 材料（R u )與插塞2 1 (多晶矽膜）之反應，或防止容 量絕緣膜材料（B S T )之氧所致之插塞2 1 (多晶矽膜 )之被氧化之目的而形成。 阻障金屬2 2乃除W N之除亦可以用T i N，T a N ，TaS iN，WSiN，Ti SiN 等來構成。 接著如圖9所示，以濺鍍法而在T i N膜1 9之上部 沉積做爲資訊儲存電容元件之下部電極材料之釕膜2 3。 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中周國家標準（CNS ) A4規格（210X297公釐） -22- 490756 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（2〇 按如DRAM—般之汎用L S I之製造工程中，爲極 力地抑制設備投資而減低製造成本起見，如第1 〇圖所示 ，將微影裝置（光曝光裝置、EB曝光裝·置）、各種檢查 裝置、退火（熱處理）裝置等等在閘極絕緣膜形成前之初 期元件形成工程及配線工程而予以共用，又在上述釕膜 2 3及後述之B S T膜等等以往之晶圓製程中沒有被使用 之新穎的過渡金屬或加工含有它之材料之資訊蓄積用容量 元件之形成工程上亦使用這些共用裝置。因此在這些共用 裝置中，沉積上述釕膜2 3或B S T膜之晶圓（基板）1 之從裝置搬出之後，爲進行初期元件形成工程或配線工程 用之晶圓1乃被搬入於裝置內。又本例所謂配線工程係指 ，於上述圖2〜圖8所示之閘極電極6及位元線B L之形 成工程’及後述之資訊儲存電容元件之上部之配線形成工 程而言。 圖1 1係表示釕膜2 3之被沉積之晶圓1之週邊部之 斷面圖’如圖示使用濺鍍法而將釕膜2 3形成於晶圓（基 板）1之裝置面（主面）上時，釕膜2 3乃不但沉積於裝 置面之晶圓形成部及外緣部也沉積於側面（週緣部），而 一部份亦附著於晶圓之背面，因此不充分的除去側面或背 面之釕膜2 3而將晶圓1搬入於共用裝置時，釕膜2 3乃 附著於與晶圓1之側面或背面接觸之晶圓平台，晶圓托架 ’運送機等表面，在此後搬入於共用裝置內之下群工程群 (間極絕緣膜形成前之初期元件形成工程，配線工程）之 晶圓1將電釕所污染。 (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -23- 490756 A7 B7 五、發明説明（21) 於是本進行形態中，將先於沉積釕膜2 3之晶圓1搬 入於共用裝置而形成下部電極之工程，而以下述之方法去 除沉積於晶圓1之側面或背面之不要之釕膜2 3。 (請先閲讀背面之注意事項再填寫本頁) 圖1 2係表示使用於去除沉積於晶圓1之側面或背面 之釕膜2 3之洗淨裝置之一例之槪略斷面圖。圖1 3係表 示此洗淨裝置之平台之平面圖。 於洗淨裝置1 0 0之處理室1 0 1之中央，設置有用 於載置晶圓1之平台1 0 2。在平台1 0 2之上面，等間 隔地設有與晶圓之側面接觸之梢1 0 3。這些梢1 0 3係 其本身得在水平面內旋轉，晶圓1乃由這些梢1 0 3所挾 持，由而將其背面朝上狀態的保持於水平。由梢1 〇 3所 支撐之晶圓1乃除所接觸之側面之四點即與平台1 0 2成 爲非接觸狀。 在處理室1 0 1之下方，設置有令平台1 0 2於水平 面內旋轉之驅動部1 0 4，及塡充氮等之惰性氣體之氣體 供給部1 0 5。氣體供給部1 0 5內之氮氣體係通過平台 1 0 2之下部之配管1 0 6而供給於平台1 〇 2之上面。 經濟部智慧財產局員工消費合作社印製 如圖1 4所示，配置於平台1 0 2之上面之四支梢 1 0 3乃朝晶圓1離開之方向地可以水平移動。當欲將晶 圓1保持於四支梢1 0 3時，首先將這些梢1 〇 3移動於 從晶圓1離開之位置，首先在晶圓1之下面供給上述氮氣 體，由而使晶圓浮浮遊，而在此狀態下對於晶圓1之側面 壓接梢1 0 3。 在平台1 0 2之上面設置有洗淨槽1 〇 8，在洗淨槽 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -24- 490756 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（2$ 1 0 8之內部塡充有，用於去除沉積於晶圓1之側面或背 面之釕膜2 3之用之洗淨液1 〇 7。此洗淨液1 0 7乃通 過噴嘴1 0 9供給於晶圓1之上面（背面），以洗淨被保 持於梢1 0 3之狀態下旋轉之晶圓χ之背面及側面，此時 藉由控制平台1 0 2之旋轉速度而也可以令洗淨液1 〇 7 繞入於晶圓1之下面（裝置面）之外緣部。 下面說明上述洗淨液1 〇 7之組成。首先以圖1 5表 示在半導體製造工程中所使用之各種洗淨液之對於釕（ R u )之鈾刻率（蝕刻速度）。試料係使用沉積膜厚 1 0 0 n m之釕膜之3 X 4 c m角之矽晶圓測定每一分鐘 單位之被蝕刻之釕膜厚度，如圖示使用任何洗淨液釕之蝕 刻率均爲1 n m /分鐘以下。又所謂〇 · 1 η ηι /分鐘係 在本例所使用之機器之測定限界値，由此結果，可知，在 半導體製程所使用之習知之洗淨液係無法去除釕之事實。 下面說明釕之溶解之原理機構。按爲除去釕膜2 3， 必須使用可以溶解釕之藥液。而爲溶解釕，必須氧化釕、 釕（R u )之氧化反應乃如下式。 Ru + 4H2 0-> Ru〇4 +8H+ +8e' (ρΗ = 0) Ru + 80H' Ru〇4 +4H2 〇 + 8e· (pH=14) 此時必要之氧化還原電位（E )乃在酸性水溶液（ P Η = 〇 )中而1 · 1 3 V。在鹼性水溶液（ρ η = 1 4 )中爲0 · 3〇V。所以爲氧化Ru起見’須要具有在酸 (請先閱讀背面之注意事項再填寫本頁) 、11 争 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -25- 490756 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（23) 性水溶液中以1 · 1 3 V以上，又在鹼性水溶液中 0 . 3 0 V以上之氧化還原電位之氧化劑。 圖16係表示具有較上述之値大之氧化還原電位之各 氧化劑（除碘）之在規定濃度之釕之鈾刻率。又所使用之 試料及蝕刻率之測定方法係與上述圖1 5相同。 如圖示，於酸性中顯示大的鈾刻率之氧化劑係只有正 高碘酸（Η 5 I〇6 )。再，於鹼性中顯示大的蝕刻率之氧 化劑係，次亞氯酸，偏過碘酸，及正高碘酸之三種。惟於 鹼性而顯示大的蝕刻率之氧化劑中，次亞氯酸及偏過碘酸 係如鈉（N a )等之鹼性金屬之鹽，所以在須避免鹼性金 屬之污染之半導體製程中不能使用。由而在上述之氧化劑 中可做爲釘膜2 3之洗淨液1 0 7地使用之氧化劑乃，實 質上可說是只有正高碘酸而已。於酸性地可使用之氧化劑 之利點乃於鹼性地使用之氧化劑不·同，可舉出不會與溶質 之間生成鹽之點。 圖1 7表不各種濃度之正局硕酸水溶液（溫度6〇◦ )與釕之蝕刻率（n m/m i η )之關係之曲線圖’如圖 示可知，水溶液中之正高碘酸濃度爲約1 〇 w t %以上時 釕之蝕刻率係大致上與正高碘酸之濃度成比例的增加。所 以將正高碘酸水溶液用做釕膜2 3之洗淨液1 〇 了地使用 時，正高碘酸之濃度乃設定爲1 0 w t %〜飽和濃度之範 圍就可以。 再本發明人也獲得在上述正高碘酸水溶液中添加硝酸 而可以使釕之蝕刻率更爲增加之知識。 (請先閲讀背面之注意事項再填寫本頁)
、1T 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -26- 490756 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（24) 圖1 8表不’使用，於濃度4 7 w t %之正高碘酸水 溶液中，添加硝酸之水溶液（溫度6 0 °c )而對釕鈾刻時 之硝酸濃度與蝕刻率之關係之曲線表（試料係與上述圖 1 5使用相同）。 如圖示硝酸濃度係〜2 m ο 1 / I之範圍內大致與硝 酸之添加量成比例的增加釕之蝕刻率。 再，圖19乃對於四種濃度（20wt%，30 w t %，4 0 w t %，5 0 w t % )之正高碘酸水溶液， 1 0，而將濃度6 9 w t %之硝酸水溶液以〇 (無添加） 1，2，5，1 0之比率之水溶液（溫度6 0 °C )而對於 釕進行鈾刻時之硝酸混合比率與蝕刻率之關係之曲線圖。 (試料與圖1 5所用相同）。任一均由於添加硝酸而與單 獨使用正高碘酸時，大幅度的增加釕之蝕刻率。 圖2 0係在上述圖1 9之例中，將正高碘酸及硝酸之 濃度重新以重量％來計算，以等高線（單位：m m/ m i η )來表示釕之蝕刻率之曲線表。如圖示，正高 碘酸濃度爲2 〇w t%〜4 Owt%，且硝酸濃度爲2 0 w t %〜4 0 w t %之水溶液時，釕之蝕刻率之變動小。 特別是圖中以虛線表示之正高碘酸濃度爲2 5 w t %〜 3 5wt%，且硝酸濃度2 5wt%〜3 5wt%之水溶 液時，釕之鈾刻率之變動只有1 0 %程度之小値。 由此事實可知，使用含有正高碘酸及硝酸之水溶液爲 釕膜2 3之洗淨液1 0 7時，正高碘酸濃度及硝酸濃度乃 分別在2 0 % w t %〜4 0 w t %之範圍，最好以使用正 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -27- 490756 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（25) 高碘酸濃度及硝酸濃度分別爲2 5 w t %〜3 5 w t %之 範圍之水溶液，由而可以抑制由洗淨液1 〇 7之濃度變化 所致之R u之蝕刻率之變動由而很寬的採取製程餘量（ Process margin )。換言之上述濃度範圍之正高碘酸+硝酸 混合水溶液係，很合宜地可使用於大量之晶圓之連續處埋 之量產製程中之洗淨液。 於正高碘酸水溶液中混合硝酸，而釕之蝕刻率會變大 之理由可推想如下。按正高碘酸（Η 5 I〇6 )係在水溶液 中處於下式可示之電離平衡狀態。 Hs Ι〇6 ο H4 I〇6 ' + H + H4 Ι〇6 ο Η3 Ι〇6 2· + Η + Η3 Ι〇62· ο Η2 Ι〇63* + Η + Η4 Ι〇62· +Ι〇4' +Η2 0 2Η3 I〇62 <=> Η2 12 〇ι。4 + 2Η2 0 含於水溶液中之這些分子或離子種之中，具有氧化釕 (Ru)之能力只有正高碘酸（Η5Ι〇6)。在此正高碘 酸水溶液中添加硝酸，即在水溶液中由來之硝酸之質子（ Η + )之濃度變高，因此上述之平衡乃進行至左邊側，結果 可以氧化鈣之正高碘酸（Η 5 I〇6 )之濃度變高，，由而 使釕之蝕刻率變大。 所以不限於硝酸，如果添加將上述平衡進行至左邊側 之酸就可以使釕之蝕刻率加大。例如圖2 1係表示在正高 (請先閲讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） -28- 490756 Α7 Β7 五、發明説明（26) 碘酸水溶液中添加市販之各種酸時之釕之鈾刻率之變化， 如圖所示可知不只是添加硝酸，添加乙酸（酢酸）時釕之 蝕刻率亦可以變大。 可以加大釕之鈾刻率之酸乃可例示： 例如以上述乙酸或H C〇〇Η (甲酸（蟻酸））所代 表之羧酸； H F (氟化氫）、Η B r (溴化氫）、Η I (碘化氫 )等之鹵氫酸； H C 1〇3 (氯酸）、H C 1〇4 (過氯酸）、 Η B r ◦ 3 (溴酸）、Η B r〇4 (過溴酸）等之鹵化含氧 酸； Η 2 S (硫化氫）、Η 2 S 3、Η 2 S 4等之多硫化氫， H2Se_(錮化氣）、H2Te (締化氫）等之6族元素氣 化物； (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 Η 2 S 2〇3 (代硫酸） 、Η 2 S 2〇7 (二硫酸）、 Η 2 S 〇6 (多硫酸）、Η 2 S 0 5 (過氧硫酸）、 Η 2 S 2〇8 ;(過氧二硫酸） 等之硫 含氧酸； Η 2 S e〇4 (銦酸）、 Η 6 Τ e〇6 (原締酸.）； Η 3 Ρ 〇4 (原磷酸）、Η 4 Ρ 2〇 7 (焦磷酸）、 Η 5 Ρ 3〇1 〇 (三磷酸）、 Η 6 Ρ 4 〇i 3 (四磷酸）等之多 磷 酸 ( Η Ρ 〇 3) n (eye 1 ο- -磷酸）所代表之磷之含 氧 酸 9 Η 3 A S〇4 (砷酸）、 Η Ν 3 (迭氮酸）、Η 2 C〇3 (碳酸）、Η 3 B〇3 (硼酸）等等。 , 本紙張尺度適用中國國家標準（CNS ) Α4規格（210'〆297公釐） -29- 490756 經濟部智慧財產局員工消費合作社印製 A7 ___ B7____五、發明説明（27) 下面參照圖1 2〜圖1 4說明，在正高碘酸水溶液或 在它添加上述之各種液之水溶液所成之洗淨液1 〇 7之晶 圓1之洗淨方法。 首先將沉積釕膜2 3之晶圓1，搬入於洗淨裝置 1〇0之處理室1 0 1，而從氣體供給部1 〇 5朝平台 1 0 2之上面供給氮氣體，由而使晶圓1浮之（圖1 4 ) 、接著在晶圓1之側面壓接梢1 〇 3由而將晶圓1保持於 水平狀態（圖12’圖13)。 接著，一面使平台1 〇 2旋轉，對於晶圓1之上面（ 背面）經過噴嘴1 0 9供給洗淨槽1 〇 8內之洗淨液 1 0 7以洗淨晶圓1之背面及側面。又視其必要也洗 晶圓1之下面（裝置面）之外緣部，洗淨液1 〇 7乃例如 使用加溫至6 0 °C之正高碘酸（濃度3 0 w t % ) ‘及硝酸 (濃度3 0 w t % )之混合水溶液。 洗淨中，令與晶圓1接觸之梢1 0 3在水平面內旋轉 ，由而藉由與梢1 0 3之摩擦力而晶圓1會旋轉，與梢 1 0 3接觸之側面之位置會改變，因此可以洗淨晶圓1之 側面之全面。 再本例中所用之洗淨裝置1 0 0係在本申請人之日本 專利公報特願平1 1 一 1 1 7 6 9 0號有詳細的說明。 使用本進行形態之洗淨液1 〇 7之晶圓1之背面及側 面洗淨乃例如習知之旋轉式鈾刻裝置（Verneuilchuck type Spinetching device )等使用上述洗淨裝置1 0 0之裝置亦 可以進行。在本進行形態之洗淨之前使用刷子來洗淨晶圓 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） -30- 490756 A7 B7 五、發明説明（28) 1之背面也可以。 使用上述正高碘酸+硝酸混合水溶液（6 0 °C )之釕 膜2 3之蝕刻率乃在重量換算之下爲2 . 2 4 4x 1 〇—3 g r /分鐘。而相對的使用上述特開平7 - 1 5 7 8 3 2 號公報時，3 3 % Η I〇3 : 2 0 % I C 1二1 : 1之溶液 (1 0 0 °C )之釕之蝕刻率係1 · 5 6 7 X 1 〇 — 6 g /分 鐘，或使用上述特開平7 - 2 2 4 3 3 3號公報時， 3 7 % Η I + 〇 . 〇 1 m ο 1 / 1 I 2 溶液（7 〇 °c )時之釕之蝕刻率爲0 · 9 6 2 5 x 1 0 — 6 g /分鐘，極 很小，以定性的該實質上可說明沒有溶解。換言之依本發 明之方法時，與這些先前技術相比，得以1 〇 Q 〇倍以上 之高蝕刻率來溶解釕。並且本發明之方法乃具有得以較先 前技術爲低之溫度來溶解之利點。 下面說明將釕膜2 3使用於電極材料之下部電極之形 成方法。首先將完成上述之洗淨處理之晶圓1搬入於上述 圖1 0所不之共用之檢查裝置，檢驗背面及側面之污染度 之後，使用共用之退火（熱處理）裝置，在7 0 〇 °C程度 之氮環境中對晶圓1進行退火（熱處理）以緩和釕膜2 3 之應力。 接著將晶圓1搬送至C V D裝置（不圖示）而在釕膜 2 3之上部如圖2 2所示地沉積氧化矽膜2 4。由於釕膜 2 3之乾式蝕刻中使用氧氣系之氣體，所以在蝕刻用之罩 幕係使用如氧化矽膜2 4 —般之耐氧化性之材料。 接著對於上述晶圓1而使用如上述圖1 〇所示之共用 本纸張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） (請先閲讀背面之注意事項再填寫本頁} 訂 經濟部智慧財產局員工消費合作社印製 -31 - 490756 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（29) 裝置而進行微影工程。即如圖2 3所示將沉積於氧化矽膜 2 4之上部之光阻膜2 5爲罩幕而對於氧化矽膜2 4進行 乾式蝕刻，由而形成爲將釕膜2 3予以乾式鈾刻之用之硬 質罩幕。 接著以灰化法去除上述光阻膜2 5之後，如圖2 4所 示，以氧化矽膜2 4爲罩幕而將釕膜2 3施予乾式蝕刻’ 以形成資訊蓄積用容量元件之下部電極2 3 A。在釕膜 2 3之鈾刻上，例如使用氧氣氣體與氯氣體之混合氣體。 再蝕刻裝置得使用：感應結合等離子鈾刻裝置、E C R ( Electron Cyclotron Resonance )等離子鈾刻裝置 ’ I C P (Inductively Coupled Plasma )蝕刻裝置，磁控管 R I E (R e a c t i v e I ο η E t c h i n g )等離子鈾刻裝置、螺旋波等離 子蝕刻裝置等。 釕膜2 3之蝕刻中，乃以下層之T i N膜1 9做爲蝕 刻之停止器，例如一面監視T i之發光峰値之波長4〇6 n m之光來一面進行鈾刻。 接著爲去除釕膜2 3之鈾刻殘渣起見，使用上述圖 1 2〜圖1 4所示之洗淨裝置來洗淨晶圓1。此時以上述 之正高碘酸+硝酸之混合水溶液，由而充分的可以去除附 著於晶圓1之側面或背面之釕之殘渣也。 接著如圖2 5所示，以氧化矽膜2 4爲罩幕而對 T i N膜1 9施予乾式鈾刻。於T i N膜1 9之蝕刻係例 如使用三氯化硼（B C 1 3 )與氯氣之混合氣體。又蝕刻裝 置係例如使用E C R等離子蝕刻裝置。 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -32- 490756 A7 B7 五、發明説明（30) 接著以乾式蝕刻法去除氧化矽膜2 4之後，如圖2 6 所示，以C V D法在下部電極2 3 A之上部沉積容量絕緣 膜材料之B ST膜2 6。接著使用上述圖1 2〜圖1 4所 示之洗淨裝置而洗淨晶圓1以去除沉積於晶圓1之側面或 背面之B S T膜2 6。此次之洗淨液乃例如使用氟酸。 容量絕緣膜材料乃除上述B S T膜2 6之外，亦可以 使用：如丁 a 2〇5 (氧化鉅）-一般之高介電體材料，或 PZT， PLT ， PLZT， SBT， PbTi〇3， S r 丁 i〇3，B a T i〇3等含有鈣鈦礦型結晶構造之強 介電體材料。此時也使用上述圖1 2〜圖1 4所示之洗淨 裝置來洗淨晶圓1由而去除沉積於晶圓1之側面或背面之 不要之高/強介電體膜，這些材料之洗淨液係例如使用高 濃度氟酸。 接著爲去除B S T膜2 6之結晶缺陷起見，於7 0 0 °C程度之氧氣環境中而將晶圓1施予退火（熱處理）。又 使用如上述T a 2〇5等之高介電體材料，或p ZT， PLT， PLZT， SBT， PbTi〇3， SrTi〇3 ，B a 丁 i〇3等含有鈣鈦礦型結晶構造之高介電體材料時 ，也爲去除結晶之缺陷，而在氧氣環境中進行晶圓1之退 火（熱處理）。 接著如圖2 7所示，以C V D法而在B S T膜2 6之 上部沉積做爲上部電極材料之釕膜2 7。此時也在釕膜 2 7之成膜後使用上述圖1 2〜圖1 4所示之洗淨裝置而 洗淨晶圓1。此時使用上述之正高碘酸+硝酸混合水溶液 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） " 〜 (請先閱讀背面之注意事項再填寫本頁) 訂 P. 經濟部智慧財產局員工消費合作社印製 -33- 490756 A7 _B7 _ 五、發明説明（31) 由而充分的可以去除附著於晶圓1之側面或背面之釕膜 2 7° (請先聞讀背面之注意事項再填寫本頁) 由而由：由釕膜2 3所成之下部電極2 3A，B ST 膜2 6所成之容量絕緣膜及由釕膜所成之上部電極2 7所 構成之資訊蓄積用容量元子C。由而到此爲止之工程，於 是可以完成由記憶體組選擇用Μ I S F E T Q s及串聯的 連接於它之資訊儲存電容元件C所構成之記憶體組。 而後如圖2 8所示，以C V D法而在資訊儲存電容元 件C之上部依序沉積氧化矽膜2 8，氮化矽膜2 9，以及 氧化矽膜3 0之後，藉由以氮化矽膜2 9做爲蝕刻停止層 之乾式鈾刻而在氧化矽膜3 0上形成配線溝3 1，接著在 配線溝3 1之內部介著阻障金屬膜3 2形成埋入銅配線 3 3° 形成埋入銅配線3 3之方法乃，例如以濺鍍法（或 C V D法）在配線溝3 1之內部及氧化矽膜3 0之上部， 沉積由：T i Ν膜，T a Ν膜等所成之阻障金屬膜3 2， 接著在阻障金屬膜3 2之上部以濺鍍法沉積銅膜（3 3 ) 〇 經濟部智慧財產局員工消費合作社印製 接著爲去除附著於晶圓1之側面或背面之銅膜起見， 使用如上述圖1 2〜圖1 4所示之洗淨裝置來洗淨晶圓1 。洗淨液係使用硝酸或濃硫酸，由於進行此洗淨，由而可 以防止下層工程群（閘極絕緣膜形成前之初期元件形成工 程，配線工程）之晶圓1之被銅所污染也。 接著將銅（C u )膜（3 3 )予以退火（熱處理）， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -34- 490756 Α7 Β7 五、發明説明（32) (請先閲讀背面之注意事項再填寫本頁) 而在配線溝3 1之內部充分地埋入銅膜（3 3 )之後，以 化學機械硏磨法而去除配線溝3 1之外部之不要的銅膜（ 3 3 )。於是由所謂金屬鑲嵌法來形成銅配線3 3。又關 於埋入銅配線3 3之形成方法係在特願平1 1 -1 1 7 6 9 0號（發明人田邊）中有詳細之記述。 以上依進行形態具體的說明由本發明人所創作之發明 ’惟本發明並不侷限於上述進行形態，在不逸脫其要旨之 範圍內不用說可以做種種之變更。 在上述進行形態中，其洗淨液乃使用對於與溶質之反 應及對於晶圓之污染不成問題之水爲溶媒之水溶液爲例的 做說明，惟不限定於此，例如使用有機溶媒或水以外之無 機溶媒亦可行。 經濟部智慧財產局員工消費合作社印製 上述之進行形態中，以釕（R u )來構成電容器（容 量）之電極時做爲例子來說明，惟本發明之晶圓洗淨方法 乃將電容器之電極使用於釕（R u )以外之白金屬金屬， 例如 P t (鈾）、I r (銥）、R h (铑）、P d (鈀） 、〇s (餓）等來構成時亦可適用，以銥構成電極時之洗 淨液係使用正高碘酸等，又鋁之洗淨液即使用王水，在鈀 之洗淨液即使用王水或濃硝酸。 本發明乃不但在電容器材料上使用過渡金屬含有膜之 D R A Μ可適用，例如以T a 2〇5 (氧化鉅）等之高介電 體材料來構成其Μ I S F E E T之閘極絕緣膜之C Μ I S 積體電路等亦可適用。 在本案所揭示之發明中，由代表性而可獲得之效果簡 本紙張尺度適用中.國國家標準（CNS ) Α4規格（210Χ 297公釐） -35- 490756 A7 _ B7_ 五、發明説明（33) 單的予以說明即如下述。 (請先閲讀背面之注意事項再填寫本頁) 依本發明時，即在閘極絕緣膜形成前之初期元件形成 工程，配線工程以及過渡金屬含有膜加工工程等而共用該 微影裝置、檢查裝置、退火（熱處理）裝置之半導體量產 製程中，確實的可以防止使用上述裝置而進行初期元件形 成工程或配線工程時之晶圓之受過渡金屬之污染。 (進行例2 ) 本案之再其他之進行例之槪要分項的說明於下。 .1 . 一種固體表面之處理方法，主要係將含有氧化劑 之處理液供給於固體表面，由而對該固體表面施予蝕刻處 理之處理方法中，該氧化劑係對於上述固體表面供與氧原 子，且上述氧化劑之氧化還原電位乃較上述固體之氧化還 原電位爲高爲特徵。 2 .上述1項所述之固體表面之處理方法，其中該處 理液乃至少含有：次亞氯酸離子，亞氯酸離子，氯酸離子 經濟部智慧財產局員工消費合作社印製 ，過氯酸離子，次亞溴酸離子，亞溴酸離子，溴酸離子， 過溴酸離子，次亞碘酸離子，亞碘酸離子，碘酸離子，過 碘酸離子，過錳酸離子，鉻酸離子，二鉻酸離子，硝酸離 子，或亞硝酸離子其中之一，而將該處理液供給於上述固 體表面爲其特徵。 3 ·上述1項所述之固體表面之處理方法，其中上述 固體係至少含有釕或餓而成爲其特徵。 4 · 一種處理液，主要係供給於固體表面以進行該表 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） -36· 490756 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（34) 面之蝕刻處理之處理液中，該液乃至少含有對於上述固體 表面供與氧原子之氧化劑，且該氧化劑之氧化還原電位係 高於上述固體之氧化還原電位爲其特徵。 5 ·上述5項之處理液中，上述處理液係含有：次亞 氯酸離子、亞氯酸離子、氯酸離子、過氯酸離子、次亞溴 酸離子、亞溴酸離子、溴酸離子、過溴酸離子、次亞碘酸 離子、亞碘酸離子、碘酸離子、過碘酸離子、過錳酸離子 、鉻酸離子、二鉻酸離子、硝酸離子、亞硝酸離子之任一 爲其特徵。 .本發明乃在電子裝置之製造工程中，有關於固體表面 之處理液以及.其處理方法，特別是在半導體元件，電阻發 熱體之元件等之製造上合宜之處理液以及處理方法。 通常在電子裝置之製造工程中，藉由以金屬所代表之 固體與處理液之化學反應，而將該固體溶解於處理液中之 處理乃，在該固體加工之一種方法之蝕刻法、或由固體表 面去除特定之異物之洗淨法等廣泛的被應用。而該處理液 係指至少含有液體之流體或靜止體而言，只由液相、或液 相及氣相，或由液相及固相所構成均可。又處理液中之液 相即由二個以上之液相所構成亦無妨。 惟欲進行上述固體之蝕刻或溶解等之反應時，氧化劑 係被認爲不可或缺。例如欲蝕刻銅時，該氧化劑乃使用六 氰合鐵（I I I )鉀水溶液，或酸性過氧二硫酸鈉水溶液 。又在鉻之溶解即使用鹼性過錳酸鉀水溶液等。由這些氧 化劑而銅或鉻等之金屬係被氧化，而與適當之配位體結合 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -37- 經濟部智慧財產局員工消費合作社印製 490756 A7 __ B7 五、發明説明（35) 由而可溶解於溶液中。此配位體係溶媒分子，例如水分子 也可能，而視其必要而可添加氨或氰基也。 另一方面，在以矽系半導體元件所代表之電子裝置之 製造工程中，通常主要使用過氧化氫做爲氧化劑。其理由 於使用如六氰合鐵（I I I )等含有金屬元素之氧化劑時 ，該半導體元件等可能由含於氧化劑之金屬元件而被重新 的污染之虞。所以使用不含金屬元素之氧化劑係不可或缺 ，且過氧化氫乃該高純度化之技術已成熟所以工業的容易 利用等係使用它之原因。 舉一例，電場效果電晶體之源極電極及汲極電極之形 成工程所使用之鈷或鈦等金屬係得由鹽酸及過氧化氫所成 之水溶液或氨與過氧化氫所成之水溶液所溶解。又從半導 體晶圓之表面去除金屬元素時係普遍的使用含有鹽酸及過 氧化氫之水溶液，或含有硫酸及過氧化氫之水溶液，或含 有氟化氫酸及過氧化氫之水溶液。 按氧化劑之應滿足之條件乃，所使用之氧化劑之氧化 還原電位應高於被處理之固體之氧化還原電位。 詳述之，以習用例之銅之鈾刻爲例，如化學便覽改訂 4版基礎編I I (下面簡稱、、文獻1 〃）所記述c u 2 + / Cu之氧化還原電位爲〇 · 3 4 0V (標準氫電極基準： 下面之電位均爲標準氫電極電位）所以六氰合鐵（1 1 1 )離子（氧化還原電位：〇 . 3 6 1 V )或過氧二硫酸離 子（氧化還原電位：1 · 9 6 V )而銅之氧化會被促進’ 惟在六氰合鉻（I I I )離子（氧化還原電位： 本紙張尺度適用中.國國家標準（CNS ) A4規格（21〇Χ：297公釐） (請先閲讀背面之注意事項再填寫本頁}
-38 - 490756 Α7 Β7 五、發明説明（36) (請先閱讀背面之注意事項再填寫本頁) - 1 · 1 4 V )即不會銅引起氧化反應。所以在隨著最近 之半導體裝置之高積體化或高速化之進展而使用之金屬’ 例如釕等之貴金屬之蝕刻處理上，也須要考量上述電氣化 學反應才行。 惟以往一般的被使用之過氧化氫乃對於釕等之貴金屬 之溶解上無法使用。詳述之，過氧化氫係雖然具有較釕之 氧化還原電位充分高之氧化還原電位（Η 2〇2 / Η 2 ◦之 Ρ Η = 〇之氧化還原電位=1 . .7 6 3 V ;(依據文獻1 )，惟採用過氧化氫之處理液係對於釕而無法獲得充分之 鈾刻速度。 再，以往在銅或鐵之蝕刻上普遍的被使用之含有過氧 二硫酸鹽或硝酸之藥液仍然很難確保對於釕等之貴金屬而 有充分之鈾刻速度。 經濟部智慧財產局員工消費合作社印製 鑑於此種背景，在半導體裝置之製造工程中，對於上 述貴金屬而有充分之鈾刻速度之處理液之開發之要求乃很 殷切，由此處理液之實現，而可製出可以發揮優異之性能 之半導體裝置，對於通訊、資訊、晝像顯示等之產業區域 之發展將有很大之貢獻。 例如屬於白金屬之貴金屬元素之釕（R u )係非常不 容易被氧化，因此在它之氧化處理上，須要使用氧化力極 強，換言之氧化還原電位高之氧化劑。 考慮釕之蝕刻時，即令釕轉變爲，它與四個氧原子結 合之四氧化釕（R u〇4 )即可能使之溶解。 此時，釕與四氧化釕之標準電極電位乃，被報告爲於 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -39- 490756 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説明（37) pH=〇 中爲 1.13V( M. Pourbaix 、、Atlas of Electro chemical Equilibria in Aqueous Solution"，ISt English Edition. Chapter IV, Par gam on, Ox ford ( 1 9 6 6 ):下面簡稱文獻2 )。 再從釕到四氧化釕之電氣化學的生成之電位係如包含 過電壓即會更大，1·4〜1.47V(文獻2)。 所以使用於釕之蝕刻之氧化劑乃，例如於p Η = 〇而 使用時，該氧化還原電位係至少1 · 1 3 V以上，可能時 即1 · 4 V以上爲宜。 又在釕之氧化溶解中，由其生成物之分子式亦可察知 ，與氧原子之結合係不可或缺，而供給此氧原子之源而可 提氧化劑或水，惟在水溶液中之反應時水之活度（活量） 乃大致一定，因此應使用，得積極的放出氧原子，而能結 合於釕之氧化劑，才是在有效率的氧化溶解釕之道。 換言之，對於以釕所代表之貴金屬，生成與氧結合之 化合物，以有效率的溶解所用之氧化劑乃，該氧化劑之氧 化還原電位係較欲溶解之金屬之溶解反應之氧化還原電位 爲高，且其反應之工程中，該氧化劑必須放出氧原子才行 〇 再，所謂於氧化反應中可放出氧原子之氧化劑乃指： 構成氧化劑之原子中，在反應之工程而氧化數會減少 之原子稱之謂 > 氧化中心原子〃時，即與氧化中心原子所 結合之氧原子之一或複數乃，得切斷與氧化中心原子之結 合而與被氧化之原子重新的結合之狀之氧化劑而言。 本紙張尺度適用中國國家標準（CNS ) Α4規格（21〇><297公釐） "~ -40 - (請先閲讀背面之注意事項再填寫本頁)
490756 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（38) 接者’關於放出氧原子之氧化劑之能夠有效率的氧化 溶解釕之原理機構說明於下。 不是釕金屬，關於釕離子之離子反應乃到現在爲止 已有很多件之報告。例如亞硝酰、釕離子 (R u 1 1 ( N 0 3 ) ) 3 +乃由硝酸或鈽（I V )離子所氧 化而成爲四氧化鈽。 惟依發明人等之檢討，釕金屬係無法以硝酸或鈽（ I V )離子來氧化溶解。釕金屬之由硝酸而不氧化溶解之 理由爲硝酸不具有用於氧化釕金屬所必要之氧化電位 (HN〇3/N〇2_之標準電極電位爲〇 . 83 5V ;文 獻1 )之緣故。 又釕之由鈽（I V )離子而不能氧化溶解之理由係如 下述之（數1 )所示，在反應之工程而不放出氧原子之緣 故。 C 6 4 + + e C 6 3 + 由上述，對於具有正之氧化數之釕離子再施予氧化之 工程中，氧化劑之是否放出氧化原子乃沒有太大之助益， 惟在氧化數爲0之釕金屬之氧化溶解工程時，即由氧化劑 而放出氧原子乃不可或缺之條件。換言之可放出氧原子之 氧化劑乃在欲氧化氧化數爲0之釕金屬時之工程中有助益 〇 欲溶解之金屬並不侷限於釕，例如餓等貴金屬亦可以 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -41 - 490756 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（39) 認爲同樣。並且適合於溶解這些貴金屬之氧化劑乃含有氧 原子供與性之氧化劑’相當於它之氧化劑係有：次亞氯酸 離子、亞氯酸離子、過氯酸離子、次亞溴酸離子、亞溴酸 離子、溴酸離子、過溴酸離子、次亞碘酸離子、亞碘酸離 子、碘酸離子、過碘酸離子、過錳酸離子、鉻酸離子、二 鉻酸離子、硝酸離子、亞硝酸離子等之含有其中之一之離 子就可以。 下面以圖表詳細的說明本發明之其他進行例。 使用釕金屬來做爲貴金屬之代表例，檢討對於含有種 種之離子之氧化劑之鈾刻效果其結果顯示於表1。 以習知之方法來進行蝕刻工程，即在矽晶圓（3〇X 4 0 m m )上，以通常之濺鍍法形成釕薄膜（膜厚2 0 0 n m )。而在該釕薄膜之一部份，以習知之方法塗佈光阻 ，烘烤之後將此晶圓在室溫浸漬於含有氧化劑之溶液中約 1分鐘〜3 0分鐘。然後充分洗淨之後，以習知之方法去 除光阻膜之後，使用一般的被使用之觸針式級階計（段差 計）來計測該形成於釕薄膜之表面之蝕刻之級階差（高度 差）。又膜厚之計測乃不限於上述方法，例如使用熒光X 線之方法亦無妨。 由上述之結果可知過氧化氫，鈽（I V )離子，硝酸 、含碘之氧化劑時幾乎不感覺有釕金屬之溶解，惟使用次 亞氯酸溴酸，及過碘酸時即可以看出釕之顯著之蝕刻反應 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -42- 490756 經濟部智慧財產局員工消費合作社印製 五、發明説明（40) (表1 )氧化劑之氧化還原電位與釕之溶解速度 氧化還原電位 溶解速度 (V) 1 (η m /min) 過氧二硫酸離子 1.96 <0.1 過氧化氫 1.76 <0.1 次亞氯酸離子 1.72 82.4 i 鈽（IV)離子 1.61 <0.1 過碘酸離子 1.60 13.7 溴酸離子 1.52 5.5 硝酸 0.84 <0.1 ; 碘 0.54 1 <0.1 上述之氧化劑乃在上述之反應中放出氧原子。 CIO' ^ cr + (0) (數2 ) B r 0 3'-> B厂+3 (〇） (數3 ) I〇4— — Ι〇3· + (0) (數4 ) H4 I〇6* —Ι〇3· +2H2〇+ (〇） (數5 ) 另一方面雖然對於釕金屬之氧化具有充分之氧化還原 電位之氧化劑也有幾乎無法確認釕金屬之被蝕刻’例如下 述之過氧二硫酸及碘乃在此反應式而可知不會放出氧原子 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) -43- 490756 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（41) S2O32· + 2e' -> 2S〇42· (數 6 ) I2 +2e_ 2Γ (數 7 ) 所以由氧化劑沒有供給應與釕結合之氧原子，所以釕 金屬之鈾刻乃不會進行，或被認爲其触刻速度緩慢到以通 常之方法無法認出之程度。 於圖2 9模式的表示，如上所說明之放出氧原子之氧 化劑，及不放出之氧化劑之舉動之不同。 於是可以考慮，對於過氧化氫之放出氧原子之反應（ 數8 )，以及不放出氧原子而分解成爲二個〇Η -離子之反 應（數9 )。 Η202 — Η2〇+(〇） （數 8) Η2Ο2 + 2e' 20H' (數 9 ) 惟由表1之結果可知，看不出釕金屬之蝕刻，所以處 理液係過氧化氫時可認爲有（數9 )之反應進行。換言之 如上述雖然過氧化氫之氧化還原電位大於釕金屬之氧化還 原電位，惟在其反應中不會放出氧原子，因此可以說不會 發生蝕刻。 圖2 9中，（a )係不放出氧原子1 〇 1之氧化劑， 係使用碘之情形。碘原子1 〇 2係由反應而成爲二個碘化 物離子，而不放出氧原子1 〇 1。 該結果釕金屬係由於不能接受氧原子1 Q 1，因此不 (請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家榡準（CNS ) A4規格（210X297公釐） -44- 490756 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（42) 能成爲四氧化釕（R〇4 ) 1 1 1 ，不溶解。 另一方面圖2 9之（b)係使用會放出氧原子1 0 1 之氧原子1 0 1之氧化劑之偏過碘酸離子1 1 3之情形。 偏過碘酸乃在一個離子中有4個氧原子之存在，而在反應 之工程中放出其中之一，成爲具有三個氧原子之碘酸離子 1 1 2。釘乃在此工程而接受被放出之氧原子1 〇 1而成 爲四氧化釕1 1 1而溶解。 如上所說明，將以釕金屬所代表之貴金屬進行蝕刻溶 解時，做爲其處理液而使用至少含有次亞氯酸、溴酸或過 碘酸等溶液，由而在實用的時間之範圍就可進行處理。 又處理液並不侷限於含有次亞氯酸、溴酸或過碘酸等 之溶液，而只要是在該反應中可以放出氧原子，換言之含 有氧原子供與性之氧化劑之溶液就可能獲得與本進行例同 樣之處理效果。 (進行例3 ) 依圖3 0說明做爲第3進行例，即電子裝置之加工例 〇 圖3 0係該工程圖。首先以習知之加工法例如濕式蝕 刻法，乾式蝕刻法，或機械硏磨法等，而在基板1上形成 凹2及凸3，而在該上面使用例如習知之濺鍍法而進行釕 薄膜1 1之成膜。 接著在該上面適量的塗佈膠狀矽溶液。使它乾燥由而 於凹凸之只在凹部2覆罩膠狀矽1 2。而後將基板1浸漬 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -45- 490756 A7 B7 五、發明説明（43) 於1 0 %次亞氯酸鉀水溶液，由而可以餘去凸部3之釕膜 1 1 ’於是在凹部2之側面及底面形成杯狀之釕膜圖案。 (請先閲讀背面之注意事項再填寫本頁) 如上所述，將釕薄膜予以蝕刻加工，而只對設於基板 上之溝內部形成釕薄膜之電子裝置之製造工程中，使用含 有氧原子供與性之氧化劑之溶液，例如含有亞氯酸之溶液 ，由而以實用性之時間之範圍內可進行蝕刻處理，該結果 可以製造電子裝置。 又’處理液乃不限定爲含有次亞氯酸之溶液，只要含 有溴酸或過碘酸等之氧原子供與性之氧化劑之溶液，就可 以獲得與本進行例同樣之處理效果。 (進行例4 ) 下面使用圖3 1說明第4進行例。 於第3之進行例所述之基板1上，進行釕薄膜1 1之 成膜時，在其裝置之成膜室內有多數之釕微粒子5 1存在 ，因此於一方之面上成膜釕薄膜1 1之基板1 1乃在其另 一方之面上附著有多數之釕微粒子。 經濟部智慧財產局員工消費合作社印製 舉一例來說，於第3進行例中，使用習知之全反射熒 光X射線分析法而測定基板1之成膜釕薄膜1 1之面之相 反之面.（背面）所存在之釕濃度，結果其微粒子之數量係 2 X 1 0 1 8 a t 〇 m/m 2，於是只對此基板1之背面供給 正高碘酸水溶液，進行2分鐘之洗淨處理，即將其濃度減 低爲 2 X 1 0 1 5 a t 〇 m/m 2。 如上所述不只是對於貴金屬薄膜之蝕刻加工，在附著 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -46- 490756 A7 ___B7_ 五、發明説明（44) (請先閱讀背面之注意事項再填寫本頁) 於基板上之貴金屬微粒子之去除上，將含有氧原子供與性 之氧化劑之溶液供給於附著有應除去微粒子之基板面，由 而有效的進行去除處理。 (進行例5 ) 下面說明第5進行例。 本進行例中，應處理之貴金屬係餓，此餓金屬也被氧 化時，即經由與釕金屬時同樣之反應而成爲四氧化餓 (〇s〇4 )而溶解。 舉一例，以第3之進行例所述之方法而進行表面之由 餓金屬之微粒子所污染之基板之洗淨，結果洗淨前之基板 上所存在之餓微粒子濃度爲5 X 1 0 1 8 a t 〇 m/m 2。惟 使用調整爲ρ Η = 1之約1 m ο 1 / L之過錳酸鉀水溶液 而洗淨約5分鐘，結果其微粒子濃度減低爲3 X 1 0 1 5 a t 〇 m / m 2 〇 使用依本發明之處理流體，由而以實用性之時間之範 圍內使以往困難之金屬固體進行鈾刻溶解也。 經濟部智慧財產局員工消費合作社印製 圖式之簡單說明 第1圖表示本發明之一進行形態之半導體積體電路裝 置之量產方法之半導體基板之要部斷面圖。 第2圖表示本發明之一進行形態之半導體積體電路裝 置之量產方法之半導體基板之要部斷面圖。 第3圖表示本發明之一進行形態之半導體積體電路裝 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -47- 490756 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（45) 置之量產方法之半導體基板之要部斷面圖。 第4圖表示本發明之一進行形態之半導體積體電路裝 置之量產方法之半導體基板之要部斷面圖。 第5圖表示本發明之一進行形態之半導體積體電路裝 置之量產方法之半導體基板之要部斷面圖。 第6圖表示本發明之一進行形態之半導體積體電路裝 置之量產方法之半導體基板之要部斷面圖。 第7圖表示本發明之一進行形態之半導體積體電路裝 置之量產方法之半導體基板之要部斷面圖。 第8圖表示本發明之一進行形態之半導體積體電路裝 置之量產方法之半導體基板之要部斷面圖。 第9圖表示本發明之一進行形態之半導體積體電路裝 置之量產方法之半導體基板之要部斷面圖。 第10圖係說明半導體積體電路裝置之量產製程之微 影工程之共用槪念之圖。 第1 1圖係表示沉積釕（R u )膜之晶圓之週邊部之 斷面圖。 第1 2圖係表示在本發明之一進行形態中使用之洗淨 裝置之一例之槪略斷面圖。 第1 3圖係表示第1 2圖所示之洗淨裝置之平台之平 面圖。 第1 4圖係表示第1 2圖所示之洗淨裝置之晶圓保持 方法之槪略斷面圖。 第15圖係表示在半導體製造工程中所使用之由各種 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -48- 經濟部智慧財產局員工消費合作社印製 490756 A7 _ B7_ 五、發明説明（46) 洗淨液之對於釕之鈾刻率（速度）之圖。 第1 6圖表示在各種氧化劑之釕之蝕刻率（速度）之 圖。 第1 7圖表示，各種濃度之正高碘酸水溶液與釕之蝕 刻率之關係之曲線圖。 第1 8圖表示使用在正高碘酸水溶液中添加硝酸之水 溶液而對釕進行鈾刻時之硝酸濃度與蝕刻率之關係之曲線 圖。 第1 9圖（a )〜（d )表示使用在正高碘酸水溶液 中，添加硝酸水溶液之溶液，對於釕進行蝕刻時之硝酸混 合比率與蝕刻率之關係之曲線圖。 第2 0圖係以等高線來表示在正高碘酸水溶液中添加 硝酸水溶液之釕之蝕刻率之曲線圖。 第2 1圖係表示對於正高碘酸水溶液中添加市販之各 種酸時之釕之蝕刻率之變化圖。 第2 2圖係表示本發明之一進行形態之半導體積體電 路裝置之量產方法之半導體基板之要部斷面圖。 第2 3圖係表示本發明之一進行形態之半導體積體電 路裝置之量產方法之半導體基板之要部斷面圖。 第2 4圖係表示本發明之一進行形態之半導體積體電 路裝置之重產方法之半導體基板之要部斷面圖。 第2 5圖表示本發明之一進行形態之半導體積體電路 裝置之量產方法之半導體基板之要部斷面圖。 第2 6圖表示本發明之一進行形態之半導體積體電路 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇χ297公釐） (請先閱讀背面之注意事項再填寫本頁)
-49- 490756 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説明（47) 裝置之量產方法之半導體基板之要部斷面圖。 第2 7圖表示本發明之一進行形態之半導體積體電路 裝置之量產方法之半導體基板之要部斷面圖。 第2 8圖表示本發明之一進行形態之半導體積體電路 裝置之量產方法之半導體基板之要部斷面圖。 第2 9圖A - B表示放出氧原子之氧化劑與不放出氧 原子之氧化劑之舉動之不同之說明圖。 第3 0圖表示說明第2進行例··釕（R u )薄膜之加 工工程用之圖。 第3 1圖表示說明第3進行例：釕微粒子之洗淨工程 用圖。 主要元件對照表 1 半導體基板 2 元件隔離溝 3 P型井 4 氧化矽膜 5 閘極氧化膜 6 閘極電極 7 η型半導體區域 8 氮化矽膜 9 氮化矽膜 10 氧化矽膜 11 接觸孔 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
-50 - 490756 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（4S) 12 接觸孔 13 插塞 14 η型半導體區域 15 氧化矽膜 16 貫通孔 17 插塞 18 氧化政膜 19 T i Ν 膜 2 0 貫通孔 2 1 插塞 2 2 阻障.金屬 2 3 釕膜 .2 3 A 下部電極 2 4 氧化砂膜 2 6 B S T 膜 2 7 釕膜 29 上部電極 30 氧化矽膜 3 1 配線溝 3 2 阻障金屬膜 3 3 銅配線 1 0 0 洗淨裝置 101 處理室 1 0 2 平台 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -51 - 490756 A7 B7 經濟部智慧財產局員工消費合作社印製 v、發明説明（49) 10 3 梢 10 4 驅動部 10 5 氣體供給部 10 7 洗淨液 10 8 洗淨槽 10 9 噴嘴 (請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -52-

Claims (1)

  1. η 修正 % Α8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印製 申請專利範圍 1 . 一種半導體積體電路裝置之量產方法，係由下述製 程所構成： (a )對流通於晶圓製程之各晶圓進行過渡金屬含有 膜之沉積處理之製程， (b )對沉積上述過渡金屬含有膜之上述各晶圓去除 該裝置面之外緣部或背面之上述過渡金屬膜之製程， (c )對被去除上述過渡金屬含有膜之上述各晶圓實 行與屬於下層製程群之複數片晶圓有共用關係之微影製程 、檢查製程或熱處理製程之製程。 2 .如申請專利範圍第1項所述之半導體積體電路裝置 之量產方法，其中上述過渡金屬含有膜之去除係至少對於 上述各晶圓的上述背面予以進行。 3 .如申請專利範圍第1項所述之半導體積體電路裝置 之量產方法，其中上述過渡金屬含有膜之去除係至少對於 上述各晶圓的上述裝置面之外緣部予以進行。 4 .如申請專利範圍第1項所述之半導體積體電路裝置 之量產方法，其中上述過渡金屬含有膜之去除係至少對於 上述各晶圓的上述背面及上述裝置面之外緣部予以進行。 5 .如申請專利範圍第4項所述之半導體積體電路裝置 之量產方法，其中上述過渡金屬係鉑系金屬。 6 .如申請專利範圍第4項所述之半導體積體電.路裝置 之量產方法，其中上述過渡金屬係釕（R u ).。 7 .如申請專利範圍第4項所述之半導體積體電路裝置 之量產方法，其中上述過渡金屬含有膜係銅。 (請先閱讀背面之注意事項再填寫本頁) 訂 f 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -53- 490756 A8 B8 C8 __D8 申請專利範圍 8 ·如申請專利範圍第4項所述之半導體積體電路裝置 之量產方法，其中上述過渡金屬含有膜含有鈣鈦礦型高介 電體或強介電體。 (請先閲讀背面之注意事項再填寫本頁} 9 ·如申請專利範圍第8項所述之半導體積體電路裝置 之量產方法，其中上述鈣鈦礦型高介電體或強介電體係B S T 〇 10 .如申請專利範圍第4項所述之半導體積體電路裝 置之量產方法，其中上述過渡金屬含有膜係鉅。 11 ·如申請專利範圍第6項所述之半導體積體電路裝 置之量產方法，其中上述過渡金屬含有膜之去除係使用含 有鹵化含氧酸的溶液來進行。 12 .如申請專利範圍第11項所述之半導體積體電路裝 置之量產方法，其中上述鹵化含氧酸係正高碘酸。 13 _如申請專利範圍第12項所述之半導體積體電路裝 置之量產方法，其中上述溶液係酸性水溶液。 14 ·如申請專利範圍第1 3項所述之半導體積體電路裝 置之量產方法，其中上述溶液係含有正高碘酸及硝酸。 經濟部智慧財產局員工消費合作社印製 1 5 .如申請專利範圍第14項所述之半導體積體電路裝 置之量產方法，其中上述溶液中的正高碘酸之濃度係20 w t %〜40w t %、硝酸之濃度係20w t %〜4〇w t % ο 16 ·如申請專利範圍第14項所述之半導體積體電路裝 置之量產方法，其中上述溶液中的正高碘酸之濃度係25 w t %〜35w t %，硝酸之濃度係25w t %〜35w t % 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -54- 490756 A8 B8 C8 D8 六、申請專利範圍 〇 1 7 . —種半導體積體電路裝置之量產方法，係由下述 製程所構成： (a )對屬於流通於晶圓製程之第1製程群的各晶圓 ，進行釕含有膜之沉積處理之製程， (b )對沉積上述釕含有膜之上述各晶圓，去除該裝 置面之外緣部或背面之上述釕含有膜之製程， (c )對被去除上述釕含有膜之上述各晶圓，流通於 上述晶圓製程的大量晶圓之內，實行與屬於與上述第Γ製 程群比較下層製程群之晶圓群有共用關係之微影製程、檢 查製程或熱處理製程之製程。 18 .如申請專利範圍第17項所述之半導體積體電路裝 置之量產方法，其中對上述下層製程群中的各晶圓的最高 熱處理溫度與對上述第1製程群中的各晶圓的最高熱處理 溫度比較較高。 1 9 ·如申請專利範圍第1 8項所述之半導體積體電路裝 置之量產方法，其中上述釕含有膜之去除係使用含有鹵化 含氧酸之溶液來進行。 20 .如申請專利範圍第19項所述之半導體積體電路裝 置之量產方法，其中上述鹵化含氧酸係正高碘酸。 21 .如申請專利範圍第20項所述之半導體積體.電路裝 置之量產方法，其中上述溶液係酸性水溶液。. 22 ·如申請專利範圍第21項所述之半導體積體電路裝 置之量產方法，其中上述溶液係含有正高碘酸及硝酸。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） — I!----如 (請先閱讀背面之注意事項再填寫本頁) 、\寻 f 經濟部智慧財產局員工消費合作社印製 -55- 490756 A8 B8 C8 D8 六、申請專利範圍 23 ·如申請專利範圍第22項所述之半導體積體電路裝 置之量產方法，其中上述溶液中的正高碘酸之濃度係20 wt% 〜40wt%° 24 ·如申請專利範圍第22項所述之半導體積體電路裝 置之量產方法，其中上述溶液中之正高碘酸之濃度係25 w t %〜35w t %，硝酸之濃度係25w t %〜35w t % ο 25 · —種半導體積體電路裝置之量產方法，係由下述 製程所構成： ' (a )對屬於流通於晶圓製程的第1製程群之各晶圓 進行有害過渡金屬含有膜之沉積處理之製程， (b )對沉積上述有害過渡金屬含有膜之上述各晶圓 去除該裝置面之外緣部或背面之上述有害過渡金屬含有膜 之製程， (c )對被去除上述有害過渡金屬含有膜之上述各晶 圓，流通於上述晶圓製程之大量晶圓之中，實行與屬於與 上述第1製程群比較下層製程群之晶圓群有共用關係之微 影製程、檢查製程或熱處理製程之製程。 26 ·如申請專利範圍第25項所述之半導體積體電路裝 置之量產方法，其中上述有害過渡金屬係選自由鉑系以及 銅所構成的群。 27 · —種半導體積體電路裝置之量產方法，係由下述 之製程所構成： (a )對屬於流通於晶圓製程之第1製程群的各晶圓 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）一 (請先聞讀背面之注意事項再填寫本頁} 訂 f 經濟部智慧財產局員工消費合作社印製 -56- 490756 A8 B8 C8 D8 六、申請專利範圍 進行鹼土類金屬含有.膜之沉積處理之製程， (b )對沉積上述鹼土類金屬含有膜之上述各晶圓去 除Η亥裝置面之外緣部或背面之上述鹼土類金屬含有膜之製 程， (c )對被去除上述鹼土類金屬含有膜之上述各晶圓 ’流通於上述晶圓製程中之大量晶圓之中，實行與屬於與 述第1製程群比較下層製程群之晶圓群有共用關係之微 影製程、檢查製程或熱處理製程之製程。 28 ·如申請專利範圍第27項所述之半導體積體電路裝 置之量產方法，其中上述鹼土類金屬含有膜含有鈣鈦礦型 高介電體或強介電體。 29. —種半導體積體電路裝置之量產方法，係由下述 製程所構成： (a )對屬於流通於晶圓製程之第1製程群的各晶圓 進行鉛含有膜之沉積處理之製程， (b )對沉積上述鉛含有膜之上述各晶圓去除該裝置 面之外緣部或背面之上述鉛含有膜之製程， (c )對被去除上述鉛含有膜之上述各晶圓，該流通 於上述晶圓製程之大量晶圓之中，實行與屬於與上述第1 ^程群比較下層製程群之晶圓群有共用關係之微影製程、 檢查製程或熱處理製程之製程。 30 ·如申請專利範圍第29項所述之半導體積體電路裝 ®之量產方法，其中上述鉛含有膜含有鈣鈦礦型高介電體 或強介電體。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ----- (請先聞讀背面之注意事項再填寫本頁) -、tl 經濟部智慧財產局員工消費合作社印製 -57- 490756 A8 B8 C8 ______D8 六、申請專利範圍 3 1 _ —種電子裝置之製造方法，其特徵包含： 在基板的上方形成薄膜之薄膜形成製程；以及 加工上述薄膜之至少一部份之薄膜加工製程，其中 藉由將含有至少供與氧原子的氧化劑，該氧化劑之氧 化還原電位比上述薄膜之氧化還原電位高的處理液供給上 述薄膜，以進行該薄膜的加工。 32 ·如申請專利範圍第3 1項所述之電子裝置之製造方 法，其中上述薄膜係至少含有釕或餓，且上述處理液係至 少含有次亞氯酸離子、亞氯酸離子、氯酸離子、過氯酸·離 子、次亞溴酸離子、亞溴酸離子、溴酸離子、過溴酸離子 、次亞碘酸離子、亞碘酸離子、碘酸離子、過碘酸離子、 過錳酸離子、鉻酸離子、二鉻酸離子、硝酸離子、或亞硝 酸離子之任一個。 33 .如申請專利範圍第31項或32項所述之電子裝置 之製造方法，其中上述電子裝置係半導體元件。 34 .如申請專利範圍第32項所述之電子裝置之製造方 法，其中上述電子裝置係電阻發熱體元件。 35 _ —種電子裝置之製造方法，其特徵包含： 在基板的上方形成薄膜之薄膜形成製程； 加工上述薄膜之至少一部份之薄膜加工製程；以及 洗淨含有上述薄膜的基板之洗淨製程，其中 使用含有至少供與氧原子之氧化劑，該氧化劑之氧化 還原電位係較上述薄膜之氧化還原電位高之處理液以進行 上述基板之洗淨。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） — I!---- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -58- ^0756 A8 B8 C8 D8 六、申請專利範圍 36 ·如申請專利範圍第35項所述之電子裝置之製造方 法’其中上述薄膜係至少含有釕或餓，且上述處理液係至 少含有：次亞氯酸離子、亞氯酸離子、氯酸離子、過氯酸離 子、次亞溴酸離子、亞溴酸離子、溴酸離子、過溴酸離子. 、次亞碘酸離子、亞碘酸離子、碘酸離子、過碘酸離子、 過鑑酸離子、鉻酸離子、二鉻酸離子、硝酸離子、或亞硝 酸離子之任一個。 37 .如申請專利範圍第36項所述之電子裝置之製造方 法’其中上述電子裝置係半導體元件。 - 38 ·如申請專利範圍第36項所述之電子裝置之製造方 法’其中上述電子裝置係電阻發熱體元件。 39. —種半導體積體電路裝置之量產方法，係由下述 製程所構成： (a )對流通於晶圓製程之各晶圓進行銅膜之沉積處 理之製程， (b )對沉積上述銅膜之上述各晶圓去除該裝置面之 外緣部或背面之上述銅膜之製程， (c )對被去除上述銅膜之上述各晶圓實行與屬於其 他製程群之複數片晶圓有共用關係的微影製程、檢查製程 或熱處理製程之製程。 40 .如申請專利範圍第39項所述之半導體積體.電路裝 置之量產方法，其中上述銅膜之去除係至少對於上述各晶 圓的上述背面予以進行。 41 ·如申請專利範圍第39項所述之半導體積體電路裝 尽紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） — I!---- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -59- 490756 ABCD 六、申請專利範圍 置之量產方法，其中上述銅膜之去除係至少對於上述各晶 圓的上述裝置面之外緣部予以進行。 (請先聞讀背面之注意事項再填寫本頁) 42 ·如申請專利範圍第39項所述之半導體積體電路裝 置之量產方法，其中上述銅膜之去除係至少對於上述各晶 圓的上述背面及上述裝置面之外緣部予以進行。 43 ·如申請專利範圍第42項所述之半導體積體電路裝 置之量產方法，其中上述銅膜之去除係使用包含硝酸的溶 液予以進行。 44 ·如申請專利範圍第43項所述之半導體積體電路裝 置之量產方法，其中上述溶液係酸性水溶液。 45 · —種半導體稹體電路裝置之量產方法，係由下述 製程所構成： (a )對屬於流通於晶圓製程之第1製程群的各晶圓 ，進行釕含有膜之沉積處理之製程， (b )對沉積上述釕含有膜之上述各晶圓，使用包含 鹵化含氧酸的溶液去除該裝置面之外緣部或背面之上述釕 含有膜之製程， 經濟部智慧財產局員工消費合作社印製 (c )對被去除上述釕含有膜之上述各晶圓，流通於 上述晶圓製程的大量晶圓之內，實行與屬於與上述第1製 程群不同的第2製程群之晶圓群有共用關係之微影製程、 檢查製程或熱處理製程之製程。 46 ·如申請專利範圍第45項所述之半導體積體電路裝 置之量產方法，其中對上述第2製程群中的各晶圓的最高 熱處理溫度與對上述第1製程群中的各晶圓的最高熱處理 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -60- 490756 A8 B8 C8 D8 六、申請專利範圍 溫度比較較高。 47 ·如申請專利範圍第46項所述之半導體積體電路裝 置之量產方法，其中上述鹵化含氧酸係正高碘酸。. 48 ·如申請專利範圍第47項所述之半導體積體電路裝 置之量產方法，其中上述溶液係酸性水溶液。 49 ·如申請專利範圍第48項所述之半導體積體電路裝 置之量產方法，其中上述溶液係含有正高碘酸及硝酸。 50 ·如申請專利範圍第49項所述之半導體積體電路裝 置之量產方法，其中上述溶液中的正高碘酸之濃度係20 w t %〜40 w t %，硝酸之濃度係20 w t %〜40 w t % 〇 5 1 ·如申請專利範圍第49項所述之半導體積體電路裝 置之量產方法，其中上述溶液中之正高碘酸之濃度係25 w t %〜35 w t %，硝酸之濃度係25 w t %〜35 w t % 〇 52· —種半導體積體電路裝置之製造方法，係由下述 製程所構成： (a )對晶圓的裝置面，進行釕含有膜之沉積處理之 製程， (b )對沉積上述釕含有膜之上述晶圓，使用包含鹵 化含氧酸的溶液去除該裝置面之外緣部或背面之上述釕含 有膜之製程， (c )對被去除上述釕含有膜之上述晶圓，實行微影 製程、檢查製程或其他熱處理製程之製程。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠） -----如 1· (請先閱讀背面之注意事項再填寫本頁) 訂 f 經濟部智慧財產局員工消費合作社印製 - 61 - 490756 A8 B8 C8 ___ D8 #、申請專利範圍 53 ·如申請專利範圍第52項所述之半導體積體電路裝 §2製造方法，其中上述鹵化含氧酸係正高碘酸。 (請先閲讀背面之注意事項再填寫本頁) 54 .如申請專利範圍第53項所述之半導體積體電路裝 置之製造方法，其中上述溶液係酸性水溶液。 55 ·如申請專利範圍第54項所述之半導體積體電路裝 置之製造方法，其中上述溶液係含有正高碘酸及硝酸。 56 ·如申請專利範圍第55項所述之半導體積體電路裝 置之製造方法，其中上述溶液中的正高碘酸之濃度係20 w t %〜4〇 w t %，硝酸之濃度係20 w t %〜40 w t % ο 5 7 .如申請專利範圍第5 5項所述之半導體積體電路裝 置之製造方法，其中上述溶液中之正高碘酸之濃度係25 w t %〜35 w t %，硝酸之濃度係25 w t %〜35 w t % 〇 58. —種半導體積體電路裝置之製造方法，係由下述 製程所構成： 經濟部智慧財產局員工消費合作社印製 .(a )對晶圓的裝置面，進行釕含有膜之沉積處理之 製程， (b )對沉積上述釕含有膜之上述晶圓，使用包含氧 化還原電位比釕還高的氧化劑的溶液去除該裝置面之外緣 部或背面之上述釕含有膜之製程， (c )對被去除上述釕含有膜之上述晶圓，實行微影 製程、檢查製程或其他熱處理製程之製程。 5 9 ·如申請專利範圍第5 8項所述之半導體積體電路裝 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -62- 490756 A8 B8 C8 D8 六、申請專利範圍 置之製造方法，其中上述氧化劑係正高碘酸。 60 .如申請專利範圍第59項所述之半導體積體電路裝 置之製造方法，其中上述溶液係酸性水溶液。 61 .如申請專利範圍第60項所述之半導體積體電路裝 置之製造方法，其中上述溶液係含有正高碘酸及硝酸。 62 .如申請專利範圍第6 1項所述之半導體積體電路裝 置之製造方法，其中上述溶液中的正高碘酸之濃度係20 w t %〜40 w t %，硝酸之濃度係20 w t %〜40 w t % 〇 63 .如申請專利範圍第62項所述之半導體積體電路裝 置之製造方法，其中上述溶液中之正高碘酸之濃度係25 w t %〜35 w t %，硝酸之濃度係25 w t %〜35 w t % 〇 64 . —種半導體積體電路裝置之製造方法，係由下述 製程所構成： (a )對晶圓的裝置面，進行銅膜之沉積處理之製程 (b )對沉積上述銅膜之上述晶圓，使用包含硝酸的 溶液去除該裝置面之外緣部或背面之上述銅膜之製程， (c )對被去除上述銅膜之上述晶圓，實行微影製程 、檢查製程或其他熱處理製程之製程。 65 .如申請專利範圍第64項所述之半導體積體電路裝 置之製造方法，其中上述銅膜之去除係至少對於上述晶圓 的上述背面予以進行。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ————----如丨- (請先閱讀背面之注意事項再填寫本頁) 、1T 經濟部智慧財產局員工消費合作社印製 -63- 490756 A8 B8 C8 D8 六、申請專利範圍 66 ·如申請專利範圍第64項所述之半導體積體電路裝 置之製造方法，其中上述銅膜之去除係至少對於上述晶圓 的上述裝置面之外緣部予以進行。 67 ·如申請專利範圍第64項所述之半導體積體電路裝 置之製造方法，其中上述銅膜之去除係至少對於上述晶圓 的上述背面及上述裝置面之外緣部予以進行。 68· —種半導體積體電路裝置之製造方法，係由下述 製程所構成： (a )對晶圓的裝置面，進行銅膜之沉積處理之製程 (b )對沉積上述銅膜之上述晶圓，使用包含氧化還’ 原電位比銅還高的氧化劑的溶液去除該裝置面之外緣部或 背面之上述銅膜之製程， (C )對被去除上述銅膜之上述晶圓，實行微影製程 、檢查製程或其他熱處理製程之製程。 69 ·如申請專利範圍第68項所述之半導體積體電路裝 置之製造方法，其中上述銅膜係對應金屬鑲嵌法中的配線 構件。 70 .如申請專利範圍第69項所述之半導體積體電路裝 置之製造方法，其中上述銅膜之去除係至少對於上述晶圓 的上述背面之大致全面予以進行。 7 1 ·如申請專利範圍第69項所述之半導體積體電路裝 置之製造方法，其中上述銅膜之去除係至少對於上述晶圓 的上述背面之大致全面及上述裝置面之外緣部予以進行。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） —— ——----— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -64- 490756 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範 圍 72 . 如申 三主 日円 專 利 範 圍 第 69項所述之半導體積體電路裝 置之 製 造 方法 ， 其 中 上 述 銅 膜 之去 除係 至 少 對於 上 述晶圓 的上 述 裝 置面 之 外 緣 部 予 以 進 行 0 73 • 一種 半 導 體 積 體 電 路 裝 置 之製 造 方 法， 係 由下述 製程 所 構 成： ( a )對 晶 圓 的 裝 置 面 進 行 過渡 金 屬 含有 膜 之沉積 處理 之 製 程， ( b )對 沉 積 上 述 過 渡 金 屬 含有膜 之 上 述晶 圓 ，使用 包含 氧 化 還原 電 位 比 上 述 過 渡 金 屬 ®尚 的 氧 化劑 的 溶液_去 除該 裝 置 面之 外 緣 部 或 背面 之 上 述 過渡 金 屬 含有 膜 之製程 ( C )對 被 去 除 上 述 過 渡 金 屬 含有 膜 之 上述 晶 圓，實 行微 影 製 程、 檢 查 製 程 或 其 他 熱 處 理製 程 之 製程 〇 74 • 如申 三 m 專 利 範 圍 第 7: 丨項所述之半導體積體電路裝· 置之 製 造 方法 其 中 上 述 CJ3, 過 渡 金 屬 含有 膜 之 去除 係在以伯 努力 吸 盤 ΓΤΤΓ： 保持 上 述 晶 圓 的狀 態 下 藉由 對 上 述晶 圓 供給上 述溶 液 予 以進 行 〇 75 • 一種 半 導 體 積 體 電 路 裝 置 之製 造 方 法， 係 由下述 製程 所 構 成： ( a )對 晶 圓 的 裝 置 面 進 行 驗土 類 金 屬含有 膜之沉 積處 理 之 製程 5 ( b )對 沉 積 上 述 鹼 土 類 金 屬 含有 膜 之 上述 晶 圓，使 用包 含 氧 化還 原 電 位 比 上 述 鹼 土 類 金屬 還 局 的氧 化 劑的溶 液去 除 該 裝置 面 之 外 緣 部 或 背面 之 上述 鹼 土 類金 屬 含有膜 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（2IOX297公釐） 訂 f -65- 490756 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8々、申請專利範圍 之製程， (C )對被去除上述鹼土類金屬含有膜之上述晶圓， 實行微影製程、檢查製程或其他熱處理製程之製程。 76 .如申請專利範圍第75項所述之半導體積體電路裝 置之製造方法，其中上述鹼土類金屬含有膜之去除係在以 伯努力吸盤保持上述晶圓的狀態下，藉由對上述晶圓供給 上述溶液予以進行。 77. —種半導體積體電路裝置之製造方法，係由下述 製程所構成： · (a )對晶圓的裝置面，進行鉛含有膜之沉積處理之 製程， (b )對沉積上述鉛含有膜之上述晶圓，使用包含氧 化還原電位比鉛還高的氧化劑的溶液去除該裝置面之外緣 部或背面之上述鉛含有膜之製程， (c )對被去除上述鉛含有膜之上述晶圓，實行微影 製程、檢查製程或其他熱處理製程之製程。 78 .如申請專利範圍第77項所述之半導體積體電路裝 置之製造方法，其中上述鉛含有膜之去除係在以伯努力吸 盤保持上述晶圓的狀態下，藉由對上述晶圓供給上述溶液 予以進行。 79. —種半導體積體電路裝置之製造方法，係由下述 製程所構成： (a )對晶圓的裝置面，進行鉑系金屬含有膜之沉積 處理之製程， (請先閲讀背面之注意事項再填寫本頁) 如 肯‘ f 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -66 - 490756 A8 B8 C8 D8 六、申請專利範圍 (b )對沉積上述鉑系金屬含有膜之上述晶圓，使用 包含氧化還原電位比上述鉛系金屬還高的氧化劑的溶液去 除該裝置面之外緣部或背面之上述鉑系金屬含有膜之製程 (c )對被去除上述鉑系金屬含有膜之上述晶圓，實 行微影製程、檢查製程或其他熱處理製程之製程。 80 .如申請專利範圍第79項所述之半導體積體電路裝 置之製造方法，其中上述鉑系金屬含有膜之去除係在以伯 努力吸盤保持上述晶圓的狀態下，藉由對上述晶圓供給上 述溶液予以進行。 —ιικ——‘丨丨 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -67-
TW089115942A 1999-08-31 2000-08-08 Method for mass production of semiconductor integrated circuit device and manufacturing method of electronic components TW490756B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24514399A JP2001068463A (ja) 1999-08-31 1999-08-31 半導体集積回路装置の量産方法
JP36034999 1999-12-20

Publications (1)

Publication Number Publication Date
TW490756B true TW490756B (en) 2002-06-11

Family

ID=26537065

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089115942A TW490756B (en) 1999-08-31 2000-08-08 Method for mass production of semiconductor integrated circuit device and manufacturing method of electronic components

Country Status (3)

Country Link
US (6) US6586161B2 (zh)
KR (2) KR100907767B1 (zh)
TW (1) TW490756B (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW490756B (en) * 1999-08-31 2002-06-11 Hitachi Ltd Method for mass production of semiconductor integrated circuit device and manufacturing method of electronic components
JP2002353424A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器
US6992014B2 (en) * 2002-11-13 2006-01-31 International Business Machines Corporation Method and apparatus for etch rate uniformity control
US7160807B2 (en) * 2003-06-30 2007-01-09 Cabot Microelectronics Corporation CMP of noble metals
JP4355201B2 (ja) * 2003-12-02 2009-10-28 関東化学株式会社 タングステン金属除去液及びそれを用いたタングステン金属の除去方法
US20060033678A1 (en) * 2004-01-26 2006-02-16 Applied Materials, Inc. Integrated electroless deposition system
US7161247B2 (en) * 2004-07-28 2007-01-09 Cabot Microelectronics Corporation Polishing composition for noble metals
US20070271751A1 (en) * 2005-01-27 2007-11-29 Weidman Timothy W Method of forming a reliable electrochemical capacitor
US7438949B2 (en) * 2005-01-27 2008-10-21 Applied Materials, Inc. Ruthenium containing layer deposition method
US20060162658A1 (en) * 2005-01-27 2006-07-27 Applied Materials, Inc. Ruthenium layer deposition apparatus and method
US20060240187A1 (en) * 2005-01-27 2006-10-26 Applied Materials, Inc. Deposition of an intermediate catalytic layer on a barrier layer for copper metallization
KR100660863B1 (ko) * 2005-04-12 2006-12-26 삼성전자주식회사 세정액 및 이를 이용한 반도체 소자의 금속 패턴 형성 방법
US7344989B2 (en) * 2005-08-19 2008-03-18 Nec Electronics America, Inc. CMP wafer contamination reduced by insitu clean
US20070190362A1 (en) * 2005-09-08 2007-08-16 Weidman Timothy W Patterned electroless metallization processes for large area electronics
KR100732272B1 (ko) * 2006-01-26 2007-06-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US20070243452A1 (en) * 2006-04-14 2007-10-18 Applied Materials, Inc. Reliable fuel cell electrode design
EP2071591A4 (en) * 2006-09-29 2010-03-31 Tsurumi Soda Kk LIQUID FLUID FOR A CONDUCTIVE POLYMER AND METHOD FOR STRUCTURING A CONDUCTIVE POLYMER
KR100883139B1 (ko) * 2007-06-28 2009-02-10 주식회사 하이닉스반도체 루테늄계 전극을 구비한 캐패시터 및 그 제조 방법
US7888142B2 (en) * 2007-09-28 2011-02-15 International Business Machines Corporation Copper contamination detection method and system for monitoring copper contamination
US7957917B2 (en) * 2007-09-28 2011-06-07 International Business Machines Corporation Copper contamination detection method and system for monitoring copper contamination
US8734661B2 (en) 2007-10-15 2014-05-27 Ebara Corporation Flattening method and flattening apparatus
US20090139568A1 (en) * 2007-11-19 2009-06-04 Applied Materials, Inc. Crystalline Solar Cell Metallization Methods
US7888168B2 (en) * 2007-11-19 2011-02-15 Applied Materials, Inc. Solar cell contact formation process using a patterned etchant material
CN102007081A (zh) * 2008-02-22 2011-04-06 材料及技术公司 单侧高生产量湿蚀刻和湿处理设备与方法
JP5693809B2 (ja) * 2008-07-04 2015-04-01 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
US8309446B2 (en) 2008-07-16 2012-11-13 Applied Materials, Inc. Hybrid heterojunction solar cell fabrication using a doping layer mask
WO2010025262A2 (en) * 2008-08-27 2010-03-04 Applied Materials, Inc. Back contact solar cells using printed dielectric barrier
JP2010206056A (ja) * 2009-03-05 2010-09-16 Renesas Electronics Corp 半導体集積回路装置の製造方法
KR20120082443A (ko) * 2009-12-17 2012-07-23 쇼와 덴코 가부시키가이샤 루테늄계 금속의 에칭용 조성물 및 그 조제 방법
JP5728221B2 (ja) * 2010-12-24 2015-06-03 東京エレクトロン株式会社 基板処理方法及び記憶媒体
TWI426051B (zh) * 2011-10-27 2014-02-11 Atomic Energy Council 銦－１１１放射性同位素之製法
CN104011882A (zh) 2012-01-12 2014-08-27 应用材料公司 制造太阳能电池装置的方法
US9589818B2 (en) * 2012-12-20 2017-03-07 Lam Research Ag Apparatus for liquid treatment of wafer shaped articles and liquid control ring for use in same
CN103456666B (zh) * 2013-08-29 2016-07-13 武汉新芯集成电路制造有限公司 一种多组卡销式晶圆清洗设备和清洗方法
US10920321B2 (en) 2014-05-30 2021-02-16 Uab Rekin International Chrome-free adhesion pre-treatment for plastics
WO2016068183A1 (ja) 2014-10-31 2016-05-06 富士フイルム株式会社 ルテニウム除去組成物、及び、磁気抵抗メモリの製造方法
US10239337B2 (en) * 2015-01-28 2019-03-26 Hewlett-Packard Development Company, L.P. Printable recording media
JP6797063B2 (ja) 2017-04-14 2020-12-09 東京エレクトロン株式会社 ピン制御方法及び基板処理装置
US10090247B1 (en) 2017-05-03 2018-10-02 International Business Machines Corporation Semiconductor device formed by wet etch removal of Ru selective to other metals
SG11202006176YA (en) * 2018-01-12 2020-07-29 Fujifilm Corp Chemical solution and method for treating substrate
EP3674442A1 (en) * 2018-12-24 2020-07-01 IMEC vzw Etching using an electrolyzed chloride solution
CN113439326A (zh) * 2019-02-13 2021-09-24 株式会社德山 含有次氯酸根离子和pH缓冲剂的半导体晶圆的处理液
WO2020166677A1 (ja) * 2019-02-13 2020-08-20 株式会社トクヤマ オニウム塩を含む半導体ウェハの処理液
KR102506715B1 (ko) * 2019-09-27 2023-03-06 가부시끼가이샤 도꾸야마 루테늄의 반도체용 처리액 및 그 제조 방법
US11932590B2 (en) 2019-09-27 2024-03-19 Tokuyama Corporation Inhibitor for RuO4 gas generation and method for inhibiting RuO4 gas generation
WO2022024636A1 (ja) 2020-07-31 2022-02-03 富士フイルム株式会社 薬液、薬液収容体、基板の処理方法
CN112591785A (zh) * 2021-02-01 2021-04-02 广西晶联光电材料有限责任公司 一种利用ito废料制备氧化铟粉和氧化铟锡粉的方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62264626A (ja) 1986-05-12 1987-11-17 Nec Kyushu Ltd ウエツトエツチング装置
CA2017719C (en) 1990-05-29 1999-01-19 Zarlink Semiconductor Inc. Moisture-free sog process
JPH04253332A (ja) 1991-01-28 1992-09-09 Toshiba Corp 半導体ウェーハ処理装置
JPH053184A (ja) 1991-06-24 1993-01-08 Sony Corp ウエハの洗浄方法
JP2681433B2 (ja) 1992-09-30 1997-11-26 株式会社フロンテック エッチング剤およびこのエッチング剤を使用するシリコン半導体部材のエッチング方法、および洗浄剤およびこの洗浄剤を使用するシリコン半導体部材の洗浄方法
JPH06318584A (ja) 1993-05-10 1994-11-15 Kawasaki Steel Corp Ｃｕ配線が形成されたウエハの洗浄方法及び洗浄後の乾燥方法
JP3332053B2 (ja) 1993-10-27 2002-10-07 清原 まさ子 チャンバーへのガス供給方法
JPH07157832A (ja) 1993-12-03 1995-06-20 Nippon Tennen Gas Kogyo Kk 貴金属の溶解方法
JPH07224333A (ja) 1994-02-15 1995-08-22 Power Reactor & Nuclear Fuel Dev Corp 貴金属の溶解方法
JP3328426B2 (ja) * 1994-05-12 2002-09-24 東京エレクトロン株式会社 洗浄装置
JPH0878378A (ja) 1994-09-08 1996-03-22 Toshiba Corp 半導体基板の表面処理方法
US6331475B1 (en) * 1995-01-12 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Method and manufacturing semiconductor device
JP4130237B2 (ja) * 1995-01-28 2008-08-06 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及び半導体装置の作製方法
JPH09181026A (ja) 1995-12-25 1997-07-11 Toshiba Corp 半導体装置の製造装置
JPH09246224A (ja) 1996-03-07 1997-09-19 Sony Corp ウエハの洗浄方法
US6413436B1 (en) * 1999-01-27 2002-07-02 Semitool, Inc. Selective treatment of the surface of a microelectronic workpiece
JPH1064856A (ja) 1996-08-15 1998-03-06 Taiyo Yuden Co Ltd ダイシングソー支持装置
JPH1092712A (ja) 1996-09-10 1998-04-10 Sharp Corp 半導体製造装置
US6114254A (en) * 1996-10-15 2000-09-05 Micron Technology, Inc. Method for removing contaminants from a semiconductor wafer
JP3111928B2 (ja) * 1997-05-14 2000-11-27 日本電気株式会社 金属膜の研磨方法
JPH10313105A (ja) 1997-05-14 1998-11-24 Toshiba Corp 半導体装置の製造方法
US6294027B1 (en) 1997-10-21 2001-09-25 Lam Research Corporation Methods and apparatus for cleaning semiconductor substrates after polishing of copper film
US6165956A (en) * 1997-10-21 2000-12-26 Lam Research Corporation Methods and apparatus for cleaning semiconductor substrates after polishing of copper film
US6303551B1 (en) 1997-10-21 2001-10-16 Lam Research Corporation Cleaning solution and method for cleaning semiconductor substrates after polishing of cooper film
JP3185732B2 (ja) 1997-11-20 2001-07-11 日本電気株式会社 基板表面金属汚染除去方法
KR100280206B1 (ko) 1997-12-06 2001-03-02 윤종용 고유전체 캐패시터 및 그의 제조 방법
US5897379A (en) * 1997-12-19 1999-04-27 Sharp Microelectronics Technology, Inc. Low temperature system and method for CVD copper removal
JPH11204493A (ja) * 1998-01-09 1999-07-30 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
JPH11312657A (ja) 1998-04-30 1999-11-09 Mitsubishi Electric Corp ウェハ洗浄装置
JP3111979B2 (ja) 1998-05-20 2000-11-27 日本電気株式会社 ウエハの洗浄方法
EP0977240A1 (en) 1998-07-30 2000-02-02 IMEC vzw System, method and apparatus for processing semiconductors
JP3003684B1 (ja) 1998-09-07 2000-01-31 日本電気株式会社 基板洗浄方法および基板洗浄液
JP3279532B2 (ja) 1998-11-06 2002-04-30 日本電気株式会社 半導体装置の製造方法
JP3395696B2 (ja) 1999-03-15 2003-04-14 日本電気株式会社 ウェハ処理装置およびウェハ処理方法
JP2000306877A (ja) 1999-04-26 2000-11-02 Hitachi Ltd 半導体製造装置および半導体装置の製造方法
JP2000331975A (ja) * 1999-05-19 2000-11-30 Ebara Corp ウエハ洗浄装置
TW490756B (en) * 1999-08-31 2002-06-11 Hitachi Ltd Method for mass production of semiconductor integrated circuit device and manufacturing method of electronic components
US6558478B1 (en) * 1999-10-06 2003-05-06 Ebara Corporation Method of and apparatus for cleaning substrate
US6287477B1 (en) 1999-10-18 2001-09-11 Honeywell International Inc. Solvents for processing silsesquioxane and siloxane resins
US6635528B2 (en) * 1999-12-22 2003-10-21 Texas Instruments Incorporated Method of planarizing a conductive plug situated under a ferroelectric capacitor
JP4253332B2 (ja) 2006-07-03 2009-04-08 株式会社東芝 復号装置、方法およびプログラム

Also Published As

Publication number Publication date
KR100907767B1 (ko) 2009-07-15
KR101059350B1 (ko) 2011-08-24
KR20080089328A (ko) 2008-10-06
US7964509B2 (en) 2011-06-21
US20120009800A1 (en) 2012-01-12
US8034717B2 (en) 2011-10-11
US20030017419A1 (en) 2003-01-23
US20080182414A1 (en) 2008-07-31
US20090011597A1 (en) 2009-01-08
US20030207214A1 (en) 2003-11-06
US20040259300A1 (en) 2004-12-23
US6737221B2 (en) 2004-05-18
US6586161B2 (en) 2003-07-01
KR20010030162A (ko) 2001-04-16
US8293648B2 (en) 2012-10-23

Similar Documents

Publication Publication Date Title
TW490756B (en) Method for mass production of semiconductor integrated circuit device and manufacturing method of electronic components
TW573325B (en) Cleaning method, method for fabricating semiconductor device and cleaning solution
JP3907151B2 (ja) 半導体装置の製造方法
TW447030B (en) Process for production of semiconductor device
JP4759079B2 (ja) 半導体装置の製造方法
US6903015B2 (en) Method of manufacturing a semiconductor device using a wet process
JP4848402B2 (ja) 半導体集積回路装置の製造方法
JP3645144B2 (ja) 半導体装置の製造方法
JP4285954B2 (ja) 埋め込み強誘電体デバイス製作プロセスのための汚染コントロール方法
US6992009B2 (en) Method of manufacturing a semiconductor device
JP4199232B2 (ja) 半導体集積回路装置の量産方法
JP2002016053A (ja) 半導体装置の製造方法
JP2001068463A (ja) 半導体集積回路装置の量産方法
CN118120046A (zh) 用于湿法原子层蚀刻钌的方法
JP4864949B2 (ja) 半導体装置の製造方法及び半導体製造装置
Choi et al. Origins of wear-induced tungsten corrosion defects in semiconductor manufacturing during tungsten chemical mechanical polishing
JP2004022855A (ja) 半導体装置の製造方法
EP1372187A1 (en) Method for manufacturing semiconductor device
TW536755B (en) Method for removing surface copper particle of copper layer
JP2024539061A (ja) ルテニウムの湿式原子層エッチング方法
Wang et al. Integrated tungsten chemical mechanical polishing process characterization for via plug interconnection in ultralarge scale integrated circuits
JP2004072079A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees