A7 4443 77 五'發明說明（彳） 相關專利 本申請案係在35 U.S.C. #119下的1999年4月2曰所申請的 曰本專利案碼H11-97003及在1999年6月28曰所申請專利案 號HI 1- 182248，其整個内容在此僅列出供參考。 發明背景 螢明簌 本發明大致係有關於能以電蜃重寫資料及整個消去每個 區塊資料之一非揮發性半導體記憶裝置（EEPR〇M)。更明 確而言’本發明係關於資料消去序列的改良。 技藜之説明 一典型NAND類型EEPROM具有選取及整個消去一記憶 單疋陣列（參考例如曰本專利案號2667617)的—或多個區 塊之功能。此一整個可消去的Eeprom具有實施消去確認 讀出的功能，用以決定一資料消去區塊的記憶單元是否足 以消去，而且如果不足以消去，可重新消去該等區塊。此 功能可透過在—晶片提供的—順序器裝置而自動實施。 明確而言，當此類型的一 EEPROM的資料消去時，一使 用者系統便要輸入一選擇區塊的位址，包括要消去的複數 ，件、及一EEPR0M晶片的消去執行命令。因此，在晶片 私上，資料消去可開始，其後，忙碌信號可輸出，直到包 括一確認操作的一連串資料消去操作完成爲止。在此期 間’使用者系統端無法存取晶片，而且是在等待 到消去操作完成爲止。 〜 明確而言，資料消去操作操行可透過例如將—推動消去 (請先閱讀背面之注意事項再填寫本頁) 訂---------線丨 經濟部智慧財產局員工消費合作社印製 n n , 4443 7 7 Α7 Β7 五、發明說明（2 ) 電壓提供給一 p型井而實施，其中—記憶陣列可被形成， 將0V提供給選擇區塊之所有字線，並且允許未選擇區塊的 字線浮動。此時’在選擇區塊的記憶單元中，浮動閘的電 子可發射給基材端’所以資料可整個消去。在未選定的區 塊中，字線的電位是透電容耦合而提高，所以資料不會消 去。 在一預定消去時間透一内部計時器消失之後，該等消去 操作便完成，而且單元陣列的消去電壓可被放電。其後， 爲了要實施確認操作，取回選擇區塊的操作便要實施。即 是，當增量位址時，取回消去選擇區塊的操作可重複，而 且只有當選擇區塊在資料消去期間取回時，確認讀出的實 施會與選擇區塊有關》在確認讀出後，如果決定足以消 去，取回操作便會持續’直到消去位址到達最後位址爲 止。當要消去的位址到達最後位址時，所有的資料消去操 作便完成〇在確認操作之後，如果決定不足以消去，消去 便會重新實施’而且選擇區塊取回與確認可再重複。 經濟部智慧財產局員工消費合作社印製 附帶地，當一 EEPROM的容量增加時，一記憶單元陣列 時常可分成複數單元陣·列區域。複數單元陣列區域通常是 在不同的井形成。而且在此情況中，資料消去可在複數單 元陣列區域上實施以從其選取一選擇性區塊，以整個消去 選擇區塊。然而，在上述傳統資料消去序列中，有一問題 存在’在於它使用較多的時間實施消去確認的取回操作。 因爲取回操作會重複，直到一位址暫存器的位址到達最後 位址爲止，而位址暫存器的位址會增量，爲了要實施選定 — -5- 本紙狀度適用中@國家標準（CNS)A4規$⑽χ 297公爱） 444377 A7 87 五、發明說明（3 成 <操作。明確而T，該記憶單元陣列是分 士兩:儿陣列區域，而且當該等單元陣列區域之其 早兀•陣列區域具有1〇24個區塊時，它奴 個取回操作。 使*要實施整個2〇48 消1=晶所見的所有資料消去操作所需時間是純 作.斤觉*、中要運用〉肖去脈衝；實施供取回選擇區塊操 f Β間；及實施確認讀出所需時間之總 : = 需時間是大約數百毫微秒，所以取回= =去β塊的所需時間是近似㈣。 個肩去時間所需時間會達到數十個百分比。本 EEPROM的容量進—步增加時，此問題便變得更嚴重^ 發明概诚 、本發明的一目的是要除去上述問題及提供一EEPR0M能 以縮短㈣間在資料消去之後取回一確認操作之選擇區 塊，以縮短實施整個資料消去的所需時間。 爲了要完成上述及其他目的，根據本發明的一觀點，— 非揮發性半導體記憶裝置包含： 經濟部智慧財產局員工消費合作社印製 一記憶單元陣列，其分成複數單元陣列區域，該等單元 降列區域之其中每—單元陣列區域包括複數區塊，該等區 塊t其中每一區塊具有配置之可重寫非揮發性記憶單元； 一資料消去部份，用以在—消去區塊要消去時，選取該 記憶單元陣列的該等區塊之其中一或多個區塊以整個消去 在選擇區塊中的資料；
4443 7 A7 B7 五、發明說明（4 ) 一消去資訊保持部份，其是在記憶單元陣列的該等區塊 之其中每一區塊提供，用以保持指示區塊是否爲消去區塊 之消去資訊； 一取回部份，用以連續讀取消去資訊，該消去資訊是由 在複數單元陣列區域之其中每一單元陣列區域、該等區塊 之其中每一區塊之消去資訊保持部份所保持，以發現消去 區塊’當取回部份讀取來自消去資訊保持部份的消去資訊 時，取回部份可同時讀取來自至少部份之其中每一部分及 複數陣列區域之其中每一陣列區域的該等區塊之其中每一 區塊的消去資訊；以及 一消去確認部份，用以實施確認與消去區塊有關的一記 憶單元消去狀態之一消去確認，而該等消去區塊是由取回 部份所發現，該消去確認部份可重複與未完全消去區塊有 關的一資料消去操作，而且該消去確認部份可平行實施有 關消去區塊之消去確認，而該等消去區塊是以同時由取回 部份所讀取的消去資訊爲基礎而發現。 根據本發明的另一觀點，一非揮發性半導體記憶裝置包 含： u 一記憶單元配陣列，其分成複數單元陣列區域，其每一 單元陣列區域包括複數區塊，該等區塊之其中每_區塊具 有配置之電壓可重窝的非揮發性記憶單元： 一資料消去部份，用以在一消去區塊要消去時，選取該 1己憶單元陣列的該等區塊之其中一或多個方塊，以整個消 去在選擇區塊中的資料； 本紙張&度適用中家標準（CNS)A4規格（210 X 297公爱> {請先閱讀背面之注意事項再填寫本頁) >衣 訂---------線- 經濟部智慧財產局員工消費合作社印製 444377 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（5 ) 一消去資訊保持部份，其是在記憶單元陣列的該等區塊 之其中每一區塊提供，用以保持指示區塊是否爲消去區塊 之消去資訊； 一偵測那分’用以讀取消去資訊，該消去資訊是由在複 數單元陣列區域之其中每一單元陣列區域的消去資訊保持 部份所保持，以發現消去區塊是否存在該等單元陣列區域 之其中每一單元陣列區域；以及 一消去確認部份，用以實施確認在與單元陣列區域的消 去區塊有關的一記憶單元消去狀態之一消去確認，其中消 去區塊的出現是由偵測部分所發現，消去確認的實施是與 该等消去區塊有關，其係透過連續該等區塊之其中每一區 塊消去資訊，而且一重複的資料消去操作是與未完全消去 的消去區塊有關。 根據本發明的另一觀點，一非揮發性半導體記憶裝置包 含： 一圮憶單元陣列，其分成複數單元陣列區域，其每一單 元陣列區域包括複數區塊，該等區塊之其中每一區塊具有 配置之電壓可重寫非揮發性記憶單元； 一資料消去部份，用以在一消去區塊要消去時，選取該 記憶單元陣列的該等區塊之其中—或多個方塊，以整個消 去在選擇區塊中的資料； —消去資訊保持部份，用以保持單元陣列消去資訊，以 指：該等單元陣列區域之其中每一單元陣列區域是否包括 該寺单元陣列區域之其中每一單元陣列區域的消去區塊； (請先間讀背面之注意事項再填寫本頁) -----^----訂---------線— *1 .^1 .
444377 Α7 Β7 五、發明說明（6 ) -偵測部分用以讀取來自消去資訊保持部份的單元陣列 發現消去區塊是否存在該等單元陣列區域之 其中每一單元陣列區域：以及 ’肖去確一(Mh，供實施一消去狀態，用以確定與單元 :車列區域的消去區塊有關的記憶單元之—消去區塊，其中 消去區塊的出現可由偵測部分發現，消去確認的實施是與 該等消去區㈣Μ，其料過讀取該等區塊之其中每一區 塊的消去資訊，而且—資料消去操作的重複是與未完全消 去的消去區塊有關。 明確而1，根據本發明，爲了要取回在消去期間選取的 區塊，在確認期間，當作偵測區塊選擇一感測節點使用之 一共同匯流排可在記憶單元陣列的該等單元陣列區域之其 中每一單元陣列區域中提供。此外，一選擇區塊偵測電 路’用以監督該共同匯流排的電位，以偵測該等區塊是否 在區塊取回期間選取。 明確而言’在此情況，共同匯流排的電位是透過一放電 路徑的導通/關閉而決定，其是透過資料保持之一區塊位 址及一時序控制信號而控制該等單元陣列區域之其中每一 單元陣列區域的該等區塊之其中每一區塊，用以將在資科 消去期間所選取區塊中的共同匯流排放電。 根據本發明，實施區塊取回所需時間可透過同時取回複 數單元陣列而縮短，此是與傳統系統用於增量所有位址以 連續偵測消去區塊，爲了要在資料整個消去之後實施確認 取回的比較結果。此外，在確認操作的區瑰取回之前，它 -9- 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐〉 f請先間讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ^-----—訂---------線 ----------------------- A7 444377 ____B7__ 五、發明說明（7 ) 可透過同時讀取消去旗號以決定在消去期間所選取的區塊 是否存在該等單元陣列之其中每一單元陣列，而且區塊取 回與確認的實施是與單元陣列有關，其中該等消去區塊是 存在，所以實施區塊取回所需時間便可縮短。 此外，根據本發明，在記憶單元陣列的區塊取回同時實 施之複數單元陣列區域可透過例如井而從彼此分開。在此 情況，一列解碼器、一欄解碼器、及—感測放大器可在複 數單元陣列區域之其中每一單元陣列區域提供，所以在區 塊取回之後’確認讀取操作可隨著複數單元陣列區域同時 實施。或者，根據本發明，記憶單元陣列的複數單元陣列 區域能以單一井形成，如此便可透過位址的指定而從彼此 分開，而無需實際分開。在此情況，如果位元線在複數單 元陣列區域上連續提供，而1如果使用—共同感測放大 器’在區塊取回之後，確認讀取操作便可連續實施複數單 元陣列區域之其中每一單元陣列區域。 圖式之簡單説明 本發明可從下面詳細描述及本發明的較佳具體實施例附 囷而更能完全了解β然而，這些圖式並未限制本發明的一 特殊具體實施例，而是爲了解釋及了解。 其中： 圖1係根據本發明的一 NAND類型EEPROM之一較佳具體 實施例方塊圖； 圖2 Α係根據本發明而顯示—記憶陣列的第—較佳具體實 施例之等效電路圖式； -10· 本紙張&度適用；_家鮮（CNS)A4規格⑽ * 297 公« ) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -----^----訂---------線— ^-------------------------- 4443 7 7 A7 B7 五、發明說明（β ) 圖观根據兩單元陣列是在不同井中形成的本發明而顯 =一非揮發性何體記憶裝置之第-較佳具體實 圖3係顯示在第-較佳具體實施例的資科消去電位 施例截面 關係圖； 之間 = : — :佳具體實施例中的一列解碼器電路圖； ; 具时施例中的—選擇區塊<貞測電路 圖6係顯示在第一較佳具趙實 流程圖： j跖行納去操作 圖圖具體實施例中的一資料消去時序圖； (續二“佳具體實施例中的-資料消去時序圖 圖7C係顯示4個單元陣列區域是在一記憶單 之一結構方塊圖； 圖 閱 讀 背 面 之 注 意 事 項 再 填 j 寫 頁i 訂 元陣列提供 圖8A係根據本發明的一从仙類型⑽之 具體實施例方塊囷； —+1 圖8B是在第—較佳具时㈣中的—資料消去操作流程 圖； 囷9A是在第—較佳具體實施例中的—資料去 (上半部）； 圖9B是在第一較佳具體實施例中的一資料消去時序圖 (下半部）； 圖1 ο A是在第二較佳具體實施例中的一陣列選擇旗號保 -11 - 本紙張&度適用中關家標準（USlS)A4規格⑵Q χ 297
1 I 經濟部智慧財產局員工消費合作社印*''衣 4443 77 A7 A7 B7 五、發明說明（9 持電路部份方塊圖； 構ΓΓ是在圖似所示陣列選擇旗號保持電路之—内料 :==:r:n之-内部結構， m 11A# ^ ® 内4結構重合偵測電路範例； 圖11A係^在第吨佳具體實施例 列及一列解碼器部份圖式； 6己隐单凡半 -圖據Λ單元陣列在相同井中形成的本發明而顯 :揮發性+導體記憶裝“第四較佳切實施例截面 圖12係顯示在第四較传JL _夺 流程圖；収 較佳㈣實施射的-資料消去操作 圖13是在第四較佳具雜實施例中的一選擇區塊憤測電路 之一較佳範例方塊圖ρ 控Α具雜實施例之詳細説33 請即參考附圈，本發明的較佳具體實施例將會在下面描 述。（第一較佳具體實施例） 圖1係根據本發明的一整個可消去N AND類型EEpR〇M (快閃記憶體）之第一較佳具體實施例方塊圖。在此較佳具 體實施例中，一記憶單元陣列丨可分成一左單元陣列乩及 一右單元陣列1R。如圖2Α所示，該單元陣列1L與1R之其 中每一單元陣列包含一 NAND單元，其中複數非揮發性記 憶單元MC是串聯。 NAND單元的一端係經由下列而連接至一位元線bl :由 -12- 表紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公》) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 -----^----訂---------線— ^------------------------ 4443 77 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（1〇 ) 一選擇閘線SGD所驅動之一選擇閘電晶體S1，而且另一端 係經由一選擇閘線SGD所驅動的一選擇閘電晶體S2而連接 至一共同來源線路。例如在圖2 A範例中的8字線WLO至 WL7之NAND單元範圍係符合該等B〇、、…之其中每一 區塊，每一區塊可當作一資料消去單元使用。在圖丨的範 例中，該等單元陣列匕和1R之其中每一單元陣列包含1〇24 個區塊。 此外，單元陣列1L和1R是分別在個別的卩型井形成。圖 2B係顯示一非揮發性半導體記憶裝置的_截面圖，其中該 等單元陣列11和丨兒可被形成。如圖2B所示，！!型井1^以1和 NW2是在一 p型半導體基材ss表面上形成。p型井pwi和 PW2是在η型井NWi*NW2表面上形成。左單元陣列比是 在P型井W1上形成，而且右單元陣列1R是在p型井上形 成。然而，雜質類型可以是相反類型β 早兀陣列1L和1R提供用以選取驅動字線之列解碼器儿和 2R ;及用以分別感測讀資料及閂控寫資料之感測放大器几 和3R。一命令暫存器4可補捉及解碼—命令，用以指示來 自外部的資料讀出、寫（程式）、消去。一位址暫存器/叶 數器5可補捉一外部位址。一讀出控制電路6、—寫控制電 路7、及-消去控制電路8可根據命令暫存器4所補㈣命 令及位址暫存H 5所補㈣位址而分別控料 寫、及消去。 一字線驅動器丨0可根據資料讀出、寫、及消去而將一必 需的字線驅動電壓提供給由列解碼器2 L和2 r所選取的— --------訂---------線 * W, (請先閱讀背面之注意事項再填寫本頁)
4443 77 A7 ____B7____ 五、發明說明（11 ) (請先閱讀背面之注意事項再填寫本頁) 線。在資料寫期間，由一推動器電路（未在圖顯示）所產生 的一推動電壓VP可提供給字線。如圖3所示，在資料消去 期間，一推動消去電壓VE可提供給單元陣列的P型井P W1 和P W2，Ο V可提供給選擇區塊（在圖3情況是B 1)的字線， 而且未選擇區塊的字線允許浮置β 陣列選擇旗號保持電路11L和11R可保持選擇旗號 LEFT= Η"及RIGHT= ” Η，1，以指示當輸入一消去命令ABE 時’左和右單元陣列1L和1R是否選取。明確而言，假設左 和右單元陣列1L和1R是透過位址ArO至Arn的最高有效位址 Arn之"H"和"L"而決定，選擇旗號LEFT="H”和 RIGHT="H"是在消去期間當作Arn的〇R邏輯資料及其互補 信號/Arn而保持。這些選擇旗號LEFT和RIGHT是"L"，其 是與在消去之後於確認操作取回期間的未選定單元陣列有 關。即是，選擇旗號left和RIGHT是與未選定單元睁列有 關的” L"，其透過信號UNSELL和UNSELR而指示未選取區 塊所屬的單元陣列。因此，信號UNSELL和UNSELR是從消 去控制電路8輸出每個區塊。 經濟部智慧財產局員工消費合作社印製 選擇區塊偵測電路1 2係透過監督在相對單元陣列匕和1R 中提供的共同匯流排BUSL和BUSR而偵測該等單元陣列i L 和1R之其中每一單元陣列選擇是否出現^雖然此電路將會 在稍後詳細描述，但是該等共同匯流排BUSL和SUSR之其 中每一共同匯流排係共同聯接至在該等單元陣列（參考圖4) 之其中一對應單元陣列之每個區塊中所配置的一問控電路 4 I。該等閂控電路4 1之其中每一閂控電路可在資料消去期 -14 - 本紙張尺度適用中园國家標準（CNS)A4規格（210*297公釐） 4443 7 7 A7 B7 五、發明說明（12 ) 間保持區塊選擇資訊。因此，該等共同匯流排BUSL和 BUSR是在選擇區塊取回中的感測節點，用以確認何者稍 後可根據資料消去的區塊選擇資訊而實施。選擇區塊偵測 電路12可在資料消去之後於選擇區塊取回期間監督共同匯 /充排BUSL和BUSR，而且輸出信號VBLKLn和VBLKRn可指 不在相對單元陣列1L和1R中的選定/未選定狀態。明確而 s ’當這些信號VBLKLn和VBLKRn是"H1，時，這些信號便 會指示對應區塊是否確認為失效。 圖4係顯不該等列解碼器儿和⑶之其中每一列解碼器之 一區塊選擇解碼器RDi結構，用以選取驅動該等字線。一 區塊解碼部份40可藉由一 NAND閘G 1及一反相器11而以一 預先解碼輸出PREDECi而實施一列解碼器啟動信號 RDECL/R之重合偵測。如果—區塊選取，NANE^ G1的輸 出是L1’》包含反相器12&和I2b相反並聯的閂閘41是用以保 持一消去旗號之一消去旗號保持電路，以指示區塊是在資 料消去期間選取〇即是，如果在消去區塊之前一資料位址 從在晶片外部輸入，閂閘4〖的節點N丨是與選擇區塊有關的 "H" ’而且此可在資料消去的整個週期上保持。 由問閘4 1的節點N1所控制之一 NMOS電晶體QN4部分、 接收一時序控制信號EBSEN1之一 NMOS電晶體QN5 '及接 收解碼部分40的輸出之一 NMOS電晶體QN6係構成共同匯 流排BUSL/R之一放電路徑44。如上所述，該等共同匯流 排BUSL和BUSR之其中每一共同匯流排係普遍在該等單元 陣列區域之其中每一單元陣列區域提供，並且當作一感測 -15- 本紙張尺度適用中國國家標準（CNS>A4規格（210x297公釐） -•1 - · 〆 」-----------^衣--- {請先閱讀背面之注意事項再填寫本頁) 訂- •線. 經濟部智慧財產局員工消費合作杜印製 經濟部智慧財產局員工消費合作社印製 4443 77 Αί Β7 五、發明說明（13 ) 節點使用，用以偵測區塊是否在確認操作的資料消去期間 選取。共同匯流排BUSL和BUSR係連接至如圖1所示的選 擇區塊偵測電路12。當區塊選取及當時序控制信號 EBSEN1是” H"時，NMOS電晶體QN4至QN6會導通，所以 放電路徑44會造成共同匯流排BUSL和BUSR放電。 閂閘41的節點N1是經由一時脈反相器111、一反相器i5、 及消耗類型NMOS電晶體QN10和QN11而連接至一驅動電 壓轉移端TR。另一方面，反相器II的輸出是經由另外一時 脈反相器112、反相器15 '與電晶體QN 10和QN 11而連接至 端點TR。這兩路徑的時脈反相器111和112是透過啓動信號 LEN和LENn而受控制，如此便可在資料消去期間及其他操 作期間導通。即是，在資料消去期間，時脈反相器111會 導通’所以閂閘41的輸出"H"可傳送给傳輸端TRe既然電 晶體QN 10和QN 12是消耗類型電晶體，反相器Μ輸出 RDECI的"H”（=VCC)會傳送給端子TR，而不會降低它的電 位。 一傳輸開關電路42是在資料讀出及寫（包括確認）期間操 作，用以將由一升壓器電路（未在圖顯示）所推動的一驅動 電壓（或電源供應電壓）VDREC傳送給端點tr。即是，當 選取區塊時，反相器15的輸出RDECI是” H"，而且此便進 入一NAND閘G2。供改變幫浦操作的一時脈信號〇5(：便會 進入NAND閘G2的另一輸入端。因此，當選取區塊時，時 脈信號OSC便會經由NAND閘G2而提供给傳輸開關電路 42。因此，傳輸開關電路42可透過充電幫浦功能而將—電 -16- 本紙張&度適闬中國國家標準（CNS)A4規格（210x297公釐） * 〆 -----1----- --- --- (請先閱讀背面之注帝？事項再填寫本頁) 訂- -線. 444377 經濟部智慧財產局員工消費合作社印製 A7 B7 - I II I _ 五、發明說明（M ) 壓VRDEC+df(dr : — NMOS電晶體QN9的臨界電壓）傳送給 端點TR。透過驅動傳送給端點tr的電壓，一字線驅動級 43的電晶禮會導通β因此，提供給字線控制端cG0至CG7 及選擇閘端SGD和SGS的一必要驅動電壓可提供給字線WL 及選擇閘線SGD1和SGD2，而不會降低它的電位。 圖5係顯示圖1所示的選擇區塊偵測電路丨2結構。選擇區 塊偵測電路12分別具有在單元陣列丨匕和i r中提供相同結 構之偵測電路I2L和12R。該等偵測電路12L和12R之其中 每一偵測電路具有一 NMOS電晶體QN22，用以偵測單元陣 列每一區塊的該等共同匯流排BUSL和BUSR之其中對應一 共同匯流排放電是否出現；及一閂閘5 1，用以保持偵測結 果。該等偵測電路12L和12R之其中每一偵測電路是透過時 序控制信號EBSEN0和EBSEN2的控制，而該等時序控制信 號是在資料消去期間從消去控制電路8產生，以連續變成 每個取回迴路"H"，並且透過一時序控制信號EBSENEn在 最後時序每個迴路上關閉電路。 在決定取回操作開始的時序控制信號EBSEN0變成"H"之 前，一 PMOS電晶體QP21會保持導通，而且共同匯流排 BUSL和BUSR會充電成"H" (=VCC)。此時，NMOS電晶體 QN22會保持導通。在取回操作期間，控制信號 EBSENEn=”H"。如果時序信號EBSEN0在每個取回迴路先 變成"H"，PMOS電晶體QP21便會關閉，而且共同匯流排 BUSL和BUSR的充電操作便會停止。同時地，一 NOR閘 G12的輸出會變成·_Η”，所以NMOS電晶體QN23會導通，以 •17- ^紙張尺度適用+國國家標準（CNS)A4規格（210 * 297公爱） .!!!------f , (請先閱讀背面之注意事項再填寫本頁) * .線. 444377 A7 _____B7____ 五、發明說明（15 ) 便將閂閘5 1的節點N3重置為，，L" (=VSS)= (請先閱讀背面之注意事項再填寫本頁) 然後，當時序控制信號EBSEN 2變成” Η"時，一 NAND閘 G11的輸出會變成"L"，所以NMOS電晶體QN21會導通β因 此，閂閘5 1的資料便可根據共同匯流排BUSL和BUSR的放 電是否出現而決定。即是，如果未選取區塊，共同匯流排 BUSL或BUSR便會保持"Η1，，而且兩NMOS電晶體QN21和 QN22會導通，所以閂閘5 1的節點Ν3會變成"Η"。因此，兩 控制信號VBLKLn和VBLKRn會變成"Η"，而且此表示區塊 是未選取。如果區塊未選取，閂閘5 1的節點N3便會保存 ，丨 L"。 而且，兩偵測電路12L和12R的輸出重合可透過一重合偵 測電路12S而偵測，而該重合偵測電路具有一 NAND閘 G13。當兩控制信號VBLKLn和VBLKRn是"H"時，為"H"的 一控制信號VBLKSUMn可被輸出。即是，控制信號 VBLKSUMn="H_'表示兩取回區塊是未選取。 經濟部智慧財產局員工消費合作社印製 在此較佳具體實施例中，在資料消去之後的確認操作中 的消去區塊取回可隨著左和右單元陣列1L和1R而平行同時 實施。在單元陣列1L和1R的位址ArO、Arl、, .、y\rn中， 最高有效位址Arn的”0”和” 1"係表示左和右單元陣列…和 1R，而且其他位址ArO、Ar 1、…、Arn- 1對於左和右是共 同的’所以對於消去區塊的取回而言，左和右單元陣列1 l 和1R可透過除了最高有效位址Arn之外的較低位址Ar〇至 Arn-1而平行同時實施。 圖6係顯示在此較佳具體實施例中的一資料消去操作流 •18- 本纸張尺度適用卡园囷家標準（CNS)A4規格<21〇χ 297公釐） 444377 五、發明說明（16 ) 程圖。首先，一消去區塊的位址可初始化設定成BLOCK> 4·-〆 I-----------#衣—— (請先閱讀背面之注意事項再填寫本頁) 〇 ( s 1)。此變數BLOCK是一變數，其可用於稍後實施之一 確認處理。然後，一平常的資料消去操作可被實施（S2)。 即是’以消去命令為基礎，整個消去可於一外部位址所選 取的每一區塊實施。在一預定消去時間過去之後，供一確 認操作之一取回操作便可實施（S3)。 隨著第一區塊BLOCK= 0，它註明是否只有左單元陣列1L 已在消去（S4)期間選取。如果是，確認讀出便可只隨著左 單元陣列1 L ( S7)實施。如果只有左單元陣列1 L未選取， 它便可決定是否只有右單元陣列1R已選取（S5)。如果是， 確認讀出便可隨著右單元陣列1 r ( S8)實施。 而且，如果在步驟S4和S5上的兩決定結果是否，它便可 決定左和右單元陣列1L和1R是否已同時選取（S6)。如果 是，確認讀出便可同時隨著左和右單元同陣列1L和1R ( S9) 實施。 ，線. 如果區塊BL〇CK= 0是隨著兩左和右單元陣列1L和1R而 未選取’它便可決定它是否到達最後位址（bl〇ck BLOCK= 經濟部智慧財產局員工消費合作社印" 1 023) ( S11)。如果它未到達最後位址，一消去位址便可更 新（S12) »即是，BLOCK便會計數加1。然後，來自步驟S3 的上述處理便會重複，直到區塊=1 〇23為止。. 另一方面’在確認讀出在步驟S7、S8、和S9實施之後， 它便可決定消去是否完全（S10) *如果確認讀出的決定結 果是正確，來自步騾S11的上述處理便可實施。另一方 面’如果決定的結果是否，消去與確認便會重複，直到決 -19- 本紙張尺度適用中國國家標準（CNS)A4规格（210 X 297公釐） 4443 77 A7 _ B7 五、發明說明（17 ) 定迴路數目到達一設定數目（S13)爲止。如果在迴路數目 到達設定數目之後，消去仍然是不充分，常式便會當作消 去失敗而結束。 圖7 A和7B是在此較佳具體實施例中的一EEPROM資料消 去操作時序圖。如果一區塊選擇位址要消去而且輸入一消 去執行命令，消去命令旗號ABE便會變成"H"，所以一消 去操作便會開始（11)。即是，要消去區塊的位址計數器便 會由一初始化脈衝ROWRST而設定初値，所以所有位址 ArO、Arl、...、Arn會變成"L"。同時，用以控制消去操 作之一内部信號ECLK0會變成"H”，以便開始消去操作。 在此情況較佳具體實施例中，如果輸入消去命令，兩單 元陣列1L和1R的兩選擇旗號LEFT和RIGHT會變成，，H", 所以兩單元陣列在消去操作期間是在一選定狀態》然後， 控制信號LEN會變成"H”，而且圖4的時脈反相器111是主 動’所以RDECI會隨著閂閘41所保持資料的選擇區塊而變 成1' 。在消去期間，圖4的一信號BSTON是VCC，所以 VCC可經由電晶體QN10和QN11而傳送给端子TR。因此， 字線驅動級43的所有NMOS電晶體QN12皆會導通。另一方 面，既然圖4的端子CG0至CG7的電壓透過圖1所示的字線 驅動器10而會變成0V，所以選擇區塊的字線電壓可被控制 在0V，而且其間的記憶單元會整個消去。 在消去操作方面，兩單元陣列1L和1R的區塊B0至B 1023 之一選擇性選擇區塊數目可整個消去。在一預定消去時間 過去之後’一時序信號ERCVEn便會表示消去操作的結束 -20- 未紙張尺度適用中國®家標準（CN'S)A4規格（210 X 297公釐） I-----------r— (請先閱讀背面之注意事項再填寫本頁) ' .線. 經濟部智慧財產局員工消費合作社印製 A7 4443 77 _____B7__ 五、發明說明（18 ) 是否發生，所以消去操作便可結束（t2)。 在消去操作結束之後’用以取回一消去區塊之一確認操 作可被實施。在此較佳具體貫施例的情況中，既然選擇旗 號LEFT和RIGHT在兩單元陣列il和丨汉是“H”，所以在具 有ArO至Arn- 1之其中任何一者的相同位址之左和右單元陣 列1L和1R的兩消去區塊可平行同時取回。如果完成—取回 操作’位址便可隨著時序控制信號EBSENn同步所產生的 一增量信號ROWINC而增加。 在取回之後，如果兩單元陣列的兩對應區塊未選取，來 自選擇區塊偵測電路12的兩輸出控制信號VBLKLn和 VBLKRn可透過時序控制信號EBSEN2而變成，’H”，而且 此可透過消去控制電路8而被閂控β結果，位址隨後電會 更新’以持續取回而無需確認。在圖7Α的範例中，此狀態 會持續，直到時間t2至t3爲止。 在取回之後’如果決定該等單元陣列之其中任何一單元 陣列之區塊是在一選定狀態，用以使未選定單元陣列失效 的該等控制信號UNSELL和UNSELR之其中任何一控制信號 便會變成"H，、在圖7A中，只有左單元陣列1L的的區塊在 Arl="H"的一位址（t3)上是在一選定狀態，而且共同匯流 排B U S L會放電。因此，用以使右單元陣列1 r失效之一信 號UNSELR=” Η"便可在時序控制信號EBSENEn的尾緣（t4) 上產生。結果，右單元陣列1R的選擇旗號會變成 RIGHT= " L"。在圖7B所示的時間t5之前，此狀態會持續， 右單元陣列1R會失效。在此期間，指示左單元陣列1L區塊 -21 - 本紙張尺·度適用中圉國家標準（CNS)A4 ml· (210 x 297公》) -----^----訂---------線 — ) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4443 7 7 A7 B7____ 五、發明說明（19 ) 爲失效之控制信號VBLKLn便不會升起，所以確認操作可 在只有左單元陣列1L中實施。 在圖7B的時間t5之後的位址上，左和右單元陣列1L和1R 的兩對應區塊可同時選取，而且兩共同匯流排BUSL和 BUSR會放電。在響應方面，在時間t6的時序信號 EBSENEn會降低，兩控制信號VBLKLn和VBLKRn是'· L"。 因此，控制信號VBLKSUMn亦保持在"L”（亦即，選定狀 態），而且選擇旗號LEFT和RIGHT會保持在"H"。此外，兩 控制信號UNSELL和UNSELR會保持在"L"，以表示確認准 許。因此’在選擇區塊中的確認操作可在左和右單元陣列 1L和1R中平行實施》 其後’與取回相同的確認操作會重複，直到所有的位址 ArO至Arn-Ι變成"H”爲止’亦即，在此較佳具體實施例的 情況中，直到1024個區塊在該等單元陣列丨乙和汛之其中每 一單元陣列選取爲止。 經濟部智慧財產局員工消費合作社印製 Γ—Ι-------f I (請先閱讀背面之注意事項再填寫本頁) .線 傳統上’在所有的位址ArO至Arn變成"H"之前，消去g 塊之取回及確認可被實施以完成消去操作。另一方面，在 此較佳具體實施例中，如上所述，取回可隨著由最古有效 位址Am的"H"和"L"所選定的左和右單元陣列1和二而平 行同時實施，而且變成"H"的全部位址八⑺至八^丨所需時 間是需要實施取回的時間’所以實施取回的所需時間便可 縮短爲傳統情況的一半。因此，實施整個資料消去所需時 問便可縮短。此外，當兩左和右單元陣列的對應區塊選擇 要消去時’符合它的確認操作便可同時眚故 了 X苑。此亦可縮短 -22- 4443 7 7 A7 ________ B7_______ 五、發明說明（2〇 ) 整個消去時間。 在上述的較佳具體實施例中，單元陣列的數目已是2。 然而，本發明並未對此限制°即使記憶單元陣列包含複數 可選擇單元陣列區域，可透過相同技術而平行同時取回複 數單元陣列區域，而且它可獲得相同的效果。特別是，當 單元陣列的數目增加時，實施取回所需時間的縮短效果便 可提高。 例如’圖7C係顯示一記憶單元陣列11 〇包含4個單元陣列 區域110(1)至110(4)的一情況。在圖7C中，在確認的取回 操作方面，選擇區塊偵測電路120可在消去期間持續取回 是否區塊BO、B1、…、B 1023從該等單元陣列區域11〇( υ 至〗10(4)之其中每一單元陣列區域選取。即是，與消去棋 號有關的資sfL可隨著4個區塊而同時從該等列解碼器〗12 ( 1) 至112(4)之其中每一解碼器的閂控電路41讀出，以經由共 同匯流排BUS( 1)至BUS(4)而結合在選擇區塊偵測電路 120。然後，選擇區塊侦測電路120可根據4個消去旗號而 識別區塊是否在消去期間選取。 (第二較佳具體實施例） 經濟部智慧財產局員工消費合作社印製 (請先間讀背面之注意事項再填寫本頁) 線. 如圖8A係根據本發明的一非揮發性半導體記憶裳置之第 一較佳具體實旅例方塊圖。如圖8 A所示，在此較佳具g實 施例的非揮發性半導體記憶裝置具有與上述第—較佳具體 實施例相同的結構，而且具有兩單元陣列1 L和1 R。 圖8B係顯示在第二較佳具體實施例中的一資料消去流程 圖。在此較佳具體實施例中，隨著複數單元陣列，每個陣 -23- 本紙張&度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 '4443 7 7 A7 _________B7__ 五、發明說明（21 ) 列的一消去區塊出現之取回會先發生。然後，選擇區塊之 取回及確認實施只與一單元陣列有關，其中存在該消去選 擇區塊，類似傳統情況，而且供取回選擇區塊的操作實施 係與一單元陣列無關，其中消去選擇區塊未存在。因此， 實施取回操作所需時間可縮短。 如圖8B所示’複數單元陣列的位址會以ARRA Y= 0 ( S2 1) 先初始化設定，以消去資料（S22)。這是與先前較佳具體 實施例相同，以整個消去與所有單元陣列有關的選擇區塊 資料。其後’隨著array= 〇所示的第一單元陣列，該選 擇區塊可被取回（S23)。在此選擇區塊的取回中，由在單 元陣列中每個區塊的圖4之閂閘4 1所保持的消去旗號可整 個吵取’以決定選擇區塊是否存在單元陣列。如果選擇區 塊未存在單元陣列，否便可在步驟S24決定，然後，可決 定單元陣列是否為最後的單元陣列（S25)。如果它不是最 後的單元陣列’單元陣列的位址便會更新（S26)，而且來 自步驟S 2 3的處理便會重複。因此，在消去操作期間所選 取的至少一區塊是否存在單元陣列之取回可重複，直到最 後的單元陣列取回完成為止。 如果在步驟S24決定單元陣列被選取，區塊位址BLOCK 便會初始化設定（S27)，而且當增量區塊位址時，區塊取 回與確認操作可隨著單元陣列實施。即是，選擇區塊取回 可被實施（S28)，並且決定取回區塊是否選取要消去 (S29)。如果是’確認讀出便可實施（S3〇)。如果區塊未選 取’區塊位址便會更新（S35)，而且常式會返回選擇區塊 -24- 本紙張&度適用中舀國家標準（CNS)A4規格（21〇 x四7公爱） --------訂---------線_ y (請先閱讀背面之注意事項再填寫本頁) 4443 7 7 at --- B7 五、發明說明（22 ) 取回步驟S28。在決定所有區塊取回完成（S34)之後，常式 便會進行步驟S25。 在確認讀出之後，決定消去是否完全（S3 1) 〇如果決定 的結果爲是，區塊位址便會更新（S3 5)’而且相同的取回 及確認會重複。如果確認決定爲否，消去便會重新實施 (S33) ’而且確認決定會重複。如果決定出確認決定爲 否’而且取回迴路的數目到達設定的最大値（S32)，常式 便會當作消去失敗而結束。 圖9A和9B是在此較佳具體實施例的一資料消去操作時序 围。在圖例中，單元陣列的數目是2，而且ARRAYO和 ARRAY1係分別符合在先前較佳具體實施例中陣列選擇旗 號LEFT和RIGHT。共同匯流排BUSO和BUS 1係分別符合在 先前較佳具體實施例中的共同匯流排BUSL和BUSR »此 外，一選擇區塊偵測電路丨2的結構基本上是與先前較佳具 體實施例相同。然而，當一時序控制信號進入一 PMOS電 晶體QP21用以充電及控制共同匯流排BUSO和BUS1時，比 先前較佳具體實施例中的EBSENO更慢升起的一時序控制 信號EBSENld便會取代EBSENO而使用。而且隨著其他信 號’ ” 0”和"1"可被使用，以取代在先前較佳具體實施例中 的左和右” L”和"R”之指示。 如果輸入一消去區塊的位址及—消去命令，一命令旗號 ABE會變成"H" ’而且一消去操作會開始（tl丨）。首先，一 單元陣列的位址可被初始化，然後，兩單元陣列可被選取 消去。此消去操作是與先前較佳具體實施例相同，而且量 -25- 本紙張尺度適用中囤园家標準（CNS)A4規格（210 X 297公》) ri------f _ (請先間讀背面之汰意事項戽填窵本頁) ‘ --線. 經濟部智慧財產局員工消費合作社印製 4443 A7 B7 五、發明說明（23 ) 單元陣列的所有選擇區塊會整個消去。 在時間tl2，消去操作會結束。其後，該等單元陣列之其 中其中一單元陣列是未選取（ARRAY1 = UL")，而且另一單 元陣列會保持在一選定狀態（ARRAYO= _，H")，所以它可取 回’而不管一消去區塊是否存在選定狀態存在單元陣列。 然後’當時序控制信號EBSEN1變成，1 H"時，在選定單元陣 列之所有消去區塊中的列解碼器可整個選取。在圖4的電 路中’預先解碼信號PREDECi是，，H"，而且列啓動信號 RDECL(如圖9A的RDECO所示）是” H”。因此，單元陣列 ARRAY0的節點n 1是連接至共同匯流排Bus〇。此電路操作 可同時隨著在單元陣列ARRAY〇中的所有消去區塊實施， 而且在所有區塊的的消去選擇旗號内容能以接線〇R形式 而整個輸出給共同匯流排BUSO。 然後’略微從時序控制信號EBSEN1延遲，時序控制信 號EBSENld會變成"H"。因此，用以預先充電在圖5所示消 去區塊選擇電路12中的共同匯流排之pm〇S電晶體QP21會 關閉，所以一區塊偵測便可實施。即是，在先前較佳具體 實施例中，消去選擇旗號可透過時序信號EBSENO的"H，，谓 測，然而在此較佳具體實施例中，在單元陣列的消去選擇 旗號整個選取之後，充電PMOS電晶體QP21稍後便會關 閉。既然在單元陣列的消去選擇旗號會整個選定，所以此 實施可避免共同匯流排的電位受到著圖4放電路徑44的電 晶體QN4至QN6的通道電容減少，而不管未選取區塊。 如果共同匯流排BUSO放電，而時序控制信號EBSENld是 -26- 本紙張尺度適用中因國家標準（CNS)A4規格（210 X 297公釐） -——------- —--^^--- (請先閱讀背面之注意事項再填寫本頁) . -線' 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4443 77 A7 B7 五、發明說明（24 ) _，H"，在單元陣列ARRA Y0中出現的消去選擇區塊可被發 現。圖9顯示時序控制信號EBSEN1 d變成"H，·，以減少共同 匯流排BUSO的電位，所以消去區塊存在單元陣列。如果 發現到消去區塊存在單元陣列，該消去選擇區塊便可從單 元陣列取回。此是與傳統情況相同。 即是’在區塊的所有位址ArO至Arn- 1相始化設定成 "L"，區塊位址便會增量以讀取個別要消去區塊之選定旗 號。而且如果共同匯流排BUS0放電，區塊便可視爲—選 擇區塊。在圖9的範例中，其顯示傾測到具有在時間114上 ArO= H"且Ar 1至Arn_ 1 = " L"位址之區塊的情況。此時，確 認讀出的讀出是與此位址的消去選擇區塊有關。 在確認操作方面，用以控制晶片資料讀操作的時脈信號 RCLK0是第一” H”（時間tl4) »然後，在確認讀出完成之 後，結束信號RRCVEn會變成，11/，（時間tl5)。在確認之 後’假設決定具有消去位址的區塊消去是完全的。在此情 況’取回消去區塊之操作便可實施，而進一步增量區塊位 址。如果區塊的位址指示單元陣列的最後位址，增量單元 陣列的一信號ARRAYINC=，_ H”便會輸出，所以單元陣列 ARRAY0是未選取，而且下一單元陣列aRRayi會選取（時 間tl6)。其後，隨著單元陣列ARRAY1，相同的取回及確 認操作可實施。在圖9的範例所示，選擇區塊無法在陣列 ARRAY 1出現選擇區塊取回中偵測。因此，所有的消去操 作會在此時結束。 當複數消去選擇區塊未在複數單元陣列配置、及當消去 -27- 本纸張尺度適用中國國家標準（CNS)A4規格（210x297公釐） * 〆 ---------------- (請先閱讀背面之注意事項再填寫本頁) .線· 4 44 3 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（25 ) 選擇區塊集中在某西些單元陣列時，此較佳具體實施例便 會特別有效。因取回可有用地重複，而更新位址是與沒有 選擇區塊的單元陣列有關。因此’實施包括確認的消去操 作所需時間便可縮短。當單元陣列的數目增加時，此便可 有效地增加。 (第三較佳具體實施例） 除了 一選擇區塊取回步驟S23之外，第三較佳具體實施 例實質上使用與在囷8B所示第二較佳具體實施例的操作流 程相同。在整個消去複數要消去的區塊操作方面，一要消 去的區塊位址可輸入位址暫存器5。在此較佳具體實施例 中，如圖10A所示，當要消去的區塊位址輸入時，一陣列 選擇旗號保持電路101可提供用於儲存一消去區塊單元陣 列1L或1R是否出現之一陣列選擇旗號指示。 圖10B係顯示圖i〇A所示使用在一非揮發性半導體記憶裝 置的陣列選擇旗號保持電路1〇1之一結構範例。如圖1〇B所 示’陣列選擇旗號保持電路101包含閂控電路13〇及一 N〇T 問132 «問控電路13〇的數目是與單元陣列比和1R相同。在 圖10B的範例中，兩閂控電路丨3〇可提供符合在圖8 a的兩 單元陣列1L和1R。符合單元陣列1L、1 r的閂控電路丨3 〇可 在消除操作開始上以從位址暫存器/計數器5輸入的位址 Arm爲基礎而儲存已選取單元陣列丨L、1 r之資訊。如上所 述’位址Arn是位址ArnO至Arn的最重要有效位址。 圖10C顯示閂控電路13〇的一結構範例。如圖10C所示， 該問控電路130包含NAND閘130a至130c、及一 NOT閘 -28- 本紙張&度適用中固國豕標準（CNS)A4規格 (21〇 X 997公爱） -----------* "^衣--------訂·---------I ^ (請先閱讀背面之注意事項再填寫本頁) A7 4443 7 7 _B7__ 五、發明說明（26 ) 130d。 圖10D顯示重合偵測電路102的一結構範例。如圖10D所 示，重合偵測電路102包含一NOT閘102a及NAND閘102b至 1 02d。該重合偵測電路102可在取回選定陣列將位址Arn與 陣列選擇旗號ARSEL0、ARSEL1相比較。 如圖1 0A至1 0D所示*當位址Arn輸入時，一設定信號 SET是HIGH。在當設定信號SET是HIGH時的位址基礎上， 單元陣列1L ' 1R已選取的資訊可儲存在閂控電路1 3 0。一 致能信號EN係定義閂控電路130處於一致能狀態期間。該 等陣列選擇旗號ARSEL0和ARSEL1可從閂控電路130輸 出，並且輸入重合偵測電路102。 該重合偵測電路1 02可輸入位址Arn及陣列選擇旗號 ARSEL0和ARSEL1 。在取回選定陣歹U方面，重合偵測電路 102可將位址Arn與陣列選擇旗號ARSEL0和ARSEL1比較， 並且當符合包括選擇區塊的單元陣列之位址Arn輸入時， 便可輸出一偵測信號ARSEL。該偵測信號ARSEL可輸入在 圖8 A所示的消去控制電路8。 在此較佳具體實施例中，在圖8B所示流程圖的步驟S23 上，在單元陣列1L和1R中的消去選擇旗號並未整個讀出， 但是位址暫存器/計數器5會連續計數到位址Arn，而且重 合偵測電路102可將陣列選擇旗號保持電路10 1的ARSEL0 和ARSEL 1與位址Arn相比較。然後，不管一單元陣列包括 選擇區塊是否決定。其他處理的序列是與第二具體實施例 相同。 _- 29 - 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） —ill——r--------訂---------線—) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4443 7 7 A7 B7 五、發明說明（27 ) 同樣在此軚佳具體實施例中，實施包括確認的消去操作 所需時間可類似第二較佳具體實施例而縮短。 (第四較佳具體實施例） 雖然構成記憶單元陣列的複數單元陣列在先前較佳具體 實施例中透過井分開時，但是本發明並未受限於此。在第 四較佳具體貫％例中，複數單元陣列區域可在相同的井形 成。圖11A係顯示一記憶單元陣列！及一列解碼器2的結 構。圖11B係顯示在圖11A所示的一記憶單元陣列！截面 圖。 在此較佳具體實施例中，記憶單元陣列丨並未實際由井 分開。如圖11B所示，一n型井NW3是在一 p型半導體基材 ss表面上形成，而且一 p型井PW3是在n型井NW3表面上形 成。記憶單兀陣列1是在此單一 p型井pw3上形成。然而， 圮憶單元陣列1係透過高於一區塊位址而分成複數單元陣 列區域。明確而X，具有八⑺至Ar24位址之一 256Mb裝置範 例將會描述。在此情況，記憶單元陣列丨係透過最高有效 位址Ar24的1’L"和，'H”而分成如圖UA所示之一較高單元陣 列區域1A及一較低單元陣列區域1B，其假設位址斛丨斗至
Ar24是區塊位址。位元線可在記憶單元陣列i的所有區塊 上持續提供。 在由位址分開的較高及較低單元陣列區域1A和1B中，在 資料消去在相對單元陣列區域丨八和1B的所有區塊上提供 之後’共同匯流排BUS0和BUS 1可用於隨著較髙及較低單 疋陣列區域丨A和1B而平行同時實施區塊取回。共同匯流 排BUSO和BUS1係符合在第一較佳具體實施例的左和右單 •30 木紙張又度通用中國國家標準（CNS)A4規格（210x297公犮 iil·______ri (請先閱讀背面之注.t事項再填寫本頁) 訂· -線- 經濟部智慧財產局員工消費合作社印製 4443 A7 B7 五、發明說明（28 ) 元陣列區域中提供的共同匯流排BUSL和BUSR。 ^--------------- (請先閱讀背面之注意事項再填寫本頁) 列解碑器2基本上具有與第一較佳具體實施例相同的結 構’而且如圖4所示而形成。列解碼器2的該等區塊解碼部 分RDO、RD1、· . .、RD2047之其中每一區塊解碼部分提供 一閃閘41 ’其係當作一消去旗號保持電路使用；及一放電 路徑44 ’其係受到閂閘41保持的資料所控制；一輸入區塊 位址及一時序信號，用以選擇性放電該等共同匯流排 BUSO和BUS 1。詳細的結構是在圖4顯示。放電路徑44係連 接至在較高單元陣列區域丨A的共同匯流排BUSO、及在較 低單元陣列區域IB的共同匯流排Bus 1。 .線- 爲了要在區塊取回期間監督共同匯流排BUSO和BUS 1的 ” H”和” L ’ 一選擇區塊偵測電路12可在該等共同匯流排 BUSO和BUS 1之其中每一共同匯流排中提供。類似第一較 佳具體實施例。該選擇區塊偵測電路12具有與圖5相同的 結構。取回結果可當作信號VBLKAn和VBLKBn (對應於在 第一較佳具體實施例中的VBLKLn和VBLKRn)輸出，以指 示每個單元陣列區域的選擇區塊是否出現。 經濟部智慧財產局員工消費合作社印^? 同樣在此較佳具體實施例中，除了消去區塊取回之外的 其他操作可照常實施。例如，資料消去可實施，如此便可 消去每個區塊的多區塊。在要消去的消去方塊取回開始之 後’最高有效位址便可多重選取，而且Ar24及其互補信號 Ar24n可同時變成"H”。因此’取回可平行同時在位址Ar〇 至Ar23所選取該等單元陣列區域丨八和13之其中每一單元 陣列區域的每兩區塊上實施。區塊取回的結果可透過選擇 -31 - 本紙張又度適用中舀國家標準（CNS)A4規格（210x297公髮） 4443 ?7 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（29 ) 區塊偵測電路12偵測及輸出。根據輸出信號VBLKA和 VBLKB，消去確認可被實施。 围12係顯示在此較佳具體實施例中的—資料消去操作流 程圖。既然基本操作相同於圖6所示的第一較佳具體實施 例’所以來自圖6的不同點將會在下面描述。在選擇區塊 取回中，決定在第一較佳具體實施例的右和左單元陣列選 擇之步驟S4至S6係對應於決定在此較佳具體實施例的較高 和較低單元陣列選擇之步驟S4，至S6, β如果在步驟S6，決 定較高與較低單元陣列區域1Α和1Β可同時選取，確認操 作便不能同時實施’既然較高和較低單元陣列丨A和丨B普 過使用位元線與感測放大器，所以確認操作可連續逐一實 施。 首先，具有Ar24= " L”的一位址之單元陣列區域丨A可被確 認（步驟S91)，而且確認可被決定（步驟S92)。如果決定爲 否，常式便會進行步驟S13。如果決定爲是’具有 Ar24="H’_的一位址之較低單元陣列區域〗B便可確認（步驟 S93)。隨後的操作是與第一較佳具體實施例相同。 口如上所述，根據此較佳具體實施例’即使記憶單元陣列 疋以單一井形成，如果供取回區塊的共同匯流排是在由記 憶單元陣列位址所分開的複數單元陣列區域提供，區塊的 取回便可隨著複數單元陣列區域而同時在平行實，所以可 加速資料消去操作。 圖13係顯示暫存器1223和丨22b的一範例，該等暫存器可 供保持一旗號以指示在該等單元陣列區域之其中每一單元 -----------'w^衣·--- l· I I I ^ ·111111!1 I ^ (請先閱讀背面之注t事項再填寫本頁)
4^43 7 7
五、發明說明（30 ) 陣列區域中是否出現一選擇區塊，而且該等暫存器可提供 給在圖11A所示選擇區塊偵測電路12之每個共同匯流排的 偵測電路提供12a和12b ^如果提供旗號暫存器i22a ⑽，可更有效實施區塊的取回。即是，既然連續區塊時 常可在多區塊消去中消去’所以要消去的消去區塊便時常 集中在該等單70陣列區域之其中任何一單元陣列區域。在 此一情況，旗號=”1"可設定給該等旗號暫存器122a#l22b 之其中一旗號暫存器，而該等旗號暫存器係符合包括區塊 之單元陣列區域β因此，要消去的消去區塊取回便可隨著 只保持旗號="1"的單元陣列區域可實施。因此，它不需要 實施區塊的無用取回，所以它可更快速實施，並且減少電 功率消耗。 本發明應未局限於上述較佳具體實施例，例如，本發明 不僅可運用於NAND類型EEPPROMS微秒，而且本發明亦 可運用於NOR類型、DIN0R類型 '及能整個消去所要消去 複數消去區塊之其他類型的EEPROMs微秒。 如上所述，根據本發明，在資料消去及縮短實施整個資 料消去所需時間之後，可提供縮短實施確認操作選擇區塊 取回所需時間的一 EEPR0M。 ------------W 裝--- (請先閱讀背面之泫意事項再填寫本頁) -線 經濟部智慧財產局員工消費合作社印製 -33- 本紙張&度適用中固囤家標準（CNS)A4規格（210 X 297公釐>