KR100672992B1 - 반도체 메모리 장치의 동작 방법 - Google Patents

반도체 메모리 장치의 동작 방법 Download PDF

Info

Publication number
KR100672992B1
KR100672992B1 KR1020050000560A KR20050000560A KR100672992B1 KR 100672992 B1 KR100672992 B1 KR 100672992B1 KR 1020050000560 A KR1020050000560 A KR 1020050000560A KR 20050000560 A KR20050000560 A KR 20050000560A KR 100672992 B1 KR100672992 B1 KR 100672992B1
Authority
KR
South Korea
Prior art keywords
memory device
command
semiconductor memory
address
register
Prior art date
Application number
KR1020050000560A
Other languages
English (en)
Other versions
KR20060080287A (ko
Inventor
마성훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050000560A priority Critical patent/KR100672992B1/ko
Priority to JP2005333063A priority patent/JP2006190445A/ja
Priority to US11/321,610 priority patent/US7274585B2/en
Priority to DE102006000883A priority patent/DE102006000883A1/de
Publication of KR20060080287A publication Critical patent/KR20060080287A/ko
Application granted granted Critical
Publication of KR100672992B1 publication Critical patent/KR100672992B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B39/00—Locking of screws, bolts or nuts
    • F16B39/22—Locking of screws, bolts or nuts in which the locking takes place during screwing down or tightening
    • F16B39/24—Locking of screws, bolts or nuts in which the locking takes place during screwing down or tightening by means of washers, spring washers, or resilient plates that lock against the object
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B13/00—Dowels or other devices fastened in walls or the like by inserting them in holes made therein for that purpose
    • F16B13/04—Dowels or other devices fastened in walls or the like by inserting them in holes made therein for that purpose with parts gripping in the hole or behind the reverse side of the wall after inserting from the front
    • F16B13/08—Dowels or other devices fastened in walls or the like by inserting them in holes made therein for that purpose with parts gripping in the hole or behind the reverse side of the wall after inserting from the front with separate or non-separate gripping parts moved into their final position in relation to the body of the device without further manual operation
    • F16B13/0866—Dowels or other devices fastened in walls or the like by inserting them in holes made therein for that purpose with parts gripping in the hole or behind the reverse side of the wall after inserting from the front with separate or non-separate gripping parts moved into their final position in relation to the body of the device without further manual operation with prongs penetrating into the wall of the hole by a retractile movement of a threaded member
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B43/00—Washers or equivalent devices; Other devices for supporting bolt-heads or nuts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 연속 동작을 수행하는 반도체 메모리 장치의 동작 방법에 관한 것이다. 본 발명에 따른 반도체 메모리 장치의 동작 방법은 제 1 동작의 실행 단계에서 제 2 동작을 수행하기 위한 어드레스를 셋업한다. 그리고 제 2 동작의 실행 단계에서 제 3 동작을 수행하기 위한 어드레스를 셋업한다. 본 발명에 다른 반도체 메모리 장치의 동작 방법은 연속적인 동작을 수행할 때 전체 동작 시간을 줄일 수 있다.

Description

반도체 메모리 장치의 동작 방법 {OPERATION METHOD OF SEMICONDUCTOR MEMORY DEVICE}
도 1은 일반적인 반도체 메모리 장치의 동작 방법을 보여주는 개념이다.
도 2는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 동작 방법을 보여주는 도면이다.
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 반도체 메모리 장치의 동작 방법에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 데이터를 저장해 두고 필요할 때 꺼내어 읽어볼 수 있는 기억장치이다. 반도체 메모리 장치는 크게 램(Random Access Memory; RAM)과 롬(Read Only Memory; ROM)으로 나눌 수 있다. 램(RAM)은 전원이 끊어지면 저장된 데이터가 소멸되는 휘발성 메모리 장치(volatile memory device)이다. 롬(ROM)은 전원이 끊어지더라도 저장된 데이터가 소멸되지 않는 불휘발성 메모리(nonvolatile memory device)이다. 램(RAM)은 DRAM(Dynamic RAM), SRAM(Static RAM) 등을 포함한다. 롬(ROM)은 PROM(Programmable ROM), EPROM(Erasable PROM), EEPROM(Electrically EPROM), 플래시 메모리 장치(flash memory device) 등을 포함한다. 플래시 메모리 장치는 낸드 플래시 메모리 장치(NAND flash memory device)와 노아 플래시 메모리 장치(NOR flash memory device) 등으로 구분된다.
도 1은 일반적인 반도체 메모리 장치의 동작 방법을 보여주기 위한 개념도이다. 예로서, 반도체 메모리 장치는 연속적으로 3번의 동작(operation)을 수행한다고 가정한다.
먼저, 제 1 동작(operation1)이 수행된다. 제 1 동작(operation1)을 수행하기 위한 제 1 어드레스(ADD1)가 반도체 메모리 장치 내에 있는 어드레스 레지스터에 셋업(setup)된다. 상기 제 1 어드레스(ADD1)가 셋업된 다음에, 커맨드 레지스터에 제 1 동작을 수행하기 위한 제 1 커맨드(CMD1)가 셋업된다. 제 1 커맨드가 셋업된 다음에, 제 1 커맨드에 따라 제 1 동작이 실행(EXE1)된다.
다음에, 제 1 동작이 종료된 다음에, 제 2 동작(operation2)이 수행된다. 제 1 동작과 마찬가지로, 제 2 동작(operation2)을 수행하기 위한 제 2 어드레스(ADD2) 및 제 2 커맨드(CMD2)가 셋업된다. 그리고 제 2 커맨드에 따라 제 2 동작이 실행(EXE2)된다.
다음에, 제 2 동작이 종료된 다음에, 제 3 동작(operation3)이 수행된다. 제 3 동작은 제 1 및 제 2 동작과 동일한 방법에 의해 수행된다.
종래의 반도체 메모리 장치의 동작 방법은 제 1 동작(operation1)이 종료된 다음에 제 2 동작(operation2)을 시작하고, 제 2 동작(operation2)이 종료된 다음 에 제 3 동작(operation3)을 시작한다. 따라서, 연속적인 동작들을 수행하는 반도체 메모리 장치에 있어서, 종래의 방법은 전체 동작 시간이 너무 길어진다는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 연속 동작을 수행하는 반도체 메모리 장치에서 전체 동작 시간을 줄이는 동작 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 메모리 장치의 동작 방법은, a) 어드레스 레지스터에 제 1 동작을 실행하기 위한 어드레스를 셋업하는 단계; b) 커맨드 레지스터에 상기 제 1 동작을 실행하기 위한 커맨드를 셋업하는 단계; 및 c) 상기 커맨드에 따른 상기 제 1 동작을 실행하는 동안에, 상기 어드레스 레지스터에 상기 제 2 동작을 실행하기 위한 어드레스를 셋업하는 단계를 포함한다.
이 실시예에 있어서, d) 상기 제 1 동작이 종료된 다음에, 상기 커맨드 레지스터에 상기 제 2 동작을 실행하기 위한 커맨드를 셋업하는 단계를 더 포함한다.
이 실시예에 있어서, e) 상기 제 2 동작을 실행하기 위한 커맨드에 따른 제 2 동작을 실행하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 반도체 메모리 장치는 플래시 메모리 장치인 것을 특징으로 한다.
본 발명에 따른 반도체 메모리 장치의 동작 방법의 다른 일면은, a) 제 1 어 드레스 레지스터에 제 1 동작을 실행하기 위한 어드레스를 셋업하는 단계; b) 커맨드 레지스터에 상기 제 1 동작을 실행하기 위한 커맨드를 셋업하는 단계; 및 c) 상기 커맨드에 따른 제 1 동작을 실행하는 동안에, 제 2 어드레스 레지스터에 제 2 동작을 실행하기 위한 어드레스를 셋업하는 단계를 포함한다.
이 실시예에 있어서, d) 상기 제 1 동작이 종료된 다음에, 상기 커맨드 레지스터에 상기 제 2 동작을 실행하기 위한 커맨드를 셋업하는 단계를 더 포함한다.
이 실시예에 있어서, e) 상기 제 2 동작을 실행하기 위한 커맨드에 따른 제 2 동작을 실행하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 반도체 메모리 장치는 플래시 메모리 장치인 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 동작 방법을 보여주기 위한 개념도이다. 도 2를 참조하면, 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 동작 방법은 연속적으로 3번의 동작(operation)을 수행한다. 여기에서, 반도체 메모리 장치는 플래시 메모리 장치라고 가정한다. 그리고 제 1 동작(operation1)은 읽기 동작(read operation), 제 2 동작(operation2)은 쓰기 동작(write operation), 그리고 제 3 동작은 소거 동작(erase operation)이라고 가정한다.
먼저, 읽기 동작(read operation)에 해당하는 제 1 동작(operation1)이 수행된다. 도 2를 참조하면, 읽기 동작(read operation)을 수행하기 위한 제 1 어드레스(ADD1)가 플래시 메모리 장치 내에 있는 어드레스 레지스터에 셋업(setup)된다. 상기 제 1 어드레스(ADD1)가 셋업된 다음에, 커맨드 레지스터에 읽기 동작을 수행하기 위한 읽기 커맨드(read command)가 셋업된다. 읽기 커맨드가 셋업된 다음에, 플래시 메모리 장치는 읽기 커맨드에 따라 읽기 동작을 실행(EXE1)한다.
본 발명의 실시예에 따른 플래시 메모리 장치의 동작 방법은, 읽기 동작을 실행(EXE1)하는 동안에, 상기 어드레스 레지스터에 쓰기 동작(write operation)에 해당하는 제 2 동작(operation2)을 수행하기 위한 제 2 어드레스(ADD2)가 셋업된다.
상기 제 2 어드레스(ADD2)가 셋업되고, 읽기 동작(read operation)이 종료된 다음에, 커맨드 레지스터에 쓰기 동작(write operation)을 실행하기 위한 쓰기 커맨드(write command)가 셋업된다. 쓰기 커맨드가 셋업된 다음에, 플래시 메모리 장치는 쓰기 커맨드에 따라 쓰기 동작을 실행(EXE2)한다.
쓰기 동작을 실행(EXE2)하는 동안에, 어드레스 레지스터에 소거 동작(erase operation)에 해당하는 제 3 동작(operation3)을 수행하기 위한 제 3 어드레스(ADD3)가 셋업된다. 상기 제 3 어드레스(ADD3)가 셋업되고, 소거 동작(erase operation)이 종료된 다음에, 커맨드 레지스터에 소거 동작(erase operation)을 실행하기 위한 소거 커맨드(erase command)가 셋업된다. 소거 커맨드가 셋업된 다음에, 플래시 메모리 장치는 소거 커맨드에 따라 소거 동작을 실행(EXE3)한다.
본 발명에 따른 반도체 메모리 장치의 동작 방법은 제 1 동작(operation1)의 실행(EXE1) 단계에서 제 2 동작(operation2)을 수행하기 위한 제 2 어드레스(ADD2)를 셋업한다. 그리고 제 2 동작(operation2)의 실행(EXE2) 단계에서 제 3 동작(operation3)을 수행하기 위한 제 3 어드레스(ADD3)를 셋업한다. 따라서, 연속적인 동작들을 수행하는 본 발명에 따른 반도체 메모리 장치의 동작 방법은 전체 동작 시간을 줄일 수 있다.
또한, 본 발명에 따른 반도체 메모리 장치의 동작 방법에서, 제 2 어드레스(ADD2)를 셋업하는 제 2 어드레스 레지스터는 제 1 어드레스를 셋업하는 제 1 어드레스 레지스터와 서로 별개로 존재할 수 있다. 즉, 제 1 동작이 실행되는 동안에 제 2 동작을 수행하기 위한 어드레스 셋업은 제 1 어드레스 레지스터와 다른 제 2 어드레스 레지스터에서 수행된다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 따른 반도체 메모리 장치의 동작 방법은 전 단계의 동작을 실행하는 동안에 다음 단계의 어드레스를 셋업하기 때문에, 연속 동작을 수행하는 반도체 메모리 장치의 전체 동작 시간을 줄일 수 있다.

Claims (8)

  1. 반도체 메모리 장치의 동작 방법에 있어서:
    a) 어드레스 레지스터에 제 1 동작을 실행하기 위한 어드레스를 셋업하는 단계;
    b) 커맨드 레지스터에 상기 제 1 동작을 실행하기 위한 커맨드를 셋업하는 단계; 및
    c) 상기 커맨드에 따른 상기 제 1 동작을 실행하는 동안에, 상기 어드레스 레지스터에 상기 제 2 동작을 실행하기 위한 어드레스를 셋업하는 단계를 포함하는 동작 방법.
  2. 제 1 항에 있어서,
    d) 상기 제 1 동작이 종료된 다음에, 상기 커맨드 레지스터에 상기 제 2 동작을 실행하기 위한 커맨드를 셋업하는 단계를 더 포함하는 동작 방법.
  3. 제 2 항에 있어서,
    e) 상기 제 2 동작을 실행하기 위한 커맨드에 따른 제 2 동작을 실행하는 단계를 더 포함하는 동작 방법.
  4. 제 1 항에 있어서,
    상기 반도체 메모리 장치는 플래시 메모리 장치인 것을 특징으로 하는 동작 방법.
  5. 반도체 메모리 장치의 동작 방법에 있어서:
    a) 제 1 어드레스 레지스터에 제 1 동작을 실행하기 위한 어드레스를 셋업하는 단계;
    b) 커맨드 레지스터에 상기 제 1 동작을 실행하기 위한 커맨드를 셋업하는 단계; 및
    c) 상기 커맨드에 따른 제 1 동작을 실행하는 동안에, 제 2 어드레스 레지스터에 제 2 동작을 실행하기 위한 어드레스를 셋업하는 단계를 포함하는 동작 방법.
  6. 제 5 항에 있어서,
    d) 상기 제 1 동작이 종료된 다음에, 상기 커맨드 레지스터에 상기 제 2 동작을 실행하기 위한 커맨드를 셋업하는 단계를 더 포함하는 동작 방법.
  7. 제 6 항에 있어서,
    e) 상기 제 2 동작을 실행하기 위한 커맨드에 따른 제 2 동작을 실행하는 단계를 더 포함하는 동작 방법.
  8. 제 5 항에 있어서,
    상기 반도체 메모리 장치는 플래시 메모리 장치인 것을 특징으로 하는 동작 방법.
KR1020050000560A 2005-01-04 2005-01-04 반도체 메모리 장치의 동작 방법 KR100672992B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050000560A KR100672992B1 (ko) 2005-01-04 2005-01-04 반도체 메모리 장치의 동작 방법
JP2005333063A JP2006190445A (ja) 2005-01-04 2005-11-17 半導体メモリ装置の動作方法
US11/321,610 US7274585B2 (en) 2005-01-04 2005-12-29 Methods of operating integrated circuit memory devices
DE102006000883A DE102006000883A1 (de) 2005-01-04 2006-01-04 Betriebsverfahren für ein Speicherbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050000560A KR100672992B1 (ko) 2005-01-04 2005-01-04 반도체 메모리 장치의 동작 방법

Publications (2)

Publication Number Publication Date
KR20060080287A KR20060080287A (ko) 2006-07-10
KR100672992B1 true KR100672992B1 (ko) 2007-01-24

Family

ID=36599614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050000560A KR100672992B1 (ko) 2005-01-04 2005-01-04 반도체 메모리 장치의 동작 방법

Country Status (4)

Country Link
US (1) US7274585B2 (ko)
JP (1) JP2006190445A (ko)
KR (1) KR100672992B1 (ko)
DE (1) DE102006000883A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7280398B1 (en) * 2006-08-31 2007-10-09 Micron Technology, Inc. System and memory for sequential multi-plane page memory operations
TWI421871B (zh) * 2009-11-27 2014-01-01 Macronix Int Co Ltd 定址一記憶積體電路之方法與裝置
US8543758B2 (en) * 2011-05-31 2013-09-24 Micron Technology, Inc. Apparatus including memory channel control circuit and related methods for relaying commands to logical units
KR102025088B1 (ko) * 2012-09-03 2019-09-25 삼성전자 주식회사 메모리 컨트롤러 및 상기 메모리 컨트롤러를 포함하는 전자장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000348492A (ja) 1999-04-02 2000-12-15 Toshiba Corp 不揮発性半導体記憶装置及びそのデータ消去制御方法
JP2003233998A (ja) 2002-01-15 2003-08-22 Samsung Electronics Co Ltd Ｎａｎｄフラッシュメモリ装置
JP2004206856A (ja) 2002-12-24 2004-07-22 Hynix Semiconductor Inc ライト保護領域を備えた不揮発性メモリ装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825710A (en) * 1997-02-26 1998-10-20 Powerchip Semiconductor Corp. Synchronous semiconductor memory device
KR19980073525A (ko) 1997-03-15 1998-11-05 김광호 플래시 메모리 반도체 장치의 데이터 독출 및 기입 방법
JP2000251484A (ja) * 1999-02-26 2000-09-14 Sony Corp 不揮発性半導体記憶装置
JP2001084772A (ja) 1999-09-13 2001-03-30 Toshiba Corp アドレスレジスタ回路及び半導体記憶装置
KR100368315B1 (ko) * 1999-12-28 2003-01-24 주식회사 하이닉스반도체 플래시 메모리의 어드레스 버퍼
US6549467B2 (en) * 2001-03-09 2003-04-15 Micron Technology, Inc. Non-volatile memory device with erase address register
TW539946B (en) * 2001-08-07 2003-07-01 Solid State System Company Ltd Window-based flash memory storage system, and the management method and the access method thereof
JP3851865B2 (ja) * 2001-12-19 2006-11-29 株式会社東芝 半導体集積回路
US7085866B1 (en) * 2002-02-19 2006-08-01 Hobson Richard F Hierarchical bus structure and memory access protocol for multiprocessor systems
KR100541160B1 (ko) * 2003-12-15 2006-01-10 주식회사 하이닉스반도체 고속 동작에 적합한 ｘ 주소 추출기 및 메모리

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000348492A (ja) 1999-04-02 2000-12-15 Toshiba Corp 不揮発性半導体記憶装置及びそのデータ消去制御方法
JP2003233998A (ja) 2002-01-15 2003-08-22 Samsung Electronics Co Ltd Ｎａｎｄフラッシュメモリ装置
JP2004206856A (ja) 2002-12-24 2004-07-22 Hynix Semiconductor Inc ライト保護領域を備えた不揮発性メモリ装置

Also Published As

Publication number Publication date
KR20060080287A (ko) 2006-07-10
DE102006000883A1 (de) 2006-07-13
US7274585B2 (en) 2007-09-25
US20060149912A1 (en) 2006-07-06
JP2006190445A (ja) 2006-07-20

Similar Documents

Publication Publication Date Title
US11237765B2 (en) Data writing method and storage device
US5845332A (en) Non-volatile memory, memory card and information processing apparatus using the same and method for software write protect control of non-volatile memory
KR100737913B1 (ko) 반도체 메모리 장치의 읽기 방법
KR100672105B1 (ko) 플래시 메모리 칩들을 동작시키는 방법
KR950012719A (ko) 반도체 집적회로장치
TWI626658B (zh) 記憶體裝置及其操作方法
KR100669342B1 (ko) 낸드 플래시 메모리 장치의 프로그램 방법
JP4921174B2 (ja) フラッシュメモリのデータ書込み方法
JP2012178194A (ja) 不揮発性半導体記憶装置
KR100672992B1 (ko) 반도체 메모리 장치의 동작 방법
JP2006313090A (ja) 半導体集積回路及びそのバーインテスト方法
JP2003317489A (ja) 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム
KR20120068192A (ko) 플래시 메모리 장치 및 그 동작 방법
KR100564598B1 (ko) 동기식 플래쉬 메모리장치 및 이를 동작시키는 방법
JP2007102923A (ja) 不揮発性半導体記憶装置およびそのデータ消去方法
WO2012008068A1 (ja) マイクロコントローラ及びその制御方法
KR20070048384A (ko) 메모리 맵에서 배드 블록 처리방법
JP2012146360A (ja) 半導体集積回路及び書込処理方法
JP2008146341A (ja) 不揮発性半導体記憶装置及びその処理方法
JP2006504202A (ja) メモリ構造を駆動するための方法
KR20080030213A (ko) 캐시 읽기 방법
US10891077B2 (en) Flash memory device and controlling method thereof
KR20000026010A (ko) 플래시 메모리 장치
US20120151259A1 (en) Nor Flash Memory Controller
US20080205149A1 (en) Method of programming non-volatile memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 14