KR100672105B1 - 플래시 메모리 칩들을 동작시키는 방법 - Google Patents

플래시 메모리 칩들을 동작시키는 방법 Download PDF

Info

Publication number
KR100672105B1
KR100672105B1 KR1020050086183A KR20050086183A KR100672105B1 KR 100672105 B1 KR100672105 B1 KR 100672105B1 KR 1020050086183 A KR1020050086183 A KR 1020050086183A KR 20050086183 A KR20050086183 A KR 20050086183A KR 100672105 B1 KR100672105 B1 KR 100672105B1
Authority
KR
South Korea
Prior art keywords
flash memory
memory chip
page
memory chips
operation time
Prior art date
Application number
KR1020050086183A
Other languages
English (en)
Inventor
정준섭
양중섭
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050086183A priority Critical patent/KR100672105B1/ko
Priority to CNB2005101368863A priority patent/CN100485814C/zh
Priority to US11/324,009 priority patent/US7502885B2/en
Priority to JP2006056664A priority patent/JP5017565B2/ja
Application granted granted Critical
Publication of KR100672105B1 publication Critical patent/KR100672105B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 플래시 메모리 칩들을 동작시키는 방법은 패키지 안에 적층되어 있는 N개의 플래시 메모리 칩들에 동작 명령 및 어드레스를 순차적으로 인가하는 단계; 제1 플래시 메모리 칩의 동작시간을 체크하여 동작시간이 종료되지 않았으면 순차적으로 제N 플래시 메모리 칩까지 동작시간을 체크한 후에 상기 제1 플래시 메모리 칩의 동작시간을 다시 체크하는 단계; 상기 제1 내지 제N 플래시 메모리 칩들 중 하나가 동작시간이 종료되었으면 동작 종료된 플래시 메모리 칩의 페이지가 마지막 페이지인지를 판단하는 단계; 및 상기 동작 종료된 플래시 메모리 칩의 페이지가 마지막 페이지이면 다음 플래시 메모리 칩의 동작시간을 체크하고, 마지막 페이지가 아니면 어드레스를 증가시켜서 상기 동작 종료된 플래시 메모리 칩에 동작 명령 및 증가된 어드레스를 인가한 후에 다음 플래시 메모리 칩의 동작시간을 체크하는 단계를 포함한다.
메모리 칩, 프로그램, 소거

Description

플래시 메모리 칩들을 동작시키는 방법{Method for operating flash memory chips}
도 1은 한 패키지 안에 적층되어 있는 낸드형 플래시 메모리 칩들을 나타낸 도면;
도 2a 및 도 2b는 도 2에 도시한 낸드형 플래시 메모리 칩들의 프로그램 방법을 설명하는 플로우챠트;
도 3은 본 발명에 따른 한 패키지 안에 적층되어 있는 낸드형 플래시 메모리 칩들을 동시에 동작시키는 방법을 설명하는 플로우챠트;
도 4a 및 도 4b는 도 3의 동작방법에서 낸드형 플래시 메모리 칩들을 동시에 프로그램시키는 방법을 설명하는 플로우챠트; 및
도 5a 및 도 5b는 도 3의 동작방법에서 낸드형 플래시 메모리 칩들을 동시에 소거시키는 방법을 설명하는 플로우챠트이다.
<도면의 주요 부분에 대한 부호의 설명>
F1~F4 : 낸드형 플래시 메모리 칩
본 발명은 낸드형 플래시 메모리 칩들을 동작시키는 방법에 관한 것으로, 플래시 컨트롤러가 한 패키지 안에 적층되어 있는 낸드형 플래시 메모리 칩을 동시에 병렬로 동작시키는 방법에 관한 것이다.
플래시 메모리란 전원이 차단되었을 때 데이터를 보관할 수 있는 비휘발성 메모리의 하나로 전기적으로 프로그램(program)과 소거(erase)가 가능하며, 일정 주기로 데이터(data)를 재작성하는 리프레쉬(refresh) 기능이 필요 없는 소자를 일컫는다. 여기서, 프로그램이란 데이터를 메모리 셀에 기록(write)하는 동작을 가리키며, 소거란 데이터를 메모리에서 삭제(erase)하는 동작을 가리킨다. 이러한 플래시 메모리 소자는 셀의 구조 및 동작 조건에 의해 크게 노아(NOR)와 낸드(NAND) 플래시로 나누어진다. 노아형 플래시 메모리는 각 메모리 셀의 소스가 접지단자(VSS)에 연결되어 임의의 주소에 대한 프로그램 및 소거가 가능하며, 고속 동작을 요구하는 응용분야에 주로 사용되고 있다. 반면에 낸드형 플래시 메모리는 복수의 메모리 셀들이 직렬로 연결되어 한 개의 스트링(string)을 형성하고, 하나의 워드라인에 접속되는 메모리 셀들이 하나의 페이지를 형성하는 구조로서 고집적 데이터 보관 응용분야에서 주로 사용된다.
플래시 메모리 칩들은 호스트 시스템과 데이터를 주고 받는데 있어서 플래시 메모리와 호스트 시스템 사이에 위치하는 메모리 컨트롤러를 이용한다. 이 메모리 컨트롤러는 패키지 안에 적층되어 있는 플래시 메모리 칩들과 호스트 시스템 간의 데이터 주고 받음을 관리한다.
도 1은 한 패키지 안에 적층된 낸드형 플래시 메모리들 칩 F1-F4을 나타내고, 도 2a는 낸드형 플래시 메모리 칩 F1 및 F2에 데이터를 프로그램하기 위한 신호들의 타이밍도이며, 도 2b는 낸드형 플래시 메모리 칩 F1 및 F2에 데이터를 프로그램하기 위한 플로우챠트이다. 도 2a에서 I0x는 입력신호이고, R/Bb는 프로그램 시작을 알리는 신호이다.
종래에는 메모리 컨트롤러(미도시)가 도 1에 도시한 낸드형 플래시 메모리 칩들 F1-F4를 구동함에 있어서 하나의 낸드형 플래시 메모리 칩을 각각 선택하여 구동시켰다. 따라서,두 개 이상의 낸드형 플래시 메모리 칩들(예컨대 F1, F2)을 구동할 때는 도 2b에 도시한 바와 같이 먼저 프로그램명령을 받은 낸드형 플래시 메모리 칩의 동작이 종료될 때까지 기다렸다가 두 번째 낸드형 플래시 메모리 칩을 구동하는 방식을 취했다.
이하, 도 2b를 참조하여 한 패키지 안에 적층된 2개의 낸드형 플래시 메모리 칩들을 프로그램시키는 방법을 설명하기로 한다.
우선, 첫번째 낸드형 플래시 메모리 칩 F1에 프로그램 명령 & 어드레스를 인가하여 낸드형 플래시 메모리 칩 F1을 구동시킨다(S11). 그 후에 프로그램 시간을 체크해서(S12), 프로그램 동작이 종료되었는지를 확인한다(S13). 이때, 프로그램 동작이 종료되지 않았으면 프로그램 동작이 종료될 때를 기다린 후에, 단계 S12로 되돌아가서 다시 프로그램 시간을 체크한다. 한편, 프로그램 동작이 종료되었으면, 두번째 낸드형 플래시 메모리 칩 F2에 프로그램 명령 & 어드레스를 인가하여 두번째 낸드형 플래시 메모리 칩 F2을 구동시킨다(S14). 그 다음에, 프로그램 시간을 체크해서(S15), 프로그램 동작이 종료되었는지를 확인한다(S16). 이때, 프로그램 동작이 종료되지 않았으면 프로그램 동작이 종료될 때를 기다린 후에, 단계 S15로 되돌아가서 다시 프로그램 시간을 체크한다. 한편, 프로그램 동작이 종료되었으면 낸드형 플래시 메모리 칩 F1 및 F2에 대한 모든 프로그램 동작을 종료한다.
즉, 종래에는 한 패키지 안에 적층되어 있는 낸드형 플래시 메모리 칩들을 구동함에 있어 두 개 이상의 낸드형 플래시 메모리 칩들을 동작시키려고 할 때 각 낸드형 플래시 메모리 칩의 동작이 완료되는 시점에서 그 다음 낸드형 플래시 메모리 칩을 동작시킨다.
이러한 방식에서는 먼저 프로그램 동작이 시작된 낸드형 플래시 메모리 칩의 프로그램 동작이 종료되었을 때 다음 낸드형 플래시 메모리 칩이 프로그램 동작을 수행하게 되므로, 프로그램(소거 혹은 판독) 시간이 많이 걸린다.
본 발명이 이루고자 하는 기술적 과제는 한 패키지 안에 적층되어 있는 낸드형 플래시 메모리 칩들을 그 전에 동작하고 있는 낸드형 플래시 메모리 칩의 동작이 완료될 때까지를 기다리지 않고 바로 동작시켜서 전체 동작시간을 줄이는데 있다.
상술한 목적을 달성하기 위해 안출된 본 발명의 제1 관점(aspect)에 따른 플래시 메모리 칩들을 동작시키는 방법은 패키지 안에 적층되어 있는 N개의 플래시 메모리 칩들에 동작 명령 및 어드레스를 순차적으로 인가하는 단계; 제1 플래시 메모리 칩의 동작시간을 체크하여 동작시간이 종료되지 않았으면 순차적으로 제N 플래시 메모리 칩까지 동작시간을 체크한 후에 상기 제1 플래시 메모리 칩의 동작시간을 다시 체크하는 단계; 상기 제1 내지 제N 플래시 메모리 칩들 중 하나가 동작시간이 종료되었으면 동작 종료된 플래시 메모리 칩의 페이지가 마지막 페이지인지를 판단하는 단계; 및 상기 동작 종료된 플래시 메모리 칩의 페이지가 마지막 페이지이면 다음 플래시 메모리 칩의 동작시간을 체크하고, 마지막 페이지가 아니면 어드레스를 증가시켜서 상기 동작 종료된 플래시 메모리 칩에 동작 명령 및 증가된 어드레스를 인가한 후에 다음 플래시 메모리 칩의 동작시간을 체크하는 단계를 포함한다.
또한, 상술한 목적을 달성하기 위해 안출된 본 발명의 제2 관점(aspect)에 따른 플래시 메모리 칩들을 동작시키는 방법은 (a) 패키지 안에 적층되어 있는 N개의 플래시 메모리 칩들에 순차적으로 동작 명령 및 어드레스를 인가하는 단계; (b) 첫번째 플래시 메모리 칩의 동작시간을 체크하여 상기 동작시간이 종료되지 않았으면 두번째 플래시 메모리 칩의 동작시간을 체크하고, 상기 동작시간이 종료되었으면 상기 첫번째 플래시 메모리 칩의 페이지가 마지막 페이지인지 판단하는 단계; (c) 상기 페이지가 마지막 페이지이면 상기 두번째 플래시 메모리 칩의 동작시간을 체크하고, 상기 페이지가 마지막 페이지가 아니면 상기 어드레스를 증가시켜 상기 첫번째 플래시 메모리 칩에 동작명령 및 증가된 어드레스를 인가한 후에 상기 두번째 플래시 메모리 칩의 동작시간을 체크하는 단계; (d) 상기 단계 (b) 및 (c)를 순차적으로 진행하여 N번째 플래시 메모리 칩의 동작시간을 체크할 때 상기 동작 시간이 종료되지 않았으면 단계 (b)로 되돌아가고, 상기 동작시간이 종료되었으면 상기 N번째 플래시 메모리 칩의 페이지가 마지막 페이지인지 판단하는 단계; 및 (e) 상기 페이지가 마지막 페이지이면 상기 단계 (b)로 되돌아가고, 상기 페이지가 마지막 페이지가 아니면 상기 어드레스를 증가시켜 상기 N번째 플래시 메모리 칩에 동작명령 및 증가된 어드레스를 인가한 후에 상기 (b) 단계로 되돌아가는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 동일한 참조부호는 같은 기능을 수행하는 동일 부재를 나타낸다.
도 3은 본 발명의 바람직한 실시예에 따른 플래시 메모리 장치의 동작 방법을 나타낸 것으로, 특히 한 패키지 안에 적층되어 있는 N개의 낸드형 플래시 메모리 칩들의 전체 동작속도를 향상시키기 위해 메모리 컨트롤러(미도시)에서 행해지 는 알고리즘을 나타낸다.
도 3을 참조하면, 우선 각각의 낸드형 플래시 메모리 칩 F1~Fn에 동작 명령 & 어드레스를 순차적으로 인가한다(S101-S103). 종래와 같이 먼저 동작명령을 받은 낸드형 플래시 메모리 칩의 동작이 종료되기를 기다리지 않고, 먼저 동작명령을 받은 낸드형 플래시 메모리 칩의 동작이 종료되기 전에 다음에 동작시킬 낸드형 플래시 메모리 칩에 동작 명령 & 어드레스를 인가한다.
상기와 같은 동작에 의해서 동작 명령 & 어드레스를 인가하는 동작이 다 끝났으면 제일 먼저 동작명령을 받은 첫번째 낸드형 플래시 메모리 칩 F1부터 동작시간을 체크한다(S104). 이때, 동작이 종료되지 않았으면 두 번째 낸드형 플래시 메모리 칩 F2의 동작시간을 체크하고(S109), 동작이 완료되었으면 첫번째 낸드형 플래시 메모리 칩 F1의 동작 완료된 페이지가 마지막에 해당하는 페이지인지를 체크한다(S106). 이때, 동작 완료된 첫번째 낸드형 플래시 메모리 칩 F1의 페이지가 마지막에 해당하는 페이지이면 두번째 낸드형 플래시 메모리 칩 F2의 동작시간을 체크하고(S109), 마지막 페이지가 아니면, 어드레스를 증가시켜서 다시 첫번째 낸드형 플래시 메모리 칩 F1에 동작 명령 및 증가된 어드레스를 인가한 후에(S108), 단계 S109로 가서 두번째 낸드형 플래시 메모리 칩 F1의 동작 시간을 체크한다. 어드레스를 증가시킬 때는 +1씩 순차적으로 증가시킬 수도 있고, 그 이상으로 램덤하게 증가시킬 수도 있다.
상술한 바와 같은 동작을 반복하여 마지막 N번째 낸드형 플래시 메모리 칩 Fn에 대한 동작 시간을 체크한다(S114). 이때 동작이 종료되지 않았으면 다시 단계 S104)로 되돌아가서 첫번째 낸드형 플래시 메모리 칩 F1의 동작시간을 체크하고, 동작이 종료되었으면, 동작이 종료한 N번째 낸드형 플래시 메모리 칩 Fn의 페이지가 마지막에 해당하는 페이지인지 아닌지를 체크한다(S116). 이때, 동작이 종료한 N번째 낸드형 플래시 메모리 칩 Fn의 페이지가 마지막 페이지이면 다시 단계 S104로 되돌아가서 첫번째 낸드형 플래시 메모리 칩 F1의 동작시간을 체크하고, 마지막 페이지가 아니면, 어드레스를 증가시켜서 다시 N번째 낸드형 플래시 메모리 칩 Fn에 동작 명령 및 증가된 어드레스를 인가한 후에(S118), 단계 S104로 가서 첫번째 낸드형 플래시 메모리 칩 F1의 동작 시간을 체크한다.
상술한 동작은 동작명령을 받은 모든 낸드형 플래시 메모리 칩 F1-Fn의 동작이 모두 종료될 때까지 계속해서 이루어진다. 도면에는 도시되어 있지 않지만, 단계 S106, S111, S116에서 동작이 종료한 페이지가 모두 마지막 페이지에 해당하면 모든 낸드형 플래시 메모리 칩 F1-Fn의 동작이 종료된다. 페이지 수에 따라 낸드형 플래시 메모리 칩 F1-Fn의 동작이 종료되는 시간은 다를 수 있다.
도 4a 및 도 4b는 도 3에 나타낸 동작명령이 프로그램 명령인 경우의 프로그램 동작을 나타낸 것이고, 도 5a 및 도 5b는 도 3에 나타낸 동작명령이 소거 명령인 경우의 소거 동작을 나타낸 것이다.
도 4a 및 도 5b에서 IOx는 입력신호를 나타내고, R/Bb는 프로그램 혹은 소거 시작 신호를 나타낸다.
도 4b 및 도 5b에 나타낸 프로그램 동작과 소거 동작의 플로우챠트에 대한 설명은 도 3에 나타낸 플로우챠트와 동일하므로 그에 대한 설명은 생략하기로 한 다.
도 6은 본 발명에 따라 프로그램 동작을 수행했을 때 종래와 비교해서 프로그램 성능이 향상되었음 나타낸 도표이다.
도 6을 참조하면, 종래의 노멀 페이지 프로그램 성능 10.4Mb/s이고 캐쉬 프로그램이 14.0Mb/s인 것에 반해 본 발명에 다른 페이지 프로그램의 프로그램 성능은 16.5Mb/s이고 캐쉬 프로그램 성능은 27.9Mb/s로, 본 발명은 종래보다 약 60% 이상의 프로그램 성능이 향상되었음을 알 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야에서 통상의 기술을 가진 자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면, 한 패키지 안에 적층되어 있는 낸드형 플래시 메모리 칩들을 그 전에 동작하고 있는 낸드형 플래시 메모리 칩의 동작이 완료될 때까지를 기다리지 않고 바로 동작시킬 수 있어, 마치 패키지 안에 적층되어 있는 여러개의 낸드형 플래시 메모리 칩들의 전체 동작시간이 한 낸드형 플래쉬 메모리 칩이 동작한 것과 같은 시간으로 단축시킬 수 있다.

Claims (9)

  1. 패키지 안에 적층되어 있는 N개의 플래시 메모리 칩들에 동작 명령 및 어드레스를 순차적으로 인가하는 단계;
    제1 플래시 메모리 칩의 동작시간을 체크하여 동작시간이 종료되지 않았으면 순차적으로 제N 플래시 메모리 칩까지 동작시간을 체크한 후에 상기 제1 플래시 메모리 칩의 동작시간을 다시 체크하는 단계;
    상기 제1 내지 제N 플래시 메모리 칩들 중 하나가 동작시간이 종료되었으면 동작 종료된 플래시 메모리 칩의 페이지가 마지막 페이지인지를 판단하는 단계; 및
    상기 동작 종료된 플래시 메모리 칩의 페이지가 마지막 페이지이면 다음 플래시 메모리 칩의 동작시간을 체크하고, 마지막 페이지가 아니면 어드레스를 증가시켜서 상기 동작 종료된 플래시 메모리 칩에 동작 명령 및 증가된 어드레스를 인가한 후에 다음 플래시 메모리 칩의 동작시간을 체크하는 단계를 포함하는 플래시 메모리 칩들을 동작시키는 방법.
  2. (a) 패키지 안에 적층되어 있는 N개의 플래시 메모리 칩들에 순차적으로 동작 명령 및 어드레스를 인가하는 단계;
    (b) 제1 플래시 메모리 칩의 동작시간을 체크하여 상기 동작시간이 종료되지 않았으면 제2 플래시 메모리 칩의 동작시간을 체크하고, 상기 동작시간이 종료되었 으면 상기 제1 플래시 메모리 칩의 페이지가 마지막 페이지인지 판단하는 단계;
    (c) 상기 페이지가 마지막 페이지이면 상기 제2 플래시 메모리 칩의 동작시간을 체크하고, 상기 페이지가 마지막 페이지가 아니면 상기 어드레스를 증가시켜 상기 제1 플래시 메모리 칩에 동작명령 및 증가된 어드레스를 인가한 후에 상기 제2 플래시 메모리 칩의 동작시간을 체크하는 단계;
    (d) 상기 단계 (b) 및 (c)를 순차적으로 진행하여 N번째 플래시 메모리 칩의 동작시간을 체크할 때 상기 동작 시간이 종료되지 않았으면 단계 (b)로 되돌아가고, 상기 동작시간이 종료되었으면 상기 N번째 플래시 메모리 칩의 페이지가 마지막 페이지인지 판단하는 단계; 및
    (e) 상기 페이지가 마지막 페이지이면 상기 단계 (b)로 되돌아가고, 상기 페이지가 마지막 페이지가 아니면 상기 어드레스를 증가시켜 상기 N번째 플래시 메모리 칩에 동작명령 및 증가된 어드레스를 인가한 후에 상기 (b) 단계로 되돌아가는 단계를 포함하는 플래시 메모리 칩들을 동작시키는 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 내지 제N 플래시 메모리 칩들의 페이지가 마지막 페이지인지를 판단하는 단계에서 상기 제1 내지 제N 플래시 메모리 칩들의 페이지가 모두 마지막 페이지에 해당하면 상기 제1 내지 제N 플래시 메모리 칩들의 동작을 모두 종료하는 것을 특징으로 하는 플래시 메모리 칩들을 동작시키는 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 N개의 플래시 메모리 칩들에 동작 명령 및 어드레스를 순차적으로 인가하는 단계에서, 먼저 동작 명령 및 어드레스를 인가받은 플래시 메모리 칩의 동작이 종료되기 전에 다음 구동시킬 플래시 메모리 칩에 동작명령 및 어드레스를 인가하는 것을 특징으로 하는 플래시 메모리 칩들을 동작시키는 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 내지 제N 플래시 메모리 칩들에 인가되는 동작명령은 프로그램 동작 명령, 소거 동작 명령 또는 판독 동작 명령인 것을 특징으로 하는 플래시 메모리 칩들을 동작시키는 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 내지 제N 플래시 메모리 칩들에 인가되는 동작명령은 다른 종류의 동작명령인 것을 특징으로 하는 플래시 메모리 칩들을 동작시키는 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 어드레스를 증가시켜 상기 제1 내지 N번째 플래시 메모리 칩에 동작명령 및 증가된 어드레스를 인가할 때, 그 전에 인가되었던 동작명령과 다른 종류의 동작명령을 인가하는 것을 특징으로 하는 플래시 메모리 칩들을 동작시키는 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 어드레스를 랜덤하게 증가시키는 것을 특징으로 하는 플래시 메모리 칩들을 동작시키는 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 어드레스를 하나씩 증가시키는 특징으로 하는 플래시 메모리 칩들을 동작시키는 방법.
KR1020050086183A 2005-09-15 2005-09-15 플래시 메모리 칩들을 동작시키는 방법 KR100672105B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050086183A KR100672105B1 (ko) 2005-09-15 2005-09-15 플래시 메모리 칩들을 동작시키는 방법
CNB2005101368863A CN100485814C (zh) 2005-09-15 2005-12-27 操作快闪存储器芯片的方法
US11/324,009 US7502885B2 (en) 2005-09-15 2005-12-29 Method of operating flash memory chips
JP2006056664A JP5017565B2 (ja) 2005-09-15 2006-03-02 フラッシュメモリチップを動作させる方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050086183A KR100672105B1 (ko) 2005-09-15 2005-09-15 플래시 메모리 칩들을 동작시키는 방법

Publications (1)

Publication Number Publication Date
KR100672105B1 true KR100672105B1 (ko) 2007-01-19

Family

ID=37854909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050086183A KR100672105B1 (ko) 2005-09-15 2005-09-15 플래시 메모리 칩들을 동작시키는 방법

Country Status (4)

Country Link
US (1) US7502885B2 (ko)
JP (1) JP5017565B2 (ko)
KR (1) KR100672105B1 (ko)
CN (1) CN100485814C (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383186B (zh) * 2007-09-05 2011-09-14 联咏科技股份有限公司 与非门型闪速存储器的编程方法与装置以及读取方法
US8074040B2 (en) * 2008-09-23 2011-12-06 Mediatek Inc. Flash device and method for improving performance of flash device
US11249652B1 (en) 2013-01-28 2022-02-15 Radian Memory Systems, Inc. Maintenance of nonvolatile memory on host selected namespaces by a common memory controller
US10642505B1 (en) 2013-01-28 2020-05-05 Radian Memory Systems, Inc. Techniques for data migration based on per-data metrics and memory degradation
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
US10445229B1 (en) 2013-01-28 2019-10-15 Radian Memory Systems, Inc. Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies
US9542118B1 (en) 2014-09-09 2017-01-10 Radian Memory Systems, Inc. Expositive flash memory control
US10552085B1 (en) 2014-09-09 2020-02-04 Radian Memory Systems, Inc. Techniques for directed data migration
US10552058B1 (en) 2015-07-17 2020-02-04 Radian Memory Systems, Inc. Techniques for delegating data processing to a cooperative memory controller
US10958953B2 (en) 2017-07-27 2021-03-23 Google Llc Methods, systems, and media for presenting notifications indicating recommended content
US11175984B1 (en) 2019-12-09 2021-11-16 Radian Memory Systems, Inc. Erasure coding techniques for flash memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010035775A (ko) * 1999-10-02 2001-05-07 윤종용 Ｄｒａｍ 구성을 자동 검출하는 장치 및 방법
KR20020094356A (ko) * 2001-06-11 2002-12-18 삼성전자 주식회사 이동가능한 스페어 메모리 어레이 어드레스를 갖는불휘발성 반도체 메모리 장치
US6880038B2 (en) 2000-06-06 2005-04-12 Intel Corporation Method and apparatus for predictive flash memory erase and write times
KR20050108986A (ko) * 2004-05-14 2005-11-17 주식회사 하이닉스반도체 플래쉬 메모리 소자의 페이지 프로그램 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229737B1 (en) * 1996-12-12 2001-05-08 Ericsson Inc. Method and apparatus for initializing semiconductor memory
US6798696B2 (en) * 2001-12-04 2004-09-28 Renesas Technology Corp. Method of controlling the operation of non-volatile semiconductor memory chips
JP2003233994A (ja) * 2001-12-04 2003-08-22 Hitachi Ltd 不揮発性半導体メモリチップ制御方式
JP4061272B2 (ja) * 2002-01-09 2008-03-12 株式会社ルネサステクノロジ メモリシステム及びメモリカード
JP3793542B2 (ja) * 2004-12-28 2006-07-05 株式会社日立製作所 半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010035775A (ko) * 1999-10-02 2001-05-07 윤종용 Ｄｒａｍ 구성을 자동 검출하는 장치 및 방법
US6880038B2 (en) 2000-06-06 2005-04-12 Intel Corporation Method and apparatus for predictive flash memory erase and write times
KR20020094356A (ko) * 2001-06-11 2002-12-18 삼성전자 주식회사 이동가능한 스페어 메모리 어레이 어드레스를 갖는불휘발성 반도체 메모리 장치
KR20050108986A (ko) * 2004-05-14 2005-11-17 주식회사 하이닉스반도체 플래쉬 메모리 소자의 페이지 프로그램 방법

Also Published As

Publication number Publication date
JP2007080474A (ja) 2007-03-29
JP5017565B2 (ja) 2012-09-05
CN100485814C (zh) 2009-05-06
US7502885B2 (en) 2009-03-10
CN1933024A (zh) 2007-03-21
US20070058431A1 (en) 2007-03-15

Similar Documents

Publication Publication Date Title
KR100672105B1 (ko) 플래시 메모리 칩들을 동작시키는 방법
KR100422445B1 (ko) 선택적 배속동작 모드를 갖는 불휘발성 반도체 메모리 장치
US8854885B2 (en) Apparatus and method for reduced peak power consumption during common operation of multi-nand flash memory devices
JP4061272B2 (ja) メモリシステム及びメモリカード
US7694066B2 (en) Nonvolatile memory with active and passive wear leveling
US8520436B2 (en) Programming memory devices
US8320200B2 (en) Semiconductor storage device and method of reading data therefrom
US7663924B2 (en) Non-volatile memory devices having multi-page programming capabilities and related methods of operating such devices
TWI443661B (zh) 具有多層列解碼之反及閘快閃架構
US7349256B2 (en) Flash memory devices and methods of programming the same by overlapping programming operations for multiple mats
US7589999B2 (en) Method and apparatus for programming non-volatile data storage device
US6967896B2 (en) Address scramble
EP1908077B1 (en) Improved read mode for flash memory
JP2010520571A5 (ko)
KR20080039270A (ko) 비휘발성 반도체 메모리 시스템 및 그 데이터 기입 방법
JP2012190501A (ja) 半導体記憶装置
JP4730846B2 (ja) メモリシステム
JP2006107719A (ja) 不揮発性メモリ装置及びそれのプログラム方法
TWI626658B (zh) 記憶體裝置及其操作方法
JP2012198965A (ja) 不揮発性半導体記憶装置
KR20090120675A (ko) 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법
KR20090048754A (ko) 플래시 메모리 소자 및 이의 프로그램 및 소거 방법
JP3362917B2 (ja) 半導体メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 13