JP2003233994A - 不揮発性半導体メモリチップ制御方式 - Google Patents
不揮発性半導体メモリチップ制御方式Info
- Publication number
- JP2003233994A JP2003233994A JP2002351932A JP2002351932A JP2003233994A JP 2003233994 A JP2003233994 A JP 2003233994A JP 2002351932 A JP2002351932 A JP 2002351932A JP 2002351932 A JP2002351932 A JP 2002351932A JP 2003233994 A JP2003233994 A JP 2003233994A
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- semiconductor memory
- command
- memory chip
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 不揮発性半導体メモリチップの、書き込み時
間、消去時間、読み出し時間のセクタ毎のばらつきを吸
収し、かつ、高いシーケンシャルアクセス性能を持つ、
制御方式を実現する。 【解決手段】 第１のステップで複数個のメモリに対し
書き込みコマンドを同時に入力し、第２のステップで複
数個のメモリに対し番地を指定するアドレスを同時に入
力し、第３のステップで複数のメモリの内、１つのメモ
リを選択し、選択したメモリチップに対して１つのデー
タブロックの入力と書き込み開始コマンドの入力を行
い、第３のステップを選択するチップを順次切り換えて
行う。第４のステップで、書き込み開始コマンドが終了
したことの判定とコマンドの実行結果の判定を各メモリ
に対し個別的行う。 【効果】書き込み時間、メモリセルの消去時間、チップ
内のバッファにメモリセルを読み出す時間のセクタ毎の
ばらつきを吸収し、かつ、高いシーケンシャルなアクセ
ス性能を持つ。
間、消去時間、読み出し時間のセクタ毎のばらつきを吸
収し、かつ、高いシーケンシャルアクセス性能を持つ、
制御方式を実現する。 【解決手段】 第１のステップで複数個のメモリに対し
書き込みコマンドを同時に入力し、第２のステップで複
数個のメモリに対し番地を指定するアドレスを同時に入
力し、第３のステップで複数のメモリの内、１つのメモ
リを選択し、選択したメモリチップに対して１つのデー
タブロックの入力と書き込み開始コマンドの入力を行
い、第３のステップを選択するチップを順次切り換えて
行う。第４のステップで、書き込み開始コマンドが終了
したことの判定とコマンドの実行結果の判定を各メモリ
に対し個別的行う。 【効果】書き込み時間、メモリセルの消去時間、チップ
内のバッファにメモリセルを読み出す時間のセクタ毎の
ばらつきを吸収し、かつ、高いシーケンシャルなアクセ
ス性能を持つ。
Description
【０００１】
【発明の属する技術分野】本発明は複数の不揮発性半導
体メモリチップを有する半導体記憶装置における書き込
み、消去、読み出し制御方式に関するものである。
体メモリチップを有する半導体記憶装置における書き込
み、消去、読み出し制御方式に関するものである。
【０００２】
【従来の技術】近年、携帯型パーソナルコンピュータや
携帯電話をはじめとした携帯機器が広く普及してきてい
る。携帯機器における情報蓄積メディアとして、フラッ
シュメモリをはじめとした不揮発性半導体メモリが注目
されている。
携帯電話をはじめとした携帯機器が広く普及してきてい
る。携帯機器における情報蓄積メディアとして、フラッ
シュメモリをはじめとした不揮発性半導体メモリが注目
されている。
【０００３】フラッシュメモリには、アクセス単位によ
って大きく２種類のタイプに分けられる。一方は、NOR
型のフラッシュメモリに代表され、チップ容量は数メガ
バイトと小容量であるが、バイト単位でのランダムアク
セスが可能なフラッシュメモリである。もう一方は、AN
D型やNAND型に代表され、チップ容量は数十メガバイト
以上であるが、数百バイトから数千バイトの大きさのセ
クタと呼ばれる単位でアクセスするフラッシュメモリで
ある。バイト単位でのランダムアクセス性能よりも低ビ
ットコストとシーケンシャルアクセス性能が重要である
ストレージ用途には、後者の大容量フラッシュメモリが
適している。現在、大容量フラッシュメモリを用いたカ
ードタイプの半導体記憶装置が各社から製品化されてい
る。これらでは、装置容量をより大容量にするために、
通常、複数個のフラッシュメモリチップを搭載する。図
１に半導体記憶装置を用いたシステムの一例を示す。ホ
ストシステム１は、パーソナルコンピュータやデジタル
カメラである。半導体記憶装置２は、ホストシステム１
に接続され、ホストシステム１からの指示に従って、情
報の書き込み及び読み出しを行う。半導体記憶装置２
は、半導体記憶装置を制御するためのコントローラ３、
ホストシステム１とコントローラ３の間でコマンド及び
データの授受を行うための入出力インターフェース４、
バッファメモリ５、情報を記憶するためのフラッシュメ
モリチップ６から成る。コントローラ３はホストシステ
ム１からのコマンドを解析し、その解析結果に基づいて
フラッシュメモリチップ６を制御し、情報の書き込み及
び読み出しを行う。この時、必要に応じてフラッシュメ
モリチップ６の消去も行う。
って大きく２種類のタイプに分けられる。一方は、NOR
型のフラッシュメモリに代表され、チップ容量は数メガ
バイトと小容量であるが、バイト単位でのランダムアク
セスが可能なフラッシュメモリである。もう一方は、AN
D型やNAND型に代表され、チップ容量は数十メガバイト
以上であるが、数百バイトから数千バイトの大きさのセ
クタと呼ばれる単位でアクセスするフラッシュメモリで
ある。バイト単位でのランダムアクセス性能よりも低ビ
ットコストとシーケンシャルアクセス性能が重要である
ストレージ用途には、後者の大容量フラッシュメモリが
適している。現在、大容量フラッシュメモリを用いたカ
ードタイプの半導体記憶装置が各社から製品化されてい
る。これらでは、装置容量をより大容量にするために、
通常、複数個のフラッシュメモリチップを搭載する。図
１に半導体記憶装置を用いたシステムの一例を示す。ホ
ストシステム１は、パーソナルコンピュータやデジタル
カメラである。半導体記憶装置２は、ホストシステム１
に接続され、ホストシステム１からの指示に従って、情
報の書き込み及び読み出しを行う。半導体記憶装置２
は、半導体記憶装置を制御するためのコントローラ３、
ホストシステム１とコントローラ３の間でコマンド及び
データの授受を行うための入出力インターフェース４、
バッファメモリ５、情報を記憶するためのフラッシュメ
モリチップ６から成る。コントローラ３はホストシステ
ム１からのコマンドを解析し、その解析結果に基づいて
フラッシュメモリチップ６を制御し、情報の書き込み及
び読み出しを行う。この時、必要に応じてフラッシュメ
モリチップ６の消去も行う。
【０００４】ここで、フラッシュメモリチップ６の入出
力インターフェースについて説明する。大容量フラッシ
ュメモリチップは、他のメモリと異なり、通常、アドレ
ス端子は無い。コマンド入力、アドレス入力、データ入
出力を共通のＩ／Ｏ端子を用いて、チップ毎に決められ
た手順で時分割に行うことにより、セクタへのアクセス
を行う。一般的に、大容量フラッシュメモリチップは８
ビットＩ／Ｏであり、製品の多くは２０ＭＨｚのＩ／Ｏ
クロックで動作する。大容量フラッシュメモリチップに
は、プロトコル制御用の複数の入力端子があり、これら
のＨｉｇｈ／Ｌｏｗレベルの組み合わせを変えることに
より、コマンド入力、アドレス入力、データ入出力の切
り換えを行う。
力インターフェースについて説明する。大容量フラッシ
ュメモリチップは、他のメモリと異なり、通常、アドレ
ス端子は無い。コマンド入力、アドレス入力、データ入
出力を共通のＩ／Ｏ端子を用いて、チップ毎に決められ
た手順で時分割に行うことにより、セクタへのアクセス
を行う。一般的に、大容量フラッシュメモリチップは８
ビットＩ／Ｏであり、製品の多くは２０ＭＨｚのＩ／Ｏ
クロックで動作する。大容量フラッシュメモリチップに
は、プロトコル制御用の複数の入力端子があり、これら
のＨｉｇｈ／Ｌｏｗレベルの組み合わせを変えることに
より、コマンド入力、アドレス入力、データ入出力の切
り換えを行う。
【０００５】図５４から図５９を用い大容量フラッシュ
メモリチップへのアクセス手順について具体的に説明す
る。ただし、簡単のため、プロトコル制御用信号は省略
し、アクセス手順の概念のみ示す。以下、Ｉ／Ｏバス幅
が８ビット、Ｉ／Ｏクロックが２０ＭＨｚ、コマンド入
力サイクルが１サイクル、セクタアドレス入力サイクル
が２サイクル、セクタサイズが２１１２Ｂｙｔｅのフラ
ッシュメモリチップを例に説明する。
メモリチップへのアクセス手順について具体的に説明す
る。ただし、簡単のため、プロトコル制御用信号は省略
し、アクセス手順の概念のみ示す。以下、Ｉ／Ｏバス幅
が８ビット、Ｉ／Ｏクロックが２０ＭＨｚ、コマンド入
力サイクルが１サイクル、セクタアドレス入力サイクル
が２サイクル、セクタサイズが２１１２Ｂｙｔｅのフラ
ッシュメモリチップを例に説明する。
【０００６】はじめに図５４を用い書き込みの手順につ
いて説明する。書き込みは、書き込みコマンド入力CMD
(W)、書き込みを行うセクタアドレス入力ADR、書き込み
を行う１セクタ分のデータ入力TR、書き込み開始コマン
ド入力CMD(ＳＷ)、書き込み終了待ちBUSY、ステータス
読み出しSTの手順で行う。１セクタ分のデータ入力が終
了した時点では、入力したデータは、フラッシュメモリ
チップ内のバッファに格納されただけでメモリセルへは
書き込まれない。書き込み開始コマンド入力により、は
じめて指定セクタ内の各メモリセルへの書き込みが始ま
る。フラッシュメモリチップは、同時に２つのコマンド
を処理できないので、次のコマンドを続けて入力する場
合には、書き込みコマンドが終了するのを待つ必要があ
る。また、フラッシュメモリは、使用を重ねるにつれメ
モリセルが劣化し、書き込みが正しくできないセクタが
出現してくる。従って、通常、メモリセルへの書き込み
や消去終了後に、フラッシュメモリチップのステータス
を読み出し、コマンドが正常に終了したか失敗したかを
確認する。失敗の場合、データを別のセクタへ記録しな
おす等の交替処理を行う。各処理時間は概ね、CMD(W)が
５０ｎｓ、ADRが１００ｎｓ、TRが１１０μｓ、CMD(WS)
が５０ｎｓ、BUSYが２ｍｓ、STが５０ｎｓである。
いて説明する。書き込みは、書き込みコマンド入力CMD
(W)、書き込みを行うセクタアドレス入力ADR、書き込み
を行う１セクタ分のデータ入力TR、書き込み開始コマン
ド入力CMD(ＳＷ)、書き込み終了待ちBUSY、ステータス
読み出しSTの手順で行う。１セクタ分のデータ入力が終
了した時点では、入力したデータは、フラッシュメモリ
チップ内のバッファに格納されただけでメモリセルへは
書き込まれない。書き込み開始コマンド入力により、は
じめて指定セクタ内の各メモリセルへの書き込みが始ま
る。フラッシュメモリチップは、同時に２つのコマンド
を処理できないので、次のコマンドを続けて入力する場
合には、書き込みコマンドが終了するのを待つ必要があ
る。また、フラッシュメモリは、使用を重ねるにつれメ
モリセルが劣化し、書き込みが正しくできないセクタが
出現してくる。従って、通常、メモリセルへの書き込み
や消去終了後に、フラッシュメモリチップのステータス
を読み出し、コマンドが正常に終了したか失敗したかを
確認する。失敗の場合、データを別のセクタへ記録しな
おす等の交替処理を行う。各処理時間は概ね、CMD(W)が
５０ｎｓ、ADRが１００ｎｓ、TRが１１０μｓ、CMD(WS)
が５０ｎｓ、BUSYが２ｍｓ、STが５０ｎｓである。
【０００７】次に図５５を用い消去の手順について説明
する。消去は、消去コマンド入力CMD(E)、消去を行うセ
クタアドレス入力ADR、消去開始コマンド入力CMD(Ｓ
Ｅ)、消去終了待ちBUSY、ステータス読み出しSTの手順
で行う。消去開始コマンド入力により、はじめて指定セ
クタ内の各メモリセルの消去が始まる。書き込みの場合
と同様に、フラッシュメモリチップに対し次のコマンド
を続けて入力する場合には、消去が終了するのを待つ必
要がある。書き込みと同様に、通常、メモリセルの消去
終了後に、フラッシュメモリチップのステータスを読み
出し、コマンドが正常終了であるか失敗であるかを確認
する。失敗の場合は、そのセクタを欠陥登録等の交替処
理を行う。各処理時間は概ね、CMD(E)が５０ｎｓ、ADR
が１００ｎｓ、CMD(ES)が５０ｎｓ、BUSYが１ｍｓ、ST
が５０ｎｓである。
する。消去は、消去コマンド入力CMD(E)、消去を行うセ
クタアドレス入力ADR、消去開始コマンド入力CMD(Ｓ
Ｅ)、消去終了待ちBUSY、ステータス読み出しSTの手順
で行う。消去開始コマンド入力により、はじめて指定セ
クタ内の各メモリセルの消去が始まる。書き込みの場合
と同様に、フラッシュメモリチップに対し次のコマンド
を続けて入力する場合には、消去が終了するのを待つ必
要がある。書き込みと同様に、通常、メモリセルの消去
終了後に、フラッシュメモリチップのステータスを読み
出し、コマンドが正常終了であるか失敗であるかを確認
する。失敗の場合は、そのセクタを欠陥登録等の交替処
理を行う。各処理時間は概ね、CMD(E)が５０ｎｓ、ADR
が１００ｎｓ、CMD(ES)が５０ｎｓ、BUSYが１ｍｓ、ST
が５０ｎｓである。
【０００８】次に図５６を用い読み出しの手順について
説明する。読み出しは、読み出しコマンド入力CMD(R)、
読み出しを行うセクタアドレス入力ADR、読み出し準備
待ちBUSY、データ読み出し（出力）TRの手順で行う。セ
クタアドレス入力後、フラッシュメモリチップは指定セ
クタの各メモリセルから、フラッシュメモリチップ内の
バッファへのデータ読み出しを開始する。フラッシュメ
モリチップ内のバッファへの読み出しが終了するのを待
って、フラッシュメモリチップからのデータ読み出しを
行う。各処理時間は概ね、CMD(R)が５０ｎｓ、ADRが１
００ｎｓ、TRが１１０μｓ、BUSYが５０μｓである。
説明する。読み出しは、読み出しコマンド入力CMD(R)、
読み出しを行うセクタアドレス入力ADR、読み出し準備
待ちBUSY、データ読み出し（出力）TRの手順で行う。セ
クタアドレス入力後、フラッシュメモリチップは指定セ
クタの各メモリセルから、フラッシュメモリチップ内の
バッファへのデータ読み出しを開始する。フラッシュメ
モリチップ内のバッファへの読み出しが終了するのを待
って、フラッシュメモリチップからのデータ読み出しを
行う。各処理時間は概ね、CMD(R)が５０ｎｓ、ADRが１
００ｎｓ、TRが１１０μｓ、BUSYが５０μｓである。
【０００９】フラッシュメモリチップを用いた半導体記
憶装置では、シーケンシャルアクセス性能を改善するた
め、データを複数のデータブロックに分割し、これらを
複数のフラッシュメモリチップに分散して記憶してい
る。すなわち、複数のフラッシュメモリチップに並列処
理させることにより実効的なシーケンシャルアクセス性
能を上げている。
憶装置では、シーケンシャルアクセス性能を改善するた
め、データを複数のデータブロックに分割し、これらを
複数のフラッシュメモリチップに分散して記憶してい
る。すなわち、複数のフラッシュメモリチップに並列処
理させることにより実効的なシーケンシャルアクセス性
能を上げている。
【００１０】以下、フラッシュメモリチップ数が４の時
を例に、図を用いて従来の書き込み方式について説明す
る。
を例に、図を用いて従来の書き込み方式について説明す
る。
【００１１】図５７にデータの大きさがセクタサイズ×
４の場合を例に従来の書き込み方式を時間軸上で示す。
データＤをセクタサイズと等しい大きさのデータブロッ
クＤ０からＤ３に分割し、各データブロックを異なるフ
ラッシュメモリチップに書き込む。ここでは、データブ
ロックＤ０をフラッシュメモリチップ０に、データブロ
ックＤ１をフラッシュメモリチップ１に、データブロッ
クＤ２をフラッシュメモリチップ２に、データブロック
Ｄ３をフラッシュメモリチップ３に格納する。ＣＭＤ
（Ｗ）は書き込みコマンドの入力、ＡＤＲｎは各フラッ
シュメモリチップ内に割り当てられているアドレスＡＤ
Ｒｎの入力、ＴＲ（Ｄｎ）はデータブロックＤｎの入
力、ＣＭＤ（ＷＳ）は書き込み開始コマンドの入力、Ｔ
Ｃ-ＢＵＳＹはフラッシュメモリチップに入力されたデ
ータがメモリセルに書き込まれるのに要する時間であ
る。フラッシュメモリチップ０に対して、書き込みコマ
ンド、アドレス、データブロック、書き込み開始コマン
ドを入力する。以下、順次、各フラッシュメモリチップ
に対し、書き込みコマンド、アドレス、データブロッ
ク、書き込み開始コマンドを入力する。
４の場合を例に従来の書き込み方式を時間軸上で示す。
データＤをセクタサイズと等しい大きさのデータブロッ
クＤ０からＤ３に分割し、各データブロックを異なるフ
ラッシュメモリチップに書き込む。ここでは、データブ
ロックＤ０をフラッシュメモリチップ０に、データブロ
ックＤ１をフラッシュメモリチップ１に、データブロッ
クＤ２をフラッシュメモリチップ２に、データブロック
Ｄ３をフラッシュメモリチップ３に格納する。ＣＭＤ
（Ｗ）は書き込みコマンドの入力、ＡＤＲｎは各フラッ
シュメモリチップ内に割り当てられているアドレスＡＤ
Ｒｎの入力、ＴＲ（Ｄｎ）はデータブロックＤｎの入
力、ＣＭＤ（ＷＳ）は書き込み開始コマンドの入力、Ｔ
Ｃ-ＢＵＳＹはフラッシュメモリチップに入力されたデ
ータがメモリセルに書き込まれるのに要する時間であ
る。フラッシュメモリチップ０に対して、書き込みコマ
ンド、アドレス、データブロック、書き込み開始コマン
ドを入力する。以下、順次、各フラッシュメモリチップ
に対し、書き込みコマンド、アドレス、データブロッ
ク、書き込み開始コマンドを入力する。
【００１２】フラッシュメモリチップが共通のバスに接
続されていることを利用して、ＡＤＲ０からＡＤＲ３を
同一のアドレスＡＤＲとし、書き込みコマンドの入力、
アドレスＡＤＲの入力、書き込み開始コマンドの入力
を、全チップ同時に行う方式が、特開平１１−２７３３
７０で開示されている。
続されていることを利用して、ＡＤＲ０からＡＤＲ３を
同一のアドレスＡＤＲとし、書き込みコマンドの入力、
アドレスＡＤＲの入力、書き込み開始コマンドの入力
を、全チップ同時に行う方式が、特開平１１−２７３３
７０で開示されている。
【００１３】図５８にフラッシュメモリチップ０からフ
ラッシュメモリチップ３の各フラッシュメモリチップ内
のアドレスＡＤＲ０からＡＤＲ３を消去する場合の従来
の消去方式を時間軸で示す。ＣＭＤ（Ｅ）は消去コマン
ドの入力、ＡＤＲｎは各フラッシュメモリチップ内に割
り当てられているアドレスＡＤＲｎの入力、ＣＭＤ（Ｅ
Ｓ）は消去開始コマンドの入力、ＴＣ-ＢＵＳＹはＡＤ
Ｒで指定したアドレスに対応するメモリセルの内容が消
去されるのに要する時間である。フラッシュメモリチッ
プチップ０に対して、消去コマンド、アドレス、消去開
始コマンドを入力する。以下、順次、各フラッシュメモ
リチップに対し、消去コマンド、アドレス、消去開始コ
マンドを入力する。
ラッシュメモリチップ３の各フラッシュメモリチップ内
のアドレスＡＤＲ０からＡＤＲ３を消去する場合の従来
の消去方式を時間軸で示す。ＣＭＤ（Ｅ）は消去コマン
ドの入力、ＡＤＲｎは各フラッシュメモリチップ内に割
り当てられているアドレスＡＤＲｎの入力、ＣＭＤ（Ｅ
Ｓ）は消去開始コマンドの入力、ＴＣ-ＢＵＳＹはＡＤ
Ｒで指定したアドレスに対応するメモリセルの内容が消
去されるのに要する時間である。フラッシュメモリチッ
プチップ０に対して、消去コマンド、アドレス、消去開
始コマンドを入力する。以下、順次、各フラッシュメモ
リチップに対し、消去コマンド、アドレス、消去開始コ
マンドを入力する。
【００１４】フラッシュメモリチップが共通のバスに接
続されていることを利用して、ＡＤＲ０からＡＤＲ３を
同一のアドレスＡＤＲとし、消去コマンドの入力、アド
レスの入力、消去開始コマンドの入力を、全チップ同時
に行う消去方式が、特開平１１−２７３３７０で開示さ
れている。
続されていることを利用して、ＡＤＲ０からＡＤＲ３を
同一のアドレスＡＤＲとし、消去コマンドの入力、アド
レスの入力、消去開始コマンドの入力を、全チップ同時
に行う消去方式が、特開平１１−２７３３７０で開示さ
れている。
【００１５】図５９にデータの大きさがセクタサイズ×
４の場合を例に従来の読み出し方式を時間軸上で示す。
データＤはセクタサイズと等しい大きさのデータブロッ
クＤ０からＤ３に分割され、各データブロックは異なる
フラッシュメモリチップに書き込まれている。ここで
は、データブロックＤ０はフラッシュメモリチップ０
に、データブロックＤ１はフラッシュメモリチップ１
に、データブロックＤ２はフラッシュメモリチップ２
に、データブロックＤ３はフラッシュメモリチップ３に
書き込まれている。ＣＭＤ（Ｒ）は読み出しコマンドの
入力、ＡＤＲｎはデータブロックＤｎが書き込まれてい
る各フラッシュメモリチップ内のアドレスＡＤＲｎの入
力、ＴＲ（Ｄｎ）はデータブロックＤｎの読み出し、Ｔ
Ｃ-ＢＵＳＹは入力された読み出しコマンドに応答して
各フラッシュメモリチップがデータブロックの読み出し
の準備に要する時間である。フラッシュメモリチップチ
ップ０に対して、読み出しコマンド、アドレスを入力す
る。以下、順次、各フラッシュメモリチップに対し、読
み出しコマンド、アドレスを入力する。全てのチップの
読み出し準備が完了してから、順次、各フラッシュメモ
リチップからデータブロックを読み出す。
４の場合を例に従来の読み出し方式を時間軸上で示す。
データＤはセクタサイズと等しい大きさのデータブロッ
クＤ０からＤ３に分割され、各データブロックは異なる
フラッシュメモリチップに書き込まれている。ここで
は、データブロックＤ０はフラッシュメモリチップ０
に、データブロックＤ１はフラッシュメモリチップ１
に、データブロックＤ２はフラッシュメモリチップ２
に、データブロックＤ３はフラッシュメモリチップ３に
書き込まれている。ＣＭＤ（Ｒ）は読み出しコマンドの
入力、ＡＤＲｎはデータブロックＤｎが書き込まれてい
る各フラッシュメモリチップ内のアドレスＡＤＲｎの入
力、ＴＲ（Ｄｎ）はデータブロックＤｎの読み出し、Ｔ
Ｃ-ＢＵＳＹは入力された読み出しコマンドに応答して
各フラッシュメモリチップがデータブロックの読み出し
の準備に要する時間である。フラッシュメモリチップチ
ップ０に対して、読み出しコマンド、アドレスを入力す
る。以下、順次、各フラッシュメモリチップに対し、読
み出しコマンド、アドレスを入力する。全てのチップの
読み出し準備が完了してから、順次、各フラッシュメモ
リチップからデータブロックを読み出す。
【００１６】フラッシュメモリチップが共通のバスに接
続されていることを利用して、ＡＤＲ０からＡＤＲ３が
同一の場合には、読み出しコマンドの入力、アドレスの
入力を、全チップ同時に行う読み出す方式が、特開平９
−２０４３５５と特開平１１−２７３３７０で開示され
ている。
続されていることを利用して、ＡＤＲ０からＡＤＲ３が
同一の場合には、読み出しコマンドの入力、アドレスの
入力を、全チップ同時に行う読み出す方式が、特開平９
−２０４３５５と特開平１１−２７３３７０で開示され
ている。
【００１７】
【発明が解決しようとする課題】フラッシュメモリチッ
プでは、メモリセルへの書き込み時間、メモリセルの消
去時間、メモリセルからチップ内のバッファにデータを
読み出す時間は、セクタ毎にばらつく。従来の制御方式
では、これらの時間を吸収することができない。
プでは、メモリセルへの書き込み時間、メモリセルの消
去時間、メモリセルからチップ内のバッファにデータを
読み出す時間は、セクタ毎にばらつく。従来の制御方式
では、これらの時間を吸収することができない。
【００１８】
【課題を解決するための手段】本発明は上記課題を解決
するために、書き込みに対しては、第１のステップで複
数個の不揮発性半導体メモリに対し書き込みコマンドを
同時に入力し、第２のステップで複数個の不揮発性半導
体メモリに対し番地を指定するアドレスを同時に入力
し、第３のステップで複数の不揮発性半導体メモリの
内、１つの不揮発性半導体メモリを選択し、選択した不
揮発性半導体メモリチップに対して１つのデータブロッ
クの入力と書き込み開始コマンドの入力を行い、第３の
ステップを選択するチップを順次切り換えて行う。第４
のステップで、書き込み開始コマンドが全不揮発性半導
体メモリチップにおいて終了したことを判定し、第６の
ステップで選択するチップを順次切り換えてコマンドの
実行結果を判定する。複数アドレスに書き込みを行う場
合には、上記書き込み方式を異なるアドレスに対し繰り
返す。
するために、書き込みに対しては、第１のステップで複
数個の不揮発性半導体メモリに対し書き込みコマンドを
同時に入力し、第２のステップで複数個の不揮発性半導
体メモリに対し番地を指定するアドレスを同時に入力
し、第３のステップで複数の不揮発性半導体メモリの
内、１つの不揮発性半導体メモリを選択し、選択した不
揮発性半導体メモリチップに対して１つのデータブロッ
クの入力と書き込み開始コマンドの入力を行い、第３の
ステップを選択するチップを順次切り換えて行う。第４
のステップで、書き込み開始コマンドが全不揮発性半導
体メモリチップにおいて終了したことを判定し、第６の
ステップで選択するチップを順次切り換えてコマンドの
実行結果を判定する。複数アドレスに書き込みを行う場
合には、上記書き込み方式を異なるアドレスに対し繰り
返す。
【００１９】または、第１のステップで複数個の不揮発
性半導体メモリに対し書き込みコマンドを同時に入力
し、第２のステップで複数個の不揮発性半導体メモリに
対し番地を指定するアドレスを同時に入力し、第３のス
テップで複数の不揮発性半導体メモリの内、１つの不揮
発性半導体メモリを選択し、選択した不揮発性半導体メ
モリチップに対して１つのデータブロックの入力と書き
込み開始コマンドの入力を行い、第３のステップを選択
するチップを順次切り換えて行う。第４のステップで、
書き込み開始コマンドが終了したことの判定とコマンド
の実行結果の判定を各不揮発性半導体メモリに対し個別
的行う。複数アドレスに書き込みを行う場合、２巡目以
降は、書き込みコマンドの入力、アドレスの入力を個別
的に行う。
性半導体メモリに対し書き込みコマンドを同時に入力
し、第２のステップで複数個の不揮発性半導体メモリに
対し番地を指定するアドレスを同時に入力し、第３のス
テップで複数の不揮発性半導体メモリの内、１つの不揮
発性半導体メモリを選択し、選択した不揮発性半導体メ
モリチップに対して１つのデータブロックの入力と書き
込み開始コマンドの入力を行い、第３のステップを選択
するチップを順次切り換えて行う。第４のステップで、
書き込み開始コマンドが終了したことの判定とコマンド
の実行結果の判定を各不揮発性半導体メモリに対し個別
的行う。複数アドレスに書き込みを行う場合、２巡目以
降は、書き込みコマンドの入力、アドレスの入力を個別
的に行う。
【００２０】消去に対しては、第１のステップで複数個
の不揮発性半導体メモリに対し消去コマンドを同時に入
力し、第２のステップで複数個の不揮発性半導体メモリ
に対し番地を指定するアドレスを同時に入力し、第３の
ステップで複数個の不揮発性半導体メモリに対し消去開
始コマンドを同時に入力し、第４のステップで消去開始
コマンドが全不揮発性半導体メモリチップにおいて終了
したことを判定し、第５のステップで選択するチップを
順次切り換えてコマンドの実行結果を判定する。複数ア
ドレスの消去を行う場合には、上記消去方式を異なるア
ドレスに対し繰り返す。
の不揮発性半導体メモリに対し消去コマンドを同時に入
力し、第２のステップで複数個の不揮発性半導体メモリ
に対し番地を指定するアドレスを同時に入力し、第３の
ステップで複数個の不揮発性半導体メモリに対し消去開
始コマンドを同時に入力し、第４のステップで消去開始
コマンドが全不揮発性半導体メモリチップにおいて終了
したことを判定し、第５のステップで選択するチップを
順次切り換えてコマンドの実行結果を判定する。複数ア
ドレスの消去を行う場合には、上記消去方式を異なるア
ドレスに対し繰り返す。
【００２１】または、第１のステップで複数個の不揮発
性半導体メモリに対し消去コマンドを同時に入力し、第
２のステップで複数個の不揮発性半導体メモリに対し番
地を指定するアドレスを同時に入力し、第３のステップ
で複数個の不揮発性半導体メモリに対し消去開始コマン
ドを同時に入力し、第４のステップで書き込み開始コマ
ンドが終了したことの判定とコマンドの実行結果の判定
を各不揮発性半導体メモリに対し個別的行う。複数アド
レスに書き込みを行う場合、２巡目以降は、消去コマン
ドの入力、アドレスの入力、消去開始コマンドの入力を
コマンドの実行結果の判定に続けて個別的に行う。
性半導体メモリに対し消去コマンドを同時に入力し、第
２のステップで複数個の不揮発性半導体メモリに対し番
地を指定するアドレスを同時に入力し、第３のステップ
で複数個の不揮発性半導体メモリに対し消去開始コマン
ドを同時に入力し、第４のステップで書き込み開始コマ
ンドが終了したことの判定とコマンドの実行結果の判定
を各不揮発性半導体メモリに対し個別的行う。複数アド
レスに書き込みを行う場合、２巡目以降は、消去コマン
ドの入力、アドレスの入力、消去開始コマンドの入力を
コマンドの実行結果の判定に続けて個別的に行う。
【００２２】読み出しに対しては、第１のステップで複
数個の不揮発性半導体メモリに対し読み出しコマンドを
同時に入力し、第２のステップで複数個の不揮発性半導
体メモリに対し番地を指定するアドレスを同時に入力
し、第３のステップで、全不揮発性半導体メモリチップ
において読み出し準備が終了したことを判定し、第４の
ステップで複数の不揮発性半導体メモリの内、１つの不
揮発性半導体メモリを選択し、選択した不揮発性半導体
メモリチップから１つのデータブロックの読み出しを行
い、第４のステップを選択するチップを順次切り換えて
行う。複数アドレスから読み出しを行う場合には、上記
読み出し方式を異なるアドレスに対し繰り返す。
数個の不揮発性半導体メモリに対し読み出しコマンドを
同時に入力し、第２のステップで複数個の不揮発性半導
体メモリに対し番地を指定するアドレスを同時に入力
し、第３のステップで、全不揮発性半導体メモリチップ
において読み出し準備が終了したことを判定し、第４の
ステップで複数の不揮発性半導体メモリの内、１つの不
揮発性半導体メモリを選択し、選択した不揮発性半導体
メモリチップから１つのデータブロックの読み出しを行
い、第４のステップを選択するチップを順次切り換えて
行う。複数アドレスから読み出しを行う場合には、上記
読み出し方式を異なるアドレスに対し繰り返す。
【００２３】または、第１のステップで複数個の不揮発
性半導体メモリに対し読み出しコマンドを同時に入力
し、第２のステップで複数個の不揮発性半導体メモリに
対し番地を指定するアドレスを同時に入力し、第３のス
テップで、読み出し準備が終了したことの判定を不揮発
性半導体メモリチップに対し個別的に行い、読み出し準
備ができた不揮発性半導体メモリチップから１つのデー
タブロックの読み出しを行い、第３のステップを選択す
るチップを順次切り換えて行う。複数アドレスから読み
出しを行う場合には、上記読み出し方式において、第３
のステップのデータブロックの読み出しを行った直後
に、読み出しコマンドの入力とアドレスの入力を個別的
に行う。
性半導体メモリに対し読み出しコマンドを同時に入力
し、第２のステップで複数個の不揮発性半導体メモリに
対し番地を指定するアドレスを同時に入力し、第３のス
テップで、読み出し準備が終了したことの判定を不揮発
性半導体メモリチップに対し個別的に行い、読み出し準
備ができた不揮発性半導体メモリチップから１つのデー
タブロックの読み出しを行い、第３のステップを選択す
るチップを順次切り換えて行う。複数アドレスから読み
出しを行う場合には、上記読み出し方式において、第３
のステップのデータブロックの読み出しを行った直後
に、読み出しコマンドの入力とアドレスの入力を個別的
に行う。
【００２４】
【発明の実施の形態】次に本発明の実施例について図面
を参照して説明する。
を参照して説明する。
【００２５】図１に大容量フラッシュメモリを用いた半
導体記憶装置のブロック図を示す。半導体記憶装置２は
ホストシステム１に接続して用いられ、ホストシステム
１からのコマンドに従い、情報の書き込み及び読み出し
を行う。半導体記憶装置２は、コントローラ３、入出力
インタフェース４、バッファメモリ５、複数枚のフラッ
シュメモリチップ６から成る。コントローラ３はホスト
システムからのコマンドを解析し、その解析結果に基づ
いてフラッシュメモリチップ６を制御し、情報の書き込
み、読み出し及び消去を行う。ホストシステム１とコン
トローラ２の間のコマンド及びデータの授受は、入出力
インタフェース４を介して行う。半導体記憶装置２へデ
ータを書き込む場合、ホストシステム１から受信した書
き込みデータを一度バッファメモリで受け、所定のフォ
ーマットに変換した後にフラッシュメモリチップ６への
書き込みを行う。一方、半導体記憶装置２からデータを
読み出す場合、フラッシュメモリチップ６から読み出し
た所定のフォーマットに変換されたデータを元のデータ
に戻して、バッファメモリ、入出力インターフェースを
介して、ホストシステムに出力する。フラッシュメモリ
チップ選択信号７は、アクセスするフラッシュメモリチ
ップを選択するための信号であり、任意のフラッシュメ
モリチップを複数個、同時に選択可能である。
導体記憶装置のブロック図を示す。半導体記憶装置２は
ホストシステム１に接続して用いられ、ホストシステム
１からのコマンドに従い、情報の書き込み及び読み出し
を行う。半導体記憶装置２は、コントローラ３、入出力
インタフェース４、バッファメモリ５、複数枚のフラッ
シュメモリチップ６から成る。コントローラ３はホスト
システムからのコマンドを解析し、その解析結果に基づ
いてフラッシュメモリチップ６を制御し、情報の書き込
み、読み出し及び消去を行う。ホストシステム１とコン
トローラ２の間のコマンド及びデータの授受は、入出力
インタフェース４を介して行う。半導体記憶装置２へデ
ータを書き込む場合、ホストシステム１から受信した書
き込みデータを一度バッファメモリで受け、所定のフォ
ーマットに変換した後にフラッシュメモリチップ６への
書き込みを行う。一方、半導体記憶装置２からデータを
読み出す場合、フラッシュメモリチップ６から読み出し
た所定のフォーマットに変換されたデータを元のデータ
に戻して、バッファメモリ、入出力インターフェースを
介して、ホストシステムに出力する。フラッシュメモリ
チップ選択信号７は、アクセスするフラッシュメモリチ
ップを選択するための信号であり、任意のフラッシュメ
モリチップを複数個、同時に選択可能である。
【００２６】次にフラッシュメモリチップの動作状態の
判定方式（Ｒｅａｄｙ／Ｂｕｓｙ判定方式）について説
明する。各フラッシュメモリチップは、チップの動作状
態を示すＲｅａｄｙ／Ｂｕｓｙ端子を備えている。ま
た、各フラッシュメモリチップは、チップの動作状態
（Ｒｅａｄｙ/Ｂｕｓｙ）、コマンドの実行結果（Ｆａ
ｉｌ／Ｐａｓｓ）を示すステータスレジスタを備えてい
る。本システムは、次に述べる４つのＲｅａｄｙ／Ｂｕ
ｓｙ判定方式の内、少なくとも1つ以上の判定方式を用
いることが可能である。
判定方式（Ｒｅａｄｙ／Ｂｕｓｙ判定方式）について説
明する。各フラッシュメモリチップは、チップの動作状
態を示すＲｅａｄｙ／Ｂｕｓｙ端子を備えている。ま
た、各フラッシュメモリチップは、チップの動作状態
（Ｒｅａｄｙ/Ｂｕｓｙ）、コマンドの実行結果（Ｆａ
ｉｌ／Ｐａｓｓ）を示すステータスレジスタを備えてい
る。本システムは、次に述べる４つのＲｅａｄｙ／Ｂｕ
ｓｙ判定方式の内、少なくとも1つ以上の判定方式を用
いることが可能である。
【００２７】第１のＲｅａｄｙ／Ｂｕｓｙ判定方式は全
フラッシュメモリチップのＲｅａｄｙ／Ｂｕｓｙ信号の
論理積をとった信号を用いて、フラッシュメモリチップ
のＲｅａｄｙ／Ｂｕｓｙ判定を行う方式である。本方式
では、一つ以上のフラッシュメモリチップが動作中の時
にＢｕｓｙと判定され、動作中のフラッシュメモリチッ
プを特定することはできない。
フラッシュメモリチップのＲｅａｄｙ／Ｂｕｓｙ信号の
論理積をとった信号を用いて、フラッシュメモリチップ
のＲｅａｄｙ／Ｂｕｓｙ判定を行う方式である。本方式
では、一つ以上のフラッシュメモリチップが動作中の時
にＢｕｓｙと判定され、動作中のフラッシュメモリチッ
プを特定することはできない。
【００２８】第２のＲｅａｄｙ／Ｂｕｓｙ判定方式は、
各フラッシュメモリチップのＲｅａｄｙ／Ｂｕｓｙ信号
を、コントローラ３から読み出し可能なレジスタのそれ
ぞれ独立したビットに割り当て、本レジスタを読み出す
ことにより各フラッシュメモリチップのＲｅａｄｙ／Ｂ
ｕｓｙ判定を行う方式である。本方式は、第１のＲｅａ
ｄｙ／Ｂｕｓｙ判定方式に比べ回路規模は大きいが、動
作中のフラッシュメモリチップを特定可能である。
各フラッシュメモリチップのＲｅａｄｙ／Ｂｕｓｙ信号
を、コントローラ３から読み出し可能なレジスタのそれ
ぞれ独立したビットに割り当て、本レジスタを読み出す
ことにより各フラッシュメモリチップのＲｅａｄｙ／Ｂ
ｕｓｙ判定を行う方式である。本方式は、第１のＲｅａ
ｄｙ／Ｂｕｓｙ判定方式に比べ回路規模は大きいが、動
作中のフラッシュメモリチップを特定可能である。
【００２９】第３のＲｅａｄｙ／Ｂｕｓｙ判定方式は、
第１のＲｅａｄｙ／Ｂｕｓｙ判定方式及び第２のＲｅａ
ｄｙ／Ｂｕｓｙ判定方式を組み合わせたものである。フ
ラッシュメモリチップを複数枚のフラッシュメモリチッ
プから成るグループに分ける。各グループ内のフラッシ
ュメモリチップのＲｅａｄｙ／Ｂｕｓｙ信号の論理積を
とる。グループ毎に論理積をとった信号をコントローラ
３から読み出し可能なレジスタのそれぞれ独立したビッ
トに割り当てる。本レジスタを読み出すことによりフラ
ッシュメモリチップのＲｅａｄｙ／Ｂｕｓｙ判定を行
う。本方式は、第１のＲｅａｄｙ／Ｂｕｓｙ判定方式に
比べ、回路規模は大きいが、第１のＲｅａｄｙ／Ｂｕｓ
ｙ判定方式は動作中のフラッシュメモリチップを全く特
定できないのに対し、本方式は、動作中のフラッシュメ
モリチップを含むグループを特定することができる。ま
た、本方式は、第２のＲｅａｄｙ／Ｂｕｓｙ判定方式に
比べ回路規模は小さいが、第２のＲｅａｄｙ／Ｂｕｓｙ
判定方式が動作中のフラッシュメモリチップを特定でき
るのに対し、本方式は動作中のフラッシュメモリチップ
を含むグループを特定できるが、動作中のフラッシュメ
モリチップを特定することはできない。
第１のＲｅａｄｙ／Ｂｕｓｙ判定方式及び第２のＲｅａ
ｄｙ／Ｂｕｓｙ判定方式を組み合わせたものである。フ
ラッシュメモリチップを複数枚のフラッシュメモリチッ
プから成るグループに分ける。各グループ内のフラッシ
ュメモリチップのＲｅａｄｙ／Ｂｕｓｙ信号の論理積を
とる。グループ毎に論理積をとった信号をコントローラ
３から読み出し可能なレジスタのそれぞれ独立したビッ
トに割り当てる。本レジスタを読み出すことによりフラ
ッシュメモリチップのＲｅａｄｙ／Ｂｕｓｙ判定を行
う。本方式は、第１のＲｅａｄｙ／Ｂｕｓｙ判定方式に
比べ、回路規模は大きいが、第１のＲｅａｄｙ／Ｂｕｓ
ｙ判定方式は動作中のフラッシュメモリチップを全く特
定できないのに対し、本方式は、動作中のフラッシュメ
モリチップを含むグループを特定することができる。ま
た、本方式は、第２のＲｅａｄｙ／Ｂｕｓｙ判定方式に
比べ回路規模は小さいが、第２のＲｅａｄｙ／Ｂｕｓｙ
判定方式が動作中のフラッシュメモリチップを特定でき
るのに対し、本方式は動作中のフラッシュメモリチップ
を含むグループを特定できるが、動作中のフラッシュメ
モリチップを特定することはできない。
【００３０】第４のＲｅａｄｙ／Ｂｕｓｙ判定方式は、
フラッシュメモリチップ内のステータスレジスタを読み
出すことによりＲｅａｄｙ／Ｂｕｓｙ判定を行う方式で
ある。本方式は、第１から第３のＲｅａｄｙ／Ｂｕｓｙ
判定方式のような論理積回路やレジスタ等、新たな回路
を追加する必要は無い。しかしながら、ステータスレジ
スタを読み出すためには、フラッシュメモリチップへの
ステータスレジスタ読み出しコマンドの送信、フラッシ
ュメモリチップ制御信号のステータスレジスタ読み出し
モードへの切り替え等、他の方式に比べ制御オーバーヘ
ッドが大きい。
フラッシュメモリチップ内のステータスレジスタを読み
出すことによりＲｅａｄｙ／Ｂｕｓｙ判定を行う方式で
ある。本方式は、第１から第３のＲｅａｄｙ／Ｂｕｓｙ
判定方式のような論理積回路やレジスタ等、新たな回路
を追加する必要は無い。しかしながら、ステータスレジ
スタを読み出すためには、フラッシュメモリチップへの
ステータスレジスタ読み出しコマンドの送信、フラッシ
ュメモリチップ制御信号のステータスレジスタ読み出し
モードへの切り替え等、他の方式に比べ制御オーバーヘ
ッドが大きい。
【００３１】フラッシュメモリチップへのデータ書き込
み制御方式について、複数のフラッシュメモリチップの
一つのアドレスに書き込む場合と、複数のアドレスに跨
って書き込む場合に分けて説明する。ただし、データを
セクタサイズの整数倍の大きさの複数のデータブロック
に分割して、これらを複数枚のフラッシュメモリチップ
に分散して書き込む。
み制御方式について、複数のフラッシュメモリチップの
一つのアドレスに書き込む場合と、複数のアドレスに跨
って書き込む場合に分けて説明する。ただし、データを
セクタサイズの整数倍の大きさの複数のデータブロック
に分割して、これらを複数枚のフラッシュメモリチップ
に分散して書き込む。
【００３２】はじめにデータを複数のフラッシュメモリ
チップの一つのアドレスに書き込む場合の書き込み制御
方式について、図２から図１０を用いて説明する。
チップの一つのアドレスに書き込む場合の書き込み制御
方式について、図２から図１０を用いて説明する。
【００３３】図２から図５に、第１から第４のＲｅａｄ
ｙ／Ｂｕｓｙ判定方式に対応した書き込み制御フローを
示す。図２は、第１のＲｅａｄｙ／Ｂｕｓｙ判定方式を
用いる場合の書き込み制御フローである。ＳＴＥＰ１で
は、書き込みアドレスが同じである全フラッシュメモリ
チップに、同時に書き込みコマンドを入力する。ＳＴＥ
Ｐ２では、ＳＴＥＰ１で書き込みコマンドを入力した全
フラッシュメモリチップに、同時に同一アドレスを入力
する。ＳＴＥＰ３では、１つのフラッシュメモリチップ
を選択し、データブロックを入力し、続けて書き込み開
始コマンドを入力する。ＳＴＥＰ３は、データブロック
を書き込む順番で、選択するフラッシュメモリチップを
順次切り替えながら、全データブロックの入力と書き込
み開始コマンドの入力が終了するまで繰り返し行う。Ｓ
ＴＥＰ４では、フラッシュメモリチップのＲｅａｄｙ／
Ｂｕｓｙ判定結果がＲｅａｄｙになるまで、フラッシュ
メモリチップのＲｅａｄｙ／Ｂｕｓｙ判定を実施する。
ＳＴＥＰ５では、選択するフラッシュメモリチップを切
り替えながら、各フラッシュメモリチップのステータス
レジスタを順次読み出し、書き込み開始コマンドの実行
結果を確認する。
ｙ／Ｂｕｓｙ判定方式に対応した書き込み制御フローを
示す。図２は、第１のＲｅａｄｙ／Ｂｕｓｙ判定方式を
用いる場合の書き込み制御フローである。ＳＴＥＰ１で
は、書き込みアドレスが同じである全フラッシュメモリ
チップに、同時に書き込みコマンドを入力する。ＳＴＥ
Ｐ２では、ＳＴＥＰ１で書き込みコマンドを入力した全
フラッシュメモリチップに、同時に同一アドレスを入力
する。ＳＴＥＰ３では、１つのフラッシュメモリチップ
を選択し、データブロックを入力し、続けて書き込み開
始コマンドを入力する。ＳＴＥＰ３は、データブロック
を書き込む順番で、選択するフラッシュメモリチップを
順次切り替えながら、全データブロックの入力と書き込
み開始コマンドの入力が終了するまで繰り返し行う。Ｓ
ＴＥＰ４では、フラッシュメモリチップのＲｅａｄｙ／
Ｂｕｓｙ判定結果がＲｅａｄｙになるまで、フラッシュ
メモリチップのＲｅａｄｙ／Ｂｕｓｙ判定を実施する。
ＳＴＥＰ５では、選択するフラッシュメモリチップを切
り替えながら、各フラッシュメモリチップのステータス
レジスタを順次読み出し、書き込み開始コマンドの実行
結果を確認する。
【００３４】図３に第２のＲｅａｄｙ／Ｂｕｓｙ判定方
式を用いる場合の書き込み制御フローを示す。ＳＴＥＰ
１では書き込みアドレスが同じである全フラッシュメモ
リチップに、同時に書き込みコマンドを入力する。ＳＴ
ＥＰ２では、ＳＴＥＰ１で書き込みコマンドを入力した
全フラッシュメモリチップに、同時に同一アドレスを入
力する。ＳＴＥＰ３では、１つのフラッシュメモリチッ
プを選択し、データブロックを入力し、続けて書き込み
開始コマンドを入力する。ＳＴＥＰ３は、データブロッ
クを書き込む順番で、選択するフラッシュメモリチップ
を順次切り替えながら、全データブロックの入力と書き
込み開始コマンドの入力が終了するまで、繰り返し行
う。ＳＴＥＰ４では、Ｒｅａｄｙを検出するまでフラッ
シュメモリチップのＲｅａｄｙ／Ｂｕｓｙ判定を行う。
ＳＴＥＰ５では、ＳＴＥＰ４でＲｅａｄｙを検出したフ
ラッシュメモリチップのステータスレジスタを読み出す
ことにより、書き込み開始コマンドの実行結果の確認を
行う。ＳＴＥＰ４とＳＴＥＰ５は、書き込み開始コマン
ドを入力した全フラッシュメモリチップに対し、書き込
み開始コマンドの実行結果を確認するまで繰り返す。な
お、ＳＴＥＰ４及びＳＴＥＰ５は、データブロックを入
力したフラッシュメモリチップから順番に処理を行って
も、早くＲｅａｄｙになったフラッシュメモリチップか
ら順に処理をしても良い。
式を用いる場合の書き込み制御フローを示す。ＳＴＥＰ
１では書き込みアドレスが同じである全フラッシュメモ
リチップに、同時に書き込みコマンドを入力する。ＳＴ
ＥＰ２では、ＳＴＥＰ１で書き込みコマンドを入力した
全フラッシュメモリチップに、同時に同一アドレスを入
力する。ＳＴＥＰ３では、１つのフラッシュメモリチッ
プを選択し、データブロックを入力し、続けて書き込み
開始コマンドを入力する。ＳＴＥＰ３は、データブロッ
クを書き込む順番で、選択するフラッシュメモリチップ
を順次切り替えながら、全データブロックの入力と書き
込み開始コマンドの入力が終了するまで、繰り返し行
う。ＳＴＥＰ４では、Ｒｅａｄｙを検出するまでフラッ
シュメモリチップのＲｅａｄｙ／Ｂｕｓｙ判定を行う。
ＳＴＥＰ５では、ＳＴＥＰ４でＲｅａｄｙを検出したフ
ラッシュメモリチップのステータスレジスタを読み出す
ことにより、書き込み開始コマンドの実行結果の確認を
行う。ＳＴＥＰ４とＳＴＥＰ５は、書き込み開始コマン
ドを入力した全フラッシュメモリチップに対し、書き込
み開始コマンドの実行結果を確認するまで繰り返す。な
お、ＳＴＥＰ４及びＳＴＥＰ５は、データブロックを入
力したフラッシュメモリチップから順番に処理を行って
も、早くＲｅａｄｙになったフラッシュメモリチップか
ら順に処理をしても良い。
【００３５】図４に第３のＲｅａｄｙ／Ｂｕｓｙ判定方
式を用いる場合の書き込み制御フローを示す。ＳＴＥＰ
１では、書き込みアドレスが同じである全フラッシュメ
モリチップに、同時に書き込みコマンドを入力する。Ｓ
ＴＥＰ２では、ＳＴＥＰ１で書き込みコマンドを入力し
た全フラッシュメモリチップに、同時に同一アドレスを
入力する。ＳＴＥＰ３では、１つのフラッシュメモリチ
ップを選択し、データブロックを入力し、続けて書き込
み開始コマンドを入力する。ＳＴＥＰ３は、データブロ
ックを書き込む順番で、選択するフラッシュメモリチッ
プを順次切り替えながら、全データブロックの入力と書
き込み開始コマンドの入力が終了するまで、繰り返し行
う。ＳＴＥＰ４では、Ｒｅａｄｙを検出するまでＲｅａ
ｄｙ／Ｂｕｓｙ判定を行う。ＳＴＥＰ５では、Ｒｅａｄ
ｙを検出したグループを構成する各フラッシュメモリチ
ップからステータスレジスタを読み出し、コマンド実行
結果の確認を行う。ＳＴＥＰ４とＳＴＥＰ５は、書き込
み開始コマンドを入力した全フラッシュメモリチップに
対し、その実行結果を確認するまで繰り返す。なお、Ｓ
ＴＥＰ４及びＳＴＥＰ５は、データブロックを入力した
グループから順番に処理を行っても、早くＲｅａｄｙに
なったグループから順に処理を行っても良い。
式を用いる場合の書き込み制御フローを示す。ＳＴＥＰ
１では、書き込みアドレスが同じである全フラッシュメ
モリチップに、同時に書き込みコマンドを入力する。Ｓ
ＴＥＰ２では、ＳＴＥＰ１で書き込みコマンドを入力し
た全フラッシュメモリチップに、同時に同一アドレスを
入力する。ＳＴＥＰ３では、１つのフラッシュメモリチ
ップを選択し、データブロックを入力し、続けて書き込
み開始コマンドを入力する。ＳＴＥＰ３は、データブロ
ックを書き込む順番で、選択するフラッシュメモリチッ
プを順次切り替えながら、全データブロックの入力と書
き込み開始コマンドの入力が終了するまで、繰り返し行
う。ＳＴＥＰ４では、Ｒｅａｄｙを検出するまでＲｅａ
ｄｙ／Ｂｕｓｙ判定を行う。ＳＴＥＰ５では、Ｒｅａｄ
ｙを検出したグループを構成する各フラッシュメモリチ
ップからステータスレジスタを読み出し、コマンド実行
結果の確認を行う。ＳＴＥＰ４とＳＴＥＰ５は、書き込
み開始コマンドを入力した全フラッシュメモリチップに
対し、その実行結果を確認するまで繰り返す。なお、Ｓ
ＴＥＰ４及びＳＴＥＰ５は、データブロックを入力した
グループから順番に処理を行っても、早くＲｅａｄｙに
なったグループから順に処理を行っても良い。
【００３６】図５に第４のＲｅａｄｙ／Ｂｕｓｙ判定方
式を用いる場合の書き込み制御フローを示す。ＳＴＥＰ
１では、書き込みアドレスが同じである全てのフラッシ
ュメモリチップに、同時に書き込みコマンドを入力す
る。ＳＴＥＰ２では、ＳＴＥＰ１で書き込みコマンドを
入力した全フラッシュメモリチップに、同時に同一アド
レスを入力する。ＳＴＥＰ３では、１つのフラッシュメ
モリチップを選択し、データブロックを入力し、続けて
書き込み開始コマンドを入力する。ＳＴＥＰ３は、デー
タブロックを書き込む順番で、選択するフラッシュメモ
リチップを順次切り替えながら、全データブロックの入
力と書き込み開始コマンドの入力が終了するまで、繰り
返し行う。ＳＴＥＰ４では、Ｒｅａｄｙを検出するまで
ステータスレジスタ読み出しによるＲｅａｄｙ／Ｂｕｓ
ｙ判定を行う。ＳＴＥＰ５では、ＳＴＥＰ４でＲｅａｄ
ｙを検出した時のステータスレジスタの値を用いてコマ
ンド実行結果の確認を行う。ＳＴＥＰ４とＳＴＥＰ５
は、書き込み開始コマンドを入力した全フラッシュメモ
リチップに対し、その実行結果を確認するまで繰り返
す。
式を用いる場合の書き込み制御フローを示す。ＳＴＥＰ
１では、書き込みアドレスが同じである全てのフラッシ
ュメモリチップに、同時に書き込みコマンドを入力す
る。ＳＴＥＰ２では、ＳＴＥＰ１で書き込みコマンドを
入力した全フラッシュメモリチップに、同時に同一アド
レスを入力する。ＳＴＥＰ３では、１つのフラッシュメ
モリチップを選択し、データブロックを入力し、続けて
書き込み開始コマンドを入力する。ＳＴＥＰ３は、デー
タブロックを書き込む順番で、選択するフラッシュメモ
リチップを順次切り替えながら、全データブロックの入
力と書き込み開始コマンドの入力が終了するまで、繰り
返し行う。ＳＴＥＰ４では、Ｒｅａｄｙを検出するまで
ステータスレジスタ読み出しによるＲｅａｄｙ／Ｂｕｓ
ｙ判定を行う。ＳＴＥＰ５では、ＳＴＥＰ４でＲｅａｄ
ｙを検出した時のステータスレジスタの値を用いてコマ
ンド実行結果の確認を行う。ＳＴＥＰ４とＳＴＥＰ５
は、書き込み開始コマンドを入力した全フラッシュメモ
リチップに対し、その実行結果を確認するまで繰り返
す。
【００３７】次に図２から図５で説明した書き込み制御
フローについて、図６から図１０を用いて具体的に説明
する。
フローについて、図６から図１０を用いて具体的に説明
する。
【００３８】図６にデータの物理的な書き込み位置を示
す。書き込むデータＤを、セクタサイズの整数倍の大き
さのデータブロックＤ０からＤ３に分割する。ここで
は、一例としてデータブロックの大きさがセクタサイズ
と等しい場合について説明する。データブロックＤ０か
らＤ３をそれぞれ異なるフラッシュメモリチップに書き
込む。データブロックＤ０からＤ３は各チップの同一セ
クタアドレスＡＤＲ０に書き込む。
す。書き込むデータＤを、セクタサイズの整数倍の大き
さのデータブロックＤ０からＤ３に分割する。ここで
は、一例としてデータブロックの大きさがセクタサイズ
と等しい場合について説明する。データブロックＤ０か
らＤ３をそれぞれ異なるフラッシュメモリチップに書き
込む。データブロックＤ０からＤ３は各チップの同一セ
クタアドレスＡＤＲ０に書き込む。
【００３９】図７に、図２の書き込み制御フローを時間
軸上で示す。初めにフラッシュメモリチップ選択信号Ｃ
Ｅ０からＣＥ３をアクティブにし、フラッシュメモリチ
ップ０からフラッシュメモリチップ３に、同時に書き込
みコマンドを入力する。図には書き込みコマンド入力を
ＣＭＤ（Ｗ）と記した。続けてフラッシュメモリチップ
０からフラッシュメモリチップ３に、同時に同一セクタ
アドレスＡＤＲ０を入力する。図にはアドレスＡＤＲ０
の入力をＡＤＲ（ＡＤＲ０）と記した。次にチップ選択
信号ＣＥ０だけをアクティブにし、データブロックＤ０
をフラッシュメモリチップ０に入力する。これによりフ
ラッシュメモリチップ０内部のバッファにデータブロッ
クＤ０が格納される。ただし、メモリセルへの書き込み
は行われない。図にはデータブロックＤ０の入力をＴＲ
（Ｄ０）と記した。データブロックＤ０入力後、続けて
フラッシュメモリチップ０に書き込み開始コマンドを入
力する。これによりフラシュメモリチップ内のバッファ
に格納したデータブロックＤ０のメモリセルへの書き込
みが開始される。図には書き込みコマンド入力をＣＭＤ
（ＳＷ）と記した。ＴC_BUSYは、フラシュメモリチップ
内のバッファの内容をメモリセルへ書き込むのに要する
時間であり、この間、フラッシュメモリチップのＲｅａ
ｄｙ／Ｂｕｓｙ端子の出力はＢｕｓｙを示す。次にフラ
ッシュメモリチップ選択信号ＣＥ１をアクティブにし、
データブロックＤ１をフラッシュメモリチップ１に入力
（ＴＲ（Ｄ１））、続けて書き込み開始コマンドを入力
（ＣＭＤ（ＳＷ））する。以下、順次フラッシュメモリ
チップ選択信号を切り換えながら、各フラッシュメモリ
チップへのデータブロック入力（ＴＲ（Ｄ２）、ＴＲ
（Ｄ３））と書き込み開始コマンド入力（ＣＭＤ（Ｓ
Ｗ））を行う。ＴT_BUSYは、Ｒｅａｄｙ／Ｂｕｓｙ判定
でＢｕｓｙと判定される期間である。ここでは、第１の
Ｒｅａｄｙ／Ｂｕｓｙ判定方式を用いているので、１つ
でもＢｕｓｙのフラッシュメモリチップがある間はＢｕ
ｓｙと判定される。Ｒｅａｄｙ／Ｂｕｓｙ判定の結果が
Ｒｅａｄｙと判定されてから、各フラッシュメモリチッ
プのステータスレジスタを順次読み出し、各コマンドの
実行結果を確認する。図にはステータスレジスタの読み
出しをＳＴと記した。
軸上で示す。初めにフラッシュメモリチップ選択信号Ｃ
Ｅ０からＣＥ３をアクティブにし、フラッシュメモリチ
ップ０からフラッシュメモリチップ３に、同時に書き込
みコマンドを入力する。図には書き込みコマンド入力を
ＣＭＤ（Ｗ）と記した。続けてフラッシュメモリチップ
０からフラッシュメモリチップ３に、同時に同一セクタ
アドレスＡＤＲ０を入力する。図にはアドレスＡＤＲ０
の入力をＡＤＲ（ＡＤＲ０）と記した。次にチップ選択
信号ＣＥ０だけをアクティブにし、データブロックＤ０
をフラッシュメモリチップ０に入力する。これによりフ
ラッシュメモリチップ０内部のバッファにデータブロッ
クＤ０が格納される。ただし、メモリセルへの書き込み
は行われない。図にはデータブロックＤ０の入力をＴＲ
（Ｄ０）と記した。データブロックＤ０入力後、続けて
フラッシュメモリチップ０に書き込み開始コマンドを入
力する。これによりフラシュメモリチップ内のバッファ
に格納したデータブロックＤ０のメモリセルへの書き込
みが開始される。図には書き込みコマンド入力をＣＭＤ
（ＳＷ）と記した。ＴC_BUSYは、フラシュメモリチップ
内のバッファの内容をメモリセルへ書き込むのに要する
時間であり、この間、フラッシュメモリチップのＲｅａ
ｄｙ／Ｂｕｓｙ端子の出力はＢｕｓｙを示す。次にフラ
ッシュメモリチップ選択信号ＣＥ１をアクティブにし、
データブロックＤ１をフラッシュメモリチップ１に入力
（ＴＲ（Ｄ１））、続けて書き込み開始コマンドを入力
（ＣＭＤ（ＳＷ））する。以下、順次フラッシュメモリ
チップ選択信号を切り換えながら、各フラッシュメモリ
チップへのデータブロック入力（ＴＲ（Ｄ２）、ＴＲ
（Ｄ３））と書き込み開始コマンド入力（ＣＭＤ（Ｓ
Ｗ））を行う。ＴT_BUSYは、Ｒｅａｄｙ／Ｂｕｓｙ判定
でＢｕｓｙと判定される期間である。ここでは、第１の
Ｒｅａｄｙ／Ｂｕｓｙ判定方式を用いているので、１つ
でもＢｕｓｙのフラッシュメモリチップがある間はＢｕ
ｓｙと判定される。Ｒｅａｄｙ／Ｂｕｓｙ判定の結果が
Ｒｅａｄｙと判定されてから、各フラッシュメモリチッ
プのステータスレジスタを順次読み出し、各コマンドの
実行結果を確認する。図にはステータスレジスタの読み
出しをＳＴと記した。
【００４０】図８に図３の書き込み制御フローを時間軸
上で示す。初めにチップ選択信号ＣＥ０からＣＥ３をア
クティブにし、フラッシュメモリチップ０からフラッシ
ュメモリチップ３に、同時に書き込みコマンドを入力す
る（ＣＭＤ（Ｗ））。続けてフラッシュメモリチップ０
からフラッシュメモリチップ３に、同時に同一セクタア
ドレスADR０を入力する（ＡＤＲ（ＡＤＲ０））。次に
チップ選択信号ＣＥ０だけをアクティブにし、データブ
ロックＤ０をフラッシュメモリチップ０に入力する（Ｔ
Ｒ（Ｄ０））。データブロックＤ０入力後、続けてフラ
ッシュメモリチップ０に書き込み開始コマンドを入力す
る（ＣＭＤ（ＳＷ））。次にチップ選択信号ＣＥ１だけ
をアクティブにし、データブロックＤ１をフラッシュメ
モリチップ１に入力（ＴＲ（Ｄ１））、続けて書き込み
コマンドを入力する（ＣＭＤ（ＳＷ））。以下、順次フ
ラッシュメモリチップ選択信号を切り換えながら、各フ
ラッシュメモリチップへのデータブロック入力（ＴＲ
（Ｄ２）、ＴＲ（Ｄ３））と書き込みコマンド入力（Ｃ
ＭＤ（ＳＷ））を行う。ここでは、第２のＲｅａｄｙ／
Ｂｕｓｙ判定方式を用いており、フラッシュメモリチッ
プのＲｅａｄｙ／Ｂｕｓｙ判定を個別に行うことができ
る。従って、早くＲｅａｄｙになったフラッシュメモリ
チップから順にコマンドの実行結果の確認を行う方式
も、データブロックを入力した順にＲｅａｄｙ／Ｂｕｓ
ｙ判定で着目するフラッシュメモリチップを切り替え、
着目するフラッシュメモリチップのコマンド実行結果を
確認してからＲｅａｄｙ／Ｂｕｓｙ判定で着目するフラ
ッシュメモリチップを次のチップに切り替える方式も可
能である。図には、後者のデータブロックの繋がりの順
にＲｅａｄｙ／Ｂｕｓｙ判定で着目するフラッシュメモ
リチップを切り替える方式を示した。
上で示す。初めにチップ選択信号ＣＥ０からＣＥ３をア
クティブにし、フラッシュメモリチップ０からフラッシ
ュメモリチップ３に、同時に書き込みコマンドを入力す
る（ＣＭＤ（Ｗ））。続けてフラッシュメモリチップ０
からフラッシュメモリチップ３に、同時に同一セクタア
ドレスADR０を入力する（ＡＤＲ（ＡＤＲ０））。次に
チップ選択信号ＣＥ０だけをアクティブにし、データブ
ロックＤ０をフラッシュメモリチップ０に入力する（Ｔ
Ｒ（Ｄ０））。データブロックＤ０入力後、続けてフラ
ッシュメモリチップ０に書き込み開始コマンドを入力す
る（ＣＭＤ（ＳＷ））。次にチップ選択信号ＣＥ１だけ
をアクティブにし、データブロックＤ１をフラッシュメ
モリチップ１に入力（ＴＲ（Ｄ１））、続けて書き込み
コマンドを入力する（ＣＭＤ（ＳＷ））。以下、順次フ
ラッシュメモリチップ選択信号を切り換えながら、各フ
ラッシュメモリチップへのデータブロック入力（ＴＲ
（Ｄ２）、ＴＲ（Ｄ３））と書き込みコマンド入力（Ｃ
ＭＤ（ＳＷ））を行う。ここでは、第２のＲｅａｄｙ／
Ｂｕｓｙ判定方式を用いており、フラッシュメモリチッ
プのＲｅａｄｙ／Ｂｕｓｙ判定を個別に行うことができ
る。従って、早くＲｅａｄｙになったフラッシュメモリ
チップから順にコマンドの実行結果の確認を行う方式
も、データブロックを入力した順にＲｅａｄｙ／Ｂｕｓ
ｙ判定で着目するフラッシュメモリチップを切り替え、
着目するフラッシュメモリチップのコマンド実行結果を
確認してからＲｅａｄｙ／Ｂｕｓｙ判定で着目するフラ
ッシュメモリチップを次のチップに切り替える方式も可
能である。図には、後者のデータブロックの繋がりの順
にＲｅａｄｙ／Ｂｕｓｙ判定で着目するフラッシュメモ
リチップを切り替える方式を示した。
【００４１】図９に図４の書き込み制御フローを時間軸
上で示す。ただし、フラッシュメモリチップ０とフラッ
シュメモリチップ１でＲｅａｄｙ／Ｂｕｓｙ判定のグル
ープ０を、フラッシュメモリチップ２とフラッシュメモ
リチップ３で同じくグロープ１を構成するものとする。
初めにフラッシュメモリチップ選択信号ＣＥ０からＣＥ
３をアクティブにし、フラッシュメモリチップ０からフ
ラッシュメモリチップ３に、同時に書き込みコマンドを
入力する（ＣＭＤ（Ｗ））。続けてフラッシュメモリチ
ップ０からフラッシュメモリチップ３に、同時に同一セ
クタアドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ
０））。次にフラッシュメモリチップ選択信号ＣＥ０だ
けをアクティブにし、データブロックＤ０をフラッシュ
メモリチップ０に入力する（ＴＲ（Ｄ０））。データブ
ロックＤ０入力後、続けてフラッシュメモリチップ０に
書き込み開始コマンドを入力する（ＣＭＤ（ＳＷ））。
次にフラッシュメモリチップ選択信号ＣＥ１だけをアク
ティブにし、フラッシュメモリチップ１に対しデータブ
ロックＤ１の入力（ＴＲ（Ｄ１））、書き込み開始コマ
ンドの入力（ＣＭＤ（ＳＷ））を連続して行う。以下、
順次フラッシュメモリチップ選択信号を切り換えなが
ら、各フラッシュメモリチップへのデータブロックの入
力（ＴＲ（Ｄ２）、ＴＲ（Ｄ３））と書き込み開始コマ
ンドの入力（ＣＭＤ（ＳＷ））を行う。全データブロッ
クと書き込み開始コマンド入力後、Ｒｅａｄｙ／Ｂｕｓ
ｙ判定とステータスレジスタ読み出しによるコマンド実
行結果の確認を行う。ここでは、グループ毎にＲｅａｄ
ｙ／Ｂｕｓｙ判定を行うことができる。従って、早くＲ
ｅａｄｙを検出したグループから順にコマンド実行結果
を確認しても、データブロックを入力したグループから
順番、即ち、グループ０から順に、Ｒｅａｄｙ／Ｂｕｓ
ｙ判定とステータスレジスタ読み出しによるコマンド実
行結果の確認を行っても良い。図には後者のデータブロ
ックを入力した順にＲｅａｄｙ／Ｂｕｓｙ判定を行う方
式を示した。なお、各グループがＢｕｓｙと判定される
期間をＴG_BUSYと記した。
上で示す。ただし、フラッシュメモリチップ０とフラッ
シュメモリチップ１でＲｅａｄｙ／Ｂｕｓｙ判定のグル
ープ０を、フラッシュメモリチップ２とフラッシュメモ
リチップ３で同じくグロープ１を構成するものとする。
初めにフラッシュメモリチップ選択信号ＣＥ０からＣＥ
３をアクティブにし、フラッシュメモリチップ０からフ
ラッシュメモリチップ３に、同時に書き込みコマンドを
入力する（ＣＭＤ（Ｗ））。続けてフラッシュメモリチ
ップ０からフラッシュメモリチップ３に、同時に同一セ
クタアドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ
０））。次にフラッシュメモリチップ選択信号ＣＥ０だ
けをアクティブにし、データブロックＤ０をフラッシュ
メモリチップ０に入力する（ＴＲ（Ｄ０））。データブ
ロックＤ０入力後、続けてフラッシュメモリチップ０に
書き込み開始コマンドを入力する（ＣＭＤ（ＳＷ））。
次にフラッシュメモリチップ選択信号ＣＥ１だけをアク
ティブにし、フラッシュメモリチップ１に対しデータブ
ロックＤ１の入力（ＴＲ（Ｄ１））、書き込み開始コマ
ンドの入力（ＣＭＤ（ＳＷ））を連続して行う。以下、
順次フラッシュメモリチップ選択信号を切り換えなが
ら、各フラッシュメモリチップへのデータブロックの入
力（ＴＲ（Ｄ２）、ＴＲ（Ｄ３））と書き込み開始コマ
ンドの入力（ＣＭＤ（ＳＷ））を行う。全データブロッ
クと書き込み開始コマンド入力後、Ｒｅａｄｙ／Ｂｕｓ
ｙ判定とステータスレジスタ読み出しによるコマンド実
行結果の確認を行う。ここでは、グループ毎にＲｅａｄ
ｙ／Ｂｕｓｙ判定を行うことができる。従って、早くＲ
ｅａｄｙを検出したグループから順にコマンド実行結果
を確認しても、データブロックを入力したグループから
順番、即ち、グループ０から順に、Ｒｅａｄｙ／Ｂｕｓ
ｙ判定とステータスレジスタ読み出しによるコマンド実
行結果の確認を行っても良い。図には後者のデータブロ
ックを入力した順にＲｅａｄｙ／Ｂｕｓｙ判定を行う方
式を示した。なお、各グループがＢｕｓｙと判定される
期間をＴG_BUSYと記した。
【００４２】図１０に図５の書き込み制御フローを時間
軸上で示す。初めにフラッシュメモリチップ選択信号Ｃ
Ｅ０からＣＥ３をアクティブにし、フラッシュメモリチ
ップ０からフラッシュメモリチップ３に、同時に書き込
みコマンドを入力する（ＣＭＤ（Ｗ））。続けてフラッ
シュメモリチップ０からフラッシュメモリチップ３に、
同時に同一セクタアドレスＡＤＲ０を入力する（ＡＤＲ
（ＡＤＲ０））。次にフラッシュメモリチップ選択信号
ＣＥ０だけをアクティブにし、データブロックＤ０をフ
ラッシュメモリチップ０に入力する（ＴＲ（Ｄ０））。
データブロックＤ０入力後、続けてフラッシュメモリチ
ップ０に書き込み開始コマンドを入力する（ＣＭＤ（Ｓ
Ｗ））。次にチップ選択信号ＣＥ１だけをアクティブに
し、データブロックＤ１をチップ１に入力（ＴＲ（Ｄ
１））、続けて書き込みコマンドを入力（ＣＭＤ（Ｓ
Ｗ））する。以下、順次チップ選択信号を切り換えなが
ら、各チップへのデータブロック入力（ＴＲ（Ｄ２）、
ＴＲ（Ｄ３））と書き込みコマンド入力（ＣＭＤ（Ｓ
Ｗ））を行う。次にＲｅａｄｙ／Ｂｕｓｙ判定とステー
タスレジスタ読み出しによるコマンド実行結果の確認を
行う。Ｒｅａｄｙ／Ｂｕｓｙ判定とステータスレジスタ
読み出しによるコマンド実行結果の確認の手順には、２
つの方法がある。１つは、フラッシュメモリチップを順
次切り替えながらステータスレジスタ読み出しによるＲ
ｅａｄｙ／Ｂｕｓｙ判定を行い、Ｒｅａｄｙを検出した
場合には、その時のステータスレジスタの値を用いて、
コマンド実行結果の確認を行う方式である。この方式
は、早くＲｅａｄｙになった順にコマンド実行結果を確
認することになる。もう１つの方法は、１つのフラッシ
ュメモリに着目し、そのフラッシュメモリチップがＲｅ
ａｄｙになるまで、そのフラッシュメモリチップに関し
ステータスレジスタ読み出しによるＲｅａｄｙ／Ｂｕｓ
ｙ判定を行い、その後、着目するフラッシュメモリチッ
プを切り替える方法である。コマンド実行結果の確認に
は、前者の方法と同様、Ｒｅａｄｙを検出した時のステ
ータスレジスタの値を用いる。図には後者の方法を示
し、データブロックを入力した順で着目するフラッシュ
メモリチップを切り替えている。
軸上で示す。初めにフラッシュメモリチップ選択信号Ｃ
Ｅ０からＣＥ３をアクティブにし、フラッシュメモリチ
ップ０からフラッシュメモリチップ３に、同時に書き込
みコマンドを入力する（ＣＭＤ（Ｗ））。続けてフラッ
シュメモリチップ０からフラッシュメモリチップ３に、
同時に同一セクタアドレスＡＤＲ０を入力する（ＡＤＲ
（ＡＤＲ０））。次にフラッシュメモリチップ選択信号
ＣＥ０だけをアクティブにし、データブロックＤ０をフ
ラッシュメモリチップ０に入力する（ＴＲ（Ｄ０））。
データブロックＤ０入力後、続けてフラッシュメモリチ
ップ０に書き込み開始コマンドを入力する（ＣＭＤ（Ｓ
Ｗ））。次にチップ選択信号ＣＥ１だけをアクティブに
し、データブロックＤ１をチップ１に入力（ＴＲ（Ｄ
１））、続けて書き込みコマンドを入力（ＣＭＤ（Ｓ
Ｗ））する。以下、順次チップ選択信号を切り換えなが
ら、各チップへのデータブロック入力（ＴＲ（Ｄ２）、
ＴＲ（Ｄ３））と書き込みコマンド入力（ＣＭＤ（Ｓ
Ｗ））を行う。次にＲｅａｄｙ／Ｂｕｓｙ判定とステー
タスレジスタ読み出しによるコマンド実行結果の確認を
行う。Ｒｅａｄｙ／Ｂｕｓｙ判定とステータスレジスタ
読み出しによるコマンド実行結果の確認の手順には、２
つの方法がある。１つは、フラッシュメモリチップを順
次切り替えながらステータスレジスタ読み出しによるＲ
ｅａｄｙ／Ｂｕｓｙ判定を行い、Ｒｅａｄｙを検出した
場合には、その時のステータスレジスタの値を用いて、
コマンド実行結果の確認を行う方式である。この方式
は、早くＲｅａｄｙになった順にコマンド実行結果を確
認することになる。もう１つの方法は、１つのフラッシ
ュメモリに着目し、そのフラッシュメモリチップがＲｅ
ａｄｙになるまで、そのフラッシュメモリチップに関し
ステータスレジスタ読み出しによるＲｅａｄｙ／Ｂｕｓ
ｙ判定を行い、その後、着目するフラッシュメモリチッ
プを切り替える方法である。コマンド実行結果の確認に
は、前者の方法と同様、Ｒｅａｄｙを検出した時のステ
ータスレジスタの値を用いる。図には後者の方法を示
し、データブロックを入力した順で着目するフラッシュ
メモリチップを切り替えている。
【００４３】次にデータを複数のフラッシュメモリチッ
プの複数のアドレスに跨って書き込む場合の書き込み制
御方式について図１１から図１８を用いて説明する。デ
ータをセクタサイズの整数倍の大きさの複数のデータブ
ロックに分割して、これらを複数のフラッシュメモリチ
ップの複数のアドレスに分散して書き込む。
プの複数のアドレスに跨って書き込む場合の書き込み制
御方式について図１１から図１８を用いて説明する。デ
ータをセクタサイズの整数倍の大きさの複数のデータブ
ロックに分割して、これらを複数のフラッシュメモリチ
ップの複数のアドレスに分散して書き込む。
【００４４】図１１から図１４に、第１から第４のＲｅ
ａｄｙ／Ｂｕｓｙ判定方式に対応した書き込み制御フロ
ーを示す。図１１は、第１のＲｅａｄｙ／Ｂｕｓｙ判定
方式を用いる場合の書き込み制御フローである。ＳＴＥ
Ｐ１では、書き込むアドレスが同じである全フラッシュ
メモリチップに、同時に書き込みコマンドを入力する。
ＳＴＥＰ２では、ＳＴＥＰ１で書き込みコマンドを入力
した全フラッシュメモリチップに、同時に同一セクタア
ドレスを入力する。ＳＴＥＰ３では、一枚のチップを選
択し、データブロックの入力と書き込み開始コマンドの
入力を行う。ＳＴＥＰ３は、ＳＴＥＰ１で書き込みコマ
ンドを入力、ＳＴＥＰ２でセクタアドレスを入力した全
フラッシュメモリチップに対し順次行う。ＳＴＥＰ４で
は、Ｒｅａｄｙを検出するまでＲｅａｄｙ／Ｂｕｓｙ判
定を行う。ＳＴＥＰ５では、各フラッシュメモリチップ
のステータスレジスタを順次読み出すことにより、ＳＴ
ＥＰ３で入力した書き込み開始コマンドの実行結果を確
認する。上記、ＳＴＥＰ１からＳＴＥＰ５の処理を、書
き込みを行うセクタアドレスを変えながら、全データブ
ロックの書き込みが終了するまで行う。
ａｄｙ／Ｂｕｓｙ判定方式に対応した書き込み制御フロ
ーを示す。図１１は、第１のＲｅａｄｙ／Ｂｕｓｙ判定
方式を用いる場合の書き込み制御フローである。ＳＴＥ
Ｐ１では、書き込むアドレスが同じである全フラッシュ
メモリチップに、同時に書き込みコマンドを入力する。
ＳＴＥＰ２では、ＳＴＥＰ１で書き込みコマンドを入力
した全フラッシュメモリチップに、同時に同一セクタア
ドレスを入力する。ＳＴＥＰ３では、一枚のチップを選
択し、データブロックの入力と書き込み開始コマンドの
入力を行う。ＳＴＥＰ３は、ＳＴＥＰ１で書き込みコマ
ンドを入力、ＳＴＥＰ２でセクタアドレスを入力した全
フラッシュメモリチップに対し順次行う。ＳＴＥＰ４で
は、Ｒｅａｄｙを検出するまでＲｅａｄｙ／Ｂｕｓｙ判
定を行う。ＳＴＥＰ５では、各フラッシュメモリチップ
のステータスレジスタを順次読み出すことにより、ＳＴ
ＥＰ３で入力した書き込み開始コマンドの実行結果を確
認する。上記、ＳＴＥＰ１からＳＴＥＰ５の処理を、書
き込みを行うセクタアドレスを変えながら、全データブ
ロックの書き込みが終了するまで行う。
【００４５】図１２に第２のＲｅａｄｙ／Ｂｕｓｙ判定
方式を用いる場合の書き込み制御フローを示す。ＳＴＥ
Ｐ１では、書き込むアドレスが同じである全フラッシュ
メモリチップに、同時に書き込みコマンドを入力する。
ＳＴＥＰ２では、ＳＴＥＰ１で書き込みコマンドを入力
した全フラッシュメモリチップに、同時に同一セクタア
ドレスを入力する。ＳＴＥＰ３では、一枚のフラッシュ
メミリチップを選択し、データブロックの入力と書き込
み開始コマンドの入力を続けて行う。ＳＴＥＰ３は、デ
ータブロックを書き込む順番で、選択するフラッシュメ
モリチップを順次切り替えながら、同一アドレスに対す
るデータブロックの入力と書き込み開始コマンドの入力
が終了するまで、繰り返し行う。ＳＴＥＰ４では、Ｒｅ
ａｄｙを検出するまでＲｅａｄｙ／Ｂｕｓｙ判定を行
う。ＳＴＥＰ５では、ＳＴＥＰ４でＲｅａｄｙを検出し
たフラッシュメモリチップのステータスレジスタを読み
出すことにより、書き込み開始コマンドの実行結果の確
認を行う。ここでは、フラッシュメモリチップ毎にＲｅ
ａｄｙ／Ｂｕｓｙ判定ができる。従って、データブロッ
クを入力したフラッシュメモリチップから順番に、Ｒｅ
ａｄｙ／Ｂｕｓｙ判定と書き込み開始コマンドの実行結
果の確認を行うことも可能であるが、早くＲｅａｄｙに
なったフラッシュメモリチップから順に、ステータスレ
ジスタ読み出しによるコマンド実行結果の確認を行うこ
ともできる。ＳＴＥＰ６では、ＳＴＥＰ５でコマンド実
行結果を確認したフラッシュメモリチップに対し、次の
書き込みコマンドとセクタアドレスとデータブロックと
書き込み開始コマンドの入力を行う。ＳＴＥＰ４からＳ
ＴＥＰ６は、全データブロックの書き込み開始コマンド
の入力が終了するまで繰り返し行う。ＳＴＥＰ７では、
ＳＴＥＰ６において各フラッシュメモリチップに最後に
入力した書き込み開始コマンドに対して、Ｒｅａｄｙ／
Ｂｕｓｙ判定を行い、ＳＴＥＰ７では、ステータスレジ
スタ読み出しによるコマンド実行結果の確認を行う。
方式を用いる場合の書き込み制御フローを示す。ＳＴＥ
Ｐ１では、書き込むアドレスが同じである全フラッシュ
メモリチップに、同時に書き込みコマンドを入力する。
ＳＴＥＰ２では、ＳＴＥＰ１で書き込みコマンドを入力
した全フラッシュメモリチップに、同時に同一セクタア
ドレスを入力する。ＳＴＥＰ３では、一枚のフラッシュ
メミリチップを選択し、データブロックの入力と書き込
み開始コマンドの入力を続けて行う。ＳＴＥＰ３は、デ
ータブロックを書き込む順番で、選択するフラッシュメ
モリチップを順次切り替えながら、同一アドレスに対す
るデータブロックの入力と書き込み開始コマンドの入力
が終了するまで、繰り返し行う。ＳＴＥＰ４では、Ｒｅ
ａｄｙを検出するまでＲｅａｄｙ／Ｂｕｓｙ判定を行
う。ＳＴＥＰ５では、ＳＴＥＰ４でＲｅａｄｙを検出し
たフラッシュメモリチップのステータスレジスタを読み
出すことにより、書き込み開始コマンドの実行結果の確
認を行う。ここでは、フラッシュメモリチップ毎にＲｅ
ａｄｙ／Ｂｕｓｙ判定ができる。従って、データブロッ
クを入力したフラッシュメモリチップから順番に、Ｒｅ
ａｄｙ／Ｂｕｓｙ判定と書き込み開始コマンドの実行結
果の確認を行うことも可能であるが、早くＲｅａｄｙに
なったフラッシュメモリチップから順に、ステータスレ
ジスタ読み出しによるコマンド実行結果の確認を行うこ
ともできる。ＳＴＥＰ６では、ＳＴＥＰ５でコマンド実
行結果を確認したフラッシュメモリチップに対し、次の
書き込みコマンドとセクタアドレスとデータブロックと
書き込み開始コマンドの入力を行う。ＳＴＥＰ４からＳ
ＴＥＰ６は、全データブロックの書き込み開始コマンド
の入力が終了するまで繰り返し行う。ＳＴＥＰ７では、
ＳＴＥＰ６において各フラッシュメモリチップに最後に
入力した書き込み開始コマンドに対して、Ｒｅａｄｙ／
Ｂｕｓｙ判定を行い、ＳＴＥＰ７では、ステータスレジ
スタ読み出しによるコマンド実行結果の確認を行う。
【００４６】図１３に第３のＲｅａｄｙ／Ｂｕｓｙ判定
方式を用いる場合の書き込み制御フローを示す。ＳＴＥ
Ｐ１では、書き込むアドレスが同じである全フラッシュ
メモリチップに、同時に書き込みコマンドを入力する。
ＳＴＥＰ２では、ＳＴＥＰ１で書き込みコマンドを入力
した全フラッシュメモリチップに、同時に同一セクタア
ドレスを入力する。ＳＴＥＰ３では、一枚のフラッシュ
メミリチップを選択し、データブロックの入力と書き込
み開始コマンドの入力を続けて行う。ＳＴＥＰ３は、デ
ータブロックを書き込む順番で、選択するフラッシュメ
モリチップを順次切り替えながら、同一アドレスに対す
るデータブロックの入力と書き込み開始コマンドの入力
が終了するまで、繰り返し行う。ＳＴＥＰ４では、Ｒｅ
ａｄｙを検出するまでＲｅａｄｙ／Ｂｕｓｙ判定を行
う。ＳＴＥＰ５では、Ｒｅａｄｙを検出したグループを
構成する一枚のフラッシュメモリチップを選択し、書き
込み開始コマンドの実行結果を確認し、続けて、次の書
き込みコマンドとセクタアドレスとデータブロックと書
き込み開始コマンドの入力を行う。ＳＴＥＰ５は、ＳＴ
ＥＰ４でＲｅａｄｙを検出したグループ内で書き込み開
始コマンド実行結果の確認が終わっていない全フラッシ
ュメモリチップに対し行う。ＳＴＥＰ４とＳＴＥＰ５
は、全データブロックの書き込み開始コマンドの入力が
終了するまで繰り返し行う。ＳＴＥＰ６では、ＳＴＥＰ
５において各フラッシュメモリチップに最後に入力した
書き込み開始コマンドに対して、Ｒｅａｄｙ／Ｂｕｓｙ
判定を行い、ＳＴＥＰ７ではステータスレジスタ読み出
しによるコマンド実行結果の確認を行う。
方式を用いる場合の書き込み制御フローを示す。ＳＴＥ
Ｐ１では、書き込むアドレスが同じである全フラッシュ
メモリチップに、同時に書き込みコマンドを入力する。
ＳＴＥＰ２では、ＳＴＥＰ１で書き込みコマンドを入力
した全フラッシュメモリチップに、同時に同一セクタア
ドレスを入力する。ＳＴＥＰ３では、一枚のフラッシュ
メミリチップを選択し、データブロックの入力と書き込
み開始コマンドの入力を続けて行う。ＳＴＥＰ３は、デ
ータブロックを書き込む順番で、選択するフラッシュメ
モリチップを順次切り替えながら、同一アドレスに対す
るデータブロックの入力と書き込み開始コマンドの入力
が終了するまで、繰り返し行う。ＳＴＥＰ４では、Ｒｅ
ａｄｙを検出するまでＲｅａｄｙ／Ｂｕｓｙ判定を行
う。ＳＴＥＰ５では、Ｒｅａｄｙを検出したグループを
構成する一枚のフラッシュメモリチップを選択し、書き
込み開始コマンドの実行結果を確認し、続けて、次の書
き込みコマンドとセクタアドレスとデータブロックと書
き込み開始コマンドの入力を行う。ＳＴＥＰ５は、ＳＴ
ＥＰ４でＲｅａｄｙを検出したグループ内で書き込み開
始コマンド実行結果の確認が終わっていない全フラッシ
ュメモリチップに対し行う。ＳＴＥＰ４とＳＴＥＰ５
は、全データブロックの書き込み開始コマンドの入力が
終了するまで繰り返し行う。ＳＴＥＰ６では、ＳＴＥＰ
５において各フラッシュメモリチップに最後に入力した
書き込み開始コマンドに対して、Ｒｅａｄｙ／Ｂｕｓｙ
判定を行い、ＳＴＥＰ７ではステータスレジスタ読み出
しによるコマンド実行結果の確認を行う。
【００４７】図１４に第４のＲｅａｄｙ／Ｂｕｓｙ判定
方式を用いる場合の書き込み制御フローを示す。ＳＴＥ
Ｐ１では、書き込むアドレスが同じである全フラッシュ
メモリチップに、同時に書き込みコマンドを入力する。
ＳＴＥＰ２では、ＳＴＥＰ１で書き込みコマンドを入力
した全フラッシュメモリチップに、同時に同一セクタア
ドレスを入力する。ＳＴＥＰ３では、１つのチップを選
択し、データブロックの入力と書き込み開始コマンドの
入力を続けて行う。ＳＴＥＰ３は、データブロックを書
き込む順番で、選択するフラッシュメモリチップを順次
切り替えながら、同一アドレスへの全データブロックの
入力が終了するまで、繰り返し行う。ＳＴＥＰ４では、
Ｒｅａｄｙを検出するまでＲｅａｄｙ／Ｂｕｓｙ判定を
行う。ＳＴＥＰ５では、ステータスレジスタ読み出しに
よる書き込み開始コマンド実行結果の確認を行う。ＳＴ
ＥＰ６では、ＳＴＥＰ５でコマンドの実行結果を確認し
たフラッシュメモリチップに対し、次の書き込みコマン
ドとセクタアドレスとデータブロックと書き込み開始コ
マンドの入力を行う。ＳＴＥＰ４からＳＴＥＰ６は、全
データブロックの書き込み開始コマンドの入力が終了す
るまで繰り返し行う。また、ＳＴＥＰ４とＳＴＥＰ５の
処理は、データブロックを入力した順番で処理を行う方
式と、Ｒｅａｄｙになったフラッシュメモリチップから
順次処理を行う方式がある。ＳＴＥＰ７は、ＳＴＥＰ６
で各フラッシュメモリチップに最後に入力した書き込み
開始コマンドに対するＲｅａｄｙ／Ｂｕｓｙ判定であ
り、ＳＴＥＰ８ではステータスレジスタ読み出しによる
書き込み開始コマンドの実行結果の確認を行う。
方式を用いる場合の書き込み制御フローを示す。ＳＴＥ
Ｐ１では、書き込むアドレスが同じである全フラッシュ
メモリチップに、同時に書き込みコマンドを入力する。
ＳＴＥＰ２では、ＳＴＥＰ１で書き込みコマンドを入力
した全フラッシュメモリチップに、同時に同一セクタア
ドレスを入力する。ＳＴＥＰ３では、１つのチップを選
択し、データブロックの入力と書き込み開始コマンドの
入力を続けて行う。ＳＴＥＰ３は、データブロックを書
き込む順番で、選択するフラッシュメモリチップを順次
切り替えながら、同一アドレスへの全データブロックの
入力が終了するまで、繰り返し行う。ＳＴＥＰ４では、
Ｒｅａｄｙを検出するまでＲｅａｄｙ／Ｂｕｓｙ判定を
行う。ＳＴＥＰ５では、ステータスレジスタ読み出しに
よる書き込み開始コマンド実行結果の確認を行う。ＳＴ
ＥＰ６では、ＳＴＥＰ５でコマンドの実行結果を確認し
たフラッシュメモリチップに対し、次の書き込みコマン
ドとセクタアドレスとデータブロックと書き込み開始コ
マンドの入力を行う。ＳＴＥＰ４からＳＴＥＰ６は、全
データブロックの書き込み開始コマンドの入力が終了す
るまで繰り返し行う。また、ＳＴＥＰ４とＳＴＥＰ５の
処理は、データブロックを入力した順番で処理を行う方
式と、Ｒｅａｄｙになったフラッシュメモリチップから
順次処理を行う方式がある。ＳＴＥＰ７は、ＳＴＥＰ６
で各フラッシュメモリチップに最後に入力した書き込み
開始コマンドに対するＲｅａｄｙ／Ｂｕｓｙ判定であ
り、ＳＴＥＰ８ではステータスレジスタ読み出しによる
書き込み開始コマンドの実行結果の確認を行う。
【００４８】次に図１１から図１４で説明した書き込み
制御フローについて、図１５から図１９を用いて具体的
に説明する。図１５にデータの物理的な書き込み位置を
示す。書き込むデータＤをセクタサイズの整数倍の大き
さのデータブロックＤ０からＤ６に分割する。ここで
は、一例としてデータブロックの大きさがセクタサイズ
と等しい場合について説明する。連続するデータブロッ
クを可能な限り異なるフラッシュメモリチップに分散さ
せ、かつ、可能な限り同一セクタアドレスに書き込む。
ここでは、一例としてデータブロックＤ０からＤ３をフ
ラッシュメモリチップ０からフラッシュメモリチップ３
の同一セクタアドレスＡＤＲ０に、Ｄ４からＤ６をフラ
ッシュメモリチップ０からチップ２の同一セクタアドレ
スＡＤＲ１に格納する。
制御フローについて、図１５から図１９を用いて具体的
に説明する。図１５にデータの物理的な書き込み位置を
示す。書き込むデータＤをセクタサイズの整数倍の大き
さのデータブロックＤ０からＤ６に分割する。ここで
は、一例としてデータブロックの大きさがセクタサイズ
と等しい場合について説明する。連続するデータブロッ
クを可能な限り異なるフラッシュメモリチップに分散さ
せ、かつ、可能な限り同一セクタアドレスに書き込む。
ここでは、一例としてデータブロックＤ０からＤ３をフ
ラッシュメモリチップ０からフラッシュメモリチップ３
の同一セクタアドレスＡＤＲ０に、Ｄ４からＤ６をフラ
ッシュメモリチップ０からチップ２の同一セクタアドレ
スＡＤＲ１に格納する。
【００４９】図１６に図１１の書き込み制御フローを時
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に書き込みコマンドを入
力する（ＣＭＤ（Ｗ））。続けてフラッシュメモリチッ
プ０からフラッシュメモリチップ３に、同時に同一セク
タアドレスＡＤＲ０を入力する（ADR（ＡＤＲ０））。
次にチップ選択信号ＣＥ０だけをアクティブにし、デー
タブロックＤ０をフラッシュメモリチップ０に入力する
（ＴＲ（Ｄ０））。データブロックＤ０入力後、続けて
フラッシュメモリチップ０に書き込み開始コマンドを入
力する（ＣＭＤ（ＳＷ））。次にチップ選択信号ＣＥ１
だけをアクティブにし、データブロックＤ１をチップ１
に入力（ＴＲ（Ｄ１））、続けて書き込みコマンドを入
力する（ＣＭＤ（ＳＷ））。以下、順次チップ選択信号
を切り換えながら、Ｄ３までのデータブロック入力（Ｔ
Ｒ（Ｄ２）、ＴＲ（Ｄ３））と書き込み開始コマンド入
力（ＣＭＤ（ＳＷ））を行う。ＴT_BUSYは、Ｒｅａｄｙ
／Ｂｕｓｙ判定でＢｕｓｙと判定される期間である。こ
こでは、第１のＲｅａｄｙ／Ｂｕｓｙ判定方式を用いて
いるので、１つでもＢｕｓｙのフラッシュメモリチップ
がある間はＢｕｓｙと判定される。Ｒｅａｄｙを検出し
てから、各フラッシュメモリチップのステータスレジス
タを読み出し（ＳＴ）、各コマンドの実行結果を確認す
る。各コマンドの実行結果確認後、チップ選択信号ＣＥ
０からＣＥ２をアクティブにし、データブロック０から
データブロック３の書き込みと同様の手順で、フラッシ
ュメモリチップ０からフラッシュメモリチップ２に、同
時に書き込みコマンドを入力（ＣＭＤ（Ｗ））、同時に
同一セクタアドレスＡＤＲ１を入力（ＡＤＲ（ＡＤＲ
１））、フラッシュメモリチップ選択信号を切り替えな
がらのデータブロックの入力（ＴＲ（Ｄ４）、ＴＲ（Ｄ
５）、ＴＲ（Ｄ６））、書き込み開始コマンドの入力
（ＣＭＤ（ＳＷ））、Ｒｅａｄｙの検出及びコマンド実
行結果の確認（ＳＴ）を行う。
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に書き込みコマンドを入
力する（ＣＭＤ（Ｗ））。続けてフラッシュメモリチッ
プ０からフラッシュメモリチップ３に、同時に同一セク
タアドレスＡＤＲ０を入力する（ADR（ＡＤＲ０））。
次にチップ選択信号ＣＥ０だけをアクティブにし、デー
タブロックＤ０をフラッシュメモリチップ０に入力する
（ＴＲ（Ｄ０））。データブロックＤ０入力後、続けて
フラッシュメモリチップ０に書き込み開始コマンドを入
力する（ＣＭＤ（ＳＷ））。次にチップ選択信号ＣＥ１
だけをアクティブにし、データブロックＤ１をチップ１
に入力（ＴＲ（Ｄ１））、続けて書き込みコマンドを入
力する（ＣＭＤ（ＳＷ））。以下、順次チップ選択信号
を切り換えながら、Ｄ３までのデータブロック入力（Ｔ
Ｒ（Ｄ２）、ＴＲ（Ｄ３））と書き込み開始コマンド入
力（ＣＭＤ（ＳＷ））を行う。ＴT_BUSYは、Ｒｅａｄｙ
／Ｂｕｓｙ判定でＢｕｓｙと判定される期間である。こ
こでは、第１のＲｅａｄｙ／Ｂｕｓｙ判定方式を用いて
いるので、１つでもＢｕｓｙのフラッシュメモリチップ
がある間はＢｕｓｙと判定される。Ｒｅａｄｙを検出し
てから、各フラッシュメモリチップのステータスレジス
タを読み出し（ＳＴ）、各コマンドの実行結果を確認す
る。各コマンドの実行結果確認後、チップ選択信号ＣＥ
０からＣＥ２をアクティブにし、データブロック０から
データブロック３の書き込みと同様の手順で、フラッシ
ュメモリチップ０からフラッシュメモリチップ２に、同
時に書き込みコマンドを入力（ＣＭＤ（Ｗ））、同時に
同一セクタアドレスＡＤＲ１を入力（ＡＤＲ（ＡＤＲ
１））、フラッシュメモリチップ選択信号を切り替えな
がらのデータブロックの入力（ＴＲ（Ｄ４）、ＴＲ（Ｄ
５）、ＴＲ（Ｄ６））、書き込み開始コマンドの入力
（ＣＭＤ（ＳＷ））、Ｒｅａｄｙの検出及びコマンド実
行結果の確認（ＳＴ）を行う。
【００５０】図１７に図１２の書き込み制御フローを時
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に書き込みコマンドを入
力する（ＣＭＤ（Ｗ））。続けてフラッシュメモリチッ
プ０からフラッシュメモリチップ３に、同時に同一セク
タアドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ
０））。次にチップ選択信号ＣＥ０だけをアクティブに
し、データブロックＤ０をフラッシュメモリチップ０に
入力する（ＴＲ（Ｄ０））。データブロックＤ０入力
後、続けてフラッシュメモリチップ０に書き込み開始コ
マンドを入力する（ＣＭＤ（ＳＷ））。次にチップ選択
信号ＣＥ１だけをアクティブにし、データブロックＤ１
をチップ１に入力（ＴＲ（Ｄ１））、続けて書き込みコ
マンドを入力する（ＣＭＤ（ＳＷ））。以下、順次チッ
プ選択信号を切り換えながら、Ｄ３までのデータブロッ
ク入力（ＴＲ（Ｄ２）、ＴＲ（Ｄ３））と書き込み開始
コマンド入力（ＣＭＤ（ＳＷ））を行う。データブロッ
クＤ０からＤ３の書き込み開始コマンド入力後、Ｒｅａ
ｄｙ／Ｂｕｓｙ判定を行う。ここでは、フラッシュメモ
リチップのＲｅａｄｙ／Ｂｕｓｙ判定を個別に行うこと
ができる。従って、早くＲｅａｄｙになったフラッシュ
メモリチップから順に次の処理を行うこともできるが、
ここでは、Ｒｅａｄｙ／Ｂｕｓｙ判定で着目するフラッ
シュメモリチップを順次切り替える方法を示す。フラッ
シュメモリチップ０がＲｅａｄｙになるまでＲｅａｄｙ
／Ｂｕｓｙ判定を行い、次に書き込み開始コマンドの実
行結果の確認を行う。続けてフラッシュメモリチップ０
に対し、次の書き込みコマンドの入力、セクタアドレス
ＡＤＲ１の入力、データブロックＤ４の入力、書き込み
開始コマンドの入力を行う。以下、着目するフラッシュ
メモリチップを切替ながら、各フラッシュメモリチップ
に対し、Ｒｅａｄｙの確認、前回発行した書き込み開始
コマンドの実行結果の確認、データブロックの入力、書
き込み開始コマンドの入力を行う。全データブロックに
対する書き込み開始コマンドの入力が終了した後は、全
書き込み開始コマンドの実行結果を確認するまで、Ｒｅ
ａｄｙ／Ｂｕｓｙ判定とコマンド実行結果の確認を行
う。
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に書き込みコマンドを入
力する（ＣＭＤ（Ｗ））。続けてフラッシュメモリチッ
プ０からフラッシュメモリチップ３に、同時に同一セク
タアドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ
０））。次にチップ選択信号ＣＥ０だけをアクティブに
し、データブロックＤ０をフラッシュメモリチップ０に
入力する（ＴＲ（Ｄ０））。データブロックＤ０入力
後、続けてフラッシュメモリチップ０に書き込み開始コ
マンドを入力する（ＣＭＤ（ＳＷ））。次にチップ選択
信号ＣＥ１だけをアクティブにし、データブロックＤ１
をチップ１に入力（ＴＲ（Ｄ１））、続けて書き込みコ
マンドを入力する（ＣＭＤ（ＳＷ））。以下、順次チッ
プ選択信号を切り換えながら、Ｄ３までのデータブロッ
ク入力（ＴＲ（Ｄ２）、ＴＲ（Ｄ３））と書き込み開始
コマンド入力（ＣＭＤ（ＳＷ））を行う。データブロッ
クＤ０からＤ３の書き込み開始コマンド入力後、Ｒｅａ
ｄｙ／Ｂｕｓｙ判定を行う。ここでは、フラッシュメモ
リチップのＲｅａｄｙ／Ｂｕｓｙ判定を個別に行うこと
ができる。従って、早くＲｅａｄｙになったフラッシュ
メモリチップから順に次の処理を行うこともできるが、
ここでは、Ｒｅａｄｙ／Ｂｕｓｙ判定で着目するフラッ
シュメモリチップを順次切り替える方法を示す。フラッ
シュメモリチップ０がＲｅａｄｙになるまでＲｅａｄｙ
／Ｂｕｓｙ判定を行い、次に書き込み開始コマンドの実
行結果の確認を行う。続けてフラッシュメモリチップ０
に対し、次の書き込みコマンドの入力、セクタアドレス
ＡＤＲ１の入力、データブロックＤ４の入力、書き込み
開始コマンドの入力を行う。以下、着目するフラッシュ
メモリチップを切替ながら、各フラッシュメモリチップ
に対し、Ｒｅａｄｙの確認、前回発行した書き込み開始
コマンドの実行結果の確認、データブロックの入力、書
き込み開始コマンドの入力を行う。全データブロックに
対する書き込み開始コマンドの入力が終了した後は、全
書き込み開始コマンドの実行結果を確認するまで、Ｒｅ
ａｄｙ／Ｂｕｓｙ判定とコマンド実行結果の確認を行
う。
【００５１】図１８に図１３の書き込み制御フローを時
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に書き込みコマンドを入
力する（ＣＭＤ（Ｗ））。続けてフラッシュメモリチッ
プ０からフラッシュメモリチップ３に、同時に同一セク
タアドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ
０））。次にチップ選択信号ＣＥ０だけをアクティブに
し、データブロックＤ０をフラッシュメモリチップ０に
入力する（ＴＲ（Ｄ０））。データブロックＤ０入力
後、続けてフラッシュメモリチップ０に書き込み開始コ
マンドを入力する（ＣＭＤ（ＳＷ））。次にチップ選択
信号ＣＥ１だけをアクティブにし、データブロックＤ１
をチップ１に入力（ＴＲ（Ｄ１））、続けて書き込みコ
マンドを入力する（ＣＭＤ（ＳＷ））。以下、順次チッ
プ選択信号を切り換えながら、Ｄ３までのデータブロッ
ク入力（ＴＲ（Ｄ２）、ＴＲ（Ｄ３））と書き込み開始
コマンド入力（ＣＭＤ（ＳＷ））を行う。データブロッ
クＤ０からＤ３の書き込み開始コマンド入力後、Ｒｅａ
ｄｙ／Ｂｕｓｙ判定を行う。ここでは、早くＲｅａｄｙ
になったグループから順に次の処理を行うことも可能で
あるが、データブロックを入力した順で着目するグルー
プを切り替える方法を示す。グループ０がＲｅａｄｙに
なるまでＲｅａｄｙ／Ｂｕｓｙ判定を行う。Ｒｅａｄｙ
検出後、フラッシュメモリチップ０のセクタアドレスＡ
ＤＲ０に対する書き込み開始コマンドの実行結果の確認
を行う。続けてフラッシュメモリチップ０に対し、次の
書き込みコマンドの入力、セクタアドレスＡＤＲ１の入
力、データブロックＤ４の入力、書き込み開始コマンド
の入力を行う。次に、フラッシュメモリチップ１のセク
タアドレスＡＤＲ０に対する書き込み開始コマンドの実
行結果の確認を行う。続けてフラッシュメモリチップ１
に対し、次の書き込みコマンドの入力、セクタアドレス
ＡＤＲ１の入力、データブロックＤ５の入力、書き込み
開始コマンドの入力を行う。次に、着目するグループを
グループ０からグループ１に切り替えて、以下、Ｒｅａ
ｄｙ検出待ち、グループ内のフラッシュメモリチップに
対しデータブロックの繋がりの順番で、前回発行した書
き込み開始コマンドの実行結果の確認、データブロック
の入力、書き込み開始コマンドの入力を行う。全データ
ブロックに対する書き込み開始コマンドの入力が終了し
た後は、全書き込み開始コマンドの実行結果を確認する
まで、Ｒｅａｄｙ／Ｂｕｓｙ判定とコマンド実行結果の
確認を行う。
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に書き込みコマンドを入
力する（ＣＭＤ（Ｗ））。続けてフラッシュメモリチッ
プ０からフラッシュメモリチップ３に、同時に同一セク
タアドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ
０））。次にチップ選択信号ＣＥ０だけをアクティブに
し、データブロックＤ０をフラッシュメモリチップ０に
入力する（ＴＲ（Ｄ０））。データブロックＤ０入力
後、続けてフラッシュメモリチップ０に書き込み開始コ
マンドを入力する（ＣＭＤ（ＳＷ））。次にチップ選択
信号ＣＥ１だけをアクティブにし、データブロックＤ１
をチップ１に入力（ＴＲ（Ｄ１））、続けて書き込みコ
マンドを入力する（ＣＭＤ（ＳＷ））。以下、順次チッ
プ選択信号を切り換えながら、Ｄ３までのデータブロッ
ク入力（ＴＲ（Ｄ２）、ＴＲ（Ｄ３））と書き込み開始
コマンド入力（ＣＭＤ（ＳＷ））を行う。データブロッ
クＤ０からＤ３の書き込み開始コマンド入力後、Ｒｅａ
ｄｙ／Ｂｕｓｙ判定を行う。ここでは、早くＲｅａｄｙ
になったグループから順に次の処理を行うことも可能で
あるが、データブロックを入力した順で着目するグルー
プを切り替える方法を示す。グループ０がＲｅａｄｙに
なるまでＲｅａｄｙ／Ｂｕｓｙ判定を行う。Ｒｅａｄｙ
検出後、フラッシュメモリチップ０のセクタアドレスＡ
ＤＲ０に対する書き込み開始コマンドの実行結果の確認
を行う。続けてフラッシュメモリチップ０に対し、次の
書き込みコマンドの入力、セクタアドレスＡＤＲ１の入
力、データブロックＤ４の入力、書き込み開始コマンド
の入力を行う。次に、フラッシュメモリチップ１のセク
タアドレスＡＤＲ０に対する書き込み開始コマンドの実
行結果の確認を行う。続けてフラッシュメモリチップ１
に対し、次の書き込みコマンドの入力、セクタアドレス
ＡＤＲ１の入力、データブロックＤ５の入力、書き込み
開始コマンドの入力を行う。次に、着目するグループを
グループ０からグループ１に切り替えて、以下、Ｒｅａ
ｄｙ検出待ち、グループ内のフラッシュメモリチップに
対しデータブロックの繋がりの順番で、前回発行した書
き込み開始コマンドの実行結果の確認、データブロック
の入力、書き込み開始コマンドの入力を行う。全データ
ブロックに対する書き込み開始コマンドの入力が終了し
た後は、全書き込み開始コマンドの実行結果を確認する
まで、Ｒｅａｄｙ／Ｂｕｓｙ判定とコマンド実行結果の
確認を行う。
【００５２】図１９に図１４の書き込み制御フローを時
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に書き込みコマンドを入
力する（ＣＭＤ（Ｗ））。次にフラッシュメモリチップ
０からフラッシュメモリチップ３に、同時にセクタアド
レスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ０））。次に
フラッシュメモリチップ選択信号ＣＥ０だけをアクティ
ブにし、データブロックＤ０をフラッシュメモリチップ
０に入力する（ＴＲ（Ｄ０））。データブロックＤ０入
力後、続けてフラッシュメモリチップ０に書き込み開始
コマンドを入力する（ＣＭＤ（ＳＷ））。次にフラッシ
ュメモリチップ選択信号ＣＥ１だけをアクティブにし、
データブロックＤ１の入力（ＴＲ（Ｄ１））と書き込み
コマンドの入力（ＣＭＤ（ＳＷ））を続けて行う。以
下、順次フラッシュメモリチップ選択信号を切り換えな
がら、Ｄ３までのデータブロック入力（ＴＲ（Ｄ２）、
ＴＲ（Ｄ３））と書き込み開始コマンド入力（ＣＭＤ
（ＳＷ））を行う。データブロックＤ０からＤ３の書き
込み開始コマンド入力後、ステータスレジスタ読み出し
によるＲｅａｄｙ／Ｂｕｓｙ判定を行う。フラッシュメ
モリチップを順次切り替えながらステータスレジスタを
読み出し、早くＲｅａｄｙを検出したフラッシュメモリ
チップから順に次の処理を行うこともできるが、ここで
は、１つのフラッシュメモリチップに着目してＲｅａｄ
ｙ／Ｂｕｓｙ判定を行い、着目するフラッシュメモリの
コマンド実行結果を確認してから、着目するフラッシュ
メモリチップを次のフラッシュメモリチップに切り替え
る方法を示す。フラッシュメモリチップ０がＲｅａｄｙ
になるまでステータスレジスタ読み出しによるＲｅａｄ
ｙ／Ｂｕｓｙ判定を行い（ＳＴ）、Ｒｅａｄｙを検出し
た時のステータスレジスタの値により書き込み開始コマ
ンドの実行結果の確認を行う。続けて次の書き込みコマ
ンドの入力（ＣＭＤ（Ｗ））、セクタアドレスＡＤＲ１
の入力（ＡＤＲ（ＡＤＲ１））、データブロックＤ４の
入力（ＴＲ（Ｄ４））、書き込み開始コマンドの入力
（ＣＭＤ（ＳＷ））を行う。次に着目するフラッシュメ
モリチップをフラッシュメモリチップ１に切り替える。
以下、Ｒｅａｄｙ／Ｂｕｓｙ判定と前回発行した書き込
み開始コマンドの実行結果の確認（ＳＴ）、次の書き込
みコマンドの入力（ＣＭＤ（Ｗ））、データブロックの
入力（ＴＲ（Ｄ５），ＴＲ（Ｄ６））、書き込み開始コ
マンドの入力（ＣＭＤ（ＳＷ））を行う。最後にデータ
ブロックＤ４からＤ６の書き込み開始コマンドに対する
Ｒｅａｄｙ／Ｂｕｓｙ判定と書き込み開始コマンドの実
行結果の確認を行う。
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に書き込みコマンドを入
力する（ＣＭＤ（Ｗ））。次にフラッシュメモリチップ
０からフラッシュメモリチップ３に、同時にセクタアド
レスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ０））。次に
フラッシュメモリチップ選択信号ＣＥ０だけをアクティ
ブにし、データブロックＤ０をフラッシュメモリチップ
０に入力する（ＴＲ（Ｄ０））。データブロックＤ０入
力後、続けてフラッシュメモリチップ０に書き込み開始
コマンドを入力する（ＣＭＤ（ＳＷ））。次にフラッシ
ュメモリチップ選択信号ＣＥ１だけをアクティブにし、
データブロックＤ１の入力（ＴＲ（Ｄ１））と書き込み
コマンドの入力（ＣＭＤ（ＳＷ））を続けて行う。以
下、順次フラッシュメモリチップ選択信号を切り換えな
がら、Ｄ３までのデータブロック入力（ＴＲ（Ｄ２）、
ＴＲ（Ｄ３））と書き込み開始コマンド入力（ＣＭＤ
（ＳＷ））を行う。データブロックＤ０からＤ３の書き
込み開始コマンド入力後、ステータスレジスタ読み出し
によるＲｅａｄｙ／Ｂｕｓｙ判定を行う。フラッシュメ
モリチップを順次切り替えながらステータスレジスタを
読み出し、早くＲｅａｄｙを検出したフラッシュメモリ
チップから順に次の処理を行うこともできるが、ここで
は、１つのフラッシュメモリチップに着目してＲｅａｄ
ｙ／Ｂｕｓｙ判定を行い、着目するフラッシュメモリの
コマンド実行結果を確認してから、着目するフラッシュ
メモリチップを次のフラッシュメモリチップに切り替え
る方法を示す。フラッシュメモリチップ０がＲｅａｄｙ
になるまでステータスレジスタ読み出しによるＲｅａｄ
ｙ／Ｂｕｓｙ判定を行い（ＳＴ）、Ｒｅａｄｙを検出し
た時のステータスレジスタの値により書き込み開始コマ
ンドの実行結果の確認を行う。続けて次の書き込みコマ
ンドの入力（ＣＭＤ（Ｗ））、セクタアドレスＡＤＲ１
の入力（ＡＤＲ（ＡＤＲ１））、データブロックＤ４の
入力（ＴＲ（Ｄ４））、書き込み開始コマンドの入力
（ＣＭＤ（ＳＷ））を行う。次に着目するフラッシュメ
モリチップをフラッシュメモリチップ１に切り替える。
以下、Ｒｅａｄｙ／Ｂｕｓｙ判定と前回発行した書き込
み開始コマンドの実行結果の確認（ＳＴ）、次の書き込
みコマンドの入力（ＣＭＤ（Ｗ））、データブロックの
入力（ＴＲ（Ｄ５），ＴＲ（Ｄ６））、書き込み開始コ
マンドの入力（ＣＭＤ（ＳＷ））を行う。最後にデータ
ブロックＤ４からＤ６の書き込み開始コマンドに対する
Ｒｅａｄｙ／Ｂｕｓｙ判定と書き込み開始コマンドの実
行結果の確認を行う。
【００５３】次にフラッシュメモリチップの消去制御方
式について、複数のフラッシュメモリチップの一つのア
ドレスを消去する場合と複数のアドレスを消去する場合
に分けて説明する。
式について、複数のフラッシュメモリチップの一つのア
ドレスを消去する場合と複数のアドレスを消去する場合
に分けて説明する。
【００５４】はじめに、一つのアドレスを消去する場合
の消去制御方式について図２０から図２８を用いて説明
する。
の消去制御方式について図２０から図２８を用いて説明
する。
【００５５】図２０から図２３に、第１から第４のＲｅ
ａｄｙ／Ｂｕｓｙ判定方式に対応した消去制御フローを
示す。図２０は、第１のＲｅａｄｙ／Ｂｕｓｙ判定方式
を用いる場合の消去制御フローである。ＳＴＥＰ１で
は、消去アドレスが同じである全フラッシュメモリチッ
プに、同時に消去コマンドを入力する。ＳＴＥＰ２で
は、ＳＴＥＰ１で消去コマンドを入力した全フラッシュ
メモリチップに、同時に同一アドレスを入力する。ＳＴ
ＥＰ３では、ＳＴＥＰ１で消去コマンドを、ＳＴＥＰ２
でアドレスを入力した全フラッシュメモリチップに、同
時に消去開始コマンドを入力する。ＳＴＥＰ４では、フ
ラッシュメモリチップのＲｅａｄｙ／Ｂｕｓｙ判定結果
がＲｅａｄｙになるまで、Ｒｅａｄｙ／Ｂｕｓｙ判定を
行う。ＳＴＥＰ５では、各フラッシュメモリチップのス
テータスレジスタを順次読み出し、消去開始コマンドの
実行結果を確認する。
ａｄｙ／Ｂｕｓｙ判定方式に対応した消去制御フローを
示す。図２０は、第１のＲｅａｄｙ／Ｂｕｓｙ判定方式
を用いる場合の消去制御フローである。ＳＴＥＰ１で
は、消去アドレスが同じである全フラッシュメモリチッ
プに、同時に消去コマンドを入力する。ＳＴＥＰ２で
は、ＳＴＥＰ１で消去コマンドを入力した全フラッシュ
メモリチップに、同時に同一アドレスを入力する。ＳＴ
ＥＰ３では、ＳＴＥＰ１で消去コマンドを、ＳＴＥＰ２
でアドレスを入力した全フラッシュメモリチップに、同
時に消去開始コマンドを入力する。ＳＴＥＰ４では、フ
ラッシュメモリチップのＲｅａｄｙ／Ｂｕｓｙ判定結果
がＲｅａｄｙになるまで、Ｒｅａｄｙ／Ｂｕｓｙ判定を
行う。ＳＴＥＰ５では、各フラッシュメモリチップのス
テータスレジスタを順次読み出し、消去開始コマンドの
実行結果を確認する。
【００５６】図２１に第２のＲｅａｄｙ／Ｂｕｓｙ判定
方式を用いる場合の消去制御フロー示す。ＳＴＥＰ１で
は、消去アドレスが同じである全フラッシュメモリチッ
プに、同時に消去コマンドを入力する。ＳＴＥＰ２で
は、ＳＴＥＰ１で消去コマンドを入力した全フラッシュ
メモリチップに、同時に同一アドレスを入力する。ＳＴ
ＥＰ３では、ＳＴＥＰ１で消去コマンドを、ＳＴＥＰ２
でアドレスを入力した全フラッシュメモリチップに、同
時に消去開始コマンドを入力する。ＳＴＥＰ４では、Ｒ
ｅａｄｙを検出するまでＲｅａｄｙ／Ｂｕｓｙ判定を行
い。ＳＴＥＰ５では、消去開始コマンドの実行結果の確
認を行う。ここでは、フラッシュメモリチップ毎にＲｅ
ａｄｙ／Ｂｕｓｙ判定ができる。従って、Ｒｅａｄｙ／
Ｂｕｓｙ判定を行うフラッシュメモリチップの順番を予
め決めておき、その順番通りに、Ｒｅａｄｙ／Ｂｕｓｙ
判定とステータスレジスタ読み出しによるコマンド実行
結果の確認を行うことも可能であるが、早くＲｅａｄｙ
になったフラッシュメモリチップから順に、ステータス
レジスタ読み出しによるコマンド実行結果の確認を行う
こともできる。ＳＴＥＰ４とＳＴＥＰ５は、消去開始コ
マンドを入力した全フラッシュメモリチップについて、
消去開始コマンドの実行結果を確認するまで繰り返す。
方式を用いる場合の消去制御フロー示す。ＳＴＥＰ１で
は、消去アドレスが同じである全フラッシュメモリチッ
プに、同時に消去コマンドを入力する。ＳＴＥＰ２で
は、ＳＴＥＰ１で消去コマンドを入力した全フラッシュ
メモリチップに、同時に同一アドレスを入力する。ＳＴ
ＥＰ３では、ＳＴＥＰ１で消去コマンドを、ＳＴＥＰ２
でアドレスを入力した全フラッシュメモリチップに、同
時に消去開始コマンドを入力する。ＳＴＥＰ４では、Ｒ
ｅａｄｙを検出するまでＲｅａｄｙ／Ｂｕｓｙ判定を行
い。ＳＴＥＰ５では、消去開始コマンドの実行結果の確
認を行う。ここでは、フラッシュメモリチップ毎にＲｅ
ａｄｙ／Ｂｕｓｙ判定ができる。従って、Ｒｅａｄｙ／
Ｂｕｓｙ判定を行うフラッシュメモリチップの順番を予
め決めておき、その順番通りに、Ｒｅａｄｙ／Ｂｕｓｙ
判定とステータスレジスタ読み出しによるコマンド実行
結果の確認を行うことも可能であるが、早くＲｅａｄｙ
になったフラッシュメモリチップから順に、ステータス
レジスタ読み出しによるコマンド実行結果の確認を行う
こともできる。ＳＴＥＰ４とＳＴＥＰ５は、消去開始コ
マンドを入力した全フラッシュメモリチップについて、
消去開始コマンドの実行結果を確認するまで繰り返す。
【００５７】図２２に第３のＲｅａｄｙ／Ｂｕｓｙ判定
方式を用いる場合の消去制御フロー示す。ＳＴＥＰ１で
は、消去アドレスが同じである全フラッシュメモリチッ
プに、同時に消去コマンドを入力する。ＳＴＥＰ２で
は、ＳＴＥＰ１で消去コマンドを入力した全フラッシュ
メモリチップに、同時に同一アドレスを入力する。ＳＴ
ＥＰ３では、ＳＴＥＰ１で消去コマンドを、ＳＴＥＰ２
でアドレスを入力した全フラッシュメモリチップに、同
時に消去開始コマンドを入力する。ＳＴＥＰ４では、Ｒ
ｅａｄｙを検出するまでＲｅａｄｙ／Ｂｕｓｙ判定を行
う。ＳＴＥＰ５では、ＳＴＥＰ４でＲｅａｄｙを検出し
たグループを構成する各フラッシュメモリチップのステ
ータスレジスタを読み出すことにより消去開始コマンド
の実行結果を確認する。ＳＴＥＰ４とＳＴＥＰ５は、全
消去開始コマンドの実行結果を確認するまで繰り返し行
う。また、ＳＴＥＰ４とＳＴＥＰ５は、予めＲｅａｄｙ
／Ｂｕｓｙ判定を行うグループの順番を決めておき、そ
の順番通りにＲｅａｄｙ／Ｂｕｓｙ判定を行うこともで
きるが、早くＲｅａｄｙを検出したグループから順にコ
マンド実行結果の確認を行うこともできる。
方式を用いる場合の消去制御フロー示す。ＳＴＥＰ１で
は、消去アドレスが同じである全フラッシュメモリチッ
プに、同時に消去コマンドを入力する。ＳＴＥＰ２で
は、ＳＴＥＰ１で消去コマンドを入力した全フラッシュ
メモリチップに、同時に同一アドレスを入力する。ＳＴ
ＥＰ３では、ＳＴＥＰ１で消去コマンドを、ＳＴＥＰ２
でアドレスを入力した全フラッシュメモリチップに、同
時に消去開始コマンドを入力する。ＳＴＥＰ４では、Ｒ
ｅａｄｙを検出するまでＲｅａｄｙ／Ｂｕｓｙ判定を行
う。ＳＴＥＰ５では、ＳＴＥＰ４でＲｅａｄｙを検出し
たグループを構成する各フラッシュメモリチップのステ
ータスレジスタを読み出すことにより消去開始コマンド
の実行結果を確認する。ＳＴＥＰ４とＳＴＥＰ５は、全
消去開始コマンドの実行結果を確認するまで繰り返し行
う。また、ＳＴＥＰ４とＳＴＥＰ５は、予めＲｅａｄｙ
／Ｂｕｓｙ判定を行うグループの順番を決めておき、そ
の順番通りにＲｅａｄｙ／Ｂｕｓｙ判定を行うこともで
きるが、早くＲｅａｄｙを検出したグループから順にコ
マンド実行結果の確認を行うこともできる。
【００５８】図２３に第４のＲｅａｄｙ／Ｂｕｓｙ判定
方式を用いる場合の消去制御フロー示す。ＳＴＥＰ１で
は、消去アドレスが同じである全てのフラッシュメモリ
チップに、同時に消去コマンドを入力する。ＳＴＥＰ２
では、ＳＴＥＰ１で消去コマンドを入力した全フラッシ
ュメモリチップに、同時に同一アドレスを入力する。Ｓ
ＴＥＰ３では、ＳＴＥＰ１で消去コマンドを、ＳＴＥＰ
２でアドレスを入力したフラッシュメモリチップに、同
時に消去開始コマンドを入力する。ＳＴＥＰ４では、各
フラッシュメモリチップのステータスレジスタ読み出し
によるＲｅａｄｙ／Ｂｕｓｙ判定を行い、ＳＴＥＰ５で
はコマンド実行結果の確認を行う。ＳＴＥＰ４とＳＴＥ
Ｐ５は、全消去開始コマンドの実行結果を確認するまで
繰り返し行う。また、ＳＴＥＰ４とＳＴＥＰ５は、１つ
のフラッシュメモリチップに着目し、そのフラッシュメ
モリチップのＲｅａｄｙを検出するまでは、そのステー
タスレジスタ読み出しとコマンド実行結果確認を行い、
その後、着目するフラッシュメモリチップを次のフラッ
シュメモリチップに切り替える方式も、フラッシュメモ
リチップ順次を切り替えながらステータスレジスタを読
み出し、Ｒｅａｄｙを検出したフラッシュメモリチップ
から順にコマンド実行結果確認を行う方式も可能であ
る。
方式を用いる場合の消去制御フロー示す。ＳＴＥＰ１で
は、消去アドレスが同じである全てのフラッシュメモリ
チップに、同時に消去コマンドを入力する。ＳＴＥＰ２
では、ＳＴＥＰ１で消去コマンドを入力した全フラッシ
ュメモリチップに、同時に同一アドレスを入力する。Ｓ
ＴＥＰ３では、ＳＴＥＰ１で消去コマンドを、ＳＴＥＰ
２でアドレスを入力したフラッシュメモリチップに、同
時に消去開始コマンドを入力する。ＳＴＥＰ４では、各
フラッシュメモリチップのステータスレジスタ読み出し
によるＲｅａｄｙ／Ｂｕｓｙ判定を行い、ＳＴＥＰ５で
はコマンド実行結果の確認を行う。ＳＴＥＰ４とＳＴＥ
Ｐ５は、全消去開始コマンドの実行結果を確認するまで
繰り返し行う。また、ＳＴＥＰ４とＳＴＥＰ５は、１つ
のフラッシュメモリチップに着目し、そのフラッシュメ
モリチップのＲｅａｄｙを検出するまでは、そのステー
タスレジスタ読み出しとコマンド実行結果確認を行い、
その後、着目するフラッシュメモリチップを次のフラッ
シュメモリチップに切り替える方式も、フラッシュメモ
リチップ順次を切り替えながらステータスレジスタを読
み出し、Ｒｅａｄｙを検出したフラッシュメモリチップ
から順にコマンド実行結果確認を行う方式も可能であ
る。
【００５９】次に図２０から図２３で説明した消去制御
フローについて、図２４から図２７を用いて、具体的に
説明する。
フローについて、図２４から図２７を用いて、具体的に
説明する。
【００６０】図２４に物理的な消去位置を示す。フラッ
シュメモリチップ０からフラッシュメモリチップ３のセ
クタアドレスＡＤＲ０を消去する。
シュメモリチップ０からフラッシュメモリチップ３のセ
クタアドレスＡＤＲ０を消去する。
【００６１】図２５に図２０の制御フローを時間軸上で
示す。初めにフラッシュメモリチップ選択信号ＣＥ０か
らＣＥ３をアクティブにし、フラッシュメモリチップ０
からフラッシュメモリチップ３に、同時に消去コマンド
を入力する（ＣＭＤ（Ｅ））。続けてフラッシュメモリ
チップ０からフラッシュメモリチップ３に、同時に同一
セクタアドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ
０））。続けてフラッシュメモリチップ０からフラッシ
ュメモリチップ３に、同時に消去開始コマンドを入力す
る（ＣＭＤ（ＳＥ））。消去開始コマンドの入力によ
り、メモリセル内のデータ消去が開始される。メモリセ
ル内のデータ消去が開始されてから、データ消去が終了
するまでの間、各フラッシュメモリチップのＲｅａｄｙ
／Ｂｕｓｙ端子の出力は、Ｂｕｓｙを示す。Ｔ
C_BUSYは、各フラッシュメモリチップのＲｅａｄｙ／Ｂ
ｕｓｙ端子の出力が、Ｂｕｓｙとなる期間である。ま
た、ＴT_BUSYは、Ｒｅａｄｙ／Ｂｕｓｙ判定でＢｕｓｙ
と判定される期間である。ここでは、第１の全フラッシ
ュメモリチップのＲｅａｄｙ／Ｂｕｓｙ信号の論理積で
フラッシュメモリチップのＲｅａｄｙ／Ｂｕｓｙ判定を
行う。従って、１つでもＢｕｓｙのフラッシュメモリチ
ップがある場合は、その間はＢｕｓｙと判定される。フ
ラッシュメモリチップ０からフラッシュメモリチップ３
のメモリセルの消去が終了し、Ｒｅａｄｙ／Ｂｕｓｙ判
定の結果がＲｅａｄｙと判定されてから、各フラッシュ
メモリチップのステータスレジスタを読み出し、各コマ
ンドの実行結果を確認する（ＳＴ）。
示す。初めにフラッシュメモリチップ選択信号ＣＥ０か
らＣＥ３をアクティブにし、フラッシュメモリチップ０
からフラッシュメモリチップ３に、同時に消去コマンド
を入力する（ＣＭＤ（Ｅ））。続けてフラッシュメモリ
チップ０からフラッシュメモリチップ３に、同時に同一
セクタアドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ
０））。続けてフラッシュメモリチップ０からフラッシ
ュメモリチップ３に、同時に消去開始コマンドを入力す
る（ＣＭＤ（ＳＥ））。消去開始コマンドの入力によ
り、メモリセル内のデータ消去が開始される。メモリセ
ル内のデータ消去が開始されてから、データ消去が終了
するまでの間、各フラッシュメモリチップのＲｅａｄｙ
／Ｂｕｓｙ端子の出力は、Ｂｕｓｙを示す。Ｔ
C_BUSYは、各フラッシュメモリチップのＲｅａｄｙ／Ｂ
ｕｓｙ端子の出力が、Ｂｕｓｙとなる期間である。ま
た、ＴT_BUSYは、Ｒｅａｄｙ／Ｂｕｓｙ判定でＢｕｓｙ
と判定される期間である。ここでは、第１の全フラッシ
ュメモリチップのＲｅａｄｙ／Ｂｕｓｙ信号の論理積で
フラッシュメモリチップのＲｅａｄｙ／Ｂｕｓｙ判定を
行う。従って、１つでもＢｕｓｙのフラッシュメモリチ
ップがある場合は、その間はＢｕｓｙと判定される。フ
ラッシュメモリチップ０からフラッシュメモリチップ３
のメモリセルの消去が終了し、Ｒｅａｄｙ／Ｂｕｓｙ判
定の結果がＲｅａｄｙと判定されてから、各フラッシュ
メモリチップのステータスレジスタを読み出し、各コマ
ンドの実行結果を確認する（ＳＴ）。
【００６２】図２６に図２１の制御フローを時間軸上で
示す。初めにチップ選択信号ＣＥ０からＣＥ３をアクテ
ィブにし、フラッシュメモリチップ０からフラッシュメ
モリチップ３に、同時に消去コマンドを入力する。図に
は消去コマンド入力をＣＭＤ（Ｅ）と記した。次にフラ
ッシュメモリチップ０からフラッシュメモリチップ３
に、同時に同一セクタアドレスADR０を入力する（ＡＤ
Ｒ（ＡＤＲ０））。続けてフラッシュメモリチップ０か
らフラッシュメモリチップ３に、同時に消去開始コマン
ドを入力する（ＣＭＤ（ＳＥ））。次に各フラッシュメ
モリチップのＲｅａｄｙ／Ｂｕｓｙ判定とステータスレ
ジスタ読み出しによるコマンド実行結果の確認を行う。
ここでは、各フラッシュメモリチップのＲｅａｄｙ／Ｂ
ｕｓｙ判定を個別的に行うことができる。従って、フラ
ッシュメモリチップ０から順に、Ｒｅａｄｙの検出とコ
マンド実行結果の確認を行うこともできるが、早くＲｅ
ａｄｙを検出したフラッシュメモリチップから順にコマ
ンド実行結果の確認を行うこともできる。図には早くＲ
ｅａｄｙを検出したフラッシュメモリチップから順に、
コマンド実行結果の確認を行う場合を示した。
示す。初めにチップ選択信号ＣＥ０からＣＥ３をアクテ
ィブにし、フラッシュメモリチップ０からフラッシュメ
モリチップ３に、同時に消去コマンドを入力する。図に
は消去コマンド入力をＣＭＤ（Ｅ）と記した。次にフラ
ッシュメモリチップ０からフラッシュメモリチップ３
に、同時に同一セクタアドレスADR０を入力する（ＡＤ
Ｒ（ＡＤＲ０））。続けてフラッシュメモリチップ０か
らフラッシュメモリチップ３に、同時に消去開始コマン
ドを入力する（ＣＭＤ（ＳＥ））。次に各フラッシュメ
モリチップのＲｅａｄｙ／Ｂｕｓｙ判定とステータスレ
ジスタ読み出しによるコマンド実行結果の確認を行う。
ここでは、各フラッシュメモリチップのＲｅａｄｙ／Ｂ
ｕｓｙ判定を個別的に行うことができる。従って、フラ
ッシュメモリチップ０から順に、Ｒｅａｄｙの検出とコ
マンド実行結果の確認を行うこともできるが、早くＲｅ
ａｄｙを検出したフラッシュメモリチップから順にコマ
ンド実行結果の確認を行うこともできる。図には早くＲ
ｅａｄｙを検出したフラッシュメモリチップから順に、
コマンド実行結果の確認を行う場合を示した。
【００６３】図２７に図２２の制御フローを時間軸上で
示す。フラッシュメモリチップ０とフラッシュメモリチ
ップ１でＲｅａｄｙ／Ｂｕｓｙ判定のグループ０を、フ
ラッシュメモリチップ２とフラッシュメモリチップ３で
Ｒｅａｄｙ／Ｂｕｓｙ判定のグロープ１を構成する。初
めにフラッシュメモリチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に消去コマンドを入力す
る（ＣＭＤ（Ｅ））。続けてフラッシュメモリチップ０
からフラッシュメモリチップ３に、同時に同一セクタア
ドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ０））。次
にフラッシュメモリチップ０からフラッシュメモリチッ
プ３に、同時に消去開始コマンドを入力する（ＣＭＤ
（ＳＥ））。次にＲｅａｄｙ／Ｂｕｓｙ判定を行い、Ｒ
ｅａｄｙのグループを構成する各フラッシュメモリチッ
プのステータスレジスタを読み出すことにより、コマン
ドの実行結果を確認する。図の例ではグループ１がグル
ープ０より先に消去が終了しているので、グループ１に
対する処理をグループ０より先に行っている。グループ
０とグループ１でＲｅａｄｙ／Ｂｕｓｙ判定の優先順位
を決め、優先順位の高いほうから順にＲｅａｄｙを検出
するまでＲｅａｄｙ／Ｂｕｓｙ判定を行っても良い。
示す。フラッシュメモリチップ０とフラッシュメモリチ
ップ１でＲｅａｄｙ／Ｂｕｓｙ判定のグループ０を、フ
ラッシュメモリチップ２とフラッシュメモリチップ３で
Ｒｅａｄｙ／Ｂｕｓｙ判定のグロープ１を構成する。初
めにフラッシュメモリチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に消去コマンドを入力す
る（ＣＭＤ（Ｅ））。続けてフラッシュメモリチップ０
からフラッシュメモリチップ３に、同時に同一セクタア
ドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ０））。次
にフラッシュメモリチップ０からフラッシュメモリチッ
プ３に、同時に消去開始コマンドを入力する（ＣＭＤ
（ＳＥ））。次にＲｅａｄｙ／Ｂｕｓｙ判定を行い、Ｒ
ｅａｄｙのグループを構成する各フラッシュメモリチッ
プのステータスレジスタを読み出すことにより、コマン
ドの実行結果を確認する。図の例ではグループ１がグル
ープ０より先に消去が終了しているので、グループ１に
対する処理をグループ０より先に行っている。グループ
０とグループ１でＲｅａｄｙ／Ｂｕｓｙ判定の優先順位
を決め、優先順位の高いほうから順にＲｅａｄｙを検出
するまでＲｅａｄｙ／Ｂｕｓｙ判定を行っても良い。
【００６４】図２８に図２３の制御フローを時間軸上で
示す。初めにチップ選択信号ＣＥ０からＣＥ３をアクテ
ィブにし、フラッシュメモリチップ０からフラッシュメ
モリチップ３に、同時に消去コマンドを入力する（ＣＭ
Ｄ（Ｅ））。続けてフラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に同一セクタアドレスＡ
ＤＲ０を入力する（ＡＤＲ（ＡＤＲ０））。次にフラッ
シュメモリチップ０からフラッシュメモリチップ３に、
同時に消去開始コマンドを入力する（ＣＭＤ（Ｓ
Ｅ））。次に全コマンド実行結果を確認できるまで、フ
ラッシュメモリチップを切替ながら、各フラッシュメモ
リチップのステータスレジスタを読み出し、コマンドの
実行結果を確認する。
示す。初めにチップ選択信号ＣＥ０からＣＥ３をアクテ
ィブにし、フラッシュメモリチップ０からフラッシュメ
モリチップ３に、同時に消去コマンドを入力する（ＣＭ
Ｄ（Ｅ））。続けてフラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に同一セクタアドレスＡ
ＤＲ０を入力する（ＡＤＲ（ＡＤＲ０））。次にフラッ
シュメモリチップ０からフラッシュメモリチップ３に、
同時に消去開始コマンドを入力する（ＣＭＤ（Ｓ
Ｅ））。次に全コマンド実行結果を確認できるまで、フ
ラッシュメモリチップを切替ながら、各フラッシュメモ
リチップのステータスレジスタを読み出し、コマンドの
実行結果を確認する。
【００６５】次に複数のフラッシュメモリチップの複数
のアドレスを消去する場合の消去制御方式について図２
９から図３７を用いて説明する。
のアドレスを消去する場合の消去制御方式について図２
９から図３７を用いて説明する。
【００６６】図２９から図３２に、第１から第４のＲｅ
ａｄｙ／Ｂｕｓｙ判定方式に対応した消去制御フローを
示す。図２９は、第１のＲｅａｄｙ／Ｂｕｓｙ判定方式
を用いた時の消去制御フローである。ＳＴＥＰ１では、
消去アドレスが同じである全フラッシュメモリチップ
に、同時に消去コマンドを入力する。ＳＴＥＰ２では、
ＳＴＥＰ１で消去コマンドを入力したフラッシュメモリ
チップに、同時に同一アドレスを入力する。ＳＴＥＰ３
では、ＳＴＥＰ１で消去コマンドを、ＳＴＥＰ２でアド
レスを入力した全フラッシュメモリチップに、同時に消
去開始コマンドを入力する。ＳＴＥＰ４では、Ｒｅａｄ
ｙを検出するまでＲｅａｄｙ／Ｂｕｓｙ判定を行う。Ｓ
ＴＥＰ５では、消去開始コマンドを入力した各フラッシ
ュメモリチップのステータスレジスタを、順次読み出す
ことによりコマンドの実行結果を確認する。上記、ＳＴ
ＥＰ１からＳＴＥＰ５の処理を、消去するアドレスを変
えながら、所望のアドレスの消去が終了するまで繰り返
し行う。
ａｄｙ／Ｂｕｓｙ判定方式に対応した消去制御フローを
示す。図２９は、第１のＲｅａｄｙ／Ｂｕｓｙ判定方式
を用いた時の消去制御フローである。ＳＴＥＰ１では、
消去アドレスが同じである全フラッシュメモリチップ
に、同時に消去コマンドを入力する。ＳＴＥＰ２では、
ＳＴＥＰ１で消去コマンドを入力したフラッシュメモリ
チップに、同時に同一アドレスを入力する。ＳＴＥＰ３
では、ＳＴＥＰ１で消去コマンドを、ＳＴＥＰ２でアド
レスを入力した全フラッシュメモリチップに、同時に消
去開始コマンドを入力する。ＳＴＥＰ４では、Ｒｅａｄ
ｙを検出するまでＲｅａｄｙ／Ｂｕｓｙ判定を行う。Ｓ
ＴＥＰ５では、消去開始コマンドを入力した各フラッシ
ュメモリチップのステータスレジスタを、順次読み出す
ことによりコマンドの実行結果を確認する。上記、ＳＴ
ＥＰ１からＳＴＥＰ５の処理を、消去するアドレスを変
えながら、所望のアドレスの消去が終了するまで繰り返
し行う。
【００６７】図３０に第２のＲｅａｄｙ／Ｂｕｓｙ判定
方式を用いた時の消去制御フロー示す。ＳＴＥＰ１で
は、消去アドレスが同じである全フラッシュメモリチッ
プに、同時に消去コマンドを入力する。ＳＴＥＰ２で
は、ＳＴＥＰ１で消去コマンドを入力した全フラッシュ
メモリチップに、同時に同一セクタアドレスを入力す
る。ＳＴＥＰ３では、ＳＴＥＰ１で消去コマンドを、Ｓ
ＴＥＰ２でセクタアドレスを入力した全フラッシュメモ
リチップに、同時に消去開始コマンドを入力する。ＳＴ
ＥＰ４では、Ｒｅａｄｙを検出するまでＲｅａｄｙ／Ｂ
ｕｓｙ判定を行う。ＳＴＥＰ５では、ＳＴＥＰ４でＲｅ
ａｄｙを検出したフラッシュメモリチップのステータス
レジスタを読み出すことによりコマンドの実行結果を確
認する。ＳＴＥＰ６では、ＳＴＥＰ５でコマンドの実行
結果を確認したフラッシュメモリチップの別のアドレス
を消去する必要がある場合には、そのフラッシュメモリ
チップに消去コマンドとアドレスと消去開始コマンドの
入力を行う。ＳＴＥＰ４からＳＴＥＰ６は、所望のフラ
ッシュメモリチップの所望のアドレスの消去が全て終了
するまで繰り返し行う。
方式を用いた時の消去制御フロー示す。ＳＴＥＰ１で
は、消去アドレスが同じである全フラッシュメモリチッ
プに、同時に消去コマンドを入力する。ＳＴＥＰ２で
は、ＳＴＥＰ１で消去コマンドを入力した全フラッシュ
メモリチップに、同時に同一セクタアドレスを入力す
る。ＳＴＥＰ３では、ＳＴＥＰ１で消去コマンドを、Ｓ
ＴＥＰ２でセクタアドレスを入力した全フラッシュメモ
リチップに、同時に消去開始コマンドを入力する。ＳＴ
ＥＰ４では、Ｒｅａｄｙを検出するまでＲｅａｄｙ／Ｂ
ｕｓｙ判定を行う。ＳＴＥＰ５では、ＳＴＥＰ４でＲｅ
ａｄｙを検出したフラッシュメモリチップのステータス
レジスタを読み出すことによりコマンドの実行結果を確
認する。ＳＴＥＰ６では、ＳＴＥＰ５でコマンドの実行
結果を確認したフラッシュメモリチップの別のアドレス
を消去する必要がある場合には、そのフラッシュメモリ
チップに消去コマンドとアドレスと消去開始コマンドの
入力を行う。ＳＴＥＰ４からＳＴＥＰ６は、所望のフラ
ッシュメモリチップの所望のアドレスの消去が全て終了
するまで繰り返し行う。
【００６８】図３１に第３のＲｅａｄｙ／Ｂｕｓｙ判定
方式を用いた時の消去制御フロー示す。ＳＴＥＰ１で
は、消去アドレスが同じである全フラッシュメモリチッ
プに、同時に消去コマンドを入力する。ＳＴＥＰ２で
は、ＳＴＥＰ１で消去コマンドを入力した全フラッシュ
メモリチップに、同時に同一セクタアドレスを入力す
る。ＳＴＥＰ３では、ＳＴＥＰ１で消去コマンドを、Ｓ
ＴＥＰ２でセクタアドレスを入力した全フラッシュメモ
リチップに、同時に消去開始コマンドを入力する。ＳＴ
ＥＰ４では、Ｒｅａｄｙを検出するまでＲｅａｄｙ／Ｂ
ｕｓｙ判定を行う。ＳＴＥＰ５では、ＳＴＥＰ４でＲｅ
ａｄｙを検出したグループを構成するフラッシュメモリ
チップのステータスレジスタを読み出すことによりコマ
ンドの実行結果を確認する。ＳＴＥＰ６では、ＳＴＥＰ
４でＲｅａｄｙを検出したグループ内のフラッシュメモ
リチップの別のアドレスを消去する必要がある場合に
は、そのフラッシュメモリチップに消去コマンドとアド
レスと消去開始コマンドの入力を行う。ＳＴＥＰ４から
ＳＴＥＰ６は、所望のフラッシュメモリチップの所望の
アドレスの消去が全て終了するまで繰り返し行う。
方式を用いた時の消去制御フロー示す。ＳＴＥＰ１で
は、消去アドレスが同じである全フラッシュメモリチッ
プに、同時に消去コマンドを入力する。ＳＴＥＰ２で
は、ＳＴＥＰ１で消去コマンドを入力した全フラッシュ
メモリチップに、同時に同一セクタアドレスを入力す
る。ＳＴＥＰ３では、ＳＴＥＰ１で消去コマンドを、Ｓ
ＴＥＰ２でセクタアドレスを入力した全フラッシュメモ
リチップに、同時に消去開始コマンドを入力する。ＳＴ
ＥＰ４では、Ｒｅａｄｙを検出するまでＲｅａｄｙ／Ｂ
ｕｓｙ判定を行う。ＳＴＥＰ５では、ＳＴＥＰ４でＲｅ
ａｄｙを検出したグループを構成するフラッシュメモリ
チップのステータスレジスタを読み出すことによりコマ
ンドの実行結果を確認する。ＳＴＥＰ６では、ＳＴＥＰ
４でＲｅａｄｙを検出したグループ内のフラッシュメモ
リチップの別のアドレスを消去する必要がある場合に
は、そのフラッシュメモリチップに消去コマンドとアド
レスと消去開始コマンドの入力を行う。ＳＴＥＰ４から
ＳＴＥＰ６は、所望のフラッシュメモリチップの所望の
アドレスの消去が全て終了するまで繰り返し行う。
【００６９】図３２に第４のＲｅａｄｙ／Ｂｕｓｙ判定
方式を用いた時の消去制御フロー示す。ＳＴＥＰ１で
は、消去アドレスが同じである全フラッシュメモリチッ
プに、同時に消去コマンドを入力する。ＳＴＥＰ２で
は、ＳＴＥＰ１で消去コマンドを入力した全フラッシュ
メモリチップに、同時に同一セクタアドレスを入力す
る。ＳＴＥＰ３では、ＳＴＥＰ１で消去コマンドを、Ｓ
ＴＥＰ２でアドレスを入力した全フラッシュメモリチッ
プに、同時に消去開始コマンドを入力する。ＳＴＥＰ４
では、Ｒｅａｄｙを検出するまでステータスレジスタを
読み出すことによりＲｅａｄｙ／Ｂｕｓｙ判定を行う。
ＳＴＥＰ５では、ＳＴＥＰ４でＲｅａｄｙを検出したフ
ラッシュメモリチップのコマンド実行結果を確認する。
ＳＴＥＰ６では、ＳＴＥＰ５でコマンド実行結果を確認
したフラッシュメモリチップの別のアドレスを消去する
必要がある場合、消去コマンドの入力とアドレスの入力
と消去開始コマンドの入力を行う。ＳＴＥＰ４からＳＴ
ＥＰ６は、所望のフラッシュメモリチップの所望のアド
レスの消去が終了するまで繰り返し行う。
方式を用いた時の消去制御フロー示す。ＳＴＥＰ１で
は、消去アドレスが同じである全フラッシュメモリチッ
プに、同時に消去コマンドを入力する。ＳＴＥＰ２で
は、ＳＴＥＰ１で消去コマンドを入力した全フラッシュ
メモリチップに、同時に同一セクタアドレスを入力す
る。ＳＴＥＰ３では、ＳＴＥＰ１で消去コマンドを、Ｓ
ＴＥＰ２でアドレスを入力した全フラッシュメモリチッ
プに、同時に消去開始コマンドを入力する。ＳＴＥＰ４
では、Ｒｅａｄｙを検出するまでステータスレジスタを
読み出すことによりＲｅａｄｙ／Ｂｕｓｙ判定を行う。
ＳＴＥＰ５では、ＳＴＥＰ４でＲｅａｄｙを検出したフ
ラッシュメモリチップのコマンド実行結果を確認する。
ＳＴＥＰ６では、ＳＴＥＰ５でコマンド実行結果を確認
したフラッシュメモリチップの別のアドレスを消去する
必要がある場合、消去コマンドの入力とアドレスの入力
と消去開始コマンドの入力を行う。ＳＴＥＰ４からＳＴ
ＥＰ６は、所望のフラッシュメモリチップの所望のアド
レスの消去が終了するまで繰り返し行う。
【００７０】次に図２９から図３２で説明した消去制御
フローについて、図３３から図３７を用いて具体的に説
明する。
フローについて、図３３から図３７を用いて具体的に説
明する。
【００７１】図３３に物理的な消去位置を示す。フラッ
シュメモリチップ０からフラッシュメモリチップ３のセ
クタアドレスＡＤＲ０と、フラッシュメモリチップ０と
フラッシュメモリチップ１のセクタアドレスＡＤＲ１を
消去する。
シュメモリチップ０からフラッシュメモリチップ３のセ
クタアドレスＡＤＲ０と、フラッシュメモリチップ０と
フラッシュメモリチップ１のセクタアドレスＡＤＲ１を
消去する。
【００７２】図３４に図２９の消去制御フローを時間軸
上で示す。初めにチップ選択信号ＣＥ０からＣＥ３をア
クティブにし、フラッシュメモリチップ０からフラッシ
ュメモリチップ３に、同時に消去コマンドを入力する
（ＣＭＤ（Ｅ））。続けてフラッシュメモリチップ０か
らフラッシュメモリチップ３に、同時にセクタアドレス
ＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ０））。次にフラ
ッシュメモリチップ０からフラッシュメモリチップ３
に、同時に消去開始コマンドを入力する（ＣＭＤ（Ｅ
Ｓ））。次にＲｅａｄｙ／Ｂｕｓｙ判定を行う。ここで
は、第１のＲｅａｄｙ／Ｂｕｓｙ判定方式を用いてい
る。ＴT_BUSYは、Ｒｅａｄｙ／Ｂｕｓｙ判定の結果がＢ
ｕｓｙと判定される期間である。Ｒｅａｄｙを検出して
から、各フラッシュメモリチップのステータスレジスタ
を読み出し、各コマンドの実行結果を確認する。以下、
フラッシュメモリチップ０からフラッシュメモリチップ
３のセクタアドレスＡＤＲ０の消去と同様の手順で、フ
ラッシュメモリチップ０からフラッシュメモリチップ２
のセクタアドレスＡＤＲ１の消去を行う。
上で示す。初めにチップ選択信号ＣＥ０からＣＥ３をア
クティブにし、フラッシュメモリチップ０からフラッシ
ュメモリチップ３に、同時に消去コマンドを入力する
（ＣＭＤ（Ｅ））。続けてフラッシュメモリチップ０か
らフラッシュメモリチップ３に、同時にセクタアドレス
ＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ０））。次にフラ
ッシュメモリチップ０からフラッシュメモリチップ３
に、同時に消去開始コマンドを入力する（ＣＭＤ（Ｅ
Ｓ））。次にＲｅａｄｙ／Ｂｕｓｙ判定を行う。ここで
は、第１のＲｅａｄｙ／Ｂｕｓｙ判定方式を用いてい
る。ＴT_BUSYは、Ｒｅａｄｙ／Ｂｕｓｙ判定の結果がＢ
ｕｓｙと判定される期間である。Ｒｅａｄｙを検出して
から、各フラッシュメモリチップのステータスレジスタ
を読み出し、各コマンドの実行結果を確認する。以下、
フラッシュメモリチップ０からフラッシュメモリチップ
３のセクタアドレスＡＤＲ０の消去と同様の手順で、フ
ラッシュメモリチップ０からフラッシュメモリチップ２
のセクタアドレスＡＤＲ１の消去を行う。
【００７３】図３５に図３０の消去制御フローを時間軸
上で示す。初めにチップ選択信号ＣＥ０からＣＥ３をア
クティブにし、フラッシュメモリチップ０からフラッシ
ュメモリチップ３に、同時に消去コマンドを入力する
（ＣＭＤ（Ｅ））。続けてフラッシュメモリチップ０か
らフラッシュメモリチップ３に、同時にセクタアドレス
ＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ０））。次にフラ
ッシュメモリチップ０からフラッシュメモリチップ３
に、同時に消去開始コマンドを入力する（ＣＭＤ（Ｓ
Ｅ））。以下、Ｒｅａｄｙ／Ｂｕｓｙ判定を行い、早く
Ｒｅａｄｙを検出したフラッシュメモリチップから順
に、ステータスレジスタを読み出し、コマンドの実行結
果を確認する。コマンド実行結果を確認後、そのフラッ
シュメモリチップのセクタアドレスＡＤＲ１を消去する
必要がある場合には、コマンド実行結果の確認に続け
て、消去コマンドの入力（ＣＭＤ（Ｅ））、セクタアド
レスＡＤＲ１の入力（ＡＤＲ（ＡＤＲ１））、消去開始
コマンドの入力（ＣＭＤ（ＳＥ））を行う。
上で示す。初めにチップ選択信号ＣＥ０からＣＥ３をア
クティブにし、フラッシュメモリチップ０からフラッシ
ュメモリチップ３に、同時に消去コマンドを入力する
（ＣＭＤ（Ｅ））。続けてフラッシュメモリチップ０か
らフラッシュメモリチップ３に、同時にセクタアドレス
ＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ０））。次にフラ
ッシュメモリチップ０からフラッシュメモリチップ３
に、同時に消去開始コマンドを入力する（ＣＭＤ（Ｓ
Ｅ））。以下、Ｒｅａｄｙ／Ｂｕｓｙ判定を行い、早く
Ｒｅａｄｙを検出したフラッシュメモリチップから順
に、ステータスレジスタを読み出し、コマンドの実行結
果を確認する。コマンド実行結果を確認後、そのフラッ
シュメモリチップのセクタアドレスＡＤＲ１を消去する
必要がある場合には、コマンド実行結果の確認に続け
て、消去コマンドの入力（ＣＭＤ（Ｅ））、セクタアド
レスＡＤＲ１の入力（ＡＤＲ（ＡＤＲ１））、消去開始
コマンドの入力（ＣＭＤ（ＳＥ））を行う。
【００７４】図３６に図３１の消去制御フローを時間軸
上で示す。初めにチップ選択信号ＣＥ０からＣＥ３をア
クティブにし、フラッシュメモリチップ０からフラッシ
ュメモリチップ３に、同時に消去コマンドを入力する
（ＣＭＤ（Ｅ））。続けてフラッシュメモリチップ０か
らフラッシュメモリチップ３に、同時にセクタアドレス
ＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ０））。次にフラ
ッシュメモリチップ０からフラッシュメモリチップ３
に、同時に消去開始コマンドを入力する（ＣＭＤ（Ｓ
Ｅ））。以下、Ｒｅａｄｙ／Ｂｕｓｙ判定を行い、早く
Ｒｅａｄｙを検出したグループを構成するフラッシュメ
モリチップから順に、ステータスレジスタを読み出し、
コマンドの実行結果を確認する。コマンド実行結果を確
認後、そのフラッシュメモリチップのセクタアドレスＡ
ＤＲ１を消去する必要がある場合には、コマンド実行結
果の確認に続けて、消去コマンドの入力（ＣＭＤ
（Ｅ））、セクタアドレスＡＤＲ１の入力（ＡＤＲ（Ａ
ＤＲ１））、消去開始コマンドの入力（ＣＭＤ（Ｓ
Ｅ））を行う。
上で示す。初めにチップ選択信号ＣＥ０からＣＥ３をア
クティブにし、フラッシュメモリチップ０からフラッシ
ュメモリチップ３に、同時に消去コマンドを入力する
（ＣＭＤ（Ｅ））。続けてフラッシュメモリチップ０か
らフラッシュメモリチップ３に、同時にセクタアドレス
ＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ０））。次にフラ
ッシュメモリチップ０からフラッシュメモリチップ３
に、同時に消去開始コマンドを入力する（ＣＭＤ（Ｓ
Ｅ））。以下、Ｒｅａｄｙ／Ｂｕｓｙ判定を行い、早く
Ｒｅａｄｙを検出したグループを構成するフラッシュメ
モリチップから順に、ステータスレジスタを読み出し、
コマンドの実行結果を確認する。コマンド実行結果を確
認後、そのフラッシュメモリチップのセクタアドレスＡ
ＤＲ１を消去する必要がある場合には、コマンド実行結
果の確認に続けて、消去コマンドの入力（ＣＭＤ
（Ｅ））、セクタアドレスＡＤＲ１の入力（ＡＤＲ（Ａ
ＤＲ１））、消去開始コマンドの入力（ＣＭＤ（Ｓ
Ｅ））を行う。
【００７５】図３７に図３２の消去制御フローを時間軸
上で示す。初めにチップ選択信号ＣＥ０からＣＥ３をア
クティブにし、フラッシュメモリチップ０からフラッシ
ュメモリチップ３に、同時に消去コマンドを入力する
（ＣＭＤ（Ｅ））。続けてフラッシュメモリチップ０か
らフラッシュメモリチップ３に、同時にセクタアドレス
ＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ０））。次にフラ
ッシュメモリチップ０からフラッシュメモリチップ３
に、同時に消去開始コマンドを入力する（ＣＭＤ（Ｓ
Ｅ））。以下、各フラッシュメモリチップのステータス
レジスタを読み出すことによりＲｅａｄｙ／Ｂｕｓｙ判
定を行い、Ｒｅａｄｙを検出したフラッシュメモリチッ
プのコマンド実行結果を確認する。コマンド実行結果確
認後、そのフラッシュメモリチップのセクタアドレスＡ
ＤＲ１を消去する必要がある場合には、コマンド実行結
果確認に続けて、消去コマンドの入力（ＣＭＤ
（Ｅ））、セクタアドレスＡＤＲ１の入力（ＡＤＲ（Ａ
ＤＲ１））、消去開始コマンドの入力（ＣＭＤ（Ｓ
Ｅ））を行う。
上で示す。初めにチップ選択信号ＣＥ０からＣＥ３をア
クティブにし、フラッシュメモリチップ０からフラッシ
ュメモリチップ３に、同時に消去コマンドを入力する
（ＣＭＤ（Ｅ））。続けてフラッシュメモリチップ０か
らフラッシュメモリチップ３に、同時にセクタアドレス
ＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ０））。次にフラ
ッシュメモリチップ０からフラッシュメモリチップ３
に、同時に消去開始コマンドを入力する（ＣＭＤ（Ｓ
Ｅ））。以下、各フラッシュメモリチップのステータス
レジスタを読み出すことによりＲｅａｄｙ／Ｂｕｓｙ判
定を行い、Ｒｅａｄｙを検出したフラッシュメモリチッ
プのコマンド実行結果を確認する。コマンド実行結果確
認後、そのフラッシュメモリチップのセクタアドレスＡ
ＤＲ１を消去する必要がある場合には、コマンド実行結
果確認に続けて、消去コマンドの入力（ＣＭＤ
（Ｅ））、セクタアドレスＡＤＲ１の入力（ＡＤＲ（Ａ
ＤＲ１））、消去開始コマンドの入力（ＣＭＤ（Ｓ
Ｅ））を行う。
【００７６】次にフラッシュメモリチップからのデータ
読み出し制御方式について、読み出すデータが複数のフ
ラッシュメモリチップの１つのアドレスに書き込まれて
いる場合と複数のアドレスに跨って書き込まれている場
合に分けて説明する。
読み出し制御方式について、読み出すデータが複数のフ
ラッシュメモリチップの１つのアドレスに書き込まれて
いる場合と複数のアドレスに跨って書き込まれている場
合に分けて説明する。
【００７７】はじめに、読み出すデータが複数のフラッ
シュメモリチップの１つのアドレスに書き込まれている
場合の読み出し制御方式について説明する。
シュメモリチップの１つのアドレスに書き込まれている
場合の読み出し制御方式について説明する。
【００７８】図３８から図４１に第１から第４のＲｅａ
ｄｙ／Ｂｕｓｙ判定方式に対応した読み出し制御フロー
を示す。図３８は、第１のＲｅａｄｙ／Ｂｕｓｙ判定方
式を用いる場合の読み出し制御フローである。ＳＴＥＰ
１では、読み出しアドレスが同じである全フラッシュメ
モリチップに、同時に読み出しコマンドを入力する。Ｓ
ＴＥＰ２では、ＳＴＥＰ１で読み出しコマンドを入力し
た全フラッシュメモリチップに、同時に同一アドレスを
入力する。ＳＴＥＰ３では、Ｒｅａｄｙを検出するまで
Ｒｅａｄｙ／Ｂｕｓｙ判定を行う。ＳＴＥＰ４では、全
データブロックの読み出しが終了するまで、フラッシュ
メモリチップを順次切替ながらデータブロックを読み出
す。
ｄｙ／Ｂｕｓｙ判定方式に対応した読み出し制御フロー
を示す。図３８は、第１のＲｅａｄｙ／Ｂｕｓｙ判定方
式を用いる場合の読み出し制御フローである。ＳＴＥＰ
１では、読み出しアドレスが同じである全フラッシュメ
モリチップに、同時に読み出しコマンドを入力する。Ｓ
ＴＥＰ２では、ＳＴＥＰ１で読み出しコマンドを入力し
た全フラッシュメモリチップに、同時に同一アドレスを
入力する。ＳＴＥＰ３では、Ｒｅａｄｙを検出するまで
Ｒｅａｄｙ／Ｂｕｓｙ判定を行う。ＳＴＥＰ４では、全
データブロックの読み出しが終了するまで、フラッシュ
メモリチップを順次切替ながらデータブロックを読み出
す。
【００７９】図３９に第２のＲｅａｄｙ／Ｂｕｓｙ判定
方式を用いる場合の読み出し制御フローを示す。ＳＴＥ
Ｐ１では、読み出しアドレスが同じである全フラッシュ
メモリチップに、同時に読み出しコマンドを入力する。
ＳＴＥＰ２では、ＳＴＥＰ１で読み出しコマンドを入力
した全フラッシュメモリチップに、同時に同一セクタア
ドレスを入力する。ＳＴＥＰ３では、Ｒｅａｄｙを検出
するまでＲｅａｄｙ／Ｂｕｓｙ判定を行う。ＳＴＥＰ４
では、データブロックを読み出す。ＳＴＥＰ３とＳＴＥ
Ｐ４は同一フラッシュメモリチップに対する処理であ
り、データブロックの繋がりの順で行う。
方式を用いる場合の読み出し制御フローを示す。ＳＴＥ
Ｐ１では、読み出しアドレスが同じである全フラッシュ
メモリチップに、同時に読み出しコマンドを入力する。
ＳＴＥＰ２では、ＳＴＥＰ１で読み出しコマンドを入力
した全フラッシュメモリチップに、同時に同一セクタア
ドレスを入力する。ＳＴＥＰ３では、Ｒｅａｄｙを検出
するまでＲｅａｄｙ／Ｂｕｓｙ判定を行う。ＳＴＥＰ４
では、データブロックを読み出す。ＳＴＥＰ３とＳＴＥ
Ｐ４は同一フラッシュメモリチップに対する処理であ
り、データブロックの繋がりの順で行う。
【００８０】図４０に第３のＲｅａｄｙ／Ｂｕｓｙ判定
方式を用いる場合の読み出し制御フローを示す。ＳＴＥ
Ｐ１では、読み出しアドレスが同じである全フラッシュ
メモリチップに、同時に読み出しコマンドを入力する。
ＳＴＥＰ２では、ＳＴＥＰ１で読み出しコマンドを入力
した全フラッシュメモリチップに、同時にアドレスを入
力する。ＳＴＥＰ３では、Ｒｅａｄｙを検出するまでＲ
ｅａｄｙ／Ｂｕｓｙ判定を行う。ＳＴＥＰ４では、Ｒｅ
ａｄｙを検出したグループを構成するフラッシュメモリ
チップから順次データブロックを読み出す。ＳＴＥＰ３
とＳＴＥＰ４は、データブロックの繋がりの順で行う。
方式を用いる場合の読み出し制御フローを示す。ＳＴＥ
Ｐ１では、読み出しアドレスが同じである全フラッシュ
メモリチップに、同時に読み出しコマンドを入力する。
ＳＴＥＰ２では、ＳＴＥＰ１で読み出しコマンドを入力
した全フラッシュメモリチップに、同時にアドレスを入
力する。ＳＴＥＰ３では、Ｒｅａｄｙを検出するまでＲ
ｅａｄｙ／Ｂｕｓｙ判定を行う。ＳＴＥＰ４では、Ｒｅ
ａｄｙを検出したグループを構成するフラッシュメモリ
チップから順次データブロックを読み出す。ＳＴＥＰ３
とＳＴＥＰ４は、データブロックの繋がりの順で行う。
【００８１】図４１に第４のＲｅａｄｙ／Ｂｕｓｙ判定
方式を用いる場合の読み出し制御フローを示す。ＳＴＥ
Ｐ１では、読み出しアドレスが同じである全フラッシュ
メモリチップに、同時に読み出しコマンドを入力する。
ＳＴＥＰ２では、ＳＴＥＰ１で読み出しコマンドを入力
した全フラッシュメモリチップに、同時に同一アドレス
を入力する。ＳＴＥＰ３では、Ｒｅａｄｙを検出するま
でステータスレジスタ読み出しによりＲｅａｄｙ／Ｂｕ
ｓｙ判定を行う。ＳＴＥＰ４では、ＳＴＥＰ３でＲｅａ
ｄｙを検出したフラッシュメモリチップからデータブロ
ックを読み出す。ＳＴＥＰ３とＳＴＥＰ４は、データブ
ロックの繋がりの順で行う。
方式を用いる場合の読み出し制御フローを示す。ＳＴＥ
Ｐ１では、読み出しアドレスが同じである全フラッシュ
メモリチップに、同時に読み出しコマンドを入力する。
ＳＴＥＰ２では、ＳＴＥＰ１で読み出しコマンドを入力
した全フラッシュメモリチップに、同時に同一アドレス
を入力する。ＳＴＥＰ３では、Ｒｅａｄｙを検出するま
でステータスレジスタ読み出しによりＲｅａｄｙ／Ｂｕ
ｓｙ判定を行う。ＳＴＥＰ４では、ＳＴＥＰ３でＲｅａ
ｄｙを検出したフラッシュメモリチップからデータブロ
ックを読み出す。ＳＴＥＰ３とＳＴＥＰ４は、データブ
ロックの繋がりの順で行う。
【００８２】次に図３８から図４１で説明した読み出し
制御フローについて、図４２から図４５を用いて具体的
に説明する。図６に説明したように、読み出したいデー
タDは複数のデータブロックＤ０からＤ３に分割され、
フラッシュメモリチップ０からフラッシュメモリチップ
３に分散して書き込まれている。
制御フローについて、図４２から図４５を用いて具体的
に説明する。図６に説明したように、読み出したいデー
タDは複数のデータブロックＤ０からＤ３に分割され、
フラッシュメモリチップ０からフラッシュメモリチップ
３に分散して書き込まれている。
【００８３】図４２に図３８の読み出し制御フローを時
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に読み出しコマンドを入
力する（ＣＭＤ（Ｒ））。続けてフラッシュメモリチッ
プ０からフラッシュメモリチップ３に、同時に同一セク
タアドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ
０））。次にＲｅａｄｙ／Ｂｕｓｙ判定を行い、Ｒｅａ
ｄｙを検出してから、選択するチップを切替ながらデー
タブロックＤ０からＤ３を順次各フラッシュメモリチッ
プから読み出す（ＴＲ（Ｄ０）、ＴＲ（Ｄ１）、ＴＲ
（Ｄ２）、ＴＲ（Ｄ３））。
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に読み出しコマンドを入
力する（ＣＭＤ（Ｒ））。続けてフラッシュメモリチッ
プ０からフラッシュメモリチップ３に、同時に同一セク
タアドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ
０））。次にＲｅａｄｙ／Ｂｕｓｙ判定を行い、Ｒｅａ
ｄｙを検出してから、選択するチップを切替ながらデー
タブロックＤ０からＤ３を順次各フラッシュメモリチッ
プから読み出す（ＴＲ（Ｄ０）、ＴＲ（Ｄ１）、ＴＲ
（Ｄ２）、ＴＲ（Ｄ３））。
【００８４】図４３に図３９の読み出し制御フローを時
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に読み出しコマンドを入
力する（ＣＭＤ（Ｒ））。続けてフラッシュメモリチッ
プ０からフラッシュメモリチップ３に、同時にセクタア
ドレスADR０を入力する（ＡＤＲ（ＡＤＲ０））。次に
フラッシュメモリチップ０のＲｅａｄｙ／Ｂｕｓｙ判定
を行い、Ｒｅａｄｙを検出してからデータブロックＤ０
を読み出す（ＴＲ（Ｄ０））。以下、データブロックの
繋がりの順で、各フラッシュメモリチップのＲｅａｄｙ
の検出とデータブロックの読み出しを行う（ＴＲ（Ｄ
１）、ＴＲ（Ｄ２）、ＴＲ（Ｄ３））。
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に読み出しコマンドを入
力する（ＣＭＤ（Ｒ））。続けてフラッシュメモリチッ
プ０からフラッシュメモリチップ３に、同時にセクタア
ドレスADR０を入力する（ＡＤＲ（ＡＤＲ０））。次に
フラッシュメモリチップ０のＲｅａｄｙ／Ｂｕｓｙ判定
を行い、Ｒｅａｄｙを検出してからデータブロックＤ０
を読み出す（ＴＲ（Ｄ０））。以下、データブロックの
繋がりの順で、各フラッシュメモリチップのＲｅａｄｙ
の検出とデータブロックの読み出しを行う（ＴＲ（Ｄ
１）、ＴＲ（Ｄ２）、ＴＲ（Ｄ３））。
【００８５】図４４に図４０の読み出し制御フローを時
間軸上で示す。ただし、フラッシュメモリチップ０とフ
ラッシュメモリチップ１でＲｅａｄｙ／Ｂｕｓｙ判定の
グループ０を、フラッシュメモリチップ２とフラッシュ
メモリチップ３でＲｅａｄｙ／Ｂｕｓｙ判定のグループ
１を構成するものとする。初めにチップ選択信号ＣＥ０
からＣＥ３をアクティブにし、フラッシュメモリチップ
０からフラッシュメモリチップ３に、同時に読み出しコ
マンドを入力する（ＣＭＤ（Ｒ））。続けてフラッシュ
メモリチップ０からフラッシュメモリチップ３に、同時
にセクタアドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ
０））。次にグループ０のＲｅａｄｙ／Ｂｕｓｙ判定を
行い、Ｒｅａｄｙを検出してから、フラッシュメモリチ
ップ０からデータブロック０を、フラッシュメモリチッ
プ１からデータブロック１を順次読み出す。次にグルー
プ１のＲｅａｄｙ／Ｂｕｓｙ判定を行い、Ｒｅａｄｙを
検出してから、フラッシュメモリチップ２からデータブ
ロック２を、フラッシュメモリチップ３からデータブロ
ック３を順次読み出す。
間軸上で示す。ただし、フラッシュメモリチップ０とフ
ラッシュメモリチップ１でＲｅａｄｙ／Ｂｕｓｙ判定の
グループ０を、フラッシュメモリチップ２とフラッシュ
メモリチップ３でＲｅａｄｙ／Ｂｕｓｙ判定のグループ
１を構成するものとする。初めにチップ選択信号ＣＥ０
からＣＥ３をアクティブにし、フラッシュメモリチップ
０からフラッシュメモリチップ３に、同時に読み出しコ
マンドを入力する（ＣＭＤ（Ｒ））。続けてフラッシュ
メモリチップ０からフラッシュメモリチップ３に、同時
にセクタアドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ
０））。次にグループ０のＲｅａｄｙ／Ｂｕｓｙ判定を
行い、Ｒｅａｄｙを検出してから、フラッシュメモリチ
ップ０からデータブロック０を、フラッシュメモリチッ
プ１からデータブロック１を順次読み出す。次にグルー
プ１のＲｅａｄｙ／Ｂｕｓｙ判定を行い、Ｒｅａｄｙを
検出してから、フラッシュメモリチップ２からデータブ
ロック２を、フラッシュメモリチップ３からデータブロ
ック３を順次読み出す。
【００８６】図４５に図４１の読み出し制御フローを時
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に読み出しコマンドを入
力する（ＣＭＤ（Ｒ））。続けてフラッシュメモリチッ
プ０からフラッシュメモリチップ３に、同時にセクタア
ドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ０））。次
にＲｅａｄｙを検出するまでフラッシュメモリチップ０
のステータスレジスタ読み出しによるＲｅａｄｙ／Ｂｕ
ｓｙ判定を行い、フラッシュメモリチップからデータブ
ロックＤ０を読み出す（ＴＲ（Ｄ０））。以下、フラッ
シュメモリチップ１からフラッシュメモリチップ３ま
で、ステータスレジスタ読み出しによるＲｅａｄｙ／Ｂ
ｕｓｙ判定及び検出と、フラッシュメモリチップからの
データブロックの読み出しを、チップを切替ながら順次
行う（ＴＲ（Ｄ１）、ＴＲ（Ｄ２）、ＴＲ（Ｄ３））。
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に読み出しコマンドを入
力する（ＣＭＤ（Ｒ））。続けてフラッシュメモリチッ
プ０からフラッシュメモリチップ３に、同時にセクタア
ドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ０））。次
にＲｅａｄｙを検出するまでフラッシュメモリチップ０
のステータスレジスタ読み出しによるＲｅａｄｙ／Ｂｕ
ｓｙ判定を行い、フラッシュメモリチップからデータブ
ロックＤ０を読み出す（ＴＲ（Ｄ０））。以下、フラッ
シュメモリチップ１からフラッシュメモリチップ３ま
で、ステータスレジスタ読み出しによるＲｅａｄｙ／Ｂ
ｕｓｙ判定及び検出と、フラッシュメモリチップからの
データブロックの読み出しを、チップを切替ながら順次
行う（ＴＲ（Ｄ１）、ＴＲ（Ｄ２）、ＴＲ（Ｄ３））。
【００８７】次に読み出すデータが複数のフラッシュメ
モリチップの複数のアドレスに跨って書き込まれている
場合の読み出し制御方式について図４６から図５３を用
いて説明する。
モリチップの複数のアドレスに跨って書き込まれている
場合の読み出し制御方式について図４６から図５３を用
いて説明する。
【００８８】図４６から図４９に第１から第４のＲｅａ
ｄｙ／Ｂｕｓｙ判定方式に対応した読み出し制御フロー
を示す。図４６は、第１のＲｅａｄｙ／Ｂｕｓｙ判定方
式を用いた時の読み出し制御フローである。ＳＴＥＰ１
では、読み出しアドレスが同じである全フラッシュメモ
リチップに、同時に読み出しコマンド入力する。ＳＴＥ
Ｐ２では、ＳＴＥＰ１で読み出しコマンドを入力した全
フラッシュメモリチップに、同時に同一アドレスを入力
する。ＳＴＥＰ３では、Ｒｅａｄｙを検出するまでＲｅ
ａｄｙ／Ｂｕｓｙ判定を行う。ＳＴＥＰ４では、ＳＴＥ
Ｐ１で読み出しコマンドを、ＳＴＥＰ２でアドレスを入
力したフラッシュメモリから、データブロックの繋がり
の順で、順次データブロックを読み出す。所望のデータ
ブロックの読み出しが完了するまで、ＳＴＥＰ１からＳ
ＴＥＰ４を繰り返す。
ｄｙ／Ｂｕｓｙ判定方式に対応した読み出し制御フロー
を示す。図４６は、第１のＲｅａｄｙ／Ｂｕｓｙ判定方
式を用いた時の読み出し制御フローである。ＳＴＥＰ１
では、読み出しアドレスが同じである全フラッシュメモ
リチップに、同時に読み出しコマンド入力する。ＳＴＥ
Ｐ２では、ＳＴＥＰ１で読み出しコマンドを入力した全
フラッシュメモリチップに、同時に同一アドレスを入力
する。ＳＴＥＰ３では、Ｒｅａｄｙを検出するまでＲｅ
ａｄｙ／Ｂｕｓｙ判定を行う。ＳＴＥＰ４では、ＳＴＥ
Ｐ１で読み出しコマンドを、ＳＴＥＰ２でアドレスを入
力したフラッシュメモリから、データブロックの繋がり
の順で、順次データブロックを読み出す。所望のデータ
ブロックの読み出しが完了するまで、ＳＴＥＰ１からＳ
ＴＥＰ４を繰り返す。
【００８９】図４７に第２のＲｅａｄｙ／Ｂｕｓｙ判定
方式を用いた時の読み出し制御フローを示す。ＳＴＥＰ
１では、読み出しアドレスが同じである全フラッシュメ
モリチップに、同時に読み出しコマンドを入力する。Ｓ
ＴＥＰ２では、ＳＴＥＰ１で読み出しコマンドを入力し
たフラッシュメモリチップに、同時に同一セクタアドレ
スを入力する。ＳＴＥＰ３では、Ｒｅａｄｙを検出する
までＲｅａｄｙ／Ｂｕｓｙ判定を行う。ＳＴＥＰ４で
は、ＳＴＥＰ３でＲｅａｄｙを検出したフラッシュメモ
リチップからデータブロックを読み出す。ＳＴＥＰ５で
は、ＳＴＥＰ４でデータブロックを読み出したフラッシ
ュメモリについて続きのデータブロックを読み出す必要
がある場合は、読み出しコマンドとアドレスの入力を行
う。全データブロックの読み出しが完了するまで、ＳＴ
ＥＰ３からＳＴＥＰ５を繰り返す。
方式を用いた時の読み出し制御フローを示す。ＳＴＥＰ
１では、読み出しアドレスが同じである全フラッシュメ
モリチップに、同時に読み出しコマンドを入力する。Ｓ
ＴＥＰ２では、ＳＴＥＰ１で読み出しコマンドを入力し
たフラッシュメモリチップに、同時に同一セクタアドレ
スを入力する。ＳＴＥＰ３では、Ｒｅａｄｙを検出する
までＲｅａｄｙ／Ｂｕｓｙ判定を行う。ＳＴＥＰ４で
は、ＳＴＥＰ３でＲｅａｄｙを検出したフラッシュメモ
リチップからデータブロックを読み出す。ＳＴＥＰ５で
は、ＳＴＥＰ４でデータブロックを読み出したフラッシ
ュメモリについて続きのデータブロックを読み出す必要
がある場合は、読み出しコマンドとアドレスの入力を行
う。全データブロックの読み出しが完了するまで、ＳＴ
ＥＰ３からＳＴＥＰ５を繰り返す。
【００９０】図４８に第３のＲｅａｄｙ／Ｂｕｓｙ判定
方式を用いた時の読み出し制御フローを示す。ＳＴＥＰ
１では、読み出しアドレスが同じである全フラッシュメ
モリチップに、同時に読み出しコマンドを入力する。Ｓ
ＴＥＰ２では、ＳＴＥＰ１で読み出しコマンドを入力し
たフラッシュメモリチップに、同時に同一セクタアドレ
スを入力する。ＳＴＥＰ３では、Ｒｅａｄｙを検出する
までＲｅａｄｙ／Ｂｕｓｙ判定を行う。ＳＴＥＰ４で
は、ＳＴＥＰ３でＲｅａｄｙを検出したグループを構成
するフラッシュメモリチップからデータブロックを順次
読み出す。ＳＴＥＰ５では、ＳＴＥＰ４でデータブロッ
クを読み出したグループに続きのデータブロックがある
場合は、読み出しコマンドとアドレスの入力を行う。全
データブロックの読み出しが完了するまで、ＳＴＥＰ３
からＳＴＥＰ５を繰り返す。
方式を用いた時の読み出し制御フローを示す。ＳＴＥＰ
１では、読み出しアドレスが同じである全フラッシュメ
モリチップに、同時に読み出しコマンドを入力する。Ｓ
ＴＥＰ２では、ＳＴＥＰ１で読み出しコマンドを入力し
たフラッシュメモリチップに、同時に同一セクタアドレ
スを入力する。ＳＴＥＰ３では、Ｒｅａｄｙを検出する
までＲｅａｄｙ／Ｂｕｓｙ判定を行う。ＳＴＥＰ４で
は、ＳＴＥＰ３でＲｅａｄｙを検出したグループを構成
するフラッシュメモリチップからデータブロックを順次
読み出す。ＳＴＥＰ５では、ＳＴＥＰ４でデータブロッ
クを読み出したグループに続きのデータブロックがある
場合は、読み出しコマンドとアドレスの入力を行う。全
データブロックの読み出しが完了するまで、ＳＴＥＰ３
からＳＴＥＰ５を繰り返す。
【００９１】図４９に第４のＲｅａｄｙ／Ｂｕｓｙ判定
方式を用いた時の読み出し制御フローを示す。ＳＴＥＰ
１では、読み出しアドレスが同じである全フラッシュメ
モリチップに、同時に読み出しコマンドを入力する。Ｓ
ＴＥＰ２では、ＳＴＥＰ１で読み出しコマンドを入力し
た全フラッシュメモリチップに、同時に同一セクタアド
レスを入力する。ＳＴＥＰ３では、Ｒｅａｄｙを検出す
るまで、ステータスレジスタ読み出しによるＲｅａｄｙ
／Ｂｕｓｙ判定を行う。ＳＴＥＰ４では、ＳＴＥＰ３で
Ｒｅａｄｙを検出したフラッシュメモリチップからデー
タブロックを読み出す。ＳＴＥＰ５では、ＳＴＥＰ４で
データブロックを読み出したフラッシュメモリチップに
続きのデータブロックがある場合は、次の読み出しコマ
ンドとアドレスを入力する。全データブロックの読み出
しが完了するまで、ＳＴＥＰ３からＳＴＥＰ５を繰り返
す。
方式を用いた時の読み出し制御フローを示す。ＳＴＥＰ
１では、読み出しアドレスが同じである全フラッシュメ
モリチップに、同時に読み出しコマンドを入力する。Ｓ
ＴＥＰ２では、ＳＴＥＰ１で読み出しコマンドを入力し
た全フラッシュメモリチップに、同時に同一セクタアド
レスを入力する。ＳＴＥＰ３では、Ｒｅａｄｙを検出す
るまで、ステータスレジスタ読み出しによるＲｅａｄｙ
／Ｂｕｓｙ判定を行う。ＳＴＥＰ４では、ＳＴＥＰ３で
Ｒｅａｄｙを検出したフラッシュメモリチップからデー
タブロックを読み出す。ＳＴＥＰ５では、ＳＴＥＰ４で
データブロックを読み出したフラッシュメモリチップに
続きのデータブロックがある場合は、次の読み出しコマ
ンドとアドレスを入力する。全データブロックの読み出
しが完了するまで、ＳＴＥＰ３からＳＴＥＰ５を繰り返
す。
【００９２】次に図４６から図４９で説明した読み出し
制御フローについて、図５０から図５３を用いて具体的
に説明する。図１５で説明したように、読み出すデータ
Ｄは複数のデータブロックＤ０からＤ６に分割され、フ
ラッシュメモリチップ０からフラッシュメモリチップ３
のセクタアドレスＡＤＲ０とＡＤＲ１に分散して書き込
まれている。
制御フローについて、図５０から図５３を用いて具体的
に説明する。図１５で説明したように、読み出すデータ
Ｄは複数のデータブロックＤ０からＤ６に分割され、フ
ラッシュメモリチップ０からフラッシュメモリチップ３
のセクタアドレスＡＤＲ０とＡＤＲ１に分散して書き込
まれている。
【００９３】図５０に図４６の読み出し制御フローを時
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に読み出しコマンドを入
力する（ＣＭＤ（Ｒ））。続けてフラッシュメモリチッ
プ０からフラッシュメモリチップ３に、同時に同一セク
タアドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ
０））。次にＲｅａｄｙを検出するまでＲｅａｄｙ／Ｂ
ｕｓｙ判定を行い、Ｒｅａｄｙ検出後、データブロック
Ｄ０からＤ３を順次各フラッシュメモリチップから読み
出す。次にチップ選択信号ＣＥ０とＣＥ２をアクティブ
にし、フラッシュメモリチップ０からフラッシュメモリ
チップ２に、同時に読み出しコマンドを入力する。続け
てフラッシュメモリチップ０からフラッシュメモリチッ
プ２に、同時に同一セクタアドレスＡＤＲ１を入力する
（ＡＤＲ（ＡＤＲ１））。次にＲｅａｄｙを検出するま
でＲｅａｄｙ／Ｂｕｓｙ判定を行い、Ｒｅａｄｙ検出
後、データブロックＤ４からＤ６を順次各フラッシュメ
モリチップから読み出す。
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に読み出しコマンドを入
力する（ＣＭＤ（Ｒ））。続けてフラッシュメモリチッ
プ０からフラッシュメモリチップ３に、同時に同一セク
タアドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ
０））。次にＲｅａｄｙを検出するまでＲｅａｄｙ／Ｂ
ｕｓｙ判定を行い、Ｒｅａｄｙ検出後、データブロック
Ｄ０からＤ３を順次各フラッシュメモリチップから読み
出す。次にチップ選択信号ＣＥ０とＣＥ２をアクティブ
にし、フラッシュメモリチップ０からフラッシュメモリ
チップ２に、同時に読み出しコマンドを入力する。続け
てフラッシュメモリチップ０からフラッシュメモリチッ
プ２に、同時に同一セクタアドレスＡＤＲ１を入力する
（ＡＤＲ（ＡＤＲ１））。次にＲｅａｄｙを検出するま
でＲｅａｄｙ／Ｂｕｓｙ判定を行い、Ｒｅａｄｙ検出
後、データブロックＤ４からＤ６を順次各フラッシュメ
モリチップから読み出す。
【００９４】図５１に図４７の読み出し制御フローを時
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に読み出しコマンドを入
力する。次にフラッシュメモリチップ０からフラッシュ
メモリチップ３に、同時にセクタアドレスＡＤＲ０を入
力する（ＡＤＲ（ＡＤＲ０））。次にＲｅａｄｙを検出
するまでフラッシュメモリチップ０のＲｅａｄｙ／Ｂｕ
ｓｙ判定を行う。次にフラッシュメモリチップ０からデ
ータブロック０を読み出し（ＴＲ（Ｄ０））、続けてフ
ラッシュメモリチップ０に読み出しコマンドの入力（Ｃ
ＭＤ（Ｒ））とアドレスの入力（ＡＤＲ（ＡＤＲ１））
を行う。以下、同様に、データブロックの繋がりの順番
で、Ｒｅａｄｙ検出の後、データブロックの読み出しを
行う。読み出しを行ったフラッシュメモリチップに、続
きのデータブロックがある場合には、データブロックの
読み出しに続けて読み出しコマンドの入力（ＣＭＤ
（Ｒ））、セクタアドレスの入力（ＡＤＲ（ＡＤＲ
１））を行う。
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に読み出しコマンドを入
力する。次にフラッシュメモリチップ０からフラッシュ
メモリチップ３に、同時にセクタアドレスＡＤＲ０を入
力する（ＡＤＲ（ＡＤＲ０））。次にＲｅａｄｙを検出
するまでフラッシュメモリチップ０のＲｅａｄｙ／Ｂｕ
ｓｙ判定を行う。次にフラッシュメモリチップ０からデ
ータブロック０を読み出し（ＴＲ（Ｄ０））、続けてフ
ラッシュメモリチップ０に読み出しコマンドの入力（Ｃ
ＭＤ（Ｒ））とアドレスの入力（ＡＤＲ（ＡＤＲ１））
を行う。以下、同様に、データブロックの繋がりの順番
で、Ｒｅａｄｙ検出の後、データブロックの読み出しを
行う。読み出しを行ったフラッシュメモリチップに、続
きのデータブロックがある場合には、データブロックの
読み出しに続けて読み出しコマンドの入力（ＣＭＤ
（Ｒ））、セクタアドレスの入力（ＡＤＲ（ＡＤＲ
１））を行う。
【００９５】図５２に図４８の読み出し制御フローを時
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に読み出しコマンドを入
力する。次にフラッシュメモリチップ０からフラッシュ
メモリチップ３に、同時にセクタアドレスＡＤＲ０を入
力する（ＡＤＲ（ＡＤＲ０））。次にＲｅａｄｙを検出
するまでグループ０のＲｅａｄｙ／Ｂｕｓｙ判定を行
う。次にフラッシュメモリチップ０とフラッシュメモリ
チップ１から、データブロック０とデータブロック１を
順次読み出す（ＴＲ（Ｄ０）、ＴＲ（Ｄ１））。続けて
フラッシュメモリチップ０とフラッシュメモリチップ１
に同時に、読み出しコマンドの入力（ＣＭＤ（Ｒ））と
アドレスの入力（ＡＤＲ（ＡＤＲ１））を行う。以下、
同様に、データブロックの繋がりの順番でＲｅａｄｙ／
Ｂｕｓｙ判定で着目するグループを切り替え、Ｒｅａｄ
ｙ検出、グループ内の各フラッシュメモリチップからの
データブロック順次読み出しを行う。グループ内に、続
きのデータブロックがある場合には、データブロックの
読み出しに続けて読み出しコマンドの入力（ＣＭＤ
（Ｒ））、セクタアドレスの入力（ＡＤＲ（ＡＤＲ
１））を行う。
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に読み出しコマンドを入
力する。次にフラッシュメモリチップ０からフラッシュ
メモリチップ３に、同時にセクタアドレスＡＤＲ０を入
力する（ＡＤＲ（ＡＤＲ０））。次にＲｅａｄｙを検出
するまでグループ０のＲｅａｄｙ／Ｂｕｓｙ判定を行
う。次にフラッシュメモリチップ０とフラッシュメモリ
チップ１から、データブロック０とデータブロック１を
順次読み出す（ＴＲ（Ｄ０）、ＴＲ（Ｄ１））。続けて
フラッシュメモリチップ０とフラッシュメモリチップ１
に同時に、読み出しコマンドの入力（ＣＭＤ（Ｒ））と
アドレスの入力（ＡＤＲ（ＡＤＲ１））を行う。以下、
同様に、データブロックの繋がりの順番でＲｅａｄｙ／
Ｂｕｓｙ判定で着目するグループを切り替え、Ｒｅａｄ
ｙ検出、グループ内の各フラッシュメモリチップからの
データブロック順次読み出しを行う。グループ内に、続
きのデータブロックがある場合には、データブロックの
読み出しに続けて読み出しコマンドの入力（ＣＭＤ
（Ｒ））、セクタアドレスの入力（ＡＤＲ（ＡＤＲ
１））を行う。
【００９６】図５３に図４９の読み出し制御フローを時
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に読み出しコマンドを入
力する（ＣＭＤ（Ｒ））。続けてフラッシュメモリチッ
プ０からフラッシュメモリチップ３に、同時にセクタア
ドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ０））。次
にＲｅａｄｙを検出するまでフラッシュメモリチップ０
のステータスレジスタを読み出しＲｅａｄｙ／Ｂｕｓｙ
判定を行う。Ｒｅａｄｙ検出後、データブロックＤ０を
フラッシュメモリチップ０から読み出す。フラッシュメ
モリチップ０からはデータブロックＤ４を読み出す必要
があるので、続けて、読み出しコマンド及びセクタアド
レスＡＤＲ１をフラッシュメモリチップ０に入力する。
以下、順次データブロックの繋がりの順番で、Ｒｅａｄ
ｙ／Ｂｕｓｙ判定及びＲｅａｄｙ検出、データブロック
の読み出しを行う。ただし、続きのデータブロックが存
在するフラッシュメモリチップに対しては、データブロ
ックの読み出しに続けて、読み出しコマンドとセクタア
ドレスの入力を行う。
間軸上で示す。初めにチップ選択信号ＣＥ０からＣＥ３
をアクティブにし、フラッシュメモリチップ０からフラ
ッシュメモリチップ３に、同時に読み出しコマンドを入
力する（ＣＭＤ（Ｒ））。続けてフラッシュメモリチッ
プ０からフラッシュメモリチップ３に、同時にセクタア
ドレスＡＤＲ０を入力する（ＡＤＲ（ＡＤＲ０））。次
にＲｅａｄｙを検出するまでフラッシュメモリチップ０
のステータスレジスタを読み出しＲｅａｄｙ／Ｂｕｓｙ
判定を行う。Ｒｅａｄｙ検出後、データブロックＤ０を
フラッシュメモリチップ０から読み出す。フラッシュメ
モリチップ０からはデータブロックＤ４を読み出す必要
があるので、続けて、読み出しコマンド及びセクタアド
レスＡＤＲ１をフラッシュメモリチップ０に入力する。
以下、順次データブロックの繋がりの順番で、Ｒｅａｄ
ｙ／Ｂｕｓｙ判定及びＲｅａｄｙ検出、データブロック
の読み出しを行う。ただし、続きのデータブロックが存
在するフラッシュメモリチップに対しては、データブロ
ックの読み出しに続けて、読み出しコマンドとセクタア
ドレスの入力を行う。
【００９７】
【発明の効果】本発明の制御方式を用いることにより、
コマンド入力、アドレス入力のオーバーヘッドの短縮を
可能にすると共に、フラッシュメモリチップの書き込
み、消去、読み出しの各処理時間の隠蔽と各処理時間ば
らつきの吸収を可能にする。
コマンド入力、アドレス入力のオーバーヘッドの短縮を
可能にすると共に、フラッシュメモリチップの書き込
み、消去、読み出しの各処理時間の隠蔽と各処理時間ば
らつきの吸収を可能にする。
【図１】不揮発性半導体記憶装置の構成例を示した図で
ある。
ある。
【図２】第１のＲｅａｄｙ／Ｂｕｓｙ判定方式を用い、
複数のフラッシュメモリチップの１つのアドレスにデー
タを書き込む場合の書き込み制御方式のフローを説明し
た図である。
複数のフラッシュメモリチップの１つのアドレスにデー
タを書き込む場合の書き込み制御方式のフローを説明し
た図である。
【図３】第２のＲｅａｄｙ／Ｂｕｓｙ判定方式を用い、
複数のフラッシュメモリチップの１つのアドレスにデー
タを書き込む場合の書き込み制御方式のフローを説明し
た図である。
複数のフラッシュメモリチップの１つのアドレスにデー
タを書き込む場合の書き込み制御方式のフローを説明し
た図である。
【図４】第３のＲｅａｄｙ／Ｂｕｓｙ判定方式を用い、
複数のフラッシュメモリチップの１つのアドレスにデー
タを書き込む場合の書き込み制御方式のフローを説明し
た図である。
複数のフラッシュメモリチップの１つのアドレスにデー
タを書き込む場合の書き込み制御方式のフローを説明し
た図である。
【図５】第４のＲｅａｄｙ／Ｂｕｓｙ判定方式を用い、
複数のフラッシュメモリチップの１つのアドレスにデー
タを書き込む場合の書き込み制御方式のフローを説明し
た図である。
複数のフラッシュメモリチップの１つのアドレスにデー
タを書き込む場合の書き込み制御方式のフローを説明し
た図である。
【図６】複数のフラッシュメモリチップの１つのアドレ
スにデータを書き込む場合の書き込み位置を説明した図
である。
スにデータを書き込む場合の書き込み位置を説明した図
である。
【図７】第１のＲｅａｄｙ／Ｂｕｓｙ判定方式を用い、
複数のフラッシュメモリチップの１つのアドレスにデー
タを書き込む場合の書き込み制御方式を時間軸上で説明
した図である。
複数のフラッシュメモリチップの１つのアドレスにデー
タを書き込む場合の書き込み制御方式を時間軸上で説明
した図である。
【図８】第２のＲｅａｄｙ／Ｂｕｓｙ判定方式を用い、
複数のフラッシュメモリチップの１つのアドレスにデー
タを書き込む場合の書き込み制御方式を時間軸上で説明
した図である。
複数のフラッシュメモリチップの１つのアドレスにデー
タを書き込む場合の書き込み制御方式を時間軸上で説明
した図である。
【図９】第３のＲｅａｄｙ／Ｂｕｓｙ判定方式を用い、
複数のフラッシュメモリチップの１つのアドレスにデー
タを書き込む場合の書き込み制御方式を時間軸上で説明
した図である。
複数のフラッシュメモリチップの１つのアドレスにデー
タを書き込む場合の書き込み制御方式を時間軸上で説明
した図である。
【図１０】第４のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの１つのアドレスに
データを書き込む場合の書き込み制御方式を時間軸上で
説明した図である。
い、複数のフラッシュメモリチップの１つのアドレスに
データを書き込む場合の書き込み制御方式を時間軸上で
説明した図である。
【図１１】第１のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスに
データを書き込む場合の書き込み制御方式のフローを説
明した図である。
い、複数のフラッシュメモリチップの複数のアドレスに
データを書き込む場合の書き込み制御方式のフローを説
明した図である。
【図１２】第２のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスに
データを書き込む場合の書き込み制御方式のフローを説
明した図である。
い、複数のフラッシュメモリチップの複数のアドレスに
データを書き込む場合の書き込み制御方式のフローを説
明した図である。
【図１３】第３のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスに
データを書き込む場合の書き込み制御方式のフローを説
明した図である。
い、複数のフラッシュメモリチップの複数のアドレスに
データを書き込む場合の書き込み制御方式のフローを説
明した図である。
【図１４】第４のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスに
データを書き込む場合の書き込み制御方式のフローを説
明した図である。
い、複数のフラッシュメモリチップの複数のアドレスに
データを書き込む場合の書き込み制御方式のフローを説
明した図である。
【図１５】複数のフラッシュメモリチップの複数のアド
レスにデータを書き込む場合の書き込み位置を説明した
図である。
レスにデータを書き込む場合の書き込み位置を説明した
図である。
【図１６】第１のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスに
データを書き込む場合の書き込み制御方式を時間軸上で
説明した図である。
い、複数のフラッシュメモリチップの複数のアドレスに
データを書き込む場合の書き込み制御方式を時間軸上で
説明した図である。
【図１７】第２のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスに
データを書き込む場合の書き込み制御方式を時間軸上で
説明した図である。
い、複数のフラッシュメモリチップの複数のアドレスに
データを書き込む場合の書き込み制御方式を時間軸上で
説明した図である。
【図１８】第３のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスに
データを書き込む場合の書き込み制御方式を時間軸上で
説明した図である。
い、複数のフラッシュメモリチップの複数のアドレスに
データを書き込む場合の書き込み制御方式を時間軸上で
説明した図である。
【図１９】第４のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスに
データを書き込む場合の書き込み制御方式を時間軸上で
説明した図である。
い、複数のフラッシュメモリチップの複数のアドレスに
データを書き込む場合の書き込み制御方式を時間軸上で
説明した図である。
【図２０】第１のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの１つのアドレスを
消去する場合の消去制御方式のフローを説明した図であ
る。
い、複数のフラッシュメモリチップの１つのアドレスを
消去する場合の消去制御方式のフローを説明した図であ
る。
【図２１】第２のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの１つのアドレスを
消去する場合の消去制御方式のフローを説明した図であ
る。
い、複数のフラッシュメモリチップの１つのアドレスを
消去する場合の消去制御方式のフローを説明した図であ
る。
【図２２】第３のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの１つのアドレスを
消去する場合の消去制御方式のフローを説明した図であ
る。
い、複数のフラッシュメモリチップの１つのアドレスを
消去する場合の消去制御方式のフローを説明した図であ
る。
【図２３】第４のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの１つのアドレスを
消去する場合の消去制御方式のフローを説明した図であ
る。
い、複数のフラッシュメモリチップの１つのアドレスを
消去する場合の消去制御方式のフローを説明した図であ
る。
【図２４】複数のフラッシュメモリチップの１つのアド
レスを消去する場合の消去位置を説明した図である。
レスを消去する場合の消去位置を説明した図である。
【図２５】第１のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの１つのアドレスを
消去する場合の消去制御方式を時間軸上で説明した図で
ある。
い、複数のフラッシュメモリチップの１つのアドレスを
消去する場合の消去制御方式を時間軸上で説明した図で
ある。
【図２６】第２のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの１つのアドレスを
消去する場合の消去制御方式を時間軸上で説明した図で
ある。
い、複数のフラッシュメモリチップの１つのアドレスを
消去する場合の消去制御方式を時間軸上で説明した図で
ある。
【図２７】第３のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの１つのアドレスを
消去する場合の消去制御方式を時間軸上で説明した図で
ある。
い、複数のフラッシュメモリチップの１つのアドレスを
消去する場合の消去制御方式を時間軸上で説明した図で
ある。
【図２８】第４のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの１つのアドレスを
消去する場合の消去制御方式を時間軸上で説明した図で
ある。
い、複数のフラッシュメモリチップの１つのアドレスを
消去する場合の消去制御方式を時間軸上で説明した図で
ある。
【図２９】第１のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスを
消去する場合の消去制御方式のフローを説明した図であ
る。
い、複数のフラッシュメモリチップの複数のアドレスを
消去する場合の消去制御方式のフローを説明した図であ
る。
【図３０】第２のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスを
消去する場合の消去制御方式のフローを説明した図であ
る。
い、複数のフラッシュメモリチップの複数のアドレスを
消去する場合の消去制御方式のフローを説明した図であ
る。
【図３１】第３のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスを
消去する場合の消去制御方式のフローを説明した図であ
る。
い、複数のフラッシュメモリチップの複数のアドレスを
消去する場合の消去制御方式のフローを説明した図であ
る。
【図３２】第４のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスを
消去する場合の消去制御方式のフローを説明した図であ
る。
い、複数のフラッシュメモリチップの複数のアドレスを
消去する場合の消去制御方式のフローを説明した図であ
る。
【図３３】複数のフラッシュメモリチップの複数のアド
レスを消去する場合の消去位置を説明した図である。
レスを消去する場合の消去位置を説明した図である。
【図３４】第１のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスを
消去する場合の消去制御方式を時間軸上で説明した図で
ある。
い、複数のフラッシュメモリチップの複数のアドレスを
消去する場合の消去制御方式を時間軸上で説明した図で
ある。
【図３５】第２のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスを
消去する場合の消去制御方式を時間軸上で説明した図で
ある。
い、複数のフラッシュメモリチップの複数のアドレスを
消去する場合の消去制御方式を時間軸上で説明した図で
ある。
【図３６】第３のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスを
消去する場合の消去制御方式を時間軸上で説明した図で
ある。
い、複数のフラッシュメモリチップの複数のアドレスを
消去する場合の消去制御方式を時間軸上で説明した図で
ある。
【図３７】第４のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスを
消去する場合の消去制御方式を時間軸上で説明した図で
ある。
い、複数のフラッシュメモリチップの複数のアドレスを
消去する場合の消去制御方式を時間軸上で説明した図で
ある。
【図３８】第１のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの１つのアドレスか
らデータを読み出す場合の読み出し制御方式のフローを
説明した図である。
い、複数のフラッシュメモリチップの１つのアドレスか
らデータを読み出す場合の読み出し制御方式のフローを
説明した図である。
【図３９】第２のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの１つのアドレスか
らデータを読み出す場合の読み出し制御方式のフローを
説明した図である。
い、複数のフラッシュメモリチップの１つのアドレスか
らデータを読み出す場合の読み出し制御方式のフローを
説明した図である。
【図４０】第３のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの１つのアドレスか
らデータを読み出す場合の読み出し制御方式のフローを
説明した図である。
い、複数のフラッシュメモリチップの１つのアドレスか
らデータを読み出す場合の読み出し制御方式のフローを
説明した図である。
【図４１】第４のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの１つのアドレスか
らデータを読み出す場合の読み出し制御方式のフローを
説明した図である。
い、複数のフラッシュメモリチップの１つのアドレスか
らデータを読み出す場合の読み出し制御方式のフローを
説明した図である。
【図４２】第１のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの１つのアドレスか
らデータを読み出す場合の読み出し制御方式を時間軸上
で説明した図である。
い、複数のフラッシュメモリチップの１つのアドレスか
らデータを読み出す場合の読み出し制御方式を時間軸上
で説明した図である。
【図４３】第２のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの１つのアドレスか
らデータを読み出す場合の読み出し制御方式を時間軸上
で説明した図である。
い、複数のフラッシュメモリチップの１つのアドレスか
らデータを読み出す場合の読み出し制御方式を時間軸上
で説明した図である。
【図４４】第３のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの１つのアドレスか
らデータを読み出す場合の読み出し制御方式を時間軸上
で説明した図である。
い、複数のフラッシュメモリチップの１つのアドレスか
らデータを読み出す場合の読み出し制御方式を時間軸上
で説明した図である。
【図４５】第４のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの１つのアドレスか
らデータを読み出す場合の読み出し制御方式を時間軸上
で説明した図である。
い、複数のフラッシュメモリチップの１つのアドレスか
らデータを読み出す場合の読み出し制御方式を時間軸上
で説明した図である。
【図４６】第１のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスか
らデータを読み出す場合の読み出し制御方式のフローを
説明した図である。
い、複数のフラッシュメモリチップの複数のアドレスか
らデータを読み出す場合の読み出し制御方式のフローを
説明した図である。
【図４７】第２のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスか
らデータを読み出す場合の読み出し制御方式のフローを
説明した図である。
い、複数のフラッシュメモリチップの複数のアドレスか
らデータを読み出す場合の読み出し制御方式のフローを
説明した図である。
【図４８】第３のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスか
らデータを読み出す場合の読み出し制御方式のフローを
説明した図である。
い、複数のフラッシュメモリチップの複数のアドレスか
らデータを読み出す場合の読み出し制御方式のフローを
説明した図である。
【図４９】第４のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスか
らデータを読み出す場合の読み出し制御方式のフローを
説明した図である。
い、複数のフラッシュメモリチップの複数のアドレスか
らデータを読み出す場合の読み出し制御方式のフローを
説明した図である。
【図５０】第１のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスか
らデータを読み出す場合の読み出し制御方式を時間軸上
で説明した図である。
い、複数のフラッシュメモリチップの複数のアドレスか
らデータを読み出す場合の読み出し制御方式を時間軸上
で説明した図である。
【図５１】第２のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスか
らデータを読み出す場合の読み出し制御方式を時間軸上
で説明した図である。
い、複数のフラッシュメモリチップの複数のアドレスか
らデータを読み出す場合の読み出し制御方式を時間軸上
で説明した図である。
【図５２】第３のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスか
らデータを読み出す場合の読み出し制御方式を時間軸上
で説明した図である。
い、複数のフラッシュメモリチップの複数のアドレスか
らデータを読み出す場合の読み出し制御方式を時間軸上
で説明した図である。
【図５３】第４のＲｅａｄｙ／Ｂｕｓｙ判定方式を用
い、複数のフラッシュメモリチップの複数のアドレスか
らデータを読み出す場合の読み出し制御方式を時間軸上
で説明した図である。
い、複数のフラッシュメモリチップの複数のアドレスか
らデータを読み出す場合の読み出し制御方式を時間軸上
で説明した図である。
【図５４】従来の書込みの手順を説明した図である。
【図５５】従来の消去の手順を説明した図である。
【図５６】従来の読出しの手順を説明した図である。
【図５７】書込みデータの大きさがセクタサイズ×４の
場合の従来の書込み方式を時間軸上で説明した図であ
る。
場合の従来の書込み方式を時間軸上で説明した図であ
る。
【図５８】消去データの大きさがセクタサイズ×４の場
合の従来の消去方式を時間軸上で説明した図である。
合の従来の消去方式を時間軸上で説明した図である。
【図５９】読出しデータの大きさがセクタサイズ×４の
場合の従来の読出し方式を時間軸上で説明した図であ
る。
場合の従来の読出し方式を時間軸上で説明した図であ
る。
１・・・ホストシステム、２・・・半導体記憶装置、３・・・コ
ントローラ、４・・・入出力インタフェース、５・・・バッフ
ァメモリ、６・・・フラッシュメモリチップ、７・・・フラッ
シュメモリチップ選択信号。
ントローラ、４・・・入出力インタフェース、５・・・バッフ
ァメモリ、６・・・フラッシュメモリチップ、７・・・フラッ
シュメモリチップ選択信号。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 小林 直樹
東京都国分寺市東恋ケ窪一丁目280番地
株式会社日立製作所中央研究所内
Ｆターム(参考） 5B025 AD04 AD05 AD08 AE05 AE08
Claims (13)
- 【請求項１】メモリ制御手段が、データを複数のデータ
ブロックに分割し、前記データブロックを共通のバスに
接続された複数個の不揮発性半導体メモリチップに、分
散して書き込みを行う書き込み制御方式において、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、書き込みコマンド
を同時に入力する第１のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、番地を指定するア
ドレスを同時に入力する第２のステップと、 前記メモリ制御手段が前記共通のバスを介して、選択す
る前記不揮発性半導体メモリを順次切り換えて、前記選
択した不揮発性半導体メモリチップに対して１つのデー
タブロックの入力と書き込み開始コマンドの入力を行う
第３のステップとを有することを特徴とする不揮発性半
導体メモリ書き込み制御方式。 - 【請求項２】複数個の前記不揮発性半導体メモリに対し
入力した書き込み開始コマンドが、全不揮発性半導体メ
モリチップにおいて終了したことを判定する第３のステ
ップと、 前記書き込み開始コマンドの実行結果を個別的に判定す
る第４のステップを有することを特徴とする請求項１記
載の不揮発性半導体メモリ書き込み制御方式。 - 【請求項３】複数個の前記不揮発性半導体メモリに対し
入力した書き込み開始コマンドが終了したことを、前記
複数個の不揮発性半導体メモリチップに対し個別的に判
定する第３のステップと、 前記書き込み開始コマンドの実行結果を個別的に判定す
る第４のステップを有することを特徴とする請求項１記
載の不揮発性半導体メモリ書き込み制御方式。 - 【請求項４】メモリ制御手段が、共通のバスに接続され
た複数個の不揮発性半導体メモリチップの消去を行う消
去制御方式において、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリチップに対し、消去コマン
ドを同時に入力する第１のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、番地を指定するア
ドレスを同時に入力する第２のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、消去開始コマンド
を同時に入力する第３のステップと、 前記消去コマンドを入力した複数の不揮発性半導体メモ
リチップの全てが消去開始コマンドを終了したことを判
定する第４のステップと、 前記消去コマンドの実行結果を個別的に判定する第５の
ステップを有することを特徴とする不揮発性半導体メモ
リ消去制御方式。 - 【請求項５】メモリ制御手段が、共通のバスに接続され
た複数個の不揮発性半導体メモリチップの消去を行う消
去制御方式において、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリチップに対し、消去コマン
ドを同時に入力する第１のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、番地を指定するア
ドレスを同時に入力する第２のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、消去開始コマンド
を同時に入力する第３のステップと、 複数個の前記不揮発性半導体メモリに対し入力した消去
開始コマンドが終了したことを、複数個の前記不揮発性
半導体メモリチップに対し個別的に判定する第４のステ
ップと、 前記消去コマンドの実行結果を個別的に判定する第５の
ステップを有することを特徴とする不揮発性半導体メモ
リ消去制御方式。 - 【請求項６】共通のバスに接続された複数個の不揮発性
半導体メモリチップに、複数のデータブロックに分割し
て書き込まれたデータを、メモリ制御手段が、読み出し
を行う読み出し制御方式において、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、読み出しコマンド
を同時に入力する第１のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、番地を指定するア
ドレスを同時に入力する第２のステップと、 前記読み出しコマンドを入力した複数個の前記不揮発性
半導体メモリチップの、全てが読み出しの準備が完了し
たことを判定する第４のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数の
前記不揮発性半導体メモリの内、１つの不揮発性半導体
メモリを選択し、選択した前記不揮発性半導体メモリチ
ップから１つのデータブロックの読み出しを行う第５の
ステップと、 第５のステップを選択するチップを順次切り換えて行う
第６のステップとを有することを特徴とする不揮発性半
導体メモリ読み出し制御方式。 - 【請求項７】共通のバスに接続された複数個の不揮発性
半導体メモリチップの同一番地に、複数のデータブロッ
クに分割して書き込まれたデータを、メモリ制御手段
が、読み出しを行う読み出し制御方式において、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、読み出しコマンド
を同時に入力する第１のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、番地を指定するア
ドレスを同時に入力する第２のステップと、 前記読み出しコマンドを入力した前記不揮発性半導体メ
モリチップの読み出しの準備が完了したことを個別的に
判定する第４のステップと、 前記メモリ制御手段が前記共通のバスを介して、前記読
み出しの準備が完了した前記不揮発性半導体メモリチッ
プを選択し、選択した前記不揮発性半導体メモリチップ
から１つのデータブロックの読み出しを行う第５のステ
ップと、 第４のステップと第５のステップを繰り返し行う第６の
ステップとを有することを特徴とする不揮発性半導体メ
モリ読み出し制御方式。 - 【請求項８】メモリ制御手段が、データを複数のデータ
ブロックに分割し、前記データブロックを共通のバスに
接続された複数個の不揮発性半導体メモリチップに、分
散して書き込みを行う書き込み制御方式において、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、書き込みコマンド
を同時に入力する第１のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、番地を指定するア
ドレスを同時に入力する第２のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数の
前記不揮発性半導体メモリの内、１つの不揮発性半導体
メモリを選択し、選択した前記不揮発性半導体メモリチ
ップに対して１つのデータブロックの入力と書き込み開
始コマンドの入力を行う第３のステップと、 第３のステップを選択するチップを順次切り換えて行う
第４のステップと、 第４のステップで入力した全ての書き込み開始コマンド
が終了したことを判定する第５のステップと、 第４のステップで入力した書き込み開始コマンドの実行
結果を個別的に判定する第６のステップと第１から第６
のステップを異なるアドレスに対して繰り返し行う第７
のステップを有することを特徴とする不揮発性半導体メ
モリ書き込み制御方式。 - 【請求項９】メモリ制御手段が、データを複数のデータ
ブロックに分割し、前記データブロックを共通のバスに
接続された複数個の不揮発性半導体メモリチップに、分
散して書き込みを行う書き込み制御方式において、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、書き込みコマンド
を同時に入力する第１のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、番地を指定するア
ドレスを同時に入力する第２のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリの内、１つの不揮発性半導
体メモリを選択し、選択した前記不揮発性半導体メモリ
チップに対して１つのデータブロックの入力と書き込み
開始コマンドの入力を行う第３のステップと、 第３のステップを選択するチップを順次切り換えて行う
第４のステップと、 第４のステップで入力した書き込み開始コマンドが終了
したことを個別的に判定する第５のステップと、 第４のステップで入力した書き込み開始コマンドの実行
結果を個別的に判定する第６のステップと前記不揮発性
半導体メモリに対し、書き込みコマンドを個別的に入力
する第７のステップと、 前記不揮発性半導体メモリに対し、番地を指定するアド
レスを個別的に入力する第８のステップと、 第５のステップから第８のステップを繰り返し行う第９
のステップを有することを特徴とする不揮発性半導体メ
モリ書き込み制御方式。 - 【請求項１０】メモリ制御手段が、共通のバスに接続さ
れた複数個の不揮発性半導体メモリチップの消去を行う
消去制御方式において、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリチップに対し、消去コマン
ドを同時に入力する第１のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、番地を指定するア
ドレスを同時に入力する第２のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、消去開始コマンド
を同時に入力する第３のステップと、 前記消去コマンドを入力した複数個の不揮発性半導体メ
モリチップの、全てが消去開始コマンドを終了したこと
を判定する第４のステップと、 前記消去コマンドの実行結果を個別的に判定する第５の
ステップと、 第１のステップから第５のステップを繰り返す第６のス
テップを有することを特徴とする不揮発性半導体メモリ
消去制御方式。 - 【請求項１１】メモリ制御手段が、共通のバスに接続さ
れた複数個の不揮発性半導体メモリチップの消去を行う
消去制御方式において、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリチップに対し、消去コマン
ドを同時に入力する第１のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、番地を指定するア
ドレスを同時に入力する第２のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、消去開始コマンド
を同時に入力する第３のステップと、 前記不揮発性半導体メモリに対し入力した消去開始コマ
ンドが終了したことを、前記不揮発性半導体メモリチッ
プに対し個別的に判定する第４のステップと、前記消去
コマンドの実行結果を個別的に判定する第５のステップ
と、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリチップに対し、消去コマン
ドを同時に入力する第６のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリチップに対し、番地を指定
するアドレスを同時に入力する第７のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリチップに対し、消去開始コ
マンドを同時に入力する第８のステップと、 前記不揮発性半導体メモリチップに対し入力した消去開
始コマンドが終了したことを、前記不揮発性半導体メモ
リチップに対し個別的に判定する第９のステップと、 前記消去コマンドの実行結果を個別的に判定する第１０
のステップと、 前記不揮発性半導体メモリチップに対し、消去コマンド
を個別的に入力する第１１のステップと、 前記不揮発性半導体メモリチップに対し、番地を指定す
るアドレスを個別的に入力する第１２のステップと、 前記不揮発性半導体メモリチップに対し、消去開始コマ
ンドを個別的に入力する第１３のステップと、 第４のステップから第１３のステップを繰り返し行う第
１４のステップを有することを特徴とする不揮発性半導
体メモリ消去制御方式。 - 【請求項１２】共通のバスに接続された複数個の不揮発
性半導体メモリチップに、複数のデータブロックに分割
して書き込まれたデータを、メモリ制御手段が、読み出
しを行う読み出し制御方式において、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、読み出しコマンド
を同時に入力する第１のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、番地を指定するア
ドレスを同時に入力する第２のステップと、 前記読み出しコマンドを入力した複数個の不揮発性半導
体メモリチップの、全てが読み出しの準備が完了したこ
とを判定する第４のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリの内、１つの不揮発性半導
体メモリを選択し、選択した前記不揮発性半導体メモリ
チップから１つのデータブロックの読み出しを行う第５
のステップと、 第５のステップを選択するチップを順次切り換えて行う
第６のステップと、 第１のステップから第６のステップを繰り返し行う第７
のステップを有することを特徴とする不揮発性半導体メ
モリ読み出し制御方式。 - 【請求項１３】共通のバスに接続された複数個の不揮発
性半導体メモリチップの同一番地に、複数のデータブロ
ックに分割して書き込まれたデータを、メモリ制御手段
が、読み出しを行う読み出し制御方式において、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、読み出しコマンド
を同時に入力する第１のステップと、 前記メモリ制御手段が前記共通のバスを介して、複数個
の前記不揮発性半導体メモリに対し、番地を指定するア
ドレスを同時に入力する第２のステップと、 前記読み出しコマンドを入力した不揮発性半導体メモリ
チップの読み出しの準備が完了したことを個別的に判定
する第４のステップと、 前記メモリ制御手段が前記共通のバスを介して、前記読
み出しの準備が完了した不揮発性半導体メモリチップを
選択し、選択した前記不揮発性半導体メモリチップから
１つのデータブロックの読み出しを行う第５のステップ
と、 前記不揮発性半導体メモリに対し続きのデータブロック
がある場合には、前記メモリ制御手段が前記共通のバス
を介して、前記不揮発性半導体メモリに対し、読み出し
コマンドを個別的に入力する第６のステップと、 前記不揮発性半導体メモリに対し続きのデータブロック
がある場合には、前記メモリ制御手段が前記共通のバス
を介して、前記不揮発性半導体メモリに対し、番地を指
定するアドレスを個別的に入力する第７のステップと、 第４のステップから第７のステップを繰り返し行う第８
のステップと、 第８のステップで入力した読み出しコマンドに対し、読
み出しの準備が完了したことを個別的に判定する第９の
ステップと、 前記メモリ制御手段が前記共通のバスを介して、前記読
み出しの準備が完了した不揮発性半導体メモリチップを
選択し、前記選択した不揮発性半導体メモリチップから
１つのデータブロックの読み出しを行う第１０のステッ
プと、 第８のステップから第１０のステップを繰り返し行う第
１１のステップを有することを特徴とする不揮発性半導
体メモリ読み出し制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002351932A JP2003233994A (ja) | 2001-12-04 | 2002-12-04 | 不揮発性半導体メモリチップ制御方式 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001369447 | 2001-12-04 | ||
| JP2001-369447 | 2001-12-04 | ||
| JP2002351932A JP2003233994A (ja) | 2001-12-04 | 2002-12-04 | 不揮発性半導体メモリチップ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003233994A true JP2003233994A (ja) | 2003-08-22 |
Family
ID=27790440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002351932A Pending JP2003233994A (ja) | 2001-12-04 | 2002-12-04 | 不揮発性半導体メモリチップ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003233994A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007080474A (ja) * | 2005-09-15 | 2007-03-29 | Hynix Semiconductor Inc | フラッシュメモリチップを動作させる方法 |
| JP2009537934A (ja) * | 2006-05-17 | 2009-10-29 | マイクロン テクノロジー， インク． | マルチｎａｎｄフラッシュメモリーデバイスの共通動作中にピーク電力消費量を減少させるための装置および方法 |
| US9715909B2 (en) | 2013-03-14 | 2017-07-25 | Micron Technology, Inc. | Apparatuses and methods for controlling data timing in a multi-memory system |
| WO2017191706A1 (ja) * | 2016-05-02 | 2017-11-09 | ソニー株式会社 | メモリ制御回路、メモリ、記憶装置、および、情報処理システム |
-
2002
- 2002-12-04 JP JP2002351932A patent/JP2003233994A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007080474A (ja) * | 2005-09-15 | 2007-03-29 | Hynix Semiconductor Inc | フラッシュメモリチップを動作させる方法 |
| JP2009537934A (ja) * | 2006-05-17 | 2009-10-29 | マイクロン テクノロジー， インク． | マルチｎａｎｄフラッシュメモリーデバイスの共通動作中にピーク電力消費量を減少させるための装置および方法 |
| US8432738B2 (en) | 2006-05-17 | 2013-04-30 | Micron Technology, Inc. | Apparatus and method for reduced peak power consumption during common operation of multi-nand flash memory devices |
| US8854885B2 (en) | 2006-05-17 | 2014-10-07 | Micron Technology, Inc. | Apparatus and method for reduced peak power consumption during common operation of multi-nand flash memory devices |
| US9715909B2 (en) | 2013-03-14 | 2017-07-25 | Micron Technology, Inc. | Apparatuses and methods for controlling data timing in a multi-memory system |
| US10109327B2 (en) | 2013-03-14 | 2018-10-23 | Micron Technology, Inc. | Apparatuses and methods for controlling data timing in a multi-memory system |
| US10748584B2 (en) | 2013-03-14 | 2020-08-18 | Micron Technology, Inc. | Apparatuses and methods for controlling data timing in a multi-memory system |
| US11468923B2 (en) | 2013-03-14 | 2022-10-11 | Micron Technology, Inc. | Apparatuses and methods for controlling data timing in a multi-memory system |
| WO2017191706A1 (ja) * | 2016-05-02 | 2017-11-09 | ソニー株式会社 | メモリ制御回路、メモリ、記憶装置、および、情報処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6798696B2 (en) | Method of controlling the operation of non-volatile semiconductor memory chips | |
| US8131911B2 (en) | Data writing method, and flash storage system and controller using the same | |
| JP3105092B2 (ja) | 半導体メモリ装置 | |
| JP4182993B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
| US7952958B2 (en) | Non-volatile semiconductor storage system | |
| US11630766B2 (en) | Memory system and operating method thereof | |
| JP4643729B2 (ja) | インタリーブ制御装置、インタリーブ制御方法及びメモリシステム | |
| JP2000067574A (ja) | 半導体記憶装置 | |
| JP2008524748A (ja) | メモリシステムにおけるデータ再配置 | |
| JP2002288034A (ja) | 半導体記憶装置とその読出し・書き込み方法 | |
| US20070274134A1 (en) | Method and apparatus for improving storage performance using a background erase | |
| US7725621B2 (en) | Semiconductor device and data transfer method | |
| KR20090008766A (ko) | 솔리드 스테이트 디스크 컨트롤러 및 솔리드 스테이트디스크 컨트롤러의 데이터 처리 방법 | |
| JP4921174B2 (ja) | フラッシュメモリのデータ書込み方法 | |
| US11442664B2 (en) | Memory system and method of operating the same | |
| CN111400201A (zh) | 快闪存储器的数据整理方法、存储装置及控制电路单元 | |
| US7836263B2 (en) | Nonvolatile memory controlling method and nonvolatile memory controlling apparatus | |
| CN112542186A (zh) | 存储器设备和操作存储器设备的方法 | |
| US20200150898A1 (en) | Memory system and operating method thereof | |
| JP2003233994A (ja) | 不揮発性半導体メモリチップ制御方式 | |
| TWI468946B (zh) | 用來進行主裝置指揮運作之方法以及記憶裝置及控制器 | |
| KR20030045599A (ko) | 불휘발성 반도체 메모리칩 제어 방법 | |
| JPH08221312A (ja) | メモリカード装置 | |
| JP2007310915A (ja) | メモリカード及びメモリコントローラ | |
| JP2008009699A (ja) | 不揮発性メモリの書き込み方法 |