KR20050108986A - 플래쉬 메모리 소자의 페이지 프로그램 방법 - Google Patents

플래쉬 메모리 소자의 페이지 프로그램 방법 Download PDF

Info

Publication number
KR20050108986A
KR20050108986A KR1020040034451A KR20040034451A KR20050108986A KR 20050108986 A KR20050108986 A KR 20050108986A KR 1020040034451 A KR1020040034451 A KR 1020040034451A KR 20040034451 A KR20040034451 A KR 20040034451A KR 20050108986 A KR20050108986 A KR 20050108986A
Authority
KR
South Korea
Prior art keywords
page
program
address
block
last
Prior art date
Application number
KR1020040034451A
Other languages
English (en)
Other versions
KR100600303B1 (ko
Inventor
김덕주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040034451A priority Critical patent/KR100600303B1/ko
Publication of KR20050108986A publication Critical patent/KR20050108986A/ko
Application granted granted Critical
Publication of KR100600303B1 publication Critical patent/KR100600303B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 소자의 페이지 프로그램 방법에 관한 것으로, 셋업 명령을 인식한 후 프로그램할 페이지 어드레스를 설정하고, 각각의 페이지 버퍼에 데이터를 로딩하는 단계와, 상기 어드레스 및 상기 데이터가 제대로 설정되었는지를 확인하는 단계와, 페이지 프로그램을 실시한 후 상기 페이지 프로그램이 성공적으로 실시되었는지 검증하는 단계와, 페이지 어드레스 카운터 및 블럭 어드레스 카운터에 의해 페이지 어드레스 및 블럭 어드레스를 증가시켜 마지막 블럭의 마지막 페이지까지 상기 페이지 프로그램 및 검증을 실시하는 단계를 포함함으로써 페이지 프로그램 시간을 줄일 수 있어 전체적인 테스트 시간을 줄일 수 있는 플래쉬 메모리 소자의 페이지 프로그램 방법이 제시된다.

Description

플래쉬 메모리 소자의 페이지 프로그램 방법{Method of page programming in a flash memory device}
본 발명은 NAND형 플래쉬 메모리 소자의 페이지 프로그램(page program) 방법에 관한 것으로, 특히 페이지 프로그램 시간을 줄일 수 있어 전체 테스트 시간을 줄일 수 있는 플래쉬 메모리 소자의 페이지 프로그램 방법에 관한 것이다.
일반적인 NAND형 플래쉬 메모리 소자의 페이지 프로그램 방법을 도 1을 이용하여 설명하면 다음과 같다.
셋업 명령(setup command)을 인식한 후(11) 어드레스를 입력하여 프로그램할 페이지 어드레스를 설정하고(12), 데이터를 입력하여 각각의 페이지 버퍼에 데이터를 로딩한다(13). 그리고난 후 이러한 어드레스 및 데이터가 제대로 설정되었는지를 확인한 후(14) 페이지 프로그램을 실시한다(15). 페이지 프로그램이 성공적으로 실시되었는지 검증한다(16). 검증 결과 페이지 프로그램이 성공적으로 실시되었다면(17) 다음 페이지에 대하여 단계 11 내지 단계 16을 반복하고, 검증 결과 페이지 프로그램이 성공적으로 실시되지 않았다면(17) 페일 처리한 후 종료한다(18).
상기와 같은 방법으로 페이지 프로그램을 실시랄 경우 일반적으로 512M 플래쉬 메모리 소자(512byte×32page×4096block)를 기준으로 칩 전체를 프로그램하기 위해 1 페이지 프로그램 시간을 t라고 하면 t×32×4096배의 시간이 필요하다. 그런데, 한 페이지가 프로그램되는 시간은 보통 250㎲이고, 그중 50㎲ 정도가 데이터를 입력하는 과정에 소모된다. 이러한 방법을 이용하여 칩 전체를 프로그램하려면 250㎲×32×4096=32768000㎲의 시간이 필요하다. 따라서, 이러한 프로그램 시간은 테스트 시간에 반영되어 테스트 비용을 증가시킨다.
본 발명의 목적을 프로그램 시간을 줄여 테스트 비용을 감소시킬 수 있는 플래쉬 메모리 소자의 페이지 프로그램 방법을 제공하는데 있다.
본 발명의 다른 목적은 테스트시에는 랜덤 데이터 입력보다는 일정한 패턴(all"0", all"1", CKBD, ICKBD등)을 가지고 프로그램하는데 착안하여 단한번의 데이터 입력으로 칩 프로그램이 가능하도록 구현함으로써 칩 전체의 프로그램 시간을 줄일 수 있는 플래쉬 메모리 소자의 페이지 프로그램 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 플래쉬 메모리 소자의 페이지 프로그램 방법은 (a) 셋업 명령을 인식한 후 프로그램할 페이지 어드레스를 설정하고, 각각의 페이지 버퍼에 데이터를 로딩하는 단계와, (b) 상기 어드레스 및 상기 데이터가 제대로 설정되었는지를 확인하는 단계와, (c) 페이지 프로그램을 실시한 후 상기 페이지 프로그램이 성공적으로 실시되었는지 검증하는 단계와, (d) 상기 검증 결과 상기 페이지 프로그램이 성공적으로 실시되었으면 상기 프로그램된 페이지가 마지막 페이지인지 확인하는 단계와, (e) 상기 (d)의 확인 결과 마지막 페이지가 아니면 페이지 어드레스 카운터에 의해 페이지 어드레스를 증가시켜 마지막 페이지까지 상기 페이지 프로그램 및 검증을 실시하는 단계와, (f) 상기 마지막 페이지까지 프로그램을 실시한 후 프로그램된 페이지의 블럭이 마지막 블럭인지를 확인하는 단계와, (g) 상기 (f)의 확인 결과 마지막 블럭이 아니면 블럭 어드레스 카운터에 의해 블럭 어드레스를 증가시켜 마지막 블럭까지 상기 페이지 프로그램 및 검증을 실시하는 단계와, (h) 상기 검증 결과 상기 페이지 프로그램이 성공적으로 실시되지 않았을 경우 페일 처리하는 단계를 포함한다.
본 발명의 다른 실시 예에 따른 플래쉬 메모리 소자의 페이지 프로그램 방법은 셋업 명령을 인식한 후 프로그램할 페이지 어드레스를 설정하고, 각각의 페이지 버퍼에 데이터를 로딩하는 단계와, 상기 어드레스 및 상기 데이터가 제대로 설정되었는지를 확인하는 단계와, 페이지 프로그램을 실시한 후 상기 페이지 프로그램이 성공적으로 실시되었는지 검증하는 단계와, 페이지 어드레스 카운터 및 블럭 어드레스 카운터에 의해 페이지 어드레스 및 블럭 어드레스를 증가시켜 마지막 블럭의 마지막 페이지까지 상기 페이지 프로그램 및 검증을 실시하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 NAND형 플래쉬 메모리 소자의 페이지 프로그램 방법을 설명하기 위한 흐름도로서, 페이지 프로그램 시간을 최대한 줄이기 위해 동일한 패턴을 갖는 프로그램을 실시할 때 셋업 명령부터 확인 명령까지 한번만 입력하고서도 칩 프로그램이 가능하도록 알고리즘을 구성하였다.
셋업 명령(setup command)을 인식한 후(201) 어드레스를 입력하여 프로그램할 페이지 어드레스를 설정하고(202), 데이터를 입력하여 각각의 페이지 버퍼에 데이터를 로딩한다(203). 그리고, 이러한 어드레스 및 데이터가 제대로 설정되었는지를 확인한 후(204) 페이지 프로그램을 실시한다(205). 페이지 프로그램이 성공적으로 실시되었는지 검증한다(206). 검증 결과 페이지 프로그램이 성공적으로 실시되었다면(207) 프로그램된 페이지가 마지막 페이지인지 확인한다(208). 확인 결과 마지막 페이지가 아니면 페이지 어드레스 카운터가 동작하여 페이지 어드레스를 1 증가시켜(209) 다음 페이지에 대해 상기 페이지 프로그램 및 검증을 실시한다(205 내지 207). 이렇게 페이지 어드레스를 증가시켜 마지막 페이지까지 프로그램 및 검증을 실시한 후 프로그램된 페이지의 블럭이 마지막 블럭인지를 확인한다(210). 확인 결과 마지막 블럭이 아니면 블럭 어드레스 카운터가 동작하여 블럭 어드레스를 1 증가시켜(211) 다음 블럭의 각각의 페이지에 대해 상기와 같은 방법으로 프로그램 및 검증을 실시한다. 이렇게 페이지 어드레스 및 블럭 어드레스를 증가시켜 마지막 블럭의 마지막 페이지까지 프로그램 및 검증을 실시한다. 한편, 상기 프로그램 검증 과정에서 프로그램되지 않은 것을 판정되면 페일 처리한 후(212) 종료한다.
상술한 바와 같이 본 발명에 의하면 단한번 데이터를 입력한 후 내부 페이지 어드레스 카운터 및 블럭 어드레스 카운터를 이용하여 순차적으로 각각의 페이지 및 블럭을 프로그램함으로써 첫번째 페이지 프로그램 시간은 노멀 페이지 프로그램과 같고 그 이후부터는 페이지당 50㎲ 정도의 시간이 줄어든다. 따라서, 전체 집의 프로그램 시간이 50㎲+(200㎲×32×4096)=26214450㎲ 정도 소요되어 종래의 페이지 프로그램에 비해 20% 정도의 시간을 절약할 수 있으며, 전체적인 테스트에서는 약 약 10%의 시간을 절약할 수 있다.
도 1은 일반적인 NAND형 플래쉬 메모리 소자의 페이지 프로그램 방법을 설명하기 위한 흐름도.
도 2는 본 발명의 실시 예에 따른 NAND형 플래쉬 메모리 소자의 페이지 프로그램 방법을 설명하기 위한 흐름도.

Claims (2)

  1. (a) 셋업 명령을 인식한 후 프로그램할 페이지 어드레스를 설정하고, 각각의 페이지 버퍼에 데이터를 로딩하는 단계;
    (b) 상기 어드레스 및 상기 데이터가 제대로 설정되었는지를 확인하는 단계;
    (c) 페이지 프로그램을 실시한 후 상기 페이지 프로그램이 성공적으로 실시되었는지 검증하는 단계;
    (d) 상기 검증 결과 상기 페이지 프로그램이 성공적으로 실시되었으면 상기 프로그램된 페이지가 마지막 페이지인지 확인하는 단계;
    (e) 상기 (d)의 확인 결과 마지막 페이지가 아니면 페이지 어드레스 카운터에 의해 페이지 어드레스를 증가시켜 마지막 페이지까지 상기 페이지 프로그램 및 검증을 실시하는 단계;
    (f) 상기 마지막 페이지까지 프로그램을 실시한 후 프로그램된 페이지의 블럭이 마지막 블럭인지를 확인하는 단계;
    (g) 상기 (f)의 확인 결과 마지막 블럭이 아니면 블럭 어드레스 카운터에 의해 블럭 어드레스를 증가시켜 마지막 블럭까지 상기 페이지 프로그램 및 검증을 실시하는 단계; 및
    (h) 상기 검증 결과 상기 페이지 프로그램이 성공적으로 실시되지 않았을 경우 페일 처리하는 단계를 포함하는 플래쉬 메모리 소자의 페이지 프로그램 방법.
  2. 셋업 명령을 인식한 후 프로그램할 페이지 어드레스를 설정하고, 각각의 페이지 버퍼에 데이터를 로딩하는 단계;
    상기 어드레스 및 상기 데이터가 제대로 설정되었는지를 확인하는 단계;
    페이지 프로그램을 실시한 후 상기 페이지 프로그램이 성공적으로 실시되었는지 검증하는 단계; 및
    페이지 어드레스 카운터 및 블럭 어드레스 카운터에 의해 페이지 어드레스 및 블럭 어드레스를 증가시켜 마지막 블럭의 마지막 페이지까지 상기 페이지 프로그램 및 검증을 실시하는 단계를 포함하는 플래쉬 메모리 소자의 페이지 프로그램 방법.
KR1020040034451A 2004-05-14 2004-05-14 플래쉬 메모리 소자의 페이지 프로그램 방법 KR100600303B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040034451A KR100600303B1 (ko) 2004-05-14 2004-05-14 플래쉬 메모리 소자의 페이지 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040034451A KR100600303B1 (ko) 2004-05-14 2004-05-14 플래쉬 메모리 소자의 페이지 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20050108986A true KR20050108986A (ko) 2005-11-17
KR100600303B1 KR100600303B1 (ko) 2006-07-13

Family

ID=37284992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040034451A KR100600303B1 (ko) 2004-05-14 2004-05-14 플래쉬 메모리 소자의 페이지 프로그램 방법

Country Status (1)

Country Link
KR (1) KR100600303B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590219B1 (ko) * 2004-12-01 2006-06-19 삼성전자주식회사 프로그램 시간을 줄일 수 있는 불 휘발성 메모리 장치
KR100672105B1 (ko) * 2005-09-15 2007-01-19 주식회사 하이닉스반도체 플래시 메모리 칩들을 동작시키는 방법
US7827347B2 (en) 2007-01-09 2010-11-02 Samsung Electronics Co. Memory system, multi-bit flash memory device, and associated methods

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590219B1 (ko) * 2004-12-01 2006-06-19 삼성전자주식회사 프로그램 시간을 줄일 수 있는 불 휘발성 메모리 장치
US7652948B2 (en) 2004-12-01 2010-01-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices and programming methods using subsets of columns
KR100672105B1 (ko) * 2005-09-15 2007-01-19 주식회사 하이닉스반도체 플래시 메모리 칩들을 동작시키는 방법
US7502885B2 (en) 2005-09-15 2009-03-10 Hynix Semiconductor Inc. Method of operating flash memory chips
US7827347B2 (en) 2007-01-09 2010-11-02 Samsung Electronics Co. Memory system, multi-bit flash memory device, and associated methods
US8019933B2 (en) 2007-01-09 2011-09-13 Samsung Electronics Co., Ltd. Memory system, multi-bit flash memory device, and associated methods
US8127073B2 (en) 2007-01-09 2012-02-28 Samsung Electronics Co., Ltd. Memory system, multi-bit flash memory device, and associated methods

Also Published As

Publication number Publication date
KR100600303B1 (ko) 2006-07-13

Similar Documents

Publication Publication Date Title
CN102592679B (zh) 一种闪存芯片的测试方法和闪存芯片
JP2008009721A (ja) 評価システム及びその評価方法
CN113010190A (zh) 一种mac地址烧录方法、装置、设备和存储介质
KR970003248A (ko) 플래쉬 메모리소자의 소거방법
US9786373B2 (en) EEPROM backup method and device
KR100600303B1 (ko) 플래쉬 메모리 소자의 페이지 프로그램 방법
CN107657153B (zh) 一种芯片内flash区的代码保护方法及装置
CN115602242B (zh) 一种存储装置及其测试方法
CN110473585B (zh) 一种擦失效存储单元的替换方法、装置、设备及存储介质
US20080115108A1 (en) Microcomputer having security function for memory access and debugging method of the same
US7274585B2 (en) Methods of operating integrated circuit memory devices
US20090210613A1 (en) Method for Programming a Controller in a Motor Vehicle
JP2011059023A (ja) 車両用電子制御装置の機能検査方法
CN115705914A (zh) 闪存坏块的检测方法、检测设备和计算机存储介质
JP2002056692A (ja) 半導体メモリ試験方法・半導体メモリ試験装置
CN111782145B (zh) 应答式或非型闪存数字验证方法、系统、存储介质和终端
JP6594712B2 (ja) 半導体メモリ及び半導体メモリのベリファイ方法
KR100293633B1 (ko) 플래쉬 메모리 장치의 소거 방법
CN108573735B (zh) 一种nand-flash的块修复方法及装置
KR20040084401A (ko) 플래시 메모리의 소거 방법
WO2019172746A1 (en) A method of optimizing a march test algorithm (mta)
KR100231724B1 (ko) 플래쉬 메모리 장치 및 그를 이용한 리페어 방법
CN111367816B (zh) 移动测试方法、装置、计算机设备及存储介质
CN116090406B (zh) 乒乓配置电路的随机验证方法、装置、上位机及存储介质
KR20050086290A (ko) 낸드 플래시 메모리 소자의 프로그램 검증 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee