CN100481268C - 一种闪存的抹除方法 - Google Patents
一种闪存的抹除方法 Download PDFInfo
- Publication number
- CN100481268C CN100481268C CNB011295341A CN01129534A CN100481268C CN 100481268 C CN100481268 C CN 100481268C CN B011295341 A CNB011295341 A CN B011295341A CN 01129534 A CN01129534 A CN 01129534A CN 100481268 C CN100481268 C CN 100481268C
- Authority
- CN
- China
- Prior art keywords
- bias voltage
- erase
- erasing
- boosting
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
一种闪存的抹除方法，其步骤如下：首先在存储单元的栅极上施加偏压Vg，并于源/漏极上施加偏压Vd以进行抹除操作，此偏压Vd由一起始值开始随时间递增至一默认值，其间皆不进行检查步骤。接着检查各存储单元是否都已被抹除，如是则结束抹除步骤，如否则再进行至少一次的升压抹除-检查步骤，直至确定所有存储单元皆被抹除为止，其中每次升压抹除-检查步骤皆包含一个升高偏压Vd的抹除步骤与其后的一个检查步骤。
Description
本发明是有关一种内存组件(Memory Device)的操作方法，特别是有关一种闪存(Flash Memory)的抹除方法(Erase Algorithm)。
闪存是最常见的一种非挥发性内存(Non-Volatile Memory，NVM)，其组件集成度高，且抹除速率远大于其它种类的非挥发性内存(NVM)。多种闪存在抹除时是在存储单元(Memory Cell)的栅极(Gate)上施加负偏压(Negative Bias)Vg，并在存储单元的源/漏极(S/D)上施加正偏压Vd，此偏压Vd与偏压Vg的差异足够大，使得储存在栅极中的电子能通过穿隧效应(Tunneling Effect)排出到基底中。
此外，由于工艺条件的差异，抹除各存储单元所需的偏压Vd会有一个分布范围，其涵盖大部分存储单元的抹除电压。虽然等于或超过分布范围上限的单一值偏压Vd即可抹除大部分的存储单元，但如此做却容易对存储单元造成损害。因此，公知的闪存抹除方法是随时间逐步(step-by-step)递增源/漏极上的偏压Vd，并在每一步结束后进行一次检查步骤，直到确定所有的存储单元皆被抹除为止。
虽然上述公知方法可以确保所有存储单元皆被抹除，但因每一次提高偏压Vd的抹除步骤后都要进行一次检查步骤，且此检查步骤是以10Kbit或100Kbit为一个检查单位，所以非常耗费时间，并导致整个抹除操作所需时间无法减少。
本发明提出一种闪存的抹除方法，其步骤如下：首先在存储单元的栅极上施加偏压Vg，并在存储单元的源/漏极上施加偏压Vd以进行抹除操作，此偏压Vd由一起始值开始随时间递增至一默认值，其间皆不进行检查步骤。接着检查是否所有存储单元都已被抹除，如是则结束抹除步骤，如否则再进行至少一次的升压抹除-检查步骤，直至确定所有存储单元都被抹除为止。其中第i次升压抹除-检查步骤包含持续T(i)时间的一个升压抹除步骤与其后的一个检查步骤，其中第1次升压抹除步骤的偏压Vd高于上述默认值，且当i>1时，第i次升压抹除步骤的偏压Vd高于第i-1次升压抹除步骤的偏压Vd。
如上所述，在本发明提出的闪存抹除方法中，源/漏极的偏压Vd在起始值至默认值之间的递增阶段中皆不进行检查步骤，所以整个抹除操作的时间可以大幅降低。
为让本发明的上述目的、特征、和优点能更明显易懂，下面结合附图详细说明本发明的一个较佳实施例：
图1为闪存的抹除方法的流程图。
图2为本发明较佳实施例中，源/漏极的偏压Vd随时间的变化，并以“Δ”记号标出检查抹除状态的时间点。
图3为本发明较佳实施例中，抹除各存储单元所需的偏压Vd的分布曲线，以及对应的偏压Vd起始值Vdi与默认值Vdf的较佳设定。
附图标记说明：
110～150：流程图的步骤标号
S：斜率绝对值最大的陡降段
实施例
请参照图1，如图1步骤110所示，首先在存储单元的栅极上施加偏压Vg，并在存储单元的源/漏极上施加偏压Vd以进行抹除，此偏压Vd由一个起始值Vdi开始随时间递增至一个默认值Vdf，其间皆不进行检查步骤。接着进行步骤120，检查是否所有存储单元都已抹除，如是则结束此抹除步骤(步骤150)，如否则再进行至少一次的升压抹除-检查步骤(由步骤130与140构成的循环(Loop))，直至检查确定所有存储单元都被抹除为止，其中每一次升压抹除-检查步骤都是先将Vd调高一段以进行抹除，而后再检查是否所有的存储单元都已抹除。
请参照图2，其绘示了本发明较佳实施例中，源/漏极的偏压Vd随时间的变化，并以“Δ”记号标出检查抹除状态的时间点。在第一段抹除时，源/漏极偏压Vd是由起始值Vdi开始，随时间逐步(step-by-step)递增至默认值Vdf，其间共分为4个阶段，其中第一阶段的偏压Vd为Vdi，第四阶段的偏压Vd为Vdf，且相邻二阶段偏压Vd的差异大致相同，而每一个阶段的持续时间也大致相同，例如可为30ms。就一般的闪存而言，当栅极上的偏压Vg为-3V时，第一至第四阶段的Vd可为4.4V、5.2V、6.0V与6.8V。不过，本发明中由起始值Vdi至默认值Vdf之间的阶段数目不限于4，且前后二阶段的Vd差异可不固定(即由前至后各阶段的偏压Vd不一定为等差级数(Arithmetical Series))，而各阶段的时间也可各自相异，这些要视实际状况而定。
请继续参照图2，在第一次检查步骤后的第二段抹除过程中，源/漏极偏压Vd同样是逐步升高，但其不同处在于每一步之后进行一次检查步骤，直至确定所有存储单元都被抹除为止。此图中绘出的升压抹除-检查步骤共有3次，其中每一次升压抹除步骤的持续时间大致相同，例如都为30ms，而相邻二升压抹除步骤的偏压Vd的差异也大致相同，即由前至后各升压抹除步骤的偏压Vd约成一等差级数。就一般的闪存而言，当栅极上的偏压Vg为-3V，且默认值Vdf为6.8V时，第一至第三次升压抹除步骤的Vd分别为7.6V、8.4V与9.2V。不过，本发明中第二段抹除的升压抹除-检查步骤的进行次数不限于3，且前后二升压抹除步骤的偏压Vd的差异可不固定，而各升压抹除步骤的持续时间也可不同，这些都要视实际状况而定。
上述起始值Vdi与默认值Vdf的较佳设定可依抹除各存储单元所需偏压Vd分布情形而定。请参照第3图，其所绘示固定的栅极偏压Vg下抹除各存储单元所需偏压Vd的分布曲线，此分布曲线在一特定值(代号Vdl)以上其值才不为0，且在Vd较大处有一斜率绝对值最大的陡降段S，而抹除大部分存储单元所需的偏压Vd都落在此陡降段之前。因此，上述起始值Vd的值较佳设定为Vdl，且默认值Vdf较佳设定在陡降段S以内，以尽量减少检查次数与检查时间。
如上所述，在本发明提出的闪存抹除方法中，源/漏极的偏压Vd在起始值Vdi至默认值Vdf间的递增阶段皆不进行检查步骤，所以整个抹除操作的时间可以大幅降低。再者，上述默认值Vdf较佳设定在抹除偏压的分布曲线陡降段S上，以尽量减少检查的次数与所耗费的时间(与默认值在陡降段S之前者相比)。
除此之外，本发明的抹除方法并不限于固定栅极偏压Vg改变源/漏极偏压Vd的方式，固定源/漏极偏压Vd改变栅极偏压Vg的方式，其它方式也都是可行的，只要Vd-Vg(≡ΔV)的值足够大而可以进行抹除，并且ΔV的值能够如前述源/漏极偏压Vd一样随时间递增即可。
虽然本发明的一个较佳实施例公开如上，但是其并非用以限定本发明，任何在本发明构思范围内的改动，均落在本发明的保护范围内。
Claims (5)
1.一种闪存的抹除方法，该闪存中包含复数个存储单元，该方法包括：进行第一段抹除，其是在这些存储单元的复数个栅极上施加偏压Vg，并在这些存储单元的复数个源/漏极上施加偏压Vd，以进行存储单元抹除，然后检查这些存储单元是否已完全被抹除，如是则结束该抹除步骤，如否则进行第二段抹除，其包含至少一次的升压抹除-检查步骤，直至确定这些存储单元都被抹除为止，其特征是：
在偏压Vd由一个起始值开始递增至一个默认值之间，不进行检查步骤，其中偏压Vd有一分布曲线，该分布曲线在其顶点之后具有一个斜率绝对值最大的陡降段，且该默认值的设定落在该陡降段上；在进行第二段抹除时，第i次升压抹除-检查步骤包含持续T(i)时间的一个升压抹除步骤与其后的一个检查步骤，其中第1次升压抹除步骤的偏压Vd高于该默认值，且当i>1时，第i次升压抹除步骤的偏压Vd高于第i-1次升压抹除步骤的偏压Vd。
2.根据权利要求1所述的闪存的抹除方法，其特征是：偏压Vd由该起始值开始至该默认值为止共分为m个阶段，其中第j阶段的偏压Vd为一定值Vd(j)，且Vd(j，j>1)大于Vd(j-1)。
3.根据权利要求2所述闪存的抹除方法，其特征是：由Vd(j＝1)至Vd(j＝m)成一等差级数。
4.根据权利要求1所述的闪存的抹除方法，其特征是：第i次升压抹除步骤的偏压Vd设定为一定值Vd(i)，其中Vd(i＝1)大于该默认值，且Vd(i，i>1)大于Vd(i-1)。
5.根据权利要求4所述的闪存的抹除方法，其特征是：各Vd(i)依编号排列时成一等差级数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011295341A CN100481268C (zh) | 2001-06-25 | 2001-06-25 | 一种闪存的抹除方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011295341A CN100481268C (zh) | 2001-06-25 | 2001-06-25 | 一种闪存的抹除方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1393888A CN1393888A (zh) | 2003-01-29 |
| CN100481268C true CN100481268C (zh) | 2009-04-22 |
Family
ID=4669252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011295341A Expired - Fee Related CN100481268C (zh) | 2001-06-25 | 2001-06-25 | 一种闪存的抹除方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100481268C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101174472B (zh) * | 2006-10-31 | 2011-05-11 | 旺宏电子股份有限公司 | 缺陷存储单元的筛选方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5600595A (en) * | 1994-09-12 | 1997-02-04 | Nec Corporation | Non-volatile semiconductor device with an electrically erasable and programmable read only memory showing an extremely high speed batch erasure operation |
| CN1172328A (zh) * | 1996-06-29 | 1998-02-04 | 现代电子产业株式会社 | 擦除闪速存储器的方法 |
| US6026026A (en) * | 1997-12-05 | 2000-02-15 | Hyundai Electronics America, Inc. | Self-convergence of post-erase threshold voltages in a flash memory cell using transient response |
| JP2000348492A (ja) * | 1999-04-02 | 2000-12-15 | Toshiba Corp | 不揮発性半導体記憶装置及びそのデータ消去制御方法 |
| US6188609B1 (en) * | 1999-05-06 | 2001-02-13 | Advanced Micro Devices, Inc. | Ramped or stepped gate channel erase for flash memory application |
-
2001
- 2001-06-25 CN CNB011295341A patent/CN100481268C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5600595A (en) * | 1994-09-12 | 1997-02-04 | Nec Corporation | Non-volatile semiconductor device with an electrically erasable and programmable read only memory showing an extremely high speed batch erasure operation |
| CN1172328A (zh) * | 1996-06-29 | 1998-02-04 | 现代电子产业株式会社 | 擦除闪速存储器的方法 |
| US6026026A (en) * | 1997-12-05 | 2000-02-15 | Hyundai Electronics America, Inc. | Self-convergence of post-erase threshold voltages in a flash memory cell using transient response |
| US6169693B1 (en) * | 1997-12-05 | 2001-01-02 | Hyundai Electronics America, Inc. | Self-convergence of post-erase threshold voltages in a flash memory cell using transient response |
| JP2000348492A (ja) * | 1999-04-02 | 2000-12-15 | Toshiba Corp | 不揮発性半導体記憶装置及びそのデータ消去制御方法 |
| US6188609B1 (en) * | 1999-05-06 | 2001-02-13 | Advanced Micro Devices, Inc. | Ramped or stepped gate channel erase for flash memory application |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1393888A (zh) | 2003-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100414146B1 (ko) | 플래쉬 메모리 소자의 소거 방법 | |
| US9928915B2 (en) | Non-volatile semiconductor storage device | |
| US6363013B1 (en) | Auto-stopped page soft-programming method with voltage limited component | |
| CN100365735C (zh) | 闪存阵列中核心存储单元的软程序校验的装置和方法 | |
| US6747893B2 (en) | Storing data in non-volatile memory devices | |
| KR100635203B1 (ko) | 플래쉬 메모리 장치 및 그 구동 방법 | |
| US5452248A (en) | Method of operating a nonvolatile semiconductor memory device | |
| KR20120092027A (ko) | 비-휘발성 메모리에 대한 소거 램프 펄스 폭 제어 | |
| JP2006518530A (ja) | 不揮発性集積記憶装置のセルをプログラムするシステムおよび方法 | |
| WO1996011475A1 (en) | Method for eliminating of cycling-induced electron trapping in the tunneling oxide of 5 volt only flash eeproms | |
| US6671208B2 (en) | Nonvolatile semiconductor storage device with limited consumption current during erasure and erase method therefor | |
| JPH07169284A (ja) | 不揮発性半導体記憶装置 | |
| US20110249506A1 (en) | Semiconductor storage device | |
| KR100357693B1 (ko) | 향상된 소거 알고리즘이 내장된 불휘발성 반도체 메모리장치 | |
| US6654287B2 (en) | Method of re-programming an array of non-volatile memory cells, in particular of the nor architecture flash type, after an erase operation, and a corresponding memory device | |
| JP2002544643A5 (zh) | ||
| US7230853B2 (en) | Selective erase method for flash memory | |
| CN100481268C (zh) | 一种闪存的抹除方法 | |
| US9240224B2 (en) | Non-volatile memory (NVM) with variable verify operations | |
| IT201600121618A1 (it) | Metodo di riduzione della durata di un'operazione di memoria in un dispositivo di memoria non volatile e relativo dispositivo di memoria non volatile | |
| WO2001065563A2 (en) | Charge sharing to help boost the wordlines during apde verify | |
| US6545911B2 (en) | Flash memory erase method | |
| KR100546343B1 (ko) | 플래시 메모리 장치의 프로그램 방법 | |
| KR100192567B1 (ko) | 불휘발성반도체메모리장치의프로그램전압발생장치및소거전압발생장치 | |
| CN104681098A (zh) | 一种非易失性存储器的修复方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090422 Termination date: 20190625 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |