TW423162B - Power voltage supplying circuit and semiconductor memory including the same - Google Patents

Description

經濟部中央標準局員工消費合作社印製 3 162 A7 B7五、發明説明（1 ) 發明之背景 本發明係關於一種電源電路及具有該電源電路之半導體 記憶裝置，尤其是關於一種使用升墨電路（boosting circuit) 之單一電源方式的電源電路及具有該電源電路之非揮發性 半導體記憶裝置。 圖1保顯示一般在電源電路使用之升壓電路的構成圖。 該升壓電路，例如係使用二極體D '電容器C1〜C5、 CA、及反相器Gl、G2所構成。 在二極體D1之陽極上供給有外部電源電壓Vcc。二極體 D1〜D5之陰極，係分別與二極體D2〜D6之陽極連接。二極體 D2〜D6之陽極，係分別連接電容器C1〜C5之第一端子。電容 器Cl、C3、C5之另一端，係連接反相器Gi之輪出端子，而 該反相器CH之輸入端子上供給有由振盪器所生成之時鐘信 號OSO反相器G1之輸入端子，係成爲該升壓電路之信號 輸入端子。在電容器C2、C4之另一端上，供給有時鐘信號 OSO二極體D6之陰極，係輸出電壓Vccint °又，在二體 D6之陰極和接地電佐間連接有穩定化電容Ca。 該升壓電路，係基於由振盪器所供給之時鐘信號OSC， 而在二極體間交互轉送電荷。結果，會產生比外部電源電 壓Vec高的電壓Vccint。 圖2係顯示一般在電源電路使用之振盪器的構成圖。 在NAND閘極1之第一輸入端子上供給有使升壓電路致能 的信號CPE。NAND閘極I之輸出端子，例如係連接在被串 聯連接之四段的反相器2上。四段之反相器2的輸出信號， -----^-----^------1T------^ (請先聞讀背面之注意事項再填寫本頁) -4- 本紙張尺度適用中國國家標準（CNS ) /VI規栝（210X297公釐） 經濟部中央梯準局貝工消贽合作.社印製 423 162 A7 B7 五、發明説明（2 係被供給至NAND閘極i之第二輪入埃子上。例如該反相器 2之輸出信號的反轉信號係被當作時鐘信號〇sc來使用。 -當信號CPE變成高位準時，振盖器，會輸出高位準和低 位準交互重覆之時鐘信號Osc〇當信號cpE變成低位準時， 振盪器會停止振盪’而輸出低位準的信號。 圖3係顯示使用圖丨之升壓電路及圖2之振盪器之習知電 源電路的構成圖。該電源電路，钶如係構成非揮發性半導 體記憶裝置中所使用的升壓電路系。 振旱器12及升壓電路13，係分別爲與圖2及圖⑽示之電 路相同的電路。升壓電路i 3所輸出的電壓VaW，係依電阻 17而進行電阻分割，且與差動放大器u之反轉輸入端子連 接。差動放大器Π之非反轉輸入端子上供給有基準電壓 Vref ^差動放大器u，係將信號cpE供给至振盪器12上。 差動放大器ΐί，係比較基準電壓Vref'和將電壓Vccint予 以降壓的電壓，並基於該結果而開啓/關閉升壓電路Μ。如 此以將升壓電路13之輸出電壓（升壓電壓）Vccint維持在所希 望之值，例如10V。， 如圖3所示，升壓電路13之輸出電壓Vccint，係供给至降 壓電路（regulating circuit)14和 Y 選擇器 16上。 ， 降壓電路14,係在寫入撿驗模態（程式檢驗模態）時輪出 例如6‘5 V的私壓’而在窝入模態（程式模態）_以原狀輸出 例如ιον的輸出電壓Vccmt。在抹除模態時輸出例如2 5v， 在採除檢驗模態時輸出例如3 5V的電壓。 降壓電路14之輸出電壓v〇ut，係被供給至列解碼器Μ -5- (請先閲讀背面之注Λ.¥項再填寫本頁) -su 本紙張尺度賴 ( 2.0X297^·) 4 經濟部中央標準局負工消费合作社印製 3 162 A7 _______B7 _ 五 '發明説明（3 ) " 上。列解瑪器15，係按照列選擇信號以選擇未圖示之記憶 單元陣列的字線， Y選擇器16，係按照行選擇信號以選擇未圖示之記憶單 元陣列的行線。 在升整電路13之輸出電壓Vccint上施加有各式各樣的負 載。 首先，Y選擇器16本身的容量會成爲負載。 又’在寫入模態時，降壓電路14由於將被輸入之電壓 Vcciti丨原狀供给至列解碼器15上，所以被列解碼器15選擇且 直接供給升壓電路13之輸出電壓vccint的字線之容量18，會 當作負載而加在升壓電路13之電壓輸出端子上。另—方 面，在抹除模態時、寫入檢驗模態時、抹除檢驗模態時， 由於升壓電路13心輸出電壓Vccint會在降壓電路中轉换成較 低的電壓，所以該字線之容量18就不會被當作負載而加在 輸出電壓Vccint上。因而，加在電壓Vccint上的負載就會按 照動作模態而有所不同。 圖4A及圖4B，係蘋示圖3之電源電路的動作波形圖。亦 即’顯不在圖3之電源電路中升壓電路13開始動作，輸出電 壓Vccint從0V上升至例如10V時的輸出電壓Vccint之波形。 圖4A係表不負載重時，例如寫入模態時之電壓的 波形’而圖4B係表示負載輕時，例如袜除模態時之電壓 Vccint的波形。 圖4B所示之情泥’由於負載輕，所以電壓Vccmt會過 南’而其波形就會變成据齒狀。因此，要輸出電壓控制精 -6- 本紙張尺度適用中國國家標準（CNS ) Ad規格（2】0X2?7公釐） -----；------------ 訂------ (婧先閱讀背面之注^W項再填转本頁) 423162 A7 B7 輕濟部中央標準局負工消費合作社印製 五、發明説明（4 ) 度高之穩定電壓Vccint就有所困難。又，當過高的電壓 Vccmt從電源電路洪給至元件上時，由於會超過該元件之 耐壓，所以元件之可靠性就會惡化。 如此看來，理想者係要實現一種可減低在與升壓電路之 電整輸出端子連接的負載輕時所發生之輸出電壓的變動， 以使之從該升壓電路中取出所希望之電壓控制精度高的電 壓，且精此可提鬲元件之可靠性的電源電路及具有該電源 電路之半導體記憶裝置。 又『作爲主要的非揮發性半導體記憶裝置係以快閃 EEPROM爲人所週知。該快閃EEpR〇M，係將具有浮動閘極 和控制閘極之堆疊型電晶體當作記憶單元來使用。該記憶 單元係精由將電子注入浮動閘極内，或將電子從浮動閘極 中放出’以使臨界値變化就可進行資料之窝入/抹除。 習知注入熱電子以窝入資料之快閃記憶體的電源有使用 4出用之電源VCC=5V、和窝入、抹除用之電源之 一種類的雙電源方式，或只使用電源VCC=5V之單一電源方 式等。在單一電源/方式之情況，寫入、抹除用之電源 Vpp，係使用升壓電路而生成者。 近年來，由於低消耗電力化，因此電源電壓之低電壓化 已漸被要求，而電源電壓一般漸採用3V。又，在使用上之 便利性方面，則以單一電源方式較優於雙電源方式。 如習知所示，在讀出模態時直接將電源電壓供給至控制 閘極上的方式時，當電源電壓從5V降低至3v時，被洪给至 控制閘極上的電壓亦會降低至3 V。如此就會招致流至記憶 本纸乐尺度適用中國國家標準（CNS ) A4規格（210X29?公釐） (請先閱讀背面之注意事項再填{V?本頁) 訂 .? - 1* n^i I- -» 423162 A7 經濟部中央標隼局員工消費合作社印製 B7五、發明説明（5 ) 單元的電流之減少=單元電流之減少會引起讀出速度之奪 低，同時會損及對電源電壓的邊限（margin)。因此，就有必 要在内部生成讀出用之電壓或寫入、抹除用之電壓= 但是，在電源電壓被降低的情況，由於爲了要在晶片内 部產生必要的電壓所以就需要複數個升壓電路。而且，有 必要按照資料之讀出或窝入、抹除的模態而切換由該等升 壓電路所產生的電壓。該切換電路，必需不會使被產生的 電壓降低而原狀供給至記憶單元之控制閘極等所需的部分 上《習知之該切換電路，係使用空乏型電晶體以構成被產 生之電壓不會降低至電晶體的臨界値電壓下。但是，在使 用空乏型電晶體的情況，由於其製造步骤增加，且晶片成 本高漲所以並非良策。 如此看來，理想者係要實現一種可不需使用空乏塑電晶 體，而可從該升壓電路中取出所希望的電壓，且藉此可抑 制晶片成本1¾羅的電源電路及具有該電源電路之丰導體記 憶裝置。 /發明之簡單摘述 本發明之目的，係在於提供一種可減低連接至升壓電路 之電壓輸出端子的負載爲輕時所發生之輸出電壓的變動， '以使之從該升壓電路中取出所希望之電壓:控制精度高的電 壓，且藉此可提高元件之可靠性的電源電路及具有該電源 電路之半導體記憶裝置= 本發明之其他目的，保在於提供一種不須使用高價種類 的電晶體，就可從升壓電路中取出所希望之電壓，且可藉 (請先閲讀背面之注意事項再填寫本頁) -8- 本紙張尺度適用中國國家標準（CNS ) A4規格{ 210X297公釐） 423162 五、發明説明（δ ) ' 此^制晶片$本之高羅的半導體記憶裝置3 其=依據本發明之第一觀點，則其可提保一種電源電路， 龎包含有：複數個升壓電路，分別根據時鐘信號以生成升 、電壓，且將該升壓電壓供給至共通之電壓輸出端_^上； 义及控制電路，按照前述電壓輸出端子中之升壓電壓的位 準以切換應使該複數個升壓電路之中動作的升壓電路之 數量者。 前述電源電路中，其中前述控制電路，較佳者係在前述 升壓f壓位於從第一基準電壓至第二基準電壓之間時，使 則述複數個升壓電路之中至少一個升壓電路的動作呈停止 狀態者。 詳T之’前述控制電路，較佳者係在前述升壓電壓位於 從第一基準電壓至第二基準電壓之間時，在被連接於前述 電壓輪出端子上之負載變輕的動作模態時使前述複數個升 壓電路之中至少一個升壓電路的動作呈停止狀態，而在負 載愛重的動作模態時使前述複數個升壓電路之全部呈動作 的狀態者。 " 前述控制電路，亦可在抹除模態時執行使前述至少一個 升壓電路之動作停止的處理《前述控制電路，亦可在抹除 檢驗模態時及窝入檢驗模為時執行使前述至少—個升壓電 路之動作停止的處理。 前述控制電路，係在前述升壓電壓低於前述第一基準電 壓時，使前迷複數個升壓電路之全部呈動作的狀態者較 佳。前述控制電路，在前述升壓電壓高於前述第二基準電 -9- 本紙張尺度 關家辟（CNS)Λ4· (~ ' —— --.--^-----¥衣—— {請先閱讀背面之注意事項再填寫本頁) 訂 i 經濟部中央標準局貝工消費合作社印製 423162 - A7 ----- B7 五、發明説明（7 ) 壓時’使前述複數個升壓電路之全部的動作呈停止的狀態 者較佳。 前述控制電路，較佳者係在使前逑至少一個升壓電路之 動作停止的處理中，使前述複數個升壓電路之10分之卜2之 —呈動作狀態者s前述控制電路，較佳者係在使前述至少 一個升签電路之動作停止的處理時以阻礙對前述應動作停 止之升壓電路供給時鐘信號者。 若依據本發明之其他的觀點，則其提供一種非揮發性半 導體，億裝置，其包含有：記憶單元陣列，由複數個非揮 發性記憶單元所構成；以及電源電路，產生用以對前述複 數铜非揮發性記憶單元生成寫入、抹除用之各種電壓所使 用之升壓電路，該電源電路具有複數個升壓電路，分別根 據時鐘信號以生成升廢電蜃，且將該升壓電壓供給至共通 之電壓輪出端子上，及控制電路，按照前述電壓輪出端子 中之升壓電壓的位準，以切換應使前述複數個升壓電路之 中動作的升壓電路之數量者》 前述裝置中，前述控制電路，較佳者係在前述升壓電壓 位於從第一基準電壓至第二基準電壓之間時，使前述複數 個升壓電路之中至少一個升壓電路的動作呈停止狀態者。 經濟部中央標準局員工消费合作社印繁 — I^-丨 ^-----亨 —I (請先閱讀背面之注意事項再填碎本頁) 前述控制電路，較佳者係在前述升壓電壓位於從第一基 準電壓至第二基準電壓之間時，在被連接於前述電壓翰出 端子上之負載變輕的動作模態時使前述複數個升壓電路之 中至少一個升壓電路的動作呈停止狀態，而在同負載變重 的動作模態時使酋述複數個升壓電路之全部呈動作的狀態 -10- 本紙掁尺度適用中國國家標孪（CNS ) A4規格（2!0X297公釐） 4 2 3 162 A7 Μ濟部中央標準局員工消費合作社印製 B7五、發明説明（8 ) 者。 前述控制電路，方可在抹除模態時執行使前述至少一個 升壓電路之動作停止的處理。前述控制電路，方可在抹除 檢驗模態時及窝入檢驗模態時執行使前述至少一個升壓電 路之動作停止的處理。 若依據本發明之其他的觀點，則其提烘一種半導體記憶 裝置，其包含有：第一升壓電路，具有第一、第二之輸出 端，且從前述第一、第二之輸出端輸出將電源電壓予以升 壓的第一電壓；以及第二升壓電路，其輸出端連接在前述 第一升壓電路之第二輸出端上，且將前述電源電壓予以升 壓而輸出商於前述第一電壓的第二電壓，該第二升壓電路 即使在停止升壓動作的情況，前述第一電壓亦可從前述第 一升壓電路供給至該第二升壓電路的輸出端上。 前述裝置，較佳者係更具有第一電晶體，被連接在前述 第一升壓電路之第一、第二之輸出端相互間，前述第二升 壓電路在停止升壓動作時使前述第一、第二之輸出端呈同 電位者。 前述第一電晶體，亦可爲P通道電晶體，其源極和後間極 被連接在前述第二輸出端上，而；及極連接在前述第一輸出 端上者3前述第一電晶體，亦可爲η通道電晶體。前述第 一電晶體，亦可爲本質型之電晶體。 前述裝置，方可更具有：第一降壓電路，被連接在前述 第一輸出端上，將前述第一電壓予以降壓以生成第一内部 電壓；第二降壓電路，被連接在前述第二輸出端上，將前 --.--^-----t------ΐτ------β (請先閱讀背面之注意事項再填寫本頁) -11 - 本紙張尺度適用中國國家榡準（CNS ) Α4規格（2!0Χ 297公釐） 423162 ^ A7 07 經濟部中央標準局貝工消費合作社印製 五、發明説明（9 述第二電壓予以降壓以生成第二内部電壓：以及切換電 路，被連接在前述第一、第二之降壓電路的輪出端上’在 前述第二内部電壓中動作以切換輸出出前述第―、第二之 降壓電路中所輸出的第一、第二之電壓者。 前述切換電路，亦可使用P通道M0S電晶體而構成。出前 述切換電路中所輸出的電壓，方可爲記憶單元之字線用的 電壓。 前述裝置，亦可更具有P通道電晶體，其源極及後閘極被 連接f前述第二輪出端上，汲極被連接在前述第二降壓電 路上’而閘極被連接在前述第一輸出端上者。或者，前述 #置，可更具有P通道電晶體，其源極及後閘極被連接在 則述第二輸出端上，汲極被連接在前述第二降壓電路上， 而閉極被連接在前述第一降壓電路的輸出端上者。 一前述裝置，方可更具有第三降壓電路，係被連接在前述 第二輸出端上，且將前述第二電壓予以降壓以生成高於由 前述第二降壓電路所生成之第二内部電壓的第三内部電壓 者。 ， 則逑裝置’亦可更具有’第二電晶體，其電流通路之一 端上可從前述第一升壓電路供給電壓，而電流通路之另一 端被連接在記憶單元之電流通路的一瑞上；以及第—控制 電路，在寫入模態時，將由前述第三降壓電路所翰出的降 壓电壓轉換成預定的電壓位準且將信號位準供給至前述第 二電晶體之閘極上者。 前述裝置’亦可更具有，第三電晶體，其電流通路 __ ___ -12- 本紙狀 {請先閱讀背面之注意事項再填寫本頁) P- 423162 五、發明説明（10 ), 端上可從前述第-升壓電路供給電壓 端被連接在記憶單元之電流通路的另—端上路疋另一 制電路’在抹除模態時，將出前述第 電 降壓電壓料成預定的„位準且將 =所輸出的 笛一雷a栌夕鬥炻卜本 號位準供給至前述 罘二電时體（間極上者。前述第二、第三之· θ ' 爲作爲源極隨稱器之II通道電晶體。 嗓《«證，亦可 前述裝置，亦可更具有第三控制電路，在窝入模能時， 從前述第-或第二之降壓電路所輸出之降 ： 入電壓，且在前述記憶單元之# #，丨n访pm 王风馬 ； 平兀夂控制閘極上供給該寫入電壓 者。前述裝置，亦可更+ r'句不四控制電路，在抹除模態 時’從前述卜或第二之㈣電路所輸出之降壓電路中生 成負電壓，且在前述記憶單元之控制問極上供給該負電壓 者。 、 圖式之各視圖之簡單説明 圖1顯示一般電源電路所使用之升壓電路的構成圖。 圖2顯7F—般電源電路所使用之振盪器的構成圖。 圖3顯示使用圓1乏升壓電路及圖2之振盪器之習知電源 電路的構成圖。 經濟部中央標準局員工消費合作社印製 ! - 1^1 . I I - I- 1^1. I -I I^^· - I 1 .-\^ί . , ,1 (請先閱讀背面之注意事項再填S本頁) 圖4A及圖4B顯示圖3之電源電路的動作波形圖。 圖5顯示本發明之第—實施例之電源電路的構成團。 圖6顯示具備圖5之電源電路之非揮發性半導體記憶裝置 的整體構成圖。 圖7A及圖7B顯示圖5之電源電路的動作波形圖。 圖8顯示本發明之第二實施例之電源電路的構成圖β -13 t紙張尺度適用中國國家標準（CNS ) Λ4規格（2丨0X29?公犮） 423162 Α7 ___ Β7 五、發明説明（11 ) ' 圖9顯示本發明之第三實施例中使用之記憶單元之動作電 壓—例的圖》 圖10顯示用以實現圖9之動作電壓之電源電路的構成例 圖。 圖Π顯示用以實現圖9之動作電壓之另一電源電路的構成 例圖4 圓12顯示圖Η中之第一充電泵電路之具體構成例的圖。 囷Π顯示圖η中之第二充電泵電路之具體構成例的圖。 圖1:4顯示基於由圖〗i中之中電壓系升壓電路、高電恩系 升壓電路中所獲得的中電壓VP及高電壓VH，以生成電壓 VSW及電壓VSWBS之降壓電路之構成例的圖。 圖15顯示圖14中之第一及第二之中間電壓產生電路之具 體構成例的圖。 圖16顯示圖14中之第三中間電壓產生電路之具體構成例 的圖9 圖17顯示基於在圖14之降壓電路中所生成之電壓 VSWBS ’以對記憶單元生成寫入模態時之汲極電壓和抹除 模態時之源極電壓之電路構成例的圖。 圖18顯示圖14之降壓電路之變形例的圖β 經濟部中央標準局貝工消費合作社印製 (請先閱讀背面之注意事項再填寫本買} 發明之詳細説明 以下’係參照圖式說明本發明之實施例Ρ [第一實施例] 圖5係顯示本發明之第一實施例之電源電路的構成圖。另 外’有關與上述之習知技術例相同的構成要素係附上相同 -14- 本紙張尺度適用中國國家標华（CNS ) Α4坭格（210Χ 297公荩） 4 經濟部中央標卒局貝工消費合作社印製 23 162 五、發明説明（12 ) ~ ------- 的符號，且省略其説明。 _所丁之兒路中，振盪器21，例如係與圖2所示之振產 同者’用以產生時鐘信號〇SC。 升，電路22〜25 ’皆爲舆圖！所示之升壓電路相同的電 :β但是’升壓電路22〜25之電源，係設定得比圖3所示之 白知灼中之升壓電路13的電源還小。本實施例中例如係設 有四個升壓電路，且將各升壓電路之電源設定成在習知之 升壓·電路的4分之1。 在+，所謂升壓電路之電源，係指被供給至輸出端子側 的電流量。對於所滅小各升壓電路之電源而言，只要減小 其構成升壓電路之電容器的容量，或減少其升壓電路之段 數、即二極體之數量即可》 升壓電路22〜25之電壓輸出端子係互相連接。將其連接點 之電壓（升壓電壓）當作Vccint。該電壓Vccint，係與習知例 同樣地被供給至降壓電路14或丫選擇器16上。 電壓Vccint，係利用電阻26而被分割及降壓，且被供給至 差動放大器27之反轉輪入端子和差動放大器28之非反轉輸 入端子上。但是，被供給至差動放大器28上的電壓保設定 成比被供給至差動放大器27上的電壓還高。 在差動放大器27之反轉輸入端子和差動放大器28之反轉 輸入端子上，供給有基準電壓Vref。差動放大器27之輸出 端子’係用以輪出充電泵致能信號CPE。信號CPE，係被供 給至振盪器21上，與習知例同樣地用以控制振盪器21之動 作0 -15 - 本紙張尺度適用中國國家榡準（CNS ) Λ4規格（210X297公犮） -----；-----^— (請先閱讀背面之注意事項再填1t7本頁)

kIT 423162 A7 B7 經濟部中央標準局員工消費合作钍印製 五、發明説明（13 ) 差動放大器28之輸出端子，係用以輸出信號save。信號 SAVE係被彳共給至反相器33之輸入端子上*而反相器33之輸 出端子係連接在AND閘極30、31、32之第二輸入端子上。 AND閘極30、3 i、32之第一輸入端子上，供給有振鱼器？！所 輸出的時鐘信號〇S〇 AND閘極30、31 ' 32之輸出端子，係 分別被連接在升壓電路23、24、25之信號輸入端子上。 例如’電壓Vccint之設定値爲10V，如圖4B所示，在窝入 檢驗模態時等的負载爲輕時，則在比9.5V高時波形會發生 鋸齒冬。此情沉，調整電阻26中之分割値，則當電壓Vccim 例如超過9.5V時信號SAVE就會從低位準變成高位準，而當 電壓Vccint超過10V時信號CPE就會往高位準變成低位準。 圖6係顯示具備圖5之電源電路之非揮發性半導體記憶裝 置的整體構成圖a 電源電路41，係相當於圖5所示之電源電路，用以產生升 麼電壓 Vccint。 基準電壓產生電路42’係用以產生基準電壓Vref。降壓 電路14，係對應寫入;模態、抹除模態、寫入撿驗模態、讀 出檢驗模態等的各種模態，且以基準電壓Vref爲基準而從 升愿電塵 Vccint中產生預定的輸出電麼Vout。 内部位址信號（或外部位址信號）A〇-An，係經由位址暫存 器44而供给至列解碼器15及行解碼器46上》又，降愿電路 14之輸出電壓Vout，係經由列解碼器15，而施加在低位址 信號A0〜An而被選擇之預定的字線上。 另外，在窝入模態（程式模態）時，資料會經由輸出入缓 "16 - ——"丨^-----^------.玎------ (锖先閲讀背面之注意事項再填艿本頁) 本紙依尺度適用中國國家標準（CNS ) A4规格（210X 297公犮） 423162 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（14 衝咨4 7、寫入雷跋4 <) 75 Vμ 路49及Υ選擇器16 ;而提供至記憶單元陣 列5〇之預定的記憶單元上。 W又，在凟出模態時’資料會經由Υ選擇器16及感測放大 器48爲了檢驗而被使用，或進而經由輸出人緩衝器47而輸 出至晶片外部上。 又在袜除模態時，會切換依袜除切換電路51而被施加 在Ζ憶單元之源極上的電壓。 以下，說明圖5所示之電源電路的動作。 升等電路開始動作，且將電壓Vccint例如從至提 升。在電壓Vccitu從0V至9.5V之期間，信號cpE.爲高位 準，信號SAVE爲低位準。因此，在升壓電路22〜25之信號 輸入场予上被供給時鐘信號〇sc，且任一個皆進行升壓動 作。 其次，當電壓Vccint超過9.5V時，信號CPE雖會保持原來 高位準’但是信號SAVE會變成高位準。因此，升壓電路 23、24、25會停止動作，而只有升壓電路22會動作。結果， 以升壓電路22〜25之整體來看時，升壓電路之電源會下降^ 之後’與習知例相同，當電壓Vccim超過1〇ν時會關閉振 盪器’當下降到i0V以下時會開啓振盪器，藉以控制電壓 Vccint變成10Ve此情況，由於升壓電路之電源會降得出習 知达低’所以過越量會大幅減少。 又，説明電壓Vccint從開始位於約10V的情況。當電壓 Vccint超過I0V時信號SAVE爲高位準，信號cpE爲低:華而 振盡器變成截止狀態，所有的升壓電路不動作。當電壓 -17- 本纸張尺度適用中國國家標準（CNS ) Λ4规格（210X 297公炱） (請先Μ讀背面之注意事項存填艿本頁) ,-° .I Ϊ Hi 1 n^- - I II - -- - I - - _ . 4 經濟部中央標準局員工消资合作社印製 3 16 2 A7 _______B7_______ 五、發明説明（15 )

Vccint降到ιόν以下時，由於信號SAVE變成高位準，而信號 CPE變成鬲位準，所以只有升壓電路22動作。但是，當電 壓Vccint變成9.5V以下時信號SAVE會變成低位準，而升壓 電路22〜25全部會動作。 圖7A及圖7B ’係顯示圖5之電源電路的動作波形圖。 圖7A係爲在負載輕時，表示例如窝入模態時之電壓 Vccint的波形，圖7B係爲在負載重時，表示例如抹除模態 時之電壓Vccint的波形=與習知之電路波形不同’即使在 抹除声態時、抹除檢驗模態時、寫入檢驗模態時等負載輕 時亦不會發生鋸齒狀，而其電壓控制精度很高。又，亦幾 乎不會發生過越量’且電壓Vccint沒有超過元件耐整。因 此，可提高元件之可靠性。 另外，在圖5所示之實施例中，在只使—部分之升壓電路 動作時，升壓電路之電源雖變成使所有的升壓電路動作時 的電源之4分之1，但是並非限於此，較佳者爲，已動作之 升壓電路的電源，只要設定成從所有的升壓電路之電源的 1〇分之1至2分之i之問即可。該電源若未滿1〇分之i，則對 獲得所希望之升壓電壓，或回到所希望之升壓電壓而言因 須花時間所以效率會變差β當電源超過2分之丨時，過二量 不會變成那麼地減少，變得難以獲得本發明之效果。 如此若依據上述之第一實施例，則可抑制被連接在升 電路之電壓輸出端子上的負載爲輕時所發生的輸出電壓 VCCint之過越量，且可從該升壓電路中取出所希望之兩 控制精度高的電壓。 ％ "18- 本紙張尺度適用中國國家標準（CMS > A4規栝（210X297公益） -- -- In I. I- I - f----Hi —^水 » -I— I (锖先閱讀背面之注意事項再填寫本頁)

-1T 423162 A7 B7 經濟部中央標準局負工消费含作社印製 五、發明説明（16 [第二實施例] 圖S係顯示本發明之第二實旅例之電源電路的構成圖 外’有關與上述之第—實施例相同的構成要素附上相同的 符號，而省略其説明。 _ 二本實施例之電源電路，係形成在前述第—f施例之電源 電路(·圖5)上附加控制器29的構成。 控制器29，例如係接受來自寫入狀態機器之信號，在寫 入模態時使對運算放大器2S之輸出信號呈高位準，在抹除 模.邊$、窝入檢驗模態時、抹除檢驗模態時呈低位準。 、在運算放大器28之失效⑷sabk)端子上，供給有控制器” 之輸出信號。當控制器29之輸出信號爲高位準時，運算放 大器28會停止動作，而輸出低位準之信號SAVE。當控制器 29之輸出信號爲低位準時，運算放大器通常會動作。 除此之外的構成要素，係與上述之第一實施例相同。 又，在提升輸出電壓Vccint之過程中，負載重的情況或負 載輕的情況，皆與第一實施例相同地動作。 亦即’在將輸出電恩Vccint從0V提升至10V的過程中，當 負載重時，例如在寫入模態時，從至10V爲止升壓電路 22〜25全鄙會動作。 又’將輸出電壓Vccint從0V提升至10V的過程中，當負載 輕時’在抹除模態時、窝入檢驗模態時、抹除檢驗模態時 等，電壓Vcdnt從0V至例如10V爲止會使升壓電路22〜25全 部動作’且增大升壓電路的電源。電壓Vccint超過9.5V而達 10V爲止，只使升壓電路22動作，且使升壓電路之電源降 -19- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公沒） . ^ΐτ-------^ (請先閱讀背面之注意事項再填it?本頁) 423162 經濟部中央標準局員工消費合作社印製 A? B7 五、發明説明（17 ) 低。 其次，説明輪出電壓Vccint從開始處於10V程度，而電磨 Vceint變成10V以下時的動作。 寫入模態時，所有的升壓電路22〜25會動作。抹除模態 時、窝入檢驗模態時、讀出檢驗模態時，由於信號CPE和 信號SAVE皆爲高位準，所以只有升壓電路22會動作，而作 爲升壓電路之整體的電源會降低。但是，在抹除模態時、 寫入檢驗模態時、讀出撿驗模態時當電壓Vccint變成9.5 V以 下時，信號SAVE會變成低位準，而所有的升壓電路22〜25 會動作=> 另外，較佳者爲，只使一部分之升壓電路動作時之升壓 電路的電源，係與第一實施例相同，只要爲使所有的升壓 電路動作時之升壓電路整體電源的10分之1以上2分之1以 下即可。 如此依據第二實施例，並加上在前述第一實施例中所獲 得的效果，則有可以簡單的構成容易實現對應動作模態之 適當的升整電壓控制的效果。 ί第三實施例] 圖9係顯示本發明之第三實施例中使用之記憶單元之動作 電壓一例的圖。 對於減少升壓電路之布局面積而言，有儘量抑制降低單 元之動作電壓，並減少洗至單元之動作電流的必要。 讀出模態時，爲了要在高速讀出上獲得足夠的單元電 流，而在控制閘極上供给已升壓的電壓5V。資料之窝入係 20- 本纸張尺度適用中國國家標準（CNS ) Λ4規格（210 X 297公釐） 1 n - 1^1 n - n 1 n - ----- T ____I___^ ♦ , ^ ,1 f. (請先閱讀背面之注意事項再填寫本頁)

經濟部中央標準局貝工消费合作社印製 五、發明説明（π ) 將通道熱電子從汲極倒注入至浮動閘極上。 寫入模態時，在控制閘極上施加電壓10V，而在汲極上施 加電壓5V。該等電壓係在升壓電路中生成而供給者。此 時’在没極上會流動大電流。 抹除模態時，利用F-N隧道效應從浮動閘極抽出電子至源 極上，。此時，能帶間隧道電流會從源極流至後閘極上。 在讀出模態時供給至控制閘極的電壓、在寫入模態時供 给至控制閘極和没極間的電壓、在抹模態時供给至控制閉 極和-極間的電壓係由升壓電路所產生者。 圖1〇係_示用以實現圖9之動作電壓之電源電路的構成例 圖》 藉由將在寫入模態時供給至汲極的電壓、在抹除模態時 供給至源極的電壓、及在讀出模態時供給至控制閘極的電 壓從一個升壓電路中供給，就可持升壓電路之數量設爲三 個，且可簡化升壓電路系的構成。 亦即’如圖10所示’本發明具有三種類的升壓電路。中 電壓系升壓電路131，係爲5V程度之中位電墼用以供給數 mA〜數十ηιΑ的大電流。高電壓系升壓電路132，係爲1〇v程 度之高電壓用以供给數百；/ A〜數mA的電流。負電壓系升墼 電路Π3，詧用以產生一 ιον程度之負電壓。中電壓系升壓 電路131，係透過切換電路134，而在讀出模態時被連接在 記憶單元135之控制閘極上，在寫入模態時被連接在記憶單 元135之汲極上’在抹除模態時被連接在記億單元ι35之源 極上。高電壓系升壓電路132，係透過切換電路134，在窝 -21 - 本紙張尺度適用中國國家標举-(CNTS ) A4現格（2丨〇X 297公P ) --.--^-----^------II------> (铕先閲讀背面之注意事項再填寫本頁) A7 4 2 3 10 五、發明説明（19 ) 入模態時被連接在記憶單元135之控制閘極上3負電壓系升 壓電路133,係透過切換電路134,在抹除模態時被連接在 記憶單元135之控制閘極上。 圖11係顯示用以實現圏9之動作電壓之另一電源電路的構 成例圖。 中電壓系升壓電路131，係由以下構件所構成，充電泵電 路131a，具有第一、第二之輸曰用以輪出中電 壓vp ;位準檢測器nib，用以檢測第一輸出端Vpl之位 準；平及振盘器（〇SC)131c,在别用該位準檢測器Uib檢知 第一輸出端Vpi之位準降低時會振盪，且將時鐘信號〇供给 至充電泵電路131a上者。 高電壓系升壓電路132’係由以下構件所構成，充電栗電 路1，具有輸出端VH用以輸出高電壓％ ;位準檢測器 U2b，用以檢測輪出端VH之位準；以及振盪器（〇sc) 132c ’係利用該位準檢測器mb檢知輸出端vh之位準之降 低，同時在讀出模態時會在處於低位準之資料讀出信號 /RD(/係表示反轉信號）變成高位準時會振盪，且將時鐘^ 號Φ2供給至充電系電路⑽上者。充電系電路咖之輸出 ^VH，係被連接在中電壓系升壓電路131之第二輪出端 在該電源電路中’在讀出模態時或待機狀態時高電壓系 升壓電路132雖會停止，但是上述輸出端仰由於被保持在中 電壓系升壓電路131之第二輸出端Vp2的電位，所以即使高 電壓系升壓電路132停止輸出而電位亦不會造成不足。 -22- Λ4現格（210x297公楚） . ；^I.ΐτ^ (請先閱讀背面之注意事項再填艿本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度通用中國國家標準（CNS ) A7 423162 五、發明説明（20 ) 圖12係顯示圏11中之充電泵電路1313之具體構成例的 圖。 在該充電泵電路131a中’有複數個被二極體連接之電晶 體141&~141(1被争辩連接在電源\^£；和前述第二輸出端^卩2 間。電晶體14 la〜14 Id、14 lh係爲其臨界值電壓太致爲〇v之 本質型（I-型）的n通道MOS電晶键。該等電晶體之各連接節 點上連接有電容器14le〜14ig之一端。在電容器141g和電晶 體14 Id之連接節點和前述第一輸出端"yy間連接有被二極體 連接之電晶體14Ih。 緩衝器電路14 Π係將出前述振盪器131c輸出之時鐘信號〇 供給至各電容器141e〜141g之另一端上。由振盪器mc所供 給之時鐘信號φΐ係透過緩衝器電路141丨被供給至電容器 上’該電容器會被拙取，而電荷會被轉送。 圖13係顯示圖11中之充電泵電路132&之具體構成例的 圖。 在該充電泵電路132a中，有複數個被二極體連接之電晶 體151a〜151€被_聯連接在電源Vcc和前述輪出端VH間。電 ati體15 ia〜15 If保爲其臨界値電壓太致爲之卜型的n通道 MOS電晶體。該等'電晶體之各連接節點上連接有電容器 151g~151k 之一端。 緩衝器電路丨係將由前述振盪器132c輸出之時鐘信號衫 供给至各電容器151g〜151k之另—端上。由振盪器13扛所供 给之時鐘信號φ2係透過緩衝器電路151丨被供給至電容器 上’該電容器會被拍取，而電荷會被轉送。 -23- 本紙張尺度適用中國國家標準（CNTS ) Λ4%格（210X297.^J7 --.!--^-----_衣------ΪΤ------π (請先閲讀背面之;i意事項再填荇本頁〕 經濟部中央標準局員工消費合作社印製 423162 A7 經濟部中央標準扃負工消費合作社印製 B7 五、發明説明（21 ) 圖14係顯示基於由圖U中之中電壓系升壓電路131、高電 壓系升壓電路132中所獲得的中電壓VP及高電| VH，以生 成電壓VSW及電壓VSWBS之降壓電路之構成例的圖β另 外’電壓VSW ’係爲被字線所使用的電壓，電壓vswBS， 係用以生成寫入模態時的;及極電壓和抹除模態時的源極電 壓。. 中電壓系升壓電路131之第一 '第二輪出端Vpl、Vp2(vh) 之相互間，連接有P通道電晶體161。在該p通道電晶體 之問_上，資料讀出信號/RD係透過位準移位器ι62而被供 給。位準移位器162係將輸入信號轉換成高電壓vh位準。 另外’ p通道.電晶體161及位準移位器162，雖係被設在圖14 之電路内，但是亦可設在圖11之電源電路内以取代該等。 第一輸出端Vpl，係被連接在讀出模態時用以生成字練之 電壓的第一中間電壓產生電路163上，第二輸出端Vp2，係 透過p通道電晶體165，而連接在寫入模態時用以生成字線 之電壓的第二中間電壓產生電路164上。p通道電晶體i65之 後閘梗係連接在第三輸出端VP2上，而閘極係連接在第一 輸出端Vp 1上。 第一及第二之中間電壓產生電路163、164的輸出端係被 連接在ρ通道電晶體1(56、167之源極上。在p通道電晶體166 之閘極上透過位準移位器168，供給資料讀出信號/RE)，在 電晶體167之間極上烘給有由反相器169所反轉的位準移位 器168之輸出信號°位準移位器168係將輸入信號轉換成高 電壓VH位準。電晶體166、ι67之汲極係互相連接，且從此 -24- 私紙張尺度朝巾顧家辟（CNS ) Λ4· (2|Qx297公兑 , ^ 》农 訂 ^ (饵先閒讀背面之·;i意事項再填寫本頁) 4 經濟部中央標準局男工消费合作社印製 3 1 62 A7 ________B7 五、發明説明（22 ) ~ ~ _ 處產生字線用之電壓VSW3在卩通道電晶體166、ί67之後閘 極上供给有高電壓VH。 在前迷Ρ通道電晶體165和第二中間電壓產生電路164之連 接點（问電壓VH’）上’連接有產生電壓VSWBS之第三中間電 壓產生電路17〇用以生成窝入模態時的没極電壓和抹除模態 時的源極電壓。 如前迷在圖11中之高電壓系升壓電路132的輪出端由於 被連接在中電譽系升壓電路13i之第二輸出端^?2上，所以 即使$電壓系升壓電路132在讀出模態時停止，上述輸出端 vh亦會被保持在中電壓系升壓電路ηι之第二輸出端vp2的 電位。因而，即使在高電壓系升壓電路132停止的情況輸出 電位亦不會造成不足s 在讀出模態時、或待機狀態時，信號/RD會變成低位準 而高電壓系升壓電路132會不動作。此時’位於第一、第二 之輸出端Vpl、Vp2(Vh)之相互問的圖〖々之卩通道電晶體161 會導通，而電壓會變成VP=VH。在讀出模態時或待機狀態 時以外之時，高電壓系升壓電路132會動作，而p通道電晶 體101會截止。此時’電壓會變成 如上所述用以控制第—、第二之輸出端Vpi、Vp2之電位 的傳輸閘，若使用空乏型之電晶體的話則雖可容易實現， 但是其製造步驟卻會增大。因此，在本實施例中，如圖14 所示形成不使用空乏型之電晶體的構成。 在圖14所7F之降壓電路中，在讀出模態時，p通道電晶體 166會導通，p通道電晶體107會截止，第一中間電壓產生電 -25- 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2〗〇;<297公髮） -----------》衣— (诗先閲讀背面之注意事項再4艿本頁) 訂 4 2 3 1 6 2 A7 __ B7 五、發明説明（23 ) 路163會將電壓vp予以降壓以產生字線之電壓VSW，在窝 入模態時或檢驗模態時，p通道電晶體167會導通，p通道 電晶體166會變成截止，而第二中間電壓產生電路164會將 電壓VH予以降壓以生成字線之電壓vs W。 P通道電晶體161之後閘極偏壓由於係爲電壓VH，所以電 壓VH平常必需高於電壓vP。但是，信號/RD在低位準之狀 態’電壓VSW在低的狀態，例如從抹除檢驗模態時之電壓 3.5V開始提升時，由於在電壓vsw上有字線之很大的寄生 容量f以電壓VH會下降到3.5V程度》電晶體165係用以防 止此現象者。亦即，該電晶體165只會使電壓VH和電壓VP 下降至滿足p通道電晶體之臨界値電壓的電壓。 圖15係顯示圖14中之第一及第二之中間電壓產生電路 163、164之具體的構成例圖》 圖15所示之電路，係由以下之構件所構成，ρ通道電晶體 ΤΡ21、ΤΡ20、ΤΡ1’被供給電壓VP或電壓VH，；比較器171、 經濟部中央標準局員工消費合作社印裂 I—.— i ^-----)衣！ (請先閱讀背面之注意事項再填寫本頁} 172，用以比較基準電壓Vref和輸出檢測電壓VB ; η通道電 晶體ΤΝ20、ΤΝ6、ΤΝ2卜ΤΝ22，係按照該等比較器171、172 之輸出用以控制前述ρ通道電晶體ΤΡ21、ΤΡ20、TP 1 ;電阻 分割電路140，由控制輸出電壓之ρ通道電晶體s!、S2、、 3]3與被串聯連接之複數個電阻1^、:1*2、...、1"11所组成；電阻 Rl、R2，用以生成前述輸出檢測電壓VB ;以及輸出穩定用 之電容器該電路，係藉由複數個ρ通道電晶體μ' S2、…、Sn ’構成電阻分割電路140 ’以生成必要的電壓 VSW。 -26- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公楚） 4 23 162 蛵濟部中央楝隼局員工消费合作杜印製 A 7 B7 五、發明説明（24 ) 圖16係顯示圖μ中之第三中間電壓產生電路170之具體的 構成例圖。另外在與圖15相同的構成要素上附上相同的符 號’而省略其説明。 圖16所示之電路，係與圖15之電路構成不同，連接汲極 和閘極之η通道電晶體181係連接在ρ通道電晶體S i之源極 和輸出端之間。藉由該構成，以生成爲了消除後述之圖17 之電路中之源極隨耦器電晶體194、201之臨界値電壓所需 要的電壓VSWBW。 圖1:7係顯示基於在圖14之降壓電路中所產生之電壓 VSWBS ’以對記憶單元生成寫入模態時之汲極電壓和抹除 模態時之源極電壓的電路構成例圖。另外，亦顯示使用電 壓VSW之列解碼器195及成爲電壓供給之對象的記憶單元 1 9 6 ° 寫入控制信號Prog係透過位準移位器191、反相器電路 192、193而被供给至作爲行選擇器之n通道電晶體194之閘 極上》在位準移位器191、反相器電路192、193上供給有第 三中間電壓產生電路170的輸出電壓VSWBS，在η通道電晶 體194之閘極上，供給有VSWBS位準之信號。該電晶體194 之汲極上供給有電壓VP，而源極被連接在記憶單元196之 汲極上。 抹除信號Ers係透過位準移位器197、反相器電路198、199 而被供給至η通道電晶體200之閘極上》在位準移位器197、 反相器電路198、199上供給有第三中間電壓產生電路170之 輸出電壓VSWBS，在η通道電晶體200之汲極上，供給有電 -27- 本紙張尺度適用中囯國家標準（CNS ) Λ4規格（210X 297公犮） --.----·-----------訂------^ (請先閱讀背面之·;ΐ意事項再填巧本頁) 4 23 16 2 A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明（25 ) 壓VSWBS。在該電晶體200之汲極上供給有電壓VP，其源 極被連接在記憶單元196之源極上，同時透過η通道電晶體 201而被接地。在該電晶體201之閘極上透過反相器電路202 而供給有抹除信號Ers。 記憶單元196之控制閘極（字線）係被連接在列解碼器195 上。在談到解碼器195上供給有第一及第二之中間電壓產生 電路163、164的輸出電壓VSW。記憶單元196之控制閘極係 出電壓VSW所控制。 如上逑，源極隨搞器之η通道電晶體194、2 00之各個，係 在其閘極上供給有以臨界値電壓高於電壓VP之電壓 VSWBS 〇同時在汲極上供給有電壓VP。按著，該事η通道 電晶體]94、200，會控制記憶單元196中之窝入模態時之汲 極電流及抹除模態時之源極電流。藉由該種構成，可防止 臨界値降低ρ 又，η通道電晶體194、200之汲極電壓VP，由於係爲以段 數少、電流量大的充電泵電路所構成的中電壓系升壓電路 13 1之輪出電壓，所以可流動大電流。另一方面，在η通道 電晶體194 ' 200之閘極上由於不流動直流電流，所以可利 用以段數多、電流量小的充電泵電路所構成的高電壓系升 壓電路132之輸出電壓來驅動。若依據該構成，則可從適當 的升壓電路中供給電晶體之動作所需要的電壓。另外，η 通道電晶體194、200之及極，亦可供給用以轉換電壓VP且 調整電位的電壓。 圖18係顯示圖14之降壓電路的變形例之圖。另外，在與 -----^-----'繁------ΐτ------\ (請先閱讀背面之注意事項再填寫本I) -28- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公茇） 423 162 A7 經濟部中央標準局員工消費合作社印製 五、發明説明（26 ) —— 圖14相同的構成要素上附上相同的符號，而省略其說明。 在此例中，係使用臨界値電壓大致爲〇¥之卜型的打通替 MOS電晶體210,以取代p通道電晶體161，並將p通道^ 體165之間極，連接在第—中間μ產生電路⑹之輸出= 和Ρ通道電晶體166之源極的連接節點上。 场 另外，由於在第二中間電壓產生電路164之輸出端上連接 其後閘極被連接於電壓VH上的ρ通道電晶體ϊ67，所以在 壓VH降低於第一中間電壓產生電路163之輸出端的電壓 t下哼，源極與基板間會被隨耦偏壓。亦即，電壓由於 不會降低於第—中間電壓產生電路163之輸出端的電壓VD (下，所以即使在此例中，藉由設置p通道電晶體i65，亦 可防止電壓VH降低’以保護電晶體166。 如此若依據上述之第三實施例，則無須使用空乏型電晶 體，亦可從升壓電路中取出所希望之電壓，且可抑制晶片 成本之高;張。 以上，如透過第一〜第三實施例加以詳述般，若依據本發 明，則可實現—種減低被連接至升壓電路之電壓輸出端子 上的負載爲輕時所發生之輸出電壓的變動，以使之從該升 壓電路中取出所希望之電壓控制精度高的電壓，1藉此可 提高疋件疋_可靠性的電源電路及具有該電源電路之半導趙 記憶裝置°又，可實現—種不須使用高價種類的電晶體， 就可從升壓電路中取出所希望之電壓，且藉此可抑制晶片 成本之高漲的半導體記憶裝置。 另外，本發明並不限定於上述之各實施例，只要在其要 曰之範圍内則可敌各種變形實施。 ______ -29- 本紙張尺度適用規格（ (請先閱讀背面之注意事項再填艿本頁 ^----->衣—丨. 訂 \

Claims (1)

1. 4 2 3 16 2 AS CS D8 申請專利範圍 1. 經濟部甲央標準局員工消費合作社印装 -種電源電路，其包含有： 複數個升壓電路，分別適以按照時鐘信號以生成 壓電塵及將之供給至一共通電壓輸出端上；以及 一控制電路，按照在該共通電壓輸出端上被提供之升 準用以自複數個升壓電路選出若干待動作之 2. 如申請專利㈣Η項之電源電路，其中該控制電路在 發現孩升壓電壓位於第-基準電壓和第二基準轉 時’使該複數個升壓電路中之至少一個不動作者。β 3. 如申請專利項之電源電路，其中該控制電路在 發現該升壓電壓位於第-基準電壓和第：基準電壓之間 時，在被加在該電壓輸出端上爲較輕的負載之— 模態中會使該複數個升签電路中之至少—個不動作，： 被加在該讀輸出端上爲較重的負載之另—動作模態中 會使該複數個升廢電路全部動作者。 4. 如申請專利範固第2项之電源電路，其中該控制電路在 袜除模態、抹除撿驗模態、及窝入檢驗模態中之至少— 個模態中會使該複數個升壓電路中之至少一個不動作 者0 5. 如申請專利範圍第2項之電源電路，其中該控制電路在 該升壓電签低於該第-基準電整時會使該複數個升整電 路全部動作者。 6. 如申請專利範圍第2項之電源電路，其中該控制電路在 該升壓電壓高於該第二基準電壓時會使該複數個升壓電 30- 本紙張尺度適用中國國家標準（CNS ) A4規格（2!0X297公董 ---：--.-----¾—— C诗先閱讀背面之注意事項再填寫本頁) 訂 .丨灰 423162 - λ, B8 CS |-一___ 六、申請專利範圍 ~ - 路全部不動作者。 7.如申請專利範圍第2項之電源電路，其中該技制電路在 使該複數個升壓電路中之至少—個不動作之處理中，係 使該複數個祕祕中之1/1()〜1/2之若干個升動 作者。 &如申請專利範園第2項之電源電路，其中該控制電路在 使該複數個升壓電路中之至少―個不動作之處理中， 係阻止時鐘信號對待停止作動之升壓電路之提供者。 9- — _非揮發性半導體記憶裝置，包含有： 一記億單元陣列，具有複數個非揮發性記憶單元；以 及 一 <源電路，用以生成對該複數個非揮發性記憶單元寫 入資料及自其抹除資料之各種升壓電壓者’該電源電路 具有： 複數個升壓電路，分別適以按照時鐘信號以生成一升 壓電壓及將之供给至一共通電壓輸出端上者，以及 一控制電路，接照在該電壓輸出端上被提供之升壓電 壓之位準用以自複數個升壓_之選出若干待動作之升 壓電路者。 ill A .^ 經濟部中央標準局員工消f合作社印製 (請先閲讀背面之注意事項再填寫本頁) I。 .如申請專利範圍第離m該控制電路在 發現該升壓電壓位於第一基_餐壓和第二基準電壓之間 時使該複數個升壓n暴勸广 II. 如申請專利範圍第9項之，其中該控制電路在 被加在該電壓輪出端上爲較負載之一個動作模態中 -31 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公费） 423162 Be C3 DS 六、申請專利範圍 會使該複數個升塾電路中之至少一個不動作，而被加在 該電壓輪ώ端上爲較重的（獄之另—個動作模態中使 該複數個升壓電路全却肩作__ α如申請專利範圍第雙中該控制電路在 抹除模態、抹除檢驗模態、ϋ人檢驗模態中之至少一 個摸通中會使菽複數個升壓電路中之至少一個不動作 者。 13‘ 一種非揮發性半導體記憶裝置，包含有： Τ圮憶單7L陣列，具有複數個非揮發性記憶單元； 一電路，用以對該複數個非揮發性記憶單元窝入資料 及自其抹除資料；以及 一電源電路，用以生成所需之電壓，該電壓保不同於 被加在複數個非揮發性記憶單元之節點上的電壓者，且 該電源電路具有一用以生成升壓電壓的升壓電路， 其中該升壓電路之電源係在該升壓電路之升壓電壓降 低至預定電壓以下時，會在一窝入模態中設得較高及在 一抹除模態中設得較低者。 Μ.如_請專利範圍第Π項之非揮發性半導體記憶裝置，其 中該升壓電壓r係在窝入模態中被直接施加在複數個非揮 發性記憶單元上，而在抹除模態中則係施加該升壓電壓 之規定電壓者。 15_如申請專利範菌第13項之非揮發性半導體記憶裝置，其 中該升壓電路之電源係在該升壓電路之升壓電壓降低至 預定電壓以下時會在一窝入檢驗模態及一抹除檢驗模熊 -32- 本紙果尺度適用中國國家標毕（CNS ) A4規格（210X297公釐〉 I. 訂 冰 (请先閲讀背面之注意事項再填寫本頁) 經濟部中央標孪局貝工消費合作杜印製 4 23 162 六、申請專利範圍 Λ Λ Β6 CS OS 經濟部中央標準局舅工消費合作社年製 中設得較低者。 16.-種半導謹記憶裝置，包含有：-及第-升：電路’具有第—及第二之輸出端’且從第 電壓二中輸出將—電源電壓予以升壓的第—第二：升壓電路’具有—輸出端與該第-升壓電路之 执^^ 祛1曰由k升電源電壓用以輸出一高於該 弟一電壓的第二電愚 见壓該罘—電壓即使在該第二升壓電 料止其電壓升壓動作時仍被供給至該第二升壓電路之 輸出端上者。 17·:!請專利範圍第_之半導體記憶裝置，其更包含有 _弟體’其係連接在該第—升壓電路之第一及第 二之輸出端上以使該第H之輸出端於該第二升壓 電路在停止其電壓升壓動作時獲得等電位者。 18. 2請專利範圍第n項之半導體記憶裝置，其中該第— 电时體係爲一 P通道電晶體，其具有一源極及一後閘椏被連接至該第二輪出端上，以及一汲極被連接至該第 —輸出端上者β 仪如申請專利範圍第17項之半導體記憶裝置，其中該第一 電晶體係爲一本質型η通道電晶體α 2〇·如申請專利範圍第16項之半導體記憶装置’其更包含 有： 一第一降壓電路，其被連接至該第一輸出端上，用以 將孩第一電壓予以降壓以生成一第一内部電壓者； 33- 本紙張尺度適用中國國家標準（CNS ) A4規格（220X297公瘦） (請先聞讀背面之注意事項再填寫本頁) ^ -a --^--- Λ 8 CS DS 423162 申請專利範圍 —弟二降壓電路，其被連接至該第二輪出端上， 將該第二電壓予以降壓以生成一第二内部電壓者.用以 -切換電路’被連接至該第一及第二之降壓電二 出端上，用以選擇性地從該第一降壓電路中輸出第一内 部電壓或從該第二降壓電路中輸出第二内部電壓者。 21.如申請專利範園第2〇項之半導體記憶裝置，其中該j刀換 電路包含有一 p通道MOS電晶體者。 22‘如申請專利範圍第2〇項之半導體記憶裝置，其中—由該 切产電路中所輸出之電壓係被用於供給至記憶單元之字 線上者。 23·如申請專利範園第2〇項之半導體記憶裝置，其更包含有 一 ϊ>通道電晶體，其具有一源極及一後閘極被連接^該 第一輸出端上，一汲極被連接至該第二降壓電路上及一 閘極被連接至該第一輸出端上者。 24. 如申請專利範圍第2〇項之半導體記憶裝置，其更包含有 一 Ρ通道電晶體，其具有一源極及一後閘極被連接至該 第一輸出端上，一汲極被連接至該第二降壓電路上及— 問極連接至該第一降壓電路之該輸出端上者。 25. 如申請專利範固第2〇項之半導體記憶裝置，其更包含有 —第二降壓電路，被連接至該第二輸出端上，用以將該 第二電壓予以降壓以生成一高於由該第二降壓電路所生 成之第一内部電壓的一第三内部電壓者。 26. —種半導體記憶裝置，其包含有： 一第一升壓電路’用以輸出藉將電源電壓予以升壓而 -34- -J - - I ^^1 am I ^^1 I _ < 1 (請先聞讀背面之注意事項再填窝本頁) 訂 .丨冰 經濟部中央標準局貝工消費合作.=ti印製 4 23 162 '•’BCD 六、申請專利範圍 成之一第一升壓電壓者，‘ —第二升塵電路，用以輸«將-電源電壓予以升麼 成之高於該第一升壓電壓的一第二升壓電壓者； —降壓電路，用以將由該第二升壓電路所輸出之該第 二升壓電壓予以降壓以生成—降壓電壓者； 一電晶冑，其具有-電流通路在-寫入或#除模態中 其一端被加上來自該第—升壓電路之電壓而另一端則被 連接至一記憶單元之電流通路的—端上者；以及 經濟部中央標準局員工消费合作社印装 . 丨，^-- (请先閱讀背面之注意事項#填寫本貰) 訂 广電路，用以將一供给至該電晶體之閘極的信號之位 準移至從該降壓電路輸出之降壓電壓之位準者3 27如申請專利範園第2ό項之半導體記憶裝置，其中該電晶 體包含有一第一電晶體，其具有一電流通路在—寫入模 態中其一端被施加來自該第—升壓電路之電壓而另—端 被連接至記憶單元之一汲極側，及—第二電晶體，其具 有一電流通路在一抹除模態中其一端被施加來自該第一 升壓電路之電壓而另一端被連接至記憶單元之一源極 側，上述電路，在'寫入模態中，係轉換供給至該第一電 晶體之閘極之第一信號的位準，而在抹除模態中係轉換 供给至該第二電晶體之閘極之第二信號的位準者。 28. 如申請專利範圍第26項之丰導體記憶裝置，其中該電晶 趙係爲一η通道電晶體，其係當作—源極隨耦器來動作 者。' 29. 如申請專利範圍第26項之半導體記憶裝置，其更包含有 一電壓生成電路’用以從該第二升壓電路中輪出該第二 -35- Λ，、 b6 CS D8 v、申請專利範圍 ' 升壓電壓之窝入電壓以在該窝入模態中供給窝入電壓至 該記憶單元之一控制閘極上者。 30-如申請專利範圍第26項之半導體記憶装置，其更包含有 —負充電泵電路，用以生成一負電壓以在該抹除模態中 從電源電壓提供負電壓至該記憶單元之控制閘極上者。 --J-----¥ —— (請先閔讀背面之注意事項再填寫本頁) -5 經濟部中央標毕局員工消費合作社印製 -36- 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公釐）