TW396539B

TW396539B - The BIST circuit apply for LSI memory system

Info

Publication number: TW396539B
Application number: TW087121860A
Authority: TW
Inventors: Takanori Okitaka
Original assignee: Mitsubishi Electric Corp
Priority date: 1998-07-15
Filing date: 1998-12-30
Publication date: 2000-07-01
Also published as: KR100320829B1; JP2000030483A; KR20000011182A; US6343366B1

Description

五、發明說明（1) 本發明係有關於LSI記憶體用自我測試（BIST)電路，邛以植入並使用於具有DRAM、SRAM、Flash記憶體等等大裂記憶體的L S I。第5圖表示具有大型記憶體之習知ls I的方塊圖。在圖中，51為DRAM、SRAM、Flash記憶體等等的記憶體單元陣列’ 5 2則是利用例如CPU的控制，從記憶體單元陣列5丨中讀出資料並執行既定功能的内部電路，53和54則為用來切換匯流排的選擇器，在一般動作時，為了要進行内部電路 5 2和記憶體單元陣列5 1之間的資料傳送，所以連接内部電路5 2以及§己憶體單元陣列5 1 ;在記憶體單元陣列5丨的動作測試時’則是將控制信號輸入端和測試資料輸入端與記慎體單元陣列51連接起來，並將LSi外部所提供的控制資°料… 以及測試資料送到記憶體單元陣列51，再將測試結果透過測試資料輸出端，從記憶體單元陣列51送出做為外部資料0 對於被植入於第5圖所示之習知LSI的記憶體單元 51，在進行測試動作日夺，會透過選擇器53和54將控制^ 輸广二、-1試貧料輸入端、測試資料輸出端連接外部“ 器（未圖Γ) ’以便進行記憶體單㈣列51的測試動作。接者說明其動作。在進行記憶體單元陣列51的測試 ^ ^ ^ fS1 ^ # , 5 3 . 5 指示測试動作開始的控制信號。藉此，記用^ 的動作可以藉由外部測試器加以控制，陣列51

第4頁五、發明說明（2) 五、發明說明（2) 接著，當從外部測試器所輪擇器5 3和5 4時，則將記憶體單元p 、控制信號，輸入到選的連接切斷’並且透過測試資列和内部電路52之間端，將記憶體單元陣列51和外部和測試資料輸出接著，由外部測試器所產生接起來。透過測試資料輸入端，輸二f出：測試資料，則出端，傳送到外部測；料則透過測試資料輸元陣列51所鈐+ μ j °式外邛測試器則檢查從記憶體單試資料，用以判斷記憶體單元陣列51 的動作是否正確。由於具有DRAM、SRAM、FI ash記憶體等餐記憶體單元陣列5 ^ ’亦即内藏於Ls j内之大型記憶體單元陣列的習知 si _疋由上述方式所構成，所以針對在内藏記憶體單元陣列51之AT-Speed記憶體測試等動作進行測試的場合，有別於一般動.作時所估田丨姑皇专

〆，'、,Μ «V哪刁，而文口入見M 口V T 個測試資料輸入端以及測試資料輸出端等等。舉例來說，需要額外設置數十支或數百測試專用輸出入端子，用來進行記憶體單元陣列動作的測試，因此則會造成LSI端子數 1增加、莫内部電路等等所使用的電路面積減少、v為製造成本增大等等的課題。用的端另外’外部測試器一般是屬於高價的装置，如果測試子數里增加也會提高外部測試器的價格’其結果則造成製造成本更高的問題。而在動作測試期間，需要使用高頻率的時脈信號來使

五、發明說明（3) 記憶體單元陣列動作，以便測試記憶體單元陣列51的可靠度，因此外部測試器需要具備輸出高速時脈信號的功能，這也會造成外部測試器的價格上昇而使製造成本增加的問題。另外在記憶體單元陣列5 1的其他部分，為了測試内部電路52等邏輯電路，則需要更高價的記憶體/邏輯兩用測試器’或是採用記憶體單元陣列51所使用的外部測試器以及邏輯電路用的外部測試器’其結果也會產生增加製造成本的問題。本發明之目的即在於解決上述問題，能夠在具有 SRAM、Flash記憶體等等大型記憶體的LSI中，製个試資斜的自我測試（BIST)電路，能夠植入LSI内部、產生涉單元陣列=測試結果’用以測試能夠自我修復之記憶骨動作而檢測出瑕疵的記憶體單元。器，用AT複記Λ體的動作測試；測試樣；凡所構成之記憶體單元心之微程式碼，用 I ，其内建用以產生測試樣3 上述微程式碼用據來自上述BIST控制器之指示，執1 較上述測試樣式產和期望值；比較器，用以〖 Γ樣式匕的上述期望值以及讀入上〗拫據上述比出：=;_暫體單元之匕：當：巧存表示上3 的貝枓’錯誤資訊暫存器，當或是異常^ 上边比較器的比較結果顯, 五、發明說明（4) 上述記憶體單元動作異常時，用以儲：^一相Μ之位7L線和字元線的資訊，·以及辱^上述記憶體單元地輸出儲存於上述G0/NG暫存器和上篆器，用以選擇性之資訊至外部。藉此，可以減少洌哭曰誤資訊暫存器内數，有效率地執行内建記憶體單元陳二，用的輪出入端子降低LSI的製造成本。』之動作测試，並且本發明之LSI記憶體用BIST電路，装產生/暫存器，其設置用以取代伊二，包括一修正碼較器所輸出比較結果指示記憶體曰單元貝之°暫存器J當從比產生並且儲存有關於利用冗餘 =異吊時，用以異常狀態之上述記憶體單元的修正被判斷為述圮愔供… *G〇/NG暫存器内所儲存之，的輸出入端子數，有效率地執行η器使用作測試，而处豹担批田七Γ 隐體早兀陣列之動料，以隊/ 來使用瑕疫記憶體單元的資针以降低LSI的製造成本。、器，=土，之LS1記憶體用B1ST電路，其包括：B1ST控制的動你以?*理由複數記憶體單元所構成之記憶體單元陣列之微铲'則試；測試樣式產生器’其内建用以產生測試樣式上王式碼’用以根據來自上述BI ST控制器之指示，執行較二微程式碼，產生測試樣式和期望值；比較器，用以比 ^述夠試樣式產生器所產生的上述期望值以及讀入上述存哭樣式之上述複數記憶體單元所輸出之資料；GO/NG暫其根據上述比較器的比較結果’用以儲存表示上述

五、發明說明（5) 複數記憶體單元之動作測試結的資料，並且輪出至外部；修正：狀，或是異常狀態以產生並且儲己憶體單元之動作異常時用態之上述記，用冗餘記憶體單元來取代異常狀續出的修正石馬；以及自我修正電路，： :2存於上述修正碼產生/暫存器内之用Μ 迠上述冗餘印播辦gg -十& , 4 b止碼，致 ^ 隱體早A來取代被判定為異常狀態之上述q m體早7G，進行上述記憶體單元之修復。 31 5己測試器使用的輪出入端子數，有效率；元陣列之動作測試，產生有關於修…記料」有效，地使用冗餘記憶體單元來取代而‘免使用二疲記憶體單元’並且降低LSI的製造成本。本發明之LSI記憶體用BIST電路，其更包括—pLL，用 =f收由外部所提供的時脈信號，根據所輪入之上述時脈信號產生既定頻率的時脈信號，並且提供所產生之上述^ 定頻率之時脈信號至BIST控制器’所以即使是在使用輸出低速時脈信號的外部測試器之情況’也可以對於記憶體單元陣列執行A T - S p e e d記憶體測試。實施例：以下說明本發明之實施例。第一實施例：第1圖表示在本發明第一實施例中大型記憶體使用之自我測試（BIST)電路的方塊圖，用來對於藉由植入LSI等之DRAM、SRAM、Flash記憶體等的大型内藏記憶體，進行

第8頁

5 H ϋ在圖中’1是用來控制自我測試動作的自我内建用制器。2則是測試樣式產生器，其藉由執行 diii:試樣式的微控制1，利用控制信號以及資 ψ 2； . d里値亚且將所產生之測試資料輪 ί = ^的MAM A MAM、Γΐ—記憶體等的記憶體單 3 3。且將所產生的期望值輸出到後述的比較器，、媒3Λ?交器，用以比較從測試樣式產生器2所產生的測則及由記憶體單元陣列51所輸出的資料。4 t表不3己憶體早π陣列51的動作測試或 ‘以誤=暫存器，其根據比較器3的二疋二列U動作異常的情況下，儲存出現錯誤資料的在。。U蚀子兀線的育料。6則是選擇器，用以選擇GO/NG暫 ' 存态5中的貧料，輸出到外部。接著說明其動作。田BIST控制器i接收時脈信號以及用動作的控制信號時，則铨+挾生丨产浓w、日丨」^制目我測试 2、比於哭^ γα/Ι則輸出控制仏唬到測試樣式產生器較时3、GO/NG暫存器4以及錯誤資訊暫設定為自我測試動作模式。策仔，將其當測試樣式產生器2 &BIST制器i =作模式的控制信號時，則執行預先程式自= 之測試樣式和期望值。接著，測試樣式產生器

五、發明說明（7) = =到記憶體單元陣列51，而所產生的期望值元陣列5 1 Μ 乂器3。其後，比較器3則讀出寫入到記憶體單 ΐ 試樣式，並與測試樣式產生器2所輸出的期和期望t = l = 陣列51所讀出的測試樣式 5 1動作正t Λ 、乂 °〇就輪出表示記憶體單元陣列 =以資料，到崎暫存器4。另外，比較結果如果從圯隐體早元陣列5丨所讀出時，亦即兩者間至少存在一處樣式和期望值不一致則將表示記憮妒置：ί U不一致的資料時，比較器3 GO/NG ^ # ^4 作異常情況的資料，輸出到與瑕庇記二:更ff二不：致資料的異常位元，也就是錯誤資訊暫存：5凡内目。、位兀線和字元線之資料’輸出到接著，選擇器6在B IST控制器】的栌外部的測試器（未圖示），選擇輸出下，^是制料。當GO/NG暫存器内所儲存的資子内的資列51出現動作異常時，則由外部^記憶體單元陣 6，並且切換至錯誤資訊暫存器5的連；适：指令到選擇器益5内所儲存的資料輸出到外部。將錯誤資訊暫存如上所述，在第一實施例中，用BIST電路，所以利用測試樣式產生写SI内部植入LSI 試樣式、進行記憶體單元陣列51動作^ 1以自行產生測 ___ iG〇/NG暫存器4和

第10頁記憶體單元陣列51的動作、將測試結果？Μ以便自我診斷記憶體單元之位&線和纟元線資訊 $及含有關於瑕疯五、發明說明（8) — 錯誤資訊暫存器5内、將儲存的資訊做憶體單：的…所以不需要使用= 具卜邰測试|§而可以使用間皁邏輯測試 :降低測試用輪出入端子數量，所以可以降二製口造為：，亚且可以選擇性地讀出儲存於G0/N - 訊暫存器5内的錯誤資訊。 G暫存斋4或錯誤資第二實施例： J ί f广月第二實施例中大型記憶體使用之之U = P方塊圖，用來對於藉由植入LSI等之DRAM、SRAM、Flash記憶體等的大型内藏卞動作的測試。圖中，7為修正碼產生/暫内存臧器己二 3將期望值和記憶體單元陣列5 較盗的結果，如果是出現里當Y :出測试資料進行比較 =情=’則根據瑕广此記憶體單元J早線等等二貝§孔，產生用以迴避—^ 兀且儲存此修正碼。另外體早疋的修正碼，並之大型記憶體用Β Ϊ s T電路中^成：素由於與第-實施例省略其說明。路中相同’所以使用相同符號並且接著說明其動作。當BIST控制器1接收時動作的控制信號時，則於屮=號以及用以控制自我測試 2、比較器3、G0/NG暫存^出4控制信號到測試樣式產生器其設定成自我測試動/模\以及修正碼產生/暫存器7，將

五、發明說明（9) 測樣式產生器2從BIST控制器1接收到用以矣-:貝成動作模式的控制信號，執行預先内建的自我值’ ^更產生由控制信號和資料所構成的 ϋ隻程式其後，比較器3讀出被寫人到記憶比較益 =樣式，I且與測試樣式產生器2戶斤輸出的歹=1内的測較，以便檢出記憶體單元陣列51 單_進仃比比較結果如果顯示從記憶體動作。式與期望值-致時，則比較器3會輸出用來則試樣凡陣列51動作正常的資料，到g〇/ng暫存器夂不？體單結果如果顯示從記憶體單元陣命比較值不-致，也就是兩者間至试樣式與期望 =較器3則會將指示記憶體單元陣列/動見不一致資^時’ 寫入到GO/NG暫存器4，再將顯示、吊的貝枓，元，也就是與_憶體單元有關的位位料’輸，到修正碼產生/暫存器7中。70線和子兀線之資接著’修早碼產生/暫存器7則根據過來的比較結果，產生及儲存從比杈器3所傳送元陣賴内冗餘記憶體吏用預先植入記憶體單單元。平兀的乜正碼，以取代瑕疵記憶體接著’選擇器6則在BIST控制器由外部測試器（未圖示），從控制下亦或疋藉正碼產生/暫存器7内修暫子二者是修 ♦寻貝枓中選擇，輸出到外五、發明說明（10) 部。外部測試器在GO/NG暫存器4内所體單元陣列5 1動作為正常的情存貝料顯不出記憶當暫存器4内所儲存資料顯示出記憶體^^續―後續的動作；而異常的情況下，則取得錯誤資訊暫疋陣列5 1動作為或者是修正碼產生/暫存器7内的修正=内所儲存的資料瑕疵記憶體單元相關的修正碼，以 j二接著，根據與此體單元的熔絲而使冗餘記憶體單元啟勒光來燒錄冗餘記憶動作，用以迴避使用到瑕疵記憶體單元;也就是使其能夠如上所述’在第二實施例中， :

電路植入LSI的内部，而能夠執行里記憶體用BIST 的測試並且自我診斷記憶體單 ^體早^陣列51動作對瑕疫記憶體單元產生修正碼更可以針器3來比較檢查記憶體單元動^說’由於是以比較 BIST控制器1或者外部測試哭的測試結果，而在地讀出GO/NG暫存器4、修正°碼生;暫，能夠選擇性記憶體單元的修正碼蓉望次μ生/暫存器7中有關於瑕疵價外部測試器而可以使用^:、羅Π不f要使用習知的高降低測試用輸出入端 :^輯测试器等等；因為能夠本。端子數I，所以可以降低LSI製造成第三貪施例：自我UbIs;)在電本路發的明第三實施例中大型記憶體使用之對於DRAM、SRAM、F丨方塊圖，藉由植入LSI等的方式來動作的測試，以冗記憶^體等的大型内藏記憶體進行餘记憶體單元來置換掉瑕疵記憶體單五、發明說明（π) 元而避免使用到瑕症記憶體置_ 電路’其使用儲存於修正碼广暫圖中，8是自我修正將冗餘記憶體單元置換記憶體暫存=内的修正碼，而就是瑕疵記憶體單元，藉以：到二異常位元’也另外其他的構成要素由於盥 f用到瑕疵記憶體單元。電路中相同，所以使用型記憶體用接著說明其動作。 ~並且’略其說明。我測試動作的控制：J 收時脈信號以及用以控制自輸入，則輸出控制；測= = = =圖示)來 GO/NG暫存器4、修正碼產生策式產、比較器3 ' 8,將其設定成自我測試動作^為7以及自我修正電路測試樣式產生器2從b IST控告I丨哭1桩必μ :試動作模式的控制㈣，執夂Γΐ產和資料所構成的測試樣式和期ί 元=，而所產生的期望值則兮婼、/ 較買出被寫入到記憶體單元陣列51内的測 ί樣式，並且與測試樣式產生器2所輸出的期望值進行比較，以便檢出記憶體單元陣列5〗是否正確地動作。比較結果如果顯示從記憶體單元陣列5丨式與期望值一致時，則比較器3會輸出用來指示記的隱單樣兀陣列51動作正常的資料，到G〇/NG暫存器4。另外，比較 t果如果顯示從記憶體單元陣列5丨讀出的測試樣式與期望第14頁五、發明說明（12) 值不一致，也就是兩者間至少有— 比較器3則會將指示記憶體單元 *見不—致資料時’ 寫入到GO/NG暫存哭4，再將1胃_ ψ 動作異常的貧料， -, 节仔⑽4丹將顯不出不—致眘枓的里赍办兀，也就是與瑕疵記憶體單元有、’ ^ 料’輸出到修正碼產生/暫存立：線和字元線之資接著，修正碼產生正電路8中。的比軔姓莩Α Α α μ 士 &廿則根據從比較器3所輸出於纪幛ί輩：彡儲存仏正碼資料’用來使用預先裝設 :體己=早兀陣列51内的冗餘記憶體單元，以取代瑕疵記列51==，暫存器4内的資料表示記憶體單元陣 Γ: Λ BIST控制器1會傳送觸發信號到修以H立姑子器7以及自我修正電路8 °此觸發信號也可 ΐ;8 裝置提供到#正碼i生/暫存器h…我修正謎碼產生/暫存器7則從MST_器1或者是外部測收到觸發信號，㈣瑕疵記憶體單元相關的修正碼 =自我修正電路8。當自我修正電路8接收到㈣mst控制的觸發信號時，則會擷取從修正碼產生/暫存器7所傳运來的修正碼，根據這些瑕疵記憶體單元相關的修正碼， :以使用冗餘記憶體來取代瑕疵記憶體單元，例如輸出指令利用雷射光來切割冗餘記憶體的熔絲等等，以到瑕疵記憶體。如上所述，在第二貫施例中，是將大型記憶體用B IST 電路裝設於LSI的内部’而能夠執行記憶體單元陣列5丨動

五、發明說明（13) ^ 作的測試、自我診斷測試的動作、產生修正碼，更可用此修正碼，利用冗餘記憶體單元來取代瑕疵記憶體史元，藉以避免使用到瑕疵記憶體單元。也就是說，從 GO/NG暫存器4、錯誤資訊暫存器5以及修正碼產生/暫 7中讀出記憶體單π陣列5 1動作測試的結果，再根據所出與瑕疵記憶體單元相關的修正資料等等，自我修正電路 8便旎夠以冗餘記憶體單元來取代記憶體單元陣列5丨内的 ^疵。己k體單元，所以不需要使用以往的高價外部測試态，而可以使用簡易的邏輯測試器等等，並且不需要設置供測5式用的輸出入端子’降低l § I的製造成本。第四實施例：第4圖表示在本發明第四實施例中大型記憶體使用之自我測試（BIST)電路的方塊圖，藉由裝設於LSI等的方式來對於DRAM、SRAM、Flash記憶體等的大型内藏記憶體進行AT-Speed記憶體測試’發現其中的瑕疵記憶體單元而使用冗餘記憶體單元加以置換，避免使用到瑕疵記憶體單元圖中’ 9是鎖相回路（phase 1 ock 1 oop，PLL)，接收枚外部測試器所提供的時脈信號，產生高速的時脈信號。另外其他的構成要素由於與第三實施例之大型記憶體用 BIST電路中相同’所以使用相同符號並且省略其說明。接著說明其動作。首先’當1"1^ 9接收到外部測試器所提供的時脈信號 %，則將所輸入的時脈信號加以倍頻，產生記憶體單元陣 J動作測π式所需要頻率的時脈信號，提供所產生的時脈

第16頁五、發明說明（〗6) 如上所述，在第四實施例中，由於3 的PLL 9組裝到第三實施例中的結、X將產生既定頻率

憶體單元陣列51動作測試所需要的，所以能夠產生記執行記憶體單元陣列51的AT-Speed印=頰率時脈信號，而以使用提供低逮時脈信號的低價外體測試。因此，可邏輯測試器等等，再加上在第三垂/試器，例如簡易的體用BIST電路所得到的效果，則^f所說明之大型記憶提供高頻時脈信號的高價外部測=要如以往般使用能夠的製造成本。。’而且能夠降低LSI 比較結果’儲存顯單暫存器是根據比較器的狀態或是異常狀態之資料:測試結果是正常示記憶體單元動作里堂斤 w 釭為所侍到的比較結果表單元有關之位元線線：；資訊暫存器則儲存記憶體 w暫存n和錯誤”由選擇ϋ，和瑕疵記憶體有關益内所儲存的動作測試結果需要如以往般地輪出到外部，所以不狗減少測試用的輪出入端；外部測試器’並且能的效果。數里’達到降低LSI製造成本在本發明中，去動作為異常時，則:較器的比較結果判斷出記憶體單元餘記憶體單元來&^碼產生/暫存器則可以根據利用冗且儲存佟正碼，茲山每些瑕症記憶體單元之資訊，產生並暫存器和G 0 / N G暫選^器可以選擇性地將修正碼產生/ 仔内所儲存的瑕疵記憶體單元資訊輸出到外部，所以且能夠減少測試成本的效果。在本發明中體單元之動作異儲存有關於利用修正碼’根據這記憶體單元以便如以往般使用高用的輪出入端子果。不需要如以往般使用的輸出入端子數，當由比較器所得常時’則修正碼產冗餘記憶體單元來些修正碼’自我修進行瑕疵記憶體單價外部測試器，3 ，所以可以達到降用高價外部測試器，炎量’達.到降低LSI製造之比較結果指示出記憶生/暫存器會產生並真取代這些記憶體單元的正電路則可以致能冗餘元的修復，所以不需要外因為不需要設置測試低LSI製造成本的效產生提供價外試，圖式圖。圖。圖0 在本發明中，PLL輸入從外部所提供的時脈信號以便既定頻率的時脈信號，所產生的既定頻率時脈俨至BIST控制器，因此可以使用提供低速時脈信低部測試器，執行記憶體單元陣列的AT_speed記^體測以達到降低LSI製造成本的效果。 ·"' 之簡單說明：第1圖表示本發明第一實施例中LSI用BIST電路的方塊第2圖表示本發明第二實施例中LS I用B I ST電路的#塊第3圖表示本發明第三實施例中LS I用B IST電路的方塊第4圖表示本發明第四實施例中LS I用BIST電略的方塊

五、發明說明（18) 圖。第5圖表示植入大型記憶體之習知LS I的方塊圖。符號說明：卜BIST控制器；2〜測試樣式產生器；3~比較器； 4〜GO/NG暫存器；5〜錯誤資訊暫存器；6〜選擇器；7〜修正碼產生/暫存器；8〜自我修正電路；5 1〜記憶體單元陣列。

第21頁

Claims

六、申請專利範圍 1 ·—種L SI記憶體用BIS T電路，組裝並使用於内建有記憶體單元陣列之LSI中，其包括： BIST控制器，用以管理由複數記憶體單元所構成之記憶體單元陣列的動作測試；測试樣式產生器’其内建用以產生測試樣式之微程式碼’用以根據來自上述以^控制器之指示，執行上述微程式碼’產生測試樣式和期望值；比較器’用以比較上述測試樣式產生器所產生的上述望，X及肩入上述測試樣式之上述複數記憶體單元所輸暫存器存表不上述複數是異常狀態的資錯誤資訊暫存憶體單元動作異位元線和字元線選擇器，用以上述錯誤資訊暫 2.如申請專利 ’其更包括—修資訊暫存器，去田之動作異常時，單元來取代被判 ;選擇器則選擇儲或記之和路誤元體碼其根據上述比較器的比較結果，用以記憶體單元之動作測試結果為正常狀態料；器’當上述比較器的比較結果顯示上述常時’用以儲存與上述記憶體單元相關的資訊；以及選擇性地輸出儲存於上述G0/NG暫存器存器内之資訊至外部。 fe圍第1項所述之Ls I記憶體用b IST電 ^碼產生/暫存器，其設置用以取代錯從比較器所輸出比較結果指示記憶體單用以產生並且儲存有關於利用冗餘記憶斷為異常狀態之上述記憶體單元的修正性地輸出上述修正碼產生/暫存器和

第22頁六、申請專利範圍 GO/NG暫存器内所儲存之上述記憶體單元之資訊至外邙丄一種LSI記憶體用BIST電路，組裝並使用於内建 s己憶體單元陣列之L SI中，其包括： ϋ ^控制器，用以管理由複數記憶體單元所構成之印憶體單元陣列的動作測試； ’ D 測試樣式產生器，其内建用以產生測試樣式之碼，用以根據來自上述BIST控制器之指示，執述式碼，產生測試樣式和期望值；丁上边微釭比較器，用以比較上述測試樣式產生器所產生的上述及讀入上述測試樣式之上述複數記憶體單元所輸 :暫存器，其根據上述比較器的比較結果，用以，存表示上述複數記憶體單元之動作測試結或是異常狀態的資料，並且輸出至外部；巧正吊狀悲修正碼產生/暫存器，當上述比較器上述記憶體單元之動作異常時，，以產生並且存果= 修Li餘體單元來取代異常狀態之上述記憶體單“ 工我f正電路，用以讀出儲存於上述修正碼產生判Ϊ為ί常ΪΪ正碼丄致能上ί冗餘記憶體單元來取代被之修復。、&之上述記憶體單兀’進行上述記憶體單元路，立專利範圍第1項戶斤述之LSI記憶體用BIST電八括—PU，用以接收由外部所提供的時脈信

第23頁六、申請專利範圍號，根據所輸入之上述日 ^ 一~ 號，並且提供所產生了脈k號產生既定頻率的時脈信制器。述既定頻岸之時脈信號至BIST控 5.如申請專利範圍路’其更包括一PLL ,用、J、所述之LSI記憶體用BIST電號，根據所輸入之上述±以接收由外部所提供的時脈信號，並且提供所產生^ ^脈k號產生既定頻率的時脈信制器。述既定頻率之時脈信號至BIST控 6·如申請專利範圍第q 路，其更包括-PLL，用2所述之⑻記憶體用BIST« 號，根據所輸入之上由外部所提供的時脈信號，並且提供所產生號產生既定頻率的時脈信制器。逑既定頻率之時脈信號至Β IST控

第24頁