JP4786805B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4786805B2 JP4786805B2 JP2001040013A JP2001040013A JP4786805B2 JP 4786805 B2 JP4786805 B2 JP 4786805B2 JP 2001040013 A JP2001040013 A JP 2001040013A JP 2001040013 A JP2001040013 A JP 2001040013A JP 4786805 B2 JP4786805 B2 JP 4786805B2
- Authority
- JP
- Japan
- Prior art keywords
- basic circuit
- input
- semiconductor device
- circuit
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 75
- 230000005540 biological transmission Effects 0.000 claims description 78
- 238000000034 method Methods 0.000 claims description 32
- 238000004891 communication Methods 0.000 claims description 31
- 230000015654 memory Effects 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 21
- 230000003287 optical effect Effects 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 14
- 230000007480 spreading Effects 0.000 claims description 10
- 230000006870 function Effects 0.000 description 31
- 230000002950 deficient Effects 0.000 description 21
- 230000003071 parasitic effect Effects 0.000 description 16
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11898—Input and output buffer/driver structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置に関し、特に１つの基板上に形成されて入出力回路を備えた複数の基本回路ブロック間で通信を行なう半導体集積回路に関する。
【０００２】
【従来の技術】
ＬＳＩ(大規模集積回路)は、微細加工技術の向上と共に、その集積度が著しく向上している。そして、集積度の向上によって、ＬＳＩに搭載された論理回路の規模は非常に大きくなり、高機能化が進んできている。また、マイクロプロセッサやＡＳＩＣ(特定用途向け集積回路)等の論理回路と各種メモリ回路とを１つの半導体基板上に混載するシステムオンチップ技術によって、各種電子機器の高機能化および小型化が一層進んできている。
【０００３】
ところで、従来のＬＳＩにおいては、各回路の役割は固定化されている。すなわち、基本回路は一定の基本動作のみを行い、これらの基本回路を多数組み合わせて高度な機能を実現するようになっている。また、上記各基本回路間における情報の伝達経路は設計段階で決められており、固定された配線によって接続されている。
【０００４】
図７(a)は、従来のＬＳＩにおける信号の流れを示す。信号は、上記基本回路としての回路ブロックＡ〜Ｄに関して、順次Ａ→Ｂ→Ｃ→Ｄの順に流れるように決められており、各回路ブロックＡ〜Ｄの役割は固定されているのである。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来のＬＳＩにおいては、図７(a)に示すように、信号は順次Ａ→Ｂ→Ｃ→Ｄの順に流れるように決められており、各回路ブロックＡ〜Ｄの役割は固定されているために、以下のような問題がある。
【０００６】
すなわち、図７(b)に示すように、回路の一部(例えば回路ブロックＢ)に不良が発生すると、回路ブロックＢ以降には信号が伝達されず、ＬＳＩに搭載された回路全体の機能が失われてしまうことになる。そのため、唯一つの基本回路(回路ブロック)に不良が発生した場合でもＬＳＩ全体が不良品となってしまい、論理回路が大規模になったり異種の素子が混載されたりした場合には、ＬＳＩの歩留りが低下するという問題がある。
【０００７】
また、従来のＬＳＩ技術では、例えば、図７(a)において、回路ブロックＡから回路ブロックＢ,Ｃ,Ｄの総てに並行して信号を伝送する場合には、回路ブロックＡと回路ブロックＢ,Ｃ,Ｄの夫々とを互いに独立した配線で接続する必要がある。このように配線が微細化および複雑化すると、それに伴って配線間の寄生容量が増加して、動作速度が低下するという問題もある。
【０００８】
そこで、この発明の目的は、大規模な論理回路を搭載したり論理回路とメモリ等とを混載したりしても歩留りの良い半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、この発明の半導体装置は、同一半導体基板上に形成されると共に,論理回路またはメモリ回路または論理回路とメモリ回路とを組み合わせた回路から成る複数の基本回路ブロックと、上記半導体基板上に形成されると共に,複数の上記基本回路ブロックの夫々に設けられて,対応する基本回路ブロックと他の基本回路ブロックとの間の情報の送受信を行う入出力回路と、上記各入出力回路に接続されて,上記入出力回路からの上記情報を表す信号を他の入出力回路へ伝送するための伝送手段と、上記基本回路ブロックおよび上記入出力回路の何れか一方に設けられて,上記情報の送り先情報が外部から書き込みおよび消去される送り先情報記憶手段を備えたことを特徴としている。
【００１０】
上記構成によれば、１つの半導体基板に、入出力回路が設けられた基本回路ブロックが形成されている。そして、上記基本回路ブロックおよび入出力回路の何れか一方の送り先情報記憶手段に外部から送り先情報が書き込まれ、上記入出力回路によって、伝送手段を介して、当該基本回路ブロックからの情報を表す信号が上記送り先情報に該当する他の基本回路ブロックに送信される。したがって、上記基本回路ブロックからの情報の送信先を目的に応じて適宜外部から設定することによって、処理する仕事の内容に応じて最適な論理回路が構築される。
【００１１】
さらに、外部から、上記情報の送り先を変化させることによって、上記半導体基板に搭載された論理回路全体の機能を変化させることができ、限られた回路規模で多様な機能を効率よく持たせることが可能になる。さらに、上記情報の送り先を変更することによって、不良の基本回路ブロックを休止状態にして他の基本回路ブロックで代役させることができる。したがって、上記半導体基板に搭載された基本回路ブロックに多少の不良があったとしても、論理回路全体が不良となるのを避けることができ、半導体装置の歩留りが大幅に向上する。
【００１２】
尚、ここで言う入出力回路とは、出力回路と入力回路とに分割されている回路をも含む概念である。
【００１３】
また、第１の実施例は、この発明の半導体装置において、上記基本回路ブロックおよび上記入出力回路の何れか一方に設けられて、自己を識別させるための自己識別情報が外部から書き込みおよび消去される自己識別情報記憶手段を備えたことを特徴としている。
【００１４】
この実施例によれば、例えば、不良の基本回路ブロックを休止状態にして予備の基本回路ブロックで代役させる場合には、不良の基本回路ブロックにおける送り先情報記憶手段および自己識別情報記憶手段の内容を上記予備の基本回路ブロックにコピーした後、不良の基本回路ブロックの両情報記憶手段の内容を消去するだけでよい。したがって、送り元の基本回路ブロックおける送り先情報記憶手段の内容を書き換えたり、総ての予備の基本回路ブロックの自己識別情報を予め設定しておく必要がなく、簡単に上記情報の伝送経路が変更される。
【００１５】
また、第２の実施例は、この発明の半導体装置において、少なくとも３個の上記入出力回路は上記伝送手段を共有し、上記伝送手段を共有する入出力回路は,上記情報の送受信を多重伝送方式による通信方法で行うことを特徴としている。
【００１６】
この実施例によれば、上記伝送手段を共有する入出力回路の制御によって、上記伝送手段を共有している上記基本回路ブロック間の情報の送信が混信することなく行われる。したがって、上記共有される伝送手段がメタル配線や光導波路である場合には、その配線を大幅に簡略化することが可能となる。こうして、配線間の寄生容量を減少させ、寄生容量による動作速度の低下が緩和される。
【００１７】
また、第３の実施例は、この発明の半導体装置において、上記伝送手段は光導波路であり、上記伝送される信号は変調された光信号であることを特徴としている。
【００１８】
この実施例によれば、変調された光信号が光導波路を介して伝送されるので、メタル配線を介したデジタル信号の伝送よりも高速な通信が可能となり、寄生容量の問題も回避される。尚、ここで言う光とは、赤外線および紫外線を含む概念である。
【００１９】
また、第４の実施例は、この発明の半導体装置において、上記伝送手段はアンテナであり、上記伝送される信号は変調された電磁波信号であることを特徴としている。
【００２０】
この実施例によれば、変調された電磁波信号がアンテナによって伝送されるので、メタル配線を介したデジタル信号の伝送の場合に生ずる寄生容量の問題が回避される。また、波長の短い電磁波を用いれば高速通信が容易になる。したがって、上記基本回路ブロック間の通信速度が上がり、上記半導体基板上に構築された論理回路の動作の高速化が可能となる。
【００２１】
また、第５の実施例は、この発明の半導体装置において、上記各入出力回路は,上記情報の送受信をＴＤＭＡ(Time Division Multiple Access：時分割多元接続)方式による通信方法で行い、上記送り先情報記憶手段には,上記送り先情報として,相手の基本回路ブロックの識別符号が書き込まれ、上記自己識別情報記憶手段には,上記自己識別情報として,自己の基本回路ブロックの識別符号が書き込まれることを特徴としている。
【００２２】
この実施例によれば、比較的小さな回路規模の入出力回路によって多重伝送通信が可能になる。また、上記半導体基板に搭載された論理回路全体の機能を変化させたり、不良基本回路ブロックを休止させてその機能を他の基本回路ブロックに割り振ることが、上記識別符号に基づいて効率良く行われる。
【００２３】
また、第６の実施例は、この発明の半導体装置において、上記各入出力回路は,上記情報の送受信をＣＤＭＡ(Code Division Multiple Access：符号分割多元接続)方式による通信方法で行い、上記送り先情報記憶手段には,上記送り先情報として,相手の基本回路ブロックの拡散符号が書き込まれ、上記自己識別情報記憶手段には,上記自己識別情報として,自己の基本回路ブロックの拡散符号が書き込まれることを特徴としている。
【００２４】
この実施例によれば、耐ノイズ性能の高い多重伝送通信が可能になる。また、上記半導体基板に搭載された論理回路全体の機能を変化させたり、不良基本回路ブロックを休止させて機能を他の基本回路ブロックに割り振ることが、上記拡散符号に基づいて効率良く行われる。
【００２５】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
＜第１実施の形態＞
図１は、本実施の形態の半導体装置におけるブロック図である。図において、１は基本回路ブロックであり、各基本回路ブロック１は、論理回路あるいはメモリ回路あるいは論理回路とメモリ回路等とが混載された回路で構成されている。尚、各基本回路ブロック１は、夫々同じ回路構成を有していてもよいし、異なる回路構成を有していてもよい。
【００２６】
上記各基本回路ブロック１には入出力回路２が設けられており、各入出力回路２は共通の伝送線３および分岐線４によって接続されている。そして、各基本回路ブロック１は、入出力回路２を介して、他の基本回路ブロック１と情報のやり取りを行なうことが可能になっている。尚、図１においては、入出力回路２によって、他の基本回路ブロック１への情報の出力と他の基本回路ブロック１からの情報の入力とを行なうようにしているが、図２に示すように、各基本回路ブロック１１には出力回路１２と入力回路１３とを設けて、伝送線１４および分岐線１５を介した他の基本回路ブロック１１への情報の出力と、伝送線１４および分岐線１５を介した他の基本回路ブロック１１からの情報の入力とを、出力回路１２と入力回路１３とで分離して行なうように構成しても差し支えない。
【００２７】
上記伝送線３,１４および分岐線４,１５は、メタル配線でもよく光導波路であってもよい。尚、伝送線３,１４および分岐線４,１５を光導波路とし、各入出力回路２間の情報の伝送あるいは各出力回路１２,入力回路１３間の情報の伝送を光によって行う場合には、電気による通信よりも高速な通信が可能となる。さらには、メタル配線とした場合に問題となる寄生容量は発生しないという利点がある。
【００２８】
ところで、上記入出力回路２あるいは出力回路１２,入力回路１３によって行われる各基本回路ブロック１,１１間の通信方式としては、例えばＴＤＭＡ方式がある。ＴＤＭＡ方式は、各基本回路ブロック１,１１毎に時間を割り振り、全ての基本回路ブロック１,１１が同一周波数を用いて通信する方式である。この方式を用いる場合には、全体を取りまとめる役割を果たす基本回路ブロック１,１１を１つ設けておく必要があるが、各入出力回路２あるいは各出力回路１２,入力回路１３は比較的小さく構成することができる。
【００２９】
また、上記各基本回路ブロック１,１１間の通信方式としては、ＣＤＭＡ方式であってもよい。ＣＤＭＡ方式は、各基本回路ブロック１,１１毎に拡散符号を割り振り、信号を拡散符号によって拡散変調して広帯域変調信号に変換する。そして、受信側では、受信した広帯域変調信号を送信時に用いた拡散符号を用いて逆拡散して、元の信号を得るのである。つまり、送信側の基本回路ブロック１,１１は、受信側の基本回路ブロック１,１１の受信用の拡散符号を用いて拡散変調すれば、特定の基本回路ブロック１,１１に対して信号を送信することができるのである。このＣＤＭＡ方式を用いた場合には、耐ノイズ性能を向上させることができる。
【００３０】
各基本回路ブロック１,１１間の通信方式としては、他にＦＤＭＡ（Frequency Division Multiple Access：周波数分割多元接続)方式や、ＰＳＫ(Phase Shift Keying：位相変位変調)方式や、ＦＳＫ(Frequency Shift Keying：周波数変位変調)方式や、ＡＳＫ(Amplitude Shift Keying：振幅変位変調)方式等を用いても差し支えない。
【００３１】
上記伝送線３,１４および分岐線４,１５がメタル配線である場合には、デジタル信号または変調されたデジタル信号または変調されたＲＦ(高周波)信号が伝達される。また、伝送線３,１４および分岐線４,１５が光導波路である場合には、変調された光(赤外線および紫外線を含む)が伝達される。
【００３２】
上記各基本回路ブロック１,１１が入出力回路２あるいは出力回路１２を介して信号を送信する先は可変になっている。その場合に、上記信号の送り先を可変にする方法としては、例えば、各基本回路ブロック１,１１内または各入出力回路２内または各出力回路１２内にメモリ(図示せず)を設けて、このメモリに対して信号の送り先を外部からプログラムする方法がある。
【００３３】
図３は、上記各基本回路ブロック１,１１が信号を送信する先を可変にした場合の信号の流れを模式的に示したものである。例えば、外部から、基本回路ブロックＡの上記メモリに対して信号の送り先として基本回路ブロックＢとＣとをプログラムする一方、基本回路ブロックＢとＣとの上記メモリに基本回路ブロックＤをプログラムすることによって、図３(a)に示すように、基本回路ブロックＡからの信号を基本回路ブロックＢとＣとに並列に入力することができる。このように、情報の送信先を目的に応じて適宜外部から設定することによって、処理する仕事の内容に応じて最適な論理回路を構築することができる。また、回路全体の機能を上記メモリに対するプログラムによって変化させることができ、限られた回路規模で多様な機能を効率よく持たせることが可能になるのである。
【００３４】
これに対して、従来のＬＳＩの場合には、図７(a)に示すように、各回路ブロックＡ〜Ｄの役割は固定され、信号の流れも固定されている。したがって、回路全体の機能も固定され、機能変更する度に回路設計を変更する必要がある。そのために、本実施の形態の半導体装置に比して回路規模が大きくなってしまう場合が生ずる。
【００３５】
さらに、図３において、上記基本回路ブロックＡのメモリにプログラムされた信号の送り先を、基本回路ブロックＢから同じ機能を有する基本回路ブロックＥに書き換える一方、基本回路ブロックＥの上記メモリに信号の送り先として基本回路ブロックＣをプログラムすることによって、図３(b)に示すように、基本回路ブロックＥを基本回路ブロックＢの代りに使用することが可能になる。すなわち、一部の基本回路ブロックに不良が発生した場合、他の基本回路ブロックに代役をさせることができるのである。こうすることによって、歩留りを大幅に改善することが可能になる。
【００３６】
これに対して、従来のＬＳＩの場合には、図７(a)に示すように、各回路ブロックＡ〜Ｄの役割は固定され、信号の流れも固定されている。したがって、図７(b)に示すに、唯１つの回路ブロックＢが不良を起こしただけで全体が不良となり、歩留りが低下する要因になっている。
【００３７】
一般に、ある回路をｎ分割した場合、夫々の分割された回路の歩留りがＰだったとすると、回路を分割しない時の歩留りはＰnとなる。例えば、１０個の基本回路ブロックに分割された回路があり、各基本回路ブロックの歩留りが９０％であるとすると、この回路全体の歩留りは約３５％となる。一方、歩留りが９０％である基本回路ブロックを例えば１１個作成しておき、このうちの１０個を選んで回路を構成すればよいとすると、この回路の歩留りは次のようになる。すなわち、１１個の基本回路ブロックの総てが正常である確率はＰ11であり、１０個の基本回路ブロックが正常で１個の基本回路ブロックが不良である確率は11Ｃ1Ｐ10（１−Ｐ)1であるから、基本回路ブロックを１１個作成しておき、そのうち１０個以上が正常である確率はＰ11＋11Ｃ1Ｐ10(１−Ｐ)1となる。その結果、この回路の歩留りは約７０％となり、回路を分割しないときに比べて大幅に歩留りを改善することができるのである。
【００３８】
また、従来のＬＳＩにおいては、８個の回路ブロック間で、図１に示すような配線を実現しようとすると、１つの回路ブロックと他の７個の回路ブロックの夫々とを互いに独立した伝送線で接続する必要があり、各回路ブロック間の配線が非常に複雑になる。ところが、本実施の形態の半導体装置によれば、各入出力回路２間あるいは各出力回路１２,入力回路１３間での通信方式として多重伝送方式(ＴＤＭＡ方式,ＣＤＭＡ方式あるいはＦＤＭＡ方式)を用いた場合には、入出力回路２あるいは出力回路１２の制御によって、全ての基本回路ブロック１,１１からの信号を１本の伝送線を通して混信することなく伝達できる。そのため、各入出力回路２あるいは各出力回路１２から延びる分岐線４,１５およびそれに接続される伝送線３,１４は最低限１本あれば足りる。したがって、配線を大幅に簡略化することができるのである。
【００３９】
但し、上記各入出力回路２あるいは各出力回路１２から延びる分岐線および伝送線は総て１本である必要はなく、必要に応じて複数本設けてもよい。その場合には、各入出力回路２間あるいは各出力回路１２,入力回路１３間の実効的な伝送速度を上げることができるのである。また、上述したように、従来のＬＳＩにおいては、配線の微細化および複雑化に伴って配線間の寄生容量が増加しするため動作速度が低下するという問題がある。ところが、本実施の形態における半導体装置においては、配線の簡略化によってこのような問題を緩和することができるのである。
【００４０】
ところで、上記基本回路ブロック１,１１間での通信方式としてＴＤＭＡ方式を用いる場合には、各基本回路ブロック１,１１または各入出力回路２または各出力回路１２の識別コードを外部から書き換え可能にしておく。また、全体を取りまとめる役割を果たす基本回路ブロック１,１１には、全基本回路ブロック１,１１に割り振られた識別コードが総て記憶されているので、これらを外部から書き換え可能にしておく。こうにすれば、各基本回路ブロック１,１１の役割を変更したり、役割を与えない(休止状態とする)ようにすることが容易になる。すなわち、回路全体の機能をプログラムによって効率良く変化させたり、不良基本回路ブロックを休止させて機能を他の基本回路ブロックに割り振って回路全体の機能を保つことが容易にできるのである。
【００４１】
また、上記基本回路ブロック１,１１間での通信方式としてＣＤＭＡ方式を用いる場合には、各基本回路ブロック１,１１または各入出力回路２または各出力回路１２における送信用の拡散符号と受信用の拡散符号とを外部から書き換え可能にしておく。こうすれば、各基本回路ブロック１,１１の役割を変更したり、役割を与えない(休止状態とする)ようにすることが容易になる。すなわち、回路全体の機能をプログラムによって効率良く変化させたり、不良基本回路ブロックを休止させて機能を他の基本回路ブロックに割り振って回路全体の機能を保つことが容易にできるのである。
【００４２】
上述したように、本実施の形態の半導体装置においては、論理回路あるいはメモリ回路あるいは論理回路とメモリ回路等とが混載された回路で構成された各基本回路ブロック１,１１には、入出力回路２あるいは出力回路１２,入力回路１３を設けている。また、各入出力回路２間あるいは各出力回路１２,入力回路１３間は、共通の伝送線３,１４および分岐線４,１５によって接続されている。そして、各基本回路ブロック１,１１は、入出力回路２あるいは出力回路１２を介して、他の基本回路ブロック１,１１と情報のやり取りを行うようにしている。その際に、各基本回路ブロック１,１１内または各入出力回路２内または各出力回路１２内のメモリに信号の送り先を外部からプログラム可能にして、このプログラムを変更することによって、信号を送る先を可変にしている。
【００４３】
したがって、処理する仕事の内容によって最適な論理回路を構築することができる。また、回路全体の機能を上記メモリに対するプログラムによって変化させることができるので、限られた回路規模で多様な機能を効率よく持たせることができる。さらに、上記メモリにプログラムされた信号の送り先を書き換えることによって、ある基本回路ブロックに不良が発生した場合に他の基本回路ブロックに代役をさせることができ、歩留りを大幅に改善してコストを削減することができる。
【００４４】
尚、上述したように、上記信号の送り先を外部からメモリにプログラム可能にする代りに、自己の基本回路ブロックを識別させるための自己識別情報(ＴＤＭＡ方式であれば自己の識別コード、ＣＤＭＡ方式であれば自己の受信用の拡散符号)を外部からメモリにプログラム可能にしても差し支えない。その場合における上記メモリは、各基本回路ブロック１,１１内または各入出力回路２内または各出力回路１２内に設ければよい。その場合には、不良となった基本回路ブロックの自己識別情報を予備の基本回路ブロックのメモリにコピーした後に、不良となった基本回路ブロックの自己識別情報を消去することによって、上記予備の基本回路ブロックが不良となった基本回路ブロックの代りの役目を果すことができるのである。
【００４５】
その場合には、上記不良となった基本回路ブロックに信号を送信していた送り元の基本回路ブロックの送り先を書き換えたり、総ての予備の基本回路ブロックの自己識別情報を予め割り当てておいたりする必要はない。したがって、上記信号の送信経路を簡単に変更することができるのである。
【００４６】
その際に、他の基本回路ブロック１,１１と情報のやり取りを、ＴＤＭＡ方式,ＣＤＭＡ方式あるいはＦＤＭＡ方式の多重伝送方式によって行うようにすれば、入出力回路２あるいは出力回路１２の制御によって、混信することなく全ての基本回路ブロック１,１１からの信号を１本の伝送線を介して伝達できる。したがって、各入出力回路２間あるいは各出力回路１２,入力回路１３間の伝送線３,１４および分岐線４,１５は最低限１本あればよく、配線を大幅に簡略化することができる。その結果、配線の微細化および複雑化に伴う配線間の寄生容量の増加を緩和して、動作速度の低下を抑制することができる。
【００４７】
また、上記伝送線３,１４および分岐線４,１５を光導波路で構成することによって、赤外線及び紫外線を含む変調された光で信号を伝達できる。したがって、電気による通信よりも高速な通信が可能となり、メタル配線の場合に問題となる寄生容量を発生しないようにできる。
【００４８】
尚、上記実施の形態においては、各基本回路ブロック１,１１間の情報のやり取りを、各入出力回路２間あるいは各出力回路１２,入力回路１３間を接続する伝送線３,１４および分岐線４,１５を介して行っている。しかしながら、図４に示すように、上記伝送線を排除し、各基本回路ブロック２１間の情報のやり取りを、入出力回路２２とアンテナ２３とを介して、変調された電磁波で行うようにしても差し支えない。この場合、無配線で各基本回路ブロック２１間の通信を行うことができ、伝送線３,１４および分岐線４,１５をメタル配線で構成した場合に問題となる寄生容量は発生しないという利点がある。
【００４９】
＜第２実施の形態＞
図５は、本実施の形態における半導体装置の断面図である。本実施の形態における半導体装置は、上記第１実施の形態における半導体装置を、１つの半導体基板上に形成したものである。以下、図５に従って、本実施の形態における半導体装置について説明する。
【００５０】
基本回路ブロック３１と入出力回路３２とは、半導体基板３４上に形成されている。そして、各基本回路ブロック３１は、入出力回路３２を介して、層間絶縁膜３５上に形成された伝送線３３に分岐線３７によって接続されており、全体は保護膜３６によって覆われている。ここで、基本回路ブロック３１,入出力回路３２,伝送線３３および分岐線３７は、第１実施の形態における基本回路ブロック１,入出力回路２,伝送線３および分岐線４と同じ構成を有している。但し、基本回路ブロック３１と入出力回路３２とにはローカル配線が含まれているものとする。
【００５１】
上記各入出力回路３２を接続する伝送線３３は、基本回路ブロック３１および入出力回路３２と層間絶縁膜３５によって分離されており、上層メタル配線として形成されている。そして、伝送線３３は、層間絶縁膜３５に開口されたコンタクト孔を通して、分岐線３７によって入出力回路３２に接続されている。
【００５２】
本実施の形態における半導体装置によれば、上記第１実施の形態において説明したように、限られた規模の回路で多様な機能を実現したり、歩留りを大幅に改善してコストを低減することができる。また、配線を著しく簡略化することによって、配線間の寄生容量を低減して高速動作が可能となる。また、本実施の形態における半導体装置は、従来のＬＳＩプロセス技術を用いて形成することができると言う利点を有している。
【００５３】
＜第３実施の形態＞
図６は、本実施の形態における半導体装置の断面図である。本実施の形態における半導体装置は、上記第２実施の形態における半導体装置とは、各基本回路ブロック間の通信を電磁波で行う点が異なる。以下、図６に従って、本実施の形態における半導体装置について説明する。
【００５４】
基本回路ブロック４１と入出力回路４２とは、半導体基板４４上に形成されている。そして、半導体基板４４上全面が保護膜４５によって覆われている。ここで、基本回路ブロック４１および入出力回路４２は、第１実施の形態における基本回路ブロック１および入出力回路２と同じ構成を有している。但し、基本回路ブロック４１と入出力回路４２とにはローカル配線が含まれているものとする。
【００５５】
上記保護膜４５上における各入出力回路４２に対応する位置にはアンテナ４３が形成されており、各アンテナ４３と入出力回路４２とは、保護膜４５に形成されたコンタクト孔４６を介して配線によって接続されている。アンテナ４３からは、入出力回路４２によって基本回路ブロック４１からの信号で変調された電磁波が、他の基本回路ブロック４１に対して送信される。また、このアンテナ４３によって、他の基本回路ブロック４１からの電磁波が受信される。
【００５６】
本実施の形態における半導体装置によれば、上記第１実施の形態において説明したように、限られた規模の回路で多様な機能を実現したり、歩留りを大幅に改善してコストを低減することができる。また、通信に電磁波を用いるためにメタル配線の場合に問題となる寄生容量は発生せず、高速動作が可能となる。また、波長の短い電磁波を用いれば高速通信が容易である。したがって、基本回路ブロック４１間の通信速度を上げることができ、動作の高速化が可能になる。
【００５７】
尚、使用する電磁波が赤外線や光等のように波長が短い場合には、各入出力回路４２間を、第２実施の形態の場合と同様に、光導波路で接続すればよい。
【００５８】
上記第２実施の形態および第３実施の形態においては、夫々の基本回路ブロック３１,４１に入出力回路３２,４２を設けた場合を例に説明している。しかしながら、この発明はこれに限定されるものではなく、出力回路と入力回路と個別にを設けても一向に差し支えない。
【００５９】
【発明の効果】
以上より明らかなように、第１の発明の半導体装置は、複数の基本回路ブロックと各基本回路ブロックに設けられた入出力回路とを同一の半導体基板上に形成し、上記基本回路ブロックおよび入出力回路の何れか一方に、外部から送り先情報が書き込み・消去される送り先情報記憶手段を設けたので、上記送り先情報に基づいて、上記基本回路ブロックからの情報の送り先を容易に指定・変更・取り消しすることができる。したがって、上記送信先を目的に応じて適宜外部から設定することによって、処理する仕事の内容に応じて最適な論理回路を構築することができる。
【００６０】
さらに、上記送り先を変化させることによって、限られた回路規模で多様な機能を効率よく持たせることが可能になる。また、上記送り先を変更することによって、不良基本回路ブロックを休止状態にし、その機能を他の基本回路ブロックで代行させて論理回路全体が不良になるのを避けることができ、半導体装置の歩留りを大幅に向上できる。
【００６１】
すなわち、この発明によれば、限られた規模の回路において多様な機能を持たせることができて、歩留りを大幅に向上させることが可能になるのである。
【００６２】
また、第１の実施例の半導体装置は、上記基本回路ブロックおよび入出力回路の何れか一方に、外部から自己識別情報が書き込み・消去される自己識別情報記憶手段を設けたので、不良の基本回路ブロックを休止状態にして予備の基本回路ブロックで代役させる場合には、不良の基本回路ブロックの送り先情報および自己識別情報を上記予備の基本回路ブロックにコピーした後、不良の基本回路ブロックの両情報を消去するだけでよい。したがって、送り元の基本回路ブロックおける送り先情報を書き換えたり、総ての予備の基本回路ブロックに予め自己識別情報を割り当てておいたりする必要がなく、上記情報の伝送経路を簡単に変更できる。
【００６３】
また、第２の実施例の半導体装置は、少なくとも３個の上記入出力回路で上記伝送手段を共有し、上記伝送手段を共有する入出力回路は情報の送受信を多重伝送方式によって行うので、上記伝送手段を共有している基本回路ブロック間の情報の送信を混信することなく行うことができる。したがって、上記共有される伝送手段がメタル配線や光導波路である場合にはその配線を大幅に簡略化でき、配線間の寄生容量を減少させ、寄生容量による動作速度の低下を緩和することができる。
【００６４】
また、第３の実施例の半導体装置は、上記伝送手段を光導波路で成し、上記伝送される信号を変調された光信号としたので、メタル配線を介したデジタル信号の伝送よりも高速な通信を行うことができ、寄生容量の問題も回避できる。
【００６５】
また、第４の実施例の半導体装置は、上記伝送手段をアンテナで成し、上記伝送される信号を変調された電磁波信号としたので、メタル配線を介したデジタル信号の伝送の場合に生ずる寄生容量の問題を回避することができる。また、波長の短い電磁波を用いれば高速通信が容易になり、上記基本回路ブロック間の通信速度を上げることができる。したがって、上記半導体基板上に構築された論理回路の動作を高速化することができる。
【００６６】
また、第５の実施例の半導体装置は、上記各入出力回路での情報の送受信をＴＤＭＡ方式によって行い、上記送り先情報として相手の識別符号を用いる一方、上記自己識別情報として自己の識別符号を用いるので、比較的小さな回路規模の入出力回路で多重伝送通信を実現できる。さらに、上記半導体基板に搭載された論理回路全体の機能の変化や、不良基本回路ブロックの休止および他の基本回路ブロックへの機能の割り振りを、上記識別符号に基づいて効率良く行うことができる。
【００６７】
また、第６の実施例の半導体装置は、上記各入出力回路での情報の送受信をＣＤＭＡ方式によって行い、上記送り先情報として相手の基本回路ブロックの拡散符号を用いる一方、上記自己識別情報として自己の基本回路ブロックの拡散符号を用いるので、耐ノイズ性能の高い多重伝送通信を実現できる。さらに、上記半導体基板に搭載された論理回路全体の機能の変化や、不良基本回路ブロックの休止および他の基本回路ブロックへの機能の割り振りを、上記拡散符号に基づいて効率良く行うことができる。
【図面の簡単な説明】
【図１】 この発明の半導体装置におけるブロック図である。
【図２】 図１とは異なる半導体装置のブロック図である。
【図３】 各基本回路ブロックからの信号の送信先を可変にした場合の信号の流れを示す図である。
【図４】 図１及び図２とは異なる半導体装置のブロック図である。
【図５】 図１,図２及び図４とは異なる半導体装置の断面図である。
【図６】 図１,図２,図４及び図５とは異なる半導体装置の断面図である。
【図７】 従来のＬＳＩにおける各回路ブロック間の信号の流れを示す図である。
【符号の説明】
１,１１,２１,３１,４１…基本回路ブロック、
２,２２,３２,４２…入出力回路、
３,１４,３３…伝送線、
４,１５,３７…分岐線、
１２…出力回路、
１３…入力回路、
２３,４３…アンテナ、
３４,４４…半導体基板、
３５…層間絶縁膜、
３６,４５…保護膜、
４６…コンタクト孔。
【発明の属する技術分野】
この発明は、半導体装置に関し、特に１つの基板上に形成されて入出力回路を備えた複数の基本回路ブロック間で通信を行なう半導体集積回路に関する。
【０００２】
【従来の技術】
ＬＳＩ(大規模集積回路)は、微細加工技術の向上と共に、その集積度が著しく向上している。そして、集積度の向上によって、ＬＳＩに搭載された論理回路の規模は非常に大きくなり、高機能化が進んできている。また、マイクロプロセッサやＡＳＩＣ(特定用途向け集積回路)等の論理回路と各種メモリ回路とを１つの半導体基板上に混載するシステムオンチップ技術によって、各種電子機器の高機能化および小型化が一層進んできている。
【０００３】
ところで、従来のＬＳＩにおいては、各回路の役割は固定化されている。すなわち、基本回路は一定の基本動作のみを行い、これらの基本回路を多数組み合わせて高度な機能を実現するようになっている。また、上記各基本回路間における情報の伝達経路は設計段階で決められており、固定された配線によって接続されている。
【０００４】
図７(a)は、従来のＬＳＩにおける信号の流れを示す。信号は、上記基本回路としての回路ブロックＡ〜Ｄに関して、順次Ａ→Ｂ→Ｃ→Ｄの順に流れるように決められており、各回路ブロックＡ〜Ｄの役割は固定されているのである。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来のＬＳＩにおいては、図７(a)に示すように、信号は順次Ａ→Ｂ→Ｃ→Ｄの順に流れるように決められており、各回路ブロックＡ〜Ｄの役割は固定されているために、以下のような問題がある。
【０００６】
すなわち、図７(b)に示すように、回路の一部(例えば回路ブロックＢ)に不良が発生すると、回路ブロックＢ以降には信号が伝達されず、ＬＳＩに搭載された回路全体の機能が失われてしまうことになる。そのため、唯一つの基本回路(回路ブロック)に不良が発生した場合でもＬＳＩ全体が不良品となってしまい、論理回路が大規模になったり異種の素子が混載されたりした場合には、ＬＳＩの歩留りが低下するという問題がある。
【０００７】
また、従来のＬＳＩ技術では、例えば、図７(a)において、回路ブロックＡから回路ブロックＢ,Ｃ,Ｄの総てに並行して信号を伝送する場合には、回路ブロックＡと回路ブロックＢ,Ｃ,Ｄの夫々とを互いに独立した配線で接続する必要がある。このように配線が微細化および複雑化すると、それに伴って配線間の寄生容量が増加して、動作速度が低下するという問題もある。
【０００８】
そこで、この発明の目的は、大規模な論理回路を搭載したり論理回路とメモリ等とを混載したりしても歩留りの良い半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、この発明の半導体装置は、同一半導体基板上に形成されると共に,論理回路またはメモリ回路または論理回路とメモリ回路とを組み合わせた回路から成る複数の基本回路ブロックと、上記半導体基板上に形成されると共に,複数の上記基本回路ブロックの夫々に設けられて,対応する基本回路ブロックと他の基本回路ブロックとの間の情報の送受信を行う入出力回路と、上記各入出力回路に接続されて,上記入出力回路からの上記情報を表す信号を他の入出力回路へ伝送するための伝送手段と、上記基本回路ブロックおよび上記入出力回路の何れか一方に設けられて,上記情報の送り先情報が外部から書き込みおよび消去される送り先情報記憶手段を備えたことを特徴としている。
【００１０】
上記構成によれば、１つの半導体基板に、入出力回路が設けられた基本回路ブロックが形成されている。そして、上記基本回路ブロックおよび入出力回路の何れか一方の送り先情報記憶手段に外部から送り先情報が書き込まれ、上記入出力回路によって、伝送手段を介して、当該基本回路ブロックからの情報を表す信号が上記送り先情報に該当する他の基本回路ブロックに送信される。したがって、上記基本回路ブロックからの情報の送信先を目的に応じて適宜外部から設定することによって、処理する仕事の内容に応じて最適な論理回路が構築される。
【００１１】
さらに、外部から、上記情報の送り先を変化させることによって、上記半導体基板に搭載された論理回路全体の機能を変化させることができ、限られた回路規模で多様な機能を効率よく持たせることが可能になる。さらに、上記情報の送り先を変更することによって、不良の基本回路ブロックを休止状態にして他の基本回路ブロックで代役させることができる。したがって、上記半導体基板に搭載された基本回路ブロックに多少の不良があったとしても、論理回路全体が不良となるのを避けることができ、半導体装置の歩留りが大幅に向上する。
【００１２】
尚、ここで言う入出力回路とは、出力回路と入力回路とに分割されている回路をも含む概念である。
【００１３】
また、第１の実施例は、この発明の半導体装置において、上記基本回路ブロックおよび上記入出力回路の何れか一方に設けられて、自己を識別させるための自己識別情報が外部から書き込みおよび消去される自己識別情報記憶手段を備えたことを特徴としている。
【００１４】
この実施例によれば、例えば、不良の基本回路ブロックを休止状態にして予備の基本回路ブロックで代役させる場合には、不良の基本回路ブロックにおける送り先情報記憶手段および自己識別情報記憶手段の内容を上記予備の基本回路ブロックにコピーした後、不良の基本回路ブロックの両情報記憶手段の内容を消去するだけでよい。したがって、送り元の基本回路ブロックおける送り先情報記憶手段の内容を書き換えたり、総ての予備の基本回路ブロックの自己識別情報を予め設定しておく必要がなく、簡単に上記情報の伝送経路が変更される。
【００１５】
また、第２の実施例は、この発明の半導体装置において、少なくとも３個の上記入出力回路は上記伝送手段を共有し、上記伝送手段を共有する入出力回路は,上記情報の送受信を多重伝送方式による通信方法で行うことを特徴としている。
【００１６】
この実施例によれば、上記伝送手段を共有する入出力回路の制御によって、上記伝送手段を共有している上記基本回路ブロック間の情報の送信が混信することなく行われる。したがって、上記共有される伝送手段がメタル配線や光導波路である場合には、その配線を大幅に簡略化することが可能となる。こうして、配線間の寄生容量を減少させ、寄生容量による動作速度の低下が緩和される。
【００１７】
また、第３の実施例は、この発明の半導体装置において、上記伝送手段は光導波路であり、上記伝送される信号は変調された光信号であることを特徴としている。
【００１８】
この実施例によれば、変調された光信号が光導波路を介して伝送されるので、メタル配線を介したデジタル信号の伝送よりも高速な通信が可能となり、寄生容量の問題も回避される。尚、ここで言う光とは、赤外線および紫外線を含む概念である。
【００１９】
また、第４の実施例は、この発明の半導体装置において、上記伝送手段はアンテナであり、上記伝送される信号は変調された電磁波信号であることを特徴としている。
【００２０】
この実施例によれば、変調された電磁波信号がアンテナによって伝送されるので、メタル配線を介したデジタル信号の伝送の場合に生ずる寄生容量の問題が回避される。また、波長の短い電磁波を用いれば高速通信が容易になる。したがって、上記基本回路ブロック間の通信速度が上がり、上記半導体基板上に構築された論理回路の動作の高速化が可能となる。
【００２１】
また、第５の実施例は、この発明の半導体装置において、上記各入出力回路は,上記情報の送受信をＴＤＭＡ(Time Division Multiple Access：時分割多元接続)方式による通信方法で行い、上記送り先情報記憶手段には,上記送り先情報として,相手の基本回路ブロックの識別符号が書き込まれ、上記自己識別情報記憶手段には,上記自己識別情報として,自己の基本回路ブロックの識別符号が書き込まれることを特徴としている。
【００２２】
この実施例によれば、比較的小さな回路規模の入出力回路によって多重伝送通信が可能になる。また、上記半導体基板に搭載された論理回路全体の機能を変化させたり、不良基本回路ブロックを休止させてその機能を他の基本回路ブロックに割り振ることが、上記識別符号に基づいて効率良く行われる。
【００２３】
また、第６の実施例は、この発明の半導体装置において、上記各入出力回路は,上記情報の送受信をＣＤＭＡ(Code Division Multiple Access：符号分割多元接続)方式による通信方法で行い、上記送り先情報記憶手段には,上記送り先情報として,相手の基本回路ブロックの拡散符号が書き込まれ、上記自己識別情報記憶手段には,上記自己識別情報として,自己の基本回路ブロックの拡散符号が書き込まれることを特徴としている。
【００２４】
この実施例によれば、耐ノイズ性能の高い多重伝送通信が可能になる。また、上記半導体基板に搭載された論理回路全体の機能を変化させたり、不良基本回路ブロックを休止させて機能を他の基本回路ブロックに割り振ることが、上記拡散符号に基づいて効率良く行われる。
【００２５】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
＜第１実施の形態＞
図１は、本実施の形態の半導体装置におけるブロック図である。図において、１は基本回路ブロックであり、各基本回路ブロック１は、論理回路あるいはメモリ回路あるいは論理回路とメモリ回路等とが混載された回路で構成されている。尚、各基本回路ブロック１は、夫々同じ回路構成を有していてもよいし、異なる回路構成を有していてもよい。
【００２６】
上記各基本回路ブロック１には入出力回路２が設けられており、各入出力回路２は共通の伝送線３および分岐線４によって接続されている。そして、各基本回路ブロック１は、入出力回路２を介して、他の基本回路ブロック１と情報のやり取りを行なうことが可能になっている。尚、図１においては、入出力回路２によって、他の基本回路ブロック１への情報の出力と他の基本回路ブロック１からの情報の入力とを行なうようにしているが、図２に示すように、各基本回路ブロック１１には出力回路１２と入力回路１３とを設けて、伝送線１４および分岐線１５を介した他の基本回路ブロック１１への情報の出力と、伝送線１４および分岐線１５を介した他の基本回路ブロック１１からの情報の入力とを、出力回路１２と入力回路１３とで分離して行なうように構成しても差し支えない。
【００２７】
上記伝送線３,１４および分岐線４,１５は、メタル配線でもよく光導波路であってもよい。尚、伝送線３,１４および分岐線４,１５を光導波路とし、各入出力回路２間の情報の伝送あるいは各出力回路１２,入力回路１３間の情報の伝送を光によって行う場合には、電気による通信よりも高速な通信が可能となる。さらには、メタル配線とした場合に問題となる寄生容量は発生しないという利点がある。
【００２８】
ところで、上記入出力回路２あるいは出力回路１２,入力回路１３によって行われる各基本回路ブロック１,１１間の通信方式としては、例えばＴＤＭＡ方式がある。ＴＤＭＡ方式は、各基本回路ブロック１,１１毎に時間を割り振り、全ての基本回路ブロック１,１１が同一周波数を用いて通信する方式である。この方式を用いる場合には、全体を取りまとめる役割を果たす基本回路ブロック１,１１を１つ設けておく必要があるが、各入出力回路２あるいは各出力回路１２,入力回路１３は比較的小さく構成することができる。
【００２９】
また、上記各基本回路ブロック１,１１間の通信方式としては、ＣＤＭＡ方式であってもよい。ＣＤＭＡ方式は、各基本回路ブロック１,１１毎に拡散符号を割り振り、信号を拡散符号によって拡散変調して広帯域変調信号に変換する。そして、受信側では、受信した広帯域変調信号を送信時に用いた拡散符号を用いて逆拡散して、元の信号を得るのである。つまり、送信側の基本回路ブロック１,１１は、受信側の基本回路ブロック１,１１の受信用の拡散符号を用いて拡散変調すれば、特定の基本回路ブロック１,１１に対して信号を送信することができるのである。このＣＤＭＡ方式を用いた場合には、耐ノイズ性能を向上させることができる。
【００３０】
各基本回路ブロック１,１１間の通信方式としては、他にＦＤＭＡ（Frequency Division Multiple Access：周波数分割多元接続)方式や、ＰＳＫ(Phase Shift Keying：位相変位変調)方式や、ＦＳＫ(Frequency Shift Keying：周波数変位変調)方式や、ＡＳＫ(Amplitude Shift Keying：振幅変位変調)方式等を用いても差し支えない。
【００３１】
上記伝送線３,１４および分岐線４,１５がメタル配線である場合には、デジタル信号または変調されたデジタル信号または変調されたＲＦ(高周波)信号が伝達される。また、伝送線３,１４および分岐線４,１５が光導波路である場合には、変調された光(赤外線および紫外線を含む)が伝達される。
【００３２】
上記各基本回路ブロック１,１１が入出力回路２あるいは出力回路１２を介して信号を送信する先は可変になっている。その場合に、上記信号の送り先を可変にする方法としては、例えば、各基本回路ブロック１,１１内または各入出力回路２内または各出力回路１２内にメモリ(図示せず)を設けて、このメモリに対して信号の送り先を外部からプログラムする方法がある。
【００３３】
図３は、上記各基本回路ブロック１,１１が信号を送信する先を可変にした場合の信号の流れを模式的に示したものである。例えば、外部から、基本回路ブロックＡの上記メモリに対して信号の送り先として基本回路ブロックＢとＣとをプログラムする一方、基本回路ブロックＢとＣとの上記メモリに基本回路ブロックＤをプログラムすることによって、図３(a)に示すように、基本回路ブロックＡからの信号を基本回路ブロックＢとＣとに並列に入力することができる。このように、情報の送信先を目的に応じて適宜外部から設定することによって、処理する仕事の内容に応じて最適な論理回路を構築することができる。また、回路全体の機能を上記メモリに対するプログラムによって変化させることができ、限られた回路規模で多様な機能を効率よく持たせることが可能になるのである。
【００３４】
これに対して、従来のＬＳＩの場合には、図７(a)に示すように、各回路ブロックＡ〜Ｄの役割は固定され、信号の流れも固定されている。したがって、回路全体の機能も固定され、機能変更する度に回路設計を変更する必要がある。そのために、本実施の形態の半導体装置に比して回路規模が大きくなってしまう場合が生ずる。
【００３５】
さらに、図３において、上記基本回路ブロックＡのメモリにプログラムされた信号の送り先を、基本回路ブロックＢから同じ機能を有する基本回路ブロックＥに書き換える一方、基本回路ブロックＥの上記メモリに信号の送り先として基本回路ブロックＣをプログラムすることによって、図３(b)に示すように、基本回路ブロックＥを基本回路ブロックＢの代りに使用することが可能になる。すなわち、一部の基本回路ブロックに不良が発生した場合、他の基本回路ブロックに代役をさせることができるのである。こうすることによって、歩留りを大幅に改善することが可能になる。
【００３６】
これに対して、従来のＬＳＩの場合には、図７(a)に示すように、各回路ブロックＡ〜Ｄの役割は固定され、信号の流れも固定されている。したがって、図７(b)に示すに、唯１つの回路ブロックＢが不良を起こしただけで全体が不良となり、歩留りが低下する要因になっている。
【００３７】
一般に、ある回路をｎ分割した場合、夫々の分割された回路の歩留りがＰだったとすると、回路を分割しない時の歩留りはＰnとなる。例えば、１０個の基本回路ブロックに分割された回路があり、各基本回路ブロックの歩留りが９０％であるとすると、この回路全体の歩留りは約３５％となる。一方、歩留りが９０％である基本回路ブロックを例えば１１個作成しておき、このうちの１０個を選んで回路を構成すればよいとすると、この回路の歩留りは次のようになる。すなわち、１１個の基本回路ブロックの総てが正常である確率はＰ11であり、１０個の基本回路ブロックが正常で１個の基本回路ブロックが不良である確率は11Ｃ1Ｐ10（１−Ｐ)1であるから、基本回路ブロックを１１個作成しておき、そのうち１０個以上が正常である確率はＰ11＋11Ｃ1Ｐ10(１−Ｐ)1となる。その結果、この回路の歩留りは約７０％となり、回路を分割しないときに比べて大幅に歩留りを改善することができるのである。
【００３８】
また、従来のＬＳＩにおいては、８個の回路ブロック間で、図１に示すような配線を実現しようとすると、１つの回路ブロックと他の７個の回路ブロックの夫々とを互いに独立した伝送線で接続する必要があり、各回路ブロック間の配線が非常に複雑になる。ところが、本実施の形態の半導体装置によれば、各入出力回路２間あるいは各出力回路１２,入力回路１３間での通信方式として多重伝送方式(ＴＤＭＡ方式,ＣＤＭＡ方式あるいはＦＤＭＡ方式)を用いた場合には、入出力回路２あるいは出力回路１２の制御によって、全ての基本回路ブロック１,１１からの信号を１本の伝送線を通して混信することなく伝達できる。そのため、各入出力回路２あるいは各出力回路１２から延びる分岐線４,１５およびそれに接続される伝送線３,１４は最低限１本あれば足りる。したがって、配線を大幅に簡略化することができるのである。
【００３９】
但し、上記各入出力回路２あるいは各出力回路１２から延びる分岐線および伝送線は総て１本である必要はなく、必要に応じて複数本設けてもよい。その場合には、各入出力回路２間あるいは各出力回路１２,入力回路１３間の実効的な伝送速度を上げることができるのである。また、上述したように、従来のＬＳＩにおいては、配線の微細化および複雑化に伴って配線間の寄生容量が増加しするため動作速度が低下するという問題がある。ところが、本実施の形態における半導体装置においては、配線の簡略化によってこのような問題を緩和することができるのである。
【００４０】
ところで、上記基本回路ブロック１,１１間での通信方式としてＴＤＭＡ方式を用いる場合には、各基本回路ブロック１,１１または各入出力回路２または各出力回路１２の識別コードを外部から書き換え可能にしておく。また、全体を取りまとめる役割を果たす基本回路ブロック１,１１には、全基本回路ブロック１,１１に割り振られた識別コードが総て記憶されているので、これらを外部から書き換え可能にしておく。こうにすれば、各基本回路ブロック１,１１の役割を変更したり、役割を与えない(休止状態とする)ようにすることが容易になる。すなわち、回路全体の機能をプログラムによって効率良く変化させたり、不良基本回路ブロックを休止させて機能を他の基本回路ブロックに割り振って回路全体の機能を保つことが容易にできるのである。
【００４１】
また、上記基本回路ブロック１,１１間での通信方式としてＣＤＭＡ方式を用いる場合には、各基本回路ブロック１,１１または各入出力回路２または各出力回路１２における送信用の拡散符号と受信用の拡散符号とを外部から書き換え可能にしておく。こうすれば、各基本回路ブロック１,１１の役割を変更したり、役割を与えない(休止状態とする)ようにすることが容易になる。すなわち、回路全体の機能をプログラムによって効率良く変化させたり、不良基本回路ブロックを休止させて機能を他の基本回路ブロックに割り振って回路全体の機能を保つことが容易にできるのである。
【００４２】
上述したように、本実施の形態の半導体装置においては、論理回路あるいはメモリ回路あるいは論理回路とメモリ回路等とが混載された回路で構成された各基本回路ブロック１,１１には、入出力回路２あるいは出力回路１２,入力回路１３を設けている。また、各入出力回路２間あるいは各出力回路１２,入力回路１３間は、共通の伝送線３,１４および分岐線４,１５によって接続されている。そして、各基本回路ブロック１,１１は、入出力回路２あるいは出力回路１２を介して、他の基本回路ブロック１,１１と情報のやり取りを行うようにしている。その際に、各基本回路ブロック１,１１内または各入出力回路２内または各出力回路１２内のメモリに信号の送り先を外部からプログラム可能にして、このプログラムを変更することによって、信号を送る先を可変にしている。
【００４３】
したがって、処理する仕事の内容によって最適な論理回路を構築することができる。また、回路全体の機能を上記メモリに対するプログラムによって変化させることができるので、限られた回路規模で多様な機能を効率よく持たせることができる。さらに、上記メモリにプログラムされた信号の送り先を書き換えることによって、ある基本回路ブロックに不良が発生した場合に他の基本回路ブロックに代役をさせることができ、歩留りを大幅に改善してコストを削減することができる。
【００４４】
尚、上述したように、上記信号の送り先を外部からメモリにプログラム可能にする代りに、自己の基本回路ブロックを識別させるための自己識別情報(ＴＤＭＡ方式であれば自己の識別コード、ＣＤＭＡ方式であれば自己の受信用の拡散符号)を外部からメモリにプログラム可能にしても差し支えない。その場合における上記メモリは、各基本回路ブロック１,１１内または各入出力回路２内または各出力回路１２内に設ければよい。その場合には、不良となった基本回路ブロックの自己識別情報を予備の基本回路ブロックのメモリにコピーした後に、不良となった基本回路ブロックの自己識別情報を消去することによって、上記予備の基本回路ブロックが不良となった基本回路ブロックの代りの役目を果すことができるのである。
【００４５】
その場合には、上記不良となった基本回路ブロックに信号を送信していた送り元の基本回路ブロックの送り先を書き換えたり、総ての予備の基本回路ブロックの自己識別情報を予め割り当てておいたりする必要はない。したがって、上記信号の送信経路を簡単に変更することができるのである。
【００４６】
その際に、他の基本回路ブロック１,１１と情報のやり取りを、ＴＤＭＡ方式,ＣＤＭＡ方式あるいはＦＤＭＡ方式の多重伝送方式によって行うようにすれば、入出力回路２あるいは出力回路１２の制御によって、混信することなく全ての基本回路ブロック１,１１からの信号を１本の伝送線を介して伝達できる。したがって、各入出力回路２間あるいは各出力回路１２,入力回路１３間の伝送線３,１４および分岐線４,１５は最低限１本あればよく、配線を大幅に簡略化することができる。その結果、配線の微細化および複雑化に伴う配線間の寄生容量の増加を緩和して、動作速度の低下を抑制することができる。
【００４７】
また、上記伝送線３,１４および分岐線４,１５を光導波路で構成することによって、赤外線及び紫外線を含む変調された光で信号を伝達できる。したがって、電気による通信よりも高速な通信が可能となり、メタル配線の場合に問題となる寄生容量を発生しないようにできる。
【００４８】
尚、上記実施の形態においては、各基本回路ブロック１,１１間の情報のやり取りを、各入出力回路２間あるいは各出力回路１２,入力回路１３間を接続する伝送線３,１４および分岐線４,１５を介して行っている。しかしながら、図４に示すように、上記伝送線を排除し、各基本回路ブロック２１間の情報のやり取りを、入出力回路２２とアンテナ２３とを介して、変調された電磁波で行うようにしても差し支えない。この場合、無配線で各基本回路ブロック２１間の通信を行うことができ、伝送線３,１４および分岐線４,１５をメタル配線で構成した場合に問題となる寄生容量は発生しないという利点がある。
【００４９】
＜第２実施の形態＞
図５は、本実施の形態における半導体装置の断面図である。本実施の形態における半導体装置は、上記第１実施の形態における半導体装置を、１つの半導体基板上に形成したものである。以下、図５に従って、本実施の形態における半導体装置について説明する。
【００５０】
基本回路ブロック３１と入出力回路３２とは、半導体基板３４上に形成されている。そして、各基本回路ブロック３１は、入出力回路３２を介して、層間絶縁膜３５上に形成された伝送線３３に分岐線３７によって接続されており、全体は保護膜３６によって覆われている。ここで、基本回路ブロック３１,入出力回路３２,伝送線３３および分岐線３７は、第１実施の形態における基本回路ブロック１,入出力回路２,伝送線３および分岐線４と同じ構成を有している。但し、基本回路ブロック３１と入出力回路３２とにはローカル配線が含まれているものとする。
【００５１】
上記各入出力回路３２を接続する伝送線３３は、基本回路ブロック３１および入出力回路３２と層間絶縁膜３５によって分離されており、上層メタル配線として形成されている。そして、伝送線３３は、層間絶縁膜３５に開口されたコンタクト孔を通して、分岐線３７によって入出力回路３２に接続されている。
【００５２】
本実施の形態における半導体装置によれば、上記第１実施の形態において説明したように、限られた規模の回路で多様な機能を実現したり、歩留りを大幅に改善してコストを低減することができる。また、配線を著しく簡略化することによって、配線間の寄生容量を低減して高速動作が可能となる。また、本実施の形態における半導体装置は、従来のＬＳＩプロセス技術を用いて形成することができると言う利点を有している。
【００５３】
＜第３実施の形態＞
図６は、本実施の形態における半導体装置の断面図である。本実施の形態における半導体装置は、上記第２実施の形態における半導体装置とは、各基本回路ブロック間の通信を電磁波で行う点が異なる。以下、図６に従って、本実施の形態における半導体装置について説明する。
【００５４】
基本回路ブロック４１と入出力回路４２とは、半導体基板４４上に形成されている。そして、半導体基板４４上全面が保護膜４５によって覆われている。ここで、基本回路ブロック４１および入出力回路４２は、第１実施の形態における基本回路ブロック１および入出力回路２と同じ構成を有している。但し、基本回路ブロック４１と入出力回路４２とにはローカル配線が含まれているものとする。
【００５５】
上記保護膜４５上における各入出力回路４２に対応する位置にはアンテナ４３が形成されており、各アンテナ４３と入出力回路４２とは、保護膜４５に形成されたコンタクト孔４６を介して配線によって接続されている。アンテナ４３からは、入出力回路４２によって基本回路ブロック４１からの信号で変調された電磁波が、他の基本回路ブロック４１に対して送信される。また、このアンテナ４３によって、他の基本回路ブロック４１からの電磁波が受信される。
【００５６】
本実施の形態における半導体装置によれば、上記第１実施の形態において説明したように、限られた規模の回路で多様な機能を実現したり、歩留りを大幅に改善してコストを低減することができる。また、通信に電磁波を用いるためにメタル配線の場合に問題となる寄生容量は発生せず、高速動作が可能となる。また、波長の短い電磁波を用いれば高速通信が容易である。したがって、基本回路ブロック４１間の通信速度を上げることができ、動作の高速化が可能になる。
【００５７】
尚、使用する電磁波が赤外線や光等のように波長が短い場合には、各入出力回路４２間を、第２実施の形態の場合と同様に、光導波路で接続すればよい。
【００５８】
上記第２実施の形態および第３実施の形態においては、夫々の基本回路ブロック３１,４１に入出力回路３２,４２を設けた場合を例に説明している。しかしながら、この発明はこれに限定されるものではなく、出力回路と入力回路と個別にを設けても一向に差し支えない。
【００５９】
【発明の効果】
以上より明らかなように、第１の発明の半導体装置は、複数の基本回路ブロックと各基本回路ブロックに設けられた入出力回路とを同一の半導体基板上に形成し、上記基本回路ブロックおよび入出力回路の何れか一方に、外部から送り先情報が書き込み・消去される送り先情報記憶手段を設けたので、上記送り先情報に基づいて、上記基本回路ブロックからの情報の送り先を容易に指定・変更・取り消しすることができる。したがって、上記送信先を目的に応じて適宜外部から設定することによって、処理する仕事の内容に応じて最適な論理回路を構築することができる。
【００６０】
さらに、上記送り先を変化させることによって、限られた回路規模で多様な機能を効率よく持たせることが可能になる。また、上記送り先を変更することによって、不良基本回路ブロックを休止状態にし、その機能を他の基本回路ブロックで代行させて論理回路全体が不良になるのを避けることができ、半導体装置の歩留りを大幅に向上できる。
【００６１】
すなわち、この発明によれば、限られた規模の回路において多様な機能を持たせることができて、歩留りを大幅に向上させることが可能になるのである。
【００６２】
また、第１の実施例の半導体装置は、上記基本回路ブロックおよび入出力回路の何れか一方に、外部から自己識別情報が書き込み・消去される自己識別情報記憶手段を設けたので、不良の基本回路ブロックを休止状態にして予備の基本回路ブロックで代役させる場合には、不良の基本回路ブロックの送り先情報および自己識別情報を上記予備の基本回路ブロックにコピーした後、不良の基本回路ブロックの両情報を消去するだけでよい。したがって、送り元の基本回路ブロックおける送り先情報を書き換えたり、総ての予備の基本回路ブロックに予め自己識別情報を割り当てておいたりする必要がなく、上記情報の伝送経路を簡単に変更できる。
【００６３】
また、第２の実施例の半導体装置は、少なくとも３個の上記入出力回路で上記伝送手段を共有し、上記伝送手段を共有する入出力回路は情報の送受信を多重伝送方式によって行うので、上記伝送手段を共有している基本回路ブロック間の情報の送信を混信することなく行うことができる。したがって、上記共有される伝送手段がメタル配線や光導波路である場合にはその配線を大幅に簡略化でき、配線間の寄生容量を減少させ、寄生容量による動作速度の低下を緩和することができる。
【００６４】
また、第３の実施例の半導体装置は、上記伝送手段を光導波路で成し、上記伝送される信号を変調された光信号としたので、メタル配線を介したデジタル信号の伝送よりも高速な通信を行うことができ、寄生容量の問題も回避できる。
【００６５】
また、第４の実施例の半導体装置は、上記伝送手段をアンテナで成し、上記伝送される信号を変調された電磁波信号としたので、メタル配線を介したデジタル信号の伝送の場合に生ずる寄生容量の問題を回避することができる。また、波長の短い電磁波を用いれば高速通信が容易になり、上記基本回路ブロック間の通信速度を上げることができる。したがって、上記半導体基板上に構築された論理回路の動作を高速化することができる。
【００６６】
また、第５の実施例の半導体装置は、上記各入出力回路での情報の送受信をＴＤＭＡ方式によって行い、上記送り先情報として相手の識別符号を用いる一方、上記自己識別情報として自己の識別符号を用いるので、比較的小さな回路規模の入出力回路で多重伝送通信を実現できる。さらに、上記半導体基板に搭載された論理回路全体の機能の変化や、不良基本回路ブロックの休止および他の基本回路ブロックへの機能の割り振りを、上記識別符号に基づいて効率良く行うことができる。
【００６７】
また、第６の実施例の半導体装置は、上記各入出力回路での情報の送受信をＣＤＭＡ方式によって行い、上記送り先情報として相手の基本回路ブロックの拡散符号を用いる一方、上記自己識別情報として自己の基本回路ブロックの拡散符号を用いるので、耐ノイズ性能の高い多重伝送通信を実現できる。さらに、上記半導体基板に搭載された論理回路全体の機能の変化や、不良基本回路ブロックの休止および他の基本回路ブロックへの機能の割り振りを、上記拡散符号に基づいて効率良く行うことができる。
【図面の簡単な説明】
【図１】 この発明の半導体装置におけるブロック図である。
【図２】 図１とは異なる半導体装置のブロック図である。
【図３】 各基本回路ブロックからの信号の送信先を可変にした場合の信号の流れを示す図である。
【図４】 図１及び図２とは異なる半導体装置のブロック図である。
【図５】 図１,図２及び図４とは異なる半導体装置の断面図である。
【図６】 図１,図２,図４及び図５とは異なる半導体装置の断面図である。
【図７】 従来のＬＳＩにおける各回路ブロック間の信号の流れを示す図である。
【符号の説明】
１,１１,２１,３１,４１…基本回路ブロック、
２,２２,３２,４２…入出力回路、
３,１４,３３…伝送線、
４,１５,３７…分岐線、
１２…出力回路、
１３…入力回路、
２３,４３…アンテナ、
３４,４４…半導体基板、
３５…層間絶縁膜、
３６,４５…保護膜、
４６…コンタクト孔。
Claims (8)
- 同一半導体基板上に形成されると共に、論理回路またはメモリ回路または論理回路とメモリ回路とを組み合わせた回路から成る複数の基本回路ブロックと、
上記半導体基板上に形成されると共に、複数の上記基本回路ブロックの夫々に設けられて、対応する基本回路ブロックと他の基本回路ブロックとの間の情報の送受信を行う入出力回路と、
上記各入出力回路に接続されて、上記入出力回路からの上記情報を表す信号を他の入出力回路へ伝送するための伝送手段と、
上記基本回路ブロックおよび上記入出力回路の何れか一方に設けられて、上記情報の送り先情報が外部から書き込みおよび消去される送り先情報記憶手段を備えたことを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
上記基本回路ブロックおよび上記入出力回路の何れか一方に設けられて、自己を識別させるための自己識別情報が外部から書き込みおよび消去される自己識別情報記憶手段を備えたことを特徴とする半導体装置。 - 請求項１あるいは請求項２に記載の半導体装置において、
少なくとも３個の上記入出力回路は上記伝送手段を共有し、
上記伝送手段を共有する入出力回路は、上記情報の送受信を多重伝送方式による通信方法で行うことを特徴とする半導体装置。 - 請求項１乃至請求項３の何れか一つに記載の半導体装置において、
上記伝送手段はメタル配線であり、上記伝送される信号はデジタル信号,変調されたデジタル信号および変調された高周波信号の少なくとも１つであることを特徴とする半導体装置。 - 請求項１乃至請求項３の何れか一つに記載の半導体装置において、
上記伝送手段は光導波路であり、上記伝送される信号は変調された光信号であることを特徴とする半導体装置。 - 請求項１あるいは請求項２に記載の半導体装置において、
上記伝送手段はアンテナであり、上記伝送される信号は変調された電磁波信号であることを特徴とする半導体装置。 - 請求項２乃至請求項６の何れか一つに記載の半導体装置において、
上記各入出力回路は、上記情報の送受信を時分割多元接続方式による通信方法で行い、
上記送り先情報記憶手段には、上記送り先情報として、相手の基本回路ブロックの識別符号が書き込まれ、
上記自己識別情報記憶手段には、上記自己識別情報として、自己の基本回路ブロックの識別符号が書き込まれることを特徴とする半導体装置。 - 請求項２乃至請求項６の何れか一つに記載の半導体装置において、
上記各入出力回路は、上記情報の送受信を符号分割多元接続方式による通信方法で行い、
上記送り先情報記憶手段には、上記送り先情報として、相手の基本回路ブロックの拡散符号が書き込まれ、
上記自己識別情報記憶手段には、上記自己識別情報として、自己の基本回路ブロックの拡散符号が書き込まれることを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001040013A JP4786805B2 (ja) | 2001-02-16 | 2001-02-16 | 半導体装置 |
| US10/467,808 US7711012B2 (en) | 2001-02-16 | 2002-02-13 | Semiconductor device |
| KR1020037010778A KR100583344B1 (ko) | 2001-02-16 | 2002-02-13 | 반도체 장치 |
| PCT/JP2002/001184 WO2002065550A1 (fr) | 2001-02-16 | 2002-02-13 | Dispositif semi-conducteur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001040013A JP4786805B2 (ja) | 2001-02-16 | 2001-02-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002246544A JP2002246544A (ja) | 2002-08-30 |
| JP4786805B2 true JP4786805B2 (ja) | 2011-10-05 |
Family
ID=18902697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001040013A Expired - Fee Related JP4786805B2 (ja) | 2001-02-16 | 2001-02-16 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7711012B2 (ja) |
| JP (1) | JP4786805B2 (ja) |
| KR (1) | KR100583344B1 (ja) |
| WO (1) | WO2002065550A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4687621B2 (ja) * | 2006-09-08 | 2011-05-25 | 日立電線株式会社 | スイッチ機能付通信モジュール及び通信装置 |
| KR101011029B1 (ko) * | 2008-05-08 | 2011-01-26 | 오메가 비젼 주식회사 | 귀의 피부 관찰용 디지털 카메라 |
| CN103154784B (zh) * | 2010-07-01 | 2016-11-16 | 新港公司 | 光多路分用系统 |
| JP5997359B2 (ja) * | 2012-03-28 | 2016-09-28 | ゼットティーイー コーポレイション | マルチチャネル同期並列伝送の実現方法及びシステム |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6120348A (ja) | 1984-07-06 | 1986-01-29 | Hitachi Ltd | Ｌｓｉ集合体 |
| JPS61265831A (ja) | 1985-05-20 | 1986-11-25 | Fujitsu Ltd | ウエハ集積回路装置 |
| JPS63183684A (ja) | 1987-01-26 | 1988-07-29 | Nec Corp | 半導体装置 |
| JPS6428937A (en) * | 1987-07-24 | 1989-01-31 | Nec Corp | Integrated circuit |
| JPH0510911Y2 (ja) | 1987-08-11 | 1993-03-17 | ||
| EP0541288B1 (en) | 1991-11-05 | 1998-07-08 | Fu-Chieh Hsu | Circuit module redundacy architecture |
| JPH06274459A (ja) | 1993-03-17 | 1994-09-30 | Hitachi Ltd | 半導体集積回路装置 |
| US5590297A (en) * | 1994-01-04 | 1996-12-31 | Intel Corporation | Address generation unit with segmented addresses in a mircroprocessor |
| US5535419A (en) * | 1994-05-27 | 1996-07-09 | Advanced Micro Devices | Sytem and method for merging disk change data from a floppy disk controller with data relating to an IDE drive controller |
| WO1997035317A1 (fr) * | 1996-03-21 | 1997-09-25 | Hitachi, Ltd. | Processeur a memoire dram integree |
| US6260101B1 (en) * | 1997-03-07 | 2001-07-10 | Advanced Micro Devices, Inc. | Microcontroller having dedicated hardware for memory address space expansion supporting both static and dynamic memory devices |
| JPH10313061A (ja) * | 1997-05-14 | 1998-11-24 | Hitachi Ltd | 半導体集積回路 |
| JP2000030483A (ja) * | 1998-07-15 | 2000-01-28 | Mitsubishi Electric Corp | 大規模メモリ用ｂｉｓｔ回路 |
| JP2000148716A (ja) | 1998-11-16 | 2000-05-30 | Hitachi Ltd | 半導体集積回路 |
| US6550020B1 (en) * | 2000-01-10 | 2003-04-15 | International Business Machines Corporation | Method and system for dynamically configuring a central processing unit with multiple processing cores |
| TW504694B (en) * | 2000-01-12 | 2002-10-01 | Hitachi Ltd | Non-volatile semiconductor memory device and semiconductor disk device |
| US6535043B2 (en) * | 2000-05-26 | 2003-03-18 | Lattice Semiconductor Corp | Clock signal selection system, method of generating a clock signal and programmable clock manager including same |
| JP2004512723A (ja) * | 2000-10-16 | 2004-04-22 | シュワルテ ルドルフ | 信号波を検出して処理する方法およびデバイス |
-
2001
- 2001-02-16 JP JP2001040013A patent/JP4786805B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-13 WO PCT/JP2002/001184 patent/WO2002065550A1/ja not_active Application Discontinuation
- 2002-02-13 US US10/467,808 patent/US7711012B2/en not_active Expired - Fee Related
- 2002-02-13 KR KR1020037010778A patent/KR100583344B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100583344B1 (ko) | 2006-05-24 |
| KR20030078923A (ko) | 2003-10-08 |
| US7711012B2 (en) | 2010-05-04 |
| US20040065901A1 (en) | 2004-04-08 |
| WO2002065550A1 (fr) | 2002-08-22 |
| JP2002246544A (ja) | 2002-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4425585B2 (ja) | 分割されたシステムデータバスに連結されるメモリモジュールを具備する半導体メモリシステム | |
| CA2589174C (en) | Joint ic card and wireless transceiver module for mobile communication equipment | |
| CN106972944A (zh) | 车载可配置网关的配置方法 | |
| JP2000311156A (ja) | 再構成可能並列計算機 | |
| CN100362751C (zh) | 具有模式转换电路的双模式移动终端 | |
| JP4786805B2 (ja) | 半導体装置 | |
| US20080247212A1 (en) | Memory system having point-to-point (ptp) and point-to-two-point (pttp) links between devices | |
| JP2006101435A (ja) | 光通信モジュール | |
| CN105763962A (zh) | 光片上网络、光路由器和传输信号的方法 | |
| KR100756094B1 (ko) | 신호 전송 장치 | |
| ES2304535T3 (es) | Interfaz de radio programable. | |
| CN112965926A (zh) | 一种spi接口安全芯片及spi接口电子装置 | |
| CN104520837A (zh) | 递归性多对多网络拓扑 | |
| CN101299640A (zh) | 数据发送装置、接收装置、方法以及数据发送接收系统 | |
| JP7095175B2 (ja) | ソフトウェア無線機 | |
| US7664891B2 (en) | Modular data transfer architecture | |
| JP4758030B2 (ja) | 半導体装置 | |
| KR970011796B1 (ko) | 통신 데이터 처리 장치 | |
| KR100334702B1 (ko) | 다단계 프로토콜 처리 장치 | |
| US7426369B2 (en) | Bluetooth appliance having non-memory programmable identification address storing device and telecommunication method thereof | |
| CN111130644B (zh) | 光构架系统、芯片、电路、器件及电子产品 | |
| US20240213985A1 (en) | Systems And Methods For Configuring Signal Paths In An Interposer Between Integrated Circuits | |
| US20040240467A1 (en) | Data transmission apparatus control method, data transmission apparatus control unit, data transmission apparatus, data transmission apparatus control program, and recording medium containing the program | |
| KR100253012B1 (ko) | 반도체 메모리 장치 | |
| JP3550988B2 (ja) | 論理回路の機能ブロック間通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110714 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |