KR100384777B1 - 메모리 카드용 내장 셀프 테스트 회로 - Google Patents

메모리 카드용 내장 셀프 테스트 회로 Download PDF

Info

Publication number
KR100384777B1
KR100384777B1 KR10-2000-0078321A KR20000078321A KR100384777B1 KR 100384777 B1 KR100384777 B1 KR 100384777B1 KR 20000078321 A KR20000078321 A KR 20000078321A KR 100384777 B1 KR100384777 B1 KR 100384777B1
Authority
KR
South Korea
Prior art keywords
test
mode
memory
built
self
Prior art date
Application number
KR10-2000-0078321A
Other languages
English (en)
Other versions
KR20020049209A (ko
Inventor
이성근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0078321A priority Critical patent/KR100384777B1/ko
Publication of KR20020049209A publication Critical patent/KR20020049209A/ko
Application granted granted Critical
Publication of KR100384777B1 publication Critical patent/KR100384777B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 메모리 카드용 내장 셀프 테스트 회로에 관한 것으로, 내장 셀프 테스트 로직 대신에 제어 회로와 디코딩 회로를 사용하여 칩 면적에는 영향을 주지 않으면서도 테스트 시간을 줄일 수 있다. 이를 위한 본 발명의 메모리 카드용 내장 셀프 테스트 회로는 외부로부터 인가되는 명령어의 수행에 필요한 제어신호들을 생성하는 동작 동작 제어부와, 외부로부터 인가되는 제어신호에 따라 노멀 모드와 테스트 모드를 선택하는 모드 선택 신호를 출력하는 선택 제어부와, 소정 테스트 패턴이 정의되어 있고, 상기 모드 선택 신호에 따라 노멀 모드이면 외부로부터 인가되는 어드레스 신호를 상기 메모리의 번지 지정을 위해 사용하고, 테스트 모드이면 상기 테스트 패턴의 지정을 위해 사용하는 디코딩부와, 상기 모드 선택 신호에 따라 노멀 모드이면 정규 동작을 수행하고, 테스트 모드이면 상기 테스트 패턴에 해당하는 모든 로우/칼럼 라인에 소정 데이터를 기록하는 입/출력 버퍼부를 구비하고 있다.

Description

메모리 카드용 내장 셀프 테스트 회로{A BUILT-IN SELF-TEST CIRCUIT FOR A MEMORY CARD}
본 발명은 메모리 카드용 내장 셀프 테스트(built-in self-test: BIST) 회로에 관한 것으로, 특히 프로그램(program) 가능한 이이피롬(EEPROM), 플레쉬(flash) 메모리등을 내장한 메모리 카드(memory card) 개발시 메모리 신뢰성 테스트(Test)를 위한 메모리 내장 셀프 테스트 회로에 관한 것이다.
도 1은 종래의 메모리 내장 셀프 테스트 회로의 구성도이다. 도 1에 도시되어 있는 바와 같이, 종래의 메모리 내장 셀프 테스트 회로는 메모리 셀부(10), 입/출력 버퍼부(12), 디코더부(14), BIST 부(16)로 구성된다.
BIST 부(16)는 BIST 명령 신호에 의해 주어진 메모리 테스트 패턴(pattern)을 테스트하도록 하는 신호를 디코더부(14)로 출력하고, 테스트한 값을 입력한다.
디코더부(14)는 BIST 부(16)에서 출력된 BIST 신호에 의해 메모리 셀부(10)의 모든 로우 라인과 컬럼 라인을 엑티브시키고, 노멀 동작에서는 입력된 어드레스를 디코딩하여 메모리 셀부(10)의 해당 번지를 지정한다.
입/출력 버퍼부(12)는 BIST 부(16)에서 출력된 BIST 신호에 의해 주어진 테스트 패턴으로 데이타를 출력하고, 노멀 동작에서는 입력된 데이타를 어드레스에 의해 지정된 셀로 전송한다.
칩(Chip)이 명령을 읽어, 그 명령이 내장 셀프 테스트 명령 신호이면 BIST부(16)에서 BIST를 시작하라는 명령을 내린다. 그리고, BIST부(16)는 주어진 메모리 테스트 패턴을 생성하여 순차적으로 메모리를 테스트하여 그 결과값을 돌려주면, 그 결과값으로 어떤 테스트 패턴에서 에러(Error)가 발생했는지를 검출한다.
종래의 메모리 내장 셀프 테스트 회로는 한 번의 명령으로 원하는 메모리 테스트 패턴을 수행하여 그 결과를 확인 할 수 있으므로 아주 편리할 뿐만아니라 테스트 시간(Test Time)을 줄일 수 있다.
그러나, 종래의 메모리 내장 셀프 테스트 회로는 칩(Chip) 노멀(Normal) 동작에서는 사용되지 않는 회로이므로 테스트를 위해 너무 많은 회로가 추가되는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 내장 셀프 테스트 로직(BIST Logic) 대신에 제어(Control) 회로와 디코딩(Decoding) 회로를 사용하여 칩 면적에는 영향을 주지 않으면서도 테스트 시간을 줄인 메모리 내장 셀프 테스트 회로를 제공하는데 있다.
도 1은 종래의 메모리 내장 셀프 테스트 회로의 구성도
도 2는 본 발명에 의한 메모리 내장 셀프 테스트 회로의 구성도
(도면의 주요 부분에 대한 부호의 설명)
10, 110 : 메모리 셀부 12, 120 : 입/출력 버퍼부
14, 140 : 디코더부 16 : BIST부
160 : 동작 제어부 200 : 선택 제어부
상기 목적을 달성하기 위한 본 발명의 메모리 카드용 내장 셀프 테스트 회로는 외부로부터 인가되는 명령어의 수행에 필요한 제어신호들을 생성하는 동작 동작 제어부와, 외부로부터 인가되는 제어신호에 따라 노멀 모드와 테스트 모드를 선택하는 모드 선택 신호를 출력하는 선택 제어부와, 소정 테스트 패턴이 정의되어 있고, 상기 모드 선택 신호에 따라 노멀 모드이면 외부로부터 인가되는 어드레스 신호를 상기 메모리의 번지 지정을 위해 사용하고, 테스트 모드이면 상기 테스트 패턴의 지정을 위해 사용하는 디코딩부와, 상기 모드 선택 신호에 따라 노멀 모드이면 정규 동작을 수행하고, 테스트 모드이면 상기 테스트 패턴에 해당하는 모든 로우/칼럼 라인에 소정 데이터를 기록하는 입/출력 버퍼부를 포함하는 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 1에 도시된 종래의 BIST 부(16)를 사용하지 않을 경우, 일반적으로 라이트(write) 명령을 사용하여 모든 메모리 셀에 값을 기록해야 한다. 예를 들어, 메모리의 모든 셀에 FFh 데이타(8비트)를 기록할 경우, BIST부(16)는 모든 로우 라인(row line)과 컬럼 라인(column line)을 온(on) 시켜 데이타 버스(Date Bus)에 FFh 데이타를 입력시킴으로써 모든 메모리 셀에 FFh 데이타를 한번에 기록 할 수 있다. 만약, BIST부(16)가 없으면 메모리 사이즈(Size)에 해당하는 만큼의 라이트 명령을 수행해야 하는데, 메모리의 사이즈가 클 경우에는 메모리 테스트가 거의 불가능하다.
본 발명에서는 BIST부(16)없이 BIST 기능을 수행하도록 제어 회로를 추가하여 더미 로직(Dummy Logic)을 줄이면서 테스트 시간을 줄였다. 그러면, 첨부된 도면을 참조하여 본 발명의 메모리 내장 셀프 테스트 회로에 대해 설명한다.
도 2는 본 발명에 의한 메모리 내장 셀프 테스트 회로의 구성도이다.
본 발명의 메모리 내장 셀프 테스트 회로는 메모리 셀부(110), 입/출력 버퍼부(120), 디코더부(140), 동작 제어부(160), 선택 제어부(200)로 구성된다.
동작 제어부(160)는 코드(code)에 포함된 라이트 명령을 인식하여 메모리 셀부(110)로 라이트에 필요한 제어 신호를 발생한다.
디코더부(140)는 BIST 동작시 메모리 셀부(110)의 모든 로우 라인과 컬럼 라인을 엑티브시키고, 노멀 동작에서는 입력된 어드레스를 디코딩하여 메모리 셀부(10)의 해당 번지를 지정한다.
입/출력 버퍼부(120)는 BIST 동작시 디코더부(140)에 의해 엑티브된 테스트 패턴으로 데이타를 출력하고, 노멀 동작에서는 입력된 데이타를 어드레스에 의해지정된 셀로 전송한다.
선택 제어부(200)는 라이트 명령 신호에 의해 입/출력 버퍼부(120)와 디코더부(140)가 BIST 동작 또는 노멀 동작을 하도록 제어한다.
본 발명의 메모리 내장 셀프 테스트 회로는 선택 제어부(200)를 사용하여 입/출력 버퍼부(120)와 디코더부(140)가 노멀 모드(Normal Mode)와 BIST 모드를 가지도록 구성하였다.
노멀 모드에서는 주어진 라이트 명령을 그대로 수행한다.
BIST 모드에서는 라이트 명령을 주면서 코드(Code)만 라이트 명령을 인식하도록 사용하고, 어드레스는 8 비트(Bits)를 이용하며 256개의 메모리 테스트 패턴을 수행가능하도록 디코더부(140)를 구성한다. 그리고 입/출력 버퍼부(120)로 입력되는 데이타(data)는 원하는 값을 준다.
예를 들어, 메모리의 모든 셀에 'FFh' 데이타를 기록할때, 코드(Code)에 라이트 명령을 주면 칩은 라이트 명령을 인식하여 동작 제어부(160)에서 메모리 라이트에 필요한 제어 신호를 생성한다. 그리고, 디코더부(140)는 BIST 모드이므로 어드레스는 기존의 메모리 번지를 지정하지 않고, 테스트 패턴으로 인식되어 모든 로우 라인과 컬럼 라인을 온(On) 시킨다. 그리고, 원하는 'FFh' 데이타를 입력하면 모든 메모리 셀에 'FFh' 데이타를 기록할 수 있다.
다른 원하는 테스트 패턴에서도 디코더에 추가로 정의하면 원하는 메모리 테스트 패턴을 모두 수행할 수 있다.
메모리로부터 그 값을 확인할 경우에는 노멀 모드로 그 값을 확인하면 된다.
이와 같은 방법을 사용하면 약간의 로직(Logic)을 디코더부(140)에 추가하여 BIST 기능을 수행할 수 있고, 노멀 검증에 비해 테스트 시간을 줄일 수 있다.
이상에서 설명한 바와 같이, 본 발명의 메모리 내장 셀프 테스트 회로에 의하면, BIST 로직 대신에 동작 제어부(160)와 디코더부(140)를 사용하여 칩의 면적에는 영향을 주지 않으면서도 테스트 시간을 줄일 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (1)

  1. 메모리 카드용 내장 셀프 테스트 회로에 있어서,
    외부로부터 인가되는 명령어의 수행에 필요한 제어신호들을 생성하는 동작 동작 제어부와,
    외부로부터 인가되는 제어신호에 따라 노멀 모드와 테스트 모드를 선택하는 모드 선택 신호를 출력하는 선택 제어부와,
    소정 테스트 패턴이 정의되어 있고, 상기 모드 선택 신호에 따라 노멀 모드이면 외부로부터 인가되는 어드레스 신호를 상기 메모리의 번지 지정을 위해 사용하고, 테스트 모드이면 상기 테스트 패턴의 지정을 위해 사용하는 디코딩부와,
    상기 모드 선택 신호에 따라 노멀 모드이면 정규 동작을 수행하고, 테스트 모드이면 상기 테스트 패턴에 해당하는 모든 로우/칼럼 라인에 소정 데이터를 기록하는 입/출력 버퍼부를
    포함하는 것을 특징으로 하는 내장 셀프 테스트 회로.
KR10-2000-0078321A 2000-12-19 2000-12-19 메모리 카드용 내장 셀프 테스트 회로 KR100384777B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0078321A KR100384777B1 (ko) 2000-12-19 2000-12-19 메모리 카드용 내장 셀프 테스트 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0078321A KR100384777B1 (ko) 2000-12-19 2000-12-19 메모리 카드용 내장 셀프 테스트 회로

Publications (2)

Publication Number Publication Date
KR20020049209A KR20020049209A (ko) 2002-06-26
KR100384777B1 true KR100384777B1 (ko) 2003-05-22

Family

ID=27683182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0078321A KR100384777B1 (ko) 2000-12-19 2000-12-19 메모리 카드용 내장 셀프 테스트 회로

Country Status (1)

Country Link
KR (1) KR100384777B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557225B1 (ko) * 2004-11-04 2006-03-07 삼성전자주식회사 반도체 메모리 장치의 데이터 입/출력 방법 및 이를 위한반도체 메모리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1153897A (ja) * 1997-08-06 1999-02-26 Nec Corp 半導体集積回路
KR19990079785A (ko) * 1998-04-09 1999-11-05 윤종용 내장 자기 테스트 회로
KR20000011182A (ko) * 1998-07-15 2000-02-25 다니구찌 이찌로오, 기타오카 다카시 대규모메모리용비아이에스티회로
KR20000015773U (ko) * 1999-01-16 2000-08-05 김영환 내장형 자체 검사 회로를 내장한 메모리 디바이스

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1153897A (ja) * 1997-08-06 1999-02-26 Nec Corp 半導体集積回路
KR19990079785A (ko) * 1998-04-09 1999-11-05 윤종용 내장 자기 테스트 회로
KR20000011182A (ko) * 1998-07-15 2000-02-25 다니구찌 이찌로오, 기타오카 다카시 대규모메모리용비아이에스티회로
KR20000015773U (ko) * 1999-01-16 2000-08-05 김영환 내장형 자체 검사 회로를 내장한 메모리 디바이스

Also Published As

Publication number Publication date
KR20020049209A (ko) 2002-06-26

Similar Documents

Publication Publication Date Title
JP3693721B2 (ja) フラッシュメモリ内蔵マイクロコンピュータ及びそのテスト方法
US7818516B2 (en) Memory controller, semiconductor memory, and memory system
JP2009099202A (ja) 半導体記憶装置
KR100511047B1 (ko) 반도체 메모리 테스트 방법 및 이를 수행하기 위한 장치,테스트용 반도체 메모리
US7110305B2 (en) Nonvolatile semiconductor memory device for outputting a status signal having an output data width wider than an input data width
KR100384777B1 (ko) 메모리 카드용 내장 셀프 테스트 회로
KR100242453B1 (ko) 반도체 장치
US20110296086A1 (en) Flash memory having test mode function and connection test method for flash memory
KR20050055167A (ko) 단일 버퍼 선택 입력 단자를 가지는 반도체 메모리 및반도체 메모리 테스트 방법
KR100793221B1 (ko) 반도체 장치 및 그 시험 방법
JP4083474B2 (ja) メモリ装置の制御方法およびそのプログラムならびに記録媒体
JP2007179731A (ja) メモリロジック複合半導体装置及びメモリテスト方法
US6798708B2 (en) Memory controller and serial memory
KR20050031960A (ko) 반도체 장치 및 그 시험 방법
EP0508829A1 (en) IC card
JP3642420B2 (ja) 半導体装置
KR100943138B1 (ko) 불휘발성 메모리 소자의 동작 방법
KR20040002116A (ko) 반도체 테스트 회로
KR100425217B1 (ko) 저전압 검출 블록의 테스트 회로
KR20020017279A (ko) 플래쉬 메모리가 내장된 원칩 마이크로 콘트롤러 유닛
JP2002352599A (ja) 半導体集積回路
JP2007080515A (ja) 半導体記憶装置
JPWO2006003704A1 (ja) メモリシステム、およびその試験方法
JP2001307500A (ja) 組込み型自己試験回路
JP2006139878A (ja) メモリテスト回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee