TW306028B - - Google Patents
Download PDFInfo
- Publication number
- TW306028B TW306028B TW085103437A TW85103437A TW306028B TW 306028 B TW306028 B TW 306028B TW 085103437 A TW085103437 A TW 085103437A TW 85103437 A TW85103437 A TW 85103437A TW 306028 B TW306028 B TW 306028B
- Authority
- TW
- Taiwan
- Prior art keywords
- base
- layer
- diffusion source
- patent application
- base connection
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 230000004888 barrier function Effects 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 20
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 239000005368 silicate glass Substances 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- 239000005388 borosilicate glass Substances 0.000 claims description 5
- 239000005360 phosphosilicate glass Substances 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 238000005036 potential barrier Methods 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 241000270295 Serpentes Species 0.000 claims 1
- 239000011521 glass Substances 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 239000002019 doping agent Substances 0.000 description 12
- 238000012545 processing Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000004575 stone Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000002079 cooperative effect Effects 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
經濟部中央標準局員工消費合作杜印製 306028 A7 _ B7 五、發明説明(1 ) 本關申請案之相互參照 下列共同讓渡之專利申請案經予參考併入本案: 案號 申請日期名稱 (TI-19243) 1995年1月9日 A High Speed Bipolar Transistor Using A Patterned Etch Stop and Diffusion Source 發明之領域 本發明係概括關於半導體結構及方法,尤指雙極性電晶 體。 發明之背景 雙極性電晶體(BJT)常用於半導體裝置,特别是供高速 操作及大驅動電流應用。圖i中示一種雙多晶矽BJT 1〇。 供BJT 10之區域被場氧化物12所隔離。集電極14爲一種電 導型之輕度掺雜外延層,並且基極部位由相反電導型之摻 雜部位16及18所形成。摻雜部位16稱作本徵基極部位,而 部位18爲非本徵基極部位。基極電極2〇包含一第一摻雜多 晶矽層。射極部位22爲一與集電極相同電導型之摻雜部位 ,並且位於本徵基極部位16以内。射極電極24係以一第二 摻雜多晶矽層所完成。氧化物部位26及基極射極隔片邡使 射極電極24輿基極電極20隔離。雙多晶矽BJT具有優於單 多晶矽B J T之較低基極電阻及降低非本徵電容之優點然 而此項優點爲增加諸如與自有源裝置區域蝕刻多晶矽,及 自高摻雜多晶石夕擴散源向外擴散基極直接掺雜部位關連之 方法複雜性所獲得。 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公着) (請先閱讀背面之注意事項再填商本頁) 裝. -se 306028 A7 B7 鰱濟部中夬榡隼局員工消費合作社印製 i、發明説明(2 ) 圖1之BJT—般爲在矽有源區域(集電極14 )及場氧化 物12上面形成摻雜多晶矽層及氧化物層所形成。然後如圈 2中所示蚀刻多晶石夕及氧化物層,以形成基極電極2〇。然 而,因爲直接在石夕有源區域上面蝕刻多晶石夕,故發生過度 触刻及除掉♦干石夕有源區域14。此係由於難以就石夕選擇性 蝕刻多晶矽。這導致一種非平面有源裝置區域。過度蝕刻 之量難以控制,弓丨起表面粗糖,並在表面引起缺陷及雜質 〇 請參照國3 ’非本徵基極部位18自第一多晶石夕層(基極 電極20)擴散。基極連接(非本徵及本徵基極部位間之連 接)係藉自基極電極20向外擴散所完成。然後植入本徵基 核部位16,並形成基極射極隔片28。供低電阻基極連接之 擴散長度隨過度蝕刻而變化。"過度連接"之基極減低射極 基極結點之擊穿電壓,_’低度連接"之基極則增加非本徵基 搞之電阻。再者,必須調節基極電極之薄片電阻,以控制 非本徵基極部位18之深度。該過程繼續形成第二捧雜多晶 你層,以形成射極電極24,並自射電極24擴散摻雜物,以 形成射極部位22。 目前必須使雙多晶矽BJT之優點對上述之過程複雜性得 到平衡。因之,需要一種形成BJT,降低過程複雜性之方 發明之概述 本案揭示一種雙極性電晶體,及一種形成該電晶體之方 法。在集電極之一部份上面形成一基極連接擴散源層。基 本紙張尺度適用中國國家標準(CNs ) Α4规格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) •裝· -丁 _ 、·=β 線 A7 306028 五、發明説明(3 ) 極連接擴散源層包含一種能用作摻雜物源極,並能就矽予 以選擇性蚀刻之材料。在基極連接擴散源層之上面形成一 位障層’以在隨後處理時保護此基極連接擴散源層。在位 障層及基極連接擴散源層之至少一端部上面形成一基極電 極’並且除去位障層及下面基極連接擴散源層之露出部份 。因爲可除去之基極連接擴散源層相對於集電極部位(亦 即石夕)選擇性改變,故避免對此區域(諸如自較少選擇性 多晶發蚀刻所產生者)之損壤。一非本徵基極部位自基極 電極擴散’並且一基極連接部位自基極連接擴散源層擴散 。然後可繼續處理’以形成一本徵基極部位,射極部位’ 及射極電極。 本發明之一項優點爲提供一種形成雙極性電晶體之方法 ’其保護基極連接擴散源層,以防處理期間之損壞及過度 姓刻。 本發明之另一優點爲提供一種形成雙極性電晶體之方法 ,其使用一受位障層保護之基極連接擴散源層,消除射 極多晶矽部份蝕刻期間之過度蝕刻及損壞。 精於此項技藝者參照詳細説明,配合附圖,將會明白此 等及其他諸多優點。 附圔之簡要説明 在附圖中: 圖1爲一種先前技藝BJT之剖面圖; 圖2〜3爲圖1之先前技藝BJT,在不同製造階段之剖面 圖, 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公嫠) (請先閱讀背面之注意事項再填寫本頁) 裝. 經濟部中央標準局員工消費合作杜印製 經濟部中央樣準局員工消費合作,社印製 Α7 Β7 五、發明説明(4 ) 圖4爲根據本發明之BJT之剖面圖;以及 圖5〜9爲圖4之BJT,在不同製造階段之剖面圖。 在不同之諸圖中,除非另外指明,對應之數字及符號指 對應之部份。 較佳實施例之詳細説明 本發明現將配合一種使用出❽^^法所形成之雙多晶石夕 雙極性電晶體(BJT)予以説明。猜於此項技藝者將會明白 ,本發明也可應用於其他BiCMOS法及裝置,以及應,用於雙 極性方法及裝置。 圏4中示一根據本發明之BJT 1〇〇。場絶緣部位104使 BJT 100與其他裝置(未示),諸如其他8几,M〇s電晶體, 二極管及電阻器等絶緣。部位102爲集電極部位。很多適 當之集電極部位爲此項技藝上所熟知知者。例如,集電極 部位102可含一埋入集電極及一輕摻雜外延層,諸如在 1990年9月18日所授予,並讓渡予Texas Instruments, Inc.之美國專利4,958,213號中所説明者。 基極部位106由一本徵基極部位108,一非本徵基極部位 110,及一基極連接部位112所構成。本徵基極部位108爲 射極部位所位於其内之部位。非本徵基極部位110提供一 區域供連接至基極部位106。基極連接部位]12在非本徵與 本徵基極部位(110,108)之間提供低電阻連接。本徵,非 本徵,及基極連接部位(108,110,及112)均具有相同 之電導型。例如,如果禁電極部位102爲η型,則基極部 位108, 11〇,及Π2爲ρ型。要不然,如果禁電極部位102 本紙張尺度適财關CNs) Μ雜(2丨GX297公釐 (請先聞讀背面之注意事項再填寫本頁) ( 裝. 經濟部中央棣準局員工消費合作杜印製 A7 B7 五、發明説明(5 ) 爲p型,則基極部位108, 110,及112爲η型。 基極電極114包含捧雜多晶石夕,並且連接至非本徵基極 部位110。基極電極114爲供形成非本徵基極部位11〇之掺 雜物源。因此,就NPn BJT而言,基極電極114爲摻雜ρ型 。或則,就PNP BJT言,基極電極Π4爲摻雜η型。基極電 極114之摻雜予以調整,以提供希望之電導供基極電極。 對照而言,先前技藝技術要求依據提供低電阻連接部位而 調整基極電極之掺雜。因爲基極電極114不是供基極連接 部位112之摻雜物源,故基極電極之摻雜物濃度與基極連 接部位112之電阻率不具有關連。 基極連接擴散源層118位於基極電極114之端部下面,並 爲供基極連接部位112之掺雜物源。層118包含一種能作用 如供π型及/或ρ型掺雜物之摻雜物源,並可就發予以選 擇性蝕刻之材料。其也應與習知之半導體處理相容。實例 包括矽酸鹽玻璃,諸如硼矽酸鹽玻璃及硼矽酸鹽玻璃 (BSG)及磷矽酸鹽玻璃(PSG),以及矽鍺(SiGe)。 一位障層119在基極連接擴散源層118輿基極電極114之 間位於層Π8之上表面上,以在處理期間保護層118。處理 步驟諸如除去光敏抗蝕劑掩蔽層(亦即"細條")及清除, 可能導致損壞基極連接擴散源層118。位障層119也有助在 形成基極電極114前防止暴露至空氣及水汽,而藉以保持 基極連接擴散源層118之穩定性。位障層119可例如包含二 氧化矽或氮化矽。在較佳實施例使用氮化矽。 基極射極隔片120在射極部位126之末端與本徵基極部位 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) --------! (請先閲讀背面之注意事項再填寫本頁) 訂 線 A7 B7 五、發明説明(6 ) 專利申請案第85]()3437號 ROC Patent ΛρρΙη. No.85103437 修正之中文説明書第8頁-附件一 Amended Pa^c 8 of Chinese Snorifiral inn - Enel I (民运恥年3月$曰送呈) '~~~~ (Submiltcd on March , 1997) 1 08之末端間提供間隔。另外,基極射極隔片]2〇與電介質 層122之組合使射極電極124及基極電極1丨4隔離,射極電 極]24較佳爲包含#雜多晶發,並爲供射接部位】2(5之捧雜 物源。射極電極124具有基極電極114之相反電導性。 圖5例示一在形成集電極部位102及場絶緣部位;1〇4後之. 半導體主體〗〇1。禁電極部位102可如此項技藝上所熟知, 包含一埋入層,一外延層及一深計集電極凹溝。現將説明 根據本發明之BJT 100形成爲圖5之結構。 請參照圖6,在圖5之結構上面將基極連接擴散源層 118敷著至厚度約爲500埃。如以上所討論,基極連接擴散 源層118包含一種材料,其可就矽予以選擇性蝕刻,並且 其可作用如一摻雜物源供稍後在過程中所將形成之基極連 接部位。層1]8爲絶緣或爲導電並不重要。基極連接擴散 源層118較佳爲在敷著後在原位置摻雜或植入摻雜。例如 ,基極連接擴散源層可包含BSG,PS(;,或摻雜SiGe。基極 連接·擴散源層]18之摻雜物濃度,由隨後所形成之基極連 接部位之希望電阻所決定。 其次,在基極連接擴散源層U8上面敷著一位障層】丨^至 厚度在100-500埃之範圍,一般約爲3〇〇埃。位障層1]9包 含-種在隨後處理步料如清岐練抗歸m除期^, 將會保護層m之材料。此等過程步驟可使層118變薄至較 不有敫之厚度,否則將使該層受損。位障層119也有助防止在 形成基極電極前所可能發生之暴·露至空氣及水汽,而猝以 保持層]18之穩定性。位障層119可較佳爲包含—種電^質 _____- 8 - (⑽〉Α4^77π) χ^·^~Ϊ----——___
(請先閱讀背而之注意事項再填寫本FC - -° 經濟部中央標嗥局員工消費合作社印製 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(7 ) ^-一― 諸如二氧化矽成氮化矽。 層Π8及119然後作成圖案,並例如使用射極阐案之加大 複製品予以蝕刻。層118之希望蝕刻化學作用對矽具有高 度選擇性。精於此項技藝者參照詳細説明,將會明白適當 之蝕刻化學作用。因爲位障層Π9之蝕刻停止於層118,二 在蝕刻之該部份不需要對妙之選擇性。 其次,一第一層多晶矽及一共聚電介質分别敷著至厚度 約爲2千埃及3千埃。第一層多晶石夕可在敷著後在原位置 掺雜或植入摻雜,以便可自其形成低電阻基極電極114。 然後如闺7中所示,蚀刻第一層多晶石夕及共衆電介質以 形成基極電極114及射極窗。共聚電介質蝕刻停止於多晶 矽,並且多晶矽蝕刻停止於基極連接擴散源層118。因此 ,有源區域受到保護,以防過度蝕刻及晶體損壤。如圖7 中所不,基極電極114重疊位障層Π9及基極連接擴散源層 U8足末端。重疊之量依設計而變,但可约爲0,2微米。供 層及119之圖案可在一侧或多側重疊場氧化物1(M,以 编小裝置面積。這在少於四側留下觸點至基極部位。 然後如阖8中所示,除去位障層119及下面之基極連接 擴散源層118之露出部份。例如,可使用選擇性乾蝕刻。 不過’餘刻對矽具有高度選擇性。因此,避免對有源區域 工損壞’諸如自矽直接蝕刻除掉多晶矽所見者。繼之爲 退火循環。退火用以增長屏蔽氧化物130,同時使非本徵 基極部位11〇自基極電極114擴散,及使基極連接部位112 自基極連接擴散源層118之其餘部份擴散。圖9中示此情 -9 - 本紙張尺度適用中國國家樣準(CNS ) Α4規格(21QX297公楚) (請先閲讀背面之注意事項再填寫本頁} 裝· νπ A7 B7 五、發明説明(8 ) 形。因爲基極連接部位112係自基極連接擴散源層U8所擴 散’故調整基極連接擴散源層之摻雜物濃度,提供低電阻 基極連接部位112,而不影響基極電極Π4之電阻。在介面 之表面摻雜物濃度較佳約爲5E19/立方厘米。 處理以習知方式繼續,以完成圖4之結構。通過屏蔌氧 化物130植入本徵基極部位1〇8並予擴散。然後形成基極射 極隔片120 ’使隨後所形成之射極部位邊緣與本徵基極部 位邊緣隔開。基極射極隔片120可例如包含二氧化带。然 後敷著第二層多晶梦132至厚度约爲2.&f^。多晶發層132 可在敷著後在原位置摻雜或植入摻雜。最後,將第二多晶 石夕層作成圖案並予蝕刻,以形成基極電極124,並在第二 多晶矽蝕刻前或其後,使射極部位126自第二多晶矽層/ 射極電極擴散。 雖然本發明業經參照例證性實施例予以説明,但此項説 不意爲以限制性意義予以闞釋。精於此項技藝者參照該説 明’將會明白例證性實施例之各種修改及組合,以及本發 明之其他實施例。因此後附之申請專利範圍意爲包含任何 此等修改或實施例。 (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 線- 經濟部中央橾準局員工消費合作社印製 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐)
Claims (1)
- 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 π、申請專利範圍 ι —種形成雙極性電晶鱧之方法,包含下列步驟: 形成一集電極部位; 在該集電極部位之一部份上面形成一基極連接擴源層 » 在該基極連接擴散源層上面形成一位障層; 形成一基極電極覆蓋該位障層及基極連接擴散源層之 至少一端部; 除了該至少一端部外,除去該位障層及基極連接擴散 源層,以及 使一非本徵基極部位自上述基極電極擴散,及使一基 極連接部位自上述基極連接層之至少一端部擴散。 2.根據申請專利範園第1項之方法,其中上述基極連接擴 散源層包含一種石夕酸里玻璃。 3·根據申請專利範園第1項之方法,其中上述基極連接擴 散源層包含堋矽酸鹽玻璃。 4. 根據申請專利範圍第1項之方法,其中上述基極連接擴 散源層包含磷矽酸鹽玻璃。 5. 根據申請專利範圍第1項之方法,其中上述基極連接擴 散源層包含發-錄。 6. 根據申請專利範園第1項之方法,其中形成上述基極電 極之步棵包含下列步骤: 在上逑集電極部位及位障層上面敷著一第一層多晶矽 ;以及 钱刻該第一層多晶矽,以形成上述基極電極,其中上 -11 - 本紙張尺錢财關家^7^7^見格(21〇x赠) (請先閲讀背面之注項再填寫本頁) -裝· •-訂 8 8 8 8 ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 述位障層作用如一蝕刻阻擋物。 7. 根據申請專利範圍第6項之方法,另包含下列步驟: 在上述第一層多晶矽上面形成一電介質層;以及 蝕刻該電介質層,以在蚀刻該第一層多晶矽之步驟前 ,除去基極連接擴散源層上面之電介質層之一部份。 8. 根據申請專利範園第1項之方法,另包含下列步驟: 植入'本徵基極部位; 在該本徵基極部位上面形成一射極電極;以夂 在該本徵基極部位内形成一射極部位。 9. 一種形成一雙多晶矽雙極性電晶體之方法,包含下列步 驟: 形成一集電極部位; 在該集電極部位之第一部位上面形成一基極連接擴散 源層; 在該基極連接擴散源層上面形成一位障層; 在該集電極部位及位障層上面敷著第一層多晶矽; 蝕刻該第一層多晶矽,以形成一基極電極覆蓋該位障 層及基極連接擴散源層之至少一端部,其中該位障層作 用如一蝕刻阻擋物; 除了該至少一端部外,除去該位障層及基極連接擴散 源層,以使集電極部位之一第二部份露出,該第二部份 在第一部份以内;以及 使一非本徵基極部位自上述基極電極擴散,及使一基 極連接部位自上述基極連接層之至少一端部擴散。 (請先閱讀背面之注意事項再填寫本頁) 裝. ,'ιτ 線 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 306028 S D8 _ 六、申請專利範圍 10.根據申請專利範圍第9項之方法,另包含下列步驟·· 將一本徵基極部位植入上述集電極之第二部份; 靠近上述基極電極形成一基極射極隔片; 在上述本徵基極部位及基極射極隔片上面形成一射極 電極;以及 在上述本徵基極部位内形成一射極部位。 Π.根據申請專利範園第9項之方法,其中上述基極連接 擴散源層包含一種梦酸鹽破璃。 12. 根據申請專利範圍第9項之方法,其中上述基極連接 擴散源層包含硼矽酸鹽玻璃。 13. 根據申請專利範園第9項之方法,其中上述基極連接 擴散源層包含磷矽酸鹽玻璃。 14. 根據申請專利範圍第9項之方法,其中上述基極連接 擴散源層包含矽一鍺。 15. —種雙極性電晶體包含: 一集電極部位; 一在該集電極部位内之本徵基極部位; 一在該集電極部位内之非本徵基極部位; 經濟部中央標準局員工消費合作社印袋 一在該集電極部位内,在該本徵基極部位與非本徵基 極部位中間之基極連接部位; 一在該基極連接部位上面之基極連接擴散源層; 一在該基極連接擴散源層上面之位障層; 一覆蓋該位障層及非本徵基極層之基極電極;以及 一在該本徵基極部位内之射極部位。 本紙張尺度適用中國國家標準(CNS > A4規格(21〇X297公釐) A8 B8 C8 D8 六、申請專利範圍 16. 根據申請專利範圍第15項之雙極性電晶體,其中上述 基極連接擴散源層包含一種矽酸鹽玻璃。 17. 根據申請專利範圍第15項之雙極性電晶體,其中上述 基極連接擴散源層包含堋矽酸鹽玻璃。 18. 根據申請專利範圍第15項之雙極性電晶體,其中上述 基極連接擴散源層包含磷矽酸鹽玻璃。 19. 根據申請專利範圍第15項之雙極性電晶體,其中上述 基極連接擴散源層包含矽一鍺。 20. 根據申請專利範圍第15項之雙極性電晶體,其中該雙 極電晶體包含二層多晶矽。 — I I I - I - - - —---命--1 訂------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -14 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/392,597 US5593905A (en) | 1995-02-23 | 1995-02-23 | Method of forming stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link |
Publications (1)
Publication Number | Publication Date |
---|---|
TW306028B true TW306028B (zh) | 1997-05-21 |
Family
ID=23551251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085103437A TW306028B (zh) | 1995-02-23 | 1996-03-22 |
Country Status (5)
Country | Link |
---|---|
US (2) | US5593905A (zh) |
EP (1) | EP0729177A3 (zh) |
JP (1) | JPH08250511A (zh) |
KR (1) | KR100371077B1 (zh) |
TW (1) | TW306028B (zh) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69427913T2 (de) * | 1994-10-28 | 2002-04-04 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Bipolarer Hochfrequenztransistor und Verfahren zur Herstellung |
US5592017A (en) * | 1995-03-23 | 1997-01-07 | Texas Instruments Incorporated | Self-aligned double poly BJT using sige spacers as extrinsic base contacts |
KR0182000B1 (ko) * | 1995-12-28 | 1999-04-15 | 김광호 | 바이폴라 트랜지스터의 제조방법 |
EP0812470B1 (en) * | 1995-12-28 | 2003-03-19 | Koninklijke Philips Electronics N.V. | A method of manufacturing a self-aligned vertical bipolar transistor on an soi |
US5760458A (en) * | 1996-10-22 | 1998-06-02 | Foveonics, Inc. | Bipolar-based active pixel sensor cell with poly contact and increased capacitive coupling to the base region |
US5786623A (en) * | 1996-10-22 | 1998-07-28 | Foveonics, Inc. | Bipolar-based active pixel sensor cell with metal contact and increased capacitive coupling to the base region |
JP3409618B2 (ja) * | 1996-12-26 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
US6391067B2 (en) | 1997-02-04 | 2002-05-21 | Canon Kabushiki Kaisha | Wafer processing apparatus and method, wafer convey robot, semiconductor substrate fabrication method, and semiconductor fabrication apparatus |
FR2764733B1 (fr) * | 1997-06-11 | 2003-11-14 | Commissariat Energie Atomique | Transistor hyperfrequence a structure quasi-autoalignee et son procede de fabrication |
IT1301729B1 (it) * | 1998-06-16 | 2000-07-07 | St Microelectronics Srl | Processo per il drogaggio selettivo di una fetta di materialesemiconduttore mediante impiantazione ionica. |
US5869380A (en) * | 1998-07-06 | 1999-02-09 | Industrial Technology Research Institute | Method for forming a bipolar junction transistor |
DE19845790B4 (de) * | 1998-09-21 | 2008-12-04 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Verfahren zur naßchemischen Abdünnung von Si-Schichten im aktiven Emittergebiet eines Bipolartransistors |
US6239477B1 (en) * | 1998-10-07 | 2001-05-29 | Texas Instruments Incorporated | Self-aligned transistor contact for epitaxial layers |
DE19859087A1 (de) | 1998-12-10 | 2000-06-15 | Arnold & Richter Kg | Verfahren zur Trennung von auf Medien wie Laufbildfilmen, Videobändern o. dgl. gespeicherten Bildfolgen in Einzelsequenzen |
US6194280B1 (en) * | 1998-12-18 | 2001-02-27 | Texas Instruments Incorporated | Method for forming a self-aligned BJT emitter contact |
US6180478B1 (en) | 1999-04-19 | 2001-01-30 | Industrial Technology Research Institute | Fabrication process for a single polysilicon layer, bipolar junction transistor featuring reduced junction capacitance |
SE517833C2 (sv) * | 1999-11-26 | 2002-07-23 | Ericsson Telefon Ab L M | Metod vid tillverkning av en bipolär kiseltransistor för att bilda basområden och öppna ett emitterfönster samt bipolär kiseltransistor tillverkad enligt metoden |
FR2805923B1 (fr) * | 2000-03-06 | 2002-05-24 | St Microelectronics Sa | Procede de fabrication d'un transistor bipolaire double- polysilicium auto-aligne |
ATE544176T1 (de) * | 2001-07-18 | 2012-02-15 | Infineon Technologies Ag | Selektives basisätzen |
US6518111B1 (en) | 2001-12-20 | 2003-02-11 | Texas Instruments Incorporated | Method for manufacturing and structure of semiconductor device with dielectric diffusion source and CMOS integration |
US6586818B1 (en) | 2002-03-08 | 2003-07-01 | International Business Machines Corporation | Self-aligned silicon germanium heterojunction bipolar transistor device with electrostatic discharge crevice cover for salicide displacement |
KR100437494B1 (ko) * | 2002-03-25 | 2004-06-25 | 주식회사 케이이씨 | 트랜지스터 및 그 제조 방법 |
SE522916C2 (sv) * | 2002-05-08 | 2004-03-16 | Ericsson Telefon Ab L M | Förfarande för att formera basområden och emitterfönster i bipolära kiseltransistorer |
US6869854B2 (en) * | 2002-07-18 | 2005-03-22 | International Business Machines Corporation | Diffused extrinsic base and method for fabrication |
DE10329664B4 (de) * | 2003-07-01 | 2005-11-17 | Infineon Technologies Ag | Verfahren zum Kontaktieren einer aktiven Region eines elektronischen Bauelements und elektronisches Bauelement |
US7341920B2 (en) * | 2005-07-06 | 2008-03-11 | International Business Machines Corporation | Method for forming a bipolar transistor device with self-aligned raised extrinsic base |
US20130001657A1 (en) * | 2011-06-30 | 2013-01-03 | International Business Machines Corporation | Self-aligned iii-v mosfet diffusion regions and silicide-like alloy contact |
CN107104041A (zh) * | 2016-02-23 | 2017-08-29 | 北大方正集团有限公司 | 射频三极管的制备方法和射频三极管 |
US11404540B2 (en) | 2019-10-01 | 2022-08-02 | Analog Devices International Unlimited Company | Bipolar junction transistor, and a method of forming a collector for a bipolar junction transistor |
US11355585B2 (en) | 2019-10-01 | 2022-06-07 | Analog Devices International Unlimited Company | Bipolar junction transistor, and a method of forming a charge control structure for a bipolar junction transistor |
US11563084B2 (en) | 2019-10-01 | 2023-01-24 | Analog Devices International Unlimited Company | Bipolar junction transistor, and a method of forming an emitter for a bipolar junction transistor |
EP4398310A1 (en) * | 2023-01-06 | 2024-07-10 | Nxp B.V. | A method of manufacturing a silicon bipolar junction transistor, and a bjt |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61164262A (ja) * | 1985-01-17 | 1986-07-24 | Toshiba Corp | 半導体装置 |
US4693782A (en) * | 1985-09-06 | 1987-09-15 | Matsushita Electric Industrial Co., Ltd. | Fabrication method of semiconductor device |
JPH025428A (ja) * | 1988-06-24 | 1990-01-10 | Hitachi Ltd | 半導体装置の製造方法 |
JPH027529A (ja) * | 1988-06-27 | 1990-01-11 | Nec Corp | バイポーラトランジスタ及びその製造方法 |
JPH0744186B2 (ja) * | 1989-03-13 | 1995-05-15 | 株式会社東芝 | 半導体装置の製造方法 |
JPH02283032A (ja) * | 1989-04-24 | 1990-11-20 | Nec Corp | 縦型バイポーラトランジスタ |
JPH0388336A (ja) * | 1989-08-31 | 1991-04-12 | Nec Corp | バイポーラトランジスタの製造方法 |
US4960726A (en) * | 1989-10-19 | 1990-10-02 | International Business Machines Corporation | BiCMOS process |
US5037768A (en) * | 1990-02-12 | 1991-08-06 | Motorola, Inc. | Method of fabricating a double polysilicon bipolar transistor which is compatible with a method of fabricating CMOS transistors |
US5374846A (en) * | 1990-08-31 | 1994-12-20 | Nec Corporation | Bipolar transistor with a particular base and collector regions |
JP3127455B2 (ja) * | 1990-08-31 | 2001-01-22 | ソニー株式会社 | 半導体装置の製法 |
US5279976A (en) * | 1991-05-03 | 1994-01-18 | Motorola, Inc. | Method for fabricating a semiconductor device having a shallow doped region |
JPH04373133A (ja) * | 1991-06-24 | 1992-12-25 | Hitachi Ltd | 半導体装置 |
US5302535A (en) * | 1991-09-20 | 1994-04-12 | Nec Corporation | Method of manufacturing high speed bipolar transistor |
JP3132101B2 (ja) * | 1991-11-20 | 2001-02-05 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH05304153A (ja) * | 1992-04-28 | 1993-11-16 | Hitachi Ltd | 半導体装置 |
US5234846A (en) * | 1992-04-30 | 1993-08-10 | International Business Machines Corporation | Method of making bipolar transistor with reduced topography |
US5242847A (en) * | 1992-07-27 | 1993-09-07 | North Carolina State University At Raleigh | Selective deposition of doped silion-germanium alloy on semiconductor substrate |
JP3022689B2 (ja) * | 1992-08-31 | 2000-03-21 | 日本電気株式会社 | バイポーラトランジスタの製造方法 |
US5342794A (en) * | 1992-09-10 | 1994-08-30 | Vlsi Technology, Inc. | Method for forming laterally graded deposit-type emitter for bipolar transistor |
JPH0697185A (ja) * | 1992-09-17 | 1994-04-08 | Hitachi Ltd | 半導体装置 |
US5322805A (en) * | 1992-10-16 | 1994-06-21 | Ncr Corporation | Method for forming a bipolar emitter using doped SOG |
JP3343968B2 (ja) * | 1992-12-14 | 2002-11-11 | ソニー株式会社 | バイポーラ型半導体装置およびその製造方法 |
-
1995
- 1995-02-23 US US08/392,597 patent/US5593905A/en not_active Expired - Lifetime
- 1995-06-07 US US08/473,865 patent/US5502330A/en not_active Expired - Lifetime
-
1996
- 1996-02-21 EP EP96102585A patent/EP0729177A3/en not_active Ceased
- 1996-02-22 JP JP8035134A patent/JPH08250511A/ja active Pending
- 1996-02-22 KR KR1019960004126A patent/KR100371077B1/ko not_active IP Right Cessation
- 1996-03-22 TW TW085103437A patent/TW306028B/zh active
Also Published As
Publication number | Publication date |
---|---|
EP0729177A2 (en) | 1996-08-28 |
US5502330A (en) | 1996-03-26 |
KR960032765A (ko) | 1996-09-17 |
KR100371077B1 (ko) | 2003-06-19 |
US5593905A (en) | 1997-01-14 |
JPH08250511A (ja) | 1996-09-27 |
EP0729177A3 (en) | 1998-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW306028B (zh) | ||
US7338875B2 (en) | Method of fabricating a semiconductor device having a toroidal-like junction | |
TW297928B (zh) | ||
US5298786A (en) | SOI lateral bipolar transistor with edge-strapped base contact and method of fabricating same | |
TW317016B (zh) | ||
JPS63502633A (ja) | 積層mos装置のための製造方法 | |
TW309637B (zh) | ||
JPH08148649A (ja) | 半導体装置の製造方法 | |
US20060246637A1 (en) | Sidewall gate thin-film transistor | |
EP1307914B1 (en) | Novel frontside contact to substrate of soi device | |
TW455988B (en) | Method of manufacturing semiconductor device | |
TW462075B (en) | Method of manufacturing a semiconductor device comprising a bipolar transistor and a capacitor | |
TW554508B (en) | Stepped collector implant and method for fabrication | |
TW522507B (en) | Manufacturing method of semiconductor having trenched capacitor | |
TW512432B (en) | Method to produce bipolar transistors integrated in BiCMOS-circuit | |
JP2001110892A (ja) | 半導体基板に形成された絶縁材領域を有する半導体デバイスおよびデバイス製造方法 | |
JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
JP3099419B2 (ja) | 半導体装置の製造方法 | |
JPH0136257B2 (zh) | ||
JPS5948957A (ja) | 半導体装置およびその製造方法 | |
KR0152546B1 (ko) | 바이폴라 트랜지스터 및 그의 제조방법 | |
JPH0640567B2 (ja) | 半導体装置の製造方法 | |
KR970053006A (ko) | 바이폴라 트랜지스터의 제조방법 | |
JPH05160143A (ja) | 半導体装置の製造方法 | |
JPH09167840A (ja) | 半導体装置の製造方法 |