JPH08250511A - パターン化されたベース結合をもつ二重ポリシリコンバイポーラトランジスタのための積み重ねられた障壁−拡散源およびエッチング障害物 - Google Patents

パターン化されたベース結合をもつ二重ポリシリコンバイポーラトランジスタのための積み重ねられた障壁−拡散源およびエッチング障害物

Info

Publication number
JPH08250511A
JPH08250511A JP8035134A JP3513496A JPH08250511A JP H08250511 A JPH08250511 A JP H08250511A JP 8035134 A JP8035134 A JP 8035134A JP 3513496 A JP3513496 A JP 3513496A JP H08250511 A JPH08250511 A JP H08250511A
Authority
JP
Japan
Prior art keywords
base
layer
region
diffusion source
base link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8035134A
Other languages
English (en)
Inventor
F Scott Johnson
ジョンソン エフ．スコット
Kelly Taylor
テイラー ケリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH08250511A publication Critical patent/JPH08250511A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ベースリンクを持つ二重ポリシリコンバイポ
ーラトランジスタを簡単な処理工程で作ることのできる
ようにする。 【解決手段】 コレクタ領域の部分を覆うベースリンク
拡散源層を形成し，ベースリンク拡散源層を覆うエッチ
ングに対する障壁層を形成し，障壁層と該ベースリンク
拡散源層の少なくとも一端部を覆うベース電極層を形成
し，少なくともその一端部を除いて障壁層とベース拡散
源層を除去し，ベース電極から外部ベース領域を形成す
るとともに該ベースリンク層の少なくとも一端部からベ
ースリンク領域を拡散する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，概略的には半導体
構造および処理に関し，より特定的にはバイポーラトラ
ンジスタに関する。
【０００２】
【従来の技術】バイポーラトランジスタ（ＢＪＴ）は，
特に高速動作および大駆動電流利用の半導体装置として
一般的に使用されている。図７に二重ポリシリコンＢＪ
Ｔ１０が示されている。ＢＪＴ１０の領域はフィールド
酸化膜１２により分離されている。コレクタ１４は一導
電型の軽度にドープされたエピタキシャル層であり，ベ
ース領域は反対導電型のドープ領域１６と１８により形
成される。ドープ領域１６は内部ベース領域と称され，
領域１８は外部ベース領域である。外部ベース領域１８
はベース領域に接続するための面積を備えている。ベー
ス電極２０は第１のドープされたポリシリコン層により
構成される。エミッタ領域２２はコレクタと同じ導電型
のドープ領域であり，内部ベース領域１６の内側に位置
する。エミッタ電極２４は第２のドープされたポリシリ
コン層により達成される。酸化物領域２６とベース−エ
ミッタスペーサ２８はエミッタ電極２４をベース電極２
０から分離する。二重ポリシリコンＢＪＴはより低いベ
ース抵抗と外部的なキャパシタンスが削減される点で単
一ポリシリコンＢＪＴより一層優れるという利点を持
つ。しかしながら，その利点は，活性装置領域からポリ
シリコンをエッチングすることおよび高度にドープされ
たポリシリコン拡散源からのベースリンクのドープ領域
への外部拡散のような複雑な処理が付け加えられること
を是認することにより得られるものである。
【０００３】図７のＢＪＴは代表的には，シリコンの活
性領域（コレクタ１４）とフィールド酸化物１２を覆う
ドープされたポリシリコン層と酸化物層を形成すること
により形作られる。それから，ポリシリコンと酸化物層
はベース電極２０を作るために図８に示されるようにエ
ッチングされる。しかしながら，ポリシリコンはシリコ
ンの活性領域の全体にわたって直接にエッチングされる
ので，シリコンの活性領域１４のいくらかのオーバエッ
チと除去が生じる。これは，ポリシリコンとシリコンを
選択的にエンチングすることの困難性に基づくものであ
る。これは，平坦でない活性領域を生じることになる。
オーバエッチの量は制御することが困難であり，表面に
粗さを生じ，表面に欠陥と不純物を生じる。
【０００４】図９を参照すると，外部ベース領域１８は
第１のポリシリコン層（ベース電極２０）から拡散され
る。ベースリンク形成（外部および内部ベース領域の
間）はベース電極２０からの外部拡散により達成され
る。それから，内部ベース領域１６が埋め込まれ，そし
てベース−エミッタスペーサ２８が形成される。低抵抗
ベースリンク形成のための拡散長はオーバエッチととも
に変化する。“過度に結合された”ベースはエミッタ−
ベース接合のブレークダウン電圧を引下げ，“結合不
足”のベースは外部ベースの抵抗を増大する。さらに，
ベース電極のシート抵抗が外部ベース領域１８の深さを
制御するために調整されなければならない。処理は，エ
ミッタ電極２４を形成するために後にエッチングされる
第２のトープされたポリシリコン層の形成すること，お
よびエミッタ領域を２２を形成するためにエミッタ電極
２４から不純物を拡散することに続く。
【０００５】
【発明が解決しようとする課題】二重ポリシリコンＢＪ
Ｔの利点は，現在のところは上記の複雑な処理に相殺さ
れなければならない。従って，このような複雑な処理を
削減したＢＪＴの形成方法の必要性がある。
【０００６】
【課題を解決するための手段】バイポーラ接合トランジ
スとそれを形成するための方法がここに開示されてい
る。ベース接合拡散源層はコレクタ領域の部分を覆って
形成される。ベースリンク拡散源層は，不純物源として
使用でき，シリコンに対して選択的にエッチングされる
材料で構成される。障壁層が，後に連続的に処理する間
にベースリンク拡散源層を保護するためにベースリンク
拡散源層を覆って形成される。ベース電極は少なくと
も，障壁層とベースリンク拡散源層の一端部を覆うよう
に形成され，そして障壁層の露出部分とその下のベース
リンク拡散源層が除去される。ベースリンク拡散源層
は，コレクタ領域（即ち，シリコン）に対して選択的に
様々に除去できるので，この領域の損傷（選択性の小さ
いポリシリコンのエッチングの結果として生じるよう
な）が避けられる。外部ベース領域はベース電極から拡
散され，ベースリンク形成領域はベースリンク拡散層源
から拡散される。処理は内部ベース領域，エミッタ領
域，およびエミッタ電極の形成に継続する。
【０００７】この発明の利点は，バイポーラ接合トラン
ジスの製造において，ベースリンク拡散源層を処理の間
に損傷と過度のエッチンクから保護することができるこ
とである。この発明のさらに利点は，バイポーラ接合ト
ランジスの製造において，障壁層により保護されるベー
スリンク拡散源層を使用することで，ポリシリコン部分
のエミッタエッチの間の過度のエッチと損傷が避けられ
ことである。これらおよび他の利点は，図面とともに明
細書に関連する技術をもつ熟達者には明らかであろう。
【０００８】
【発明の実施の形態】ＢｉＭＯＳ処理を使用して作られ
る二重ポリシリコンバイポーラトランジス（ＢＪＴ）に
ついて本発明を開示する。本発明がバイポーラ処理およ
び装置と同様に他のＢｉＭＯＳ処理および装置に応用可
能であることはこれらの技術に熟達したものには明白で
あろう。
【０００９】本発明に従うＢＪＴ１００は図１に示され
る。フィールド絶縁層１０４はＢＪＴ１００をＢＪＴ，
ＭＯＳトランジスタ，ダイオードおよび抵抗等の他の装
置（図示せず）から分離する。領域１０２はコレクタ領
域である。多くの適切なコレクタ領域がその技術におい
て良く知られている。例えば，コレクタ領域１０２は埋
め込みコレクタおよび米国特許第４，９５８，２１３号
明細書（出願日１９９０年９月１８日であって，テキサ
スインストルメントに譲渡された）に記載されたような
軽度にドープされたエピダキシャル層で構成することが
できる。
【００１０】ベース領域１０６は，内部ベース領域１０
８，外部ベース領域１１０およびベースリンク形成領域
１１２から構成される。内部ベース領域１０８はエミッ
タ領域が位置する領域である。外部ベース領域１１０は
ベース領域１０６に結合するための領域を備える。ベー
スリンク形成領域１１２は外部および内部ベース領域１
１０，１０８の間の低抵抗結合により構成される。内
部，外部およびベースリンク形成領域１０８，１１０お
よび１１２は全て，同じ導電型を持つ。例えば，もし，
コレクタ領域１０２がｎ型であれば，ベース領域１０
８，１１０，および１１２はｐ型である。反対に，もし
コレクタ領域１０２がｐ型であれば，ベース領域１０
８，１１０，および１１２はｎ型である。
【００１１】ベース電極１１４はドープされたポリシリ
コンにより構成されおよび外部ベース領域１１０に接続
される。ベース電極１１４は外部ベース領域１１０を形
成するための不純物源である。このようにして，ＮＰＮ
ＢＪＴに対して，ベース電極１１４はｐ型にドープされ
る。あるいは，ＰＮＰバイポーラ接合トランジスタに対
して，ベース電極１１４はｎ型にドープされる。ベース
電極１１４のドーピングはベース電極に対して望みの導
電度を備えるように調整される。これに対して，先行技
術は，低抵抗のリンク形成領域を構成することを基準に
ベース電極のドーピングが調整されることを必要とし
た。ベース電極１１４はベースリンク形成領域１１２に
対する不純物源ではないので，ベース電極の不純物濃度
はベースリンク形成領域１１２の抵抗率には関係しな
い。
【００１２】ベースリンク拡散源層１１８はベース電極
１１４の下の端部に位置し，そしてベースリンク形成領
域１１２に対する不純物源である。層１１８は，ｎ型お
よび／もしくはｐ型不純物のための不純物源として作用
することができ，そしてシリコンに対して選択的にエッ
チングされる材料である。それは，通常の半導体処理お
いて共通的なものであるべきである。例としては，シリ
コン−ゲルマニューム（ＳｉＧｅ）と同様のホウ珪酸ガ
ラス（ＢＳＧ）とリン珪酸ガラス（ＰＳＧ）のような珪
酸塩ガラスを含む。
【００１３】処理の間に層１１８を保護するために層１
１８とベース電極１１４の間でベー１リンク拡散源層１
１８の上部表面に障壁層１１９が配置される。フォトレ
ジストマスキング層の除去（即ち，“はぎ取り”）およ
び洗浄のような処理工程はベースリンク拡散源層１１８
に損傷を生じる。また，障壁層１１９はベース電極１１
４の形成に先立って，空気および蒸気にさらされること
を防ぐことによりベースリンク拡散源層１１８の安定性
の維持を目的とする。障壁装置１１９は，例えば，シリ
コン二酸化物もしくは窒化シリコンにより構成される。
望ましい実施例としては窒化シリコンが使用される。
【００１４】ベース−エミッタスペーサ１２０は，エミ
ッタ領域１２６の端部と内部ベース領域１０８の端部の
間にスペースを与える。さらに，ベース−エミッタスペ
ーサ１２０と誘電体層１２２はエミッタ電極１２４とベ
ース電極１１４を分離する。エミッタ電極１２４は好ま
しくは，ドープされたポリシリコンにより構成され，そ
してエミッタ領域１２６の不純物源である。エミッタ電
極１２４はベース電極１１４と反対導電型を持つ。
【００１５】図２はコレクタ領域１０２とフィールド絶
縁領域１０４を形成した後の半導体母体１０１を示す。
コレクタ領域１０２は埋め込み層，エピタキシャル層お
よびその技術において良く知られている深いＮ＋埋め込
みコレクタ（Ｎ＋ｃｏｌｌｅｃｔｏｒ ｓｉｎｋ）によ
り構成される。図２の構造の本発明によるＢＪＴ１００
の作成はここで説明される。
【００１６】図３を参照すると，ベースリンク拡散源層
１１８が図２の構造を覆うように５００Åのオーダの厚
さで堆積される。上記で論じたように，ベースリンク拡
散源層１１８はシリコンに対して選択的にエッチングさ
れる材料であって後の処理において形成されるベースリ
ンク形成領域のための不純物源として作用する材料によ
り構成される。層１１８が絶縁性であるかあるいは導電
性であるかどうかは重要でない。ベースリンク拡散源層
１１８は予め本来の位置にドープされるかあるいは堆積
の後に注入ドープされる。例えば，ベースリンク拡散源
層はＢＳＧ，ＰＳＧもしくはドープされたＳｉＧｅであ
る。ベースリンク拡散源層１１８の不純物濃度は後に形
成されるベースリンク形成領域に望む抵抗により決定さ
れる。
【００１７】次に，障壁層１１９が，１００−５００Å
の範囲の厚さ，通常は３００Åのオーダでベース拡散源
層１１８を覆って堆積される。障壁層１１９は洗浄もし
くははぎ取りのような後の処理工程において層１１８を
保護する材料により構成される。これらの処理工程は層
１１８は，薄い有効な厚さに薄くすることができ，それ
がなければ層を損傷する。障壁層１１９はベース電極の
形成に先き立って生じ得る空気もしくは蒸気にさらされ
ることを防ぐことにより層１１８の安定性を維持する助
けになるであろう。障壁層１１９は，好ましくは二酸化
層シリコンもしくは窒化シリコンのような誘電体で構成
される。
【００１８】それから，層１１８と１１９はパターン化
され，例えば，エミッタパターンの特大レプリカを用い
てエッチングされる。層１１８に対する望みのエッチン
グ化学物質はシリコンに対して高度に選択的なものであ
る。適切な化学物質は明細書に関連する技術に熟達した
者には明白である。障壁層１１９のエッチングは層１１
９で停止するので，シリコンに対する選択性はエッチン
グのその部分においては要求されない。
【００１９】次に，ポリシリコンの第１層と挿入（ｉｎ
ｔｅｒｐｏｌｙ）誘電体がそれぞれ厚さ２ＫÅと３ＫÅ
のオーダの厚さで堆積される。ポリシリコンの第１層
は，低抵抗ベース電極１１４が形成されるように適切な
位置にドープもしくは堆積の後に埋め込まれる。それか
ら，ポリシリコンの第１層と挿入誘電体は図４に示され
るようにベース電極１１４とエミッタ窓を形成するため
にエッチングングされる。挿入誘電体のエッチングはポ
リシリコンで停止し，ポリシリコンエッチングは障壁層
１１９もしくはベースリンク拡散層１１８で停止する。
その結果として，活性領域はオーバエッチングと結晶損
傷から保護される。図４に示されるように，ベース電極
１１４は障壁層１１９とベースリンク拡散源層１１８に
オーバラップする。オーバラップの量は設計により変わ
るが，０．２μｍのオーダである。層１１８と１１９に
対するパターンは装置領域を切り詰めるために１サイド
もしくはそれ以上のサイドでフィールド酸化物層１０４
にオーバラップして良い。これは４サイド以下のコンタ
クトをベース領域に残す。
【００２０】それから，図５に示されるように，障壁層
１１９の露出部分と隠されたベースリンク拡散源層１１
８は除去される。例えば，選択的ドライエッチが使用で
きる。しかし，エッチングはシリコンに逆らうように高
度に選択的である。結果としてポリシリコンを直接にエ
ッチング時にシリコンを除去するようなアクティブ領域
の損傷は避けられる。アニールサイクルが続く。アニー
ルは遮蔽酸化物１３０を成長させるためになされ，同時
にその間に，ベース電極１１４から外部ベース領域１１
０を拡散し，残っているベース拡散源層１１８の残りの
部分からベースリンク領域１１２を拡散する。これは図
６に示される。ベースリンク形成領域１１２はベースリ
ンク拡散源層１１８から拡散されるので，ベースリンク
拡散源層１１８の不純物濃度はベース電極１１４の抵抗
に影響することなく低抵抗のベースリンク領域１１２を
構成するように調整される。接触面における表面不純物
の濃度はこのましくは５Ｅ１０ｃｍ3 （５×１０10ｃｍ
3 ）である。
【００２１】処理は図１の構造を完成するために慣用的
な方法で継続される。内部ベース領域１０８は遮蔽酸化
物１３０を通して埋め込まれ，そして拡散される。それ
から，ベース−エミッタスペーサ１２０は，後に形成さ
れるエミッタ領域の端部と内部ベース領域の端部を分離
するために形成される。ベース−エミッタスペーサ１２
０は，例えば，シリコン酸化物により構成できる。ポリ
シリコン１３２の第２層は，それから２．５ＫÅのオー
ダの厚さに堆積される。ポリシリコン層１３２は適切な
位置にドープされるか，あるいは堆積の後に埋め込まれ
る。最終的に，第２のポリシリコン層がパターン化さ
れ，エミッタ電極１２４を形成するためにエッチングさ
れ，エミッタ領域１２６は第２のポリシリコンエッチン
グに先行するか後に続くかのいずれかで第２のポリシリ
コン層／エミッタ電極から拡散され。
【００２２】本発明は実例的な実施例を参照して説明さ
れたが，この記述は意味を限定的に解釈するためになさ
れたものでない。発明の他の実施例と同様に，実施例の
様々な変更と組合せが記述にかかわりある技術に熟達し
た者にはあきらかであろう。それ故に，請求範囲はその
ような変更もしくは実施例を包含することを意図するも
のである。本発明は以下を含むものである。
【００２３】(1) 次の工程よりなるバイポーラトラン
ジスタの形成方法：コレクタ領域を形成すること；該コ
レタク領域の部分を覆うベースリンク拡散源層を形成す
る工程；該ベースリンク拡散源層を覆う障壁層を形成す
ること；該障壁層の部分と該ベースリンク拡散源層の端
部の少なくとも一端部を覆うベース電極を形成するこ
と；少なくとも該一端部を除いて該障壁層と該ベース拡
散源層を除去すること；そして，該ベース電極から外部
ベース領域を形成するとともに該ベースリンク層の少な
くとも一端部からベースリンク領域を拡散すること． (2) 第１項記載の方法，ここに該ベースリンク拡散源
層は珪酸塩ガラスにより構成される。 (3) 第１項記載の方法，ここに該障壁層は二酸化シリ
コンにより構成される。 (4) 第１項記載の方法，ここに該障壁層は窒化シリコ
ンにより構成される。 (5) 第１項記載の方法，ここに該ベースリンク拡散源
層はシリコン−ゲルマニュームにより構成される。 (6) 第１項記載の方法，ここに該ベース電極を形成す
る工程は，次の工程からなる：該コレクタ領域と該障壁
層を覆うポリシリコンの第１層を堆積すること；そして
該ベース電極を形成するために該ポリシリコンの第１層
をエッチングすること，ここに該障壁層はエッチング障
害物として作用する。 (7) 第６項記載の方法はさらに次の工程を構成する：
該ポリシリコンの第１層を覆う誘電体層を形成するこ
と；そして該第１のポリシリコン層をエッチングする工
程に先き立って，該ベース拡散源層を覆う該誘電体層の
一部を除去するためにエッチングすること． (8) 第６項記載の方法はさらに次の工程を構成す
る。：内部ベース領域を埋め込むこと；該内部ベース領
域を覆うエミッタ電極を形成すること；そして該内部ベ
ース領域の内側にエミッタ領域を形成すること。
【００２４】(9) 次の工程を備える二重ポリシリコン
バイポーラトランジスタを形成する方法：コレクタ領域
を形成すること。、該コレクタ領域の第１の部分覆っ
て，ベースリンク拡散源層を形成すること；該ベース拡
散源層を覆う障壁層を形成すること；該コレクタ領域と
該障壁層を覆うポリシリコンの第１の層を堆積するこ
と；該障壁層の端部と該ベースリンク拡散源層の少なく
とも一端部を覆うベース電極を形成するために該ポリシ
リコンの第１層をエッチングすること，ここに該障壁層
はエッチング障害物となる；該コレクタ領域の第２の部
分，該第１の部分の内側の第２の部分を露出するため
に，少なくとも一端部を除いて該障壁層と該ベースリン
ク拡散源層を除去すること；そして該ベース電極から外
部ベース領域および該ベースリンク層の少なくとも一端
部からベースリンク形成領域を拡散すること。 （10) 第９項に記載の方法は，さらに次の工程を構成
する：該コレクタ領域の該第２の部分に外部ベース領域
を埋め込むこと；該ベース電極に林政してベース−エミ
ッタスペーサを形成すること；該外部ベース領域と該ベ
ース−エミッタスペーサを形成すること；そして該内部
ベース領域の内側にエミッタを形成すること。 (11) 第９項に記載の方法，ここに該ベース拡散源層は
珪酸塩ガラスにより構成される。 (12) 第９項に記載の方法，ここに障壁層は二酸化シリ
コンにより構成される。 (13) 第９項に記載の方法，ここに障壁層は窒化シリコ
ンにより構成される。 (14) 第９項に記載の方法，ここにベース拡散源層はシ
リコン−ゲルマニュームにより構成される。
【００２５】(15) 次により構成されるバイポーラト
ランジスタ：コレクタ領域；該コレクタの内側の内部ベ
ース領域；該コレクタの内側の外部ベース領域；該内部
ベース領域と該外部ベース領域の間の該コレクタ領域の
内側のベースリンク形成領域；該ベースリンク形成領域
上のベースリンク拡散源層；該ベースリンク拡散源層を
覆う障壁層；該障壁層と該外部ベース層を下にするベー
ス電極層；および該内部ベース領域の内側のエミッタ領
域。 (16) 語彙１５項に記載の方法，ここに該ベースリンク
拡散源層は珪酸塩ガラスにより構成される。 (17) 第１５項に記載の方法，ここに該障壁層は二酸化
シリコンにより構成される。 (18) 第１５項に記載の方法，ここに該障壁層は窒化シ
リコンにより構成される。 (19) 第１５項に記載の方法，ここに該ベース拡散源層
はシリコン−ゲルマニュームにより構成される。 (20) 第１５項に記載のバイポーラトランジスタ，ここ
に該バイポーラトランジスタは二つのポリシリコン層に
より構成される。
【００２６】(21) バイポーラトランジスタ１００と
それを形成するための方法。ベースリンク拡散層源層１
１８がコレクタ領域１０２の部分の全体にわたって形成
される。ベースリンク拡散源層１１８は不純物源として
使用できそしてシリコンに対して選択的にエッチングで
きる材料により構成される。障壁層１１９がベースリン
ク拡散源層１１８を覆って形成される。ベース電極１１
４が，障壁層１１９とベースリンク拡散源層１１８の少
なくとも一端部を覆って形成され，そして障壁層１１９
と隠されたベースリンク拡散源層１１８が除去される。
該ベース領域１１０がベース電極１１４から拡散され，
ベースリンク形成領域がベースリンク拡散源層１１８か
ら拡散する。処理は内部ベース領域１０８，エミッタ領
域１２６，およびエミッタ電極１２４を形成することに
続く。
【００２７】本出願に関連する相互参照文献 下記の譲渡された特許出願は，参照することによりここ
に合併される。 整理番号 （ＴＩ−１９２４３） 出願日 １９９５年９月１日 名称 パターンエッチング障害物および拡散源を
使用する高速バイポーラトランジスタ
【図面の簡単な説明】
【図１】本発明に従うＢＪＴの断面図である。
【図２】図１のＢＪＴの様々な製造工程の断面図であ
る。
【図３】図１のＢＪＴの様々な製造工程の断面図であ
る。
【図４】図１のＢＪＴの様々な製造工程の断面図であ
る。
【図５】図１のＢＪＴの様々な製造工程の断面図であ
る。
【図６】図１のＢＪＴの様々な製造工程の断面図であ
る。
【図７】従来のＢＪＴの断面図である。
【図８】図７のＢＪＴの様々な製造工程の断面図であ
る。
【図９】図７のＢＪＴの様々な製造工程の断面図であ
る。
【符号の説明】
１００ バイポーラトランジスタ １０４ フィールド絶縁層 １０６ ベース領域 １０８ 内部ベース領域 １１０ 外部ベース領域 １１２ ベースリンク形成領域 １１４ ベース電極 １２２ 誘電体層 １２４ エミッタ電極 １２６ エミッタ領域

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 コレクタ領域を形成し，該コレタク領域
    の部分を覆うベースリンク拡散源層を形成し，該ベース
    リンク拡散源層を覆う障壁層を形成し，該障壁層と該ベ
    ースリンク拡散源層の少なくとも一端部を覆うベース電
    極層を形成し，少なくとも該一端部を除いて該障壁層と
    該ベース拡散源層を除去し，該ベース電極から外部ベー
    ス領域を形成するとともに該ベースリンク層の少なくと
    も一端部からベースリンク領域を拡散することを特徴と
    するベースリンクをもつバイポーラトランジスタの製造
    方法。
  2. 【請求項２】 コレクタ領域と，該コレクタ領域の内
    側の内部ベース領域と，該コレクタ領域の内側の外部ベ
    ース領域と，該内部ベース領域と該外部ベース領域の間
    の該コレクタ領域の内側のベースリンク形成領域と，該
    ベースリンク形成領域上のベースリンク拡散源層と，該
    ベースリンク拡散源層を覆う障壁層と，該障壁層と該外
    部ベース層を下にするベース電極層および該内部ベース
    領域の内側のエミッタ領域とを備えることを特徴とする
    バイポーラトランジスタ。
JP8035134A 1995-02-23 1996-02-22 パターン化されたベース結合をもつ二重ポリシリコンバイポーラトランジスタのための積み重ねられた障壁−拡散源およびエッチング障害物 Pending JPH08250511A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/392,597 US5593905A (en) 1995-02-23 1995-02-23 Method of forming stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link
US392597 1995-02-23

Publications (1)

Publication Number Publication Date
JPH08250511A true JPH08250511A (ja) 1996-09-27

Family

ID=23551251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8035134A Pending JPH08250511A (ja) 1995-02-23 1996-02-22 パターン化されたベース結合をもつ二重ポリシリコンバイポーラトランジスタのための積み重ねられた障壁−拡散源およびエッチング障害物

Country Status (5)

Country Link
US (2) US5593905A (ja)
EP (1) EP0729177A3 (ja)
JP (1) JPH08250511A (ja)
KR (1) KR100371077B1 (ja)
TW (1) TW306028B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69427913T2 (de) * 1994-10-28 2002-04-04 Cons Ric Microelettronica Bipolarer Hochfrequenztransistor und Verfahren zur Herstellung
US5592017A (en) * 1995-03-23 1997-01-07 Texas Instruments Incorporated Self-aligned double poly BJT using sige spacers as extrinsic base contacts
KR0182000B1 (ko) * 1995-12-28 1999-04-15 김광호 바이폴라 트랜지스터의 제조방법
DE69626802T2 (de) * 1995-12-28 2003-12-24 Koninkl Philips Electronics Nv Verfahren zur herstellung von einem selbstausrichtenden vertikalen bipolaren transistor auf einem soi
US5786623A (en) * 1996-10-22 1998-07-28 Foveonics, Inc. Bipolar-based active pixel sensor cell with metal contact and increased capacitive coupling to the base region
US5760458A (en) * 1996-10-22 1998-06-02 Foveonics, Inc. Bipolar-based active pixel sensor cell with poly contact and increased capacitive coupling to the base region
JP3409618B2 (ja) * 1996-12-26 2003-05-26 ソニー株式会社 半導体装置の製造方法
US6391067B2 (en) 1997-02-04 2002-05-21 Canon Kabushiki Kaisha Wafer processing apparatus and method, wafer convey robot, semiconductor substrate fabrication method, and semiconductor fabrication apparatus
FR2764733B1 (fr) * 1997-06-11 2003-11-14 Commissariat Energie Atomique Transistor hyperfrequence a structure quasi-autoalignee et son procede de fabrication
IT1301729B1 (it) * 1998-06-16 2000-07-07 St Microelectronics Srl Processo per il drogaggio selettivo di una fetta di materialesemiconduttore mediante impiantazione ionica.
US5869380A (en) * 1998-07-06 1999-02-09 Industrial Technology Research Institute Method for forming a bipolar junction transistor
DE19845790B4 (de) * 1998-09-21 2008-12-04 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Verfahren zur naßchemischen Abdünnung von Si-Schichten im aktiven Emittergebiet eines Bipolartransistors
US6239477B1 (en) * 1998-10-07 2001-05-29 Texas Instruments Incorporated Self-aligned transistor contact for epitaxial layers
DE19859087A1 (de) 1998-12-10 2000-06-15 Arnold & Richter Kg Verfahren zur Trennung von auf Medien wie Laufbildfilmen, Videobändern o. dgl. gespeicherten Bildfolgen in Einzelsequenzen
US6194280B1 (en) * 1998-12-18 2001-02-27 Texas Instruments Incorporated Method for forming a self-aligned BJT emitter contact
US6180478B1 (en) 1999-04-19 2001-01-30 Industrial Technology Research Institute Fabrication process for a single polysilicon layer, bipolar junction transistor featuring reduced junction capacitance
SE517833C2 (sv) * 1999-11-26 2002-07-23 Ericsson Telefon Ab L M Metod vid tillverkning av en bipolär kiseltransistor för att bilda basområden och öppna ett emitterfönster samt bipolär kiseltransistor tillverkad enligt metoden
FR2805923B1 (fr) * 2000-03-06 2002-05-24 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire double- polysilicium auto-aligne
WO2003009353A1 (en) * 2001-07-18 2003-01-30 Infineon Technologies Ag Selective base etching
US6518111B1 (en) 2001-12-20 2003-02-11 Texas Instruments Incorporated Method for manufacturing and structure of semiconductor device with dielectric diffusion source and CMOS integration
US6586818B1 (en) 2002-03-08 2003-07-01 International Business Machines Corporation Self-aligned silicon germanium heterojunction bipolar transistor device with electrostatic discharge crevice cover for salicide displacement
KR100437494B1 (ko) * 2002-03-25 2004-06-25 주식회사 케이이씨 트랜지스터 및 그 제조 방법
SE522916C2 (sv) * 2002-05-08 2004-03-16 Ericsson Telefon Ab L M Förfarande för att formera basområden och emitterfönster i bipolära kiseltransistorer
US6869854B2 (en) * 2002-07-18 2005-03-22 International Business Machines Corporation Diffused extrinsic base and method for fabrication
DE10329664B4 (de) * 2003-07-01 2005-11-17 Infineon Technologies Ag Verfahren zum Kontaktieren einer aktiven Region eines elektronischen Bauelements und elektronisches Bauelement
US7341920B2 (en) * 2005-07-06 2008-03-11 International Business Machines Corporation Method for forming a bipolar transistor device with self-aligned raised extrinsic base
US20130001657A1 (en) * 2011-06-30 2013-01-03 International Business Machines Corporation Self-aligned iii-v mosfet diffusion regions and silicide-like alloy contact
CN107104041A (zh) * 2016-02-23 2017-08-29 北大方正集团有限公司 射频三极管的制备方法和射频三极管
US11404540B2 (en) 2019-10-01 2022-08-02 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming a collector for a bipolar junction transistor
US11355585B2 (en) 2019-10-01 2022-06-07 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming a charge control structure for a bipolar junction transistor
US11563084B2 (en) 2019-10-01 2023-01-24 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming an emitter for a bipolar junction transistor

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61164262A (ja) * 1985-01-17 1986-07-24 Toshiba Corp 半導体装置
US4693782A (en) * 1985-09-06 1987-09-15 Matsushita Electric Industrial Co., Ltd. Fabrication method of semiconductor device
JPH025428A (ja) * 1988-06-24 1990-01-10 Hitachi Ltd 半導体装置の製造方法
JPH027529A (ja) * 1988-06-27 1990-01-11 Nec Corp バイポーラトランジスタ及びその製造方法
JPH0744186B2 (ja) * 1989-03-13 1995-05-15 株式会社東芝 半導体装置の製造方法
JPH02283032A (ja) * 1989-04-24 1990-11-20 Nec Corp 縦型バイポーラトランジスタ
JPH0388336A (ja) * 1989-08-31 1991-04-12 Nec Corp バイポーラトランジスタの製造方法
US4960726A (en) * 1989-10-19 1990-10-02 International Business Machines Corporation BiCMOS process
US5037768A (en) * 1990-02-12 1991-08-06 Motorola, Inc. Method of fabricating a double polysilicon bipolar transistor which is compatible with a method of fabricating CMOS transistors
JP3127455B2 (ja) * 1990-08-31 2001-01-22 ソニー株式会社 半導体装置の製法
US5374846A (en) * 1990-08-31 1994-12-20 Nec Corporation Bipolar transistor with a particular base and collector regions
US5279976A (en) * 1991-05-03 1994-01-18 Motorola, Inc. Method for fabricating a semiconductor device having a shallow doped region
JPH04373133A (ja) * 1991-06-24 1992-12-25 Hitachi Ltd 半導体装置
US5302535A (en) * 1991-09-20 1994-04-12 Nec Corporation Method of manufacturing high speed bipolar transistor
JP3132101B2 (ja) * 1991-11-20 2001-02-05 日本電気株式会社 半導体装置の製造方法
JPH05304153A (ja) * 1992-04-28 1993-11-16 Hitachi Ltd 半導体装置
US5234846A (en) * 1992-04-30 1993-08-10 International Business Machines Corporation Method of making bipolar transistor with reduced topography
US5242847A (en) * 1992-07-27 1993-09-07 North Carolina State University At Raleigh Selective deposition of doped silion-germanium alloy on semiconductor substrate
JP3022689B2 (ja) * 1992-08-31 2000-03-21 日本電気株式会社 バイポーラトランジスタの製造方法
US5342794A (en) * 1992-09-10 1994-08-30 Vlsi Technology, Inc. Method for forming laterally graded deposit-type emitter for bipolar transistor
JPH0697185A (ja) * 1992-09-17 1994-04-08 Hitachi Ltd 半導体装置
US5322805A (en) * 1992-10-16 1994-06-21 Ncr Corporation Method for forming a bipolar emitter using doped SOG
JP3343968B2 (ja) * 1992-12-14 2002-11-11 ソニー株式会社 バイポーラ型半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR960032765A (ko) 1996-09-17
EP0729177A3 (en) 1998-04-15
TW306028B (ja) 1997-05-21
EP0729177A2 (en) 1996-08-28
US5593905A (en) 1997-01-14
US5502330A (en) 1996-03-26
KR100371077B1 (ko) 2003-06-19

Similar Documents

Publication Publication Date Title
JPH08250511A (ja) パターン化されたベース結合をもつ二重ポリシリコンバイポーラトランジスタのための積み重ねられた障壁−拡散源およびエッチング障害物
EP0734073B1 (en) Bipolar transistor and method for forming the same
US5616508A (en) High speed bipolar transistor using a patterned etch stop and diffusion source
JP2824263B2 (ja) 高電圧併合バイポーラ／ｃｍｏｓ集積回路
JPH05198752A (ja) Ｍｏｓデバイスおよびバイポーラ・デバイスを有する半導体構造の製造方法
US5395789A (en) Integrated circuit with self-aligned isolation
JPH06104272A (ja) 半導体装置及び製造方法
US5328858A (en) Method for producing the bipolar transistor
EP0724298B1 (en) Semiconductor device with bipolar transistor and fabrication method thereof
JP2648808B2 (ja) ＢｉＣＭＯＳ用バイポーラトランジスタ製造法
US5256589A (en) Method of improving the flatness of wiring layer
JP3146582B2 (ja) Ｓｏｉ構造の縦型バイポーラトランジスタとその製造方法
JP3247106B2 (ja) 集積回路の製法と集積回路構造
JPH0878433A (ja) 半導体装置
KR100211148B1 (ko) 바이모오스 반도체 메모리장치의 제조방법
JPH09232439A (ja) 半導体装置の製造方法
JP3316332B2 (ja) 半導体集積回路とその製造方法
JPH0640567B2 (ja) 半導体装置の製造方法
JP2836393B2 (ja) 半導体装置およびその製造方法
JPH06124956A (ja) 半導体装置の製造方法
JPH0927562A (ja) 集積回路の製造方法
JPS60235460A (ja) 半導体装置
JPH0136709B2 (ja)
JPH04176130A (ja) 半導体装置
JPH0426129A (ja) バイポーラトランジスタの構造および製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060406

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061027