SE522916C2 - Förfarande för att formera basområden och emitterfönster i bipolära kiseltransistorer - Google Patents
Förfarande för att formera basområden och emitterfönster i bipolära kiseltransistorerInfo
- Publication number
- SE522916C2 SE522916C2 SE0201425A SE0201425A SE522916C2 SE 522916 C2 SE522916 C2 SE 522916C2 SE 0201425 A SE0201425 A SE 0201425A SE 0201425 A SE0201425 A SE 0201425A SE 522916 C2 SE522916 C2 SE 522916C2
- Authority
- SE
- Sweden
- Prior art keywords
- layer
- base layer
- forming
- exposed
- sio
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 15
- 239000010703 silicon Substances 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 10
- 229910052681 coesite Inorganic materials 0.000 abstract 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract 5
- 239000000377 silicon dioxide Substances 0.000 abstract 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract 5
- 229910052682 stishovite Inorganic materials 0.000 abstract 5
- 229910052905 tridymite Inorganic materials 0.000 abstract 5
- 239000010410 layer Substances 0.000 description 52
- 238000000151 deposition Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- -1 ot-Si Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
20 25 30 5 2 2 9 1 6 2 š': 1 .i-.å ' ä* .:l. ' .:I. redan formerats, vilket skikt vanligtvis är ett epitaxiellt odlat basskikt innehållande SiGe.
Medelst förfarandet enligt uppfinningen för att formera ett basområde och ett emitterfönster för en bipolär kiseltransistor på ett kiselsubstrat och innefattande formerande av ett intrinsiskt basskikt innehållande SiGe ovanpå substratet, formerande av ett SiOz-skikt på det intrinsiska basskiktet, formerande av ett extrinsiskt basskikt innehållande Si ovanpå SiOZ-skiktet, formerande av ett dielektriskt skikt ovanpå det extrinsiska basskiktet, mönstrande av emitterfönstret ovanpå det dielektriska skiktet och selektivt utetsande av emitterfönstret ned till SiOz-skiktet emås detta genom att kontakt åstadkommes mellan det extrinsiska basskiktet och det intrinsiska basskiktet genom att strukturen utsätts för HF för att avlägsna SiOz-skiktet i emitterfönstret och Si deponeras selektivt på det frilagda intrinsiska basskiktet och frilagda sidoväggar av det extrinsiska basskiktet samt i håligheter som bildats i SiOz-skiktet och det dielektriska skiktet genom att dessa utsatts för HF.
Den selektiva fyllningsprocessen kommer inte att hämmas av någon mönstertäthets- effekt. Förfarandet enligt uppfinningen kommer därför att ha en mycket större processmarginal.
F IGURBESKRIVN ING Uppfinningen beskrivs närmare nedan under hänvisning till bifogade ritning på vilken fig. l - 4 illustrerar successiva kända steg i samband med tillverkningen av en bipolär kiseltransistor på ett kiselsubstrat och flg. 5 och 6 illustrerar två steg i enlighet med uppfinningen.
BESKRIVNING AV UPPFINNINGEN I fig. 1 visas ett kiselsubstrat 1 där kislet företrädesvis är monokristallint. Som ett intrinsiskt basskikt 2 formeras på i och för sig känt sätt på substratet en flerskikts- 10 15 20 25 30 522 916 3 struktur med Si- och SiGe-skikt med tillförda dopämnen, vanligtvis bor, och eventuellt andra material såsom exempelvis C. Toppskiktet i det intrinsiska basskiktet 2 består normalt av ett buffertskikt av odopat Si med en tjocklek av ett par hundra Å. Den sammanlagda tjockleken av det intrinsiska basskiktet 2 uppgår normalt :in 1000-1500 Å.
Ett skyddsskikt 3 av SiOz, vanligtvis 100 Å tjockt, formeras på det intrinsiska basskiktet 2 antingen genom deponering av ett TEOS-skikt, termisk oxidering vid låg temperatur (<= 800 °C) eller kombinationer därav såsom visas i fig. 2.
För att göra detta skyddsskikt 3 poröst och lättetsat medelst HF i ett senare steg kan detsamma avsiktligt skadas genom att det utsätts för plasma exempelvis sådan som används i torretsningssystem.
I enlighet med uppfinningen kan ett förutbeståmt område av skyddsskiktet 3 skyddas från att utsättas för plasma genom applicering och mönstring av ett fotoresistskikt (icke visat). Syftet med fotoresistskiktet är att förhindra att det förutbestämda området skadas av plasmat. Detta kommer att beskrivas ytterligare i anslutning till fig. 5.
Processen fortsätter därefter i enlighet med standardflödet genom att ett skikt innehållande Si deponeras ovanpå SiOz-skiktet. Detta Si-skikt kommer att tjäna som extrinsiskt basskikt 4 såsom visas i fig. 3. Materialet i det extrinsiska basskiktet 4 kan vara polykisel, ot-Si, SiGe, etc. En jonimplantering (bor) genomförs för att kraftigt dopa Si-skiktet till p-typ på i och för sig känt sätt.
Ett skikt 5 av ett dielektrikum fonneras därefter ovanpå det extrinsiska basskiktet 4 genom att ett oxidskikt (TEOS) deponeras såsom också visas i ñg. 3. Kisel- och oxidskiktens tjocklek uppgår vanligtvis till mellan 1000 och 2000 Å. 10 15 20 25 30 5 2 2 '916 4 i 2 - 2.: .,;: ~ i: Ett emitterfönster mönstras ovanpå dielektrikumet genom att en fotoresistmask 6 som definierar emitterfönsteröppningen och en baskontakts ytterkanter appliceras ovanpå dielektrikumet Ssåsom också visas i fig. 3. Det är underförstått att fig. 3 endast visar en halv symmetrisk emitter-basstruktur i transistorn.
TEOS/kiseltraven i fig. 3 etsas därefter ned till SiOZ-skiktet 3 som används som stoppskikt. I etsprocessen används selektiviteten mellan oxid och kisel och slutpunktsdetektering för att noggrant stoppa etsningen inom oxidskiktet. Den nedetsade strukturen visas i fig. 4.
För att enligt uppfinningen avlägsna SiOz-skiktet 3 från emitterfönstret utsätts strukturen i fig. 4 för HF, företrädesvis HF-ånga, medan fotoresisten fortfarande finns kvar ovanpå det dielektriska skiktet 5.
SiOz kommer också att avlägsnas under det extrinsiska basskiktet 4 och förorsaka formerandet av håligheter 7. Håligheternas 7 utsträckning kan regleras genom storleken av det skyddade området på skyddsskiktet 3 genom att SiOz-etshastigheten blir lägre i det skyddade området.
SiOz kommer också att avlägsnas under dielektrikumets 5 kanter och förorsaka formerandet av håligheter 8 såsom indikeras i fig. 5.
I fig. 5 har fotoresisten avlägsnats under användande av konventionella metoder.
Under användande av egenskaper hos UHV-CVD-epitaxiell deponering, exempelvis den deponeringsmetod som kan användas för att forinera det intrinsiska basskiktet 2, deponeras därefter selektivt enligt uppfinningen ett Si-skikt 9 på strukturens frilagda kiselområden, d.v.s. på det frilagda intrinsiska basskiktet 2 och de frilagda sidoväggama av det extrinsiska basskiktet 4 samt i hålighetema 7, 8 som bildats i SiOz-skiktet 3 och det dielektrikumet 5 genom att dessa utsatts för HF i och for att 10 522 916 5 få *-.-” 2 .f-.IP åšazi ' .=:I åstadkomma kontakt mellan det extñnsiska basskiktet 4 och det intrinsiska basskiktet 2.
Approximativt kan Si selektivt deponeras upp till en tjocklek av 300 Å under användande av denna metod. Si-skiktct 9 kommer att utfylla håligheterna 7, 8 och forrnera en god extrinsisk baskontaktbana till substratet 1. Den resulterande strukturen visas i fig. 6.
Processen fortsätter därefter i enlighet med ett konventionellt processflöde med distansstruktur- och emitterformering etc.
Claims (3)
1. Förfarande för att formera ett basområde och ett emitterfönster för en bipolär kiseltransistor på ett kiselsubstrat och innefattande - formerande av ett intrinsiskt basskikt innehållande SiGe ovanpå substratet, - formerande av ett SiOZ-skikt på det intrinsiska basskiktet, - formerande av ett extrinsiskt basskikt innehållande Si ovanpå SiOZ-skiktet, - formerande av ett dielektriskt skikt ovanpå det extrinsiska basskiktet, - mönstrande av emitterfönstret ovanpå det dielektriska skiktet och - selektivt utetsande av emitterfónstret ned till SiOz-skiktet, kännetecknat av att för att åstadkomma kontakt mellan det extrinsiska basskiktet och det intrinsiska basskiktet utsätts strukturen för HF för att avlägsna SiOz-skiktet i emitterfönstret och deponeras Si selektivt på det frilagda intrinsiska hasskiktet och frilagda sidoväggar av det extrinsiska basskiktet samt i håligheter som bildats i SiOz-skiktet och det dielektriska skiktet genom att dessa utsatts för HF.
2. Förfarandet enligt kravet 1, kännetecknat av att del av SiOz-skiktet på det intrinsiska basskiktet utsätts för plasma innan det extrinsiska basskiktet formeras.
3. Förfarandet enligt kravet 1, kännetecknat av att hela SiOz-skiktet på det intrinsiska basskiktet utsätts för plasma innan det extrinsiska basskiktet formeras.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE0201425A SE522916C2 (sv) | 2002-05-08 | 2002-05-08 | Förfarande för att formera basområden och emitterfönster i bipolära kiseltransistorer |
| PCT/SE2003/000698 WO2003096404A1 (en) | 2002-05-08 | 2003-05-06 | A method of forming base regions and emitter windows in silicon bipolar transistors |
| AU2003224582A AU2003224582A1 (en) | 2002-05-08 | 2003-05-06 | A method of forming base regions and emitter windows in silicon bipolar transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE0201425A SE522916C2 (sv) | 2002-05-08 | 2002-05-08 | Förfarande för att formera basområden och emitterfönster i bipolära kiseltransistorer |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| SE0201425D0 SE0201425D0 (sv) | 2002-05-08 |
| SE0201425L SE0201425L (sv) | 2003-11-09 |
| SE522916C2 true SE522916C2 (sv) | 2004-03-16 |
Family
ID=20287835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SE0201425A SE522916C2 (sv) | 2002-05-08 | 2002-05-08 | Förfarande för att formera basområden och emitterfönster i bipolära kiseltransistorer |
Country Status (3)
| Country | Link |
|---|---|
| AU (1) | AU2003224582A1 (sv) |
| SE (1) | SE522916C2 (sv) |
| WO (1) | WO2003096404A1 (sv) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9159817B2 (en) | 2013-11-19 | 2015-10-13 | International Business Machines Corporation | Heterojunction bipolar transistors with an airgap between the extrinsic base and collector |
| WO2021252069A1 (en) * | 2020-06-11 | 2021-12-16 | Massachusetts Institute Of Technology | Bipolar junction transistor optical modulator |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0483487B1 (en) * | 1990-10-31 | 1995-03-01 | International Business Machines Corporation | Self-aligned epitaxial base transistor and method for fabricating same |
| US5593905A (en) * | 1995-02-23 | 1997-01-14 | Texas Instruments Incorporated | Method of forming stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link |
| US5656515A (en) * | 1996-07-18 | 1997-08-12 | Lucent Technologies, Inc. | Method of making high-speed double-heterostructure bipolar transistor devices |
| SE517833C2 (sv) * | 1999-11-26 | 2002-07-23 | Ericsson Telefon Ab L M | Metod vid tillverkning av en bipolär kiseltransistor för att bilda basområden och öppna ett emitterfönster samt bipolär kiseltransistor tillverkad enligt metoden |
| US6534372B1 (en) * | 2000-11-22 | 2003-03-18 | Newport Fab, Llc | Method for fabricating a self-aligned emitter in a bipolar transistor |
-
2002
- 2002-05-08 SE SE0201425A patent/SE522916C2/sv unknown
-
2003
- 2003-05-06 AU AU2003224582A patent/AU2003224582A1/en not_active Abandoned
- 2003-05-06 WO PCT/SE2003/000698 patent/WO2003096404A1/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| AU2003224582A1 (en) | 2003-11-11 |
| SE0201425L (sv) | 2003-11-09 |
| WO2003096404A1 (en) | 2003-11-20 |
| SE0201425D0 (sv) | 2002-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10892364B2 (en) | Dielectric isolated fin with improved fin profile | |
| US9564440B2 (en) | Spacer chamfering gate stack scheme | |
| US8455859B2 (en) | Strained structure of semiconductor device | |
| CN104658912A (zh) | 半导体结构及其形成方法 | |
| US20160087068A1 (en) | Lateral bipolar transistor with base extension region | |
| JP2009130357A (ja) | トレンチｍｏｓｆｅｔ及びその製造方法 | |
| CN101194350B (zh) | 用可弃式间隔物提高的源极与漏极工艺 | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| JP2009070975A (ja) | 半導体装置およびその製造方法 | |
| JP2009032967A (ja) | 半導体装置及びその製造方法 | |
| JP2007157751A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US8629028B2 (en) | Metal oxide semiconductor field effect transistor (MOSFET) gate termination | |
| JPH06216120A (ja) | 集積回路の電気的分離構造の形成方法 | |
| SE522916C2 (sv) | Förfarande för att formera basområden och emitterfönster i bipolära kiseltransistorer | |
| JP2002198523A5 (ja) | 半導体集積回路装置の製造方法 | |
| JPS59182538A (ja) | 半導体装置およびその製造方法 | |
| CN103022100A (zh) | 鳍式场效应管的结构及其形成方法 | |
| SE508635C2 (sv) | Förfarande för selektiv etsning vid tillverkning av en bipolär transistor med självregistrerande bas-emitterstruktur | |
| JPH05121537A (ja) | 半導体装置の製造方法 | |
| JPS60161632A (ja) | 半導体装置及びその製造方法 | |
| CN111816563A (zh) | 半导体器件及其形成方法 | |
| JPS6395662A (ja) | 半導体装置 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPH08255901A (ja) | 縦型ｍｏｓｆｅｔの製造方法 | |
| JPH05160136A (ja) | 半導体装置の製造方法 |