JP3316332B2 - 半導体集積回路とその製造方法 - Google Patents
半導体集積回路とその製造方法Info
- Publication number
- JP3316332B2 JP3316332B2 JP04076595A JP4076595A JP3316332B2 JP 3316332 B2 JP3316332 B2 JP 3316332B2 JP 04076595 A JP04076595 A JP 04076595A JP 4076595 A JP4076595 A JP 4076595A JP 3316332 B2 JP3316332 B2 JP 3316332B2
- Authority
- JP
- Japan
- Prior art keywords
- separation groove
- pattern
- protective film
- island
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、誘電体分離と基板の張
り合わせ技術を用いた高耐圧半導体装置の製造方法に関
する。
り合わせ技術を用いた高耐圧半導体装置の製造方法に関
する。
【０００２】
【従来の技術】耐圧が数百Ｖを超えるような集積回路を
製造する場合、ＰＮ接合によって素子間分離を行うので
はなく、酸化膜（誘電体）によって分離を行う誘電体分
離構造が用いられている。その製造方法もいくつかの種
類があるが、本願出願人は特願平５ー２９８２１７号に
記載した手法を提案している。
製造する場合、ＰＮ接合によって素子間分離を行うので
はなく、酸化膜（誘電体）によって分離を行う誘電体分
離構造が用いられている。その製造方法もいくつかの種
類があるが、本願出願人は特願平５ー２９８２１７号に
記載した手法を提案している。
【０００３】提案した手法を図５、図６を用いて説明す
る。 （１）図５Ａを参照して、シリコン半導体基板１の表面
にＵ字型、Ｖ字型等の分離溝２を形成する。３はＮ＋型
拡散層、４は酸化膜である。 （２）図５Ｂを参照して、スートと呼ばれる誘電体層５
を形成し、該誘電体層５よって支持基板６を貼り付け
る。
る。 （１）図５Ａを参照して、シリコン半導体基板１の表面
にＵ字型、Ｖ字型等の分離溝２を形成する。３はＮ＋型
拡散層、４は酸化膜である。 （２）図５Ｂを参照して、スートと呼ばれる誘電体層５
を形成し、該誘電体層５よって支持基板６を貼り付け
る。
【０００４】（３）図５Ｂに点線で示した部分まで基板
１表面を研磨して、図５Ｃに示すような素子形成用の島
領域７を形成する。 （４）図６Ａを参照して、島領域７の表面を熱酸化して
酸化膜８を形成し、熱酸化膜８を形成できない分離溝２
の誘電体層５表面をポリシリコンからなる保護膜１０で
被覆する。
１表面を研磨して、図５Ｃに示すような素子形成用の島
領域７を形成する。 （４）図６Ａを参照して、島領域７の表面を熱酸化して
酸化膜８を形成し、熱酸化膜８を形成できない分離溝２
の誘電体層５表面をポリシリコンからなる保護膜１０で
被覆する。
【０００５】（５）図６Ｂを参照して、酸化膜８をホト
エッチングして開口部分を形成し、不純物を拡散するた
めの拡散源９を形成し、前記開口部分を通して不純物を
島領域７の表面に選択拡散する。拡散源９つまり不純物
をドープした酸化膜（ＢＳＧ等）は役目が終了した段階
で除去されるが、この時の沸酸系のエッチャントに対し
て誘電体層５は選択性に乏しく、大幅にエッチングされ
ることから、保護膜１０は前記沸酸系のエッチャントか
ら誘電体層５を保護する防止する目的で設けている。
エッチングして開口部分を形成し、不純物を拡散するた
めの拡散源９を形成し、前記開口部分を通して不純物を
島領域７の表面に選択拡散する。拡散源９つまり不純物
をドープした酸化膜（ＢＳＧ等）は役目が終了した段階
で除去されるが、この時の沸酸系のエッチャントに対し
て誘電体層５は選択性に乏しく、大幅にエッチングされ
ることから、保護膜１０は前記沸酸系のエッチャントか
ら誘電体層５を保護する防止する目的で設けている。
【０００６】ところで、島領域７はＣＡＤ設計の際、矩
形のパターンで設計されるのが通常である。図７を参照
して、分離溝２で囲まれた領域が島領域７であり、保護
膜１０は分離溝２のパターンに沿って一定の幅で島領域
７に重畳するように設計が成される。
形のパターンで設計されるのが通常である。図７を参照
して、分離溝２で囲まれた領域が島領域７であり、保護
膜１０は分離溝２のパターンに沿って一定の幅で島領域
７に重畳するように設計が成される。
【０００７】
【発明が解決しようとする課題】しかしながら、分離溝
２を形成する工程において、分離溝２のパターンが大き
くダレることが判明した。図８Ａを参照して、島領域７
の４隅の部分は、島領域７が突起となり（山折り）、分
離溝２が９０度折れ曲がった（谷折り）構造を持つ。分
離溝２のエッチングは異方性で行ったとしても完全な異
方性とは言えず、数パーセントの等方性エッチングが伴
うものである。そのため島領域７の４隅の部分ではエッ
チングが２つの辺２ａ、２ｂから同時に進行し、結局符
号２ｃで示すように角が丸まったような形状で加工され
るのである。
２を形成する工程において、分離溝２のパターンが大き
くダレることが判明した。図８Ａを参照して、島領域７
の４隅の部分は、島領域７が突起となり（山折り）、分
離溝２が９０度折れ曲がった（谷折り）構造を持つ。分
離溝２のエッチングは異方性で行ったとしても完全な異
方性とは言えず、数パーセントの等方性エッチングが伴
うものである。そのため島領域７の４隅の部分ではエッ
チングが２つの辺２ａ、２ｂから同時に進行し、結局符
号２ｃで示すように角が丸まったような形状で加工され
るのである。
【０００８】当然、分離溝２を埋める誘電体層５もこの
形状に沿って露出するので、時には図８Ｂに示すように
分離溝２が保護膜１０を超えて島領域７の内側に進出
し、４隅に露出表面１１を形成することになる。この様
な露出表面１１が形成されると、上記したようにグラス
膜のエッチャントで誘電体層５がエッチングされ、図９
に示すように表面に急峻な溝１２を形成するため、後の
アルミ配線工程で断線等を引き起こす要因になるという
欠点があった。
形状に沿って露出するので、時には図８Ｂに示すように
分離溝２が保護膜１０を超えて島領域７の内側に進出
し、４隅に露出表面１１を形成することになる。この様
な露出表面１１が形成されると、上記したようにグラス
膜のエッチャントで誘電体層５がエッチングされ、図９
に示すように表面に急峻な溝１２を形成するため、後の
アルミ配線工程で断線等を引き起こす要因になるという
欠点があった。
【０００９】
【課題を解決するための手段】本発明は上記従来の課題
に鑑みなされたもので、島領域の４隅の部分を被覆する
保護膜を、丸めまたは面取りしたパターンで形成するこ
とにより、誘電体膜の露出表面を形成することのない、
半導体集積回路とその製造方法を提供するものである。
に鑑みなされたもので、島領域の４隅の部分を被覆する
保護膜を、丸めまたは面取りしたパターンで形成するこ
とにより、誘電体膜の露出表面を形成することのない、
半導体集積回路とその製造方法を提供するものである。
【００１０】
【作用】本発明によれば、島領域７の４隅部分は保護膜
１０が島領域７側に大きく延在しているので、分離溝２
の形状がダレても、ダレた部分まで保護膜１０が誘電体
膜５を被覆することができる。よって誘電体膜の表面を
露出することがない。
１０が島領域７側に大きく延在しているので、分離溝２
の形状がダレても、ダレた部分まで保護膜１０が誘電体
膜５を被覆することができる。よって誘電体膜の表面を
露出することがない。
【００１１】
【実施例】以下に本発明を図面を参照しながら詳細に説
明する。図１は本発明の半導体集積回路を示す平面図で
ある。素子形成用の島領域２１は周囲を分離溝２２で囲
むことにより形成され、且つ隣接する他の島領域２１と
の素子間分離が成される。図１の分離溝２２のパターン
はいわゆるＣＡＤ上での設計位置を示し、通常はそのプ
ロセスの最小設計線幅で設計される。この分離溝２２に
沿うようにして表面をポリシリコンからなる保護膜２３
が延在する。保護膜２３は島領域２１側にある程度の余
裕をもって延在する。分離溝２２はＢＳＧ膜等の誘電体
によって埋没されている。
明する。図１は本発明の半導体集積回路を示す平面図で
ある。素子形成用の島領域２１は周囲を分離溝２２で囲
むことにより形成され、且つ隣接する他の島領域２１と
の素子間分離が成される。図１の分離溝２２のパターン
はいわゆるＣＡＤ上での設計位置を示し、通常はそのプ
ロセスの最小設計線幅で設計される。この分離溝２２に
沿うようにして表面をポリシリコンからなる保護膜２３
が延在する。保護膜２３は島領域２１側にある程度の余
裕をもって延在する。分離溝２２はＢＳＧ膜等の誘電体
によって埋没されている。
【００１２】そして、島領域２１の４隅、つまり島領域
２１のパターンが突起状となる角部２４においては、保
護膜２３が斜め４５度の角度で島領域２１と重畳した拡
張部２５を形成する。形状は斜めに切り落とす面取りの
他、丸めた形状や多角形状にしても良く、要は角部２４
でのオーバーラップ量Ｌ１が分離溝２２の直線部分での
オーバーラップ量Ｌ２より大であればよい。オーバーラ
ップの幅と、拡張部２５を形成する範囲は分離溝２２の
パターンのダレを見ながらの経験則による。島領域２１
の形状が内側に折れ曲がる部分２６については、分離溝
２２の島領域２１側への進出が認められないので、保護
膜２３の形状を変更する必要がない。保護膜２３で囲ま
れた島領域２１の表面が素子を形成するための活性領域
となる。
２１のパターンが突起状となる角部２４においては、保
護膜２３が斜め４５度の角度で島領域２１と重畳した拡
張部２５を形成する。形状は斜めに切り落とす面取りの
他、丸めた形状や多角形状にしても良く、要は角部２４
でのオーバーラップ量Ｌ１が分離溝２２の直線部分での
オーバーラップ量Ｌ２より大であればよい。オーバーラ
ップの幅と、拡張部２５を形成する範囲は分離溝２２の
パターンのダレを見ながらの経験則による。島領域２１
の形状が内側に折れ曲がる部分２６については、分離溝
２２の島領域２１側への進出が認められないので、保護
膜２３の形状を変更する必要がない。保護膜２３で囲ま
れた島領域２１の表面が素子を形成するための活性領域
となる。
【００１３】この様に、角部２４の保護膜２３の形状を
斜めに形成して拡張部２５を設けるとにより、加工後の
分離溝２２の表面の全てを保護膜２３で被覆することが
できる。従って、分離溝２２を埋める誘電体膜を露出さ
せることが無い。しかも、島領域２１の角部２４付近
は、表面に形成する回路素子の耐圧等の点から見ても余
裕を持つ領域であるから、拡張部２５を設けた事による
島領域２１の面積増大はない。
斜めに形成して拡張部２５を設けるとにより、加工後の
分離溝２２の表面の全てを保護膜２３で被覆することが
できる。従って、分離溝２２を埋める誘電体膜を露出さ
せることが無い。しかも、島領域２１の角部２４付近
は、表面に形成する回路素子の耐圧等の点から見ても余
裕を持つ領域であるから、拡張部２５を設けた事による
島領域２１の面積増大はない。
【００１４】以下に本発明の集積回路の製造方法を詳細
に説明する。 （１）図２Ａを参照して、結晶方位１００のＮ型半導体
基板３０の表面に図１に示した分離溝２２のパターンで
レジスト膜を形成し、基板３０を選択的に異方性ドライ
エッチングを行うことにより分離溝２２を形成する。分
離溝２２の形状は、Ｖ字型、Ｕ字型等であり、深さは３
０〜８０μである。完全な異方性を得ることができない
ので、角部２４では図＊に示すようにパターンがダレ
る。その後全表面にＮ型の拡散を行ってＮ＋型層３１を
形成する。Ｎ＋型層３１はバイポーラトランジスタで言
う埋め込み層としての機能を果たす。従ってＮ＋型層３
１を形成してから分離溝２２を形成しても良い。前記Ｎ
＋型拡散時に表面をスチーム酸化して膜厚１〜５μの酸
化膜３２を形成する。
に説明する。 （１）図２Ａを参照して、結晶方位１００のＮ型半導体
基板３０の表面に図１に示した分離溝２２のパターンで
レジスト膜を形成し、基板３０を選択的に異方性ドライ
エッチングを行うことにより分離溝２２を形成する。分
離溝２２の形状は、Ｖ字型、Ｕ字型等であり、深さは３
０〜８０μである。完全な異方性を得ることができない
ので、角部２４では図＊に示すようにパターンがダレ
る。その後全表面にＮ型の拡散を行ってＮ＋型層３１を
形成する。Ｎ＋型層３１はバイポーラトランジスタで言
う埋め込み層としての機能を果たす。従ってＮ＋型層３
１を形成してから分離溝２２を形成しても良い。前記Ｎ
＋型拡散時に表面をスチーム酸化して膜厚１〜５μの酸
化膜３２を形成する。
【００１５】（２）図２Ｂを参照して、分離溝２２を形
成した面に、その表面が平坦となるように接着剤３３を
形成する。この接着剤３３は、ＢＣｌ３ガスとシランガ
スとの反応によってＣＶＤ形成した、通常「スート」と
称するボロングラス（ＢＳＧ）を用いる。もちろん、沸
酸系エッチャントに対して耐性の乏しい、常温で流動性
のある加熱硬化型または常温硬化型の接着剤であっても
よい。さらには、スピンオン塗布法などによる形成でも
良い。その後硝子やサファイヤ等のような絶縁性の基
板、ガリウムヒ素のような半絶縁性の基板、またはシリ
コン半導休基板（導電型は問わない）から成る平板状の
支持基板３４を貼り付け、約１２００℃、数十分の熱処
理で押圧加熱して半導体基板３０と支持基板３４とを接
着する。
成した面に、その表面が平坦となるように接着剤３３を
形成する。この接着剤３３は、ＢＣｌ３ガスとシランガ
スとの反応によってＣＶＤ形成した、通常「スート」と
称するボロングラス（ＢＳＧ）を用いる。もちろん、沸
酸系エッチャントに対して耐性の乏しい、常温で流動性
のある加熱硬化型または常温硬化型の接着剤であっても
よい。さらには、スピンオン塗布法などによる形成でも
良い。その後硝子やサファイヤ等のような絶縁性の基
板、ガリウムヒ素のような半絶縁性の基板、またはシリ
コン半導休基板（導電型は問わない）から成る平板状の
支持基板３４を貼り付け、約１２００℃、数十分の熱処
理で押圧加熱して半導体基板３０と支持基板３４とを接
着する。
【００１６】（３）図２Ｃを参照して、全休を反転し、
支持基板３４の接着面とは反対測の面を、接着剤３３が
露出するように図２Ｂの図示点線の位置まで研削、ポリ
ッシュを行う。この工程で、周囲を接着剤３３と酸化膜
３２とで囲まれ分離された、回路素子形成のための複数
の島領域２１が形成される。ためのアイランドとなる。
支持基板３４の接着面とは反対測の面を、接着剤３３が
露出するように図２Ｂの図示点線の位置まで研削、ポリ
ッシュを行う。この工程で、周囲を接着剤３３と酸化膜
３２とで囲まれ分離された、回路素子形成のための複数
の島領域２１が形成される。ためのアイランドとなる。
【００１７】（４）図３Ａを参照して、表面保護のため
にスチーム酸化して島領域２１表面に膜厚数百〜１００
０オングストロームの酸化膜３５を形成する。接着剤３
３表面は酸化されないので、酸化膜３５はＮ＋型層３１
と酸化膜３２の表面を合み島領域２１の表面に形成され
る。 （５）図３Ｂを参照して、全面にノンドープの多結晶シ
リコン層をＣＶＤ堆積し、これをホトエッチングするこ
とにより接着剤３３の露出表面を被覆する保護膜２３を
形成する。保護膜２３は接着剤３３の端部から少なくと
もマスクずれの余裕分をもって島領域２１の表面に延在
する。島領域２１の角部２４では、図１に示したように
重畳する量を大きくする。膜厚は数千オングストローム
である。その後、酸化膜３５の膜圧を選択拡散に適した
厚みに増大させるため表面をスチーム酸化し、その膜圧
を２０００〜５０００オングストロームとする。
にスチーム酸化して島領域２１表面に膜厚数百〜１００
０オングストロームの酸化膜３５を形成する。接着剤３
３表面は酸化されないので、酸化膜３５はＮ＋型層３１
と酸化膜３２の表面を合み島領域２１の表面に形成され
る。 （５）図３Ｂを参照して、全面にノンドープの多結晶シ
リコン層をＣＶＤ堆積し、これをホトエッチングするこ
とにより接着剤３３の露出表面を被覆する保護膜２３を
形成する。保護膜２３は接着剤３３の端部から少なくと
もマスクずれの余裕分をもって島領域２１の表面に延在
する。島領域２１の角部２４では、図１に示したように
重畳する量を大きくする。膜厚は数千オングストローム
である。その後、酸化膜３５の膜圧を選択拡散に適した
厚みに増大させるため表面をスチーム酸化し、その膜圧
を２０００〜５０００オングストロームとする。
【００１８】（６）図３Ｃを参照して、島領域２１表面
に不純物を選択拡散することにより回路素子を形成す
る。ここではベース拡散を例にして説明を進める。酸化
膜３５をホトエッチングすることにより拡散窓を形成
し、全面にボロンの拡散源となるボロングラス膜３６を
形成し、熱処理を加えることにより島領域２１の表面に
初期拡散層としてのベース領域３７を形成する。
に不純物を選択拡散することにより回路素子を形成す
る。ここではベース拡散を例にして説明を進める。酸化
膜３５をホトエッチングすることにより拡散窓を形成
し、全面にボロンの拡散源となるボロングラス膜３６を
形成し、熱処理を加えることにより島領域２１の表面に
初期拡散層としてのベース領域３７を形成する。
【００１９】（７）図４Ａを参照して、弗酸系のエッチ
ャントによりボロングラス膜３６を除去する。この時、
保護膜２３も弗酸系のエッチャントにさらされて若干エ
ッチングされるが、接着剤３３は保護膜２３にカバーさ
れるので、損傷を受けない。従来は損傷した島領域２１
の角部２４でも、本発明は拡張部２５を設けたことによ
り接着剤３３は保護される。
ャントによりボロングラス膜３６を除去する。この時、
保護膜２３も弗酸系のエッチャントにさらされて若干エ
ッチングされるが、接着剤３３は保護膜２３にカバーさ
れるので、損傷を受けない。従来は損傷した島領域２１
の角部２４でも、本発明は拡張部２５を設けたことによ
り接着剤３３は保護される。
【００２０】（８）図４Ｂを参照して、基板全体を熱処
理してＰ型ベース領域３７を形成し、上記（６）（７）
の工程を導電型を違えて同様に繰り返す事により、ベー
ス領域３７の表面にＮ＋型のエミッタ領域３８を、島領
域２１の表面にはコレクタコンタクト領域３９を形成す
る。これでＮＰＮトランジスタが形成される。続いてコ
ンタクトホールの形成、アルミ材料の形成とパターニン
グによって電極配線４０を形成する。
理してＰ型ベース領域３７を形成し、上記（６）（７）
の工程を導電型を違えて同様に繰り返す事により、ベー
ス領域３７の表面にＮ＋型のエミッタ領域３８を、島領
域２１の表面にはコレクタコンタクト領域３９を形成す
る。これでＮＰＮトランジスタが形成される。続いてコ
ンタクトホールの形成、アルミ材料の形成とパターニン
グによって電極配線４０を形成する。
【００２１】上記工程において、保護膜２３は酸化雰囲
気中の熱処理工程で酸化されて多結晶シリコンの表面が
酸化膜に変質する。変質した酸化膜は前記弗酸系エッチ
ャントにエッチングされるので、保護膜２３の膜厚はこ
れらの全ての工程のエッチング工程に耐え得る厚みでな
ければならない。また、不可避的に酸化膜を形成する工
程が全て終了した時点で、保護膜２３の全体が酸化膜に
変化するような膜厚とすれば好適である。
気中の熱処理工程で酸化されて多結晶シリコンの表面が
酸化膜に変質する。変質した酸化膜は前記弗酸系エッチ
ャントにエッチングされるので、保護膜２３の膜厚はこ
れらの全ての工程のエッチング工程に耐え得る厚みでな
ければならない。また、不可避的に酸化膜を形成する工
程が全て終了した時点で、保護膜２３の全体が酸化膜に
変化するような膜厚とすれば好適である。
【００２２】かかる本発明の製造方法によれぱ、接着剤
３３の露出表面を保護膜２３で保護しながら工程を進め
るので、分離溝２２部分に段差が発生するという不具合
を防止できる。島領域２１の角部２４においても、保護
膜２３に拡張部２５を設けることによって同様に保護で
きる。さらに、保護膜２３として多結晶シリコンを用い
ることにより、その後の工程で熱酸化膜に変換すること
ができるので、デバイス表面の全てを熱酸化膜で被覆で
き、パッシベーション効果が得られるものである。
３３の露出表面を保護膜２３で保護しながら工程を進め
るので、分離溝２２部分に段差が発生するという不具合
を防止できる。島領域２１の角部２４においても、保護
膜２３に拡張部２５を設けることによって同様に保護で
きる。さらに、保護膜２３として多結晶シリコンを用い
ることにより、その後の工程で熱酸化膜に変換すること
ができるので、デバイス表面の全てを熱酸化膜で被覆で
き、パッシベーション効果が得られるものである。
【００２３】
【発明の効果】以上に説明したとおり、本発明によれ
ば、島領域２１の角部２４において接着剤３３がエッチ
ングされるという従来の不具合を解消できる利点を有す
る。これにより、エッチング工程における接着剤３３の
浸食を防止できるので、チップの表面に急峻な溝１２を
形成せずに済む利点を有する。そして、本発明の製造方
法により高耐圧の半導休集積回路を簡素な工程で実現で
きるという利点を有する。
ば、島領域２１の角部２４において接着剤３３がエッチ
ングされるという従来の不具合を解消できる利点を有す
る。これにより、エッチング工程における接着剤３３の
浸食を防止できるので、チップの表面に急峻な溝１２を
形成せずに済む利点を有する。そして、本発明の製造方
法により高耐圧の半導休集積回路を簡素な工程で実現で
きるという利点を有する。
【図１】本発明を説明するための平面図である。
【図２】本発明を説明するための断面図である。
【図３】本発明を説明するための断面図である。
【図４】本発明を説明するための断面図である。
【図５】従来例を説明するための断面図である。
【図６】従来例を説明するための断面図である。
【図７】従来例を説明するための平面図である。
【図８】従来例を説明するための断面図である。
【図９】従来例を説明するための断面図である。
Claims (6)
- 【請求項１】 半導体素子を形成するための複数の島領
域と、 前記複数の島領域を各々囲む分離溝と、 前記分離溝を埋め、前記複数の島領域を共通の支持基板
に固定する誘電体層と、 前記分離溝のパターンに沿って前記誘電体層の表面を被
覆する保護膜とを具備し、前記保護膜が前記分離溝の角部で前記島領域側に拡張さ
れたパターンに形成され、前記分離溝のパターンのダレ
を前記保護膜で確実に被覆する ことを特徴とする半導体
集積回路。 - 【請求項２】 半導体素子を形成するための複数の島領
域と、 前記複数の島領域を各々囲む分離溝と、 前記分離溝を埋め、前記複数の島領域を共通の支持基板
に固定する接着剤と、 前記分離溝のパターンに沿って前記接着剤の表面を被覆
する保護膜とを具備し、前記保護膜が前記分離溝の角部で前記島領域側に拡張さ
れたパターンに形成され、前記分離溝のパターンのダレ
を前記保護膜で確実に被覆する ことを特徴とする半導体
集積回路。 - 【請求項３】 半導体素子を形成するための複数の島領
域と、 前記複数の島領域を各々囲む分離溝と、 前記半導体素子を形成するためのエッチング工程に曝さ
れた場合にエッチングされる素材からなり、前記分離溝
を埋める誘電体層と、 前記エッチング工程のエッチャントに対して選択性を有
する素材からなり、前記分離溝のパターンに沿って前記
誘電体層の表面を被覆する保護膜とを具備し、前記保護膜が前記分離溝の角部で前記島領域側に拡張さ
れたパターンに形成され、前記分離溝のパターンのダレ
を前記保護膜で確実に被覆する ことを特徴とする半導体
集積回路。 - 【請求項４】 半導体基板に分離用の溝を形成する工程
と、 前記溝を埋めるように接着剤を形成し、前記半導体基板
を支持基板に接着する工程と、 前記半導体基板の表面を前記接着剤の表面が露出するま
で厚みを低減して前記接着剤で分離された島領域を形成
する工程と、 前記溝に露出された接着剤の全表面を、前記溝のパター
ンに沿って前記島領域に重畳し、且つ前記溝の角部で前
記島領域側に拡張されたパターンに保護膜を形成し、前
記溝のパターンのダレを前記保護膜で確実に被覆する工
程と、 前記島領域の表面を被覆する酸化膜を開口し、不純物の
選択拡散を行うことを特徴とする半導体集積回路の製造
方法。 - 【請求項５】 前記接着剤がＢＳＧ（ボロン・シリケー
ト・グラス）膜であることを特徴と請求項４記載の半導
体集積回路の製造方法。 - 【請求項６】 前記保護膜がポリシリコンであることを
特徴とする請求項４記載の半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04076595A JP3316332B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体集積回路とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04076595A JP3316332B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体集積回路とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236613A JPH08236613A (ja) | 1996-09-13 |
| JP3316332B2 true JP3316332B2 (ja) | 2002-08-19 |
Family
ID=12589730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04076595A Expired - Fee Related JP3316332B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体集積回路とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3316332B2 (ja) |
-
1995
- 1995-02-28 JP JP04076595A patent/JP3316332B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08236613A (ja) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08250511A (ja) | パターン化されたベース結合をもつ二重ポリシリコンバイポーラトランジスタのための積み重ねられた障壁−拡散源およびエッチング障害物 | |
| US7067347B2 (en) | Method of manufacturing optical semiconductor integrated circuit device | |
| JP2745970B2 (ja) | 半導体装置の製造方法 | |
| KR100314347B1 (ko) | 반도체장치및그제조방법 | |
| EP0789403B1 (en) | Zener zap diode and method of manufacturing the same | |
| JP3441259B2 (ja) | 半導体装置 | |
| JP3316332B2 (ja) | 半導体集積回路とその製造方法 | |
| JP3332037B2 (ja) | 基板の上表面に二つの自己整列型領域を定める方法 | |
| JPS6324672A (ja) | 半導体装置の製造方法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JP3402852B2 (ja) | 半導体集積回路とその製造方法 | |
| JP3311445B2 (ja) | 高耐圧半導体集積回路の製造方法 | |
| JP2680358B2 (ja) | 半導体素子の製造方法 | |
| JP3342134B2 (ja) | 高耐圧半導体集積回路の製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JPH07235547A (ja) | 半導体集積回路の製造方法 | |
| JP2000252290A (ja) | 半導体装置とその製造方法 | |
| JP2940448B2 (ja) | 半導体集積回路 | |
| JP3402843B2 (ja) | 半導体集積回路とその製造方法 | |
| JP2845044B2 (ja) | 半導体装置 | |
| JPH023242A (ja) | 半導体装置の製造方法 | |
| JPH1174513A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JP3316411B2 (ja) | 半導体集積回路装置 | |
| JPH05129426A (ja) | 半導体装置の素子分離方法 | |
| JPS6222266B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080607 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130607 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |