JP3402852B2 - 半導体集積回路とその製造方法 - Google Patents

半導体集積回路とその製造方法

Info

Publication number
JP3402852B2
JP3402852B2 JP15035995A JP15035995A JP3402852B2 JP 3402852 B2 JP3402852 B2 JP 3402852B2 JP 15035995 A JP15035995 A JP 15035995A JP 15035995 A JP15035995 A JP 15035995A JP 3402852 B2 JP3402852 B2 JP 3402852B2
Authority
JP
Japan
Prior art keywords
region
island
forming
silicon nitride
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15035995A
Other languages
English (en)
Other versions
JPH098127A (ja
Inventor
晃一 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP15035995A priority Critical patent/JP3402852B2/ja
Publication of JPH098127A publication Critical patent/JPH098127A/ja
Application granted granted Critical
Publication of JP3402852B2 publication Critical patent/JP3402852B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、島領域と支持基板とを
誘電体層で接着する事により製造する半導体集積回路と
その製造方法に関する。
【0002】
【従来の技術】耐圧が数百Vを越えるような集積回路を
製造する場合、PN接合によって素子間分離を行うので
はなく、酸化膜(誘電体)によって分離を行う誘電体分
離構造が用いられている。その製造方法もいくつかの種
類があるが、その一つとして、半導体基板の表面に溝を
形成した後その溝を多結晶シリコンで埋めて支持基板と
し、反対表面を研磨して概研磨面を素子形成面とする手
法が知られている(例えば特開昭59ー99735
号)。
【0003】一方、本願出願人は前記多結晶シリコンを
支持基板とするのではなく、平板状の支持基板を別途用
意し、溝を形成した半導体基板に張り合わせる製造方法
を検討するに至っている。この手法は、製造工程を簡素
化できる他、長時間の熱処理による結晶品質の劣化やウ
ェハのそりが無いという点で優れた方法ではあるが、接
着剤として用いるグラス層は表面に酸化膜が成長せずし
かもシリコン酸化膜用のHFエッチャントに対してエッ
チングレートが大きいので、分離溝の部分に急峻な段差
を形成するという欠点を抱えている。そのため本願出願
人は、特願平5ー298218号に述べたように、分離
溝の表面をポリシリコン層で被覆して該ポリシリコン層
を熱酸化膜に変換する手法を提案している。この手法で
はポリシリコン層が前記HFエッチャントに対する保護
膜となるので、急峻な段差の形成はなくなる。
【0004】しかし、ポリシリコン層は酸化される時に
体積膨張を伴うものであり、その応力によって島領域の
位置がずれるという問題点がある。これを解決するため
本願出願人は、特願平07ー105410号に述べたよ
うに、先ずシリコン窒化膜で被覆し、その上にポリシリ
コン層を形成する方法を提案している。この技術を図9
〜図13を用いて説明する。
【0005】a)図9Aに示すように、シリコン基板1
の表面にホトレジスト層2を形成し、基板を異方性エッ
チングすることによりV字、U字型等の分離溝3を形成
する。 b)図9Bに示すように、全面にリン等の不純物を拡散
してN+型の埋め込み層4を形成し、表面にシリコン酸
化膜5を形成する。
【0006】c)図10Aに示すように、分離溝を埋め
るようにしてグラス層6を形成し、グラス膜6により単
結晶シリコン等の支持基板7を貼り付ける。 d)図10Bに示すように、半導体基板1を図10Aの
図示点線の部分まで研磨することにより、分離溝3で分
離された複数の島領域8を形成する。 e)図11Aに示すように、島領域8の表面を熱酸化し
て酸化膜9を形成する。グラス層6表面には酸化膜9が
成長されない。
【0007】f)図11Bに示すように、分離溝3に露
出するグラス層6の表面をシリコン窒化膜10で被覆す
る。 g)図12Aに示すように、シリコン窒化膜10の上を
ポリシリコン層11で被覆する。 h)図12Bに示すように、島領域8表面の酸化膜9に
ホトエッチングにより開口を形成し、拡散源としてリン
グラス膜12を形成し、島領域8表面に初期拡散層13
を形成する。
【0008】i)図13Aに示すように、リングラス膜
12をHFエッチャントにより除去し、初期拡散層13
を熱拡散してコレクタ導出領域14を形成する。リング
ラス膜12の除去のとき、ポリシリコン層11がグラス
層6表面をエッチングから保護する。 j)図13Bに示すように、ベース領域15、エミッタ
領域16を各々選択拡散してNPNトランジスタとす
る。その後、酸化膜へのコンタクトホールの形成と電極
配線の形成を行う。
【0009】このように、分離溝3のグラス膜6をポリ
シリコン層11で保護しながら工程を進めることによ
り、分離溝3に急峻な段差が生じることを防止する。ま
た、ポリシリコン層11を熱酸化膜形成時のシリコン供
給源とする、つまりポリシリコン層11をシリコン酸化
膜(SiO2)に変換することにより、基板表面をすべ
て熱酸化膜で被覆できるので、装置の信頼性の向上につ
なげることができる。さらに、シリコンとの密着性に優
れたシリコン窒化膜10が隣接する島領域8の上まで延
在するので、島領域8の移動を防止できるものである。
【0010】
【発明が解決しようとする課題】しかしながら、シリコ
ン窒化膜10は島領域8のシリコン表面に密着している
こと、ポリシリコン層11はシリコン窒化膜10上に酸
化膜を形成する為にシリコン窒化膜10を完全にカバー
している事など、これらの保護膜は必ず分離溝3の端か
らベース領域15側に延在している必要性がある。加え
てホトエッチング時のマスクずれの余裕度を持たせなけ
ればならない。例えば、図8Bに示すようにシリコン窒
化膜10を分離溝3の端から距離L1だけ延長し、更に
ポリシリコン層11をシリコン窒化膜10の端から距離
L2だけ延長するようなパターン設計とするのである。
距離L1、L2の値は、個々のプロセスの条件により値
が異なるが、約10μ程度を必要とする。
【0011】ところで、NPNトランジスタのコレクタ
は、分離溝3の側面に沿って延在するN+埋め込み層4
と島領域8表面から形成するN+コレクタ導出領域14
とを連結し、コレクタ導出領域14の表面から電極によ
り取り出すのであるが、分離溝3が斜めに形成されてい
るため、コレクタ導出領域14を形成する位置が分離溝
3から離れるに従って、埋め込み層4に到達させるため
に必要な拡散深さが深くなる。つまりコレクタ導出領域
14が埋め込み層4に届かなくなる。
【0012】その為、上記の様に分離溝3周囲に何らか
の保護膜を延在させると、たとえ保護膜の端をマスク端
とするセルフアライン手法によってコレクタ導出領域1
4を形成したとしても、両者を連結するためには拡散深
さを相当深く形成する必要が生じてくる。当然長時間の
熱処理が伴うので、N+埋め込み層4の再拡散も大とな
り、ベース領域15から埋め込み層4までの距離(図1
3B図示W)が短くなって耐圧劣化を招くという欠点が
あった。
【0013】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑みなされたもので、分離溝の上を被覆する保護膜の
下に、埋め込み層に連結し且つ島領域の表面を前記保護
膜の端を超えて延在するコレクタ導出領域を具備するこ
とにより、上記の問題点を解決した半導体集積回路を提
供するものである。
【0014】また、先に埋め込み層と連結するコレクタ
導出領域を形成し、次いで保護膜を形成することによ
り、コレクタ導出領域の形成位置が保護膜のパターンに
左右されない半導体集積回路の製造方法を提供するもの
である。
【0015】
【作用】本発明によれば、コレクタ導出領域が縦方向で
はなく横方向に延在して埋め込み層と連結しているの
で、大きな拡散深さを必要とせずにコレクタ電極を取り
出すことができる。そして、保護膜の形成前にコレクタ
導出領域の形成を行うので、埋め込み層とコレクタ導出
領域とを確実に連結できるほか、コレクタ導出領域の形
状と位置が保護膜のパターンに左右されずにすむ。
【0016】
【実 施 例】以下に本発明の一実施例を図面を参照しな
がら詳細に説明する。図1(A)は本発明の半導体集積
回路を示す、図1(B)は同じく平面図であり、図1
(B)は図1(A)のAA線断面図である。図1におい
て、21はシリコン単結晶半導体基板からなる支持基
板、22は半導体素子(ここではNPNトランジスタ)
形成用の島領域、23は島領域22と支持基板21とを
接着するSiーOーBグラス層(誘電体層)、24は島
領域22相互を分離する分離溝、25はシリコン酸化
膜、26はN+型の埋め込み層、27はN+埋め込み層
26に連結するN+型のコレクタ導出領域、28はP型
のベース領域、29はN+型のエミッタ領域、30は分
離溝24の表面に露出したグラス膜23の表面を被覆す
るシリコン窒化膜、31はシリコン窒化膜の上を被覆す
る、酸化されたポリシリコン層、32は電極である。
【0017】図1Bを参照して、シリコン窒化膜30は
分離溝24の端から約10μ程島領域22の上に拡張さ
れ、ポリシリコン層31はシリコン窒化膜30の端から
更に約10μ程島領域22の上に拡張され、シリコン窒
化膜の側面をも被覆する。シリコン窒化膜30、ポリシ
リコン層31は分離溝24に沿って島領域22を囲むよ
うな、格子状のパターンに形成されている。シリコン窒
化膜30とポリシリコン層31が分離溝24上部の保護
膜となる。
【0018】図8Aは、分離溝24上部を示す拡大断面
図である。ポリシリコン層31は各種酸化膜形成工程、
例えばベース、エミッタなどの拡散工程において酸化さ
れ、熱酸化膜に変換されている。該酸化工程で、島領域
22の表面では島領域22からシリコンが供給されてシ
リコン熱酸化膜33を形成する。分離溝24の上では、
グラス膜23はシリコン供給源とはならないので酸化膜
が成長しない。前述したようにポリシリコン層31がシ
リコン供給源となり熱酸化膜を形成する。酸化されたポ
リシリコン層31は、島領域22上を被覆する酸化膜3
3と一体化する。これで、基板の全表面をほぼ一様の膜
厚の熱酸化膜によって被覆することができる。このこと
は、素子間接続のために分離溝24を越えて延在させる
電極配線のステップカバレジを改善し、断線等を防止で
きることを意味する。
【0019】また、シリコン窒化膜30は隣接する島領
域22の上に形成された酸化膜33の上を被覆する。常
圧または減圧CVD法により600度程度の温度で形成
した熱窒化膜は、単結晶シリコンあるいはシリコン酸化
膜との密着性に優れる。このようなシリコン窒化膜を、
島領域22を取り囲む分離溝24の全表面に島領域22
の表面をも被覆するようなパターンで形成したので、隣
接する島領域22同士を強固に連結するものである。
【0020】従って、比較的軟性を持つグラス膜24の
接着力に加えて、シリコン窒化膜30が島領域22同士
を連結するので、ポリシリコン層31を酸化したときの
ストレスに耐え、島領域22が浮動することを防止でき
る。この作用は、ポリシリコン層31が酸化されるとき
のストレスのみならず、例えば樹脂モールド後の樹脂と
シリコンとの熱膨張係数の差による機械的ストレスな
ど、外的ストレスに対しても有効に働くものである。
【0021】N+埋め込み層26は、島領域22の底部
に埋め込まれ、且つ分離溝24に沿って島領域22の表
面にまで達する。拡散深さは約10μである。コレクタ
導出領域27は、島領域22の端部で埋め込み層26と
重畳して電気的に接続され、島領域22の表面と平行
に、ポリシリコン層31より大きくベース領域28側に
延在する。コレクタ導出領域27の表面でシリコン窒化
膜30またはポリシリコン層31に被覆されていない部
分の酸化膜33にコンタクトホールが設けられ、該コン
タクトホールを介してコレクタの電極32cがコンタク
トする。34はエミッタ拡散で形成した高濃度コンタク
ト領域である。コレクタ導出領域27は、電極32cを
配置する部分に選択的に設けてもよいし、図1Bに示し
たように分離溝24に沿って環状に寄生してもよい。電
極32cを設けない部分は、必ずしもコレクタ導出領域
27がポリシリコン層31より突出している必要なは
い。コレクタ導出領域27の拡散深さは、ベースと同程
度かやや浅い程度の、3〜4μである。
【0022】以上に説明した本発明の半導体集積回路
は、保護膜30、31の下部に達するコレクタ導出領域
27を設け、分離溝24端部から横方向に延在させてコ
レクタ電極32cを配置するので、コレクタ導出領域2
7の拡散深さを深くする必要が無く、熱処理を短時間で
すませることができる。従って埋め込み層26の再拡散
が少なくて済むので、NPNトランジスタを高耐圧化で
きるものである。また、コレクタ導出領域27を横方向
に導出することによって、シリコン窒化膜30、ポリシ
リコン層31等の保護膜に対するパターン設計上の制約
が無くなり、各々が所望の性能を達成するような寸法で
島領域22上に延在させることができるものである。
【0023】以下に本発明の半導体集積回路の製造方法
を図2〜図7を用いて説明する。 a)まず図2Aに示すように、結晶方位100のN型シ
リコン半導体基板35の表面にホトレジスト層36を形
成し、基板35を異方性エッチングすることにより深さ
50〜150μのV字、U字型等の分離溝24を形成す
る。異方性エッチングにはRIE手法やKOH溶液によ
る手法を用いる。
【0024】b)図2Bに示すように、全面にリン等の
不純物を拡散してN+型の埋め込み層26を形成し、そ
の熱拡散時に全表面にスチーム酸化を行って膜厚1〜5
μのシリコン酸化膜25を形成する。分離溝24の形成
後に埋め込み層の形成を行うことにより、分離溝24に
沿うように埋め込み層26を形成できる。 c)図3Aに示すように、分離溝24を形成した面に、
表面が平坦となるように接着剤としてのグラス膜23を
形成する。グラス膜23は、BCl3ガスとSiCl4
ガス、H2、O2とのCVD反応で形成した、通常「ス
ート」と称される、Si−O−B固溶体微粒子からなる
酸化膜を用いる。もちろん、沸酸系エッチャントに対し
て耐性の乏しい、常温で流動性のある加熱硬化型または
常温硬化型の接着剤であってもよい。また、スピンオン
塗布法による形成でもよい。
【0025】その後、前記スートの場合は堆積時に平坦
面が得られるのでその平坦面に、ポリシリコン層の場合
は堆積後に研磨して形成した平坦面に、シリコン半導体
基板(導電型は問わない)からなる平板状の支持基板2
1をグラス膜23表面に貼り付け、約1200℃、数十
分の熱処理で支持基板21と基板35とを押圧接着す
る。支持基板としては、シリコン単結晶基板の他に、ガ
ラス、サファイヤ等の絶縁性基板あるいはガリウム砒素
等の半絶縁性基板でもよい。
【0026】d)図3Bに示すように、全体を上下反転
して、半導体基板35の接着面とは反対側の面をグラス
膜23が露出するまで、つまり図3Aの図示点線の位置
まで研削、ポリッシュを行う。この工程で、周囲をグラ
ス膜23と酸化膜25で囲まれ分離された複数の島領域
22が形成される。 e)図4Aに示すように、島領域22の表面を熱酸化し
て膜厚数百オングストロームの酸化膜33を形成する。
グラス層23表面には酸化膜が形成されないので、酸化
膜33はN+埋め込み層26表面の表面を含む島領域2
2表面のみに形成される。
【0027】f)図4Bに示すように、酸化膜33の上
にレジストマスク37を形成し、該レジストマスク37
を通してリンまたは砒素などの不純物をイオン注入する
ことによりコレクタ導出領域27を形成する。分離溝2
4の表面も含めてイオン注入することにより、埋め込み
層26と重畳させた構造が容易に得られる。この後レジ
ストマスク37の除去を行うが、レジスト除去のための
溶液はシリコンに対して選択性に優れるので、分離溝2
4表面の形状の変化はない。
【0028】g)図5Aに示すように、全面に膜厚0.
05〜1.0μのシリコン窒化膜を常圧または減圧CV
D法により堆積し、これをホトエッチングすることによ
り分離溝24の表面を被覆するシリコン窒化膜30を形
成する。シリコン窒化膜30は先の工程で形成した酸化
膜33の上を分離溝24の両側に約10μ程延在する。
分離溝24は島領域22を形成するために格子状に形成
されるので、シリコン窒化膜のパターンも格子状とな
る。
【0029】尚、先の工程において酸化膜33を意図的
に形成せず、ポリッシュ後の島領域22の上に直接レジ
ストマスク37の形成とシリコン窒化膜30の形成を行
っても良い。 h)図5Bに示すように、全面に膜厚数千オングストロ
ームのノンドープのポリシリコンをCVD法により形成
し、これをホトエッチングすることによりシリコン窒化
膜30の上を被覆するポリシリコン層31を形成する。
ポリシリコン層31はシリコン窒化膜30の側面を被覆
し、N+埋め込み層26を超えて島領域22のN型層表
面まで延在する。
【0030】i)図6Aを参照して、酸化膜33の厚み
を選択拡散に適した厚みに増大させるために表面をスチ
ーム酸化し、その膜厚を2000から10000オング
ストロームとする。この時の熱処理でイオン注入したN
型不純物のを活性化、熱拡散を行う。また、ポリシリコ
ン層31の一部は酸化されて周囲の酸化膜33と一体化
する。
【0031】j)図6Bに示すように、酸化膜33にベ
ース拡散用の開口を形成し、表面に拡散源としてのボロ
ングラス膜38を形成する。熱処理を加えることにより
前記開口を通してP型不純物を導入し、島領域22表面
にベース領域28の初期拡散層を形成する。 k)図7Aに示すように、ボロングラス膜38をHF溶
液で除去する。この時ポリシリコン層31がHF溶液に
曝されることになるが、表面が酸化膜に変換されてお
り、またポリシリコンはHF溶液に対して耐性を持つの
で、過剰な食刻はない。従って分離溝24内のグラス膜
23はHF溶液から保護される。そして、全体に110
0℃、数時間の熱処理を加えることにより前記初期拡散
層を拡散してP型ベース領域28を形成する。熱拡散工
程内でスチーム酸化を行い、島領域22表面の酸化膜3
3を再度成長させる。ポリシリコン層31表面ではポリ
シリコン層31がシリコンの供給源となるので酸化膜が
更に成長する。
【0032】m)図7Bに示すように、同様のホトエッ
チングと選択拡散を行うことにより、ベース領域28表
面にエミッタ領域29を形成してNPNトランジスタを
形成する。その後酸化膜33にコンタクトホールを形成
し、アルミ電極32を形成して図1の示した構造を得
る。尚、コレクタ低抵抗領域27の表面にはエミッタ拡
散によって高濃度コンタクト領域34を重畳して形成す
る。
【0033】ポリシリコン層31は全ての酸化雰囲気中
の熱処理工程においてシリコン酸化膜に変質されてい
る。具体的には、コレクタ低抵抗領域27の形成工程、
ベース及びエミッタ領域28、29の形成工程である。
シリコン酸化膜はHFエッチャントにエッチングされる
ので、ポリシリコン層31の膜厚はこれらの全てのエッ
チング工程に耐えられる厚みでなければならない。ま
た、酸化工程が全て終了した段階で膜厚の全てがシリコ
ン酸化膜に変質するような膜厚とする。変換されたシリ
コン酸化膜は島領域22からシリコンの供給を受けた酸
化膜33と一体化する。従ってポリシリコン層31の膜
厚を適宜選択すれば、島領域22上に形成する熱酸化膜
の膜厚と分離溝24の上に形成される熱酸化膜の膜厚を
ほぼ同じ膜厚に形成できる。このことは分離溝24上に
段差を形成することがなく、電極配線32の断線などを
防止できるものである。
【0034】以上に説明した本発明によれば、シリコン
窒化膜30を分離溝24を越えてポリシリコン層31形
成前に形成した酸化膜33の表面あるいは島領域22の
表面に延在させたので、これらの表面と強固に密着する
シリコン窒化膜30が隣接する島領域22の間を接着す
る。よってポリシリコン層31の酸化に伴う膨張ストレ
スに耐え、島領域22の浮動を防止しながら工程を進め
ることができる。
【0035】また、シリコン窒化膜30などの保護膜を
形成する前にコレクタ導出領域27を形成するので、保
護膜の下部にコレクタ導出領域27を延在させることが
でき、コレクタ電極32cと埋め込み層26とをコレク
タ導出領域27で容易に連結する事が可能となる。しか
もコレクタ導出領域27の拡散深さが任意(浅くてもよ
い)であるので、熱処理時間が短く済み、埋め込み層2
6の再拡散を抑えることができるものである。
【0036】
【発明の効果】以上に説明したとおり、本発明によれば
コレクタ導出領域27が保護膜の下部を延在して埋め込
み層26に達する構造としたので、コレクタ電極32c
を配置する位置とコレクタ導出領域27の拡散深さに制
約が無くなり、熱処理時間を短縮できる利点を有する。
このことは、埋め込み層26の再拡散を抑制できるの
で、NPNトランジスタの高耐圧化を図ることができる
利点を有するものである。
【0037】さらに、シリコン窒化膜30やポリシリコ
ン層31に対するパターン的な制約もなくなるので、各
々、その目的を十分に達成できるようにパターン設計の
自由度が増す利点を有する。さらに、本発明の製造方法
によれば、保護膜の形成前にコレクタ導出領域27の形
成を行うので、上記の構造が容易に得られる他、レジス
トマスクを用いることで分離溝24内部のグラス膜23
への悪影響も除去できる利点を有する。
【0038】さらに、シリコン窒化膜30が島領域22
間の密着力を補強するので、ポリシリコン層31酸化時
のストレスによる島領域22の浮動を防止できる利点を
有する。よってマスクあわせに支障を来すことなく工程
を進めることができる。さらに、ポリシリコン層31を
酸化膜に変質させることにより、チップの全表面を熱酸
化膜で被覆でき、デバイスの信頼性を確保できる利点を
有する。
【0039】さらに、ポリシリコン層31をシリコンの
供給源として酸化する事により、分離溝24上と島領域
22上とで酸化膜の膜厚をほぼ一定の厚みに形成するこ
とができ、段差を形成せずにすむので、電極配線の信頼
性を向上できる利点を有する。
【図面の簡単な説明】
【図1】本発明を説明する、(A)断面図、(B)平面
図である。
【図2】本発明の製造方法を説明する断面図である。
【図3】本発明の製造方法を説明する断面図である。
【図4】本発明の製造方法を説明する断面図である。
【図5】本発明の製造方法を説明する断面図である。
【図6】本発明の製造方法を説明する断面図である。
【図7】本発明の製造方法を説明する断面図である。
【図8】本発明を説明するための拡大断面図である。
【図9】従来の製造方法を説明する断面図である。
【図10】従来の製造方法を説明する断面図である。
【図11】従来の製造方法を説明する断面図である。
【図12】従来の製造方法を説明する断面図である。
【図13】従来の製造方法を説明する断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 27/12 (58)調査した分野(Int.Cl.7,DB名) H01L 21/762 H01L 21/8222 H01L 27/08 331 H01L 27/082

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 分離溝により電気的に分離された半導体
    素子を形成する為の一導電型の複数の島領域と、 前記複数の島領域を共通の支持基板に接着し、且つ前記
    分離溝内部を充満する誘電体層と、 前記分離溝に沿うように前記島領域の底部に埋め込ま
    れ、前記島領域の表面に達する一導電型の埋め込み層
    と、 隣接する前記島領域間の誘電体層表面を被覆し且つ前記
    島領域密着させるシリコン窒化膜と、 前記島領域の表面に形成した逆導電型のベース領域と、 前記ベース領域の表面に形成した一導電型のエミッタ領
    域と、 前記島領域の埋め込み層に連結し、前記シリコン窒化膜
    より前記ベース領域側に長く延在する一導電型のコレク
    タ導出領域とを具備することを特徴とする半導体集積回
    路。
  2. 【請求項2】 前記シリコン窒化膜上にポリシリコン層
    を最終的にシリコン酸化膜に酸化した絶縁膜を設けるこ
    とを特徴とする請求項1に記載の半導体集積回路。
  3. 【請求項3】 一導電型の半導体基板に分離溝を形成す
    る工程と、 前記溝を埋めるように誘電体層を形成し、前記半導体基
    板を一枚の支持基板に接着する工程と、 前記分離溝に沿うように延在する一導電型の埋め込み層
    を形成する工程と、 前記半導体基板を、前記分離溝を埋める誘電体層が露出
    するまで除去して、前記分離溝により電気的に分離され
    た複数の島領域を形成する工程と、 前記島領域の表面に、前記埋め込み層とを連結する一導
    電型のコレクタ導出領域を形成する工程と、 前記露出した誘電体層の表面および前記埋め込み層と前
    記コレクタ導出領域とが重畳する領域を被覆するよう
    に、シリコン窒化膜で被覆する工程と、 前記島領域の表面に逆導電型のベース領域を形成する工
    程と、 前記ベース領域の表面に一導電型のエミッタ領域を形成
    する工程と、を具備することを特徴とする半導体集積回
    路の製造方法。
  4. 【請求項4】 前記シリコン窒化膜の上をポリシリコン
    層で被覆する工程と、 前記島領域の表面に拡散領域を形成し、同時に前記ポリ
    シリコン層を酸化する工程とを具備することを特徴とす
    る請求項3に記載の半導体集積回路の製造方法。
JP15035995A 1995-06-16 1995-06-16 半導体集積回路とその製造方法 Expired - Fee Related JP3402852B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15035995A JP3402852B2 (ja) 1995-06-16 1995-06-16 半導体集積回路とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15035995A JP3402852B2 (ja) 1995-06-16 1995-06-16 半導体集積回路とその製造方法

Publications (2)

Publication Number Publication Date
JPH098127A JPH098127A (ja) 1997-01-10
JP3402852B2 true JP3402852B2 (ja) 2003-05-06

Family

ID=15495273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15035995A Expired - Fee Related JP3402852B2 (ja) 1995-06-16 1995-06-16 半導体集積回路とその製造方法

Country Status (1)

Country Link
JP (1) JP3402852B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492253B2 (en) * 2010-12-02 2013-07-23 Sunpower Corporation Method of forming contacts for a back-contact solar cell

Also Published As

Publication number Publication date
JPH098127A (ja) 1997-01-10

Similar Documents

Publication Publication Date Title
JP3180599B2 (ja) 半導体装置およびその製造方法
JPH0513566A (ja) 半導体装置の製造方法
JPH0449777B2 (ja)
US5106777A (en) Trench isolation process with reduced topography
JPS6359250B2 (ja)
JP3014012B2 (ja) 半導体装置の製造方法
JPH07326663A (ja) ウエハの誘電体分離方法
US5223736A (en) Trench isolation process with reduced topography
US5943578A (en) Method of manufacturing a semiconductor device having an element isolating region
US6331470B1 (en) Process for manufacturing a semiconductor material wafer having power regions dielectrically insulated from circuitry regions
US6037239A (en) Method for making a contact structure for a polysilicon filled trench isolation
US20050001238A1 (en) Semiconductor device and method for manufacturing the same
US20020028551A1 (en) Method for manufacturing semiconductor integrated circuit device
KR100854077B1 (ko) 웨이퍼 본딩을 이용한 soi 기판 제조 방법과 이 soi기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법
JP3402852B2 (ja) 半導体集積回路とその製造方法
US5763931A (en) Semiconductor device with SOI structure and fabrication method thereof
US6872632B2 (en) Method of fabricating semiconductor device
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
JPS5873132A (ja) 絶縁分離にポリイミドを使用した半導体装置及びその製造方法
JP2812013B2 (ja) 半導体装置の製造方法
JP2604745B2 (ja) 半導体集積回路装置
JP3109549B2 (ja) 半導体装置の製造方法
JP3402843B2 (ja) 半導体集積回路とその製造方法
US5843828A (en) Method for fabricating a semiconductor device with bipolar transistor
JP2792089B2 (ja) 半導体記憶装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees