JPS6222266B2 - - Google Patents
Info
- Publication number
- JPS6222266B2 JPS6222266B2 JP19727381A JP19727381A JPS6222266B2 JP S6222266 B2 JPS6222266 B2 JP S6222266B2 JP 19727381 A JP19727381 A JP 19727381A JP 19727381 A JP19727381 A JP 19727381A JP S6222266 B2 JPS6222266 B2 JP S6222266B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon
- region
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 25
- 230000003647 oxidation Effects 0.000 claims description 22
- 238000007254 oxidation reaction Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 230000006866 deterioration Effects 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 13
- 230000002265 prevention Effects 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかり、特に
素子分離用の埋設シリコン酸化膜およびこれと同
時にチヤンネルストツパー領域および耐圧劣化防
止領域を形成する方法に関する。
素子分離用の埋設シリコン酸化膜およびこれと同
時にチヤンネルストツパー領域および耐圧劣化防
止領域を形成する方法に関する。
集積回路等の半導体装置の製造方法において、
集積度の向上および製作工程の簡素化のため埋設
酸化膜による誘電体分離、さらには該埋設酸化膜
を用いた自己整合技術による素子形成がさかんに
行なわれている。この埋設酸化膜を形成する方法
としては、最も容易に使用できるシリコン窒化膜
を耐酸化膜とした熱酸化による選択酸化法が主に
用いられている。
集積度の向上および製作工程の簡素化のため埋設
酸化膜による誘電体分離、さらには該埋設酸化膜
を用いた自己整合技術による素子形成がさかんに
行なわれている。この埋設酸化膜を形成する方法
としては、最も容易に使用できるシリコン窒化膜
を耐酸化膜とした熱酸化による選択酸化法が主に
用いられている。
この選択酸化と同時にチヤンネルストツパー領
域並びに耐圧劣化防止領域を形成することが実施
されている。
域並びに耐圧劣化防止領域を形成することが実施
されている。
第１図ａ〜ｅおよび第２図ａ〜ｅは従来の選択
酸化法を示し、第１図ａ〜ｅはチヤンネルストツ
パーおよび耐圧劣化防止領域の不純物の導入に拡
散法を用いた例を示す。まず第１図ａに示すとお
り、Ｐ型半導体素板１に埋込層２を形成しその上
にｎ型シリコン層３を形成させた基板を準備し、
該基板表面にシリコン酸化膜４およびシリコン窒
化膜５を順次形成する。
酸化法を示し、第１図ａ〜ｅはチヤンネルストツ
パーおよび耐圧劣化防止領域の不純物の導入に拡
散法を用いた例を示す。まず第１図ａに示すとお
り、Ｐ型半導体素板１に埋込層２を形成しその上
にｎ型シリコン層３を形成させた基板を準備し、
該基板表面にシリコン酸化膜４およびシリコン窒
化膜５を順次形成する。
次にフオトプロセス法による選択エツチングに
より素子分離領域上のシリコン窒化膜５、シリコ
ン酸化膜４を除去し、露出したシリコン基板表面
をエツチングして溝６を形成する。（第１図ｂ参
照） しかるのち熱拡散法によるボロンを拡散し溝の
内面にｐ型領域７を形成する。（第１図ｃ参照） 次に熱酸化法を用いて埋設シリコン酸化膜８を
形成し溝６を埋める。この熱酸化により、さきに
導入した不純物により埋設酸化膜８の下側にチヤ
ンネルストツパー９および耐圧劣化防止領域７′
が形成される。（第１図ｄ参照） こうして素子分離領域が形成され、チヤンネル
ストツパー等の形成されたあとそれぞれ分離され
た島状領域に所望の素子を形成することとなる。
第１図ｅは素子形成後の要部断面図で１１はエミ
ツタ領域、１０は耐圧劣化防止領域７′に接続形
成されたベース領域、３はｎ型シリコン層でトラ
ンジスタのコレクタ領域となる。
より素子分離領域上のシリコン窒化膜５、シリコ
ン酸化膜４を除去し、露出したシリコン基板表面
をエツチングして溝６を形成する。（第１図ｂ参
照） しかるのち熱拡散法によるボロンを拡散し溝の
内面にｐ型領域７を形成する。（第１図ｃ参照） 次に熱酸化法を用いて埋設シリコン酸化膜８を
形成し溝６を埋める。この熱酸化により、さきに
導入した不純物により埋設酸化膜８の下側にチヤ
ンネルストツパー９および耐圧劣化防止領域７′
が形成される。（第１図ｄ参照） こうして素子分離領域が形成され、チヤンネル
ストツパー等の形成されたあとそれぞれ分離され
た島状領域に所望の素子を形成することとなる。
第１図ｅは素子形成後の要部断面図で１１はエミ
ツタ領域、１０は耐圧劣化防止領域７′に接続形
成されたベース領域、３はｎ型シリコン層でトラ
ンジスタのコレクタ領域となる。
しかしながらこのような製造方法により埋設シ
リコン酸化膜ならびにチヤンネルストツパーおよ
び耐圧劣化防止領域を形成する場合は、厚い酸化
膜形成時は酸素が酸化膜中をシリコン窒化膜の下
にも拡散して行く為に横方向酸化が生じ、シリコ
ン窒化膜下のシリコン基板も少し酸化され、いわ
ゆるバーズ・ヘツド（bird head）が形成され
る。このためパターン幅の減少が生ずる。たとえ
ば、シリコン酸化膜約200Å、窒化膜約1000Å、
シリコンエツチング溝深さ約0.6μｍ、埋設シリ
コン酸化膜膜厚約1.2μｍとすると、パターン幅
は約２μｍ減少することとなり、このような大き
なパターン幅の減少は集積度を向上する上で大き
な問題となる。その上、窒化膜下にシリコン酸化
膜が部分的に形成されることによりシリコン基板
内に大きな歪が加えられることとなり、ひいては
結晶欠陥の発生となる等、素子形成を行なう上で
の大きな欠点となつている。また厚い酸化膜形成
前に導入したｐ型不純物はチヤンネルストツパー
を形成するが、チヤンネルストツパーは埋込層に
接触して形成されているのでＣCS容量が大きくな
つてしまう欠点がある。また溝の側面に導入した
不純物は耐圧劣化防止領域を形成するが第１図ｅ
の７′に示すようにベース領域１０に接続されて
いるのでＣCB容量が大きくなるという欠点もあ
る。
リコン酸化膜ならびにチヤンネルストツパーおよ
び耐圧劣化防止領域を形成する場合は、厚い酸化
膜形成時は酸素が酸化膜中をシリコン窒化膜の下
にも拡散して行く為に横方向酸化が生じ、シリコ
ン窒化膜下のシリコン基板も少し酸化され、いわ
ゆるバーズ・ヘツド（bird head）が形成され
る。このためパターン幅の減少が生ずる。たとえ
ば、シリコン酸化膜約200Å、窒化膜約1000Å、
シリコンエツチング溝深さ約0.6μｍ、埋設シリ
コン酸化膜膜厚約1.2μｍとすると、パターン幅
は約２μｍ減少することとなり、このような大き
なパターン幅の減少は集積度を向上する上で大き
な問題となる。その上、窒化膜下にシリコン酸化
膜が部分的に形成されることによりシリコン基板
内に大きな歪が加えられることとなり、ひいては
結晶欠陥の発生となる等、素子形成を行なう上で
の大きな欠点となつている。また厚い酸化膜形成
前に導入したｐ型不純物はチヤンネルストツパー
を形成するが、チヤンネルストツパーは埋込層に
接触して形成されているのでＣCS容量が大きくな
つてしまう欠点がある。また溝の側面に導入した
不純物は耐圧劣化防止領域を形成するが第１図ｅ
の７′に示すようにベース領域１０に接続されて
いるのでＣCB容量が大きくなるという欠点もあ
る。
また第２図ａ〜ｅは従来法によるチヤンネルス
トツパーを備えた埋設酸化膜分離半導体装置の製
造方法を示す工程別断面図である。図に示す番号
は第１図に準ずる。第２図ａ〜ｅにおいてはチヤ
ンネルストツパー用の不純物はイオン注入法によ
り行つた場合である。図において先ず第１図の場
合と同様ｐ型素板の表面にｎ型不純物によりｎ型
の埋込層を形成、その上にｎ型の半導体層３を形
成その表面にシリコン酸化膜４およびシリコン窒
化膜５を形成する。（第２図ａ参照）但し第１図
ａ〜ｃ図ではＰ型半導体素板および埋込層は都合
により図面より削除した。
トツパーを備えた埋設酸化膜分離半導体装置の製
造方法を示す工程別断面図である。図に示す番号
は第１図に準ずる。第２図ａ〜ｅにおいてはチヤ
ンネルストツパー用の不純物はイオン注入法によ
り行つた場合である。図において先ず第１図の場
合と同様ｐ型素板の表面にｎ型不純物によりｎ型
の埋込層を形成、その上にｎ型の半導体層３を形
成その表面にシリコン酸化膜４およびシリコン窒
化膜５を形成する。（第２図ａ参照）但し第１図
ａ〜ｃ図ではＰ型半導体素板および埋込層は都合
により図面より削除した。
次にフオトプロセス法による選択エツチングに
より素子分離領域上のシリコン窒化膜５、シリコ
ン酸化膜４を除去し、露出したシリコン基板表面
をエツチングして溝６を形成する。（第２図ｂ参
照） しかるのちイオン注入法によりボロンを拡散す
る。イオン注入によるときは側面には不純物は拡
散されず底面のみにｐ型不純物層７が形成され
る。（第２図ｃ参照） 次に熱酸化法を用いて埋設シリコン酸化膜８を
形成し溝６を埋める。この熱酸化によりさきに溝
の底部に導入した不純物は拡散して埋設酸化膜８
の下にチヤンネルストツパー９を形成する。この
ときは溝側面には不純物が導入されなかつたので
耐圧劣化防止領域は形成されていない。（第２図
ｄ参照） その後分離された島状領域には所望の素子が形
成される（第２図ｅ参照） このように形成された埋込酸化物分離領域を持
つ半導体装置においては前実施例と同様バーズ・
ヘツドが形成されパターン形成領域の幅が大幅に
減少する。それと同時にシリコン酸化膜の近傍の
シリコン結晶には大きな歪が発生しこれが素子の
特性の欠陥の原因となつている。
より素子分離領域上のシリコン窒化膜５、シリコ
ン酸化膜４を除去し、露出したシリコン基板表面
をエツチングして溝６を形成する。（第２図ｂ参
照） しかるのちイオン注入法によりボロンを拡散す
る。イオン注入によるときは側面には不純物は拡
散されず底面のみにｐ型不純物層７が形成され
る。（第２図ｃ参照） 次に熱酸化法を用いて埋設シリコン酸化膜８を
形成し溝６を埋める。この熱酸化によりさきに溝
の底部に導入した不純物は拡散して埋設酸化膜８
の下にチヤンネルストツパー９を形成する。この
ときは溝側面には不純物が導入されなかつたので
耐圧劣化防止領域は形成されていない。（第２図
ｄ参照） その後分離された島状領域には所望の素子が形
成される（第２図ｅ参照） このように形成された埋込酸化物分離領域を持
つ半導体装置においては前実施例と同様バーズ・
ヘツドが形成されパターン形成領域の幅が大幅に
減少する。それと同時にシリコン酸化膜の近傍の
シリコン結晶には大きな歪が発生しこれが素子の
特性の欠陥の原因となつている。
またチヤンネルストツパーは埋込領域にまたが
りそのためＣCS容量が大きくなつてしまう。また
本実施例はイオン注入法により不純物を導入した
ため耐圧劣化防止領域は形成されていない従つて
コレクタ・エミツタ間はリークし易い状態となつ
ている。
りそのためＣCS容量が大きくなつてしまう。また
本実施例はイオン注入法により不純物を導入した
ため耐圧劣化防止領域は形成されていない従つて
コレクタ・エミツタ間はリークし易い状態となつ
ている。
従つて本発明は以上の問題点に対処してなされ
たもので、埋込酸化膜による素子分離をした半導
体装置において、横方向酸化をおさえ素子形成有
効面積を大きくすると共に酸化膜シリコン界面の
歪をすくなくし特性の安定化をはかると共に、埋
込酸化膜の形成と同時CSキヤパシタンスの小さ
いチヤンネルストツパーとCB容量を大きくしな
いで、かつCEリークを発生させることのない耐
圧劣化防止領域を形成する半導体装置の製造方法
を提供するにある。
たもので、埋込酸化膜による素子分離をした半導
体装置において、横方向酸化をおさえ素子形成有
効面積を大きくすると共に酸化膜シリコン界面の
歪をすくなくし特性の安定化をはかると共に、埋
込酸化膜の形成と同時CSキヤパシタンスの小さ
いチヤンネルストツパーとCB容量を大きくしな
いで、かつCEリークを発生させることのない耐
圧劣化防止領域を形成する半導体装置の製造方法
を提供するにある。
本発明の半導体装置の製造方法は、一導電型半
導体基板表面に耐酸化性膜を設けたのちパターニ
ングしてマスクを形成する工程と、このマスクを
用いて前記半導体基板表面に溝を形成する工程
と、溝の側面のみに多結晶シリコン膜を形成する
工程と、前記半導体基板表面にイオン注入法によ
り逆導電型の不純物を導入して前記溝の底面部と
前記多結晶シリコン膜の上部に逆導電型領域を形
成する工程と、前記溝表面を熱酸化してシリコン
酸化膜を形成すると共にシリコン酸化膜の側面に
隣接する前記半導体基板に逆導電型領域を形成す
る工程とを含んで構成される。
導体基板表面に耐酸化性膜を設けたのちパターニ
ングしてマスクを形成する工程と、このマスクを
用いて前記半導体基板表面に溝を形成する工程
と、溝の側面のみに多結晶シリコン膜を形成する
工程と、前記半導体基板表面にイオン注入法によ
り逆導電型の不純物を導入して前記溝の底面部と
前記多結晶シリコン膜の上部に逆導電型領域を形
成する工程と、前記溝表面を熱酸化してシリコン
酸化膜を形成すると共にシリコン酸化膜の側面に
隣接する前記半導体基板に逆導電型領域を形成す
る工程とを含んで構成される。
以下図面を参照し本発明の詳細につき説明す
る。第３図ａ〜ｇは本発明の一実施例による半導
体装置の製造方法を示す工程別断面図である。以
下工程順に説明する。
る。第３図ａ〜ｇは本発明の一実施例による半導
体装置の製造方法を示す工程別断面図である。以
下工程順に説明する。
(1) Ｐ型半導体素板１にｎ型不純物を拡散し埋込
層２を形成しその上にｎ型シリコン領域３を気
相成長法に形成し半導体基板を準備する。（第
３図ｆ参照）ただし第３図ａ〜ｅではＰ型半導
体素板１および埋込層２は省略してある。次に
さきに形成したｎ型シリコン領域３の表面に熱
酸化法によりシリコン酸化膜４を約200Å形成
し、その上にシリコン窒化膜５をCVD法によ
り約1000Å被着させる。（第３図ａ参照） (2) 次にホトレジスト法を用いて選択的に埋設酸
化膜形成領域上のシリコン窒化膜５およびシリ
コン酸化膜４をエツチング除去し、シリコン基
板表面を露出させ、しかるのち露出表面を
CCl4ガス系を用いたプラズマエツチングで食
刻し、溝６を0.6μｍの深さに形成する。（第３
図ｂ参照） (3) しかるのち多結晶シリコン膜１２を気相成長
法により5000〜6000Å形成する。（第３図ｃ参
照）多結晶シリコン膜の膜厚は埋設シリコン酸
化膜の所望の膜厚により変化し、埋設シリコン
酸化膜の膜厚が約1.2μｍであれば付着させる
多結晶シリコン膜の膜厚は0.5μｍ程度が適当
である。
層２を形成しその上にｎ型シリコン領域３を気
相成長法に形成し半導体基板を準備する。（第
３図ｆ参照）ただし第３図ａ〜ｅではＰ型半導
体素板１および埋込層２は省略してある。次に
さきに形成したｎ型シリコン領域３の表面に熱
酸化法によりシリコン酸化膜４を約200Å形成
し、その上にシリコン窒化膜５をCVD法によ
り約1000Å被着させる。（第３図ａ参照） (2) 次にホトレジスト法を用いて選択的に埋設酸
化膜形成領域上のシリコン窒化膜５およびシリ
コン酸化膜４をエツチング除去し、シリコン基
板表面を露出させ、しかるのち露出表面を
CCl4ガス系を用いたプラズマエツチングで食
刻し、溝６を0.6μｍの深さに形成する。（第３
図ｂ参照） (3) しかるのち多結晶シリコン膜１２を気相成長
法により5000〜6000Å形成する。（第３図ｃ参
照）多結晶シリコン膜の膜厚は埋設シリコン酸
化膜の所望の膜厚により変化し、埋設シリコン
酸化膜の膜厚が約1.2μｍであれば付着させる
多結晶シリコン膜の膜厚は0.5μｍ程度が適当
である。
(4) 次に多結晶シリコン膜１２のエツチングを行
う。このときエツチングはCCl4系ガスによる
異方性プラズマエツチング方法により実施し、
基板表面全面をエツチングガスにさらす。しか
るときはエツチングは基板表面に垂直な方向か
らしかエツチングされないために溝６の側面の
多結晶シリコン膜１２はエツチングされないで
残る。（第３図ｄ参照）プラズマエツチングの
あとシリコン基板をケミカルエツチングして表
面を整えてもよい。
う。このときエツチングはCCl4系ガスによる
異方性プラズマエツチング方法により実施し、
基板表面全面をエツチングガスにさらす。しか
るときはエツチングは基板表面に垂直な方向か
らしかエツチングされないために溝６の側面の
多結晶シリコン膜１２はエツチングされないで
残る。（第３図ｄ参照）プラズマエツチングの
あとシリコン基板をケミカルエツチングして表
面を整えてもよい。
(5) 次にｐ型不純物としてボロンをイオン注入法
により添加する。しかるときはボロンは多結晶
シリコンの側壁の上面と、ポリシリコンが除去
された溝の底面に注入されｐ型領域１３および
１４が形成される。（第３図ｅ参照） (6) しかるのち熱酸化法を用いて埋設シリコン酸
化膜８′を形成する。熱酸化は例えば高圧酸化
により900〜1000℃で行えば容易に酸化膜を形
成することができる。この選択酸化時溝６の下
面は従来通り酸化されるが、側面は多結晶シリ
コン膜１２が酸化されシリコン基板自体は酸化
されない。従つてシリコン窒化膜５の下にシリ
コン酸化膜が形成されることは無く、従つてバ
ーズ・ヘツドは形成されず選択酸化によるパタ
ーン形成領域の減少や結晶歪の発生を防止する
ことができる。従つて高密度化、小形化ができ
ると共に歪による特性の不安定を防ぐことがで
きる。また埋設シリコン酸化膜８′の形成と同
時にチヤンネルストツパー１５および耐圧劣化
防止領域のｐ型領域７″が形成できる。チヤン
ネルストツパー１５は埋込層２から離れ小さく
形成されているのでＣCS容量を小さくすること
ができる。（第３図ｆ参照） (7) 次に埋込酸化物層８′により形成された島状
領域に所望の素子を形成すれば半導体装置が得
られる（第３図ｇ参照） 第３図ｇにおいて１１はエミツタ領域、１０
はベース領域、３はコレクタ領域、７″は耐圧
劣化防止用のｐ型領域である。耐圧劣化防止用
のｐ型領域は第１図ｅに示したように大きくな
いのでＣCB容量を小さくすることができる。ま
たCEリークの最も起り易い部分に耐圧劣化防
止用ｐ型領域が形成されているのでこのリーク
を減少させることができる。
により添加する。しかるときはボロンは多結晶
シリコンの側壁の上面と、ポリシリコンが除去
された溝の底面に注入されｐ型領域１３および
１４が形成される。（第３図ｅ参照） (6) しかるのち熱酸化法を用いて埋設シリコン酸
化膜８′を形成する。熱酸化は例えば高圧酸化
により900〜1000℃で行えば容易に酸化膜を形
成することができる。この選択酸化時溝６の下
面は従来通り酸化されるが、側面は多結晶シリ
コン膜１２が酸化されシリコン基板自体は酸化
されない。従つてシリコン窒化膜５の下にシリ
コン酸化膜が形成されることは無く、従つてバ
ーズ・ヘツドは形成されず選択酸化によるパタ
ーン形成領域の減少や結晶歪の発生を防止する
ことができる。従つて高密度化、小形化ができ
ると共に歪による特性の不安定を防ぐことがで
きる。また埋設シリコン酸化膜８′の形成と同
時にチヤンネルストツパー１５および耐圧劣化
防止領域のｐ型領域７″が形成できる。チヤン
ネルストツパー１５は埋込層２から離れ小さく
形成されているのでＣCS容量を小さくすること
ができる。（第３図ｆ参照） (7) 次に埋込酸化物層８′により形成された島状
領域に所望の素子を形成すれば半導体装置が得
られる（第３図ｇ参照） 第３図ｇにおいて１１はエミツタ領域、１０
はベース領域、３はコレクタ領域、７″は耐圧
劣化防止用のｐ型領域である。耐圧劣化防止用
のｐ型領域は第１図ｅに示したように大きくな
いのでＣCB容量を小さくすることができる。ま
たCEリークの最も起り易い部分に耐圧劣化防
止用ｐ型領域が形成されているのでこのリーク
を減少させることができる。
以上説明したとおり本発明によれば選択酸化法
により埋設シリコン酸化膜を形成する時に、シリ
コンのエツチング溝形成後溝の側面のみに多結晶
シリコン層を形成することにより熱酸化時の横方
向酸化を防止することができ、そのためパターン
形成領域の減少や結晶歪の発生を防止することが
できる。従つて集積度の向上が出来ると共に歪の
発生による耐圧劣化を減少させることができる。
また同時にチヤンネルストツパーと耐圧劣化防止
領域が小さく形成できるのでＣCS容量、ＣCB容量
を大きくすることなく機能を発揮することができ
る。従つて、高密度化、小形化、特性の安定化が
出来ると共に歩留の向上をはかることができる。
により埋設シリコン酸化膜を形成する時に、シリ
コンのエツチング溝形成後溝の側面のみに多結晶
シリコン層を形成することにより熱酸化時の横方
向酸化を防止することができ、そのためパターン
形成領域の減少や結晶歪の発生を防止することが
できる。従つて集積度の向上が出来ると共に歪の
発生による耐圧劣化を減少させることができる。
また同時にチヤンネルストツパーと耐圧劣化防止
領域が小さく形成できるのでＣCS容量、ＣCB容量
を大きくすることなく機能を発揮することができ
る。従つて、高密度化、小形化、特性の安定化が
出来ると共に歩留の向上をはかることができる。
第１図ａ〜ｅおよび第２図ａ〜ｅは従来の半導
体装置の製造方法を示す工程別の要部断面図、第
３図ａ〜ｇは本発明の一実施例による半導体装置
の製造方法を示す工程別の要部断面図である。 １……半導体素板、２……埋込層、３……半導
体基板表面領域、４……シリコン酸化膜、５……
シリコン窒化膜、６……溝、７……溝部に形成し
たｐ型領域、７′，７″……耐圧劣化防止領域、
８，８′……埋設シリコン酸化膜、９……チヤン
ネルストツパー、１０……ベース領域、１１……
エミツタ領域、１２……多結晶シリコン膜、１
３，１４……ｐ型領域、１５……チヤンネルスト
ツパー。
体装置の製造方法を示す工程別の要部断面図、第
３図ａ〜ｇは本発明の一実施例による半導体装置
の製造方法を示す工程別の要部断面図である。 １……半導体素板、２……埋込層、３……半導
体基板表面領域、４……シリコン酸化膜、５……
シリコン窒化膜、６……溝、７……溝部に形成し
たｐ型領域、７′，７″……耐圧劣化防止領域、
８，８′……埋設シリコン酸化膜、９……チヤン
ネルストツパー、１０……ベース領域、１１……
エミツタ領域、１２……多結晶シリコン膜、１
３，１４……ｐ型領域、１５……チヤンネルスト
ツパー。
Claims (1)
- １ 一導電型半導体基板表面に耐酸化性膜を設け
たのちパターニングしてマスクを形成する工程
と、該マスクを用いて前記半導体基板表面に溝を
形成する工程と、該溝の側面のみに多結晶シリコ
ン膜を形成する工程と、前記半導体基板表面にイ
オン注入法により逆導電型の不純物を導入して前
記溝の底面部と前記多結晶シリコン膜の上部に逆
導電型領域を形成する工程と、前記溝表面を熱酸
化してシリコン酸化膜を形成すると共に該シリコ
ン酸化膜の側面に隣接する前記半導体基板に逆導
電型領域を形成する工程とを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19727381A JPS5897846A (ja) | 1981-12-08 | 1981-12-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19727381A JPS5897846A (ja) | 1981-12-08 | 1981-12-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5897846A JPS5897846A (ja) | 1983-06-10 |
| JPS6222266B2 true JPS6222266B2 (ja) | 1987-05-16 |
Family
ID=16371718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19727381A Granted JPS5897846A (ja) | 1981-12-08 | 1981-12-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897846A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0762944A (ja) * | 1993-08-31 | 1995-03-07 | Ota Seisakusho:Kk | スライドヒンジ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07120704B2 (ja) * | 1987-05-21 | 1995-12-20 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1981
- 1981-12-08 JP JP19727381A patent/JPS5897846A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0762944A (ja) * | 1993-08-31 | 1995-03-07 | Ota Seisakusho:Kk | スライドヒンジ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5897846A (ja) | 1983-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4471525A (en) | Method for manufacturing semiconductor device utilizing two-step etch and selective oxidation to form isolation regions | |
| JP3180599B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0513566A (ja) | 半導体装置の製造方法 | |
| JPS6240858B2 (ja) | ||
| JPH07105436B2 (ja) | 半導体装置の製造方法 | |
| JPH0786296A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPH07106412A (ja) | 半導体装置およびその製造方法 | |
| JP2654607B2 (ja) | 半導体装置の製造方法 | |
| JP2597631B2 (ja) | 半導体デバイスおよびその製造方法 | |
| JP3332037B2 (ja) | 基板の上表面に二つの自己整列型領域を定める方法 | |
| JPH0340938B2 (ja) | ||
| JPS6222266B2 (ja) | ||
| US6331727B1 (en) | Semiconductor device and method of fabricating the same | |
| JP3011729B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0258778B2 (ja) | ||
| JP2883242B2 (ja) | 半導体装置の製造方法 | |
| JPH0234179B2 (ja) | ||
| JPH02174140A (ja) | 半導体装置の製造方法 | |
| JPH0661343A (ja) | 半導体装置の製造方法 | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP3252385B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2615958B2 (ja) | バイポーラ型半導体装置の製造方法 | |
| JP3176606B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JP2500427B2 (ja) | バイポ―ラ型半導体装置の製造方法 |