JPH0426129A - バイポーラトランジスタの構造および製造方法 - Google Patents
バイポーラトランジスタの構造および製造方法Info
- Publication number
- JPH0426129A JPH0426129A JP13024590A JP13024590A JPH0426129A JP H0426129 A JPH0426129 A JP H0426129A JP 13024590 A JP13024590 A JP 13024590A JP 13024590 A JP13024590 A JP 13024590A JP H0426129 A JPH0426129 A JP H0426129A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- layer
- bipolar transistor
- region
- buried layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052721 tungsten Inorganic materials 0.000 abstract description 6
- 239000010937 tungsten Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 description 17
- 238000002955 isolation Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- FBOUIAKEJMZPQG-AWNIVKPZSA-N (1E)-1-(2,4-dichlorophenyl)-4,4-dimethyl-2-(1,2,4-triazol-1-yl)pent-1-en-3-ol Chemical compound C1=NC=NN1/C(C(O)C(C)(C)C)=C/C1=CC=C(Cl)C=C1Cl FBOUIAKEJMZPQG-AWNIVKPZSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、バイポーラトランジスタの構造および製造
方法に関するもので、特に、縮型のバイポーラトランジ
スタの構造および製造方法に関するものである。
方法に関するもので、特に、縮型のバイポーラトランジ
スタの構造および製造方法に関するものである。
［従来の技術］
第３図は、コレクタ抵抗を低減するために高濃度不純物
理込み層によるサブコレクターを有する縦型のバイポー
ラトランジスタの例を示すための例えばＮＰＮ トラン
ジスタの場合の断面図である。
理込み層によるサブコレクターを有する縦型のバイポー
ラトランジスタの例を示すための例えばＮＰＮ トラン
ジスタの場合の断面図である。
図において、（１）はＰ型基板、（２）はＮ゛コレクタ
埋込層、（３）はＮ−コレクタ領域、（４）は素子分離
用Ｐ゛層、（５）は素子分離膜、（６）はベース領域、
（７）はエミッタ領域、（８）は外部ベース領域、（９
）はコレクタ引き出し用Ｎ゛拡散層、（１０）は絶縁膜
、（１１）は導電性膜、（１２）はエミッタ電極、（１
３）はベース電極、（１４）はコレクタ電極である。
埋込層、（３）はＮ−コレクタ領域、（４）は素子分離
用Ｐ゛層、（５）は素子分離膜、（６）はベース領域、
（７）はエミッタ領域、（８）は外部ベース領域、（９
）はコレクタ引き出し用Ｎ゛拡散層、（１０）は絶縁膜
、（１１）は導電性膜、（１２）はエミッタ電極、（１
３）はベース電極、（１４）はコレクタ電極である。
従来の縦型バイポーラトランジスタは以上のように構成
されており、そのコレクタ抵抗を低減するために設けた
高濃度埋込み層を配線するために同じ導電型のコレクタ
引き出し用Ｎ゛拡散層（９）を素子表面まで引き出して
、素子表面の導電性膜（１１）との接続を行っていた。
されており、そのコレクタ抵抗を低減するために設けた
高濃度埋込み層を配線するために同じ導電型のコレクタ
引き出し用Ｎ゛拡散層（９）を素子表面まで引き出して
、素子表面の導電性膜（１１）との接続を行っていた。
［発明が解決しようとする課題］
従来の縦型のバイポーラトランジスタは以上のように構
成されているので、コレクタ引き出し用Ｎ゛拡散層によ
るコレクタ電極の引き出し部分が長くなり、その結果、
コレクタ抵抗が大きくなり縦型のバイポーラトランジス
タの高速動作特性を劣化させる一因となっていた。また
、コレクタ引き出し用の高濃度拡散層（コレクタ引き出
し用Ｎ゛拡散層）を高濃度のサブコレクタ埋込み層（Ｎ
”コレクタ埋込み層）まで拡散させるためには、高温下
長時間の熱処理を必要とし、このためこの埋込み層がＮ
−コレクタ領域中に拡散し、耐圧の低下あるいは容量の
増大の原因となっていた。
成されているので、コレクタ引き出し用Ｎ゛拡散層によ
るコレクタ電極の引き出し部分が長くなり、その結果、
コレクタ抵抗が大きくなり縦型のバイポーラトランジス
タの高速動作特性を劣化させる一因となっていた。また
、コレクタ引き出し用の高濃度拡散層（コレクタ引き出
し用Ｎ゛拡散層）を高濃度のサブコレクタ埋込み層（Ｎ
”コレクタ埋込み層）まで拡散させるためには、高温下
長時間の熱処理を必要とし、このためこの埋込み層がＮ
−コレクタ領域中に拡散し、耐圧の低下あるいは容量の
増大の原因となっていた。
この発明は、以上のような課題を解決するためになされ
たもので、特に、コレクタ抵抗を低減した高速のバイポ
ーラトランジスタの構造を得ると共に、熱処理を大巾に
低減し、サブコレクタ埋込み層（Ｎ”コレクタ埋込み層
）の上方拡散を抑え高速でかつ信頼性の高いバイポーラ
トランジスタの製造方法を得ることを目的とする。
たもので、特に、コレクタ抵抗を低減した高速のバイポ
ーラトランジスタの構造を得ると共に、熱処理を大巾に
低減し、サブコレクタ埋込み層（Ｎ”コレクタ埋込み層
）の上方拡散を抑え高速でかつ信頼性の高いバイポーラ
トランジスタの製造方法を得ることを目的とする。
［課題を解決するための手段１
この発明によるバイポーラトランジスタの構造は、コレ
クタ埋込み層とコレクタ電極とを低抵抗の導電性膜で直
接接続した構成である。
クタ埋込み層とコレクタ電極とを低抵抗の導電性膜で直
接接続した構成である。
また、この発明によるバイポーラトランジスタの製造方
法は、コレクタ電極の下地のコレクタ領域のシリコンを
コレクタ埋込み層上までエツチングし、開口を形成させ
る工程と、前記開口に導電性膜を埋込む工程とからなる
方法である。
法は、コレクタ電極の下地のコレクタ領域のシリコンを
コレクタ埋込み層上までエツチングし、開口を形成させ
る工程と、前記開口に導電性膜を埋込む工程とからなる
方法である。
［作 用］
この発明におけるバイポーラトランジスタの構造は、サ
ブコレクタの高濃度埋込み層としてのコレクタ埋込み層
の引き出し層を導電性膜により形成しており、コレクタ
の抵抗を低減し、高速のバイポーラトランジスタを得る
ことができる。
ブコレクタの高濃度埋込み層としてのコレクタ埋込み層
の引き出し層を導電性膜により形成しており、コレクタ
の抵抗を低減し、高速のバイポーラトランジスタを得る
ことができる。
また、この発明におけるバイポーラトランジスタの製造
方法は、サブコレクタの高濃度埋込み層としてのコレク
タ埋込み層上のコレクタ領域のシリコンの一部を素子表
面よりコレクタ埋込み層上までエツチングした後に、導
電性膜で埋込むため、コレクタの抵抗を低減することが
できるとともに、従来の拡散層を用いる場合に比べ熱処
理を低減でき、サブコレクタのコレクタ埋込み層の上方
拡散を抑え、耐圧の向上ならびに容量を低減することが
でき、イス頼件の高い高速のバイポーラ■・ランジスタ
を得ることができる。
方法は、サブコレクタの高濃度埋込み層としてのコレク
タ埋込み層上のコレクタ領域のシリコンの一部を素子表
面よりコレクタ埋込み層上までエツチングした後に、導
電性膜で埋込むため、コレクタの抵抗を低減することが
できるとともに、従来の拡散層を用いる場合に比べ熱処
理を低減でき、サブコレクタのコレクタ埋込み層の上方
拡散を抑え、耐圧の向上ならびに容量を低減することが
でき、イス頼件の高い高速のバイポーラ■・ランジスタ
を得ることができる。
［実施例］
以下、この発明の一実施例を図について説明する。第１
図はこの実施例を適用した縦型のＮＰＮバイポーラトラ
ンジスタの一例を模式的に示した断面図であり、第２図
＜１）〜（ｄ）はこの実施例方法を適用した場合の製造
工程を工程順に示す模式断面図である。
図はこの実施例を適用した縦型のＮＰＮバイポーラトラ
ンジスタの一例を模式的に示した断面図であり、第２図
＜１）〜（ｄ）はこの実施例方法を適用した場合の製造
工程を工程順に示す模式断面図である。
図において、（１）はシリコンよりなるＰ型基板、（２
）はコレクタ埋込み層としてのＮ゛コレクタ埋込層、（
３）はコレクタ領域としてのＮ−コレクタ領域、（４）
は累子分離用Ｐ′層、（５）は素子分離膜、（６）はベ
ース領域、（７）はエミッタ領域、（８）は外部ベース
領域、（１０）は絶縁膜、（１１）は導電性膜、（１２
）はエミッタ電極、（１３〉はベース電極、（１４）は
コレクタ電極である。
）はコレクタ埋込み層としてのＮ゛コレクタ埋込層、（
３）はコレクタ領域としてのＮ−コレクタ領域、（４）
は累子分離用Ｐ′層、（５）は素子分離膜、（６）はベ
ース領域、（７）はエミッタ領域、（８）は外部ベース
領域、（１０）は絶縁膜、（１１）は導電性膜、（１２
）はエミッタ電極、（１３〉はベース電極、（１４）は
コレクタ電極である。
次に、第２図と共に、前述の第１図に示したバイポーラ
）・ランジスタを製造するための製造方法について説明
する。
）・ランジスタを製造するための製造方法について説明
する。
まず、シリコンよりなるＰ型基板（１）上に従来技術と
同様にコレクタ埋込み層としてのＮ゛コレクタ埋込層（
２）を形成後、主としてシリコンよりなるコレクタ領域
としてのＮ−コレクタ領域（３）を形成させ、素子分離
用Ｐ′層（４）及び素子分離膜（５）で素子分離後、ベ
ース領域（６）及びエミッタ領域（７）を形成し、その
後に５絶縁ｆｌ（１，０）を形成する［第２図（ａ）に
示ず１゜ 次に、第２層目レジスト〜（１５）をマスクとして、エ
ミッタ領域（ア）、ベース領域〈６）及びＮ−コレクタ
領域（３）のコンタク）・部分の前記絶縁膜（１０）を
除去し、開口する［第２図（ｂ）に示す］。
同様にコレクタ埋込み層としてのＮ゛コレクタ埋込層（
２）を形成後、主としてシリコンよりなるコレクタ領域
としてのＮ−コレクタ領域（３）を形成させ、素子分離
用Ｐ′層（４）及び素子分離膜（５）で素子分離後、ベ
ース領域（６）及びエミッタ領域（７）を形成し、その
後に５絶縁ｆｌ（１，０）を形成する［第２図（ａ）に
示ず１゜ 次に、第２層目レジスト〜（１５）をマスクとして、エ
ミッタ領域（ア）、ベース領域〈６）及びＮ−コレクタ
領域（３）のコンタク）・部分の前記絶縁膜（１０）を
除去し、開口する［第２図（ｂ）に示す］。
次に、第２層目レジスト（１６）をマスクとして、前記
Ｎ−コレクタ領域（３）のコンタクト部分のシリコンの
みをＮ゛コレクタ埋込層（２）までエツチング除去する
［第２図（ｃ）に示す］。
Ｎ−コレクタ領域（３）のコンタクト部分のシリコンの
みをＮ゛コレクタ埋込層（２）までエツチング除去する
［第２図（ｃ）に示す］。
次に、ＣＶＤ製造（図示せず）によるＣＶＤ法により、
タングステン膜よりなる低抵抗の導電性Ｊｌｌｌｊ（１
１）を上面全体にわたり堆積させ、コンタクトホールを
完全に埋込む［第２図（ｄ）に示す］。
タングステン膜よりなる低抵抗の導電性Ｊｌｌｌｊ（１
１）を上面全体にわたり堆積させ、コンタクトホールを
完全に埋込む［第２図（ｄ）に示す］。
その後、第１Ｊ’ｉ！目の配線のバターニングを行うこ
とにより、第１図の構造のＮＰＮ型のバイポーラトラン
ジスタを得ることができる。
とにより、第１図の構造のＮＰＮ型のバイポーラトラン
ジスタを得ることができる。
従って、前述のようにして構成されたこの実施例による
縦型のバイポーラトランジスタの構造では、Ｎ゛コレク
タ埋込層（２）上で直接メタルからなる導電性膜（１１
）によりコンタク１〜をとるので、従来のトランジスタ
に比べ、拡散層によるコレクタの引き出し部分が短かく
なるため、コレクタの抵抗を大巾に低減することが可能
となる。また、従来のようにＮ゛コレクタ埋込層（２）
上から素子表面まで不純物拡散層を形成する工程が省略
できるとともに、その際に必要な高温の熱処理を省略で
き、不必要な不純物の拡散を防止できる。
縦型のバイポーラトランジスタの構造では、Ｎ゛コレク
タ埋込層（２）上で直接メタルからなる導電性膜（１１
）によりコンタク１〜をとるので、従来のトランジスタ
に比べ、拡散層によるコレクタの引き出し部分が短かく
なるため、コレクタの抵抗を大巾に低減することが可能
となる。また、従来のようにＮ゛コレクタ埋込層（２）
上から素子表面まで不純物拡散層を形成する工程が省略
できるとともに、その際に必要な高温の熱処理を省略で
き、不必要な不純物の拡散を防止できる。
また、前述の実施例ではＮＰＮ型の縦型バイポーラトラ
ンジスタの一例を示したが、これとは逆のＰＮＰ型の縦
型バイポーラトランジスタにおいても各半導体部分の導
電型を反対にすることで同様に得ることが可能である。
ンジスタの一例を示したが、これとは逆のＰＮＰ型の縦
型バイポーラトランジスタにおいても各半導体部分の導
電型を反対にすることで同様に得ることが可能である。
また、前記実施例では、第１層目レジスト（］５）の上
に第２層目のレジスト（１６）を重ねたが、第１層目レ
ジスト−（１５）を除去した後、第２層目レジスト（１
６）を形成しても良い。
に第２層目のレジスト（１６）を重ねたが、第１層目レ
ジスト−（１５）を除去した後、第２層目レジスト（１
６）を形成しても良い。
また、上面全体にタングステン膜（１１）をＣＶＤ法に
より形成し、そのままタングステン膜（１１）をパター
ニングして第１層目の配線を行ったが、このタングステ
ン膜（１１）形成後、−度エッチングを行ってコンタク
トホールの埋込みのみを行い、＾１等のメタル膜を形成
して第１層目の配線としても良い。
より形成し、そのままタングステン膜（１１）をパター
ニングして第１層目の配線を行ったが、このタングステ
ン膜（１１）形成後、−度エッチングを行ってコンタク
トホールの埋込みのみを行い、＾１等のメタル膜を形成
して第１層目の配線としても良い。
また、コンタクトの埋込みに上面全体にタングステン膜
（１１）を形成したが、他の低抵抗な導電性膜を用いて
、同様に行っても良い。
（１１）を形成したが、他の低抵抗な導電性膜を用いて
、同様に行っても良い。
また、コンタクトの埋込みにタングステン膜（１１）を
上面全体に形成したが、選択的にコンタクトホールをあ
る程度、アスペクト比が小さくなるまで埋込んだ後に、
メタル膜をその上に形成して第１層目の配線を行うこと
も可能である。
上面全体に形成したが、選択的にコンタクトホールをあ
る程度、アスペクト比が小さくなるまで埋込んだ後に、
メタル膜をその上に形成して第１層目の配線を行うこと
も可能である。
また、コンタクトの埋込みにタングステン膜よりなる低
抵抗な導電性膜を用いたが、コンタク１〜をとる拡散層
と同じ導電型で高濃度にドーピングされたポリシリコン
膜を用いても同様の作用効果が得られる。この場合、従
来の方式に比べて、コンタクトの抵抗の低減においては
効果がないが従来のように単結晶の素子表面からコレク
タの高濃度埋込み層まで不純物を拡散させるのに比べて
熱処理が少なくて済み不必要な不純物の拡散を防止する
ことができる。
抵抗な導電性膜を用いたが、コンタク１〜をとる拡散層
と同じ導電型で高濃度にドーピングされたポリシリコン
膜を用いても同様の作用効果が得られる。この場合、従
来の方式に比べて、コンタクトの抵抗の低減においては
効果がないが従来のように単結晶の素子表面からコレク
タの高濃度埋込み層まで不純物を拡散させるのに比べて
熱処理が少なくて済み不必要な不純物の拡散を防止する
ことができる。
［発明の効果］
以上詳述したように、この発明によれば、縦型のバイポ
ーラトランジスタのｆｌｌＩ造において、コレクタを電
気的に接続するのに、コレクタの高濃度埋込み層（Ｎ”
コレクタ埋込み層）上で、低抵抗な導電性膜により接続
するため、従来のトランジスタに比べ、拡散層によるコ
レクタの引き出し部分が短かくなるため、コレクタの抵
抗を大巾に低減することが可能となり、高速のバイポー
ラトランジスタを得ることができる。
ーラトランジスタのｆｌｌＩ造において、コレクタを電
気的に接続するのに、コレクタの高濃度埋込み層（Ｎ”
コレクタ埋込み層）上で、低抵抗な導電性膜により接続
するため、従来のトランジスタに比べ、拡散層によるコ
レクタの引き出し部分が短かくなるため、コレクタの抵
抗を大巾に低減することが可能となり、高速のバイポー
ラトランジスタを得ることができる。
また、製造方法においては、従来のように、コレクタ埋
込み層上から素子表面まで不純物拡散層を形成する工程
が省略できるとともに、その際に必要な高温の熱処理を
も省略することができ、不必要な不純物の拡散も防止で
き、高速の縦型のバイポーラトランジスタを得ることが
できる。
込み層上から素子表面まで不純物拡散層を形成する工程
が省略できるとともに、その際に必要な高温の熱処理を
も省略することができ、不必要な不純物の拡散も防止で
き、高速の縦型のバイポーラトランジスタを得ることが
できる。
第１図はこの発明の一実施例を適用した縦型のバイポー
ラトランジスタの精造の概要構成を模式的に示した断面
図、第２図（ａ）、（ｂ）、（ｃ）、（ｄ）は実施方法
を、縦型のバイポーラトランジスタ構造の製造に適用し
た場合を工程順に示すそれぞれに模式断面図、第３図は
従来例による縦型のバイポーラトランジスタの構造の概
要構成を模式的に示した断面図である。 （２）はＮ゛コレクタ埋込層、（３）はＮ−コレクタ領
域、（１１）は導電性膜、（１４）はコレクタ電極であ
る。 なお、各図中、同一符号は同−又は相当部分を示す。 鶴 図 ５、素子分離膜 ６、公−ス頻残 乙 エミッタ′頻戚 ８、外部Ｎ−ス頌域 １０、絶縁膜 導電膜 ２、エミッタ匈μ五 １３、公−スミ鑞 １４、コトクタ宵μ函 姑 ２図
ラトランジスタの精造の概要構成を模式的に示した断面
図、第２図（ａ）、（ｂ）、（ｃ）、（ｄ）は実施方法
を、縦型のバイポーラトランジスタ構造の製造に適用し
た場合を工程順に示すそれぞれに模式断面図、第３図は
従来例による縦型のバイポーラトランジスタの構造の概
要構成を模式的に示した断面図である。 （２）はＮ゛コレクタ埋込層、（３）はＮ−コレクタ領
域、（１１）は導電性膜、（１４）はコレクタ電極であ
る。 なお、各図中、同一符号は同−又は相当部分を示す。 鶴 図 ５、素子分離膜 ６、公−ス頻残 乙 エミッタ′頻戚 ８、外部Ｎ−ス頌域 １０、絶縁膜 導電膜 ２、エミッタ匈μ五 １３、公−スミ鑞 １４、コトクタ宵μ函 姑 ２図
Claims (2)
- （１）縦型のバイポーラトランジスタにおいて、コレク
タ埋込み層とコレクタ電極とを低抵抗の導電性膜で直接
接続した構成よりなることを特徴とするバイポーラトラ
ンジスタの構造。 - （２）縦型のバイポーラトランジスタの製造方法におい
て、コレクタ電極の下地のコレクタ領域のシリコンをコ
レクタ埋込み層上までエッチングし、開口を形成させる
工程と、前記開口に導電性膜を埋込む工程とからなるこ
とを特徴とするバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13024590A JPH0426129A (ja) | 1990-05-22 | 1990-05-22 | バイポーラトランジスタの構造および製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13024590A JPH0426129A (ja) | 1990-05-22 | 1990-05-22 | バイポーラトランジスタの構造および製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0426129A true JPH0426129A (ja) | 1992-01-29 |
Family
ID=15029611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13024590A Pending JPH0426129A (ja) | 1990-05-22 | 1990-05-22 | バイポーラトランジスタの構造および製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0426129A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358884A (en) * | 1992-09-11 | 1994-10-25 | Micron Technology, Inc. | Dual purpose collector contact and isolation scheme for advanced bicmos processes |
-
1990
- 1990-05-22 JP JP13024590A patent/JPH0426129A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358884A (en) * | 1992-09-11 | 1994-10-25 | Micron Technology, Inc. | Dual purpose collector contact and isolation scheme for advanced bicmos processes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5616508A (en) | High speed bipolar transistor using a patterned etch stop and diffusion source | |
| JP2654607B2 (ja) | 半導体装置の製造方法 | |
| JP2660360B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0426129A (ja) | バイポーラトランジスタの構造および製造方法 | |
| JPS6081862A (ja) | 半導体装置およびその製造方法 | |
| JPH0254662B2 (ja) | ||
| JPH0136710B2 (ja) | ||
| JP2615652B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0318738B2 (ja) | ||
| JP3104276B2 (ja) | 半導体装置の製造方法 | |
| JP2783888B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0420263B2 (ja) | ||
| JPH0785477B2 (ja) | ポリシリコンのエミッタを有するｓｏｉ横型バイポーラ・トランジスタ、及びその製造方法 | |
| JPH0157506B2 (ja) | ||
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JPH09148338A (ja) | バイポーラトランジスタ | |
| JPH0136709B2 (ja) | ||
| JPH01253272A (ja) | バイポーラトランジスタ | |
| JPS6022358A (ja) | 半導体集積回路装置 | |
| JPS62189752A (ja) | 半導体装置 | |
| JPH0376023B2 (ja) | ||
| JPS645472B2 (ja) | ||
| JPH0715940B2 (ja) | 半導体装置の製造方法 | |
| JPH0212833A (ja) | 半導体装置の製造方法 |