TW309637B - - Google Patents
Download PDFInfo
- Publication number
- TW309637B TW309637B TW085103441A TW85103441A TW309637B TW 309637 B TW309637 B TW 309637B TW 085103441 A TW085103441 A TW 085103441A TW 85103441 A TW85103441 A TW 85103441A TW 309637 B TW309637 B TW 309637B
- Authority
- TW
- Taiwan
- Prior art keywords
- emitter
- region
- layer
- base region
- diffusion source
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 229910021332 silicide Inorganic materials 0.000 claims description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 239000005368 silicate glass Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 2
- 230000008859 change Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 claims 3
- 239000002253 acid Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000002309 gasification Methods 0.000 claims 1
- 229910052732 germanium Inorganic materials 0.000 claims 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 1
- 238000009434 installation Methods 0.000 claims 1
- 229910052704 radon Inorganic materials 0.000 claims 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 claims 1
- 239000002019 doping agent Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000003870 refractory metal Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 150000003258 radon compounds Chemical class 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002079 cooperative effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001050 lubricating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229940070527 tourmaline Drugs 0.000 description 1
- 229910052613 tourmaline Inorganic materials 0.000 description 1
- 239000011032 tourmaline Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
經濟部中央揉準局負工消費合作社印製 A7 B7 五、發明説明（） 〈發明領域〉 本發明一般而言係闞於半導體結構與流程，而更特别地 是關於雙極性電晶體。 <發明背景> 雙極性電晶髖（BJTs) —般使用於半導體装置，特别是用 於高速操作與大驅動電流的運用。一個單多晶矽BjT10 期示在圈U-1B。用於BJT10的區域被場氧化物12所隔絶 。集極14是一個傳導性類型的輕微摻雜質的外延層而基 極地區由相對的傳導性類型的掺雜質地區16與18所形成 。捧雜質地區16被稱爲内質基極地區而地區18是外質基 極地區。外質基極地區18提供一個區域用於連接到基極 地區。射極地區22是與集極相同傳導性的掺雜質地區且 位於内質基極地區16之内。射極電極24以一個摻雜質的 多晶發層的來完成。射極電介質層26將射極電極24與基 極地區16與18隔絶。外質基極地區18與射極電極24兩者 被矽化以減少阻抗。如此便有一個矽化物接點30在外質 基極地區18上。單多晶矽BJTs比雙多晶矽BJTs有較不複 雜的裝配處理。然而，它們通常地比雙多晶矽BJTs有較 高的基極阻抗與增加外質電容的缺點。 -3 - 本紙乐尺度ϋ用中國國家標率（CNS ) A4规格（2ΪΟΧ 297公兼Ί ^-9Ti.419a-H " (請先閣讀背面之注意事項再填离本頁) 装· 訂 508637
五、發明説明（） 經濟部中央樣準局員工消費合作社印裝 圖1A的BJT通常地經由形成一個屏蔽氧化物在矽活化區 域上並植入一個基極地區來形成。屏蔽氧化物然後加厚 以形成射極電介質層26。接著，一個開口被蝕刻在射極 電介質層26。需要一個較厚的射極電介質來減少多晶矽 射極電容。然而，因爲基極是植入在射極樣式化（ pattern)之前，假如一個厚的射極電介質被使用的話， 蝕刻射極電介質將造成一個會改變裝置參數的過蝕刻。 接著，射極重極24與射極地區22被形成。射極電極24是 以超過二對齊容差而樣式化。對齊容差是説明射極電極 到射極的對齊，外質基極植入的側擴散與用於外質基極 植入的對齊容差。因此，射極嘗極24能在射極電介質26 層上延伸大於0.5微米如類示於圈1A，外質基極地區18 然後植入，擴散，並矽化。然而，基極連結距離32支配 了基極阻抗。基極連結距離32由射極電極24的尺寸所決 定。如上述，射極電極24的尺寸由必要的對齊容差的數 量所決定。此需要一個雙面基極接點30以供低阻抗，限 制最小的裝置區域，且需要更深的外質基極地區18來防 止當矽化基極接點時發生連接部位的擊穿。它同時也減 少Fmax(單位能量增益頻率），限制高電流操作並於低阻 抗放大器增加放大器雜訊。因此，需要一個能克服上述 問題的BJT。 -4 _ 本紙張尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） m *||1 n nn ti nn ^^^1 ^in 1-i— ml tun mu 一 1 (請先閱讀背面之注意事項再填寫本頁) A7 _B7五、發明説明（） 經濟部中央標準局貝工消費合作社印製 <發明概要> .揭露一種雙極性電晶髖與一種用於形成此電晶體的方法 。一個擴散源電介質層被沈積在一個半導體主體上。一 個射極視窗然後被蝕刻經過擴散源雩介質層。一個外質 基極地區從擴散源電介質層擴散◊内質基極地區然後植 入射極視窗。然後形成基極-射極間隔物，随著是射極 電極與射極地區。外質基極地區自我對齊於射極以消除 對於外質基極植入與一個外質基極植入的侧擴散的對齊 容差。 本發明的一個優勢是提供一個形成具減少基極阻抗的雙 極性電晶體的方法。 本發明的一個更進一步優勢是提供一個形成允許較小裝 置區域的雙極性電晶體的方法。 本發明的一個更進一步優勢是提供一個形成允許較淺的 外質基極地區的雙極性電晶體的方法。 這些與其它的優勢對於那些熟於此技術的人士，在參考 -5 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公羡） (請先閲讀背面之注意事項再填苑本頁) 訂 309637 A7 B7 五、發明説明（ 到説明書會同圈式後將是明_的 〈圈示簡述〉 於圖中： 圖ΙΑ 1B分别是一個習知技術的bjt的橫斷面的與规剩圈 圈2是一個根據本發明的BJT的橫斯面國； 圈3 - 7是圈2的BJT在裝紀的多樣睛段的橫断面國；與 圈8A-8D是圈2的BJT的示範規劃圈。 於不同圖中相對應的數字與符號是參照相對應的部份除 非另有表示。 <較佳實施例詳述> 經濟部中央標準局貝工消费合作社印装 本發明現在將會同一個使用一個BiCMOS流程形成的單多 晶矽雙極性嘗晶體（BJT)來敘述。對於那些熟練於此技 術的人士而言，本發明可適用於其它的BiCMOS流程和装 置以及雙極性流程與装籯是明颟的。 -6 - 本紙張尺度適用中國國家標準（CNS ) A4规格（2丨〇、〆297公羞） 五、發明説明（） Α7 Β7 經濟部中央標準局貝工消費合作社印製 一個根據本發明的BJT100被顯示於明2。場絶緣地區1〇4 將BJT100與其它的裝置（未顙示），諸如：其它的BJTs， MOS電晶雜，二極嫌與電阻器等等隔絶。地區1〇2是一 個集極地區。很多合適的集極地區是此技術所熟知的。 譬如，集極地區102可包含一個埋入的集極和一個輕微 捧雜的外延廣諸如敌述於美國註册專利編號：4 958 213者，其頒布于1990年9月18日，讓與給德州儀器公 司。 基極地區106包括一個内質基極地區108與一個外質基極 地區110。内質基極地區108是射極地區座落進入的地區 。外質基極地區110提供一個區域用於連接到基極地區 106。外質基極地區Π0是自我對齊於射極。於這些射極 地區的尾端與這些外質基極地區110的尾端之間的内質 基極地區〗08的區域被稱爲基極連結地區112。於習知的 技術設計，基極連結地區是類著地長於BJT100。於習知 技術，基極連結地區的長度支配基極阻抗。内質與外質 基極地區（108與110)有相同的傳導性類型。警如，假如 集極地區102是η類型，則基極地區108和110是ρ類型。 另一個選擇是，假如集極地區102是ρ類型，則基極地區 108和110是η類型。 -7 - II - -I - - —II - I I^--- - . 1 - I H (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家揉準（CNS ) Α4规格（210X297公釐） 經濟部中央橾準局貝工消费合作社印製 A7 _ B7 五、發明説明（） 由於基極連結地區是狹窄的且外質基極地區是一個 低阻抗地區的事實，到基極地區1〇6的接點只需要被做 在内質基極地區〗08的一個邊，如顯示於圈2。一個單 邊接點114需要較少的區域且允許成爲一個較小裝置。 當然，一個傳統的雙邊接點可被使用當作另一個選擇。 擴散源電介質層Π8被位於射極電極與外質基極地區Π0 之間。層118包含一個能夠當作一個用於η類型的摻雜劑 來源及/或Ρ類型掺雜劑的電介質材料且關於矽能被選擇 性蝕刻。它應也與傳統的半導體處理相容。例子包含矽 酸璽玻璃，諸如：矽酸硼玻璃與矽酸磷玻璃（PSG)。擴 散源電介質層Π8亦可包含一些材料層，諸如：一個氧 化物/矽鍺堆疊或一個氮化矽/BSG堆疊，只要上面的標 準被保持滿足。 基極射極間隔物120提供間隔於這些射極地區126的尾端 與内質基極地區108的尾端之間。此外，基極-射極間隔 物120與擴散源電介質層Π8的結合可將射極電極124與 外質基極地區110隔絶。射極電極124最好包含摻雜質的 多晶矽而且是用於射極地區126摻雜劑來源。射極電極 124最好被矽化以減少阻抗。 -8 - 本紙張尺度遑用中國國家標準（CNS ) Α4规格（210X297公釐Ί ~~~ (請先閲讀背面之注意事項再填寫本頁) 装· 、?τ 309637 經濟部中央標準局負工消費合作社印製 五、發明説明（） 圖3舉例説明一個在集極地區102與場絶緣地區104形成 後的半導體主體101。如該技術所熟知者，集極地區102 可包含一個埋層，一個外延層與一個深的N+集極沉下。 現在將敘述根據本發明的一個BJT 100的形成以進入圈3 的結構。 參照圖4 ’ 一個擴散源電介質屬118被沈積在半導髖主 艘101的表面上。如上述，層Π8包含一個電介質材料， 其能夠提供一個可控制η類型或p類型摻雜劑的掺雜劑來 源用於擴散進入半導體主體101。層118亦可選擇性地關 於矽而蝕刻以便避免於一個擴散源電介質層118的蝕刻 期間損害半導體主髏101。爲此緣故與基極地區108未經 植入的事實，層Π8可如所需要地厚。警如，層118可包 含一個矽酸躉玻璃，諸如：BSG或者PSG且厚度在4k埃或 更大的級階。層118然後被樣式化和蝕刻以暴露射極視 窗116。蝕刻最好對於矽是高選擇性的以便避免損害半 導體主體101的表面。 接著’一個屏蔽氡化物130被形成在射極視窗116而外質 基極地區110從擴散源電介質層Π8擴散。屏蔽氧化物 130最好是熱成長到一個100埃級階的厚度。於屏蔽氡化 -9 - 本紙張纽適用中關緖準（CNS ) Α4· ( 2丨G X 297公釐） ~ (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央搮準局貝工消費合作社印裝 A7 B7 五、發明説明（） 物130的成長期間，摻雜劑從擴散源電介質層118擴散進 入半導體主體101以形成外質基極地區110。此舉例説明 於圈5。因爲外質基極地區110是從同時也作用爲射極電 介質的擴散源電介質層118擴散，外質基極地區110是自 我對齊於射極。此消除對齊容差且允許全部的BJT 100 需要較少區域。 參照圈6，内質基極地區108被棱入經過屏蔽氡化物130 。基極-射極間隔物120然後形成以使随後形成的射極地 區端與内質基極地區端形成間隔。基極-射極間隔物120 可包含，誓如，二氧化矽。一層多晶矽132然後沈積到 2500埃級階的厚度。多晶矽層132可在原處掺雜或沉積 之後植入掺雜質。最後，沿著擴散源電介質層118的多 晶矽層132被樣式化與蝕刻以形成射極電極124如廉示於 圖7。用於擴散源電介質層Π8的蝕刻對於矽是高選擇性 的以避免損壞外質基極地區110。射極地區〗26從第二個 多晶矽層/射極電極擴散，不是在多晶矽蝕刻之前就是 随後於多晶矽蝕刻。 因爲外質基極地區110是自我對齊於射極，一些對齊因 素被消除而允許一個較小的裝置區域。射極電極124有 一個只有一個對齊容差的最小重疊，即射極電極124到 -10 - 中國國家標準（CNS ) A4規格（210X297公釐） m —^^1 β^β-1 m^l n n ^^^1 If tn ml ^^^1 「一 (請先閲讀背面之注意事項再填寫本f ) 經濟部中央樣準局貝工消费合作社印製 A7 _ B7 五、發明説明（） 射極地區122。如此，最低重疊可能在0.2微米的級階。 一個低阻抗的自我對齊的外質基極地區的存在允許單邊 接點到基極地區106，如顯示於圖8A-8D，此更進一步地 減少了装置的區域。當然，假如需要的話，一個雙邊接 點仍可被使用。圈8A舉例説明一悃BJT 100的示範佈扃 ’其有單一基極接點150在装置的一個短邊。基極地區 110延伸通過射極電極124,允許一個矽化物長條Π4的 形成在暴露的基極地區上团繞裝置。H8B舉例説明BJT 100的另外的示範佈局，其有一些基極接點150在裝置 的一個長邊。於此實施例，基極地區ΠΟ只在基極接點 150形成的一邊延伸通過射極電極124。圈8(：是類似於圈 8A ’除了其外質基極地區110只在一邊延伸通過射極電 極124，而國8D是類似於圈88,除了其外質基極地區11〇 在所有的邊延伸通過射極電極124以允許团繞裝置的矽 化物的形成。 最後，外質基極地區110的暴露部份與射極電極124最好 根據傳統的方法被矽化。誓如，一層耐火金屬層，諸如 :鈦或钴，可能使用濺射沉積法而沈積在半導體主體 101的表面。一個自我對齊矽化物或"SAUCIDE”流程可 然後被實行，其包含於一個含氮大氣壓下使用一個快速 熱退火或瀘室退火。矽化物是矽與耐火金屬層的反應所 • 11 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X 297公釐1 (請先閱讀背面之注意事項再填寫本頁) 装. 訂 309637 經濟部中央橾準局貝工消费合作社印製 五、發明説明（） 形成。當沒有矽呈現時，耐火金屬層與氮大氣反應以形 成氮化鈦（TiN)。一些未反應的鈦（未顯示）也可留下在 這些表面。耐火金屬層與多晶矽射極電極124的反應形 成一層矽化物142而耐火金屬與外質基極地區π〇的反應 形成梦化物基極接點114。最後，TiN廣，和任何未反應 的欽’使用一個選擇性的姓刻，諸如一個megasonic蚀 刻來移去。 自我對齊外質基極地區擴散防止連接部位的矽化物擊穿 。於習知的技術設計，外質基極地區需要被擴散足夠深 來提供充分的側擴散以避免在連接部位的矽化物擊穿。 然而，於BJT 100，自我對齊外質基極紂於矽化物接點 Π4有充分的側間隔而不需要一個更深的地區。因此， 外質基極地區可以如所需地淺而不必顧慮到側擴散。如 一個例子，其深度可以是在少於2 k埃的級階。 雖本發明已參考説明的實施例被敘述了，這些敘述不應 解釋爲一種限制。這些説明實施例和本發明的其它實施 例的多樣修正輿結合對於熟練於此技術的人們於參考敘 述後將是明颟的。是以附加的申請專利範圍意圈包含任 何如此的修正或實施例。 -12 - 本紙張尺度適用中gin家榡準（CNS ) A4*UM_ 210X297公釐） n n n m m n n I I n - - m I (請先閎讀背面之注意事項再填寫本頁)
Claims (1)
- 取正無變更I内容是否准予修OE.。 ns^crw1KBati> 經濟部中央梯準局貝工消費合作社印裝 專利申請案第85103441號 ROC Patent Appln. No.85103441 9 修正之申請專利範園中文本一附件二 Amended Claims in Chinese — Enel·][ (民國86年4月了曰送呈） (Submitted on April 7 , 1997) 】· 一種形成一個雙極性電晶體的方法，包含步驟： 形成一個集極地區； 沈積一個擴散源電介質層在該集極地區上； 蚀刻一個射極視窗於該擴散源電介質層； 從該擴散源電介質層擴散一個外質基極地區於該集 極地區； 經由該射極視窗植入一個内質基極地區於該集極地 區；與 形成一個射極重極於該射極視窗與一個射極地區於 該内質基極地區。 2. 如申請專利範面第1項之方法，其中該擴散源電介質 層包含矽酸鹽玻璃。 3. 如申請專利範園第1項之方法，其中該擴散源電介質 層包含一層氮化矽在一層矽酸鹽玻璃上。 4. 如申請專利範团第1項之方法，其中該擴散源雩介質 層包含一層氡化物在一層矽鍺上。 _ 13 - 本紙张尺度逋用中國國家揉率（CNS〉A4規格（210X297公釐） 97 9Ti：4l9a II {裝 訂 HΙΛ ^ (請先閲讀背面之注意事項再填寫本頁) A8 B8 C8 D8 申請專利範圍 5. 如申請專利範園第1項之方法，其中該擴散外質基極 地區的步驟包含形成一個屏蔽氧化物層於該射極視窗 的步驟且其中該内質基極地區是經由該屏蔽氧化物植 入。 6. 如申請專利範面第1項之方法，更進一步地包含矽化 該射極電極並形成一個矽化物接點在該外質基極地區 上的步驟。 7. 如申請專利範困第6項之方法，其中該矽化物接點只 被形成在該内質基極地區的一個邊。 8. —種形成單多晶矽雙極性電晶髏的方法，包含步驟： 形成一個集極地區於一個半導體主體； 沈積一個擴散源電介質層在該集極地區上； 蝕刻一個射極視窗於該擴散源電介質層； 形成一個屏蔽氧化物層於該射極視窗並從該擴散源電 介質層擴散一個外質基極地區； 經由該屏蔽氧化物層植入一個内質基極地區； 經濟部中央標準局貝工消費合作社印装 形成基極-射極間隔物於該射極視窗；與 形成一個射極電極於該射極視窗與一個射極地區於該 内質基極地區，其中該外質基極地區是自我對齊於該 射極地區。 9. 如申請專利範圍第8項之方法，其中該射極電極至少 在該擴散源電介質層的一個邊上延伸少於0.5微米。 14 - 本紙張尺度逋用中困國家梂準（CNS ) A4規格（210X297公釐）、申請專利範圍 經濟部中央標準局貝工消费合作社印製 瓜如申請專利範团第8項之方法，其中該擴散源電介 質層包含矽酸鹽玻璃。 辽如申請專利範圍第8項之方法，其中該擴散源電介 質廣包含一層氣化發在一層石夕酸皇玻填上。 12如申請專利範团第8項之方法，其中該換散源電介 質層包含一層氧化物在一層石夕鍺上。 货如申請專利範圍第8项之方法，更進一步地包含石夕化 該射極電極並形成一個矽化物接點在該外質基極地 區上的步嫌。 k如申請專利範团第13項之方法，其中該矽化物接點 只被形成在該内質基極地區的一個邊。 仇一種單多晶矽雙極性電晶體包含： 一個集極地區； 一個内質基極地區在該集極地區之内； 一個射極地區在該内質基極地區之内； 一個外質基極地區自我對齊於該射極地區； 一射極電極與該射極地區接觸； 一擴散源位障層位於該外質基極地區之一部分，該 擴散源位障層將該外質基極地區與該射極電極分開 * ^ _ 一基極-射極間隔物鄰接該擴散源位陳層，以提供間 隔於該射極地區端及内質基極地區端之間。 -15 - 尺度逋角中國國家榡準（CNS ) A4祕（21 〇 X 297公釐） --------{二衣------------^ % (請先閲讀背面之注意事項再填寫本頁) 309637 A8 B8 C8 D8 六、申請專利範圍 讥如申請專利範園第15項之電晶體，更進一步地只在該 内質基極地區的一個邊包含一個矽化物接點在該外質 地區上。 孜如申請專利範園第15項之電晶體，其中該擴散源位障 層包含一矽酸鹽玻璃。 仇如申請專利範園第15項之電晶體，其中該外質基極地 區的深度少於3000埃。 --------^ .裝------訂------ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 St I 16 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/380,906 US5541121A (en) | 1995-01-30 | 1995-01-30 | Reduced resistance base contact method for single polysilicon bipolar transistors using extrinsic base diffusion from a diffusion source dielectric layer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW309637B true TW309637B (zh) | 1997-07-01 |
Family
ID=23502910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW085103441A TW309637B (zh) | 1995-01-30 | 1996-03-22 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5541121A (zh) |
| EP (1) | EP0724297A1 (zh) |
| JP (1) | JPH08236538A (zh) |
| KR (1) | KR960030437A (zh) |
| TW (1) | TW309637B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858828A (en) * | 1997-02-18 | 1999-01-12 | Symbios, Inc. | Use of MEV implantation to form vertically modulated N+ buried layer in an NPN bipolar transistor |
| JP3207146B2 (ja) * | 1997-12-25 | 2001-09-10 | ローム株式会社 | 半導体装置の製法 |
| US6087248A (en) * | 1999-01-05 | 2000-07-11 | Texas Instruments Incorporated | Method of forming a transistor having thin doped semiconductor gate |
| JP2000252294A (ja) * | 1999-03-01 | 2000-09-14 | Nec Corp | 半導体装置及びその製造方法 |
| FR2794285B1 (fr) * | 1999-05-31 | 2001-08-10 | St Microelectronics Sa | Procede de fabrication de dispositifs bipolaires a jonction base-emetteur autoalignee |
| SE517833C2 (sv) * | 1999-11-26 | 2002-07-23 | Ericsson Telefon Ab L M | Metod vid tillverkning av en bipolär kiseltransistor för att bilda basområden och öppna ett emitterfönster samt bipolär kiseltransistor tillverkad enligt metoden |
| DE10318422B4 (de) * | 2003-04-23 | 2006-08-10 | Infineon Technologies Ag | Hochfrequenz-Bipolartransistor mit Silizidregion und Verfahren zur Herstellung desselben |
| US7038298B2 (en) * | 2003-06-24 | 2006-05-02 | International Business Machines Corporation | High fT and fmax bipolar transistor and method of making same |
| US7002221B2 (en) * | 2003-08-29 | 2006-02-21 | International Business Machines Corporation | Bipolar transistor having raised extrinsic base with selectable self-alignment and methods of forming same |
| US6965133B2 (en) * | 2004-03-13 | 2005-11-15 | International Business Machines Corporation | Method of base formation in a BiCMOS process |
| DE102004013478B4 (de) * | 2004-03-18 | 2010-04-01 | Austriamicrosystems Ag | Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss |
| US6911681B1 (en) | 2004-04-14 | 2005-06-28 | International Business Machines Corporation | Method of base formation in a BiCMOS process |
| DE102004055147B4 (de) * | 2004-11-16 | 2009-10-29 | Austriamicrosystems Ag | Verfahren zur Herstellung eines Bipolartransistors mit dotierter extrinsischer Basis |
| US7157342B1 (en) | 2004-12-29 | 2007-01-02 | T-Ram Semiconductor, Inc | Thyristor-based semiconductor memory device and its method of manufacture |
| US7772060B2 (en) * | 2006-06-21 | 2010-08-10 | Texas Instruments Deutschland Gmbh | Integrated SiGe NMOS and PMOS transistors |
| US8791546B2 (en) * | 2010-10-21 | 2014-07-29 | Freescale Semiconductor, Inc. | Bipolar transistors having emitter-base junctions of varying depths and/or doping concentrations |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4006046A (en) * | 1975-04-21 | 1977-02-01 | Trw Inc. | Method for compensating for emitter-push effect in the fabrication of transistors |
| JPS5269273A (en) * | 1975-12-08 | 1977-06-08 | Fujitsu Ltd | Production of semiconductor device |
| JPS558818A (en) * | 1978-07-03 | 1980-01-22 | Sumitomo Jukikai Envirotec Kk | Washing of precipitated sand in waste water treatment |
| DE3580206D1 (de) * | 1984-07-31 | 1990-11-29 | Toshiba Kawasaki Kk | Bipolarer transistor und verfahren zu seiner herstellung. |
| US4740482A (en) * | 1985-11-13 | 1988-04-26 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing bipolar transistor |
| JP2565317B2 (ja) * | 1986-12-03 | 1996-12-18 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS63184364A (ja) * | 1987-01-27 | 1988-07-29 | Toshiba Corp | 半導体装置の製造方法 |
| US5065208A (en) * | 1987-01-30 | 1991-11-12 | Texas Instruments Incorporated | Integrated bipolar and CMOS transistor with titanium nitride interconnections |
| JP2625741B2 (ja) * | 1987-07-28 | 1997-07-02 | ソニー株式会社 | バイポーラトランジスタの製造方法 |
| US5289024A (en) * | 1990-08-07 | 1994-02-22 | National Semiconductor Corporation | Bipolar transistor with diffusion compensation |
| JPH04127536A (ja) * | 1990-09-19 | 1992-04-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5086016A (en) * | 1990-10-31 | 1992-02-04 | International Business Machines Corporation | Method of making semiconductor device contact including transition metal-compound dopant source |
| US5385850A (en) * | 1991-02-07 | 1995-01-31 | International Business Machines Corporation | Method of forming a doped region in a semiconductor substrate utilizing a sacrificial epitaxial silicon layer |
| JPH0561568A (ja) * | 1991-09-03 | 1993-03-12 | Canon Inc | 情報処理装置 |
| JPH05226352A (ja) * | 1992-02-17 | 1993-09-03 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5234846A (en) * | 1992-04-30 | 1993-08-10 | International Business Machines Corporation | Method of making bipolar transistor with reduced topography |
-
1995
- 1995-01-30 US US08/380,906 patent/US5541121A/en not_active Expired - Lifetime
- 1995-06-07 US US08/486,910 patent/US6028345A/en not_active Expired - Lifetime
-
1996
- 1996-01-17 EP EP96100664A patent/EP0724297A1/en not_active Withdrawn
- 1996-01-29 JP JP8013224A patent/JPH08236538A/ja active Pending
- 1996-01-29 KR KR1019960001896A patent/KR960030437A/ko not_active Application Discontinuation
- 1996-03-22 TW TW085103441A patent/TW309637B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960030437A (ko) | 1996-08-17 |
| EP0724297A1 (en) | 1996-07-31 |
| US6028345A (en) | 2000-02-22 |
| US5541121A (en) | 1996-07-30 |
| JPH08236538A (ja) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW309637B (zh) | ||
| US4789885A (en) | Self-aligned silicide in a polysilicon self-aligned bipolar transistor | |
| US5286991A (en) | Capacitor for a BiCMOS device | |
| US5592017A (en) | Self-aligned double poly BJT using sige spacers as extrinsic base contacts | |
| JP2003524875A (ja) | ラテラル・バイポーラ・トランジスタとその製造方法 | |
| US6570242B1 (en) | Bipolar transistor with high breakdown voltage collector | |
| US5525833A (en) | Process for making a bipolar junction transistor with a self-aligned base contact | |
| JP3366919B2 (ja) | 半導体装置 | |
| JP2937253B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63292674A (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| TW484177B (en) | Self-aligned emitter and base BJT process and structure | |
| TW554508B (en) | Stepped collector implant and method for fabrication | |
| US4992848A (en) | Self-aligned contact technology | |
| JPH0199257A (ja) | シリサイド接触を有するバイポーラ半導体デバイスの製造方法 | |
| US5151382A (en) | Method of manufacturing a semiconductor device by maskless pn junction isolation means | |
| JPH09186170A (ja) | バイポーラトランジスターの製造方法 | |
| JP3700298B2 (ja) | 半導体装置およびその製造方法 | |
| TW495883B (en) | Method of fabricating an insulating layer | |
| US20040082135A1 (en) | Structure and method for forming self-aligned bipolar junction transistor with expitaxy base | |
| JPH0648690B2 (ja) | 半導体装置の製造方法 | |
| JP3207883B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JPH11330088A (ja) | 半導体装置とその製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| US6137147A (en) | Bipolar transistor and semiconductor integrated circuit device | |
| JP2648808B2 (ja) | ＢｉＣＭＯＳ用バイポーラトランジスタ製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |