TW297928B - - Google Patents

Download PDF

Info

Publication number
TW297928B
TW297928B TW085103442A TW85103442A TW297928B TW 297928 B TW297928 B TW 297928B TW 085103442 A TW085103442 A TW 085103442A TW 85103442 A TW85103442 A TW 85103442A TW 297928 B TW297928 B TW 297928B
Authority
TW
Taiwan
Prior art keywords
base
diffusion source
source layer
patent application
base connection
Prior art date
Application number
TW085103442A
Other languages
English (en)
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW297928B publication Critical patent/TW297928B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors
    • H01L29/7322Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

經濟部中央標準局員工消費合作社印製 A7 ' -------- B7 五、發明説明(l ) "-- 發明之領域 本發明係概括關於半導體結構及方法,尤指雙極性電晶 髏。 發明之背景 雙極性電晶體(BJT)常用於半導體裝置,特别是供高速 操作及大驅動電流應用。圖i中示一種雙多晶矽BJT 1〇。 供BJT 10之區域被場氧化物12所隔離。集電極14爲一種電 導型之輕度摻雜外延層,並且基極部位由相反電導型之摻 雜部位16及18所形成。摻雜部位16稱作本徵基極部位,而 部位18爲非本徵基極部位。基極電極2〇包含一第一摻雜多 晶矽層。射極部位22爲一與集電極相同電導型之摻雜部位 ,並且位於本徵基極部位16以内。射極電極24係以一第二 摻雜多to石夕層所完成。氧化物部位26及基極射極隔片28使 射極電極24與基極電極2〇隔離。雙多晶發具有優於單 多晶矽BJT之較低基極電阻及降低非本徵電容之優點。然 而此項優點爲增加諸如與自有源裝置區域蝕刻多晶矽及 自高捧雜#晶㈣㈣極向外擴散基極直接摻雜部位關速 之方法複雜性所獲得。 圖1之BJT—般爲在矽有源區域(集電極〗4)及場氧化 物12上面形成摻雜多晶矽層及氧化物層所形成。然後如圈 2中所示蚀刻多晶發及氧化物層,以形成基極電極2〇。然 而’因爲直接在發有源區域上面㈣多㈣,故發生過度 蚀刻及除掉若干石夕有源區域14。此係由於難以就石夕選擇性 蚀刻多晶石夕。這導致-種非平面有源裝置區域。過度蚀刻
(讀先閱讀背面之注意事項再填寫本頁) -裝· ,ιτ 靜. —I— I I _ 經濟部中央橾準局員工消費合作社印製 297928 at B7 五、發明説明(2 ) 之量難以控制,引起表面粗糙,並在表面引起缺陷及摻雜 Ο 请參照圖3 ’非本徵基極部位18自第一多晶石夕廣(基極 電極20 >擴散。基極連接(非本徵及本徵基極部位間之連 接)係藉自基極電極20向外擴散所完成。然後植入本徵基 極部位16,並形成基極射極隔片28。供低電阻基極連接之 擴散長度随過度蝕刻而變化。"過度連接"之基極減低射極 基極結點之擊穿電壓,"低度連接"之基極則增加非本徵基 極之電阻。再者,必須調節基極電極之薄片電阻,以控制 非本徵基極部位18之深度。該過程繼續形成第二摻雜多晶 石夕層,以形成射極電極24,並自射電極24擴散掺雜物,以 形成射極部位22。 目前必須使雙多晶矽BJT之優點對上述之過程複雜性得 到平衡。因之,需要一種形成BJT,降低過程複雜性之方 法0 發明之概述 本案揭示一種雙極性電晶想,及一種形成該電晶鱧之方 法。在集電極之一部份上面形成一基極連接擴散源層。基 極連接擴散源層包含一種能用作摻雜物源,並能就石夕予以 選擇性蝕刻之材料。在基極連接擴散源層之至少一端部上 面形成一基極電極,並除去基極連接擴散源層。一非本徵 基極部位自基極電極擴散,並且一基極電連部位自基極連 接擴散源層擴散。然後可繼續處理,以形成一本徵基極部 位,射極部位,及射極電極。 个紙张尺度適用中國國家標準(CNS ) M規格(210X297公釐) ----------裝— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央樣率局員工消費合作社印製 A7 ______Ξ___^ 五、發明説明(3 ) 本發明之一項優點,爲提供一種形成雙極性電晶體之方 法,其消除射極之多晶矽部份蝕刻期間之過度蝕刻及損壤 〇 本發明之另一優點,爲提供一種形成雙極性電晶醴之方 法,其中基極連接擴散不與基極電極摻雜物濃度具有關連 〇 本發明之另一優點,爲提供一種形成雙極性電晶體之方 法,其消除射極之多晶矽部份蝕刻期間之過度蝕刻及損壤 ,並且其也與習知之自動對準BJT處理相容。 精於此項技藝者參照詳細説明,配合附圖,將會明白此 等及其他諸多優點。 附圖之簡要説明 在附圖中: 圖1爲一種先前技藝BJT之剖面圖; 圖2〜3爲圖1之先前技藝BJT,在不同製造階段之剖面 圖; 囷4爲根據本發明之BJT之剖面圈;以及 圖5〜9爲圖4之BJT,在不同製造階段之剖面圖。 在不同之諸圖中,除非另外指明,對應之數字及符號指 對應之部份。 較佳實施例之詳細説明 本發明現將配合一種使用BiCMOS法所形成之雙多晶矽 雙極性電晶體(BJT)予以説明。精於此項技藝者將會明白 ,本發明也可應用於其他BiCMOS法及裝置,以及應用於雙 本紙張尺度通用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項真填寫本頁) •裝. 訂 絲 經濟部中央標準局貝工消費合作社印製 A7 . ________B7 _ 五、發明説明(4 ) 極性方法及裝置。 圖4中示一根據本發明之BJT 100。場绝緣部位1〇4使 BJT 1〇〇與其他裝置(未示),諸如其他旧了,M0S電晶髏, 二極管及電阻器等絶緣。部位102爲集電極部位。很多適 當之集電極部位爲此項技藝上所熟知知者。例如,禁電極 部位102可含一埋入集電極及一輕摻雜外延層,諸如在 1990年9月18日所授予,並讓渡予Texas Instruments ,
Inc.之美國專利4,958,213號中所説明者。 基極部位106由一本徵基極部位108, 一非本徵基極部位 Π0,及一基極連接部位n2所構成。本徵基極部位1〇8爲 射極部位所位於其内之部位。非本徵基極部位110提供一 區域供連接至基極部位106。基極連接部位112在非本徵與 本徵基極部位(110,108)之間提供低電阻連接。本徵,非 本徵’及基極連接部位(108,110,及112)均具有相同 之電導型。例如,如果集電極部位1〇2爲η型,則基極部 位108,110,及112爲ρ型。要不然,如果集電極部位1〇2 爲Ρ型’則基極部位108, 110,及112爲η型。 基極電極114包含摻雜多晶發,並且連接至非本徵基極 部位Π0。基極電極Π4爲供形成非本徵基極部位11〇之摻 雜物源。因此,就NPNBJT而言,基極電極114爲摻雜ρ型 。或則,就PNP BJT言,基極電極114爲摻雜η型。基極電 極114之摻雜予以調整,以提供希望之電導供基極電極。 對照而言,先前技藝技術要求依據提供低電阻連接部位而 調整基極電極之摻雜。因爲基極電極114不是供基極連接 ----------裝------訂L-----锑 (請先閱讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 A7 —______B7 五、發明説明(5 ) ' 部位112之摻雜物源’故基極電極之摻雜物濃度與基極連 接部位112之電阻率不具有關連。 基極連接擴散源層118位於基極電極ι14之端部下面,並 爲供基極連接部位112之掺雜物源。層118包含一種能作用 如供η型及/或p型摻雜物之掺雜物源,並可就矽^以選 擇性蚀刻之材料。其也應與習知之半導髏處理相容。實例 包括矽酸鹽玻璃,諸如硼矽酸鹽玻璃及硼矽酸鹽玻璃 (BSG)及磷矽酸鹽玻璃(PSG),以及矽鍺(SiGe)。 基極射極隔片120在射極部位126之末端與本徵基極部位 108之末端間提供間隔。另外,基極射極隔片12〇與電介質 層122之組合使射極電極124及基極電極Π4隔離,射極電 極124較佳爲包含接雜多晶發,並爲供射極部位I%之掺雜 物源。射極電極124具有基極電極Π4之相反電導性。 圖5例示一在形成集電極部位1〇2及場絶緣部位1〇4後之 半導體主體101。集電極部位102可如此項技藝上所熟知, 包含一埋入層,一外延層及一深N+集電極凹溝。現將説明 根據本發明之BJT 100形成爲圈5之結構。 請參照圖6,在圖5之結構上面將基極連接擴散源層 118敷著至厚度約爲500埃。如以上所討論,基極連接擴散 源層Π8包含一種材料,其可就矽予以選擇性蝕刻,並且 其可作用如一掺雜物源供稍後在過程中所將形成之基極連 接部位。層118爲绝緣或爲導電並不重要◊基極連接擴散 源層Π8較佳爲在敷著後在原位置摻雜或植入摻雜。例如 ,基極連接擴散源層可包含BSG,PSG,或摻雜SiGe。基極 本紙張尺度適用中國國家標準(CNS > Μ規格(210X 297公釐) (請先聞讀背面之注意事項再填寫本頁) -裝 訂 297928 Α7 Β7 經濟部中央榡準局員工消費合作衽印製 五、發明説明(6 ) 連接擴散源層118之摻雜物濃度,由隨後㈣成之基極連 接部位之希望電阻所決定。層118然後作成闽案,並例如 使用射極國案之加大複製品》以触刻。供118之圓案可在 侧或多側重疊場氧化物1〇4,以縮小裝置面積,而犧牲 增加之非本徵基極電阻。這在少於四側面留下觸點至基極 部位。所希望之蝕刻化學作用對矽具有高度選擇性◊精於 此項技藝者參照詳細説明,將會明白適當之蝕刻化學作用 〇 其次,一第一層多晶矽及一共衆電介質分别敷著至厚度 約爲2千埃及3千埃。第一層多晶矽可在敷著後在原位置 摻雜或植入摻雜,以便可自其形成低電阻基極電極114。 然後如闽7中所示,蝕刻第一層多晶矽及共聚電介質,以 形成基極電極114及射極窗。共聚電介質蝕刻停止於多晶 矽’並且多晶矽蝕刻停止於基極連接擴散源層118。因此 ,有源區域受到保護,以防過度蝕刻及晶體損壞。如圖7 中所示,基極電極114重疊基極連接擴散源層ug之末端。 重疊之量依設計而變,但可約爲〇 2微米。供基極電極114 之圖案可在一侧或多侧重疊場氧化物104,以縮小裝置面 積。這在少於四側留下觸點至基極部位。 然後如圖8中所示,除去基極連接擴散源層118之露出 部份。例如,可使用選擇性乾蝕刻。不過,蝕刻對矽具有 高度選擇性。因此,避免對有源區域之損壤,諸如自矽直 接蝕刻除掉多晶矽所見者。繼之爲退火循環。退火用以增 長屏蔽氧化物130,同時使非本徵基極部位110自基極電極 表紙張尺度適用中國國家橾芈(CNS ) Μ規格(210X297公釐 (請先閲讀背面之注意事項再填寫本頁) ,装· 訂 絲 經濟部中央標準局員工消費合作社印繁 A7 B7五、發明説明(7 ) Π4擴散,及使基極連接部位112自基極連接擴散源層118 之其餘部份擴散。圈9中示此情形。因爲基極連接部位 112係自基極連接擴散源層Π8所擴散,故調整基極連接擴 散源層之捧雜物濃度’提供低電阻基極連接部位112,而 不影響基極電極114之電阻。在介面之表面摻雜物濃度較 佳約爲5E19/立方厘米。 處理以習知方式繼績,以完成圖4之結構。通過屏蔽氧 化物130植入本徵基極部位1〇8並予擴散〇然後形成基極射 極隔片120,使隨後所形成之射極部位邊緣與本徵基極部 位邊緣隔開。基極射極隔片120可例如包含二氧化石夕。然 後敷著第二層多晶矽132至厚度约爲2.5千唉。多晶石夕唐132 可在敷著後在原位置摻雜或植入摻雜。最後,將第二多晶 矽層作成圖案並予蝕刻,以形成基極電極124,並在第二 多晶石夕蚀刻前或其後,使射極部位126自第二多晶石夕層/ 射極電極擴散。 雖然本發明業經參照例證性實施例予以説明,但此項説 不意爲以限制性意義予以闡釋。精於此項技藝者參照該説 明,將會明白例證性實施例之各種修改及組合,以及本發 明之其他實施例。因此後附之申請專利範圍意爲包含任何 此等修改或實施例。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (請先聞讀背面之注意事項再填寫本頁) .裝. 、tr -絲·

Claims (1)

  1. 經濟部中央標準局負工消費合作社印策 A8 B8 C8 D8 六、申請專利範圍 1. 一種形成雙極性電晶體之方法,包含下列步驟: 形成一集電極部位; 在該集電極部位之一部份上面形成一基極連接擴源層 ♦ 形成一基極電極覆蓋該基極連接擴散源層之至少一端 部; 除了該至少一端部外,除去該基極連接擴散源層,以 及 使一非本徵基極部位自上述基極電極擴散,及使一基 極連接部位自上述基極連接層之至少一端部擴散。 2. 根據申請專利範園第1項之方法,其中上述基極連接擴 散源層包含一種矽酸鹽玻瑞。 3. 根據申請專利範園第1項之方法,其中上述基極連接擴 散源層包含硼矽酸鹽玻璃。 4. 根據申請專利範園第1項之方法,其中上述基極連接擴 散源層包含磷矽酸鹽玻璃。 5. 根據申請專利範園第1項之方法,其中上述基極連接擴 散源層包含矽-鍺。 6. 根據申請專利範園第1項之方法,其中形成上述基極電 極之步驟包含下列步驟: 在上述集電極及基極連接擴散源層上面敷著一第一層 多晶石夕;以及 蝕刻該第一層多晶矽,以形成上述基極電極,其中上 述基極連接擴散源層作用如一蝕刻阻擋物。 -10 - 本紙張尺度逋用中國國家榡準(CNS ) A4规格(210 X 297公釐) (.」 .r ' L 裝 訂 絲 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A8 B8 C8 六、申請專利範圍 7 ·根據申請專利範固第6項之方法,另包含下列步骤: 在上述第一層多晶矽上面形成一電介質層;以及 蝕刻該電介質層,以在蝕刻該第一層多晶矽之梦踩前 ,除去基極連接擴散源層上面之電介質層之一部份。 8. 根據申請專利範園第1項之方法,另包含下列步騍: 植入一本徵基極部位; 在該本徵基極部位上面形成一射極電極;以及 在該本徵基極部位内形成一射極部位。 9. 一種形成一雙多晶矽雙極性電晶體之方法,包含下列步 驟: 形成一集電極部位; 在該禁電極部位之第一部位上面形成一基極連接擴散 源層; 在該集電極部位及基極連接擴散源層上面敷著第一層 多晶矽; 蝕刻該第一層多晶矽,以形成一基極電極覆蓋基極連 接擴散源層之至少一端部,其中該基極連接擴散源層作 用如一蚀刻阻播物; 除了該至少一端部外,除去該基極連接擴散源層,以 使集電極部位之一第二部份露出,該第二部份在第一部 份以内;以及 使一非本徵基極部位自上述基極電極擴散,及使一基 極連接部位自上述基極連接層之至少一端部擴散。 10. 根據申請專利範園第9項之方法,另包含下列步驟: -11 - 本紙張尺度適用中國國家檩準(CNS ) A4規格(210X297公釐) 11 n I I I I n 11 n 11 ^ I 絲 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A8 B8 C8 D8 '申請專利範圍 將一本徵基極部位植入上述集電極之第二部份; 靠近上述基極電極形成一基極射極隔片; 在上述本徵基極部位及基極射極隔片上面形成一射極 電極;以及 在上述本徵基極部位内形成一射極部位。 Π.根據申請專利範園第9項之方法,其中上述基極連接 擴散源層包含一種石夕酸豫玻璃。 12.根據申請專利範固第9項之方法,其中上述基極連接 擴散源層包含蝴秒酸皇玻璃。 13·根據申請專利範固第9項之方法,其中上述基極連接 擴散源層包含磷矽酸鹽玻璃。 14. 根據申請專利範固第9項之方法,其中上述基極連接 擴散源層包含矽一錄。 15. —種雙極性電晶體包含: 一集電極部位; 一在該集電極部位内之本歡基極部位; 一在該集電極部位内之非本徵基極部位; 一在該集電極部位内,在該本徵基極部位與非本徵基 極部位中間之基極連接部位; 一在該基極連接部位上面之基極連接擴散源層; 一覆蓋該基極連接擴散源層及非本徵基極層之基極電 極;以及 一在該本徵基極部位内之射極部位。 16. 根據申請專利範園第15項之雙極性電晶體,其中上述 12 本紙張尺錢财家轉(CNS )⑽篇(21Qx297公酱) I— 111 ; 111 . n 訂 11 I 絲 (請先閲讀背面之注意事項再填寫本頁) A8 B8 C8 D8 六、申請專利範圍 基極連接擴散源層包含一種矽酸鹽玻璃。 17. 根據申請專利範園第15項之雙極性電晶體,其中上述 基極連接擴散源層包含硼矽酸鹽玻璃。 18. 根據申請專利範園第15項之雙極性電晶體,其中上述 基極連接擴散源層包含磷矽酸鹽玻璃。 19. 根據申請專利範圍第15項之雙極性電晶體,其中上述 基極連接擴散源層包含矽一鍺。 20. 根據申請專利範園第15項之雙極性電晶體,其中該雙 極電晶體包含二層多晶矽。 ---------^------,訂-^------.if (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐)
TW085103442A 1995-01-09 1996-03-22 TW297928B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/370,137 US5616508A (en) 1995-01-09 1995-01-09 High speed bipolar transistor using a patterned etch stop and diffusion source

Publications (1)

Publication Number Publication Date
TW297928B true TW297928B (zh) 1997-02-11

Family

ID=23458385

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085103442A TW297928B (zh) 1995-01-09 1996-03-22

Country Status (5)

Country Link
US (2) US5616508A (zh)
EP (1) EP0721222A3 (zh)
JP (1) JPH08236541A (zh)
KR (1) KR960030436A (zh)
TW (1) TW297928B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2937253B2 (ja) * 1996-01-17 1999-08-23 日本電気株式会社 半導体装置およびその製造方法
KR100197001B1 (ko) 1996-05-02 1999-07-01 구본준 바이폴라소자 및 그 제조방법
FR2764733B1 (fr) * 1997-06-11 2003-11-14 Commissariat Energie Atomique Transistor hyperfrequence a structure quasi-autoalignee et son procede de fabrication
KR100246602B1 (ko) * 1997-07-31 2000-03-15 정선종 모스트랜지스터및그제조방법
US6093610A (en) * 1998-06-16 2000-07-25 Texas Instruments Incorporated Self-aligned pocket process for deep sub-0.1 μm CMOS devices and the device
US6531369B1 (en) * 2000-03-01 2003-03-11 Applied Micro Circuits Corporation Heterojunction bipolar transistor (HBT) fabrication using a selectively deposited silicon germanium (SiGe)
US6437376B1 (en) * 2000-03-01 2002-08-20 Applied Micro Circuits Corporation Heterojunction bipolar transistor (HBT) with three-dimensional base contact
FR2805923B1 (fr) * 2000-03-06 2002-05-24 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire double- polysilicium auto-aligne
EP1415330B1 (en) * 2001-07-18 2012-02-01 Infineon Technologies AG Selective base etching
US6586818B1 (en) 2002-03-08 2003-07-01 International Business Machines Corporation Self-aligned silicon germanium heterojunction bipolar transistor device with electrostatic discharge crevice cover for salicide displacement
US6869854B2 (en) * 2002-07-18 2005-03-22 International Business Machines Corporation Diffused extrinsic base and method for fabrication
US6699741B1 (en) * 2002-08-16 2004-03-02 National Semiconductor Corporation Single poly bipolar transistor and method that uses a selectively epitaxially grown highly-boron-doped silicon layer as a diffusion source for an extrinsic base region
US7300850B2 (en) * 2005-09-30 2007-11-27 Semiconductor Components Industries, L.L.C. Method of forming a self-aligned transistor
US8810005B1 (en) * 2013-03-01 2014-08-19 International Business Machines Corporation Bipolar device having a monocrystalline semiconductor intrinsic base to extrinsic base link-up region
US8946861B2 (en) 2013-06-11 2015-02-03 International Business Machines Corporation Bipolar device having a monocrystalline semiconductor intrinsic base to extrinsic base link-up region
EP4443514A1 (en) * 2023-04-03 2024-10-09 Nxp B.V. Methods of fabricating a si bjt, and corresponding devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843034A (en) * 1987-06-12 1989-06-27 Massachusetts Institute Of Technology Fabrication of interlayer conductive paths in integrated circuits
US5302535A (en) * 1991-09-20 1994-04-12 Nec Corporation Method of manufacturing high speed bipolar transistor
JPH05226352A (ja) * 1992-02-17 1993-09-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5234846A (en) * 1992-04-30 1993-08-10 International Business Machines Corporation Method of making bipolar transistor with reduced topography
US5242847A (en) * 1992-07-27 1993-09-07 North Carolina State University At Raleigh Selective deposition of doped silion-germanium alloy on semiconductor substrate
JP3022689B2 (ja) * 1992-08-31 2000-03-21 日本電気株式会社 バイポーラトランジスタの製造方法
JPH0786296A (ja) * 1993-09-10 1995-03-31 Toshiba Corp 高速バイポーラトランジスタの製造方法

Also Published As

Publication number Publication date
KR960030436A (ko) 1996-08-17
JPH08236541A (ja) 1996-09-13
US5616508A (en) 1997-04-01
EP0721222A2 (en) 1996-07-10
US5629556A (en) 1997-05-13
EP0721222A3 (en) 1997-09-10

Similar Documents

Publication Publication Date Title
TW306028B (zh)
TW297928B (zh)
TW303496B (zh)
TW317016B (zh)
EP0547907A2 (en) Method of forming a gate overlap LDD structure
JPS63502633A (ja) 積層mos装置のための製造方法
KR100344734B1 (ko) 자기 정렬 동적 임계치 전계 효과 디바이스 및 그의 제조 방법
TW412835B (en) Semiconductor device with decoupling capacitance and method thereof
TW457645B (en) A semiconductor device and method for fabricating the same
TWI230456B (en) Shallow trench isolation and dynamic random access memory and fabricating methods thereof
TW543155B (en) Method of fabricating a poly-poly capacitor with a SiGe BiCMOS integration scheme
US20030109108A1 (en) Self aligned compact bipolar junction transistor layout, and method of making same
TW379408B (en) Self-aligned double polysilicon bipolar transistor and fabricating method thereof
JP3242000B2 (ja) 自己整列されたベース電極を有するバイポーラトランジスタおよびその製造方法
JP2001185628A (ja) 半導体装置及びその製造方法
TW406357B (en) Bipolar transistor with pocket isolation
TW437049B (en) High voltage electrostatic protection device in integrated circuits and forming method thereof
JP3146582B2 (ja) Soi構造の縦型バイポーラトランジスタとその製造方法
EP0552697A2 (en) An SOI lateral bipolar transistor with a polysilicon emitter
JPS63199454A (ja) 半導体装置
TW454351B (en) Manufacturing method for self-aligned insulated gate semiconductor device
US5920102A (en) Semiconductor device having a decoupling capacitor and method of making
JP3150420B2 (ja) バイポーラ集積回路とその製造方法
TW483028B (en) SiGe bipolar transistor manufacture method
JP2836393B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees