TW317016B - - Google Patents

Download PDF

Info

Publication number
TW317016B
TW317016B TW085103440A TW85103440A TW317016B TW 317016 B TW317016 B TW 317016B TW 085103440 A TW085103440 A TW 085103440A TW 85103440 A TW85103440 A TW 85103440A TW 317016 B TW317016 B TW 317016B
Authority
TW
Taiwan
Prior art keywords
base
region
layer
etching
forming
Prior art date
Application number
TW085103440A
Other languages
English (en)
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW317016B publication Critical patent/TW317016B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors

Description

A7 ____ B7 五、發明説明(1 ) 發明背景 —_. 本發明係有關於半導體結構及製程,尤其是與雙極性 電晶體有關者。 發明領域 經濟部中央梯準局貝工消费合作社印装 雙極性電晶體一般使用於半導體装置中,尤其用於高 |速操作及高驅動電流的應用中。圖1中示一雙·多晶矽 ΒΓΓι〇。由場氧化物12隔離BJT10區。.集極Μ為一微摻雜的 導電型式外延層,且由導電性相反的摻雜16及18形成基極 區°摻雜區稱為本質基極區,且區18為外質基極區。外質 i基核區18提供一區域,以與基極區相連接。基極區2〇包含 一第一掺雜多晶矽層。.射極區22為與集極相同型式的摻雜 區’且位在本質基極區16内。射極電極24伴有第二摻雜多 晶今區。氧化物區26及基極射極間隔物28將射極電極24從 基接電極20中隔離。雙多晶矽bjt的另一項優點為比之於 單多晶矽BJT,其基極電阻較低,而外質電容亦減少。但 是,此項優點係由於其他製程上的複雜度而得到,如從主動 區域中的多晶矽蝕刻,及基極上連結摻雜區從一高度摻雜 多晶碎擴散源向外擴散。 I 圖2示另一習知技術上的雙多晶矽BJT。一基極上連結 j 區52用於連結本質基極區。基極上連結區52由從多晶矽間隔物54的
(婧先Η讀背面之注意事項再填寫本頁) 摻雜物擴散形成。一絕緣區56將基極多晶矽與集極區相隔 離。此方法的優點為消除本質電容且減低裝置區域。但 是,本方法仍存在製造上的複雜度,即必須直接從矽主動 本紙依尺度逋用中國國家榡率(CNS ) A4规格(210X297公釐) 317016 Α7 Β7 經濟部中央揉準局貝工消费合作社印It 五、發明説明(2 ) 區上直接蝕刻多晶矽。 ,雙多晶矽18玎的優點現在已與上述製程的複雜度平 衡。因此必需有一種可降低製程複雜度的BJT形成方法。 發明概述 本發明有關於雙極性電晶體及形成該雙極性電晶體之 方法。一基極電極由一絕緣層而與集極隔開。形成一與基 極電極側向相鄰的摻雜導電間隔物σ導電間隔物包含一導 電材料’其可作爲η及ρ型摻雜物的掺雜源,且可視需要 對於矽(如矽鍺)進行蚀刻程序。.基極上連結區從導電丨 間隔物向集極擴教。然後,持續處理而形成-本質基極 區,射極區,及射極電極。 ,本發明的優點為提供一形成雙極性電晶體的方法,當 ,裝置王動區直接姓刻多晶攻時,可消除過度㈣及毁 損0 、土,發明》的另一優點為提供—·形成雙極性電晶體的方 ' ’/、可^㈣造—可信賴地自動對準基極上連結區。 本發明尚有一優點,即提供-形成雙極性電晶體的方 法,其可消除大部份的外質基極電容。 万 明ρ ?於Γ熟本技術者可參考下列説明書及附圖而對本發 明上述及其他的優點更進-步地加以瞭解。 圖形簡述圖1為第一習知技術之BJT的截面圖
(請先聞讀背面之注$項再填寫本頁) 衣. 訂
A -4 本纸張尺度逍用中國國家梂率(CNS ) Α4^( 21〇χΤ^Γ^· A7 B7 317016 五、發明説明(3) 圖2為第二習知技術之BJT的截面圖。 圖3為本發明之BJT的截面圖;及 圖4-8為不同製造階段中圖3之BJT的截面圖' 若非特別説明,不然在不同圖形中相同的數字及符號 對應至同一組件。 較佳實施例之詳細説明 在下文中將以應用BiCMOS程序所形成的雙多晶矽雙 極性電晶體(BJT )説明本發明。顯然的對本技術嫻熟者 可將本發明應用於其他BiCMOS程序及裝置中,及用於雙 極性程序及裝置中。 圖3示本發明的BJT100。場隔離區104隔離BJT100與其 他裝置(圖中無示),如其他的BJT,MOS電晶體,二極 體及電阻等。區102為一集極區。多種適用的集極區為技術 上所熟知者。如集極102可包含一埋入集極及一微摻雜外延 層,可見畤美國專利案號4,958,213,1990年9月18號發表, 為德儀公司所有。 基極區〗06包含一本質基極區108及一基極上連結區112。 本質基極區108爲一射極區所在之區。基極上連結區(Hnk_ up )Π2在基極區114及本質基極區108之間提供低電阻/低_ 容上連結,且輿基極電極Π4及本質基極區1〇8呈自.動對齊^^ 形態。本質及基極上連結區(108及112 )的導電型式相 同。例如’如果集極區l〇2gn型,則基極區i〇8&112gp 本-紙張尺度逍用中國國家檁準(CNS ) A4规格(210X297公釐十 I------^I-r-------fJ-------1T (请先閱讀背面之注意事項-S·填寫本筲) 經濟部中央標準局貝工消費合作社印装
五、發明説明(4 ) 型。另外,如果集極區1〇2為p型,則基極區1〇8&U2&n 型。因為傳統的外質基極區已消除,所以外質電容幾乎也 心全消除掉。基極區1〇8與一轉小的自動對準基極上連結區 112相連結。 基極電極114包含摻雜多晶矽且經一絕緣層11〇與集極 區102分開。一導電間隔物115用於將基極電極114與基極上 連結區112相連結。調整基極區114的摻雜度以提供基極電 極所需要的導電率。比照上,習知技術中要求基極電極的 摻雜度可基於對本質基極區提供一低電阻上連結區,而可 加以調整。因為基極電極丨14並非已基極上連結區U2的摻 雜源,所以基極電極的摻雜濃度不與基極上連結區U2的電 阻率相耦合。 導電間隔物115為基極上連結區112的摻雜源。導電間 隔物U5包含一導電材料,其可作為η型及/或p型摻雜物的 梦雜源’且可對於矽選擇性地加以蝕刻。其亦可與傳統 半導體處理方法相容。例如,導電間隔物115可包含矽鍺 (SlGe)。.導電間隔物115使得自動對準基極上連結區112 經濟部中央樣準局貝工消費合作社印製 ---------《衣-- (請先閲讀背面之注ί項再填寫本頁) 、?τ- 可乂可彳。賴而且簡單地製造,且將所有的外質電容幾乎完 全消除。 基極射極間辐物12 0在射極區12 6的端部及本質基極區 1〇8的端部間提供間隔。另外,基極射極間隔物120及介質 層122隔难射極電極124及基極電極114。射極電極最好 包含摻雜多晶矽,且為用於射極區126的摻雜源。射極電極 124的導電性與基極電極114的導電性相反。 「心〜
317016 A7 B7 經濟部中央梯準局貝工消費合作社印袋 五、發明説明(5 ) 圖4示在集極區104及場絕緣區1〇 之後的半導‘ 體1〇4。集極區102可包含―埋 祖本 Q 理入層,一外延層及一深N + 集極下况部’此皆為技術上所熟知者。下文將説明依據本 .發明將BJT100形成圖4之結構的程序。 請參相5,在該結制表㈣成—厚約酬_2〇〇〇埃 的絕緣層110。絕緣層U〇可包含如熱氧化物。第—層多晶 碎113沉積在絕緣層110上,其厚度約2〇〇〇埃。在多晶石夕層 113上沉積厚約3_埃的中間介質層.m。可在該處挣雜第 一層多晶碎113’或在沉積後植人挣雜物,使得可由此形成 低電阻基極電極114。然後,如圖6所示,姓刻第—層多晶 碎in。共#介$㈣止部在多晶々上,多晶$姓刻止部在 絕緣層H0上,且絕緣層110蚀刻止部切主動區上。因為 傳統的絕緣體蝕刻對於矽具高度選擇性,可防止在主 上形成過度蝕刻及晶體破壞。比照上.,習知技術的方法要 求多晶.碎直接從碎主動區姓刻掉。因為多晶耗刻對硬主 動區幾不具選擇性,在習知技術的裝置中,可能破 區。如圖6所示,絕緣層110的姓刻可向基極電極114下的下 部切割絕緣層1 1 〇延伸。 其次,摻雜且蝕刻導電,擴散之源材料,以形成導電 間隔物115,如圖7所示。導電,擴散源材料可作為n型及^ 或P型摻雜物的摻雜源,且可視需要對矽蝕刻。且可與傳統 的半導想製程相容。例如,導電間隔物115可包含石夕錄, 聚晶SiGe可如多晶矽一般予以沉積,定址摻雜,或植入且 仕刻,只是其可視需要對於梦而加以姓刻。應用傳統的
f 娜 1TV _ '7 ~ 幸纸張尺度逍用中國國家橾率(CNS ) A4规格(21 OX297公釐) ** · ---!-------Λ·笨--------訂-------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央f局貝工消费合作社印簟 A7 ___^_B7__ 五、發明説明(6 ) —X動離子蚀刻或電漿蝕例如使用s 一, 2 叹得到範 圍9-18的選擇性。可用定址或沉積之後,摻雜導電間隔物 115 ’使間隔物115可對基極上連結區112提供—摻雜源。隨 後進行退火循環。退火的目的係在長成一屏蔽( screen )氧化 物130,而同時如圖8所示,從導電間隔物115處擴散基極上 連結區U2。在介面處摻雜物的表面濃度大小有可能達到約 5E19/cm3 依傳统的方式連績處理,以完成圈3的結構。結茱屏蔽氧 化物130植入本質基極區1〇8且加以擴散。然後,形成基極 射極間隔物120以隔開隨後形成的射極區端邊輿本質基極區 端邊。基極射極間隔物120可包含如二氧化矽。然後,沉積 厚約2.5K埃的第二層多晶矽。多晶矽層132可定址摻雜,或. 在沉積之後植入摻雜。最後,對第二多晶矽層上圖樣 (pattern )且加以蝕刻,以形成射極電極124,且射極區 126從二多晶矽層/射極電極處擴散,此動作可在第二多晶 矽蝕刻之前或隨後即予進行。 已應用例證之實施例説明本發明,本説明的目的並非 在於限制本發明。對於嫻熟本技術者可參考該説明而對實 施例進行不同的修改及組合。因此下文中的中請專利範圍 涵蓋所有此類的修改及結合。
—8 — 本紙張尺度適用中囷國家橾率(CNS ) A4规格(210X297公嫠十 —l·-- ------Λ装------ 訂 -------A (請先閲讀背面之注意事項再填寫本頁}

Claims (1)

  1. 經濟部中央揉準局月工消费合作社印裝 申請專利範圍 1. 一種用於形成一雙極性電晶體的方法,該方法包含| 下列步騾: " 形成一集極區; 形成一基極電極’其藉由一絶緣層與該集極區分隔, 應用對於矽具選擇性的蝕刻程序在該集極區上形成一與該 基極電極側向相鄰的摻雜導電間隔物; 從該捧雜導電間隔物將一基極上連結區向該集極區擴散; 將一本質基極區植入該集極區,其中該基極上連結區對該 本質基極區形成自動對準;以及 在該本質基極區内形成一射極區。 2, 如申請專利範圍第1項之方法,其中該導電間隔物包含 石夕錯(:si 1 icon-germanium)。 3·如申請專利腳第丨項之方法,其Μ·基極電極 的步驟包含下列步驟.: 在該集極區上形成該絶緣層; 在該絶緣層上沈積一第一多晶矽層;及 蝕刻該絶緣層及該第一多晶矽層,以形成謗基極電極,且-暴露該集極區之—部分。 =中請專利範圍第3項之方法,其中蚀㈣絶緣屠及該 弟一多阳石夕層的步驟更包含在該第一多晶矽層 該絶緣層的切。 ’T部㈣ -9 - 本紙張XJL逋用中ϋΗ家槺年(CNS ) A^眺(21QX297公釐) (請先聞讀背面之注$項再填寫本頁) ‘裝· 、^, 8 8 88 ABCD 3”〇16 '、申請專利範圍 間=如中請專利範圍第1項之方法,其中形成該摻雜導電 ^物的步驟包含下列步驟: 沈積一導電材料層; 捧雜該導電材料層;且 對於發選擇㈣職導f材料層,以形成該導電間隔物。; 6’如申請專利範圍第5項之方法,其中該選擇性 驟的選擇率大於9: 1。 7.如申請專利範圍第3項之方法,更包含下列步驟: 在該第一多晶矽層上形成一介質層;及 在蚀刻該第一多晶矽層的步騍之前,蝕刻該介質層。 8·如申請專利範圍第1項之方法,更包含下列步驟:: 在該植入本質基極區的步驟之後,形成一與該導電間隔 物側向相鄰的基極一射極間隔物; 在該介質層,基極一射極間隔物,及該本質基極區上沈 ;積一第二多晶矽層;以及 上爾樣(patterning)且蚀刻該第二多晶梦層以形成射 ·>··· 極電極。 9_ —種形成一雙極性電晶體的方法,包含下列步驟:; 形成一集極區; 10- 本紙張尺度逍用中國國家標準(CNS ) A4规格(210X297公釐) (請先Η讀背面之注$項再填寫本頁) 訂 鯉濟部中央梯準局—工消費合作社印策 在該集極區上形成一絶緣層; 在該絶緣層上形成第一多晶矽層; 蚀刻該第一多晶矽層及該绝緣層,以形成一基極電極 A8 B8 C8 D8 V 經濟部中央標率局WC工消費合作社印裝 中請專利範圍 且暴露該集極區的第一部位,其中該絶緣層從該基極電極進行丨 下部切割; 應用一對於矽之選擇性蝕刻,在該第一部位内之該集丨 極區的第二部位上,形成一與該基極電極側向相鄰的捧雜; 導電間隔物; 丨 i 從該接雜導電間隔物將一基極上連续區向該集極區的 第一·部位擴.散; 將—本質基極區植入該集極區的第一部位,其中該基 極上連結區與該本質基極區形成自動對準 ;以及 在該本質基極區内形成一射極區。 I 〇,如申清專利範圍第9項之方法,其中該導電間隔物' 包含矽鍺。 II 如申請專利範圍第9項之方法,其中形成該摻雜導 電間隔物的步驟包含下列步驟: 沈積一導電材料層; 摻雜該導電材料層;及 對於發選擇性蝕刻該導電材料層,以形成該導電間隔物。 u•如申請專利範圍第11項之方法,其中選擇性之蝕刻 步驟其選擇率大於9 : 1。 如申凊專利範圍第9項之方法,更包含下列步驟: 在該第一多晶矽層上形成一介質層;及 在蚀刻該第一多晶矽層的步驟之前,蝕刻該介質層。 14_如申請專利範圍第9項之方法,更包含下列步驟: ' m. 一 1 1 一' 〜 (請先W讀背面之注$項再填寫本頁) -訂 本紙張逍用中國國家棣準(CNS ) ( 210X297公釐) S^〇16 :、申請專利範固 在該植入本質基_的㈣m 物條相鄰的基極-射極_物;j • ί該”:篇基極一射極間隔物,及該本質基極區上沈 赞一第一多晶矽層;以及 上圈樣(patterning)且蝕刻該第二多晶矽層,以形成射 極電極。 15_—雙極性電晶體包含: 一集極區; 在該集極區内的一本質基極區; 結區Γ在該集極區内且與該本質基極區自動對準之基極上連 物^基極上連結區上方的導電嶋物,該導電間隔 所3的材料可被選擇性地對於發加以餘刻; -基極電極’其H由—料層 :電極經該導電間隔物及該基極上連結區而連:=本:: 極區;以及 在該本質基極區内的一射極區。 瓜如中料利範圍第15項之雙極性電晶禮,其中該導電 間丨隔物包含發録。! 17.如申請專利範圍第15項之雙極性電晶體,其中該雙 極性電晶體包含兩廣多晶衫·。 J&如申請專利範園第15項之雙極性電晶體,其中該絶緣 層從該基極電極進行下部切割。; 本紙浪尺度適用中國國家橾準(CNS ) A4規格(210X297公釐)
TW085103440A 1995-03-23 1996-03-22 TW317016B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US40955895A 1995-03-23 1995-03-23

Publications (1)

Publication Number Publication Date
TW317016B true TW317016B (zh) 1997-10-01

Family

ID=23621022

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085103440A TW317016B (zh) 1995-03-23 1996-03-22

Country Status (6)

Country Link
US (1) US5592017A (zh)
EP (1) EP0734073B1 (zh)
JP (1) JPH08274110A (zh)
KR (1) KR100379586B1 (zh)
DE (1) DE69624278T2 (zh)
TW (1) TW317016B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760458A (en) * 1996-10-22 1998-06-02 Foveonics, Inc. Bipolar-based active pixel sensor cell with poly contact and increased capacitive coupling to the base region
US6087239A (en) 1996-11-22 2000-07-11 Micron Technology, Inc. Disposable spacer and method of forming and using same
KR100248504B1 (ko) * 1997-04-01 2000-03-15 윤종용 바이폴라 트랜지스터 및 그의 제조 방법
KR100303078B1 (ko) * 1997-05-12 2001-11-30 윤종용 파워오프(PowerOff)시전원관리장치및방법
US5869380A (en) * 1998-07-06 1999-02-09 Industrial Technology Research Institute Method for forming a bipolar junction transistor
DE19842106A1 (de) * 1998-09-08 2000-03-09 Inst Halbleiterphysik Gmbh Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung
US6180478B1 (en) 1999-04-19 2001-01-30 Industrial Technology Research Institute Fabrication process for a single polysilicon layer, bipolar junction transistor featuring reduced junction capacitance
SE517833C2 (sv) * 1999-11-26 2002-07-23 Ericsson Telefon Ab L M Metod vid tillverkning av en bipolär kiseltransistor för att bilda basområden och öppna ett emitterfönster samt bipolär kiseltransistor tillverkad enligt metoden
FR2805923B1 (fr) * 2000-03-06 2002-05-24 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire double- polysilicium auto-aligne
US6506653B1 (en) 2000-03-13 2003-01-14 International Business Machines Corporation Method using disposable and permanent films for diffusion and implant doping
US6465870B2 (en) * 2001-01-25 2002-10-15 International Business Machines Corporation ESD robust silicon germanium transistor with emitter NP-block mask extrinsic base ballasting resistor with doped facet region
ATE544176T1 (de) * 2001-07-18 2012-02-15 Infineon Technologies Ag Selektives basisätzen
KR100437494B1 (ko) * 2002-03-25 2004-06-25 주식회사 케이이씨 트랜지스터 및 그 제조 방법
US6869854B2 (en) * 2002-07-18 2005-03-22 International Business Machines Corporation Diffused extrinsic base and method for fabrication
DE10329664B4 (de) * 2003-07-01 2005-11-17 Infineon Technologies Ag Verfahren zum Kontaktieren einer aktiven Region eines elektronischen Bauelements und elektronisches Bauelement
US20080237657A1 (en) * 2007-03-26 2008-10-02 Dsm Solution, Inc. Signaling circuit and method for integrated circuit devices and systems
US11563084B2 (en) 2019-10-01 2023-01-24 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming an emitter for a bipolar junction transistor
US11404540B2 (en) 2019-10-01 2022-08-02 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming a collector for a bipolar junction transistor
US11355585B2 (en) 2019-10-01 2022-06-07 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming a charge control structure for a bipolar junction transistor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946105B2 (ja) * 1981-10-27 1984-11-10 日本電信電話株式会社 バイポ−ラ型トランジスタ装置及びその製法
JPS61164262A (ja) * 1985-01-17 1986-07-24 Toshiba Corp 半導体装置
JPS62183558A (ja) * 1986-02-07 1987-08-11 Fujitsu Ltd バイポ−ラトランジスタの製造方法
US4892837A (en) * 1987-12-04 1990-01-09 Hitachi, Ltd. Method for manufacturing semiconductor integrated circuit device
US5198689A (en) * 1988-11-30 1993-03-30 Fujitsu Limited Heterojunction bipolar transistor
JPH0744186B2 (ja) * 1989-03-13 1995-05-15 株式会社東芝 半導体装置の製造方法
US5121184A (en) * 1991-03-05 1992-06-09 Hewlett-Packard Company Bipolar transistor containing a self-aligned emitter contact and method for forming transistor
JP2855908B2 (ja) * 1991-09-05 1999-02-10 日本電気株式会社 半導体装置及びその製造方法
JPH05182980A (ja) * 1992-01-07 1993-07-23 Toshiba Corp ヘテロ接合バイポーラトランジスタ
US5242847A (en) * 1992-07-27 1993-09-07 North Carolina State University At Raleigh Selective deposition of doped silion-germanium alloy on semiconductor substrate
JPH0793316B2 (ja) * 1992-12-28 1995-10-09 日本電気株式会社 半導体装置の製造方法
JP2626535B2 (ja) * 1993-12-28 1997-07-02 日本電気株式会社 半導体装置
US5593905A (en) * 1995-02-23 1997-01-14 Texas Instruments Incorporated Method of forming stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link

Also Published As

Publication number Publication date
JPH08274110A (ja) 1996-10-18
DE69624278T2 (de) 2003-06-26
EP0734073A2 (en) 1996-09-25
US5592017A (en) 1997-01-07
KR100379586B1 (ko) 2004-01-13
DE69624278D1 (de) 2002-11-21
EP0734073A3 (en) 1996-12-04
EP0734073B1 (en) 2002-10-16
KR960036121A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
TW317016B (zh)
TW306028B (zh)
JP4723061B2 (ja) Mosトランジスタ及びその製造方法
JP4532131B2 (ja) 自己整列を利用したBiCMOSの製造方法
EP0033495A2 (en) Process for fabricating a high speed bipolar transistor
TW297928B (zh)
US20010053584A1 (en) Method for fabricating a bipolar transistor of the self-aligned double-polysilicon type with a heterojunction base and corresponding transistor
JPS6328060A (ja) 集積回路とその製造方法
US20030080394A1 (en) Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits
US5198692A (en) Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions
TW410382B (en) Method of manufacturing forming metal oxide semiconductor transistor with raised source/drain
JP3172031B2 (ja) 半導体装置の製造方法
EP0077737A2 (en) Low capacitance field effect transistor
WO2002080281A1 (en) Horizontal current bipolar transistor
JPS62205660A (ja) 直交バイポーラ−トランジスタ
TW543155B (en) Method of fabricating a poly-poly capacitor with a SiGe BiCMOS integration scheme
TW556339B (en) Semiconductor device and method of fabricating same
JP2003045884A (ja) 半導体装置及びその製造方法
JPH05243265A (ja) 電界効果トランジスタおよびその製造方法
JP3207883B2 (ja) バイポーラ半導体装置の製造方法
JP3456864B2 (ja) 半導体装置及びその製造方法
JP2613029B2 (ja) 超自己整合垂直構造バイポーラトランジスターの製造方法
JP2616981B2 (ja) 半導体装置の製造方法
TW487993B (en) Non-selectivity epitaxy deposition technique
JPH07169771A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees