JPH08274110A - 半導体基板にバイポーラトランジスタを形成する方法 - Google Patents

半導体基板にバイポーラトランジスタを形成する方法

Info

Publication number
JPH08274110A
JPH08274110A JP8066781A JP6678196A JPH08274110A JP H08274110 A JPH08274110 A JP H08274110A JP 8066781 A JP8066781 A JP 8066781A JP 6678196 A JP6678196 A JP 6678196A JP H08274110 A JPH08274110 A JP H08274110A
Authority
JP
Japan
Prior art keywords
region
base
emitter
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8066781A
Other languages
English (en)
Inventor
F Scott Johnson
ジョンソン エフ．スコット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH08274110A publication Critical patent/JPH08274110A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【課題】 ＢＪＴの製造の際に、従来技術で行われてい
た、直接装置の活性域からのポリシリコンのエッチング
によるオーバーエッチングと結晶損傷を防止し、自己整
合ベース連結領域を高信頼性で、しかも簡単に形成し、
更に不純物ベースキャパシタンスの殆どを消失させたＢ
ＪＴを製造する。 【解決手段】 ＢＪＴ（１００）およびそれを形成する
方法において、ベース電極（１１４）を絶縁体層（１１
０）によりコレクタ領域（１０２）から絶縁し、ドープ
された導電性スペーサ（１１５）をベース電極（１１
４）に横方向に近接して形成し、その導電性スペーサ
（１１５）をｎおよびｐ形ドーパントに対するドーパン
ト源として働くことができる導電性材料で形成し、これ
をまたシリコン（例えばシリコン−ゲルマニウム）に関
して選択的にエッチングされることができるようにし、
ベース連結領域（１１２）を導電性スペーサ（１１５）
からコレクタ領域（１０２）に拡散し、次いで真性ベー
ス領域（１０８）、エミッタ領域（１２６）およびエミ
ッタ電極（１２４）を順次形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的には、半導
体構造およびその製造方法に関し、より詳細にはバイポ
ーラトランジスタに関する。
【０００２】
【従来の技術】バイポーラトランジスタ（ＢＪＴ）は、
特に高速および大駆動電流への適用のため、半導体装置
において普通に使用されている。図１には、二重ポリシ
リコンＢＪＴ１０が示されている。ＢＪＴ１０のための
領域はフィールド酸化物１２によって絶縁されている。
コレクタ１４は１つの導電形の軽くドープされたエピタ
キシャル層であり、ベース領域は反対の導電形のドープ
された領域１６および１８である。ドープされた領域１
６は真性ベース領域と呼ばれ、領域１８は不純物ベース
領域と呼ばれる。不純物ベース領域１８はベース領域に
接続するための領域を与える。ベース電極２０は第１の
ドープされたポリシリコン層からなる。エミッタ領域２
２はコレクタと同じ導電形のドープされた領域であり、
真性ベース領域１６内に設けられる。エミッタ電極２４
は第２のドープされたポリシリコン層で形成される。酸
化物領域２６およびベース−エミッタスペーサ２８はエ
ミッタ電極２４をベース電極２０から絶縁する。二重ポ
リシリコンＢＪＴは単一ポリシリコンＢＪＴに比べてベ
ース抵抗が低くかつ不純物容量が減少されるといった一
層の長所を有している。しかしながら、この長所は、装
置の活性域からのポリシリコンのエッチングおよび大き
くドープされたポリシリコン拡散源からのベース連結ド
ープ領域の外方拡散に関連する付加的な処理に基づく複
雑な処理を行うことによって得られる。
【０００３】他の従来技術の二重ポリシリコンＢＪＴ５
０が図２に示されている。ベース連結領域５２は真性ベ
ース領域と接触するために使用される。ベース連結領域
５２はポリシリコンスペーサ５４からのドーパントの拡
散によって形成される。絶縁体領域５６はベースポリシ
リコンをコレクタ領域から絶縁する。この従来技術の長
所は、不純物容量が無く、装置域を減少させることがで
きることを含んでいる。しかしながら、この従来技術も
またシリコン活性域から直接ポリシリコンをエッチング
しなければならないといった処理の複雑さを持ってい
る。二重ポリシリコンＢＪＴの長所は、上述した処理の
複雑さに対してバランスさせる目下の必要性がある。従
って、これら処理の複雑さを減少させるＢＪＴを形成す
る方法の必要性が存在する。
【０００４】
【発明が解決しようとする課題】本発明は、装置の活性
域から直接エッチングすることによりオーバーエッチン
グおよび損傷が生じないようなバイポーラトランジスタ
を形成する方法を提供する。また、本発明は、自己整合
ベース連結領域の信頼性があり、簡単な製造を可能にす
るバイポーラトランジスタを形成する方法を提供する。
さらに、本発明は、不純物ベース容量の殆どを無くする
バイポーラトランジスタを形成する方法を提供する。
【０００５】
【課題を解決するための手段】上記課題を達成するた
め、ここに開示されるバイポーラトランジスタおよびそ
れを形成する方法において、ベース電極は絶縁体層によ
りコレクタ領域から絶縁され、ドープされた導電性スペ
ーサはベース電極に横方向に近接して形成され、その導
電性スペーサはｎおよびｐ形ドーパントに対するドーパ
ント源として働くことができる導電性材料からなり、こ
れはまたシリコン（例えばシリコン−ゲルマニウム）に
関して選択的にエッチングされることができ、ベース連
結領域は導電性スペーサからコレクタ領域に拡散され、
次いで真性ベース領域、エミッタ領域およびエミッタ電
極を形成するように処理がなされるようにする。
【０００６】
【発明の実施の形態】以下、図３以降の図面を用いて本
発明の実施の形態について詳細に説明する。なお、異な
った図で使用される対応する参照番号は、特にことわら
ない限り対応する対象を示すものとする。以下の説明
で、本発明は、ＢｉＣＭＯＳプロセスを用いて形成され
た二重ポリシリコンバイポーラトランジスタ（ＢＪＴ）
に関連して記載される。しかしながら、当業者にとって
明らかなように、本発明は他のＢｉＣＭＯＳプロセスお
よび装置ならびにバイポーラプロセスおよび装置にも同
様適用可能である。
【０００７】図３に本発明によるＢＪＴ１００を示す。
フィールド絶縁領域１０４はＢＪＴ１００を、他のＢＪ
Ｔ、ＭＯＳトランジスタ、ダイオードおよび抵抗等のよ
うな他の装置（図示せず）から絶縁する。領域１０２は
コレクタ領域である。当該技術で多くの好ましいコレク
タ領域は周知である。例えばコレクタ領域１０２は、１
９９０年９月１８日に発行された米国特許第４，９５
８，２１３号（出願人テキサスインスツルメント社）明
細書に記載されたような軽くドープされたエピタキシャ
ル層および埋め込みコレクタから構成されたものであっ
てもよい。
【０００８】ベース領域１０６は真性ベース領域１０８
とベース連結領域１１２とからなる。真性ベース領域１
０８は、その中にエミッタ領域が配置される領域であ
る。ベース連結領域１１２は、ベース電極１１４と真性
ベース領域１０８との間で低抵抗／低容量接続を与え、
ベース電極１１４と真性ベース領域１０８との両方に対
して自己整合される。真性およびベース連結領域（１０
８および１１２）は同一の導電形のものである。例え
ば、コレクタ領域１０２がｎ形であるならば、ベース領
域１０８および１１２はｐ形である。逆にコレクタ領域
１０２がｐ形であれば、ベース領域１０８および１１２
はｎ形である。従来の不純物ベース領域は省略されるた
め、不純物容量は殆ど完全に消去される。より小さな自
己整合ベース連結領域１１２によりベース領域１０８へ
の接続がなされる。
【０００９】ベース電極１１４はドープされたポリシリ
コンからなり、絶縁体層１１０によりコレクタ電極１０
２から分離されている。導電性スペーサ１１５はベース
電極１１４をベース連結領域１１２に接続するために使
用される。ベース電極１１４のドーピングはベース電極
に対して所望の導電率を与えるように調節される。これ
と対照的に、従来技術では、低抵抗の連結領域を真性ベ
ース領域に与えるようにベース電極のドービングが調節
される必要があった。ベース電極１１４はベース連結領
域１１２に対するドーパント源ではないため、ベース電
極のドーパント濃度はベース連結領域１１２の固有抵抗
とは無関係となる。
【００１０】導電性スペーサ１１５がベース連結領域１
１２に対するドーパント源である。導電性スペーサ１１
５は、導電性で、ｎ形および／またはｐ形のドーパント
に対するドーパント源として働くことができる材料から
なり、シリコンに関して選択的にエッチングされてもよ
い。それは、また、従来の半導体の処理に適合しなけれ
ばならない。例えば、導電性スペーサ１１５はシリコン
−ゲルマニウム（ＳｉＧｅ）であってもよい。導電性ス
ペーサ１１５は自己整合ベース連結領域１１２の高信頼
性の簡単な製造を可能にし、不純物容量の殆ど全てを消
去する。
【００１１】ベース−エミッタスペーサ１２０はエミッ
タ領域１２６の端部と真性ベース領域１０８の端部との
間に間隔を与える。更に、ベース−エミッタスペーサ１
２０と誘電体層１２２との組み合わせはエミッタ電極１
２４とベース電極１１４を絶縁する。エミッタ電極１２
４は、好ましくは、ドープされたポリシリコンからな
り、エミッタ領域１２６のためのドーパント源である。
エミッタ電極１２４はベース電極１２４とは反対の導電
性を有している。
【００１２】図４はコレクタ領域１０２およびフィール
ド絶縁領域１０４の形成後の半導体基体１０１を示す。
コレクタ領域１０２は、当該技術分野で周知のように、
埋め込み層、エピタキシャル層および深いＮ＋コレクタ
シンクから構成されてもよい。図４の構造に本発明によ
るＢＪＴ１００を形成することを次に記載する。
【００１３】図５を参照し、絶縁体層１１０は１０００
−２０００オングストロームの程度の厚みで基体１０１
の表面上に形成される。絶縁体層１１０は、例えば熱酸
化物からなってもよい。ポリシリコンの第１の層１１３
は２０００オングストロームの程度の厚さで絶縁体層１
１０上に蒸着される。中間段階誘電体層１２２は３００
０オングストロームの程度の厚味でポリシリコン層１１
３上に蒸着される。このポリシリコンの第１の層１１３
はそのままドープされるか、あるいは蒸着後に内植ドー
プされて、低抵抗ベース電極１１４がそれから形成でき
るようにされてもよい。次いで、ポリシリコンの第１の
層１１３、誘電体層１２２および絶縁体層１１０は図６
に示されるようにエッチングされ、ベース電極１１４が
形成される。誘電体層１２２のエッチングはポリシリコ
ン層１１３で停止され、ポリシリコン層１１３のエッチ
ングは絶縁体層１１０で停止され、絶縁体層１１０のエ
ッチングはシリコン活性域で停止される。従来の絶縁体
のエッチングはシリコンに対する選択性が大きいため、
活性域はオーバーエッチングおよび結晶の損傷から保護
される。これと対照的に、従来技術においては、ポリシ
リコンがシリコン活性域から直接エッチングされる必要
がある。ポリシリコンのエッチングはシリコン活性域に
とって余り選択性ではないため、従来技術の装置では損
傷が生じる恐れがある。図６に示されるように、絶縁体
層１１０のエッチングはベース電極１１４の下方の絶縁
体層１１０を切り取るように広げられてもよい。
【００１４】次に、図７に示されるように、導電性の拡
散源材料の層が導電性スペーサ１１５を形成するように
蒸着されて、エッチングされる。この導電性の拡散源材
料はｎ形および／またはｐ形のドーパントに対するドー
パント源として働くことができ、シリコンに対して選択
的にエッチングされてもよい。それは、また、従来の半
導体処理に適合する必要がある。例えば、導電性スペー
サ１１５はシリコン−ゲルマニウム（ＳｉＧｅ）からな
ってもよい。多結晶性ＳｉＧｅが蒸着されるか、直接ド
ープされるかあるいは内植（ｉｍｐｌａｎｔ）されるこ
とができ、そしてポリシリコンと丁度同じように（それ
がシリコンに関して選択的にエッチングされうることを
除いて）エッチングされることができる。例えば、ＳＦ
6 およびＯ2 を用いる従来の反応イオンエッチングある
いはプラズマエッチングを用いて９−１８の範囲の選択
性を容易に達成できる。導電性スペーサ１１５は、それ
がベース連結領域１１２のためのドーパント源を与える
ことができるようにそのままあるいは蒸着後のいずれか
でドープされる。次に焼き鈍し（アニール）サイクルが
行われる。この焼き鈍しは、図８に示すように、導電性
スペーサ１１５からベース連結領域１１２を拡散する間
に、それと同時にスクリーン酸化物１３０を成長させる
ために使用される。接触面でのドーパントの表面濃度
は、好ましくは、５Ｅ１９／ｃｍ3 の程度である。
【００１５】図３の構造を完成するまで従来の態様で処
理が続けられる。真性ベース領域１０８はスクリーン酸
化物１３０を介して内植され、そして拡散される。次い
で、ベース−エミッタスペーサ１２０が、次に形成され
るエミッタ領域の縁部を真性ベース領域の縁部から間隔
を持たせるように形成される。ベース−エミッタスペー
サ１２０は、例えば二酸化珪素からなってもよい。次
に、ポリシリコンの第２の層１３２が２．５Ｋオングス
トロームの程度の厚さで蒸着される。ポリシリコン層１
３２はそのままドープされるかあるいは蒸着後に内植
（ｉｍｐｌａｎｔ）ドープされる。最後に第２のポリシ
リコン層はエミッタ電極１２４を形成するようにパター
ン化されてエッチングされ、エミッタ領域１２６が第２
のポリシリコンのエッチングの前あるいは後に第２のポ
リシリコン層／エミッタ電極から拡散される。
【００１６】本発明は図示した実施例に関連して記載さ
れたが、この記載は制限的に解釈されるようには意図さ
れるものではない。図示した実施例の種々の変形および
組合せ、ならびに本発明の他の実施例が本記載を参照す
れば当業者にとって明白になろう。従って、特許請求の
範囲が任意のこのような変形あるいは実施例を包含する
ように意図されるものである。
【００１７】以上の説明に関し更に以下の項を開示す
る。 （１） 半導体基板にバイポーラトランジスタを形成す
る方法において、上記半導体基板にコレクタ領域を形成
し、上記コレクタ領域上に拡散源誘電体層を蒸着し、上
記拡散源誘電体層にエミッタ窓をエッチングし、上記拡
散源誘電体層から上記コレクタ領域に不純物ベース領域
を拡散し、上記エミッタ窓を介して上記コレクタ領域に
不純物ベース領域を内植し、上記エミッタ窓および上記
不純物ベース領域のエミッタ領域にエミッタ電極を形成
し、上記不純物ベース領域が上記エミッタ領域に自己整
合するようにしたことを特徴とする半導体基板にバイポ
ーラトランジスタを形成する方法。 （２） 上記導電性スペーサはシリコン−ゲルマニウム
からなることを特徴とする第１項記載の半導体基板にバ
イポーラトランジスタを形成する方法。 （３） 上記ベース電極を形成する上記ステップは、上
記絶縁体層を上記コレクタ領域上に形成し、ポリシリコ
ンの第１の層を上記絶縁体層状に蒸着し、上記絶縁体層
および上記第１のポリシリコン層をエッチングして、上
記ベース電極を形成すると共に上記コレクタ領域の一部
を露出するようにしたことを特徴とする第１項記載の半
導体基板にバイポーラトランジスタを形成する方法。
【００１８】（４） 上記絶縁体層および上記第１のポ
リシリコン層をエッチングする上記ステップは、更に上
記第１のポリシリコン層の下方で上記絶縁体層を下切り
するステップを含むことを特徴とする第３項記載の半導
体基板にバイポーラトランジスタを形成する方法。 （５） 上記ドープされた導電性スペーサを形成するス
テップは、導電性材料の層を蒸着し、導電性材料の上記
層をドープし、上記導電性スペーサを形成するようにシ
リコンに関して導電性材料の上記層を選択的にエッチン
グするようにしたことを特徴とする第１項記載の半導体
基板にバイポーラトランジスタを形成する方法。 （６） 上記エミッタ電極を珪素化合物とし、上記不純
物ベース領域にわたって珪素化合物接触を形成し、上記
珪素化合物接触が上記エミッタ電極に自己整合するよう
にしたことを特徴とする第１項記載の半導体基板にバイ
ポーラトランジスタを形成する方法。
【００１９】（７） ポリシリコンの上記第１の層の上
部にわたって誘電体層を形成し、ポリシリコンの上記第
１の層をエッチングする前に上記誘電体層をエッチング
するようにしたことを特徴とする第３項記載の半導体基
板にバイポーラトランジスタを形成する方法。 （８） 上記真性ベース領域を内植した後に上記導電性
スペーサに横方向に近接してベース−エミッタスペーサ
を形成し、上記誘電体層、ベース−エミッタスペーサお
よび上記真性ベース領域上にポリシリコンの第２の層を
蒸着し、上記エミッタ電極を形成するようにポリシリコ
ンの上記第２の層をパターン化しエッチングするように
したことを特徴とする第１項記載の半導体基板にバイポ
ーラトランジスタを形成する方法。 （９） バイポーラトランジスタを形成する方法におい
て、コレクタ領域を形成し、上記コレクタ領域上に絶縁
体層を形成し、上記絶縁体層上に第１のポリシリコンを
形成し、上記第１のポリシリコン層と上記絶縁体層をエ
ッチングしてベース電極を形成すると共に上記コレクタ
領域の第１の部分を露出し、上記絶縁体層が上記ベース
電極から下切りされるようにし、シリコンに関して選択
性であるエッチングを用いて、上記第１の部分内で上記
コレクタ領域の第２の部分の上部にわたって横方向に近
接したドープした導電性スペーサを形成し、上記ドープ
した導電性スペーサから上記コレクタ領域の上記第２の
部分にベース連結領域を拡散し、上記コレクタ領域の上
記第１の部分に真性ベース領域を内植して、上記ベース
連結領域が上記真性ベース領域に自己整合するように
し、上記真性ベース領域内にエミッタ領域を形成するよ
うにしたことを特徴とするバイポーラトランジスタを形
成する方法。
【００２０】（１０） 上記導電性スペーサはシリコン
−ゲルマニウムからなることを特徴とする第９項記載の
バイポーラトランジスタを形成する方法。 （１１） 上記ドープされた導電性スペーサを形成する
ステップは、導電性材料の層を蒸着し、導電性材料の上
記層をドープし、上記導電性スペーサを形成するように
シリコンに関して導電性材料の上記層を選択的にエッチ
ングするようにしたことを特徴とする第９項記載のバイ
ポーラトランジスタを形成する方法。 （１２） 上記選択的にエッチングするステップは９：
１よりも大である選択性を有するようにしたことを特徴
とする第１１項記載のバイポーラトランジスタを形成す
る方法。 （１３） ポリシリコンの上記第１の層の上部にわたっ
て誘電体層を形成し、ポリシリコンの上記第１の層をエ
ッチングする前に上記誘電体層をエッチングするように
したことを特徴とする第９項記載のバイポーラトランジ
スタを形成する方法。 （１４） 上記真性ベース領域を内植した後に上記導電
性スペーサに横方向に近接してベース−エミッタスペー
サを形成し、上記誘電体層、ベース−エミッタスペーサ
および上記真性ベース領域上にポリシリコンの第２の層
を蒸着し、エミッタ電極を形成するようにポリシリコン
の上記第２の層をパターン化しエッチングするようにし
たことを特徴とする第９項記載のバイポーラトランジス
タを形成する方法。
【００２１】（１５） ＢＪＴ１００およびそれを形成
する方法において、ベース電極１１４を絶縁体層１１０
によりコレクタ領域１０２から絶縁し、ドープされた導
電性スペーサ１１５をベース電極１１４に横方向に近接
して形成し、その導電性スペーサ１１５をｎおよびｐ形
ドーパントに対するドーパント源として働くことができ
る導電性材料で形成し、これをまたシリコン（例えばシ
リコン−ゲルマニウム）に関して選択的にエッチングさ
れることができるようにし、ベース連結領域１１２を導
電性スペーサ１１５からコレクタ領域１０２に拡散し、
次いで真性ベース領域１０８、エミッタ領域１２６およ
びエミッタ電極１２４を順次形成する。
【図面の簡単な説明】
【図１】第１の従来技術のＢＪＴの横断面図である。
【図２】第２の従来技術のＢＪＴの横断面図である。
【図３】本発明によるＢＪＴの横断面図である。
【図４】図３のＢＪＴの１つの製造段階を示す横断面図
である。
【図５】図３のＢＪＴの別の製造段階を示す横断面図で
ある。
【図６】図３のＢＪＴの更に別の製造段階を示す横断面
図である。
【図７】図３のＢＪＴのまた更に別の製造段階を示す横
断面図である。
【図８】図３のＢＪＴの今一つの製造段階を示す横断面
図である。
【符号の説明】
１００ バイポーラトランジスタ １０２ コレクタ領域 １０８ 真性ベース領域 １１０ 絶縁体層 １１２ ベース連結領域 １１４ ベース電極 １１５ 導電性スペーサ １２４ エミッタ電極 １２６ エミッタ領域

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板にバイポーラトランジスタを
    形成する方法において、 上記半導体基板にコレクタ領域を形成し、 上記コレクタ領域上に拡散源誘電体層を蒸着し、 上記拡散源誘電体層にエミッタ窓をエッチングし、 上記拡散源誘電体層から上記コレクタ領域に不純物ベー
    ス領域を拡散し、 上記エミッタ窓を介して上記コレクタ領域に不純物ベー
    ス領域を内植し、 上記エミッタ窓および上記不純物ベース領域のエミッタ
    領域にエミッタ電極を形成し、上記不純物ベース領域が
    上記エミッタ領域に自己整合するようにしたことを特徴
    とする半導体基板にバイポーラトランジスタを形成する
    方法。
JP8066781A 1995-03-23 1996-03-22 半導体基板にバイポーラトランジスタを形成する方法 Pending JPH08274110A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US40955895A 1995-03-23 1995-03-23
US409558 1995-03-23

Publications (1)

Publication Number Publication Date
JPH08274110A true JPH08274110A (ja) 1996-10-18

Family

ID=23621022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8066781A Pending JPH08274110A (ja) 1995-03-23 1996-03-22 半導体基板にバイポーラトランジスタを形成する方法

Country Status (6)

Country Link
US (1) US5592017A (ja)
EP (1) EP0734073B1 (ja)
JP (1) JPH08274110A (ja)
KR (1) KR100379586B1 (ja)
DE (1) DE69624278T2 (ja)
TW (1) TW317016B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760458A (en) * 1996-10-22 1998-06-02 Foveonics, Inc. Bipolar-based active pixel sensor cell with poly contact and increased capacitive coupling to the base region
US6087239A (en) 1996-11-22 2000-07-11 Micron Technology, Inc. Disposable spacer and method of forming and using same
KR100248504B1 (ko) * 1997-04-01 2000-03-15 윤종용 바이폴라 트랜지스터 및 그의 제조 방법
KR100303078B1 (ko) * 1997-05-12 2001-11-30 윤종용 파워오프(PowerOff)시전원관리장치및방법
US5869380A (en) * 1998-07-06 1999-02-09 Industrial Technology Research Institute Method for forming a bipolar junction transistor
DE19842106A1 (de) * 1998-09-08 2000-03-09 Inst Halbleiterphysik Gmbh Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung
US6180478B1 (en) 1999-04-19 2001-01-30 Industrial Technology Research Institute Fabrication process for a single polysilicon layer, bipolar junction transistor featuring reduced junction capacitance
SE517833C2 (sv) * 1999-11-26 2002-07-23 Ericsson Telefon Ab L M Metod vid tillverkning av en bipolär kiseltransistor för att bilda basområden och öppna ett emitterfönster samt bipolär kiseltransistor tillverkad enligt metoden
FR2805923B1 (fr) * 2000-03-06 2002-05-24 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire double- polysilicium auto-aligne
US6506653B1 (en) 2000-03-13 2003-01-14 International Business Machines Corporation Method using disposable and permanent films for diffusion and implant doping
US6465870B2 (en) * 2001-01-25 2002-10-15 International Business Machines Corporation ESD robust silicon germanium transistor with emitter NP-block mask extrinsic base ballasting resistor with doped facet region
EP1415330B1 (en) * 2001-07-18 2012-02-01 Infineon Technologies AG Selective base etching
KR100437494B1 (ko) * 2002-03-25 2004-06-25 주식회사 케이이씨 트랜지스터 및 그 제조 방법
US6869854B2 (en) * 2002-07-18 2005-03-22 International Business Machines Corporation Diffused extrinsic base and method for fabrication
DE10329664B4 (de) * 2003-07-01 2005-11-17 Infineon Technologies Ag Verfahren zum Kontaktieren einer aktiven Region eines elektronischen Bauelements und elektronisches Bauelement
US20080237657A1 (en) * 2007-03-26 2008-10-02 Dsm Solution, Inc. Signaling circuit and method for integrated circuit devices and systems
US11404540B2 (en) 2019-10-01 2022-08-02 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming a collector for a bipolar junction transistor
US11563084B2 (en) 2019-10-01 2023-01-24 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming an emitter for a bipolar junction transistor
US11355585B2 (en) 2019-10-01 2022-06-07 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming a charge control structure for a bipolar junction transistor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946105B2 (ja) * 1981-10-27 1984-11-10 日本電信電話株式会社 バイポ−ラ型トランジスタ装置及びその製法
JPS61164262A (ja) * 1985-01-17 1986-07-24 Toshiba Corp 半導体装置
JPS62183558A (ja) * 1986-02-07 1987-08-11 Fujitsu Ltd バイポ−ラトランジスタの製造方法
KR890011103A (ko) * 1987-12-04 1989-08-12 미다 가쓰시게 반도체 집적회로장치의 제조방법
US5198689A (en) * 1988-11-30 1993-03-30 Fujitsu Limited Heterojunction bipolar transistor
JPH0744186B2 (ja) * 1989-03-13 1995-05-15 株式会社東芝 半導体装置の製造方法
US5121184A (en) * 1991-03-05 1992-06-09 Hewlett-Packard Company Bipolar transistor containing a self-aligned emitter contact and method for forming transistor
JP2855908B2 (ja) * 1991-09-05 1999-02-10 日本電気株式会社 半導体装置及びその製造方法
JPH05182980A (ja) * 1992-01-07 1993-07-23 Toshiba Corp ヘテロ接合バイポーラトランジスタ
US5242847A (en) * 1992-07-27 1993-09-07 North Carolina State University At Raleigh Selective deposition of doped silion-germanium alloy on semiconductor substrate
JPH0793316B2 (ja) * 1992-12-28 1995-10-09 日本電気株式会社 半導体装置の製造方法
JP2626535B2 (ja) * 1993-12-28 1997-07-02 日本電気株式会社 半導体装置
US5593905A (en) * 1995-02-23 1997-01-14 Texas Instruments Incorporated Method of forming stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link

Also Published As

Publication number Publication date
KR100379586B1 (ko) 2004-01-13
EP0734073A3 (en) 1996-12-04
KR960036121A (ko) 1996-10-28
DE69624278T2 (de) 2003-06-26
DE69624278D1 (de) 2002-11-21
EP0734073B1 (en) 2002-10-16
US5592017A (en) 1997-01-07
TW317016B (ja) 1997-10-01
EP0734073A2 (en) 1996-09-25

Similar Documents

Publication Publication Date Title
US5502330A (en) Stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link
JPH08274110A (ja) 半導体基板にバイポーラトランジスタを形成する方法
KR100275544B1 (ko) 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법
US5629556A (en) High speed bipolar transistor using a patterned etch stop and diffusion source
US6028345A (en) Reduced resistance base contact for single polysilicon bipolar transistors using extrinsic base diffusion from a diffusion source dielectric layer
JPH09181089A (ja) 超自己整列バイポーラトランジスタの製造方法
JPS63292674A (ja) 縦型バイポーラ・トランジスタ及びその製造方法
US5319239A (en) Polysilicon-collector-on-insulator polysilicon-emitter bipolar
JP2515055B2 (ja) 半導体デバイス
US6818492B2 (en) Semiconductor device and manufacturing method thereof
US6908824B2 (en) Self-aligned lateral heterojunction bipolar transistor
JP3456864B2 (ja) 半導体装置及びその製造方法
EP0552697A2 (en) An SOI lateral bipolar transistor with a polysilicon emitter
JP2613031B2 (ja) バイポーラトランジスターの製造方法
KR100211148B1 (ko) 바이모오스 반도체 메모리장치의 제조방법
KR0149434B1 (ko) 쌍극자 트랜지스터 및 그 제조방법
JPH06291132A (ja) バイポーラトランジスタ及びその製造方法
JPH03142843A (ja) 半導体集積回路の製造方法
JP2845044B2 (ja) 半導体装置
JP3351661B2 (ja) 半導体装置およびその製造方法
JPH01246873A (ja) 半導体装置
JPH06163594A (ja) ゲート−サブストレート間キャパシタンスの少ない垂直接合形電界効果トランジスタ及びその製造方法
JPH0637103A (ja) バイポーラトランジスタおよびその製法
JPH0621077A (ja) 半導体装置およびその製造方法
JPH05102170A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060605

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061128