TW288196B - - Google Patents

Download PDF

Info

Publication number
TW288196B
TW288196B TW084105146A TW84105146A TW288196B TW 288196 B TW288196 B TW 288196B TW 084105146 A TW084105146 A TW 084105146A TW 84105146 A TW84105146 A TW 84105146A TW 288196 B TW288196 B TW 288196B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
film
semiconductor device
item
oxide film
Prior art date
Application number
TW084105146A
Other languages
English (en)
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW288196B publication Critical patent/TW288196B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

288196 A7 B7 經濟部中央標準局員工消費合作社印褽 五、 發明説明 ( l 1 發 明領 域 1 1 本 發 明 關 於 薄 膜半 導體裝置和 製 造 此薄 膜 半 導 體裝置 1 的 方法 0 詳 言 之 本發 明關於用於 驅 動 液晶 之 液 晶 顯示裝 ，—·S 1 1 請 1 I 置 (下 文 簡 稱 爲 ” L C D ” ）、讀 取 影 像之 感 測 器 、 先 閱 1 | 讀 1 R A Μ ( 隨 機 存 取 記憶 )之負載等 的 薄 膜半 導 體 裝 置，和 背 面 1 之 I 製 造此 薄 膜 半 導 體 裝置 的方法。 i 1 項 相 關技 藝 說 明 寫 本 裝 薄 膜 半 導 體 裝 置包 含形成於具 有 絕 緣表 面 之 基 底（例 頁 1 1 如 石英 基 或 玻 璃 基 底） 上的薄膜半 導 體 層。 薄 膜 電 晶體（ 1 1 T FT ) 用 於 各 種 領域 。以下說明 開 發 用於 液 晶 顯 示器（ 1 1 L CD ) 之 多 晶 矽 薄膜 電晶體的傳 統 例 子。 訂 | 近 來 在 使 用 薄 膜電 晶體的液晶 顯 7Τν$Μ 示 器領 域 可 使用廉 1 I 價 玻璃 基 底 取 代 昂 貴石 英基底之在 相 當 低溫 ( 約 6 0 0度 1 1 1 C 以下 ) 製 造 的 多 晶矽 薄膜電晶體 ( 下 文稱 爲 低 溫 ρ ο 1 y 1 1 '線 1 -S 1 T F T ” ) 吸引注目 5但低溫ρ ο 1 y - Si TFT 要 解 決 的一項 重 要問 題 是 閘 極 絕 緣膜 的品質改良 〇 因 此， 檢 視 各 種閘極 1 絕 緣膜 0 1 1 參 照 圖 4 A 至 4 D ，簡述” S 〇 c i e t y of I n f 〇 r m a t i ο π 1 1 D 1 s p 1 a y In t e r η at 1 ο n a 1 s y m ρ 〇 s i u m D i ges t of Te c h n i c - 1 I a 1 Pap e r S / Vo 1 u m r e XXIV ( 1 9 9 3 ) PP • 387 - 390 的低 1 溫 poly -s 1 TFT 5 1 I 低 '皿 po 1 y -s i Τ F Τ製造如下。 1 丨 首 先 ,非晶矽膜沉澱在基底1 2的頂表®上 ，再以雷 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 A7 B7 經濟部中央標準局員工消費合作社印装 五、 發明説明 ( 2 ) 1 | 射 光 照 射 > 以 局 部 加 熱 並 熔 化 非 晶 矽 膜 〇 結 果 > 非 晶 矽 膜 I 1 | 結 晶 5 藉 以 得 到 多 晶 矽 膜 1 3 0 其 後 ， 多 晶 矽 膜 由 光 石 印 1 和 蝕 刻 定 成 島 形 ( 圖 4 A ) 0 /—v 1 I 請 1 1 接 著 在 由 S 1 〇 2 層 組 成 的 閘 極 絕 綠 膜 1 4 使 用 βί 閱 1 I 讀 1 ! E C R C V D 方 法 形 成 於 多 晶 矽 膜 1 3 上 後 ( 圖 4 B ) 背 1 鉅 ( T a ) 製 成 的 閘 電 極 1 5 形 成 於 半 導 體 層 1 4 上 〇 之 注 % 1 1 I 其 後 • 5 使 用 閘 電 極 1 5 做 爲 罩 ί 做 爲 施 體 或 受 體 的 雜 質 由 事 項 再- 1 離 子 摻 雜 引 入 多 晶 矽 膜 1 3 藉 以 形 成 源 極 區 1 6 和 汲 極 填 寫 本 1 ά 區 1 7 ( 圖 4 C ) 0 在 形 成 絕 緣 膜 1 8 後 源 電 極 1 9 和 頁 1 1 汲 電 極 2 0 形 成 於 絕 緣 膜 1 8 上 0 結 果 > 製 成 圖 4 D 的 閘 1 1 電 極 〇 1 I 圖 4 A 至 4 D 的 傳 流 低 溫 Ρ 0 1 y — S i T F T 中 訂 1 ， S i 〇 2 膜 組 成 的 閘 極 絕 綠 膜 1 4 由 E C R — C V D ( I 1 1 電 子 迴 旋 加 器 共 振 化 學 蒸 鍍 ) 方 法 來 沉 澱 0 因 此 ， 與 A P 1 1 1 — C V D ( 氣 壓 化 Hi ;y. 蒸 鍍 ) 方 法 或 L T 0 ( 低 溫 氧 化 物 ) 1 1 所 沉 澱 的 S 1 〇 2 比 較 > 低 溫 ρο 1 y -S i TFT 具 有 好 特 性 〇 '線 1 但 即 使 使 用 E C R — C V D 方 法 影 響 裝 置 特 性 之 半 導 體 / 絕 緣 膜 的 最 重 要 介 面 也 變 得 相 當 不 穩 0 其 原 因 是 在 形 I 成 多 晶 ?夕 層 1 3 且 基 底 進 行 諸 如 清 潔 處 理 的 處 理 後 9 沉 澱 1 I 做 爲 閘 極 絕 緣 膜 1 4 的 S i 〇 2 層 0 因 諸 如 沉 澱 絕 緣 膜 前 1 1 I 之 清 潔 條 件 、 從 清 潔 到 沉 澱 之 等 待 時 間 、 沉 澱 前 之 氣 氛 的 1 1 各 種 條 件 之 故 C V D 方 法 所 沉 澱 之 絕 綠 膜 與 半 導 體 之 間 1 的 介 面 狀 態 可 大 爲 改 變 〇 結 果 > 在 半 導 體 / 絕 綠 膜 介 面 的 1 Ί 介 面 狀 態 會 顯 著 退 化 〇 因 此 > 薄 膜 電 晶 體 特 性 易 於 退 化 〇 1 1 本紙伕尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） A 7 B7 五、發明説明（3 ) 此外，爲完美控制介面狀態密度，須嚴格控制製造條件。 因此，此法不適於量產。再者，此法有另一問題，由於閘 極絕緣膜得自C V D方法，故產量因絕緣膜等的針孔而變 低。 在L S I領域，矽製成的熱氧化物膜通常做爲閘極絕 緣膜，以將介面狀態密度控制在預定位準以下。但此熱氧 化物.膜的生長需要高溫處理。因此，須用即使在高溫處理 也不引發應變的昂貴石英基底，導致製造成本增加。 發明概要 本發明的薄膜導體裝置包含：具有絕緣表面的基底： 形成於基底上之含有矽和鍺的半導體層：形成於半導體層 上的閘極絕緣膜：形成於閘極絕緣膜上的閘電極，其中閘 極絕緣膜包含熱氧化半導體層表面所形成的熱氧化物膜。 本發明一實施例中，半導體層由S i e 0 < x < 1 )製成。 本發明另一實施例中，半導體層由s i xG e 1-x( 0 < x < 0 . 8 )製成。 本發明另一實施例中，閘極絕緣膜由 S i xG e 製成。 本發明另一實施例中，閘極絕緣膜包含沈澱在熱氧化 物膜上的另一絕緣膜。 本發明另一賁施例中，另一絕緣膜由热化砂製成。 本發明之製造半導體裝置的方法包含下列步驟·在具 本纸張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本貢) -裝· 訂 經濟部中央標準局員工消費合作社印裝 經濟部中央標準局員工消費合作社印装 A7 B7 __ 五、發明説明（4 ) 有絕綠表面的基底上形成含有矽和鍺的半導體層；在半導 體層表面上形成熱氧化物膜；在熱氧化物膜上形成閘電極 ;將做爲施體或受體的雜質摻入半導體層的選擇區，在半 導體層形成源極區和汲極區。 本發明一實施例中，在半導體層形成後及熱氧化物膜 形成前，半導體層以能量束退火，藉以熔化/固化半導體 層。. 本發明另一實施例中，在非晶狀態形成半導體層，在 半導體層形成後及熱氧化物膜形成前，半導體層退火，藉 以使半導體層成爲多晶或單晶。 本發明另一實施例中，熱氧化物膜在7 0 0 °C以下生 長0 依據本發明另一觀點，半導體裝置包含 S i xGei-x( 0<χ<1 )製成的半導體層和形成於半 導體層'上的絕綠膜，其中絕緣膜包含熱氧化半導體層表面 所形成的S i X G e i — χ 〇 2熱氧化物膜。 本發明一實施例中，半導體層做爲互連線。 本發明另一實施例中，半導體層做爲閘電極。 依據本發明另一觀點，薄膜半導體裝置包含絕緣基底 和形成於絕緣基底上的多個薄膜電晶體，其中至少一個薄 膜電晶體包含：含有矽和鍺的半導體層：形成於半導體層 上的閘極絕綠膜：形成於閘極絕緣膜上的閘電極，其中閘 極絕緣膜包含氧化半導體層表面所形成的熱氧化物膜。 因此，本發明有下列優點：（1 )提供具有優良性能 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） I I 訂 線 二 ί (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 ( 5 ) 1 I 和 高 可 靠 度 的 薄 膜 電 晶 體 ， 可 使 用 廉 價玻 璃基 底 做 爲基 底 > 具 有 半 導 體 / 絕 緣 膜 的 清 潔 介 面 ， ( 2 )提 供 製 造此 薄 1 1 1 膜 電 晶 體 的 方 法 5 ( 3 ) 半 導 體 裝 置 0 r—v 1 I 請 1 I 參 照 附 圖 閱 讀 及 瞭 解 以 下 詳 述 時 ί 熟 習此 道 者 會瞭 解 先 閱 1 I 讀 1 1 本 發 明 的 這 些 和 其 它 優 點 0 背 ώ 1 1 之 1 注 | 意 I 事 1 圖 式簡 述 項 真- 1 填 1 圖 1 A 至 1 D 是 剖 面 圖 5 各 顯 示 本 -發 明之 薄 膜 電晶 體 寫 本 裝 製 法 的 主 要 步 驟 0 頁 _>· 1 1 圖 2 A 是 剖 面 圖 5 顯 示 本 發 明 的 另 薄膜 電 晶 體。 1 1 圖 2 B 是 剖 面 圖 5 顯 示 本 發 明 的 另 薄膜 電 晶 體。 1 1 圖 3 A 至 3 D 是 剖 面 圖 顯 示 本 發 明 的另 — 薄 膜電 晶 訂 I 體 〇 1 1 I 圖 4 A 至 4 D 是 剖 面 圖 5 各 顯 示 傳 統 薄膜 電 晶 體製 法 1 1 的 主 要 步 驟 0 1 I 、線 1 較 隹 寅 施 例 說 明 1 1 以 下 參 照 附 圖 並 配 合 實 例 來 說 明 本 發 明。 1 1 例 1 1 1 1 參 照 圖 1 A 至 1 D 9 說 明 本 發 明 之 薄 膜半 導 體 裝置 的 1 1 第 一 例 〇 此 例 中 9 使 用 玻 璃 基 底 ( Co Γ Γ in g公司所製的玻 1 1 璃 井 1 7 3 7 ) 1 ， 其 上 沈 澱 做 爲 緩 衝 層 的S i 〇 2膜 ( 1 I 未 顯 示 ) 1 以 防 雜 質 擴 散 到 玻 璃 基 底 0 玻 璃基 底 1 具有 I 1 本紙張尺度適用中國國家樣準（CNS ) A4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印焚 A7 _ B7 五、發明説明（6 ) 6 6 7 °C應變點。就成本降低的觀點，宜使用具有儘量低 之應變點的廉價玻璃做爲玻璃基底1。考慮玻璃基底1因 熱而膨脹或扭曲，玻璃基底1的應變點宜爲處理最大溫度 的約+ 5 0 °C以上。 首先，含有2 5 %濃度之鍺的非晶矽鍺膜（下文稱爲 ’a — S i 〇.75G e 0.25膜〃）生長在玻璃基底1上 1 00 nm厚。使用乙矽烷（S i 2H6)和甲鍺烷（ G e H4)做爲材料氣體，a — S i 0.75G e〇.25膜由 CVD方法形成。通常，乙矽烷流率在2 0至5 0 s c cm範圍，甲基烷流率爲1 0至3 0 s c cm。當然 氣體流率隨室等的尺寸而變。在膜生長時之玻璃基底1的 溫度宜設在4 5 0 °C至6 0 0 °C範圍。 接著，a - S i Q.75G e。.25膜形成島區，其尺寸依 據要形成的電晶體尺寸。一島區的尺寸例如是1 O^mX 5 0 "m。圖1A中，只顯示一島區。但實際上，可同時 形成多個島區。可使用正常光石印和蝕刻來定出3_ S i 〇 . G e。. 25膜。氫氟酸和硝酸的混合物等可做爲蝕 刻劑。若進行乾蝕刻，則使用加入0 2的C F 4或S F 6 〇 其後，具有3 0 8nm波長的準分子雷射光照在a — S i 0.75G e〇.25膜，以溶化/固化（結晶）8 — S i。. 75G e ◦ . 25膜。依此方式，得到多晶矽鍺（下文稱 爲％Paly— S i 〇.75Ge〇 ）製成的半導體層2。雖 然例1中，a - S i。. 75 G e 〇 . 25膜在定型後結晶，但a 本紙張尺度適用中圉國家梯準（CNS ) A4规格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 2〇〇ί36 Α7 Β7 經濟部中央標準局員工消費合作社印裝 五、 發明说明 ( 7 ) 1 — S i O . 7 5 G e 〇 . 2 5 膜 可 在 定 型 前 結 晶 0 1 1 接 著 ? 玻 璃 基 底 1 插 入 6 0 0 °C 爐 子 0 以 氮 或 氣 態 氧 | 使 保 持 在 9 5 °c 的 純 水 冒 泡 〇 使 用 得 白 冒 泡 的 蒸 氣 9 半 導 1 I 體 層 2 的 表 面 在 爐 中 熱 氧 化 — 小 時 〇 藉 由 熱 氧 化 如 圖 請 先 閲 1 1 I 1 B 形 成 約 1 0 0 η m 厚 的 熱 氧 化 物 膜 0 由 讀 背 ιέ 1 I I S 1 Ο . 7 5 G e 0 . 2 5 〇 2製成之如此得到的熱氧化物膜做爲 意 1 I 閘 極·絕 緣 膜 3 0 熱 氧 化 物 膜 厚 度 隨 諸 如 矽 鍺 中 之 錯 濃 度 > 事 項 再- 1 基 底 溫 度 做 爲 蒸 氣 源 之 純 水 溫 度 > 冒 泡 氣 體 流 率 9 氧 化 填 寫 本 1 •裝 期 間 的 條 件 而 變 〇 若 熱 氧 化 物 膜 做 爲 薄 膜 電 晶 體 的 閘 極 絕 頁 1 1 綠 膜 9 則 熱 氧 化 物 膜 的 較 佳 厚 度 在 5 0 η m 至 2 0 0 η m 1 | 範 圍 0 可 使 用 熱 解 氧 化 或 乾 氧 化 而 非 蒸 氣 氧 化 9 做 爲 熱 氧 1 I 化 半 導 體 層 2 之 表 面 的 方 法 0 但 使 用 得 自 冒 泡 之 蒸 氣 的 氧 1 訂 I 化 法 適 於 在 相 當 低 溫 ( 例 如 約 6 0 0 V 以 下 ) 得 到 具 有 良 1 1 I 好 品 質 的 熱 化 物 膜 0 1 1 當 矽 錯 在 約 7 0 0 °c 以 上 熱 氧 化 時 矽 而 非 錯 選 擇 性 1 1 氧 化 〇 結 果 > 錯 沈 澱 在 半 導 體 / 絕 緣 膜 的 介 面 9 或 含 有 大 '線 1 量 矽 的 部 分 和 含 有 大 量 錯 的 部 分 以 叠 層 方 式 形 成 於 氧 化 物 1 膜 〇 因 此 須 小 心 決 定 氧 化 溫 度 0 氧 化 溫 度 宜 爲 7 0 0 °c 1 I 以 下 ， 6 0 0 °c 以 下 較 佳 0 1 | 接 著 9 在 約 2 0 0 Π m 厚 的 鉻 ( C r ) 膜 由 濺 射 沈 澱 1 1 I 於 閘 極 絕 綠 膜 3 後 ， 光 石 印 和 蝕 刻 將 C r 膜 定 型 9 藉 以 形 1 1 成 閘 電 極 4 如 圈 1 C 0 接 著 使 用 閘 電 極 4 做 爲 植 入 罩 1 1 做 爲 施 體 或 受 體 的 雜 質 離 子 5 植 入 半 導 體 層 2 〇 離 子 摻 雜 1 ( Ex t e n d e d A b s t Γ a c t S 0 f t h e 22 n d (1 9 9 0 ) In t e r η at i - 1 1 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 <297公釐） 經濟部中央標準局員工消费合作社印褽 26〇196 at B7 _ _ 五、發明説明（8 ) ο n a 1 Conference on Solid State Devices and Materi-als, p. 971 or p.1197所述的桶型離子摻雜型）進行雜 質植入。可使用電漿摻雜取代離子摻雜。其後，在約 3 0 0 °C至6 0 0 °C範圍的溫度進行熱處理（退火），以 激活植入半導體層2的雜質，藉以形成源極區6和汲極區 7如圖1 C。 .接著，在由氣壓CVD方法形成S i 〇2膜組成的絕 緣膜8後，接觸孔形成於絕緣膜8。其後，諸如鋁（A1 )膜的導電膜由濺射形成於絕緣膜8上。光石印和蝕刻將 導電膜定型，以形成源電極9和汲電極1 0 ，藉以形成薄 膜電晶體如圖1 D。 本發明的薄膜電晶體中，半導體層2由矽基合金製成 ，閘極絕緣膜3由熱氧化半導體層2之表面所得的熱氧化 物膜製成。以此處理形成半導體/絕緣膜的清潔介面。因 此，可製造具有優良性能和高可靠度的薄膜電晶體。再者 ，由於可在相當低溫（亦即6 0 0 °C以下）製造薄膜電晶 體，故不僅可使用廉價玻璃基底，也可提高產量。 若在多晶膜晶粒邊界的懸掛鍵被氫終接，則進一步改 良電晶體特性。因此，要進行氫化處理。在從源極區6和 汲極區7之形成步驟至薄膜電晶體完成的任一階段，在約 3 0 0 °C基底溫度將基底暴露於氫電漿或氫原子，以進行 氫化處理。 此外，雖然具有2 5 %鍺濃度的矽鍺膜做爲例1的半 導體層2 ，但本發明的半導體層不限於該澳度。大體上， 本紙伕尺度適用中國國家標準（CNS ) A4规格（210X297公釐） --rl.--:----裝------訂------線 二. 一 (請先閱讀背面之注意事項-S填寫本頁) 11 經濟部中央橾準局員工消費合作社印裴 A7 ___B7_ 五、發明説明（9 ) 若氧化溫度約6 0 0 °C，則氧化率隨鍺濃度增加而增加。 結果，氧化期間縮短。因此，半導體層2宜由 S ixGenC 0<x<0 · 8 )製成。再者，由於場效 移動率隨鍺濃度增加而增加，故鍺濃度要高。依據本發明 ，可得到具有5 0 cm2 /V · s e c以上之電子移動率 和3 0 cm2 /V · s e c以上之電洞移動率的薄膜電晶 體。. 例1中，受到使用雷射光之結晶處理的多晶矽鍺層做 爲半導體層2 〇 [使用磊晶生最在單ϋ蓋JT基基1的 單晶矽鍺藤..，或具有SOI (半導體在絕緣體上）的單晶 ,____________ 矽鍺層。 雖然例1中，Cr做爲閘電極4的材料，Α1做爲源 電極9和汲電極1 0的材料，但諸如鋁（A1 )，鉅（ T a )，鉬（Mo)，鉻（Cr)，鈦（Ti)，及其合 金可做爲電極材料。也可使用濃摻雜多晶矽，多晶矽鍺合 金，或諸如I TO的透明導電層。 再者，可採用LDD (淡摻雜汲極）結構，以改良電 晶體的0 F F特性。選擇性使用當成受體的硼，砷等和當 成施體的磷，鋁等做爲雜質，也可選擇性形成p通道型電 晶體和N通道型電晶體。結果，CMOS電路集積在基底 上0 例2 參照圖2 A，說明本發明之薄膜半導體裝置的第二例 本紙張尺度關巾SI81家料（CNS ) A4麟 ( 2丨〇.<297公it ) _ η __ (請先閱讀背面之注意事項再填寫本頁) 裝 訂 輕濟部中夬榡準局員Η消費合作社印製 A7 __ B7 _____ 五、發明説明（ίο) 〇 此例中，使用玻璃基底（C q r η 1 n g公司所製的玻璃# 1 7 3 7 ) 1 ，其上沈澱做爲緩衝層的S i ◦ 2膜（未顯 示），以防雜質擴散到玻璃基底。 首先，含有5 0 %濃度之基的非晶矽鍺膜（下文稱爲 ’a — S i 〇.5〇G 6〇.5。膜# )形成在玻璃基底1上 1 00 nm厚。使用乙矽烷ΐ S i 2H6)和甲鍺烷（ G e H4)做爲材料氣體，a — S i 〇.5〇G e〇.5〇膜由 CVD方法形成。通常，乙矽烷流率在2 0至5 0 s c cm範圍，甲基烷流率爲1 0至3 0 s c cm。當然 氣體流率隨室等的尺寸而變。在膜生長時之玻璃基底1的 溫度宜設在4 5 0 °c至6 0 0 °C範圍。 接著，a — S i 〇.5〇G e。.5〇膜膜形成島區，其尺寸 依據要形成的電晶體尺寸。圖2 A中，只顯示一島區。但 實際上，可同時形成多個島區。可使用與例1相同的光石 印和蝕刻來定出a — S i。5 〇 G e 〇 . 5 0膜。 接著，在5 5 Q °C進行熱處理，藉以得到多晶矽鍺（ 下文稱爲'poly-S丨o.soGeti.so’ ）製成的半導體層2 a 。可在眞空氣氛或惰氣氣氛使用傳統電爐來進行此熱處理 0 接著’玻璃基底1插入5 5 0 °c爐子。以氮或氣態氧 使保持在9 5 °C的純水冒泡。使用得自冒泡的蒸氣，半導 體層2 a的表面在爐中熱氧化二小時。藉由熱氧化，形成 約1 0 0 nm厚的熱氧化物膜。由s i Q5QG eQ.5Q〇2 (請先閱讀背面之注意事項再填寫本頁) .裝.
、1T
A7 B7 經濟部中央標準局員工消费合作社印掣 五、 發明説明 ( 11) 1 | 製 成 之 如 此 得 到 的 熱 氧 化 物 膜 做 爲 閘 極 絕 緣 膜 3 0 I 1 隨 後 ， 以 例 1 的 相 同 方 式 形 成 閘 電 極 4 源 極 155* 6 a 1 9 汲 極 區 7 a 5 絕 緣 膜 8 源 電 極 9 9 汲 電 極 1 0 > 藉 以 V 1 I 請 1 I 得 到 圖 2 A 的 薄 膜 電 晶 體 〇 Μ I 讀 雖 然 熱 處 理 所 結 晶 的 多 晶 矽 錯 層 做 爲 半 導 體 層 2 a ) 背 1 之 1 但 也 可 使 用 單 晶 矽 錯 層 0 此 外 ， 也 可 使 用 雷 射 照 射 所 結 晶 注 音 1 1 的 多 晶 矽 鍺 層 0 項 1 有 填 1 閘 極 絕 緣 膜 3 在 例 1 由 在 6 0 0 °c 熱 氧 化 含 2 5 % 寫 本 裝 濃 度 之 錯 的 半 導 體 層 2 二 小 時 而 形 成 在 例 2 由 在 5 5 0 頁 1 1 °c 熱 氧 化 含 有 5 0 % 濃 度 之 鍺 的 半 導 體 層 2 a 二 小 時 而 形 1 1 成 0 例 2 的 氧 化 溫 度 低 於 例 1 0 由 氧 化 溫 度 低 時 氧 化 率 1 1 也 減 小 0 但 提 高 錯 濃 度 補 償 氧 化 率 減 小 藉 以 保 持 相 同 氧. 訂 1 化 期 間 0 1 1 I 例 3 1 1 1 第 三 例 '線 參 照 圖 2 B 說 明 本 發 明 之 薄 膜 半 導 體 裝 置 的 1 1 此 例 中 9 使 用 玻 璃 基 底 ( Co r η in g公司所製的玻璃井 1 1 1 7 3 7 ) 1 其 上 沈 澱 做 爲 緩 衝 層 的 S i 0 2 膜 ( 未 顯 1 示 ) > 以 防 雜 質 擴 散 到 玻 璃 基 底 0 1 I 例 3 的 薄 膜 電 晶 體 與 前 例 的 不 同 在 於 ， 例 3 的 薄 膜 電 1 I 晶 體 具 有 雙 層 結 構 的 閘 極 絕 緣 膜 0 詳 言 之 氮 化 矽 ( 1 I S 1 N X ) 層 組 成 的 第 二 閘 極 絕 緣 膜 1 1 形 成 於 做 爲 熱 氧 1 1 I 化 物 膜 的 第 — 閘 極 絕 緣 膜 3 a ( S 1 D . 5 Ο G e 0 . 5 Ο 〇 2 ) 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）Ί , -14 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（12) 上。 首先，含有5 0 %濃度之鍺的非晶矽鍺膜（下文稱爲 、沒—3丨〇.5〇〇6。.5。膜’）形成在玻璃基底1上 1 0 0 nm厚。使用乙矽烷（s i2H6)和甲鍺烷（ G e H4)做爲材料氣體，a — S i 〇.5〇G e〇.5〇膜由 CVD方法形成。通常，乙矽烷流率在2 0至5 Ο s c.cm範圍，甲鍺烷流率爲2 0至5 0 sc cm。當然 氣體流率隨室等的尺寸而變。在膜生長時之玻璃基底1的 溫度宜設在4 5 0 °C至6 0 0 °C範圍。 接著，a — S i 〇.5〇G e〇.5〇膜膜形成島區，其尺寸 依據要形成的電晶體文件尺寸。圖2 B中，只顯示一島區 。但實際上，可同時形成多個島區。可使用與前例相同的 光石印和蝕刻來定出a — S i 〇.5〇G e 〇.5〇膜。 接著，在5 5 0 °C進行熱處理，藉以得到多晶矽鍺（ 下文稱爲’p〇ly-Si〇.5〇Ge〇.5〇")製成的半導體層2。 接著，玻璃基底1插入5 5 0 °C爐子。以氮或氣態氧 使保持在9 5 °C的純水冒泡。使用得自冒泡的蒸氣，半導 體層2的表面在爐中熱氧化二小時。藉由熱氧化，形成約 1 0 0 nm厚的熱氧化物膜。由S 1〇.5〇〇6。.50〇2製 成之如此得到的熱氧化物膜做爲第一閘極絕緣膜3 a。熱 氧化物膜厚度隨諸如矽鍺中之鍺濃度，基底溫度，做爲蒸 氣源之純水溫度’冒泡氣體流率，氧化期間的條件而變。 接著，氮化矽（S ί Nx )層由CVD方法形成1 〇 〇 n m厚，藉以得到第二絕綠膜1 1 °在形成閘電極4的步 本紙張尺度適用中國國家標準（匚1^)八4規格（210<297公釐） 15 ----------^-- (請先閱讀背面之注意事項再填寫本頁) 、-° A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 ( 13) I I 驟 後 > 進 行 與 例 1 和 2 相 同 的 步 驟 藉 以 形 成 圖 2 B 的 薄 1 1 膜 m 晶 體 0 1 歸 因 於 閘 極 絕 緣 膜 的 雙 層 結 構 9 可 得 到 以 下 有 利 效 果 1 1 請 1 I 〇 先 閱 J I 讀 J 閘 極 絕 緣 膜 的 絕 緣 性 增 進 ， 因 此 產 量 進 — 步 增 進 〇 背 1 1 此 外 歸 因 於 第 二 閘 極 絕 綠 膜 1 1 5 熱 氧 化 物 膜 ( 第 — 閘 意 1 i 1 極 絕 綠 膜 ) 可 變 薄 〇 因 此 熱 氧 化 所 需 的 期 間 可 降 低 〇 雖 事 項 S - 1 一，1 1 然 例 3 中 在 5 5 0 °C 進 行 氧 化 二 小 時 > 但 埶 J \ v\ 氧 化 時 間 可 縮 填 寫 本 1 裝 短 到 約 — 小 時 〇 若 氧 化 時 間 縮 短 9 則 處 理 產 能 增 進 0 頁 ^ 1 1 雖 然 例 3 中 氮 化 矽 膜 做 爲 第 二 閘 極 絕 緣 膜 1 1 但 也 1 1 可 使 用 諸 如 S 〇 2 膜 T a 0 X 膜 的 其 它 絕 緣 膜 〇 1 I 雖 然 熱 處 理 的 固 相 生 長 做 爲 得 到 當 成 半 導 體 層 2 a 之 訂 I 多 晶 矽 鍺 層 的 方 法 但 半 導 體 層 2 a 也 可 得 白 以 雷 射 照 射 1 1 1 來 結 晶 0 此 外 單 晶 矽 錯 層 也 可 做 爲 半 導 體 層 2 a 0 1 1 關 於 做 爲 半 導 Mitt 體 層 2 或 2 a 之 矽 和 鍺 的 比 値 就 移 動 1 1 率 而 •53* 錯 濃 度 宜 爲 2 0 % 以 上 0 其 理 由 是 載 子 ( 電 子 或 '線 1 電 洞 ) 在 2 0 % 以 下 的 鍺 濃 度 散 射 導 致 移 動 率 下 降 0 另 1 — 方 面 就 氧 化 而 言 鍺 濃 度 要 高 0 1 1 I 若 半 導 體 層 2 或 2 a 由 雷 射 照 射 形 成 則雖 妖 可 在 室 I 溫 結 晶 但 ,frrr m 法 形 成 大 晶 粒 尺 寸 0 另 — 方 面 若 半 導 體 層 1 1 2 或 2 a 由 熱 處 理 形 成 9 則 雖 妖 /1 需 要 相 當 高 V-S /rm ( 約 5 5 0 1 1 °C ) 但 晶 粒 具 有 大 尺 寸 亦 即 約 — 至 幾 十 m 〇 當 晶 粒 1 尺 寸 變 大 時 9 移 動 率 進 一 步 增 進 0 1 I 雖 然 玻 璃 基 底 用 於 上 例 > 但 只 要 具 有 絕 緣 表 面 ， 則 可 1 1 本紙乐尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -16 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明（14) 使用用任何基底。例如，也可使用上表面覆以絕緣膜的正 常單晶矽基底。在此情形，提供電晶體形成於單晶矽基底 上且本發明之薄膜半導體裝置集積於同一基底上的絕緣膜 0 上例中，說明S i x G e i - x層做爲薄膜電晶體活性層 且S i XG e i-xOz熱氧化物膜做爲閘極絕緣膜的情形。 但也可使用S i XG e ：ι-χ層做爲半導體裝置的閘電極導電 部或接線，S ί XG e px〇2熱氧化物膜做爲導電部的絕 綠包覆部。 例4 參照圖3 A至3 D，說明本發明之薄膜半導體裝置的 第四例。 具有η-通道止物3 4的場氧化物膜3 3由 L 0 C 0 S (矽的局部氧化）方法形成於η -型的基底 3 2上，以包圍要形成Μ〇S電晶體的活性區。接著，閘 極氧化物膜3 5由熱氧化形成1 〇至3 Omm厚。使用乙 矽烷（S i Η 4 )和甲鍺烷（G e Η 4 )做爲材料氣體 ，多晶砂鍺膜沈源3 0 0 n m厚。通常，乙较院流率在 2 0至5 0 s c cm範圍，甲鍺院流率爲2 0至5 0 s c c m。當然氣體流率隨室等的尺寸而變。在膜生長時 之矽基底3 2的溫度宜設在6 0 0 °C至6 5 0 °C範圍。 接著，使用閘電極做爲罩的蝕刻，選擇性除去閘極氧 化物膜的露出部。在S i〇2膜由C V D方法沈澱在基底 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐）~ ~ r _ 裝 訂 線 {, -(請先閲讀背面之注意事項兵填寫本頁) 經濟部中央標隼局員工消费合作社印製 A7 B7 五、發明説明（15) 3 2上後，蝕刻S i 0 2膜形成側壁墊片3 7 (圖3 A ) 。接著，使用閘電極和墊片做爲罩，硼（B)離子3 8植 入基底3 2以形成p *區（源極/汲極區）39 (圖3 B )。離子劑量在墊片3 7下降低，形成p_區4 0。結果 ，形成L D D (淡摻雜汲極）結構，減輕在汲極區端部的 電場。 •然後，矽基底3 2插入6 0 0 °C爐子。以氮或氣態氧 使保持在9 5 °C的純水冒泡。使用得自冒泡的蒸氣，多晶 矽鍺膜層表面在爐中熱氧化二小時。藉由熱氧化，形成氧 化矽鍺膜4 1 (圖3C)。矽在氧化溫度幾乎不氧化。只 選擇性氧化做爲閘電極的多晶矽鍺。結果，電隔離閘電極 而不形成絕緣層。此外，由於在6 0 0 °C氧化，故限制植 入硼離子的橫向擴散而降低寄生電容等。結果，裝置特性 增進。在形成通孔4 2後，以鋁進行金屬化，以形成源電 極4 3 ，汲電極4 4 ，閘電極4 5，藉以完成p型MOS 電晶體（圖3 D )。 雖然形成通孔4 2 ，且在多晶矽鍺膜氧化後立刻進行
源極/汲極區的金屬化，但也可應用以下處理。在多晶矽 鍺膜氧化後，S i〇2和S i3N4製成的絕緣層由CVD 方法沈澱。其後，形成通孔。依此方式，產量進一步增進 0 例4說明只形成P通道Μ 0 S電晶體的方法。但相同 方法可產生η通道mo s電晶體或cm 〇 s結構。再者， 該法也可用於MO S電晶體之外的半導體裝置。 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2丨0>+ 297公釐） ---L------I-------，玎-------I ί ' 一 (請先閱讀背面之注意事項再填寫本頁) 18 A7 ___ B7 五、發明説明（16) 依據本發明，含有矽和鍺的層做爲半導體層，熱氧化 半導體層表面所得的熱氧化物膜做爲閘極絕緣膜。結果， 相當低溫（6 0 〇°C以下）的處理可形成半導體/絕緣膜 的清潔介面。因此，使用具有低應變點的廉價玻璃基底， 能以良好產量製造薄膜半導體裝置。此外，由於半導體/ 絕綠膜的介面可保持在清潔狀況，故可實現性能和可靠度 優良·的薄膜半導體裝置。 若含有矽和鍺的層做爲閘電極或接線，則由於電極或 接線的表面覆以高品質的熱氧化物膜，故可得到幾乎不短 路的電極或接線。 熟習此道者可做各種其它修改而不悖離半導體層的範 囀和精神。所以，申請專利範圍的範囀不限於本文’而應 廣義解釋。 ---.------批衣------.1T------^ { . -(請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印策 適州中國國家標绛（CNS ) A4規格（21〇> 297公釐） 19 -

Claims (1)

  1. 268196 ?! D8 經濟部中央標準局員工消费合作社印製 六、 申請專利範圍 1 1 1 • 一 種 薄 膜 半 導 體 裝 置， 包 括 : 1 * I 具 有 絕 緣 表 面 的 基 底 • 1 1 I 形 成 於 基 底 上 之 含 有 矽 和鍺 的 半 導 體 層 1 I 請 I 形 成 於 半 導 體 層 上 的 閘 極絕 緣 膜 * 先 閱 1 1 讀 \ I 形 成 於 閘 極 絕 緣 膜 上 的 閘電 極 背 ιέ 1 I 之 1 其 中 閘 極 絕 緣 膜 包 含 熱 氧化 半 導 體 層 表 面 所 形 成 的 熱 注 意 1 I 事 1 氧 化物 膜 Ο 項> 再 1 中 填 1 2 • 如 串 請 專 利 範 圍 第 1項 的 薄 膜 半 導 體 裝 置 ， 其 寫 本 裝 I 半 導體 層 由 S i X G ( 3 1 -X ( 0 < X < 1 ) 製 成 〇 頁 1 1 3 • 如 丰 請 專 利 範 圍 第 2項 的 薄 膜 半 導 體 裝 置 y 其 中 1 1 •半 導體 層 由 S 1 X G G 1 -X ( 0 < X < 0 8 ) 製 成 〇 1 I 4 如 串 專 利 範 圍 第 1 ， 2 或 3 項 的 薄 膜 半 導 體 裝 1 訂 I 置 ，其 中 閘 極 絕 綠 膜 由 S 1 X G 6 3 1 -X 〇 2製成 1 1 5 如 丰 請 專 利 範 圍 第 1項 的 薄 膜 半 導 體 裝 置 其 中 1 1 閘 極絕 緣 膜 包 含 沈 澱 在 熱 氧 化物 膜 上 的 另 一 絕 緣 膜 〇 1 I 6 如 丰 an 專 利 範 圍 第 5項 的 薄 膜 半 導 體 裝 置 其 中 線 I 另 一絕 緣 膜 由 氮 化 矽 製 成 〇 1 1 7 • 一 種 製 造 半 導 體 裝 置的 方 法 J 包 括 下 列 步 驟 1 1 在 具 有 絕 緣 表 面 的 基 底 上形 成 含 有 矽 和 錯 的 半 導 體 層 1 Ί 1 在 半 導 體 層 表 面 上 形 成 熱氧 化 物 膜 » 1 1 I 在 熱 氧 化 物 膜 上 形 成 閘 電極 • » | 將 做 爲 施 體 或 受 體 的 雜 質摻 入 半 導 體 層 的 選 擇 面 在 I I 半 導體 層 形 成 源 極 T5S* 和 汲 極 I 1 1 準 標 家 國 國 中 用 適 度 尺 ^ 紙 ABCD 2661J6 六、申請專利範圍 8 .如申請專利範圍第7項之製造半導體裝置的方法 ，其中在半導體層形成後及熱氧化物膜形成前，半導體層 以能量束退火，藉以熔化/固化半導體層。 9 .如申請專利範圍第7項之製造半導體裝置的方法 ，其中在非晶狀態形成半導體層，在半導體層形成後及熱 氧化物膜形成前，半導體層退火，藉以使半導體層成爲多 晶或_單晶。 1 0 .如申請專利範圍第7項之製造半導體裝置的方 法，其中熱氧化物膜在7 0 0 °C以下生長。 1 1 · 一種半導體裝置，包括由SixGei-x(0< X < 1 )製成的半導體層和形成於半導體層上的絕緣膜， 其中絕緣膜包含熱氧化半導體層表面所形成的 S i XG e i-x〇2熱氧化物膜。 1 2 .如申請專利範圍第1 1項的半導體裝置，其中 半導體層做爲互連線。 1 3 ·如申請專利範圍第1 1項的半導體裝置，其中 半導體層做爲閘電極。 1 4 . 一種薄膜半導體裝置，包括絕緣基底和形成於 絕緣基底上的多個薄膜電晶體， 其中至少一個薄膜電晶體包含： 含有矽和鍺的半導體層； 形成於半導體層上的閘電極， 形成於閘極絕緣膜上的閘電極： 其中閘極絕綠膜包含熱氧化半導體層表面所形成的熱 (請先閱讀背面之注意事項"填寫本頁) -裝· 訂 經濟部中央標準局員工消費合作社印製 本紙張尺度逋用中围國家棟準（CNS ) A4規格（210X297公釐）_ 21 i A8 B8 C8 D8 t、申請專利範圍 氧化物膜。 1 5 .如申請專利範圍第8項之製造半導體裝置的方 法，其中熱氧化物膜在7 0 0 °C以下生長。 6 .如申請專利範圍第9項之製造半導體裝置的方 法，其中熱氧化物膜在7 0 0 °C以下生長。 請 先 閲 讀 背 ιέ 之 注 意 事 I裝 頁 訂 線 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家榡準（CNS ) Α4規格（210X297公釐〉_ 22
TW084105146A 1994-05-24 1995-05-23 TW288196B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6109233A JPH07321323A (ja) 1994-05-24 1994-05-24 薄膜トランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
TW288196B true TW288196B (zh) 1996-10-11

Family

ID=14504996

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084105146A TW288196B (zh) 1994-05-24 1995-05-23

Country Status (6)

Country Link
US (2) US6118151A (zh)
EP (2) EP0684650B1 (zh)
JP (1) JPH07321323A (zh)
KR (1) KR100191091B1 (zh)
DE (1) DE69522370T2 (zh)
TW (1) TW288196B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI476935B (zh) * 2012-10-03 2015-03-11 Nat Applied Res Laboratories 薄膜電晶體製造方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3917205B2 (ja) * 1995-11-30 2007-05-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5879996A (en) * 1996-09-18 1999-03-09 Micron Technology, Inc. Silicon-germanium devices for CMOS formed by ion implantation and solid phase epitaxial regrowth
JPH1140498A (ja) * 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6121126A (en) * 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
KR100654486B1 (ko) * 1998-11-26 2006-12-05 신에쯔 한도타이 가부시키가이샤 ＳｉＧｅ 결정
US6607948B1 (en) * 1998-12-24 2003-08-19 Kabushiki Kaisha Toshiba Method of manufacturing a substrate using an SiGe layer
JP2000208775A (ja) * 1999-01-18 2000-07-28 Furontekku:Kk 半導体装置とその製造方法
KR100653298B1 (ko) * 1999-03-16 2006-12-04 산요덴키가부시키가이샤 박막 트랜지스터의 제조 방법
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
JP4447128B2 (ja) * 2000-07-12 2010-04-07 富士通マイクロエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
JP4358998B2 (ja) * 2001-02-01 2009-11-04 株式会社日立製作所 薄膜トランジスタ装置およびその製造方法
TW523931B (en) 2001-02-20 2003-03-11 Hitachi Ltd Thin film transistor and method of manufacturing the same
US6482705B1 (en) * 2001-04-03 2002-11-19 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having a MOSFET with an amorphous SiGe gate electrode and an elevated crystalline SiGe source/drain structure and a device thereby formed
TW480735B (en) * 2001-04-24 2002-03-21 United Microelectronics Corp Structure and manufacturing method of polysilicon thin film transistor
US6855436B2 (en) * 2003-05-30 2005-02-15 International Business Machines Corporation Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal
JP2003031495A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
AU2003202499A1 (en) * 2002-01-09 2003-07-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and its production method
US6805962B2 (en) * 2002-01-23 2004-10-19 International Business Machines Corporation Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
KR20040020272A (ko) * 2002-08-30 2004-03-09 노성훈 건강 모자
WO2005093807A1 (en) * 2004-03-01 2005-10-06 S.O.I.Tec Silicon On Insulator Technologies Oxidation process of a sige layer and applications thereof
US7737051B2 (en) 2004-03-10 2010-06-15 Tokyo Electron Limited Silicon germanium surface layer for high-k dielectric integration
KR100635567B1 (ko) * 2004-06-29 2006-10-17 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US20060003485A1 (en) * 2004-06-30 2006-01-05 Hoffman Randy L Devices and methods of making the same
WO2006062180A1 (en) * 2004-12-06 2006-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device
US7851277B2 (en) 2006-12-05 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
KR100810639B1 (ko) * 2006-12-06 2008-03-07 삼성에스디아이 주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
KR100810638B1 (ko) 2006-12-06 2008-03-07 삼성에스디아이 주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
US7932138B2 (en) * 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
KR101015847B1 (ko) 2008-01-18 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
FR2946457B1 (fr) * 2009-06-05 2012-03-09 St Microelectronics Sa Procede de formation d'un niveau d'un circuit integre par integration tridimensionnelle sequentielle.
KR101147414B1 (ko) 2009-09-22 2012-05-22 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
US8940610B2 (en) 2010-04-16 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Electrode for energy storage device and method for manufacturing the same
US8598020B2 (en) * 2010-06-25 2013-12-03 Applied Materials, Inc. Plasma-enhanced chemical vapor deposition of crystalline germanium
FR2994770A1 (fr) * 2012-08-21 2014-02-28 Commissariat Energie Atomique Electrode composite si-ge et son procede de fabrication

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442449A (en) * 1981-03-16 1984-04-10 Fairchild Camera And Instrument Corp. Binary germanium-silicon interconnect and electrode structure for integrated circuits
US5108940A (en) * 1987-12-22 1992-04-28 Siliconix, Inc. MOS transistor with a charge induced drain extension
JPH01235276A (ja) * 1988-03-15 1989-09-20 Sony Corp 薄膜半導体装置
JPH0395969A (ja) * 1989-09-07 1991-04-22 Canon Inc 半導体装置
JP2806999B2 (ja) * 1989-11-22 1998-09-30 ティーディーケイ株式会社 多結晶シリコン薄膜トランジスタ及びその製造方法
JPH03280437A (ja) * 1990-03-29 1991-12-11 Toshiba Corp 半導体装置およびその製造方法
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US5602403A (en) * 1991-03-01 1997-02-11 The United States Of America As Represented By The Secretary Of The Navy Ion Implantation buried gate insulator field effect transistor
US5250818A (en) * 1991-03-01 1993-10-05 Board Of Trustees Of Leland Stanford University Low temperature germanium-silicon on insulator thin-film transistor
US5468987A (en) * 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5241214A (en) * 1991-04-29 1993-08-31 Massachusetts Institute Of Technology Oxides and nitrides of metastabale group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof
US5495121A (en) * 1991-09-30 1996-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3144032B2 (ja) * 1992-03-30 2001-03-07 ソニー株式会社 薄膜トランジスタ及びその製造方法
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
JP3325992B2 (ja) * 1994-01-08 2002-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5561302A (en) * 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI476935B (zh) * 2012-10-03 2015-03-11 Nat Applied Res Laboratories 薄膜電晶體製造方法

Also Published As

Publication number Publication date
JPH07321323A (ja) 1995-12-08
DE69522370T2 (de) 2002-04-25
US6118151A (en) 2000-09-12
EP0684650B1 (en) 2001-08-29
KR100191091B1 (ko) 1999-07-01
US6228692B1 (en) 2001-05-08
EP0684650A2 (en) 1995-11-29
EP0935292A2 (en) 1999-08-11
EP0935292A3 (en) 1999-08-18
DE69522370D1 (de) 2001-10-04
EP0684650A3 (en) 1997-09-10

Similar Documents

Publication Publication Date Title
TW288196B (zh)
TW399227B (en) Method of manufacturing a crystalline semiconductor
EP0598410B1 (en) A method of manufacturing a semiconductor device
US6399429B1 (en) Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device
US6746937B2 (en) PD-SOI substrate with suppressed floating body effect and method for its fabrication
JP2917392B2 (ja) 半導体装置の製造方法
JP3137797B2 (ja) 薄膜トランジスタおよびその作製方法
JPH08195493A (ja) 薄膜トランジスタの製造方法
JPH0422120A (ja) 薄膜半導体装置の製造方法
JP2917388B2 (ja) 半導体装置の製造方法
TW389960B (en) Method of manufacturing a semiconductor device
JP3443909B2 (ja) 半導体膜形成方法、半導体装置の製造方法及び半導体装置
JPH01184957A (ja) Ｍｏｓトランジスタの製造方法
JP3203652B2 (ja) 半導体薄膜の製造方法
JPH03104209A (ja) 半導体装置の製造方法
JP2751420B2 (ja) 半導体装置の製造方法
JPH034564A (ja) 半導体装置の製造方法
JP2530175B2 (ja) 半導体記憶装置の製造方法
JP2987987B2 (ja) 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法
JPS631071A (ja) 薄膜半導体装置
JPH03108319A (ja) 半導体装置の製造方法
JP2805830B2 (ja) 半導体装置の製造方法
JP2867402B2 (ja) 半導体装置の製造方法
JPH02238617A (ja) 半導体薄膜の結晶成長方法
JP2000012860A (ja) 半導体絶縁体積層膜の製造方法および薄膜トランジスタの製造方法