TW202301693A - 電晶體和半導體裝置 - Google Patents

電晶體和半導體裝置 Download PDF

Info

Publication number
TW202301693A
TW202301693A TW111132764A TW111132764A TW202301693A TW 202301693 A TW202301693 A TW 202301693A TW 111132764 A TW111132764 A TW 111132764A TW 111132764 A TW111132764 A TW 111132764A TW 202301693 A TW202301693 A TW 202301693A
Authority
TW
Taiwan
Prior art keywords
insulator
transistor
conductor
semiconductor layer
semiconductor
Prior art date
Application number
TW111132764A
Other languages
English (en)
Other versions
TWI823543B (zh
Inventor
山崎舜平
坂倉真之
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202301693A publication Critical patent/TW202301693A/zh
Application granted granted Critical
Publication of TWI823543B publication Critical patent/TWI823543B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提供一種寄生電容小的電晶體。提供一種頻率特性高的電晶體。提供一種包括該電晶體的半導體裝置。本發明的一個實施方式是一種電晶體，包括：氧化物半導體、第一導電體、第二導電體、第三導電體、第一絕緣體、以及第二絕緣體，其中，第一導電體包括第一導電體與氧化物半導體隔著第一絕緣體相互重疊的第一區域；第一導電體與第二導電體隔著第一絕緣體及第二絕緣體相互重疊的第二區域；第一導電體與第三導電體隔著第一絕緣體及第二絕緣體相互重疊的第三區域。氧化物半導體包括該氧化物半導體與第二導電體接觸的第四區域；以及該氧化物半導體與第三導電體接觸的第五區域。

Description

電晶體和半導體裝置
本發明例如係關於一種電晶體、半導體裝置以及其製造方法。本發明例如係關於一種顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、處理器、或電子裝置。本發明係關於一種顯示裝置、液晶顯示裝置、發光裝置、記憶體裝置或電子裝置的製造方法。本發明係關於一種半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、記憶體裝置或電子裝置的驅動方法。
注意，本發明的一個實施方式不侷限於上述發明所屬之技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種程式(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。
在本說明書等中，半導體裝置一般是指能夠藉由利用半導體特性而工作的所有裝置。顯示裝置、發光裝置、照明設備、電光裝置、半導體電路以及電子裝置在 一些情況下包括半導體裝置。
近年來，使用氧化物半導體的電晶體受到關注。氧化物半導體可以利用濺射法等形成，所以可以用於大型顯示裝置中的電晶體的半導體。另外，因為可以改良而利用包括非晶矽的電晶體的生產設備的一部分，所以包括氧化物半導體的電晶體還具有可以抑制設備投資的優點。
已知包括氧化物半導體的電晶體在非導通狀態下具有極小的洩漏電流。例如，應用了包括氧化物半導體的電晶體的洩漏電流低的特性的低功耗CPU等已被公開(參照專利文獻1)。
[專利文獻1]日本專利申請公開第2012-257187號公報
本發明的一個實施方式的目的之一是提供一種具有小寄生電容的電晶體。本發明的一個實施方式的目的之一是提供一種具有高頻率特性的電晶體。本發明的一個實施方式的目的之一是提供一種具有良好電特性的電晶體。本發明的一個實施方式的目的之一是提供一種具有穩定電特性的電晶體。本發明的一個實施方式的目的之一是 提供一種關態電流(off-state current)低的電晶體。本發明的一個實施方式的目的之一是提供一種新穎的電晶體。本發明的一個實施方式的目的之一是提供一種包括上述電晶體的半導體裝置。本發明的一個實施方式的目的之一是提供一種可工作速度快的半導體裝置。本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。本發明的一個實施方式的目的之一是提供一種包括上述半導體裝置的模組。本發明的一個實施方式的目的之一是提供一種包括上述半導體裝置或上述模組的電子裝置。
對上述目的的描述並不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。其他的目的從說明書、圖式、申請專利範圍等的描述中是顯而易見的，並且可以從所述說明書、圖式、申請專利範圍等的描述中衍生。
(1)本發明的一個實施方式是一種電晶體，包括：氧化物半導體、第一導電體、第二導電體、第三導電體、第一絕緣體、以及第二絕緣體。第一導電體包括第一區域、第二區域以及第三區域，第一區域包括第一導電體與氧化物半導體隔著第一絕緣體相互重疊的區域，第二區域包括第一導電體與第二導電體隔著第一絕緣體及第二絕緣體相互重疊的區域，第三區域包括第一導電體與第三導電體隔著第一絕緣體及第二絕緣體相互重疊的區域，氧化物半導體包括第四區域以及第五區域，第四區域包括氧化物半導體與第二導電體相互接觸的區域，並且，第五區 域包括氧化物半導體與第三導電體相互接觸的區域。
(2)本發明的一個實施方式是一種半導體裝置，包括：p通道型電晶體以及n通道型電晶體，其中，p通道型電晶體的源極和汲極中的一個與n通道型電晶體的源極和汲極中的一個電連接，p通道型電晶體的閘極與n通道型電晶體的閘極電連接，p通道型電晶體在通道形成區域中包括矽，並且，n通道型電晶體是(1)所述的電晶體。
(3)本發明的一個實施方式是一種(2)所述的半導體裝置，其中p通道型電晶體使用其頂面中的結晶面包括(110)面的區域的矽基板來形成。
(4)本發明的一個實施方式是一種(2)或(3)所述的半導體裝置，其中p通道型電晶體的通道形成區域具有濃度梯度，使得賦予n型導電性的雜質濃度向該通道形成區域的表面附近逐漸增高。
(5)本發明的一個實施方式是一種(2)至(4)之中任一個所述的半導體裝置，其中p通道型電晶體的閘極包括功函數為4.5eV以上的導電體。
(6)本發明的一個實施方式是一種(2)至(5)之中任一個所述的半導體裝置，其中氧化物半導體包括銦。
(7)本發明的一個實施方式是一種(2)至(6)之中任一個所述的半導體裝置，其中氧化物半導體包括第一氧化物半導體層、第二氧化物半導體層以及第三 氧化物半導體層，並包括第一氧化物半導體層、第二氧化物半導體層、第三氧化物半導體層相互重疊的區域。
注意，在根據本發明的一個實施方式的半導體裝置中，可以使用其他半導體代替氧化物半導體。
本發明能夠提供一種具有小寄生電容的電晶體。能夠提供一種具有高頻率特性的電晶體。能夠提供一種具有良好電特性的電晶體。能夠提供一種具有穩定電特性的電晶體。能夠提供一種具有低關態電流的電晶體。能夠提供一種新穎的電晶體。能夠提供一種包括上述電晶體的半導體裝置。能夠提供一種可工作速度快的半導體裝置。能夠提供一種新穎的半導體裝置。能夠提供一種包括上述半導體裝置的模組。能夠提供一種包括上述半導體裝置或上述模組的電子裝置。
注意，對上述效果的描述並不妨礙其他效果的存在。本發明的一個實施方式並不需要具有所有上述效果。除上述效果外的效果從說明書、圖式、申請專利範圍等的描述中是顯而易見的，並且可以從所述描述中抽出。
400:基板
401:絕緣體
402:絕緣體
404:導電體
406:半導體
406a:半導體層
406b:半導體層
406c:半導體層
408:絕緣體
410:絕緣體
412:絕緣體
413:導電體
416:導電體
416a:導電體
416b:導電體
416c:導電體
418:絕緣體
424a:導電體
424b:導電體
424c:導電體
426a:導電體
426b:導電體
426c:導電體
438:絕緣體
439:絕緣體
450:半導體基板
452:絕緣體
454:導電體
456:區域
460:區域
462:絕緣體
464:絕緣體
466:絕緣體
468:絕緣體
470:區域
474a:區域
474b:區域
476a:導電體
476b:導電體
478a:導電體
478b:導電體
478c:導電體
480a:導電體
480b:導電體
480c:導電體
490:電晶體
500:基板
501:絕緣體
502:絕緣體
504:導電體
506:半導體
508:絕緣體
510:絕緣體
512:絕緣體
513:導電體
516:導電體
516a:導電體
516b:導電體
518:絕緣體
524a:導電體
524b:導電體
526a:導電體
526b:導電體
538:絕緣體
539:絕緣體
590:電晶體
901:外殼
902:外殼
903:顯示部
904:顯示部
905:麥克風
906:揚聲器
907:操作鍵
908:觸控筆
911:外殼
912:外殼
913:顯示部
914:顯示部
915:連接部
916:操作鍵
921:外殼
922:顯示部
923:鍵盤
924:指向裝置
931:外殼
932:冷藏室門
933:冷凍室門
941:外殼
942:外殼
943:顯示部
944:操作鍵
945:透鏡
946:連接部
951:車身
952:車輪
953:儀表板
954:燈
1189:ROM介面
1190:基板
1191:ALU
1192:ALU控制器
1193:指令解碼器
1194:中斷控制器
1195:時序控制器
1196:暫存器
1197:暫存器控制器
1198:匯流排介面
1199:ROM
1200:記憶元件
1201:電路
1202:電路
1203:開關
1204:開關
1206:邏輯元件
1207:電容元件
1208:電容元件
1209:電晶體
1210:電晶體
1213:電晶體
1214:電晶體
1220:電路
2100:電晶體
2200:電晶體
3001:佈線
3002:佈線
3003:佈線
3004:佈線
3005:佈線
3200:電晶體
3300:電晶體
3400:電容元件
5000:基板
5001:像素部
5002:掃描線驅動電路
5003:掃描線驅動電路
5004:信號線驅動電路
5010:電容線
5012:掃描線
5013:掃描線
5014:信號線
5016:電晶體
5017:電晶體
5018:液晶元件
5019:液晶元件
5020:像素
5021:開關電晶體
5022:驅動電晶體
5023:電容元件
5024:發光元件
5025:信號線
5026:掃描線
5027:電源線
5028:共用電極
在圖式中：
圖1A和圖1B是示出根據本發明的一個實施方式的電晶體的俯視圖及剖面圖；
圖2A至圖2D是示出根據本發明的一個實施方式的 電晶體的一部分的剖面圖；
圖3A和圖3B是示出根據本發明的一個實施方式的電晶體的一部分的剖面圖及示出能帶結構的圖；
圖4A和圖4B是示出根據本發明的一個實施方式的電晶體的剖面圖；
圖5A和圖5B是示出根據本發明的一個實施方式的電晶體的製造方法的剖面圖；
圖6A和圖6B是示出根據本發明的一個實施方式的電晶體的製造方法的剖面圖；
圖7A和圖7B是示出根據本發明的一個實施方式的電晶體的製造方法的剖面圖；
圖8A和圖8B是示出根據本發明的一個實施方式的電晶體的製造方法的剖面圖；
圖9A和圖9B是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；
圖10A和圖10B是示出根據本發明的一個實施方式的電晶體的剖面圖；
圖11A和圖11B是示出根據本發明的一個實施方式的電晶體的製造方法的剖面圖；
圖12A和圖12B是示出根據本發明的一個實施方式的電晶體的製造方法的剖面圖；
圖13A和圖13B是示出根據本發明的一個實施方式的電晶體的製造方法的剖面圖；
圖14A和圖14B是示出根據本發明的一個實施方式 的半導體裝置的電路圖；
圖15是示出根據本發明的一個實施方式的半導體裝置的剖面圖；
圖16是示出根據本發明的一個實施方式的半導體裝置的剖面圖；
圖17是示出根據本發明的一個實施方式的半導體裝置的剖面圖；
圖18A和圖18B是示出根據本發明的一個實施方式的記憶體裝置的電路圖；
圖19是示出根據本發明的一個實施方式的CPU的方塊圖；
圖20是示出根據本發明的一個實施方式的記憶元件的電路圖；
圖21A至圖21C是示出根據本發明的一個實施方式的顯示裝置的俯視圖及電路圖；
圖22A至圖22F是示出根據本發明的一個實施方式的電子裝置的圖。
下文將參照圖式對本發明的實施方式進行詳細的說明。然而，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種形式。此外，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。注 意，當利用圖式說明發明結構時，表示相同部分的元件符號在不同的圖式中共同使用。另外，在一些情況下使用相同的陰影圖案於相似的部分，而相似的部分不特別附加元件符號表示。
注意，在圖式中，有時為了簡化而誇大尺寸、膜(層)的厚度或區域。
在本說明書中，例如，為了描述物體形狀，可以將容納物體的最小立方體的一邊長度或者物體的一個剖面的等效圓直徑換稱為物體的“直徑”、“粒徑”、“大小”、“尺寸”、“寬度”。用語「物體的一個剖面的等效圓直徑」是指等於物體的一個剖面具有相同的面積的正圓形的直徑。
電壓在大多情況下指某個電位與參考電位(例如，接地電位(GND)或源極電位)之間的電位差。可以將電壓稱為電位而反之亦然。
為方便起見，在本說明書中使用第一、第二等序數詞，而其並不表示步驟順序或疊層順序。因此，例如可以將用語“第一”適當地替換為用語“第二”或“第三”等。此外，在本說明書等中記載的序數詞與用於規範本發明的一個實施方式的序數詞不一定一致。
注意，例如在導電性充分低時，在一些情況下“半導體”包括“絕緣體”的特性。此外，“半導體”和“絕緣體”的邊界不清楚，因此在一些情況下不能精確地區別“半導體”和“絕緣體”。由此，在一些情況下可以將本說明 書所記載的“半導體”換稱為“絕緣體”。同樣地，在一些情況下可以將本說明書所記載的“絕緣體”換稱為“半導體”。
另外，例如在導電性充分高時，在一些情況下即便表示為“半導體”也具有“導電體”的特性。此外，“半導體”和“導電體”的邊界不清楚，因此在一些情況下不能精確地區別。由此，在一些情況下可以將本說明書所記載的“半導體”換稱為“導電體”。同樣地，在一些情況下可以將本說明書所記載的“導電體”換稱為“半導體”。
注意，半導體的雜質例如是指構成半導體的主要成分之外的元素。例如，具有濃度低於0.1atomic%的元素是雜質。當包含雜質時，可在半導體中形成DOS(Density of State：態密度)，例如載子移動率可降低或結晶性可降低等。在半導體是氧化物半導體的情況下，改變半導體特性的雜質的例子包括第一族元素、第二族元素、第十四族元素、第十五族元素或主要成分之外的過渡金屬等，具體是，例如有氫(包括水)、鋰、鈉、矽、硼、磷、碳、氮等。在氧化物半導體的情況下，藉由氫等雜質的進入可形成氧缺陷。此外，在半導體是矽膜的情況下，改變半導體特性的雜質的例子包括氧、除氫之外的第一族元素、第二族元素、第十三族元素、第十五族元素等。
另外，在本說明書中，“A具有濃度B的區域”之記載包括例如：A的某區域中在深度方向上整體區域的濃度為B的情況、A的某區域中在深度方向上的濃度 的平均值為B的情況、A的某區域中在深度方向上的濃度的中間值為B的情況、A的某區域中在深度方向上的濃度的最大值為B的情況、A的某區域中在深度方向上的濃度的最小值為B的情況、A的某區域中在深度方向上的濃度的收斂值為B的情況、以及A的某區域中在測量中得到可能的值的濃度為B的情況等。
在本說明書中，在記載為“A具有大小B、長度B、厚度B、寬度B或距離B的區域”時，例如包括：A的某區域整體區域的大小、長度、厚度、寬度或距離為B的情況；A的某區域的大小、長度、厚度、寬度或距離的平均值為B的情況；A的某區域的大小、長度、厚度、寬度或距離的中值為B的情況；A的某區域的大小、長度、厚度、寬度或距離的最大值為B的情況；A的某區域的大小、長度、厚度、寬度或距離的最小值為B的情況；A的某區域的大小、長度、厚度、寬度或距離的收斂值為B的情況；以及A的某區域中的在測量中能夠得到可能是個準確的值的大小、長度、厚度、寬度或距離為B的情況等。
注意，例如，通道長度是指在電晶體的俯視圖中，半導體(或在電晶體處於開啟狀態時，在半導體中電流流動的部分)與閘極電極相互重疊的區域或形成有通道的區域中的源極(源極區域或源極電極)與汲極(汲極區域或汲極電極)之間的距離。在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。即，一個電晶體的通道長度在一些情況下不侷限於一個值。因此，在本說 明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
例如，通道寬度是指半導體(或在電晶體處於開啟狀態時，在半導體中電流流動的部分)與閘極電極相互重疊的區域或形成有通道的區域中的源極與汲極相對的部分的長度。在一個電晶體中，通道寬度在所有區域中不一定為相同。換言之，一個電晶體的通道寬度在一些情況下不侷限於一個值。因此，在本說明書中，通道寬度是形成有通道的區域中的任一個值、最大值、最小值或平均值。
另外，取決於電晶體的結構，在一些情況下實際上形成有通道的區域中的通道寬度(下面稱為有效的通道寬度)不同於電晶體的俯視圖所示的通道寬度(下面稱為外觀上的通道寬度)。例如，在具有三維結構的電晶體中，在一些情況下因為有效的通道寬度大於電晶體的俯視圖所示的外觀上的通道寬度，所以不能忽略其影響。例如，在具有微型且三維結構的電晶體中，在一些情況下形成在半導體側面的通道區域的比例大於形成在半導體頂面的通道區域的比例。在此情況下，實際上形成有通道的有效的通道寬度大於俯視圖所示的外觀上的通道寬度。
在具有三維結構的電晶體中，在一些情況下難以藉由實測來估計有效的通道寬度。例如，為了從設計值估計有效的通道寬度，需要假設已知半導體的形狀作為一個假設條件。因此，在半導體的形狀不正確地已知的情 況下，難以正確地測定有效的通道寬度。
於是，在本說明書中，在一些情況下在電晶體的俯視圖中將作為半導體與閘極電極相互重疊的區域中的源極與汲極相對的部分的長度的外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地表示用語“通道寬度”時，在一些情況下是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地表示用語“通道寬度”的情況下，可表示有效的通道寬度。注意，藉由取得剖面TEM影像等並對該影像進行分析等，可以決定通道長度、通道寬度、有效的通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等的情況下，可使用圍繞通道寬度計算。在此情況下，該求得的值不同於在一些情況下使用有效的通道寬度計算來求得的值。
在本說明書中，“A具有其端部比B的端部突出的形狀”可意味著在俯視圖或剖面圖中A的至少一個端部位於B的至少一個端部的外側的情況。因此，例如可以將“A具有其端部比B的端部突出的形狀”的記載解釋為在俯視圖中A的一個端部位於B的一個端部的外側。
在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，還包括該角度為-5°以上且5°以下的狀態。另外，“垂直”是指兩條直線 形成的角度為80°以上且100°以下的狀態。因此，還包括該角度為85°以上且95°以下的狀態。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
〈電晶體的結構〉
下面，將說明根據本發明的一個實施方式的電晶體的結構。
〈電晶體結構1〉
圖1A及圖1B是根據本發明的一個實施方式的電晶體490的俯視圖及剖面圖。圖1A是俯視圖。圖1B是對應於圖1A所示的點劃線A1-A2及點劃線A3-A4的剖面圖。注意，在圖1A的俯視圖中，為了明確起見，省略構成要素的一部分。
在圖1B中，電晶體490包括：基板400上的絕緣體401、絕緣體401上的絕緣體402、絕緣體402上的半導體406、具有與半導體406的頂面及側面接觸的區域的導電體416a及導電體416b、與導電體416a及導電體416b的頂面接觸且具有到達導電體416a的開口部及到達導電體416b的開口部的絕緣體410、藉由絕緣體410的開口部與導電體416a接觸的導電體424a、藉由絕緣體410的開口部與導電體416b接觸的導電體424b、與半導體406的頂面接觸的絕緣體412、隔著絕緣體412配置於 半導體406上的導電體404、以及絕緣體410及導電體404上的絕緣體408。
注意，電晶體490不一定包括絕緣體401。電晶體490不一定包括絕緣體402。電晶體490在一些情況下可以不包括絕緣體408。電晶體490不一定包括導電體424a。電晶體490不一定包括導電體424b。
在圖1B中，包括到達導電體424a的開口部及到達導電體424b的開口部的絕緣體418和藉由絕緣體418的開口部分別與導電體424a與導電體424b接觸的導電體426a以及導電體426b位於電晶體490的絕緣體408上。
在電晶體490中，導電體404作為閘極電極。另外，絕緣體412作為閘極絕緣體。導電體416a及導電體416b作為源極電極以及汲極電極。因此，能夠由施加到導電體404的電位控制半導體406的電阻。即，能夠由施加到導電體404的電位控制導電體416a與導電體416b之間的導通或非導通。
另外，電晶體490的導電體404包括隔著絕緣體410與導電體416a重疊的區域以及隔著絕緣體410與導電體416b重疊的區域。電晶體490藉由在導電體404與導電體416a之間及導電體404與導電體416b之間分別包括絕緣體410，藉此可以減小寄生電容。因此，電晶體490高具有頻率特性。
如圖1B所示，半導體406的側面與導電體 416a及導電體416b接觸。另外，可以由作為閘極電極的導電體404的電場電圍繞半導體406。將由閘極電極的電場電圍繞半導體的電晶體結構稱為surrounded channel(s-channel)結構。因此，在一些情況下通道形成在整個半導體406(bulk)中。在s-channel結構中，可以使大電流流過電晶體的源極與汲極之間，由此可以增大導通時的電流(通態電流)。另外，由於半導體406由導電體404的電場圍繞，所以能夠減少非導通時的電流(關態電流(off-state current))。
注意，藉由使電晶體490被具有阻擋氫等雜質及氧的功能的絕緣體圍繞，能夠使電晶體490的電特性穩定。例如，作為絕緣體401及絕緣體408，可以使用具有阻擋氫等雜質及氧的功能的絕緣體。
作為具有阻擋氫等雜質及氧的功能的絕緣體，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。
例如，絕緣體401可以由氧化鋁、氧化鎂、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭形成。注意，絕緣體401較佳為包含氧化鋁或氮化矽。例如，藉由使絕緣體401包含氧化鋁或氮化矽，能夠抑制氫等雜質混入半導體406。另外，例如，藉由使絕緣體401包含氧化鋁或氮化矽，能夠減少氧向外的擴散。
另外，例如，絕緣體408可以由氧化鋁、氧化鎂、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭形成。注意，絕緣體408較佳為包含氧化鋁或氮化矽。例如，藉由使絕緣體408包含氧化鋁或氮化矽，能夠抑制氫等雜質混入半導體406。另外，例如，藉由使絕緣體408包含氧化鋁或氮化矽，能夠減少氧向外的擴散。
絕緣體402具有例如包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，作為絕緣體402，可以由氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭形成。
絕緣體402也可以具有防止雜質從基板400擴散的功能。另外，當半導體406為氧化物半導體時，絕緣體402可以具有向半導體406供應氧的功能。
導電體416a及導電體416b各可以具有例如包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。例如，也可以使用合金或化合物，可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體或者包含鈦及氮的導電體等。
注意，可以取決於導電體416a及導電體416b 的端部形狀形成偏置區域和重疊區域。
在圖2A及圖2B所示的剖面圖中，在導電體416a的端部處半導體406的頂面與導電體416a的側面所形成的角度為θa，在導電體416b的端部處半導體406的頂面與導電體416b的側面所形成的角度為θb。注意，在導電體416a的端部或導電體416b的端部處θa或θb的角度具有範圍時，θa或θb為該角度的平均值、中值、最小值或最大值。
在圖2A中，θa的角度大且導電體416a的突出量比絕緣體412的厚度小，藉此形成偏置區域Loffa。類似地，在圖2A中，θb的角度大且導電體416b的突出量比絕緣體412的厚度小，藉此形成偏置區域Loffb。例如，θa為60°以上且低於90°即可。另外，例如，θb為60°以上且低於90°即可。注意，Loffa與Loffb的大小可以相同，也可以不同。例如，當Loffa與Loffb的大小相同時，能夠降低半導體裝置中的多個電晶體490的電特性或形狀的偏差。相反的，當Loffa與Loffb的大小不同時，在一些情況下能夠降低由於電場集中在特定區域中而導致的電晶體490的劣化。
另一方面，在圖2B中，因為θa的角度小且導電體416a的突出量比絕緣體412的厚度大，所以形成重疊區域Lova。同樣地，在圖2B中，因為θb的角度小且導電體416b的突出量比絕緣體412的厚度大，所以形成重疊區域Lovb。例如，θa為15°以上且低於60°，或為 20°以上且低於50°即可。另外，例如，θb為15°以上且低於60°，或為20°以上且低於50°即可。注意，Lova與Lovb的大小可以相同，也可以不同。例如，藉由使Lova與Lovb的大小相同，能夠降低半導體裝置中的多個電晶體490的電特性或形狀的偏差。另外，藉由使Lova與Lovb的大小不同，在一些情況下能夠降低由於電場集中在特定區域中而導致的電晶體490的劣化。
注意，電晶體490也可以包括偏置區域和重疊區域的兩者。例如，藉由具有Lova和Loffb，在一些情況下能夠增大通態電流，並降低由於電場集中在特性區域中而導致的電晶體490的劣化。
在圖2C所示的剖面圖中，在導電體416a的端部處半導體406的頂面與導電體416a的側面所形成的角度大致垂直，在導電體416b的端部處半導體406的頂面與導電體416b的側面所形成的角度大致垂直。此時，絕緣體412的厚度與偏置區域的長度(在圖2C中表示為Loffa及Loffb)相同。
在圖2D所示的剖面圖中，導電體416a的端部具有曲面，導電體416b的端部具有曲面。藉由使導電體416a及導電體416b的端部具有曲面，在一些情況下能夠緩和導電體416a及導電體416b的端部處的電場集中。因此，在一些情況下能夠降低由於發生電場集中而導致的電晶體490的劣化。
絕緣體410可以具有例如包含硼、碳、氮、 氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，絕緣體410可以由氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭形成。
注意，絕緣體410較佳為包括相對介電常數低的絕緣體。例如，絕緣體410較佳為包含氧化矽、氧氮化矽、氮氧化矽、氮化矽或樹脂等。或者，絕緣體410較佳為包括氧化矽或氧氮化矽與樹脂的疊層結構。因為氧化矽及氧氮化矽對熱穩定，所以藉由與樹脂組合，可以實現熱穩定且相對介電常數低的疊層結構。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯或丙烯酸等。
絕緣體412可以具有例如包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，絕緣體412可以由氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭形成。
注意，絕緣體412較佳為包括相對介電常數高的絕緣體。例如，絕緣體412較佳為包含氧化鎵、氧化鉿、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物或者含有矽及鉿的氧氮化物等。或者，絕緣體412較佳為包括氧化矽或氧氮化矽與相對介電常數高 的絕緣體的疊層結構。因為氧化矽及氧氮化矽對熱穩定，所以藉由與相對介電常數高的絕緣體組合，可以實現熱穩定且相對介電常數高的疊層結構。例如，藉由使絕緣體412的半導體406一側包含氧化鋁、氧化鎵或氧化鉿，能夠抑制氧化矽或氧氮化矽所含有的矽混入半導體406。另外，例如在絕緣體412的半導體406一側包含氧化矽或氧氮化矽時，在一些情況下在氧化鋁、氧化鎵或氧化鉿與氧化矽或氧氮化矽的介面處形成陷阱中心。該陷阱中心在一些情況下可以藉由俘獲電子而使電晶體的臨界電壓向正方向漂移。
導電體404可以具有例如包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。例如，也可以使用合金或化合物，可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體或者包含鈦及氮的導電體等。
導電體424a及導電體424b可以具有例如包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。例如，也可以使用合金或化合物，可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體或者包含鈦及氮的導電體等。
導電體426a及導電體426b可以具有例如包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。例如，也可以使用合金或化合物，可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體或者包含鈦及氮的導電體等。
絕緣體418可以具有例如包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，絕緣體418可以使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭形成。
注意，絕緣體418較佳為包括相對介電常數低的絕緣體。例如，絕緣體418較佳為包含氧化矽、氧氮化矽、氮氧化矽、氮化矽或樹脂等。或者，絕緣體418較佳為具有氧化矽或氧氮化矽與樹脂的疊層結構。因為氧化矽及氧氮化矽對熱穩定，所以藉由與樹脂組合，可以實現熱穩定且相對介電常數低的疊層結構。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯或丙烯酸樹脂等。
作為半導體406，較佳為使用氧化物半導體。注意，在一些情況下可以使用矽(包含應變矽)、鍺、矽鍺、碳化矽、鎵砷、鋁鎵砷、銦磷、氮化鎵或有機半導體 等。
下面說明氧化物半導體的結構。
氧化物半導體大致分為非單晶氧化物半導體和單晶氧化物半導體。非單晶氧化物半導體包括CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、微晶氧化物半導體以及非晶氧化物半導體等。
首先，說明CAAC-OS。
CAAC-OS是包含呈c軸配向的多個結晶部的氧化物半導體之一。
藉由使用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察CAAC-OS的明視野影像及繞射圖案的複合分析影像(也稱為高解析度TEM影像)，來能確認到多個結晶部。另一方面，在高解析度TEM影像中，觀察不到各結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS中，不容易發生由晶界引起的電子移動率的下降。
當從與樣本面大致平行的方向觀察CAAC-OS的高解析度剖面TEM影像時，可以確認到在結晶部中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS的頂面的凸凹的形狀並以平行於CAAC-OS的被形成面或頂面的方式排列。
另一方面，當從與樣本面大致垂直的方向觀 察CAAC-OS的平面的高解析度TEM影像時，可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS進行結構分析。例如，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS時，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS的被形成面或頂面的方向。
注意，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS時，除了在2θ為31°附近的峰值之外，可在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS的一部分中含有不具有c軸配向的結晶。較佳的是，在CAAC-OS中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS是雜質濃度低的氧化物半導體。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體的主要成分以外的元素。尤其是，某一種元素如矽等與氧的鍵合力比構成氧化物半導體的金屬元素與氧的鍵合力強，該元素會奪取氧化物半導體中的氧，從而打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以若包含在氧化物半導體內，則會打亂氧化物半導體的原子 排列，導致結晶性下降。注意，包含在氧化物半導體中的雜質可作為載子陷阱或載子發生源。
此外，CAAC-OS是具有缺陷態低密度的氧化物半導體。例如，氧化物半導體中的氧缺陷作為載子陷阱，或當其中俘獲氫時而作為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺陷量少)的狀態稱為“高純度本質”或“實質上高純度本質”。在高純度本質或實質上高純度本質的氧化物半導體中載子發生源少，所以可以降低載子密度。因此，使用該氧化物半導體的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。在高純度本質或實質上高純度本質的氧化物半導體中載子陷阱少。因此，使用該氧化物半導體的電晶體的電特性變動小，於是成為高可靠性電晶體。此外，被氧化物半導體的載子陷阱俘獲的電荷直到被釋放需要長時間。被俘獲的電荷可像固定電荷那樣動作。因此，使用雜質濃度高且缺陷態密度高的氧化物半導體的電晶體可具有不穩定的電特性。
此外，在使用CAAC-OS的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
接下來，說明微晶氧化物半導體。
在微晶氧化物半導體的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。在微晶氧化物半導體中含有的結晶部的尺寸大多為1nm以上且100nm以下或1nm以上且10nm以下。尤其 是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc：nanocrystal)的氧化物半導體稱為nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)。另外，例如在nc-OS的高解析度TEM影像中，在一些情況下不能明確地確認到晶界。
nc-OS在微小區域(例如是1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外，nc-OS在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體上觀察不到配向性。所以，在一些情況下nc-OS在某些分析方法中與非晶氧化物半導體沒有差別。例如，在藉由利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS進行結構分析時，檢測不出表示結晶面的峰值。此外，在對nc-OS進行使用其束徑比結晶部大(例如，50nm以上)的電子射線的電子繞射(也稱為選區電子繞射)時，觀察到類似於光暈圖案的繞射圖案。另一方面，在對nc-OS進行使用其束徑近於或小於結晶部的電子射線的奈米束電子繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，在一些情況下觀察到如圓圈那樣的(環狀的)亮度高的區域。在nc-OS的奈米束電子繞射圖案中，還在一些情況下觀察到環狀的區域內的多個斑點。
nc-OS是其規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態密度比非晶氧化物半導體低。但是，nc-OS在不同的結晶部之間觀察不到晶體 配向的規律性。所以，nc-OS的缺陷態密度比CAAC-OS高。
接著，說明非晶氧化物半導體。
非晶氧化物半導體是膜中的原子排列沒有規律且不具有結晶部的氧化物半導體。其一個例子為具有如石英那樣的無定形態的氧化物半導體。
在非晶氧化物半導體的高解析度TEM影像中無法發現結晶部。
在使用XRD裝置藉由out-of-plane法對非晶氧化物半導體進行結構分析時，檢測不到表示結晶面的峰值。在對非晶氧化物半導體進行電子繞射時，觀察到光暈圖案。在對非晶氧化物半導體進行奈米束電子繞射時，觀察不到斑點而觀察到光暈圖案。
注意，氧化物半導體可具有介於nc-OS與非晶氧化物半導體之間的物性的結構。將具有這樣的結構的氧化物半導體特別稱為(類非晶)amorphous-like氧化物半導體(amorphous-like OS：amorphous-like Oxide Semiconductor)。
在amorphous-like OS的高解析度TEM影像中在一些情況下觀察到空洞(void)。另外，在高解析度TEM影像中，有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。在amorphous-like OS中，在一些情況下因為用於TEM觀察的微量電子束而產生晶化，由此觀察到結晶部的生長。另一方面，在良好的nc-OS中， 幾乎沒有因為用於TEM觀察的微量電子束而產生的晶化。
此外，可以使用高解析度TEM影像測定amorphous-like OS及nc-OS的結晶部大小。例如，InGaZnO4的結晶具有層狀結構，在In-O層間具有兩個Ga-Zn-O層。InGaZnO4結晶的單位晶格具有三個In-O層和六個Ga-Zn-O層這九個層在c軸方向上以層狀層疊的結構。因此，這些相鄰的層間的間隔等於(009)面的晶格表面間隔(也稱為d值)，經結晶結構分析得出該值為0.29nm。因此，著眼於高解析度TEM影像的晶格條紋，在晶格條紋的間隔為0.28nm以上且0.30nm以下的區域，每個晶格條紋都對應於InGaZnO4的結晶的a-b面。
注意，氧化物半導體例如可以是包括非晶氧化物半導體、amorphous-like OS、微晶氧化物半導體和CAAC-OS中的兩種以上的疊層膜。
圖3A是將電晶體490的一部分放大的剖面圖。在圖3A中，半導體406是依次層疊半導體層406a、半導體層406b及半導體層406c的疊層膜。
對可用於半導體層406a、半導體層406b及半導體層406c等的半導體進行說明。
半導體層406b例如是包含銦的氧化物半導體。例如，在半導體層406b包含銦時，其載子移動率(電子移動率)得到提高。此外，半導體層406b較佳為包含元素M。元素M較佳是鋁、鎵、釔或錫等。作為可 用作元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、釔、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢等。注意，作為元素M也可以組合使用上述多個元素。元素M例如是與氧的鍵能高的元素。元素M例如是與氧的鍵能高於銦的元素。或者，元素M例如是可增大氧化物半導體的能隙的元素。此外，半導體層406b較佳為包含鋅。當氧化物半導體包含鋅時，在一些情況下容易晶化。
注意，半導體層406b不侷限於包含銦的氧化物半導體。半導體層406b例如也可以是鋅錫氧化物、鎵錫氧化物或氧化鎵等不包含銦且包含鋅、鎵或錫的氧化物半導體等。
作為半導體層406b，例如使用能隙大的氧化物。半導體層406b的能隙例如是2.5eV以上且4.2eV以下，較佳為2.8eV以上且3.8eV以下，更佳為3eV以上且3.5eV以下。
例如，半導體層406a及半導體層406c包括構成半導體層406b的氧之外的元素中的一種以上的元素。因為半導體層406a及半導體層406c分別包括構成半導體層406b的氧之外的元素中的一種以上的元素，所以不容易在半導體層406a與半導體層406b的介面以及半導體層406b與半導體層406c的介面處形成介面能階。
對半導體層406a、半導體層406b及半導體層406c包含銦的情況進行說明。另外，在半導體層406a是In-M-Zn氧化物的情況下，在In和M的總和為 100atomic%時，較佳的是：In低於50atomic%，M為50atomic%以上，更佳的是：In低於25atomic%，M為75atomic%以上。此外，在半導體層406b是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是：In為25atomic%以上，M低於75atomic%，更佳的是：In為34atomic%以上，M低於66atomic%。此外，在半導體層406c是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是：In低於50atomic%，M為50atomic%以上，更佳的是：In低於25atomic%，M為75atomic%以上。另外，半導體層406c也可以使用與半導體層406a相同的種類的氧化物。
作為半導體層406b使用其電子親和力大於半導體層406a及半導體層406c的氧化物。例如，作為半導體層406b使用如下氧化物，該氧化物的電子親和力比半導體層406a及半導體層406c大0.07eV以上且1.3eV以下，較佳為大0.1eV以上且0.7eV以下，更佳為大0.15eV以上且0.4eV以下。注意，電子親和力是真空能階和導帶底之間的能量差。
銦鎵氧化物的電子親和力小，其氧阻擋性高。因此，半導體層406c較佳為包含銦鎵氧化物。鎵原子的比率[Ga/(In+Ga)]例如為70%以上，較佳為80%以上，更佳為90%以上。
注意，半導體層406a或/及半導體層406c也可以是氧化鎵。例如，當將氧化鎵用於半導體層406c 時，能夠降低在導電體416a或導電體416b與導電體404之間產生的洩漏電流。即，能夠減少電晶體490的關態電流。
此時，若施加閘極電壓，通道則形成在半導體層406a、半導體層406b和半導體層406c當中的電子親和力大的半導體層406b中。
圖3B示出對應於圖3A所示的點劃線E1-E2的能帶結構。圖3B示出真空能階(記為“vacuum level”)、各層的導帶底的能量(記為“Ec”)以及價帶頂(記為“Ev”)。
在此，在一些情況下在半導體層406a與半導體層406b之間具有半導體層406a和半導體層406b的混合區域。另外，在一些情況下在半導體層406b與半導體層406c之間具有半導體層406b和半導體層406c的混合區域。混合區域的介面態密度較低。因此，在半導體層406a、半導體層406b和半導體層406c的疊層體的能帶結構中，各層之間的介面及介面附近的能量連續地變化(也稱為連續接合)。
此時，電子不在半導體層406a中及半導體層406c中移動，而主要在半導體層406b中移動。因此，藉由降低半導體層406a與半導體層406b的介面處的介面態密度、半導體層406b與半導體層406c的介面處的介面態密度，在半導體層406b中妨礙電子移動的情況得到減少，從而可以提高電晶體490的通態電流。
注意，在電晶體490具有s-channel結構的情況下，通道形成在整個半導體層406b中。因此，半導體層406b具有越大的厚度，通道區域越大。即，半導體層406b越厚，電晶體490的通態電流越大。例如，半導體層406b具有其厚度為20nm以上，較佳為40nm以上，更佳為60nm以上，進一步較佳為100nm以上的區域即可。注意，包括電晶體490的半導體裝置的生產率在一些情況下會下降，因此，例如，半導體層406b具有其厚度為300nm以下，較佳為200nm以下，更佳為150nm以下的區域即可。
此外，為了提高電晶體490的通態電流，半導體層406c的厚度越小越好。例如，半導體層406c具有其厚度低於10nm，較佳為5nm以下，更佳為3nm以下的區域即可。另一方面，半導體層406c具有阻擋構成相鄰的絕緣體的氧之外的元素(氫、矽等)侵入形成有通道的半導體層406b中的功能。因此，半導體層406c較佳為具有一定程度的厚度。例如，半導體層406c具有其厚度為0.3nm以上，較佳為1nm以上，更佳為2nm以上的區域即可。另外，為了抑制從絕緣體402等釋放的氧向外擴散，半導體層406c較佳為具有阻擋氧的性質。
此外，為了提高可靠性，較佳的是，半導體層406a的厚度大，並且半導體層406c的厚度小。例如，半導體層406a具有其厚度例如為10nm以上，較佳為20nm以上，更佳為40nm以上，進一步較佳為60nm以上 的區域即可。藉由將半導體層406a形成得厚，可以拉開相鄰的絕緣體和半導體層406a的介面與形成有通道的半導體層406b的距離。注意，因為包括電晶體490的半導體裝置的生產率在一些情況下會下降，所以半導體層406a具有其厚度例如為200nm以下，較佳為120nm以下，更佳為80nm以下的區域即可。
例如，氧化物半導體中的矽在一些情況下成為載子陷阱或載子發生源。因此，半導體層406b的矽濃度越低越好。例如，在半導體層406b與半導體層406a之間具有藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的矽濃度低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於2×1018atoms/cm3的區域。此外，在半導體層406b與半導體層406c之間具有藉由SIMS得到的矽濃度低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於2×1018atoms/cm3的區域。
另外，半導體層406b具有藉由SIMS得到的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下的區域。此外，為了降低半導體層406b的氫濃度，較佳為降低半導體層406a及半導體層406c的氫濃度。半導體層406a及半導體層406c具有藉由SIMS得到的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一 步較佳為5×1018atoms/cm3以下的區域。此外，為了降低半導體層406b的氮濃度，較佳為降低半導體層406a及半導體層406c的氮濃度。另外，半導體層406b具有藉由SIMS得到的氮濃度低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下的區域。半導體層406a及半導體層406c具有藉由SIMS得到的氮濃度低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下的區域。
注意，當銅混入氧化物半導體時，在一些情況下生成電子陷阱。電子陷阱在一些情況下使電晶體的臨界電壓向正方向漂移。因此，半導體層406b的表面或內部的銅濃度越低越好。例如，半導體層406b較佳為具有銅濃度為1×1019atoms/cm3以下、5×1018atoms/cm3以下或者1×1018atoms/cm3以下的區域。
上述三層結構是一個例子。例如，也可以採用沒有半導體層406a或半導體層406c的兩層結構。或者，也可以採用在半導體層406a上或下、或者在半導體層406c上或下設置作為半導體層406a、半導體層406b和半導體層406c例示的半導體中的任何一個半導體的四層結構。或者，也可以採用在半導體層406a上、半導體層406a下、半導體層406c上、半導體層406c下中的任何兩個以上的位置設置作為半導體層406a、半導體層406b和半導體層406c例示的半導體中的任何一個半導體的n層 結構(n為5以上的整數)。
作為基板400例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、安定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。例如，作為半導體基板，可以舉出由矽或鍺等構成的單一材料的半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。並且，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如為SOI(Silicon On Insulator；絕緣體上覆矽)基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，可以舉出包含金屬的氮化物的基板、包含金屬的氧化物的基板等。再者，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為在基板上被設置的元件，可以舉出電容元件、電阻元件、切換元件、發光元件、記憶元件等。
此外，作為基板400也可以使用撓性基板。另外，作為在撓性基板上設置電晶體的方法，也可以舉出如下方法：在不具有撓性的基板上形成電晶體之後，剝離電晶體而將該電晶體轉置到撓性基板的基板400上。在此情況下，較佳為在不具有撓性的基板與電晶體之間設置剝離層。此外，作為基板400，也可以使用包含纖維的薄 片、薄膜或箔等。另外，基板400也可以具有伸縮性。此外，基板400可以具有在停止彎曲或拉伸時恢復為原來的形狀的性質。或者，也可以具有不恢復為原來的形狀的性質。基板400例如具有其厚度為5μm以上且700μm以下，較佳為10μm以上且500μm以下，更佳為15μm以上且300μm以下的區域。藉由將基板400形成得薄，可以實現包括電晶體490的半導體裝置的輕量化。另外，藉由將基板400形成得薄，即便在使用玻璃等的情況下，基板400也在一些情況下會具有伸縮性或在停止彎曲或拉伸時恢復為原來的形狀的性質。因此，可以緩和因掉落等而基板400上的半導體裝置受到的衝擊等。即，能夠提供一種耐久性高的半導體裝置。
撓性基板的基板400例如可以使用金屬、合金、樹脂、玻璃或其纖維等。撓性基板的基板400的線膨脹係數越低，因環境而發生的變形越得到抑制，所以是較佳的。撓性基板的基板400例如使用線膨脹係數為1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料即可。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、丙烯酸樹脂等。尤其是芳族聚醯胺的線膨脹係數較低，因此撓性基板的基板400較佳為使用芳族聚醯胺。
注意，電晶體490也可以採用圖4A或圖4B所示的剖面圖的結構。圖4A與圖1B的不同之處是在絕緣體402下包括導電體413。另外，圖4B與圖4A的不同 之處是導電體413與導電體404電連接。
導電體413作為電晶體490的第二閘極(還稱為背閘極電極)。例如，也可以對導電體413施加低於或高於源極電極的電壓而使電晶體490的臨界電壓在正或負方向上漂移。例如，藉由使電晶體490的臨界電壓向正方向漂移，在一些情況下即便閘極電壓為0V也能夠實現電晶體490成為非導通狀態(關閉狀態)的常關閉(normally-off)。注意，施加到導電體413的電壓既可為可變的，又可為固定的。
導電體413可以具有例如包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。例如，也可以使用合金或化合物，還可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體或者包含鈦及氮的導電體等。
〈電晶體結構1的製造方法〉
下面，對圖1A和圖1B所示的電晶體490的製造方法進行說明。
首先，準備基板400。
接著，形成絕緣體401。絕緣體401可以藉由濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法、原子層沉積(ALD：Atomic Layer Deposition)法等形成。
注意，CVD法可以分為利用電漿的電漿CVD(PECVD：Plasma Enhanced CVD)法、利用熱量的熱CVD(TCVD：Thermal CVD)法及利用光的光CVD(Photo CVD)法等。再者，CVD法可以根據使用的源氣體被分為金屬CVD(MCVD：Metal CVD)法及有機金屬CVD(MOCVD：Metal Organic CVD)法。
藉由利用電漿CVD法，可以以較低的溫度得到高品質的膜。另外，因為在熱CVD法中不使用電漿，所以能夠減少對被處理物造成的電漿損傷。例如，包括在半導體裝置中的佈線、電極、元件(電晶體、電容元件等)等在一些情況下因從電漿接收電荷而會產生電荷積聚(charge buildup)。在此情況下，由於所累積的電荷可使包括在半導體裝置中的佈線、電極、元件等受損傷。另一方面，在採用不使用電漿的熱CVD法的情況下，因為這種電漿損傷小，所以能夠提高半導體裝置的良率。另外，在熱CVD法中，成膜時的電漿損傷小，因此能夠得到缺陷較少的膜。
另外，ALD法也是能夠減少對被處理物造成的電漿損傷的成膜方法。此外，ALD法的成膜時的電漿損傷也小，所以能夠得到缺陷較少的膜。
不同於從靶材等中被釋放的粒子沉積的成膜 方法，CVD法及ALD法是因被處理物表面的反應而形成膜的形成方法。因此，藉由CVD法及ALD法形成的膜不易受被處理物的形狀的影響而具有良好的步階覆蓋性。尤其是，藉由ALD法形成的膜具有良好的步階覆蓋性和厚度均勻性，所以ALD法適合用於形成覆蓋縱橫比高的開口部的表面的膜。但是，ALD法的沉積速度比較慢，所以在一些情況下較佳為與沉積速度快的CVD法等其他成膜方法組合而使用。
CVD法或ALD法可以藉由調整源氣體的流量比控制所得到的膜的組成。例如，當使用CVD法或ALD法時，可以藉由調整源氣體的流量比形成任意組成的膜。此外，例如，當使用CVD法或ALD法時，可以藉由一邊形成膜一邊改變源氣體的流量比來形成其組成連續變化的膜。在一邊改變源氣體的流量比一邊形成膜時，因為可以省略傳送及調整壓力所需的時間，所以與使用多個成膜室進行成膜的情況相比可以使其成膜時所需的時間縮短。因此，在一些情況下可以提高半導體裝置的生產率。
接著，形成絕緣體402(參照圖5A)。絕緣體402可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，也可以進行對絕緣體402添加氧的處理。作為添加氧的處理，例如有離子植入法、電漿處理法等。另外，對絕緣體402添加的氧成為過剩氧。
接著，形成半導體。半導體可以使用濺射 法、CVD法、MBE法、PLD法或ALD法等形成。
接著，也可以進行對半導體添加氧的處理。作為添加氧的處理，例如有離子植入法、電漿處理法等。注意，對半導體添加的氧成為過剩氧。注意，當半導體為疊層膜時，較佳為對對應於成為圖3A的半導體層406a的半導體的層進行添加氧的處理。
接著，較佳為進行第一加熱處理。第一加熱處理以250℃以上且650℃以下的溫度，較佳為以450℃以上且600℃以下的溫度，更佳為以520℃以上且570℃以下的溫度進行即可。第一加熱處理在惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。第一加熱處理也可以在減壓狀態下進行。或者，也可以以如下方法進行第一加熱處理：在惰性氣體氛圍下進行加熱處理之後，為了填補脫離了的氧而在包含10ppm以上、1%以上或10%以上的氧化性氣體氛圍下進行另一個加熱處理。藉由進行第一加熱處理，可以提高半導體的結晶性，並可以去除氫或水等雜質。
接著，藉由光微影法等對半導體進行加工形成半導體406(參照圖5B)。注意，當形成半導體406時，在一些情況下絕緣體402的一部分也被蝕刻而變薄。即，絕緣體402可在與半導體406接觸的區域具有凸部。
接著，形成導電體。導電體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，藉由光微影法等對導電體進行加工形 成導電體416(參照圖6A)。注意，導電體416覆蓋半導體406。
在光微影法中，首先藉由光罩對光阻劑進行曝光。接著，使用顯影液去除或留下所曝光的區域而形成光阻遮罩。接著，藉由該光阻遮罩進行蝕刻處理來將導電體、半導體或絕緣體等加工為所希望的形狀。例如，使用KrF準分子雷射、ArF準分子雷射、EUV(Extreme Ultraviolet：極紫外)光等對光阻劑進行曝光來形成光阻遮罩，即可。此外，也可以利用在基板和投影透鏡之間填滿液體(例如，水)的狀態下進行曝光的液浸技術。另外，也可以使用電子束或離子束代替上述光。注意，當使用電子束或離子束時，不需要光罩。另外，可以使用灰化處理等乾蝕刻處理或/及濕蝕刻處理來去除光阻遮罩。
接著，形成絕緣體438(參照圖6B)。絕緣體438可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。另外，絕緣體438可以使用旋塗法、浸漬法、液滴噴射法(噴墨法等)、印刷法(網版印刷、平板印刷等)、刮刀(doctor knife)法、輥塗(roll coater)法或簾式塗布(curtain coater)法等形成。
絕緣體438以其頂面具有平坦性的方式形成。例如，在成膜剛結束後，絕緣體438的頂面可以具有平坦性。或者，例如，在成膜後，可以從上面去除絕緣體438以使絕緣體438的頂面平行於基板背面等基準面。將這種處理稱為平坦化處理。作為平坦化處理，有化學機械 拋光(CMP：Chemical Mechanical Polishing)處理、乾蝕刻處理等。注意，絕緣體438的頂面也可以不具有平坦性。
接著，藉由光微影法等對絕緣體438進行加工形成絕緣體439，該絕緣體439包括到達將在後面成為導電體416a的區域的開口部及到達將在後面成為導電體416b的區域的開口部。
接著，形成導電體。導電體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。導電體以填充絕緣體439的開口部的方式形成。因此，較佳為使用CVD法(尤其是MCVD法)。另外，為了提高藉由CVD法成膜的導電體的緊密性，在一些情況下較佳為採用藉由ALD法等成膜的導電體與藉由CVD法成膜的導電體的疊層膜。例如，可以使用依次形成有氮化鈦與鎢的疊層膜等。
接著，以平行於基板背面等基準面的方式從上面去除導電體，直到僅在絕緣體439的開口部中留下導電體為止。此時，將從絕緣體439的開口部露出的導電體分別稱為導電體424a及導電體424b(參照圖7A)。
接著，藉由光微影法等對絕緣體439進行加工形成絕緣體410。
接著，藉由光微影法等對導電體416進行加工形成導電體416a及導電體416b(參照圖7B)。注意，絕緣體439的加工與導電體416的加工可以在同一光微影 製程中進行。藉由在同一光微影製程中進行加工，能夠減少製程數。因此，能夠提高包括電晶體490的半導體裝置的生產率。或者，絕緣體439的加工與導電體416的加工可以在不同的光微影製程中進行。藉由在不同的光微影製程中進行加工可容易將各膜形成為不同形狀。
此時，半導體406成為露出的狀態。
接著，形成絕緣體。絕緣體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。在形成於絕緣體410、導電體416a及導電體416b的開口部的側面及底面以均勻的厚度形成絕緣體。因此，較佳為使用ALD法。
接著，形成導電體。導電體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。導電體以填充形成在絕緣體410等的開口部的方式形成。因此，較佳為使用CVD法(尤其是MCVD法)。另外，為了提高藉由CVD法成膜的導電體的緊密性，在一些情況下較佳為採用藉由ALD法等成膜的導電體與藉由CVD法成膜的導電體的疊層膜。例如，可以使用依次形成有氮化鈦與鎢的疊層膜等。
接著，藉由光微影法等對導電體進行加工形成導電體404。
接著，藉由光微影法等對絕緣體進行加工形成絕緣體412(參照圖8A)。注意，導電體的加工與絕緣體的加工也可以在同一光微影製程中進行。藉由在同一光 微影製程中進行加工，能夠減少製程數。因此，能夠提高包括電晶體490的半導體裝置的生產率。或者，導電體的加工與絕緣體的加工可以在不同的光微影製程中進行。藉由在不同的光微影製程中進行加工，可容易將各膜形成為不同形狀。另外，雖然在此示出對絕緣體進行加工形成絕緣體412的例子，但是根據本發明的一個實施方式的電晶體不侷限於此。例如，絕緣體可以不被加工而直接被用作絕緣體412。
接著，形成成為絕緣體408的絕緣體。成為絕緣體408的絕緣體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
在形成成為絕緣體408的絕緣體之後，在任何時候都可以進行第二加熱處理。藉由進行第二加熱處理，由於包含在絕緣體402等中的過剩氧移動到半導體406，因此能夠降低半導體406的缺陷(氧缺陷)。注意，第二加熱處理以絕緣體402中的過剩氧(氧)擴散到半導體406的溫度進行即可。例如，關於第二加熱處理，可以參照第一加熱處理的記載。或者，第二加熱處理較佳為以比第一加熱處理低的溫度進行。第一加熱處理與第二加熱處理的溫度之差例如為20℃以上且150℃以下，較佳為40℃以上且100℃以下。由此，能夠抑制過剩氧(氧)過多地從絕緣體402釋放。注意，當在形成各層時進行的加熱處理可以兼作第二加熱處理時，在一些情況下不一定要進行第二加熱處理。
接著，形成成為絕緣體418的絕緣體。成為絕緣體418的絕緣體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，藉由光微影法等對成為絕緣體418的絕緣體進行加工形成絕緣體418。
接著，藉由光微影法等對成為絕緣體408的絕緣體進行加工形成絕緣體408。注意，成為絕緣體418的絕緣體的加工與成為絕緣體408的絕緣體的加工可以在同一光微影製程中進行。藉由在同一光微影製程中進行加工，能夠減少製程數。因此，能夠提高包括電晶體490的半導體裝置的生產率。或者，成為絕緣體418的絕緣體的加工與成為絕緣體408的絕緣體的加工可以在不同的光微影製程中進行。藉由在不同的光微影製程中進行加工，可容易將各膜形成為不同形狀。
此時，導電體424a及導電體424b成為露出的狀態。
接著，形成導電體。導電體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，藉由光微影法等對導電體進行加工形成導電體426a及導電體426b(參照圖8B)。
藉由上述步驟，可以製造圖1A和圖1B所示的電晶體490。
在電晶體490中，可以根據各層的厚度或形狀等控制偏置區域或重疊區域的尺寸等。因此，可以使偏 置區域或重疊區域的尺寸等比光微影法的最小加工尺寸小，所以容易實現電晶體的微型化。另外，寄生電容也小，所以能夠實現頻率特性高的電晶體。
〈電晶體結構2〉
下面，說明具有與圖1A和圖1B等所示的電晶體490不同結構的電晶體590。圖9A及圖9B是根據本發明的一個實施方式的電晶體590的俯視圖及剖面圖。圖9A是俯視圖。圖9B是對應於圖9A所示的點劃線B1-B2及點劃線B3-B4的剖面圖。注意，在圖9A的俯視圖中，為了明確起見，省略構成要素的一部分。
在圖9B中，電晶體590包括：基板500上的絕緣體501、絕緣體501上的絕緣體502、絕緣體502上的半導體506、具有與半導體506的頂面接觸的區域的導電體516a及導電體516b、與導電體516a及導電體516b的頂面接觸的絕緣體510、與半導體506的頂面接觸的絕緣體512、隔著絕緣體512配置於半導體506上的導電體504、以及絕緣體510及導電體504上的絕緣體508。
注意，電晶體590在一些情況下不一定包括絕緣體501。電晶體590在一些情況下不一定包括絕緣體502。電晶體590在一些情況下不一定包括絕緣體508。
在圖9B中，絕緣體518在電晶體590的絕緣體508上。絕緣體518、絕緣體508及絕緣體510具有到達導電體516a的開口部和到達導電體516b的開口部。 另外，電晶體590包括分別藉由絕緣體518、絕緣體508及絕緣體510中的開口部與導電體516a與導電體516b接觸的導電體524a和導電體524b、與導電體524a接觸的導電體526a、以及與導電體524b接觸的導電體526b。
在電晶體590中，導電體504作為閘極電極。另外，絕緣體512作為閘極絕緣體。另外，導電體516a及導電體516b作為源極電極以及汲極電極。因此，能夠由施加到導電體504的電位控制半導體506的電阻。即，能夠由施加到導電體504的電位控制導電體516a與導電體516b之間的導通/非導通。
在電晶體590中，導電體504包括隔著絕緣體510與導電體516a重疊的區域以及隔著絕緣體510與導電體516b重疊的區域。電晶體590包括絕緣體510在導電體504與導電體516a之間及導電體504與導電體516b之間，藉此減小寄生電容。因此，電晶體590具有高頻率特性的電晶體。
如圖9B所示，可以由導電體504的電場電圍繞半導體506。即，電晶體590具有s-channel結構。因此，能夠增大電晶體的通態電流。另外，能夠減少電晶體的關態電流。另外，由於導電體516a及導電體516b不接觸於半導體506的側面，所以由導電體504的電場圍繞半導體506的效果被強化。因此，電晶體590比電晶體490更容易得到s-channel結構的益處。
注意，藉由使電晶體590被具有阻擋氫等雜 質及氧的功能的絕緣體圍繞時，能夠使電晶體590的電特性穩定。例如，作為絕緣體501及絕緣體508，可以使用具有阻擋氫等雜質及氧的功能的絕緣體。
注意，關於基板500，參照基板400的記載。關於絕緣體501，參照絕緣體401的記載。關於絕緣體502，參照絕緣體402的記載。關於半導體506，參照半導體406的記載。關於導電體516a，參照導電體416a的記載。關於導電體516b，參照導電體416b的記載。關於絕緣體512，參照絕緣體412的記載。關於導電體504，參照導電體404的記載。關於絕緣體508，參照絕緣體408的記載。關於絕緣體518，參照絕緣體418的記載。關於導電體524a，參照導電體424a的記載。關於導電體524b，參照導電體424b的記載。關於導電體526a，參照導電體426a的記載。另外，關於導電體526b，參照導電體426b的記載。
注意，電晶體590也可以具有圖10A或圖10B所示的剖面圖的結構。圖10A與圖9B的不同之處是在絕緣體502下包括導電體513。另外，圖10B與圖10A的不同之處是導電體513與導電體504電連接。
導電體513作為電晶體590的第二閘極電極(還稱為背閘極電極)。例如，也可以對導電體513施加低於或高於源極電極的電壓而使電晶體590的臨界電壓在正或負方向上漂移。例如，藉由使電晶體590的臨界電壓向正方向漂移，在一些情況下即便閘極電壓為0V也能夠 實現電晶體590成為非導通狀態(關閉狀態)的常關閉。注意，施加到導電體513的電壓既可為可變的，又可為固定的。
注意，關於導電體513，參照導電體413的記載。
〈電晶體結構2的製造方法〉
下面，對圖9A和圖9B所示的電晶體590的製造方法進行說明。
首先，準備基板500。
接著，形成絕緣體501。絕緣體501可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，形成絕緣體502(參照圖11A)。絕緣體502可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，也可以進行對絕緣體502添加氧的處理。作為添加氧的處理，例如有離子植入法、電漿處理法等。另外，對絕緣體502添加的氧成為過剩氧。
接著，形成半導體。半導體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，也可以進行對半導體添加氧的處理。作為添加氧的處理，例如有離子植入法、電漿處理法等。注意，對半導體添加的氧成為過剩氧。注意，當半導體為疊層膜時，較佳為對對應於成為圖3A的半導體層406a的 半導體的層進行添加氧的處理。
接著，較佳為進行第一加熱處理。第一加熱處理以250℃以上且650℃以下的溫度，較佳為以450℃以上且600℃以下的溫度，更佳為以520℃以上且570℃以下的溫度進行即可。第一加熱處理在惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。第一加熱處理也可以在減壓狀態下進行。或者，也可以以如下方法進行第一加熱處理：在惰性氣體氛圍下進行加熱處理之後，為了填補脫離了的氧而在包含10ppm以上、1%以上或10%以上的氧化性氣體氛圍下進行另一個加熱處理。藉由進行第一加熱處理，例如可以提高半導體的結晶性，並可以去除氫或水等雜質。
接著，形成導電體。導電體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，藉由光微影法等對導電體進行加工形成導電體516。
接著，透過導電體516對半導體進行蝕刻，使形成半導體506(參照圖11B)。注意，當形成半導體506時，在一些情況下絕緣體502的一部分也被蝕刻而變薄。即，絕緣體502在與半導體506接觸的區域中可具有凸部。
接著，形成絕緣體538(參照圖12A)。絕緣體538可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。另外，絕緣體538可以使用旋塗法、浸漬 法、液滴噴射法(噴墨法等)、印刷法(網版印刷、平板印刷等)、刮刀(doctor knife)法、輥塗(roll coater)法或簾式塗布(curtain coater)法等形成。
絕緣體538的頂面也可以具有平坦性。
接著，藉由光微影法等對絕緣體538進行加工形成絕緣體539。
接著，藉由光微影法等對導電體516進行加工形成導電體516a及導電體516b(參照圖12B)。注意，絕緣體538的加工與導電體516的加工也可以在同一光微影製程中進行。藉由在同一光微影製程中進行加工，能夠減少製程數。因此，能夠提高包括電晶體590的半導體裝置的生產率。或者，絕緣體538的加工與導電體516的加工可以在不同的光微影製程中進行。藉由在不同的光微影製程中進行加工，可容易將各膜形成為不同形狀。
此時，半導體506成為露出的狀態。
接著，形成絕緣體。絕緣體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。在形成於絕緣體539、導電體516a及導電體516b的開口部的側面及底面以均勻的厚度形成絕緣體。因此，較佳為使用ALD法。
接著，形成導電體。導電體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。導電體以填充形成在絕緣體539等的開口部的方式形成。因此，較佳為使用CVD法(尤其是MCVD法)。另外，為了提 高藉由CVD法成膜的導電體的緊密性，在一些情況下較佳為採用藉由ALD法等成膜的導電體與藉由CVD法成膜的導電體的疊層膜。例如，可以使用依次形成有氮化鈦與鎢的疊層膜等。
接著，藉由光微影法等對導電體進行加工形成導電體504。
接著，藉由光微影法等對絕緣體進行加工形成絕緣體512(參照圖13A)。注意，導電體的加工與絕緣體的加工也可以在同一光微影製程中進行。藉由在同一光微影製程中進行加工，能夠減少製程數。因此，能夠提高包括電晶體590的半導體裝置的生產率。或者，導電體的加工與絕緣體的加工可以在不同的光微影製程中進行。藉由在不同的光微影製程中進行加工，可容易將各膜形成為不同形狀。另外，雖然在此示出對絕緣體進行加工形成絕緣體512的例子，但是根據本發明的一個實施方式的電晶體不侷限於此。例如，絕緣體在一些情況下可以不被加工而直接被用作絕緣體512。
接著，形成成為絕緣體508的絕緣體。成為絕緣體508的絕緣體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
在形成成為絕緣體508的絕緣體之後，在任何時候都可以進行第二加熱處理。藉由進行第二加熱處理，由於包含在絕緣體502等中的過剩氧移動到半導體506，因此能夠降低半導體506的缺陷(氧缺陷)。注 意，第二加熱處理以絕緣體502中的過剩氧(氧)擴散到半導體506的溫度進行即可。例如，關於第二加熱處理，可以參照第一加熱處理的記載。或者，第二加熱處理較佳為以比第一加熱處理低的溫度進行。第一加熱處理與第二加熱處理的溫度之差例如為20℃以上且150℃以下，較佳為40℃以上且100℃以下。由此，能夠抑制過剩氧(氧)過多地從絕緣體502釋放。注意，當在形成各層時進行的加熱處理可以兼作第二加熱處理時，不一定需要進行第二加熱處理。
接著，形成成為絕緣體518的絕緣體。成為絕緣體518的絕緣體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，藉由光微影法等對成為絕緣體518的絕緣體進行加工形成絕緣體518。
接著，藉由光微影法等對成為絕緣體508的絕緣體進行加工形成絕緣體508。注意，成為絕緣體518的絕緣體的加工與成為絕緣體508的絕緣體的加工可以在同一光微影製程中進行。藉由在同一光微影製程中進行加工，能夠減少製程數。因此，能夠提高包括電晶體590的半導體裝置的生產率。或者，成為絕緣體518的絕緣體的加工與成為絕緣體508的絕緣體的加工可以在不同的光微影製程中進行。藉由在不同的光微影製程中進行加工，可容易將各膜形成為不同形狀。
接著，藉由光微影法等對絕緣體539進行加 工形成絕緣體510。注意，成為絕緣體518的絕緣體的加工、成為絕緣體508的絕緣體的加工與絕緣體539的加工可以在同一光微影製程中進行。藉由在同一光微影製程中進行加工，能夠減少製程數。因此，能夠提高包括電晶體590的半導體裝置的生產率。或者，成為絕緣體518的絕緣體的加工、成為絕緣體508的絕緣體的加工與絕緣體539的加工可以在不同的光微影製程中進行。藉由在不同的光微影製程中進行加工，可容易將各膜形成為不同形狀。
此時，導電體516a及導電體516b成為露出的狀態。
接著，形成導電體。導電體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。導電體以填充絕緣體518、絕緣體508及絕緣體510的開口部的方式形成。因此，較佳為使用CVD法(尤其是MCVD法)。另外，為了提高藉由CVD法成膜的導電體的緊密性，在一些情況下較佳為採用藉由ALD法等成膜的導電體與藉由CVD法成膜的導電體的疊層膜。例如，可以使用依次形成有氮化鈦與鎢的疊層膜等。
接著，以平行於基板背面等基準面的方式從上面去除導電體，直到僅在絕緣體518、絕緣體508及絕緣體510的開口部中留下導電體為止。此時，將從絕緣體518、絕緣體508及絕緣體510的開口部露出的導電體分別稱為導電體524a及導電體524b。
接著，形成導電體。導電體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，藉由光微影法等對導電體進行加工形成導電體526a及導電體526b(參照圖13B)。
藉由上述步驟，可以製造圖9A和圖9B所示的電晶體590。
在電晶體590中，可以根據各層的厚度或形狀等控制偏置區域或重疊區域的尺寸等。因此，可以使偏置區域或重疊區域的大小等比光微影法的最小加工尺寸小，所以容易實現電晶體的微型化。另外，寄生電容也小，所以能夠實現頻率特性高的電晶體。
〈半導體裝置〉
下面，例示出根據本發明的一個實施方式的半導體裝置。
〈電路〉
下面，說明利用根據本發明的一個實施方式的電晶體的電路的一個例子。
[CMOS反相器]
圖14A所示的電路圖示出所謂的CMOS反相器的結構，其中使p通道型電晶體2200與n通道型電晶體2100串聯連接，並使各閘極連接。
〈半導體裝置的結構〉
圖15是對應於圖14A的半導體裝置的剖面圖。圖15所示的半導體裝置包括電晶體2200以及配置於電晶體2200的上方的電晶體2100。注意，雖然這裡示出作為電晶體2100使用圖1A和圖1B所示的電晶體490的例子，但是根據本發明的一個實施方式的半導體裝置不侷限於此。例如，作為電晶體2100也可以使用圖4A或圖4B所示的電晶體490、圖9A和圖9B所示的電晶體590、圖10A或圖10B所示的電晶體590等。因此，關於電晶體2100，適當地參照上述電晶體的記載。
圖15所示的電晶體2200是使用半導體基板450的電晶體。電晶體2200包括半導體基板450中的區域474a、半導體基板450中的區域474b、半導體基板450中的區域470、絕緣體462以及導電體454。注意，電晶體2200在一些情況下可以不包括區域470。
在電晶體2200中，區域474a及區域474b具有源極區域及汲極區域的功能。另外，區域470具有控制臨界電壓的功能。另外，絕緣體462具有閘極絕緣體的功能。另外，導電體454具有閘極電極的功能。因此，能夠由施加到導電體454的電位控制通道形成區域的電阻。即，能夠由施加到導電體454的電位控制區域474a與區域474b間的導通或非導通。
作為半導體基板450，例如可以使用由矽或鍺 等構成的單一材料的半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。較佳的是，作為半導體基板450使用單晶矽基板。
作為半導體基板450使用包含賦予n型導電性的雜質的半導體基板。注意，作為半導體基板450，也可以使用包含賦予p型導電性的雜質的半導體基板。此時，在成為電晶體2200的區域中配置包含賦予n型導電性的雜質的井，即可。或者，半導體基板450也可以為i型。
半導體基板450的頂面較佳為具有(110)面。由此，能夠提高電晶體2200的導通特性。
區域474a及區域474b是包含賦予p型導電性的雜質的區域。由此，電晶體2200具有p通道型的結構。
區域470是其賦予n型導電性的雜質濃度高於半導體基板450或井的區域。即，藉由包括區域470，能夠使電晶體2200的臨界電壓向負方向漂移。因此，即便在將功函數高的導電體用於導電體454的情況下也容易得到常關閉的電特性。由於在很多情況下功函數高的導電體的耐熱性比功函數低的導電體高，因此後面製程的彈性可得到提高，從而能夠提高半導體裝置的性能。
注意，電晶體2200與鄰接的電晶體被區域460等隔開。區域460具有絕緣性。
圖15所示的半導體裝置包括絕緣體464、絕緣體466、絕緣體468、導電體480a、導電體480b、導電體480c、導電體478a、導電體478b、導電體478c、導電體476a、導電體476b、導電體416c、導電體424c以及導電體426c。
將絕緣體464配置於電晶體2200上。另外，將絕緣體466配置於絕緣體464上。另外，將絕緣體468配置於絕緣體466上。另外，將電晶體2100及導電體416c配置於絕緣體468上。
絕緣體464包括到達區域474a的開口部、到達區域474b的開口部以及到達導電體454的開口部。另外，導電體480a、導電體480b或導電體480c分別埋入在各開口部中。
另外，絕緣體466包括到達導電體480a的開口部、到達導電體480b的開口部以及到達導電體480c的開口部。另外，導電體478a、導電體478b或導電體478c分別埋入在各開口部中。
另外，絕緣體468包括到達導電體478b的開口部以及到達導電體478c的開口部。另外，導電體476a或導電體476b分別埋入在各開口部中。
導電體476a與電晶體2100的導電體416b接觸。另外，導電體476b與導電體416c接觸。
絕緣體410包括到達導電體416c的開口部。另外，導電體424c埋入在開口部中。
絕緣體418及絕緣體408包括到達導電體424c的開口部以及到達導電體404的開口部。另外，導電體424c與導電體404藉由各開口部由導電體426c電連接。
注意，圖16所示的半導體裝置與圖15所示的半導體裝置的不同之處只在於電晶體2200的結構。因此，關於圖16所示的半導體裝置，參照圖15所示的半導體裝置的記載。明確而言，在圖16所示的半導體裝置中，電晶體2200為Fin型。藉由使電晶體2200成為Fin型，有效的通道寬度得到增大，從而能夠提高電晶體2200的導通特性。另外，由於可以增大閘極電極的電場影響，所以能夠提高電晶體2200的關閉特性。
另外，圖17所示的半導體裝置與圖15所示的半導體裝置的不同之處只在於電晶體2200的結構。因此，關於圖17所示的半導體裝置，參照圖15所示的半導體裝置的記載。明確而言，在圖17所示的半導體裝置中，電晶體2200使用SOI基板形成。圖17示出區域456與半導體基板450被絕緣體452隔開的結構。藉由使用SOI基板，可以降低穿通電流等，所以能夠提高電晶體2200的關閉特性。注意，絕緣體452可以藉由使半導體基板450的一部分絕緣體化形成。例如，作為絕緣體452可以使用氧化矽。
在圖15、圖16及圖17所示的半導體裝置中，由於使用半導體基板形成p通道型電晶體，並在其上 方製造n通道型電晶體，因此能夠減少元件所占的面積。即，可以提高半導體裝置的集成度。另外，與使用同一半導體基板形成n通道型電晶體與p通道型電晶體的情況相比，可以簡化製程，所以能夠提高半導體裝置的生產率。另外，能夠提高半導體裝置的良率。另外，p通道型電晶體在一些情況下可以省略LDD(Lightly Doped Drain)區域的形成、淺溝槽(Shallow Trench)結構的形成或彎曲設計等複雜的製程。因此，與使用半導體基板形成n通道型電晶體的半導體裝置相比，圖15至圖17所示的半導體裝置在一些情況下能夠提高生產率和良率。
[CMOS類比開關]
此外，圖14B所示的電路圖示出使電晶體2100和電晶體2200的各源極和汲極連接的結構。藉由採用這種結構，可以將該電晶體用作所謂的CMOS類比開關。
[記憶體裝置的例子]
參照圖18A和圖18B示出半導體裝置(記憶體裝置)的一個例子，其中使用根據本發明的一個實施方式的電晶體，即便在沒有電力供應的情況下也能夠保持儲存內容，並且對寫入次數也沒有限制。
圖18A所示的半導體裝置包括使用第一半導體的電晶體3200、使用第二半導體的電晶體3300以及電容元件3400。另外，作為電晶體3300可以使用上述電晶 體。
電晶體3300是使用氧化物半導體的電晶體。由於電晶體3300的關態電流小，所以可以長期間在半導體裝置的特定的節點中保持儲存內容。即，因為不需要更新工作或可以使更新工作的頻率極低，所以能夠實現低功耗的半導體裝置。
在圖18A中，第一佈線3001與電晶體3200的源極電連接，第二佈線3002與電晶體3200的汲極電連接。此外，第三佈線3003電連接於電晶體3300的源極和汲極中的一個，第四佈線3004與電晶體3300的閘極電連接。再者，電晶體3200的閘極及電晶體3300的源極和汲極中的另一個電連接於電容元件3400的一個電極，第五佈線3005與電容元件3400的另一個電極電連接。
圖18A所示的半導體裝置藉由具有能夠保持電晶體3200的閘極的電位的特徵，可以如下所示進行資訊的寫入、保持以及讀出。
對資訊的寫入及保持進行說明。首先，將第四佈線3004的電位設定為使電晶體3300成為導通狀態的電位，而使電晶體3300處於導通狀態。由此，第三佈線3003的電位被施加到與電晶體3200的閘極及電容元件3400的一個電極電連接的節點FG。換言之，對電晶體3200的閘極施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一個。然後，將第四佈線3004的電位設 定為使電晶體3300成為非導通狀態的電位而使電晶體3300處於非導通狀態。由此，在節點FG中保持電荷(保持)。
因為電晶體3300的關態電流極小，所以節點FG的電荷被長時間保持。
接著，對資訊的讀出進行說明。當在對第一佈線3001施加規定的電位(恆電位)的狀態下對第五佈線3005施加適當的電位(讀出電位)時，第二佈線3002具有對應於保持在節點FG中的電荷量的電位。這是因為：在電晶體3200為n通道型電晶體的情況下，對電晶體3200的閘極施加高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體3200的閘極施加低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體3200成為導通狀態所需要的第五佈線3005的電位。由此，藉由將第五佈線3005的電位設定為Vth_H與Vth_L之間的電位V0，可以辨別施加到節點FG的電荷。例如，在寫入時節點FG被供應高位準電荷的情況下，若第五佈線3005的電位為V0(>Vth_H)，電晶體3200則成為“導通狀態”。另一方面，當節點FG被供應低位準電荷時，即便第五佈線3005的電位為V0(<Vth_L)，電晶體3200還保持“非導通狀態”。因此，藉由辨別第二佈線3002的電位，可以讀出節點FG所保持的資訊。
注意，當將記憶單元設置為陣列狀時，在讀出時必須讀出所希望的記憶單元的資訊。為了不讀出其他 記憶單元的資訊，對第五佈線3005施加不管施加到節點FG的電荷如何都使電晶體3200成為“非導通狀態”的電位，即低於Vth_H的電位。或者，對第五佈線3005施加不管施加到節點FG的電荷如何都使電晶體3200成為“導通狀態”的電位，即高於Vth_L的電位。
圖18B所示的半導體裝置與圖18A所示的半導體裝置不同之處是圖18B所示的半導體裝置不包括電晶體3200。在此情況下也可以藉由與圖18A所示的半導體裝置相同的工作進行資訊的寫入及保持工作。
下面，說明圖18B所示的半導體裝置中的資訊讀出。在電晶體3300成為導通狀態時，使處於浮動狀態的第三佈線3003和電容元件3400為導通，且在第三佈線3003和電容元件3400之間再次分配電荷。其結果，使第三佈線3003的電位產生變化。第三佈線3003的電位的變化量根據電容元件3400的一個電極的電位(或積累在電容元件3400中的電荷)而具有不同的值。
例如，在再次分配電荷之後的第三佈線3003的電位為(CB×VB0+C×V)/(CB+C)，其中電容元件3400的一個電極的電位為V，電容元件3400的電容為C，第三佈線3003的電容成分為CB，在再次分配電荷之前的第三佈線3003的電位為VB0時。因此可發現，假設記憶單元處於電容元件3400的一個電極的電位為V1和V0(V1>V0)的兩種狀態之任一種狀態中時，可知保持電位V1(=(CB×VB0+C×V1)/(CB+C))的電容元件 3400的一個電極的情況下第三佈線3003的電位高於保持電位V0(=(CB×VB0+C×V0)/(CB+C))的電容元件3400的一個電極的情況下第三佈線3003的電位。
並且，藉由對第三佈線3003的電位和規定的電位進行比較可以讀出資訊。
在此情況下，可以採用一種結構，其中將上述應用第一半導體的電晶體用於用來驅動記憶單元的驅動電路，且在驅動電路上作為電晶體3300層疊應用第二半導體的電晶體。
上述半導體裝置可以應用使用氧化物半導體的關態電流極小的電晶體來長期間保持儲存內容。即，因為不需要更新工作或可以使更新工作的頻率極低，所以能夠實現低功耗的半導體裝置。此外，在沒有電力的供應時(但較佳為固定電位)也可以長期間保持儲存內容。
此外，因為該半導體裝置在寫入資訊時不需要高電壓，所以其中不容易產生元件的劣化。例如，不同於習知的非揮發性記憶體，不需要對浮動閘極注入電子或從浮動閘極抽出電子，因此不會發生絕緣體劣化等問題。換言之，在根據本發明的一個實施方式的半導體裝置中，在現有非揮發性記憶體中成為問題的重寫次數不受到限制，並且其可靠性得到極大提高。再者，根據電晶體的導通狀態或非導通狀態而進行資訊寫入，所以能夠高速工作。
〈CPU〉
下面說明包括上述電晶體或上述記憶體裝置等半導體裝置的CPU。
圖19是示出其一部分使用上述電晶體的CPU的一個例子的結構的塊圖。
圖19所示的CPU在基板1190上具有：ALU1191(ALU：Arithmetic logic unit：算術電路)、ALU控制器1192、指令解碼器1193、中斷控制器1194、時序控制器1195、暫存器1196、暫存器控制器1197、匯流排介面1198、能夠重寫的ROM1199以及ROM介面1189。作為基板1190使用半導體基板、SOI基板、玻璃基板等。ROM1199及ROM介面1189也可以設置在不同的晶片上。當然，圖19所示的CPU只是簡化其結構而所示的一個例子而已，所以實際上的CPU根據其用途具有各種各樣的結構。例如，也可以以包括圖19所示的CPU或算術電路的結構為核心，設置多個該核心並使其同時工作。另外，在CPU的內部算術電路或資料匯流排中能夠處理的位元數例如可以為8位元、16位元、32位元、64位元等。
藉由匯流排介面1198輸入到CPU的指令在輸入到指令解碼器1193並被解碼後輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195。
ALU控制器1192、中斷控制器1194、暫存器 控制器1197、時序控制器1195根據被解碼的指令進行各種控制。明確而言，ALU控制器1192生成用來控制ALU 1191的工作的信號。另外，中斷控制器1194在執行CPU的程式時，根據其優先度或遮罩狀態來判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求而對該要求進行處理。暫存器控制器1197生成暫存器1196的位址，並對應於CPU的狀態來進行暫存器1196的讀出或寫入。
另外，時序控制器1195生成用來控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作時序的信號。例如，時序控制器1195具有根據基準時脈信號來生成內部時脈信號的內部時脈生成器，並將內部時脈信號供應到上述各種電路。
在圖19所示的CPU中，在暫存器1196中設置有記憶單元。作為暫存器1196的記憶單元，可以使用上述電晶體或記憶體裝置等。
在圖19所示的CPU中，暫存器控制器1197根據ALU1191的指令進行暫存器1196中的保持工作的選擇。換言之，暫存器控制器1197在暫存器1196所具有的記憶單元中選擇由正反器保持資料還是由電容元件保持資料。在選擇由正反器保持資料的情況下，對暫存器1196中的記憶單元供應電源電壓。在選擇由電容元件保持資料的情況下，對電容元件進行資料的重寫，而可以停止對暫存器1196中的記憶單元供應電源電壓。
圖20是可以用作暫存器1196的記憶元件1200的電路圖的一個例子。記憶元件1200包括在電源關閉時失去儲存資料的電路1201、在電源關閉時不失去儲存資料的電路1202、開關1203、開關1204、邏輯元件1206、電容元件1207以及具有選擇功能的電路1220。電路1202包括電容元件1208、電晶體1209及電晶體1210。另外，記憶元件1200根據需要還可以包括其他元件諸如二極體、電阻元件或電感器等。
在此，電路1202可以使用上述記憶體裝置。在停止對記憶元件1200供應電源電壓時，GND(0V)或使電晶體1209關閉的電位繼續輸入到電路1202中的電晶體1209的閘極。例如，電晶體1209的閘極藉由電阻器等負載接地。
在此示出開關1203為具有一導電型(例如，n通道型)的電晶體1213，而開關1204為具有與此相反的導電型(例如，p通道型)的電晶體1214的例子。這裡，開關1203的第一端子對應於電晶體1213的源極和汲極中的一個，開關1203的第二端子對應於電晶體1213的源極和汲極中的另一個，並且開關1203的第一端子與第二端子之間的導通或非導通(即，電晶體1213的導通狀態或非導通狀態)由輸入到電晶體1213的閘極中的控制信號RD選擇。開關1204的第一端子對應於電晶體1214的源極和汲極中的一個，開關1204的第二端子對應於電晶體1214的源極和汲極中的另一個，並且開關1204的第 一端子與第二端子之間的導通或非導通(即，電晶體1214的導通狀態或非導通狀態)由輸入到電晶體1214的閘極中的控制信號RD選擇。
電晶體1209的源極和汲極中的一個電連接到電容元件1208的一對電極的一個及電晶體1210的閘極。在此，將連接部分稱為節點M2。電晶體1210的源極和汲極中的一個電連接到能夠供應低電源電位的佈線(例如，GND線)，而另一個電連接到開關1203的第一端子(電晶體1213的源極和汲極中的一個)。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)電連接到開關1204的第一端子(電晶體1214的源極和汲極中的一個)。開關1204的第二端子(電晶體1214的源極和汲極中的另一個)電連接到能夠供應電源電位VDD的佈線。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)、開關1204的第一端子(電晶體1214的源極和汲極中的一個)、邏輯元件1206的輸入端子和電容元件1207的一對電極的一個是電連接著的。在此，將連接部分稱為節點M1。可以對電容元件1207的一對電極的另一個輸入固定電位。例如，可以對其輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件1207的一對電極的另一個電連接到能夠供應低電源電位的佈線(例如，GND線)。可以採用對電容元件1208的一對電極的另一個輸入固定電位的結構。例如，可以對其輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件1208的 一對電極的另一個電連接到能夠供應低電源電位的佈線(例如，GND線)。
另外，當積極地利用電晶體或佈線的寄生電容等時，可以不設置電容元件1207及電容元件1208。
控制信號WE輸入到電晶體1209的閘極。開關1203及開關1204的第一端子與第二端子之間的導通狀態或非導通狀態由與控制信號WE不同的控制信號RD選擇，當一個開關的第一端子與第二端子之間處於導通狀態時，另一個開關的第一端子與第二端子之間處於非導通狀態。
對應於保持在電路1201中的資料的信號被輸入到電晶體1209的源極和汲極中的另一個。圖20示出從電路1201輸出的信號輸入到電晶體1209的源極和汲極中的另一個的例子。邏輯元件1206使從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而成為反轉信號，該反轉信號經由電路1220被輸入到電路1201。
圖20的例子中，示出從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號藉由邏輯元件1206及電路1220被輸入到電路1201，但是本發明的實施方式不侷限於此。也可以不使從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而輸入到電路1201。例如，當電路1201包括其中保持使從輸入端子輸入的信號 的邏輯值反轉的信號的節點時，可以將從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號輸入到該節點。
在圖20所示的用於記憶元件1200的電晶體中，電晶體1209以外的電晶體也可以使用其通道形成在由氧化物半導體以外的半導體構成的膜或基板1190中的電晶體。例如，可以使用其通道形成在矽膜或矽基板中的電晶體。此外，也可以作為用於記憶元件1200的所有的電晶體使用其通道由氧化物半導體形成的電晶體。或者，記憶元件1200除了電晶體1209以外還可以包括其通道由氧化物半導體形成的電晶體，並且作為剩下的電晶體可以使用其通道形成在由氧化物半導體以外的半導體構成的層或基板1190中的電晶體。
圖20所示的電路1201例如可以使用正反器電路。另外，作為邏輯元件1206例如可以使用反相器或時脈反相器等。
在根據本發明的一個實施方式的半導體裝置中，在不向記憶元件1200供應電源電壓的期間，可以由設置在電路1202中的電容元件1208保持儲存在電路1201中的資料。
另外，其通道形成在氧化物半導體中的電晶體的關態電流極小。例如，其通道形成在氧化物半導體中的電晶體的關態電流比其通道形成在具有結晶性的矽中的電晶體的關態電流低得多。因此，當將該電晶體用作電晶 體1209時，即便在不向記憶元件1200供應電源電壓的期間，也可以長期間儲存電容元件1208所保持的信號。因此，記憶元件1200在停止供應電源電壓的期間也可以保持儲存內容(資料)。
另外，由於該記憶元件藉由利用開關1203及開關1204進行預充電工作，因此可以縮短在再次開始供應電源電壓之後直到電路1201再次保持原來的資料為止的時間。
另外，在電路1202中，電容元件1208所保持的信號被輸入到電晶體1210的閘極。因此，在再次開始向記憶元件1200供應電源電壓之後，可以將電容元件1208所保持的信號轉換為電晶體1210的狀態(導通狀態或非導通狀態)，並從電路1202讀出。因此，即便對應於保持在電容元件1208中的信號的電位稍有變動，也可以準確地讀出原來的信號。
藉由將這種記憶元件1200用於處理器所具有的暫存器或快取記憶體等記憶體裝置，可以防止記憶體裝置內的資料因停止電源電壓的供應而消失。另外，可以在再次開始供應電源電壓之後在短時間內恢復到停止供應電源之前的狀態。因此，在處理器整體或構成處理器的一個或多個邏輯電路中在短時間內也可以停止電源，從而可以抑制功耗。
雖然說明將記憶元件1200用於CPU的例子，但也可以將記憶元件1200應用於LSI諸如DSP (Digital Signal Processor：數位信號處理器)、定製LSI、PLD(Programmable Logic Device：可程式邏輯裝置)等、RF-ID(Radio Frequency Identification：射頻識別)。
〈顯示裝置〉
下面說明根據本發明的一個實施方式的顯示裝置的結構實例。
[結構實例]
圖21A示出根據本發明的一個實施方式的顯示裝置的俯視圖。此外，圖21B示出將液晶元件用於根據本發明的一個實施方式的顯示裝置的像素時的像素電路。另外，圖21C示出將有機EL元件用於根據本發明的一個實施方式的顯示裝置的像素時的像素電路。
用於像素的電晶體可以使用上述電晶體。在此示出使用n通道型電晶體的例子。注意，也可以將藉由與用於像素的電晶體相同的製程製造的電晶體用作驅動電路。如此，藉由將上述電晶體用於像素或驅動電路，可以製造顯示品質或/及可靠性高的顯示裝置。
圖21A示出主動矩陣型顯示裝置的一個例子。在顯示裝置的基板5000上設置有像素部5001、第一掃描線驅動電路5002、第二掃描線驅動電路5003以及信號線驅動電路5004。像素部5001藉由多個信號線與信號 線驅動電路5004電連接並藉由多個掃描線與第一掃描線驅動電路5002及第二掃描線驅動電路5003電連接。另外，在由掃描線和信號線劃分的區域中分別設置有包括顯示元件的像素。此外，顯示裝置的基板5000藉由FPC(Flexible Printed Circuit：撓性印刷電路)等連接部與時序控制電路(也稱為控制器、控制IC)電連接。
第一掃描線驅動電路5002、第二掃描線驅動電路5003及信號線驅動電路5004與像素部5001形成在同一基板5000上。因此，與另外製造驅動電路的情況相比，可以減少製造顯示裝置的成本。此外，在另外製造驅動電路時，佈線之間的連接數增加。因此，藉由在基板5000上設置驅動電路，可以減少佈線之間的連接數，從而可以使可靠性或/及良率得到提高。
[液晶顯示裝置]
此外，圖21B示出像素的電路結構的一個例子。在此示出可以應用於VA型液晶顯示裝置的像素等的像素電路。
這種像素電路可以應用於一個像素包括多個像素電極的結構。各像素電極連接到不同的電晶體，並且各電晶體被構成為能夠由不同的閘極信號驅動。由此，可以獨立地控制施加到多域設計的像素的每一個像素電極的信號。
分離電晶體5016的掃描線5012和電晶體 5017的掃描線5013以對它們供應不同的閘極信號。另一方面，電晶體5016和電晶體5017共同使用信號線5014。電晶體5016和電晶體5017適當地使用上述電晶體。由此，可以提供顯示品質或/及可靠性高的液晶顯示裝置。
另外，電晶體5016與第一像素電極電連接，電晶體5017與第二像素電極電連接。第一像素電極與第二像素電極被分離。注意，對第一像素電極以及第二像素電極的形狀沒有特別的限制。例如，第一像素電極可以具有V字形狀。
電晶體5016的閘極電極與掃描線5012電連接，而電晶體5017的閘極電極與掃描線5013電連接。對掃描線5012和掃描線5013供應不同的閘極信號來使電晶體5016和電晶體5017的工作時序互不相同，從而可以控制液晶的配向。
此外，也可以由電容線5010、用作電介質的閘極絕緣體、與第一像素電極或第二像素電極電連接的電容電極形成電容元件。
像素結構是多域結構，其中在一個像素中設置第一液晶元件5018和第二液晶元件5019。第一液晶元件5018包括第一像素電極、相對電極和其間的液晶層，而第二液晶元件5019包括第二像素電極、相對電極和其間的液晶層。
另外，根據本發明的一個實施方式的顯示裝 置不侷限於圖21B所示的像素電路。例如，也可以在圖21B所示的像素電路中加上開關、電阻元件、電容元件、電晶體、感測器或邏輯電路等。
[有機EL顯示裝置]
圖21C示出像素的電路結構的另一個例子。在此示出使用有機EL元件的顯示裝置的像素結構。
在有機EL元件中，藉由對發光元件施加電壓，來自有機EL元件所包括的一對電極的一個的電子和來自該一對電極的另一個的電洞注入包含發光有機化合物的層中，從而電流流過。並且，藉由使電子和電洞再結合，發光有機化合物形成激發態，在該激發態恢復到基態時發光。根據這種機制，這種發光元件被稱為電流激發型發光元件。
圖21C是示出像素電路的一個例子的圖。在此示出一個像素包括兩個n通道型電晶體的例子。另外，作為n通道型電晶體可以使用上述電晶體。此外，該像素電路可以應用數位時間灰階驅動。
下面，說明可以應用的像素電路的結構及應用數位時間灰階驅動時的像素的工作。
像素5020包括開關電晶體5021、驅動電晶體5022、發光元件5024以及電容元件5023。在開關電晶體5021中，閘極電極與掃描線5026連接，第一電極(源極電極和汲極電極中的一個)與信號線5025連接，第二電 極(源極電極和汲極電極中的另一個)與驅動電晶體5022的閘極電極連接。在驅動電晶體5022中，閘極電極藉由電容元件5023與電源線5027連接，第一電極與電源線5027連接，第二電極與發光元件5024的第一電極(像素電極)連接。發光元件5024的第二電極相當於共用電極5028。共用電極5028與形成在同一基板上的共用電位線電連接。
開關電晶體5021及驅動電晶體5022可以使用上述電晶體。由此，實現顯示品質或/及可靠性高的有機EL顯示裝置。
將發光元件5024的第二電極(共用電極5028)的電位設定為低電源電位。注意，低電源電位是低於供應給電源線5027的高電源電位的電位，例如低電源電位可以為GND、0V等。藉由將高電源電位和低電源電位設定為發光元件5024的正向臨界電壓以上，並對發光元件5024施加其電位差，使電流流過發光元件5024，導致發光。注意，發光元件5024的正向電壓是指得到所希望的亮度時的電壓，至少包括正向臨界電壓。
另外，在一些情況下藉由代替使用驅動電晶體5022的閘極電容省略電容元件5023。驅動電晶體5022的閘極電容也可以形成在通道形成區域和閘極電極之間。
接著，說明輸入到驅動電晶體5022的信號。在採用電壓輸入電壓驅動方式時，對驅動電晶體5022輸入使驅動電晶體5022成為開啟或關閉的兩種狀態的視訊 信號。另外，為了使驅動電晶體5022在線性區域中工作，對驅動電晶體5022的閘極電極施加高於電源線5027的電壓的電壓。此外，對信號線5025施加對電源線電壓加上驅動電晶體5022的臨界電壓Vth的總和以上的電壓。
當進行類比灰階驅動時，對驅動電晶體5022的閘極電極施加對發光元件5024的正向電壓加上驅動電晶體5022的臨界電壓Vth的總和以上的電壓。另外，輸入視訊信號以使驅動電晶體5022在飽和區域中工作，在發光元件5024中使電流流過。此外，為了使驅動電晶體5022在飽和區域中工作，使電源線5027的電位高於驅動電晶體5022的閘極電位。藉由採用類比方式的視訊信號，可以在發光元件5024中使與視訊信號對應的電流流過，而進行類比灰階驅動。
此外，根據本發明的一個實施方式的顯示裝置不侷限於圖21C所示的像素結構。例如，還可以在圖21C所示的像素電路中加上開關、電阻元件、電容元件、感測器、電晶體或邏輯電路等。
當對圖21A至圖21C所例示的電路應用上述電晶體時，源極電極(第一電極)及汲極電極(第二電極)分別電連接到低電位一側及高電位一側。再者，第一閘極電極的電位可以由控制電路等控制，並且低於供應到源極電極的電位的電位等如上所示的電位可以被輸入到第二閘極電極中。
〈電子裝置〉
根據本發明的一個實施方式的半導體裝置可以用於顯示裝置、個人電腦或具備儲存介質的影像再現裝置(典型的是，能夠再現儲存介質如數位影音光碟(DVD：Digital Versatile Disc)等並具有可以顯示該影像的顯示器的裝置)中。另外，作為可以使用根據本發明的一個實施方式的半導體裝置的電子裝置，可以舉出行動電話、包括可攜式的遊戲機、可攜式資料終端、電子書閱讀器終端、拍攝裝置諸如視頻攝影機或數位相機等、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動販賣機等。圖22A至圖22F示出這些電子裝置的具體例子。
圖22A是可攜式遊戲機，該可攜式遊戲機包括外殼901、外殼902、顯示部903、顯示部904、麥克風905、揚聲器906、操作鍵907以及觸控筆908等。注意，雖然圖22A所示的可攜式遊戲機包括兩個顯示部903和顯示部904，但是在可攜式遊戲機中所包括的顯示部的個數不限於此。
圖22B是可攜式資料終端，包括第一外殼911、第二外殼912、第一顯示部913、第二顯示部914、連接部915、操作鍵916等。第一顯示部913設置在第一外殼911中，而第二顯示部914設置在第二外殼912中。 並且，第一外殼911和第二外殼912由連接部915連接，由連接部915可以改變第一外殼911和第二外殼912之間的角度。第一顯示部913的影像也可以根據連接部915所形成的第一外殼911和第二外殼912之間的角度切換。另外，也可以對第一顯示部913和第二顯示部914中的至少一個使用附加有位置輸入功能的顯示裝置。另外，可以藉由提供在顯示裝置設置觸控面板來附加位置輸入功能。或者，也可以藉由提供在顯示裝置的像素部中所設置還稱為光感測器的光電轉換元件來附加位置輸入功能。
圖22C是膝上型個人電腦，包括外殼921、顯示部922、鍵盤923以及指向裝置924等。
圖22D是電冷藏冷凍箱，包括外殼931、冷藏室門932、冷凍室門933等。
圖22E是視頻攝影機，包括第一外殼941、第二外殼942、顯示部943、操作鍵944、透鏡945、連接部946等。操作鍵944及透鏡945設置在第一外殼941中，而顯示部943設置在第二外殼942中。並且，第一外殼941和第二外殼942由連接部946連接，由連接部946可以改變第一外殼941和第二外殼942之間的角度。於顯示部943上顯示的影像也可以根據連接部946所形成的第一外殼941和第二外殼942之間的角度切換。
圖22F是一般的汽車，包括車身951、車輪952、儀表板953及燈954等。
400:基板
401:絕緣體
402:絕緣體
404:導電體
406:半導體
408:絕緣體
410:絕緣體
412:絕緣體
416a:導電體
416b:導電體
418:絕緣體
424a:導電體
424b:導電體
426a:導電體
426b:導電體
490:電晶體

Claims (10)

  1. 一種包含電晶體之半導體裝置，該電晶體包括：
    第一絕緣體；
    該第一絕緣體上的氧化物半導體層；
    該氧化物半導體層上的第二絕緣體，該第二絕緣體包括開口部；
    閘極電極，該閘極電極之第一部分被設置在該開口部中；以及
    位於該氧化物半導體層與該閘極電極之間的閘極絕緣體；
    其中，該第一絕緣體包含與該氧化物半導體層重疊之第一區以及不與該氧化物半導體層重疊之第二區；
    其中，該第一絕緣體之該第一區的厚度比該第一絕緣體之該第二區的厚度更大；
    其中，在與該電晶體的通道寬度方向平行的剖面中，該閘極電極之第二部分不與該氧化物半導體層重疊；以及
    其中，在與該電晶體的該通道寬度方向平行的該剖面中，該閘極電極之該第二部分之底面位於該氧化物半導體層之底面下。
  2. 根據請求項1之半導體裝置，其中該氧化物半導體層是島狀氧化物半導體層。
  3. 根據請求項1之半導體裝置，其中該氧化物半導體層包括銦。
  4. 根據請求項1之半導體裝置，
    其中該第一氧化物半導體層包括In-M-Zn氧化物，以及
    其中M是選自由鋁、鎵、釔、及錫所組成之群組。
  5. 一種半導體裝置，其包括：
    電晶體，該電晶體包括：
    第一絕緣體；
    該第一絕緣體上的第一氧化物半導體層；
    該第一氧化物半導體層上的第二氧化物半導體層；
    該第二氧化物半導體層上的第二絕緣體，該第一絕緣體包括開口部；
    閘極電極，該閘極電極之第一部分被設置在該開口部中；
    位於該第二氧化物半導體層與該閘極電極之間的閘極絕緣體；
    其中，該第一絕緣體包含與該第一氧化物半導體層重疊之第一區以及不與該第一氧化物半導體層重疊之第二區；
    其中，該第一絕緣體之該第一區的厚度比該第一絕緣體之該第二區的厚度更大；
    其中，在與該電晶體的通道寬度方向平行的剖面中，該閘極電極之第二部分不與該第一氧化物半導體層以及該第二氧化物半導體層重疊；以及
    其中，在與該電晶體的該通道寬度方向平行的該剖面 中，該閘極電極之該第二部分之底面位於該第一氧化物半導體層之底面下。
  6. 根據請求項5之半導體裝置，
    其中該第一氧化物半導體層以及該第二氧化物半導體層各包括In-M-Zn氧化物，以及
    其中M是選自由鋁、鎵、釔、及錫所組成之群組。
  7. 一種半導體裝置，其包括：
    電晶體，該電晶體包括：
    第一絕緣體；
    該第一絕緣體上的第一氧化物半導體層；
    該第一氧化物半導體層上的第二氧化物半導體層；
    該第二氧化物半導體層上的第二絕緣體，該第二絕緣體包括開口部；
    閘極電極，該閘極電極之第一部分被設置在該開口部中；
    位於該第二氧化物半導體層與該閘極電極之間的閘極絕緣體；以及
    位於該第二氧化物半導體層與該閘極絕緣體之間的第三氧化物半導體層；
    其中，該第一絕緣體包含與該第一氧化物半導體層重疊之第一區以及不與該第一氧化物半導體層重疊之第二區；
    其中，該第一絕緣體之該第一區的厚度比該第一絕緣體之該第二區的厚度更大；
    其中，在與該電晶體的通道寬度方向平行的剖面中，該閘極電極之第二部分不與該第一氧化物半導體層以及該第二氧化物半導體層重疊；以及
    其中，在與該電晶體的該通道寬度方向平行的該剖面中，該閘極電極之該第二部分之底面位於該第一氧化物半導體層之底面下。
  8. 根據請求項5或7之半導體裝置，其中該第一氧化物半導體層是島狀氧化物半導體層。
  9. 根據請求項5或7之半導體裝置，其中該第一氧化物半導體層包括銦。
  10. 根據請求項7之半導體裝置，
    其中該第一氧化物半導體層、該第二氧化物半導體層、以及該第三氧化物半導體層各包括In-M-Zn氧化物，以及
    其中M是選自由鋁、鎵、釔、及錫所組成之群組。
TW111132764A 2014-03-28 2015-03-18 電晶體和半導體裝置 TWI823543B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014069534 2014-03-28
JP2014-069534 2014-03-28

Publications (2)

Publication Number Publication Date
TW202301693A true TW202301693A (zh) 2023-01-01
TWI823543B TWI823543B (zh) 2023-11-21

Family

ID=54191548

Family Applications (6)

Application Number Title Priority Date Filing Date
TW108145364A TWI733271B (zh) 2014-03-28 2015-03-18 電晶體和半導體裝置
TW110123203A TWI776563B (zh) 2014-03-28 2015-03-18 電晶體和半導體裝置
TW104108652A TWI650868B (zh) 2014-03-28 2015-03-18 電晶體和半導體裝置
TW111132764A TWI823543B (zh) 2014-03-28 2015-03-18 電晶體和半導體裝置
TW112139837A TW202408018A (zh) 2014-03-28 2015-03-18 電晶體和半導體裝置
TW107141201A TWI683441B (zh) 2014-03-28 2015-03-18 電晶體和半導體裝置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW108145364A TWI733271B (zh) 2014-03-28 2015-03-18 電晶體和半導體裝置
TW110123203A TWI776563B (zh) 2014-03-28 2015-03-18 電晶體和半導體裝置
TW104108652A TWI650868B (zh) 2014-03-28 2015-03-18 電晶體和半導體裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW112139837A TW202408018A (zh) 2014-03-28 2015-03-18 電晶體和半導體裝置
TW107141201A TWI683441B (zh) 2014-03-28 2015-03-18 電晶體和半導體裝置

Country Status (6)

Country Link
US (7) US9947801B2 (zh)
JP (4) JP2015195380A (zh)
KR (2) KR102400212B1 (zh)
CN (2) CN106165106B (zh)
TW (6) TWI733271B (zh)
WO (1) WO2015145292A1 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160132982A (ko) 2014-03-18 2016-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
CN106165106B (zh) * 2014-03-28 2020-09-15 株式会社半导体能源研究所 晶体管以及半导体装置
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI663733B (zh) * 2014-06-18 2019-06-21 日商半導體能源研究所股份有限公司 電晶體及半導體裝置
WO2016042433A1 (en) 2014-09-19 2016-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9812587B2 (en) 2015-01-26 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN112768511A (zh) 2015-02-06 2021-05-07 株式会社半导体能源研究所 半导体装置及其制造方法
US9660100B2 (en) 2015-02-06 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2016154225A (ja) 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9991394B2 (en) 2015-02-20 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US10403646B2 (en) 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI718125B (zh) 2015-03-03 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6736321B2 (ja) 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP6705810B2 (ja) * 2015-04-13 2020-06-03 株式会社半導体エネルギー研究所 半導体装置
CN107710392B (zh) * 2015-04-13 2021-09-03 株式会社半导体能源研究所 半导体装置及其制造方法
WO2016189425A1 (ja) * 2015-05-28 2016-12-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE112016002769T5 (de) 2015-06-19 2018-03-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren dafür und elektronisches Gerät
US10181531B2 (en) 2015-07-08 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor having low parasitic capacitance
US11189736B2 (en) 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9825177B2 (en) 2015-07-30 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a semiconductor device using multiple etching mask
SG10201608814YA (en) 2015-10-29 2017-05-30 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the semiconductor device
TW202236685A (zh) * 2015-10-30 2022-09-16 日商半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法
JP6887243B2 (ja) * 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
KR20180095836A (ko) 2015-12-18 2018-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함한 표시 장치
JP6839986B2 (ja) * 2016-01-20 2021-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20170096956A (ko) * 2016-02-17 2017-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기
US10644140B2 (en) * 2016-06-30 2020-05-05 Intel Corporation Integrated circuit die having back-end-of-line transistors
KR102638779B1 (ko) * 2017-01-03 2024-02-22 삼성전자주식회사 이미지 센서
WO2018178806A1 (ja) * 2017-03-31 2018-10-04 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
KR20190142344A (ko) * 2017-04-28 2019-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US11380797B2 (en) * 2017-06-20 2022-07-05 Intel Corporation Thin film core-shell fin and nanowire transistors
US11152513B2 (en) * 2017-09-05 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11923371B2 (en) * 2017-09-29 2024-03-05 Intel Corporation Voltage regulator circuit including one or more thin-film transistors
JP7202319B2 (ja) * 2018-01-25 2023-01-11 株式会社半導体エネルギー研究所 半導体材料、および半導体装置
KR102662909B1 (ko) * 2018-01-25 2024-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2019166914A1 (ja) * 2018-02-28 2019-09-06 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11387343B2 (en) * 2018-03-06 2022-07-12 Semiconductor Energy Laboratory Co., Ltd. Stack and semiconductor device
JP7245230B2 (ja) 2018-03-29 2023-03-23 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11552111B2 (en) 2018-04-20 2023-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20210081365A (ko) * 2018-10-26 2021-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US11061315B2 (en) * 2018-11-15 2021-07-13 Globalfoundries U.S. Inc. Hybrid optical and EUV lithography
US10978563B2 (en) 2018-12-21 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11107929B2 (en) 2018-12-21 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11588037B2 (en) * 2019-03-01 2023-02-21 Intel Corporation Planar transistors with wrap-around gates and wrap-around source and drain contacts
WO2021144666A1 (ja) * 2020-01-16 2021-07-22 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Family Cites Families (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0897163A (ja) 1994-07-28 1996-04-12 Hitachi Ltd 半導体ウエハの製造方法、半導体ウエハ、半導体集積回路装置の製造方法および半導体集積回路装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US5736435A (en) 1995-07-03 1998-04-07 Motorola, Inc. Process for fabricating a fully self-aligned soi mosfet
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6291278B1 (en) 1999-05-03 2001-09-18 Advanced Micro Devices, Inc. Method of forming transistors with self aligned damascene gate contact
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6982460B1 (en) 2000-07-07 2006-01-03 International Business Machines Corporation Self-aligned gate MOSFET with separate gates
JP4058751B2 (ja) * 2000-06-20 2008-03-12 日本電気株式会社 電界効果型トランジスタの製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002198529A (ja) 2000-10-18 2002-07-12 Hitachi Ltd 半導体装置およびその製造方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US6660598B2 (en) 2002-02-26 2003-12-09 International Business Machines Corporation Method of forming a fully-depleted SOI ( silicon-on-insulator) MOSFET having a thinned channel region
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6673683B1 (en) 2002-11-07 2004-01-06 Taiwan Semiconductor Manufacturing Co., Ltd Damascene gate electrode method for fabricating field effect transistor (FET) device with ion implanted lightly doped extension regions
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004356472A (ja) 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置及びその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP2005285818A (ja) * 2004-03-26 2005-10-13 Toshiba Corp 半導体装置およびその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100641068B1 (ko) 2005-01-21 2006-11-06 삼성전자주식회사 듀얼 다마신 채널 구조물과 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100805124B1 (ko) * 2007-03-05 2008-02-21 삼성에스디아이 주식회사 표시 장치의 제조 방법 및 표시 장치
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5542297B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100852212B1 (ko) * 2007-06-12 2008-08-13 삼성전자주식회사 반도체 소자 및 이를 형성하는 방법
CN101821797A (zh) * 2007-10-19 2010-09-01 株式会社半导体能源研究所 显示器件及其驱动方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101967480B1 (ko) 2009-07-31 2019-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011065243A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
US8134209B2 (en) 2009-12-17 2012-03-13 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
KR101301463B1 (ko) * 2009-12-25 2013-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제작하기 위한 방법
KR20190038687A (ko) 2010-02-05 2019-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
WO2012014786A1 (en) 2010-07-30 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semicondcutor device and manufacturing method thereof
TWI562285B (en) 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
CN103069717B (zh) 2010-08-06 2018-01-30 株式会社半导体能源研究所 半导体集成电路
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
JP5993141B2 (ja) 2010-12-28 2016-09-14 株式会社半導体エネルギー研究所 記憶装置
TWI602303B (zh) 2011-01-26 2017-10-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI570920B (zh) 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103348464B (zh) 2011-01-26 2016-01-13 株式会社半导体能源研究所 半导体装置及其制造方法
WO2012102182A1 (en) 2011-01-26 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9431400B2 (en) 2011-02-08 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for manufacturing the same
US9691772B2 (en) 2011-03-03 2017-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including memory cell which includes transistor and capacitor
JP5898527B2 (ja) 2011-03-04 2016-04-06 株式会社半導体エネルギー研究所 半導体装置
US8772849B2 (en) 2011-03-10 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP5933300B2 (ja) 2011-03-16 2016-06-08 株式会社半導体エネルギー研究所 半導体装置
JP6019599B2 (ja) * 2011-03-31 2016-11-02 ソニー株式会社 半導体装置、および、その製造方法
US8686486B2 (en) 2011-03-31 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Memory device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8785923B2 (en) 2011-04-29 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
US9490241B2 (en) 2011-07-08 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a first inverter and a second inverter
US8946812B2 (en) 2011-07-21 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8956929B2 (en) * 2011-11-30 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI569446B (zh) 2011-12-23 2017-02-01 半導體能源研究所股份有限公司 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置
US9006024B2 (en) * 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9048323B2 (en) * 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6016455B2 (ja) * 2012-05-23 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
US9048265B2 (en) * 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102099445B1 (ko) * 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6224931B2 (ja) * 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9647125B2 (en) 2013-05-20 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9343579B2 (en) 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102358739B1 (ko) * 2013-05-20 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN106165106B (zh) * 2014-03-28 2020-09-15 株式会社半导体能源研究所 晶体管以及半导体装置
US9461179B2 (en) * 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
US9954112B2 (en) * 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR102400212B1 (ko) 2022-05-23
US20150280013A1 (en) 2015-10-01
US20180233601A1 (en) 2018-08-16
TW202408018A (zh) 2024-02-16
TW201921695A (zh) 2019-06-01
JP2021180315A (ja) 2021-11-18
JP2023054183A (ja) 2023-04-13
US20190214505A1 (en) 2019-07-11
WO2015145292A1 (en) 2015-10-01
TW202139472A (zh) 2021-10-16
CN106165106A (zh) 2016-11-23
TWI733271B (zh) 2021-07-11
US20200185536A1 (en) 2020-06-11
KR20210144957A (ko) 2021-11-30
TWI823543B (zh) 2023-11-21
US20210057584A1 (en) 2021-02-25
KR20160138131A (ko) 2016-12-02
TW202017190A (zh) 2020-05-01
US20220069136A1 (en) 2022-03-03
US10236392B2 (en) 2019-03-19
TWI683441B (zh) 2020-01-21
KR102332469B1 (ko) 2021-11-30
US20230197859A1 (en) 2023-06-22
JP2015195380A (ja) 2015-11-05
CN106165106B (zh) 2020-09-15
US9947801B2 (en) 2018-04-17
TWI650868B (zh) 2019-02-11
TW201543689A (zh) 2015-11-16
CN111048509A (zh) 2020-04-21
JP7482276B2 (ja) 2024-05-13
CN111048509B (zh) 2023-12-01
US11581440B2 (en) 2023-02-14
US11177392B2 (en) 2021-11-16
US10566460B2 (en) 2020-02-18
US11888073B2 (en) 2024-01-30
JP2020047950A (ja) 2020-03-26
TWI776563B (zh) 2022-09-01
US10833203B2 (en) 2020-11-10

Similar Documents

Publication Publication Date Title
JP7482276B2 (ja) 半導体装置
JP7112539B2 (ja) 半導体装置
JP6651303B2 (ja) 半導体装置の作製方法
JP6711562B2 (ja) 半導体装置
JP2023112034A (ja) 半導体装置
JP2023171883A (ja) 半導体装置