TW202201684A - 高連結性裝置堆疊 - Google Patents

高連結性裝置堆疊 Download PDF

Info

Publication number
TW202201684A
TW202201684A TW110108250A TW110108250A TW202201684A TW 202201684 A TW202201684 A TW 202201684A TW 110108250 A TW110108250 A TW 110108250A TW 110108250 A TW110108250 A TW 110108250A TW 202201684 A TW202201684 A TW 202201684A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
frame
pcb
diameter
electrical distribution
Prior art date
Application number
TW110108250A
Other languages
English (en)
Inventor
寇迪斯 勒施基斯
翰文 陳
史帝文 維哈佛貝可
朴起伯
圭一 曹
傑佛瑞Ｌ 法蘭克林
類維生
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202201684A publication Critical patent/TW202201684A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公開內容大致上涉及堆疊的小型化電子裝置及其形成方法。更具體地，本文描述的實施例涉及半導體裝置間隔件及其形成方法。本文描述的半導體裝置間隔件可以用於形成堆疊的半導體封裝元件、堆疊的PCB元件等等。

Description

高連結性裝置堆疊
本公開內容的實施例大致上涉及堆疊的小型化電子裝置及其形成方法。更具體地，本文描述的實施例涉及PCB和封裝間隔件及其形成方法。
由於對具有減小的佔地面積的小型化電子裝置的不斷增長的需求，電子裝置已發展成複雜的2.5D和3D堆疊裝置。堆疊的電子裝置設計的發展已經帶來較大的電路密度，以力求提高速度和處理能力，並且還對用於製造此類電子裝置的材料、部件和製程提出對應需求。
常規上，已將小型化電子裝置的部件與設置在各個裝置部件之間的間隔件垂直堆疊，以在這些部件之間提供物理分隔。這些間隔件通常由模製化合物（例如，環氧樹脂模製化合物、具有環氧樹脂黏合劑的FR-4和FR-5級織造纖維玻璃布等等）形成，並且經由機械製程圖案化以實現裝置部件的電連結性。然而，用於模製化合物的材料以及間隔件的圖案化製程具有阻礙電子裝置縮放和整體裝置效能的若干限制。
特別地，由於當前模製化合物材料的熱性質，在裝置部件與相鄰間隔件之間可能發生熱膨脹係數（CTE）失配，因此需要具有較大間隔的較大焊料凸塊（solder bump）以減輕由CTE失配引起的裝置部件或間隔件的任何翹曲。此外，這些模製化合物材料的固有性質還導致難以在間隔件中將精細（例如，小於50 μm）特徵圖案化，這被機械結構化製程本身的解析度限制所放大。由此，使用常規的模製化合物材料的間隔件可能在製造具有減小的佔地面積的堆疊的小型化電子裝置中產生瓶頸。
由此，本領域中需要用於堆疊的小型化電子裝置的改善的間隔件和結構及其形成方法。
本公開內容大致上涉及堆疊的小型化電子裝置及其形成方法。更具體地，本文描述的實施例涉及半導體裝置間隔件及其形成方法。
在一個實施例中，提供了一種半導體裝置間隔件。半導體裝置間隔件包括：框，所述框具有與第二表面相對的第一表面；框材料，所述框材料包括具有球形陶瓷填料的聚合物基介電材料；以及通孔，所述通孔包括限定穿過框從第一表面延伸到第二表面的開口的通孔表面。通孔具有在約10 μm與約150 μm之間的直徑。電互連進一步在通孔內設置在通孔表面上。
在一個實施例中，提供了一種半導體裝置元件。半導體裝置元件包括具有第一玻璃纖維增強的環氧樹脂材料的第一印刷電路板（PCB）和形成在第一玻璃纖維增強的環氧樹脂材料上的第一電分佈層。半導體裝置元件進一步包括具有第二玻璃纖維增強的環氧樹脂材料的第二PCB和形成在第二玻璃纖維增強的環氧樹脂材料上的第二電分佈層。半導體裝置元件還包括插置在第一PCB與第二PCB之間以促成在第一PCB與第二PCB之間的物理空間的裝置間隔件。裝置間隔件包括：框，所述框具有與第二表面相對的第一表面；框材料，所述框材料包括具有球形陶瓷填料的聚合物基介電材料；以及通孔，所述通孔包括限定穿過框從第一表面延伸到第二表面的開口的通孔表面。通孔具有在約10 μm與約150 μm之間的直徑。電互連進一步在通孔內設置在通孔表面上，以形成在第一電分佈層和第二電分佈層的至少一部分之間延伸的導電路徑的至少部分。
在一個實施例中，提供了一種半導體裝置元件。半導體裝置元件包括具有第一玻璃纖維增強的環氧樹脂材料的印刷電路板（PCB）和形成在第一玻璃纖維增強的環氧樹脂材料上的第一電分佈層。半導體裝置元件進一步包括具有厚度小於約1000 μm的矽固化結構的矽基板和形成在矽芯部結構上的第二電分佈層。半導體裝置元件還包括插置在PCB與矽基板之間以促成在PCB與矽基板之間的物理空間的裝置間隔件。裝置間隔件包括：框，所述框具有與第二表面相對的第一表面並且厚度在約400 μm與約1600 μm之間；框材料，所述框材料包括具有球形陶瓷填料的聚合物基介電材料；以及通孔，所述通孔包括限定穿過框從第一表面延伸到第二表面的開口的通孔表面。框的厚度基本上類似於物理空間的高度，並且通孔具有在約10 μm與約150 μm之間的直徑。電互連進一步在通孔內設置在通孔表面上，以形成在第一電分佈層和第二電分佈層的至少一部分之間延伸的導電路徑的至少部分。裝置間隔件的面積相對於PCB或矽基板的表面的面積的比率在約0.15與約0.85之間。
本公開內容大致上涉及堆疊的小型化電子裝置及其形成方法。更具體地，本文描述的實施例涉及半導體裝置間隔件及其形成方法。本文描述的半導體裝置間隔件可以用於形成堆疊的半導體封裝元件、堆疊的PCB元件等等。
本文公開的堆疊的半導體裝置和半導體裝置間隔件旨在替代使用由模製化合物材料（例如，環氧樹脂模製化合物、具有環氧樹脂黏合劑的FR-4和FR-5級織造纖維玻璃布等等）製造的間隔件的更常規的半導體PCB和封裝元件。通常，堆疊的PCB和封裝元件的可縮放性部分地受到用於形成這些間隔件的模製化合物材料的固有性質的限制。例如，這些材料的剛性導致難以在間隔件中圖案化精細（例如，微米級）特徵以用於堆疊的元件內的各個裝置部件的互連。此外，由於當前使用的模製化合物材料的熱性質，在間隔件與鄰近間隔件設置的任何裝置部件之間可能發生熱膨脹係數（CTE）失配。由此，當前的PCB和封裝元件需要具有較大間隔的較大焊料凸塊以減輕由CTE失配引起的任何翹曲的影響。因此，常規的半導體PCB和封裝組件由導致降低的總電力和效率的低的貫通結構電頻寬來表徵。本文公開的方法和設備提供克服與上文描述的常規PCB和封裝元件相關聯的許多缺點的半導體裝置間隔件。
圖1A至圖1C、圖2A和圖2B示出根據一些實施例的半導體裝置間隔件100的橫截面圖。半導體裝置間隔件100可以用於半導體裝置和安裝到半導體裝置的部件的物理分隔、結構支撐和電互連。半導體裝置間隔件100還可以用於堆疊半導體封裝基板，因此實現小電子產品中的經濟空間利用和/或多個封裝基板之間的增強的I/O連接和頻寬。半導體裝置間隔件100還使不同的交交互操作部分之間的跡線長度最小化，以縮短在基板之間的互連的佈線。
半導體裝置間隔件100通常包括框102，框102具有穿過框102形成的一個或多個孔或通孔103。在一個實施例中，框102由聚合物基介電材料形成。例如，框102由可流動的堆積材料形成。在進一步實施例中，框102由環氧樹脂材料形成，環氧樹脂材料具有陶瓷填料130（在圖1C中示出），諸如二氧化矽（SiO2 ）顆粒。可以用於形成框102的陶瓷填料130的其他示例包括氮化鋁（AlN）、氧化鋁（Al2 O3 ）、碳化矽（SiC）、氮化矽（Si3 N4 ）、Sr2 Ce2 Ti5 O16 、矽酸鋯（ZrSiO4 ）、矽灰石（CaSiO3 ）、氧化鈹（BeO）、二氧化鈰（CeO2 ）、氮化硼（BN）、鈣銅鈦氧化物(CaCu3 Ti4 O12 )、氧化鎂（MgO）、二氧化鈦（TiO2 ）、氧化鋅（ZnO）等等。
如圖1C中的框102的放大橫截面圖所描繪，陶瓷填料130在形狀或形態上通常為球形。如本文所使用的，術語「球形」是指任何圓形、橢圓形、或球形形狀。例如，在一些實施例中，陶瓷填料130可以具有橢圓形狀、長橢圓形狀、或其他類似的圓形形狀。然而，還設想了其他形態。在一些示例中，用於形成框102的陶瓷填料130包括直徑範圍在約40 nm與約150 nm之間、諸如在約80 nm與約100 nm之間的顆粒。例如，陶瓷填料130包括直徑範圍在約200 nm與約800 nm之間、諸如在約300 nm與約600 nm之間的顆粒。在一些示例中，陶瓷填料130包括具有基本上均勻的直徑的顆粒。在其他示例中，陶瓷填料130包括直徑不同的顆粒。陶瓷填料130的顆粒具有在約0.02與約0.99之間的裝填密度（例如，由陶瓷填料130的體積構成的框102的固體體積的分數），諸如在約0.1與約0.98之間的裝填密度。例如，框102中的陶瓷填料130可以具有在約0.2與約0.96之間的裝填密度，諸如在約0.5與約0.95之間的裝填密度。
框102可以具有任何期望的形態和尺寸。在一些實施例中，框102具有多邊形形態。例如，框102具有基本上矩形的形狀，其中橫向尺寸在約5 mm與約100 mm之間，諸如在約10 mm與約80 mm之間，例如在約15 mm與約50 mm之間。通常，框102的厚度T0 在約45 μm與約5000 μm之間，諸如厚度T0 在約100 μm與約3000 μm之間。例如，框102的厚度T0 在約200 μm與約2000 μm之間，諸如厚度T0 在約400 μm與約1600 μm之間。
在一些實施例中，框102由聚合物基介電材料的一個或多個層110形成，所述一個或多個層被層壓和固化在一起以形成框102的單個整體主體（例如，塊）。例如，框102由堆疊的單獨層110a-c形成，單獨層110a-c被層壓和固化在一起以形成單個整體主體。在這樣的示例中，框102的厚度T0 是單獨層110a的厚度TA 、單獨層110b的厚度TB 和單獨層110c的厚度TC 的總和。用於框102的每個單獨層110a-110c的厚度TA-B 在約10 μm與約150 μm之間，諸如在約25 μm與約125 μm之間，例如在約50 μm與約100 μm之間。
在框102中形成孔或通孔103（下文稱為「通孔」），以使導電互連104能夠穿過框102佈線。例如，通孔103從框102的第一表面105延伸到相對的第二表面107。通常，一個或多個通孔103基本上是圓柱形的。然而，也設想了用於通孔103的其他合適的形態。通孔103可以形成為穿過框102的單個的且隔離的通孔103，或者形成為一個或多個分組或陣列。在一個實施例中，通孔103的最小跨距P0 小於約1200 μm，諸如最小間距P0 在約50 μm與約1000 μm之間，諸如在約100 μm與約800 μm之間。例如，最小間距P0 在約150 μm與約600 μm之間。為了清楚起見，「間距」是指相鄰通孔103的中心之間的距離。
在圖1A所描繪的實施例中，一個或多個通孔103中的每一個通孔103具有穿過框102的基本上均勻的直徑。例如，一個或多個通孔103中的每一個通孔103具有自始至終（throughout）小於約500 μm的均勻直徑Vl ，諸如自始至終在約10 μm與約200 μm之間的均勻直徑Vl 。在進一步示例中，通孔103中的每一個通孔103具有自始至終在約10 μm與約180 μm之間的均勻直徑Vl ，諸如自始至終在約10 μm與約150 μm之間的均勻直徑Vl 。
或者，在圖1B所描繪的實施例中，一個或多個通孔103中的每一個通孔103具有穿過框102的漸縮直徑。例如，一個或多個通孔中的每一個通孔103在第一表面105處具有第一直徑V1A ，第一直徑V1A 在第二表面107處加寬或擴大到第二直徑V1B 。因此，可以說每個通孔103從直徑V1B 漸縮到直徑V1A 。在一個示例中，直徑V1B 小於約500 μm，諸如在約10 μm與約200 μm之間，諸如在約10 μm與約180 μm之間，諸如在約10 μm與約150 μm之間。在一個示例中，直徑V1A 小於約400 μm，諸如在約10 μm與約130 μm之間，諸如在約10 μm與約120 μm之間，諸如在約10 μm與約100 μm之間。
通孔103提供通道，穿過所述通道在半導體裝置間隔件100中形成一個或多個電互連104。在一個實施例中，通孔103和電互連104形成為穿過半導體裝置間隔件100的整個厚度T0 （即，從半導體裝置間隔件100的第一表面105到第二表面107）。例如，電互連104具有縱向長度L，縱向長度L對應於在約45 μm與約5000 μm之間的半導體裝置間隔件100的厚度T0 ，諸如縱向長度L在約100 μm與約3000 μm之間。在一個示例中，電互連144的縱向長度L在約200 μm與約2000 μm之間，諸如縱向長度L在約400 μm與約1600 μm之間。在另一實施例中，通孔103和/或電互連104僅穿過半導體裝置間隔件100的厚度T0 的一部分形成。在進一步實施例中，電互連104從半導體裝置間隔件100的一個或多個表面（諸如圖1A和圖1B所描繪的表面105、107）突出。電互連104由在微電子裝置、積體電路、電路板等等領域中使用的任何導電材料形成。例如，電互連104由諸如銅、鋁、金、鎳、銀、鈀、錫等等的金屬材料形成。
在圖1A至圖2B所描繪的實施例中，電互連104填充通孔103。然而，在一些實施例中，電互連104僅襯覆在通孔103的側壁113的表面，並且不充分填充（例如，完全佔據）通孔103。因此，互連104可以具有穿過互連104的中空芯部。
此外，在圖1A和圖1B中，電互連104的直徑等於電互連104所形成在的通孔103的直徑。在進一步實施例中，諸如圖2A和圖2B所描繪，半導體裝置間隔件100進一步包括形成在半導體裝置間隔件100上的黏附層112和/或種晶層114，以用於電互連104的電隔離。在一個實施例中，黏附層112在與電互連104相鄰的半導體裝置間隔件100的表面（包括通孔103的側壁113）上形成。因此，如圖2A和圖2B所描繪，電互連104的直徑小於電互連104所形成在的通孔103的直徑。例如，在圖2A中，電互連的均勻直徑V2 小於通孔103的直徑Vl 。在圖2B中，電互連的第一直徑V2A 小於直徑VlA ，直徑VlA 漸縮至比直徑VlB 更小的第二直徑V2B 。
黏附層112由任何合適的材料形成，包括但不限於鈦、氮化鈦、鉭、氮化鉭、錳、氧化錳、鉬、氧化鈷、氮化鈷、氮化矽等等。在一個實施例中，黏附層112的厚度在約10 nm與約300 nm之間，諸如在約50 nm與約150 nm之間。例如，黏附層112的厚度在約75 nm與約125 nm之間，諸如約100 nm。
可選的種晶層114包括導電材料，包括但不限於銅、鎢、鋁、銀、金、或任何其他合適的材料或其組合。種晶層114在黏附層112上形成或者直接在通孔103的側壁113上（在框102上）形成。在一個實施例中，種晶層114的厚度在約50 nm與約2000 nm之間，諸如在約100 nm與約1000 nm之間。例如，種晶層112的厚度在約150 nm與約800 nm之間，諸如約500 nm。
圖3A和圖3B示出半導體裝置間隔件100的示意性自頂向下視圖，其中在半導體裝置間隔件100中形成有通孔103的示例性佈置。如上所述，通孔103通常為圓柱形，並且因此在圖3A和圖3B中呈現為圓形。然而，也設想了通孔103的其他形態。圖3A和圖3B進一步描繪在每個通孔103內形成的黏附層112和種晶層114。黏附層112在每個通孔103的側壁113上形成，而種晶層114在黏附層112上形成。然而，在一些實施例中，可以在不使用黏附層112和/或種晶層114的情況下穿過通孔103形成互連104。在其他實施例中，在形成互連104之前，可以在不使用黏附層112的情況下在通孔103的側壁113上形成種晶層114。
通孔103以任何合適的佈置和數量穿過框102形成。如圖3A所描繪，以具有兩列和三行通孔103的線性佈置穿過框102形成六個通孔103，其中每列和每行中的通孔103彼此對準。在每行中對準的相鄰通孔103之間描繪第一間距P1 ，在每列中對準的相鄰通孔103之間描繪第二間距P2 ，並且在跨越兩列的相鄰且對角的通孔103之間描繪第三間距P3 。間距P1 、P2 、或P3 中的至少兩個可以在長度上彼此不同。
圖3B示出也具有兩列和三行通孔103的替代佈置，其中僅對準每列中的通孔103。由此，所有相鄰通孔103之間的間距在長度上基本相同，在圖3B中由間距P1 表示。如上所述，「間距」是指相鄰通孔103的中心之間的距離。雖然描繪了通孔103的兩種佈置，但是圖3A和圖3B僅是示例性的，並且可以在半導體裝置間隔件100的框102中形成任何合適數量和佈置的通孔103。
圖4示出形成半導體裝置間隔件500的代表性方法400的流程圖。方法400具有多個操作402-416。（除了上下文排除可能性的情況之外）方法可以包括在任何已定義的操作之前、在兩個已定義的操作之間、或在所有已定義的操作之後執行的一個或多個附加操作。圖5A至圖5J示意性地示出在圖4中表示的方法400的各個階段處的半導體裝置間隔件500的橫截面圖。由此，為了清楚起見，本文將圖4和圖5A至圖5J一起描述。
方法400於可選操作402和對應的圖5A開始，其中將一個或多個保護膜501從兩個或更多個裝置間隔件前驅物層510a、510b中的每一個裝置間隔件前驅物層移除。前驅物層510a、510b用作形成半導體裝置間隔件500的框102的構建塊，並且因此前驅物層510a、510b由如上文參考框102描述的聚合物基介電材料形成。例如，前驅物層510a、510b由可流動的堆積材料形成。在一個實施例中，前驅物層510a、510b由含陶瓷填料的環氧樹脂（諸如填充有（例如，包含）二氧化矽（SiO2 ）顆粒的環氧樹脂）形成。可以在前驅物層510a、510b中使用的陶瓷填料130的其他示例包括氮化鋁（AlN）、氧化鋁（Al2 O3 ）、碳化矽（SiC）、氮化矽（Si3 N4 ）、Sr2 Ce2 Ti5 O16 、矽酸鋯（ZrSiO4 ）、矽灰石（CaSiO3 ）、氧化鈹（BeO）、二氧化鈰（CeO2 ）、氮化硼（BN）、鈣銅鈦氧化物(CaCu3 Ti4 O12 )、氧化鎂（MgO）、二氧化鈦（TiO2 ）、氧化鋅（ZnO）等等。通常，每個前驅物層510a、510b的厚度TL 小於約150 μm，諸如厚度TL 在約10 μm與約150 μm之間，諸如在約25 μm與約125 μm之間，例如在約50 μm與約100 μm之間。在方法400期間，可以使用任何合適量的前驅物層510a、510b以形成具有任何所需尺寸的半導體裝置間隔件100。
在一些實施例中，每個前驅物層510a、510b耦接到一個或多個保護膜501，一個或多個保護膜保護膜501被配置為在前驅物層510a、510b的處理和存儲期間保護前驅物層510a、510b。因此，在操作402處，從每個前驅物層510a、510b移除一個或多個保護膜501，以暴露每個前驅物層510的一個或多個主表面。如圖5A所描繪，從兩個前驅物層510a、510b中的每一個前驅物層移除單個保護膜501，以暴露前驅物層510a、510b的表面505、507，以用於在操作404處耦接前驅物層510a、510b。
在操作404處，一個或多個前驅物層510在其暴露表面處耦接在一起（例如，彼此抵靠地放置）並層壓。前驅物層510a、510b的表面505、507的耦接和層壓在圖5B和圖5C中描繪。在將前驅物層510a、510b放置在一起之後，如圖5B所示，施加真空壓力以抽出在主表面505、507的耦接期間在主表面505、507之間捕獲的任何空氣。由此，操作404的至少一部分可以在真空層壓機或真空黏合機或用於施加真空壓力的任何其他合適的容器中執行。在一個實施例中，在約10秒與約90秒之間的間隔（例如，時間段）期間，諸如在約30秒與約60秒之間的間隔，諸如約45秒的間隔，將真空壓力斜升到約1 hPa或更低。在達到期望的真空壓力水準之後，真空壓力可以維持達約50秒與300秒之間的間隔，諸如約100秒與200秒之間的間隔。在一個示例中，真空壓力維持在約1 hPa或更低達約150秒的間隔以確保移除前驅物層510之間的任何氣隙。在施加真空壓力期間，溫度維持在約60℃與約100℃之間的範圍內，諸如在約70℃與約90℃之間。例如，在操作404處施加真空壓力期間，溫度維持在約80℃。
在圖5C中，藉由在前驅物層510a、510b的一個或多個外表面上施加壓力來將耦接的前驅物層510a、510b熔合（例如，層壓）在一起。在一個實施例中，當耦接的前驅物層510a、510b被支撐在支撐膜片或壓板（例如，平臺）（未示出）上時，向耦接的前驅物層510a、510b施加單側壓力。例如，當耦接的前驅物層510a、510b由相對側515上的壓板支撐時，可以向耦接的前驅物層510a、510b的單個側面517施加壓力。在其他實施例中，將雙側壓力施加到耦接的前驅物層510a、510b。例如，藉由機械裝置（諸如機械壓力機或臺鉗（vice））或藉由氣動裝置（諸如使用壓縮空氣的氣動裝置）向兩個側面515、517施加壓力。在一些實施例中，在與施加圖5B中描繪的真空的容器相同的容器中執行前驅物層510a、510b的層壓。例如，層壓在真空層壓機或真空黏合機中執行。
在層壓前驅物層510a、510b期間，溫度維持在約50℃與約150℃之間的範圍內，諸如在約75℃與約125℃之間，諸如約100℃。將前驅物層510a、510b暴露於升高的溫度可以軟化前驅物層510a、510b並促進前驅物層510a、510b之間的黏附。在一些實施例中，在層壓期間施加到前驅物層510a、510b的壓力在約0.3 kg/cm2 與約1 kg/cm2 之間，諸如在約0.4 kg/cm2 與約0.8 kg/cm2 之間，諸如約0.5 kg/cm2 或約0.6 kg/cm2 。
在操作404完成之後，可以重複操作402和404以將附加的前驅物層510耦接並熔合到已經熔合的前驅物層510a、510b，或者可以在操作406處將熔合的前驅物層510a、510b暴露於固化製程以形成框502，以準備進一步結構化。例如，一個或多個附加的前驅物層510可以與熔合的前驅物層510a、510b的側面515和/或側面517耦接並熔合，直到獲得期望厚度的前驅物材料（對應於框102的最終厚度）。因此，除了耦接到附加的前驅物層510自身的任何保護膜501之外，將耦接到熔合的前驅物層510a、510b的一個或多個剩餘保護膜501從熔合的前驅物層510a、510b移除，以準備附加的前驅物層510的附接。如圖5D所描繪，從熔合的前驅物層510a、510b的側面517移除單個保護膜501，以準備將第三前驅物層510c耦接到側面517上。
在其他示例中，將保護膜501從熔合的前驅物層510a、510b的每個側面515、517移除，以準備將附加的第三和第四前驅物層（未示出）耦接到熔合的前驅物層510a、510b的側面515、517。因此，從熔合的前驅物層510a、510b移除的保護膜501的數量可以取決於要添加到熔合的前驅物層510a、510b上的附加的前驅物層510的數量。如果不希望將附加的前驅物層510添加到熔合的前驅物層510a、510b並且熔合的前驅物層510a、510b準備好固化，則可以在圖5E中描繪的操作406處使熔合的前驅物層510a、510b暴露於固化製程之前移除耦接到兩個側面515、517的一個或多個保護膜501。
在操作406處，使熔合的前驅物層510a、510b暴露於固化製程，以部分或完全固化（即，藉由化學反應和交聯來硬化）熔合的前驅物層510a、510b的聚合物基介電材料，並形成框502。在一些實施例中，在高溫下執行固化製程以完全固化框502。在進一步實施例中，固化製程在環境（例如，大氣）壓力條件下或附近執行。在固化製程期間，將熔合的前驅物層510a、510b放置在真空烘箱、真空黏合機、真空層壓機或用於施加真空壓力的任何其他合適的容器內的第一壓板520a上。第一壓板520a包括設置在第一壓板520a一側上的防黏層522，防黏層522被配置為在固化期間接觸並支撐熔合的前驅物層510a、510b。防黏層522由具有低粗糙度值的任何合適的不黏材料（諸如特氟龍（Teflon）、PDMS、聚醯亞胺、氟化乙烯丙烯等等）形成。
在將熔合的前驅物層510a、510b放置在第一壓板520a上之後，將真空腔室內的溫度和壓力斜升至約0.001 hPa的第一固化壓力和約110℃的第一固化溫度。例如，將真空腔室內的第一固化壓力斜升至約0.001 hPa與約10 hPa之間，諸如約0.001 hPa與約1 hPa之間。在一個示例中，真空腔室內的第一固化溫度斜升至約60℃與約110℃之間，諸如約100℃與約110℃之間。真空腔室內的溫度和/或壓力的斜升可以在約15分鐘與約45分鐘之間的間隔內執行，諸如在約20分鐘與約40分鐘之間的間隔。在一個示例中，在第一壓板520a上放置熔合的前驅物層510a、510b後，在約30分鐘的間隔內斜升溫度和/或壓力。
當在真空腔室內達到期望的第一固化溫度和/或第一固化壓力之後，將第二壓板520b壓靠在熔合的前驅物層510a、510b的與第一壓板520a相對的一側，以將熔合的前驅物層510a、510b夾持或固定在適當位置。類似於第一壓板520a，第二壓板520b還包括設置在第二壓板520b一側上的防黏層522，防黏層522被配置為接觸熔合的前驅物層510a、510b。一旦將熔合的前驅物層510a、510b固定在兩個壓板520a、520b之間，就將熔合的前驅物層510a、510b在第一固化溫度和第一固化壓力下保持在適當位置達約45分鐘與約75分鐘之間的間隔。例如，可在約110℃的溫度和約0.01 MPa的壓力下將熔合的前驅物層510a、510b保持在兩個壓板520a、520b之間達約60分鐘的時間段。
在一些實施例中，在第一固化溫度和第一固化壓力下將熔合的前驅物層510a、510b保持在兩個壓板520a、520b之間達期望的時間量之後，第一固化溫度再次被斜升至第二固化溫度，同時維持第一固化壓力。例如，第一固化溫度再次被斜升至約150℃與約180℃之間，諸如約170℃與約180℃之間的第二固化溫度。在一個示例中，第二固化溫度為約180℃。然後可以在第二固化溫度和第一固化壓力下將熔合的前驅物層510a、510b保持在兩個壓板520a、520b之間達約15分鐘與約45分鐘之間，諸如20分鐘與約40分鐘之間，諸如約30分鐘的間隔。在將熔合的前驅物層510a、510b暴露於第二固化溫度之後，可以完成固化製程，並且將固化的框502冷卻並從壓板520a、520b移除。
在操作408和圖5F，將固化的框502暴露於雷射燒蝕製程（例如，直接雷射圖案化）以在固化的框502中形成一個或多個通孔503。可以使用任何合適的雷射燒蝕系統來形成一個或多個通孔503。在一些示例中，雷射燒蝕系統使用紅外（IR）雷射源。在一些示例中，雷射源是納秒或皮秒紫外（UV）雷射。在其他示例中，雷射是飛秒UV雷射。在又其他示例中，雷射源是飛秒綠色雷射。
雷射燒蝕系統的雷射源產生用於對框502進行圖案化的連續或脈衝雷射光束。例如，雷射源產生具有在5 kHz與1000 kHz之間，諸如在10 kHz與約200 kHz之間，諸如在15 kHz與約100 kHz之間的頻率的脈衝雷射光束。在一個實施例中，雷射源被配置為以約10瓦與約100瓦之間的輸出電力以約200 nm與約1200 nm之間的波長以及約10 ns與約5000 ns之間的脈衝持續時間遞送脈衝雷射光束。在一個實施例中，雷射源被配置成以波動的時間間隔遞送脈衝雷射光束。例如，雷射源遞送具有在約1個脈衝與約20個脈衝之間的時間延遲的一輪或多輪脈衝。脈衝定時波動可以減少雷射光束對框502中通孔503和任何其他特徵的形成的總體熱影響。通常，雷射源被配置為在框502中形成任何期望圖案的通孔503，諸如單獨通孔503或通孔503的陣列。
在一些實施例中，通孔503形成為在通孔503的整個長度上（例如，在框502的第一表面424與第二表面527之間）具有基本上均勻的直徑。可以藉由首先用由雷射源產生的雷射光束在框502中穿孔/鑽孔，然後相對於每個通孔503的中心軸線以螺旋（例如，圓形、螺旋形）運動移動雷射光束來形成均勻直徑的通孔503。還可以使用運動系統使雷射光束成角度以形成均勻通孔503。在其他實施例中，通孔503形成為在通孔503的整個長度上具有漸縮直徑。通孔503的漸縮可以藉由使用上述相同的方法、或者藉由在框502中的單個位置處連續地脈衝由雷射源產生的雷射光束來形成。
在形成通孔503之後，將固化且圖案化的框502暴露於去汙（de-smear）製程。在去汙製程期間，在形成通孔503期間由雷射燒蝕引起的任何不想要的殘留物和/或碎屑被從中移除。去汙製程因此清潔通孔503以用於隨後的金屬化。在一個實施例中，去汙製程是濕法去汙製程。任何合適的溶劑、蝕刻劑、和/或其組合用於濕法去汙製程。在一個示例中，甲醇用作溶劑，且氯化銅(II)二水合物(CuCl2 ·H2 O)用作蝕刻劑。取決於殘留物厚度，將框502暴露於濕法去汙製程的持續時間是變化的。在另一個實施例中，去汙製程是乾法去汙製程。例如，去汙製程是使用O2 /CF4 混合氣體的電漿去汙製程。電漿去汙製程可以包括藉由施加約700 W的電力並使O2 :CF4 在約60秒與約120秒之間的時間段內以約10:1（例如，100:10 sccm）的比率流動來產生電漿。在進一步實施例中，去汙製程是濕法製程和乾法製程的組合。
在去汙製程之後，框502準備好在框502中形成導電互連。在可選的操作410和對應的圖5G，黏附層512和/或種晶層514在框502上形成。黏附層512在框502的期望表面（諸如表面525、527以及通孔503的側壁513）上形成，以幫助促進黏附並阻止隨後形成的種晶層514和電互連504的擴散。因此，在一個實施例中，黏附層512用作黏附層；在另一個實施例中，黏附層512用作阻擋層。然而，在兩個實施例中，黏附層512將被描述為「黏附層」。
在一個實施例中，黏附層512由鈦、氮化鈦、鉭、氮化鉭、錳、氧化錳、鉬、氧化鈷、氮化鈷、氮化矽、或任何其他合適的材料或其組合形成。在一個實施例中，黏附層512的厚度在約10 nm與約300 nm之間，諸如在約50 nm與約150 nm之間。例如，黏附層512的厚度在約75 nm與約125 nm之間，諸如約100 nm。黏附層512藉由任何合適的沉積製程形成，包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、電漿增強CVD（PECVD）、原子層沉積（ALD）等等。
種晶層514可以在黏附層512上形成或直接在框502上形成（例如，在不形成黏附層512的情況下）。在一些實施例中，種晶層514在框502的所有表面上形成，而黏附層512僅在框502的期望表面或期望表面部分上形成。例如，黏附層512在表面525、527上形成而不在通孔503的側壁513上形成，而種晶層514在表面525、527以及通孔503的側壁513上形成。種晶層514由諸如銅、鎢、鋁、銀、金、或任何其他合適的材料或其組合的導電材料形成。在一個實施例中，種晶層514的厚度在約0.05 µm與約0.5 µm之間，諸如厚度在約0.1 µm與約0.3 µm之間。例如，種晶層514的厚度在約0.15 µm與約0.25 µm之間，諸如約0.2 µm。在一個實施例中，種晶層514的厚度在約0.1 µm與約1.5 µm之間。
類似於黏附層512，種晶層514藉由任何合適的沉積製程（諸如CVD、PVD、PECVD、ALD乾法製程、濕法化學鍍製程等等）形成。在一個實施例中，銅種晶層514在框502上的鉬黏附層512上形成。鉬黏附層和銅種晶層組合使得能夠改善與框502的表面的黏附並且減少在後續種晶層蝕刻製程期間導電互連線的底切。
在操作412處，對應於圖5H，在框502的表面525、527之上施加旋塗/噴塗或乾抗蝕劑膜550（諸如光抗蝕劑），並隨後進行圖案化。在一個實施例中，經由選擇性暴露於UV輻射來圖案化抗蝕劑膜550。在一個實施例中，在形成抗蝕劑膜550之前將黏附促進劑（未示出）施加到框502。黏附促進劑藉由產生用於抗蝕劑膜550的介面黏合層並且藉由從框502的表面移除任何濕氣來改善抗蝕劑膜550與框502的黏附。在一些實施例中，黏附促進劑由雙（三甲基甲矽烷基）胺或六甲基二矽烷（HMDS）和丙二醇單甲醚乙酸酯（PGMEA）形成。
在施加抗蝕劑膜550之後，將框502暴露於抗蝕劑膜顯影製程。抗蝕劑膜550的顯影導致通孔503的暴露（圖5H所示），通孔503現在可以具有在通孔503上形成的黏附層512和/或種晶層514。在一個實施例中，膜顯影製程是濕法製程，諸如包括將抗蝕劑膜550暴露於溶劑的濕法製程。在一個實施例中，膜顯影製程是使用水性蝕刻製程的濕法蝕刻製程。例如，膜顯影製程是使用對所需材料具有選擇性的緩衝蝕刻製程的濕法蝕刻製程。任何合適的濕法溶劑或濕法蝕刻劑的組合用於抗蝕劑膜顯影製程。
在操作414和圖5I，藉由暴露的通孔503形成電互連504，並且其後移除抗蝕劑膜550。互連504藉由任何合適的方法形成，包括電鍍和化學鍍。在一個實施例中，經由濕法製程移除抗蝕劑膜550。如圖5I所描繪，在移除抗蝕劑膜550之後，電互連504完全填充通孔503並從框502的表面525、527突出。在一些實施例中，電互連504僅襯覆在通孔503的側壁513，而不完全填充通孔503。在一個實施例中，電互連504由銅形成。在其他實施例中，電互連504由任何合適的導電材料形成，包括但不限於鋁、金、鎳、銀、鈀、錫等等。
在操作416和圖5J，將其中形成有電互連504的框502暴露於種晶層蝕刻製程，以移除框502的外表面（例如，表面525、527）上暴露的黏附層512和/或種晶層514。在操作416完成種晶層蝕刻製程之後，框502準備好用作半導體裝置間隔件500。在一些實施例中，在電互連504與通孔503的側壁513之間形成的黏附層512和/或種晶層514在種晶層蝕刻製程之後保留。在一個實施例中，種晶層蝕刻是包括沖洗和乾燥框502的濕法蝕刻製程。在一個實施例中，種晶層蝕刻製程是對期望材料（諸如銅、鎢、鋁、銀、或金）具有選擇性的緩衝蝕刻製程。在其他實施例中，蝕刻製程是水性蝕刻製程。任何合適的濕法蝕刻劑或濕法蝕刻劑的組合用於種晶層蝕刻製程。
如上所討論，圖4和圖5A至圖5J示出用於形成半導體裝置間隔件500的代表性方法400。圖6和圖7A至圖7E示出用於在操作406處形成框502的替代方法600。方法600通常包括五個操作602-610，並且可選的操作602（對應於圖7A）基本上類似於方法400的操作402。因此，為了清楚起見，將從操作604開始描述方法600。
由此，在將保護膜501從前驅物層510a、510b剝離之後，在操作604和圖7B將前驅物層510a、510b層壓在一起。類似於操作404，將前驅物層510a、510b在前驅物層510a、510b的暴露表面505、507處彼此抵靠放置，之後施加真空壓力以抽出在耦接表面505、507之間捕獲的任何空氣。在一個實施例中，將前驅物膜510a、510b暴露於在約0.001 hPa與約100 hPa之間的真空壓力下。例如，將前驅物膜510a、510b暴露於在約0.001 hPa與約10 hPa之間的真空壓力，諸如在約0.001 hPa與約1 hPa之間的真空壓力。施加真空壓力達約10秒與約60秒之間的間隔，諸如在約15秒與約45秒之間的間隔，諸如約30秒。在施加真空壓力期間，溫度維持在約60℃與約100℃之間的範圍內，諸如在約70℃與約90℃之間，諸如約80℃。
在將前驅物膜510a、510b暴露於真空壓力之後，藉由向前驅物層510a、510b的一個或多個外表面施加正壓來將前驅物膜510a、510b層壓在一起。如上所述，所施加的壓力可以是單側或雙側的，並藉由機械或氣動製程施加。在一個實施例中，將約0.3 kg/cm2 與約1 kg/cm2 之間的壓力施加到前驅物層510a、510b的一個或多個外表面上。例如，將前驅物膜510a、510b暴露於約0.3 kg/cm2 與約0.8 kg/cm2 之間的正壓，諸如約0.5 kg/cm2 的壓力。施加正壓達約10秒與約60秒之間的間隔，諸如在約15秒與約45秒之間的間隔，諸如約30秒。在施加正壓期間，溫度維持在約60℃與約100℃之間的範圍內，諸如在約70℃與約90℃之間，諸如約80℃。
在將前驅物層510a、510b熔合在一起之後，然後在操作606和圖7C將前驅物層510a、510b層壓到基板620。基板620是基板側面上設置有防黏層622的任何合適類型的基板，防黏層622被配置為接觸並支撐熔合的前驅物層510a、510b。在一些實施例中，基板620包括金屬或陶瓷材料並且具有在約0.5 mm與約1 mm之間的厚度。例如，基板620具有在約0.6 mm與約0.8 mm之間的厚度，諸如約0.7 mm或約0.75 mm。在一些實施例中，基板620的橫向尺寸超過前驅物層510a、510b的尺寸，使得前驅物層510a、510b的整個橫向區域支撐在基板620上。防黏層622由具有低粗糙度值的任何合適的不黏材料（諸如特氟龍、PDMS、聚醯亞胺、氟化乙烯丙烯等等）形成。
類似於操作604，將熔合的前驅物層510a、510b層壓至基板620包括：將熔合的前驅物層510a、510b耦接至防黏層622，並將前驅物層510a、510b和基板620暴露於真空，然後是正壓。在一個實施例中，真空壓力是在約0.001 hPa與約100 hPa之間。例如，將耦接的前驅物膜510a、510b和基板620暴露於在約0.001 hPa與約10 hPa之間的真空壓力，諸如在約0.001 hPa與約1 hPa之間的真空壓力。施加真空壓力達約10秒與約60秒之間的間隔，諸如在約15秒與約45秒之間的間隔，諸如約30秒。在施加真空壓力期間，溫度維持在約60℃與約120℃之間的範圍內，諸如在約70℃與約110℃之間，諸如約80℃。
在真空之後，將正壓施加至耦接的前驅物層510a、510b和/或基板620的一個或多個外表面。在一個實施例中，正壓在約0.3 kg/cm2 與約1 kg/cm2 之間，諸如在約0.4 kg/cm2 與約0.8 kg/cm2 之間，諸如約0.5 kg/cm2 的壓力。施加正壓達約10秒與約60秒之間的間隔，諸如在約15秒與約45秒之間的間隔，諸如約30秒。在施加正壓期間，溫度維持在約60℃與約120℃之間的範圍內，諸如在約70℃與約110℃之間，諸如約80℃。
在操作606完成之後，可以重複操作602和604以將附加的前驅物層510耦接和熔合到已經與基板620熔合在一起的前驅物層510a、510b，或者可以在操作608和圖7D將前驅物層510a、510b暴露於固化製程以形成框502。在固化製程之前，從熔合的前驅物層510a、510b移除熔合的前驅物層510a、510b上的任何殘留的保護膜501。在一個實施例中，在操作608的固化製程包括將熔合的前驅物層510a、510b和基板620暴露於約150℃與約200℃之間的恆定溫度達約15分鐘與約90分鐘之間的間隔。例如，使熔合的前驅物層510a、510b和基板620暴露於約180℃的溫度達約30分鐘的間隔。
在另一個實施例中，固化製程包括將熔合的前驅物層510a、510b和基板620暴露於可變溫度。例如，將熔合的前驅物層510a、510b和基板620暴露於約80℃與約120℃之間的第一溫度達約45分鐘與約75分鐘之間的間隔，接著暴露於約160℃與約200℃之間的第二溫度達約15分鐘與約45分鐘之間的間隔。例如，將熔合的前驅物層510a、510b和基板620暴露於約100℃的第一溫度達約60分鐘的間隔，接著暴露於約180℃的第二溫度達約30分鐘的間隔。在固化之後，在操作610和圖7E，從基板620移除固化的前驅物框502以用於進一步結構化。
半導體裝置間隔件100、500可以用於任何合適的堆疊的PCB元件、堆疊的封裝元件、或其他合適的堆疊的電子裝置中。在圖8所描繪的一個示例性實施例中，在PCB元件800內使用兩個半導體裝置間隔件100。如圖所示，半導體裝置間隔件100設置在兩個PCB 850a、850b之間，並且被配置為相對於第二PCB 850b定位第一PCB 850a，使得物理空間820保留在第一PCB 850a、850b之間，同時它們穿過半導體裝置間隔件100導電連接。由此，半導體裝置間隔件100防止PCB 850a、850b彼此接觸，並且因此降低PCB 850a、850b短路的風險。另外，將半導體裝置間隔件100插置在PCB 850a、850b之間可以確保PCB 850a、850b相對於彼此的適當且容易的放置，從而實現PCB 850a、850b之間的觸點和孔的適當對準。此外，由於物理空間820的便利減少在相鄰PCB 850a、850b之間捕獲的熱量，所以將半導體裝置間隔件100插置在相鄰PCB 850a、850b之間降低了PCB 850a、850b的過熱和燃燒的風險。雖然在圖8中僅示出兩個PCB 850a、850b，但是設想的是，半導體裝置間隔件100可以用於並聯地堆疊和互連兩個或更多個PCB。
PCB 850a、850b由任何合適的介電材料形成。例如，PCB 850a、850b由玻璃纖維增強的環氧樹脂（例如，FR-1、FR-2、FR-4、無鹵素FR-4、高Tg FR-4、和FR-5）形成。介電材料的其他合適示例包括樹脂覆銅（RCC）、聚醯亞胺、聚四氟乙烯（PTFE）、CEM-3等等。PCB 850a、850b可以是單側或雙側電路板。在一些實施例中，PCB 850a、850b中的至少一者包括形成在PCB 850a、850b上並與半導體裝置間隔件100的互連104導電連接的電分佈層870。例如，如圖8所描繪，PCB 850a、850b兩者都包括分別形成在PCB 850a、850b上並鄰近物理空間820的電分佈層870a、870b。電分佈層870a、870b由任何合適的導電材料（諸如銅、鎢、鋁、銀、金、或任何其他合適的材料或其組合）形成。每個電分佈層870a、870b的厚度在約40 μm與約100 μm之間，諸如厚度在約60 μm與約80 μm之間。例如，每個電分佈層870a、870b具有約70 μm的厚度。電分佈層870a、870b可以相對於彼此具有相似或不同的厚度。此外，雖然描繪了兩個電分佈層870a、870b，但是每個PCB 850a、850b可以在其表面上形成有更多或更少的電分佈層。在其他實施例中，PCB 850a、850b包括導電墊或其他合適的電觸點以用於穿過半導體裝置間隔件100互連。
藉由設置在PCB 850a、850b的電觸點（例如，電分佈層870a、870b）和半導體裝置間隔件100的互連104之間的一個或多個焊料凸塊840，PCB 850a、850b導電地耦接到半導體裝置間隔件100。在一個實施例中，焊料凸塊840由基本上類似於互連104和/或電分佈層870a、870b的材料形成。例如，焊料凸塊840由諸如銅、鎢、鋁、銀、金、或任何其他合適的材料或其組合的導電材料形成。通常，焊料凸塊840的高度B小於約50 μm，諸如高度B在約5 μm與約45 μm之間，諸如高度B在約10 μm與約30 μm之間。例如，焊料凸塊840具有約20μm的高度B。總之，具有焊料凸塊840的半導體裝置間隔件100產生高度S在約95 μm與約5040 μm之間的物理空間820。通常，物理空間820的高度S基本上類似於半導體裝置間隔件100的框102的厚度。
在一個實施例中，焊料凸塊840包括C4焊料凸塊。在進一步實施例中，焊料凸塊840包括C2（具有焊料帽的Cu柱）焊料凸塊。使用C2焊料凸塊可以實現PCB元件800的更小間距長度和改善的熱性質和/或電性質。焊料凸塊840藉由任何合適的凸塊形成製程形成，所述凸塊形成製程包括但不限於電化學沉積（ECD）電鍍和金屬擴散接合（例如，金與金）。
在一個實施例中，用包封材料848填充半導體裝置間隔件100與PCB 850a、850b之間的孔隙，以增強設置在所述孔隙中的焊料凸塊840的可靠性。包封材料848是任何合適類型的封裝劑或底部填充材料，並且基本上包圍焊料凸塊840。在一個示例中，包封材料848包括預先組裝的底部填充材料，諸如非流動底部填充（NUF）材料、非導電膏（NCP）材料、和非導電膜（NCF）材料。在一個示例中，包封材料848包括組裝後底部填充材料，諸如毛細底部填充（CUF）材料和模製底部填充（MUF）材料。在一個實施例中，包封材料848包括含有低膨脹填料的樹脂，諸如填充有（例如，含有）SiO2 、AlN、Al2 O3 、SiC、Si3 N4 、Sr2 Ce2 Ti5 O16 、ZrSiO4 、CaSiO3 、BeO、CeO2 、BN、CaCu3 Ti4 O12 、MgO、TiO2 、ZnO等等的環氧樹脂。
在圖9所描繪的另一示例性實施例中，在PCB元件900中使用半導體裝置間隔件100。PCB元件900基本上類似於PCB組件800，但是包括基板950來代替上述PCB 850a、850b中的一個。因此，半導體裝置間隔件100可以用於將單個PCB 850與基板950互連和堆疊。雖然在圖9中僅示出了單個PCB 850和單個基板950，但是設想的是，半導體裝置間隔體100可以用於並聯地堆疊和互連任何數量和組合的PCB 850和/或基板950。在一些實施例中，可以在不包括PCB 850的情況下堆疊和互連兩個或更多個基板950。
基板950是用於電子裝置的任何合適類型的基板。在一個實施例中，基板950被配置為用作半導體封裝、內插器、中間橋接連接器、PCB間隔件、晶圓載體等等的芯部結構。由此，基板950由任何合適的基板材料形成，所述基板材料包括但不限於III-V族化合物半導體材料、矽、結晶矽（例如，Si＜100＞或Si＜111＞）、氧化矽、矽鍺、摻雜或未摻雜的矽、摻雜或未摻雜的多晶矽、氮化矽、石英、玻璃材料（例如，硼矽酸鹽玻璃）、藍寶石、氧化鋁、和/或陶瓷材料。在一個實施例中，基板950是單晶p型或n型矽基板。在一個實施例中，基板950是多晶p型或n型矽基板。在另一個實施例中，基板950是p型或n型矽太陽能基板。
在進一步實施例中，基板950進一步包括在基板950的期望表面上形成的可選鈍化層905，諸如氧化物鈍化層905。例如，基板950可以包括在基板950的基本上所有表面上形成的氧化矽鈍化層905，並且因此，鈍化層905基本上包圍基板950。鈍化層905為基板950提供保護外部阻擋層以抵抗腐蝕和其他形式的損壞。在一些示例中，鈍化層905的厚度在約100 nm與約3 μm之間，諸如厚度在約200 nm與約2.5 μm之間。在一個示例中，鈍化層905的厚度在約300 nm與約2 μm之間，諸如厚度為約1.5 μm。
基板950可以進一步具有多邊形或圓形形狀。例如，基板950包括橫向尺寸在約140 mm與約180 mm之間的具有或不具有斜切邊緣的基本上方形的矽基板。在另一示例中，基板950包括直徑在約20 mm與約700 mm之間，諸如在約100 mm與約500 mm之間，例如約300 mm的圓形含矽晶圓。除非另外指明，否則本文描述的實施例和示例是在厚度在約50 μm與約1000 μm之間，諸如厚度在約90 μm與約780 μm之間的基板950上進行的。例如，基板950的厚度在約100 μm與約300 μm之間，諸如厚度在約110 μm與約200 μm之間。
在一些實施例中，基板950是圖案化基板，並且包括在基板950中形成的一個或多個通孔903，以使得導電互連904能夠穿過一個或多個通孔903佈線。如圖9所描繪，通孔903形成為穿過基板950的單個的且隔離的通孔903，或者形成為一個或多個分組或陣列。在一個實施例中，每個通孔903之間的最小間距小於約1000 μm，諸如在約25 μm與約200 μm之間。例如，通孔903之間的間距在約40 μm與約150 μm之間。
通常，一個或多個通孔903基本上是圓柱形的。然而，也設想了用於通孔903的其他合適的形態。在一個實施例中，通孔903以及因此形成在通孔903中的任何互連904的直徑小於約500 μm，諸如直徑小於約250 μm。例如，通孔903和/或互連904的直徑在約25 μm與約100 μm之間，諸如直徑在約30 μm與約60 μm之間。在一個實施例中，通孔903和/或互連904的直徑為約40 μm。
在一個實施例中，通孔903和/或互連904穿過基板950的整個厚度形成。例如，通孔903和/或互連904的縱向長度對應於在約50 μm與約1000 μm之間的基板950的總厚度，諸如縱向長度在約200 μm與約800 μm之間。在一個示例中，通孔903和/或互連904的縱向長度在約400 μm與約600 μm之間，諸如縱向長度為約500 μm。在另一個實施例中，通孔903和/或互連904僅穿過基板950的一部分厚度形成。在進一步實施例中，如圖9所描繪，互連904從基板950的一個或多個表面突出。類似於互連104，互連904由在微電子裝置、積體電路、電路板等等領域中使用的任何導電材料形成。例如，互連904由諸如銅、鋁、金、鎳、銀、鈀、錫等等的金屬材料形成。
在一些實施例中，基板950進一步包括在基板950的期望表面之上形成的黏附層912和/或種晶層914，在黏附層912和/或種晶層914上形成互連904。例如，黏附層912和/或種晶層914在通孔903的側壁913上形成。通常，黏附層912和/或種晶層914在材料和形態上基本上類似於黏附層112、512和種晶層114、514。在一些實施例中，黏附層912和/或種晶層914在鈍化層905之上形成，鈍化層905在通孔903的側壁913之上形成。
在一些實施例中，基板950進一步包括設置在基板950的期望表面上的一個或多個可選的電分佈層970。在圖9中，電分佈層970設置在與物理空間820相鄰的表面上，與可選的電分佈層870相對，並與互連904接觸。電分佈層970由任何合適的導電材料（諸如銅、鎢、鋁、銀、金、或任何其他合適的材料或其組合）形成。在進一步實施例中，基板950可以包括導電墊或其他合適的電觸點以用於穿過半導體裝置間隔件100與PCB 850互連。
在圖10中描繪的另一示例性實施例中，在PCB元件1000中使用半導體裝置間隔件100。PCB元件1000基本上類似於PCB元件900，但是包括半導體芯部元件1050來代替上述基板950。因此，半導體裝置間隔件100可以用於將單個PCB 850與半導體芯部元件1050互連和堆疊。雖然在圖10中僅示出了單個PCB 850和單個半導體芯部元件1050，但是設想的是，半導體裝置間隔體100可以用於並聯地堆疊和互連任何數量和組合的PCB 850和/或半導體芯部元件1050。在一些實施例中，可以在不包括PCB 850的情況下堆疊和互連兩個或更多個半導體芯部元件1050。
半導體芯部元件1050可以用於半導體封裝的結構支撐和電互連。在其他示例中，半導體芯部元件1050可以用作表面安裝裝置（諸如晶圓或圖形卡）的載體結構。半導體芯部元件1050通常包括芯部結構1002、可選的鈍化層1005、和絕緣層1016。
在一個實施例中，芯部結構1002包括由任何合適的基板材料形成的圖案化（例如，結構化）基板。例如，芯部結構1002包括由上文參考基板950描述的任何材料形成的基板。用於形成芯部結構1002的基板可以進一步具有多邊形或圓形形狀。例如，芯部結構1002包括橫向尺寸在約120 mm與約180 mm之間的具有或不具有斜切邊緣的基本上方形的矽基板。在另一示例中，芯部結構1002包括直徑在約20 mm與約700 mm之間，諸如在約100 mm與約50 mm之間，例如約300 mm的圓形含矽晶圓。除非另外指明，否則本文描述的實施例和示例是在厚度在約50 μm與約1000 μm之間，諸如厚度在約90 μm與約780 μm之間的基板上進行的。例如，用於芯部結構1002的基板的厚度在約100 μm與約300 μm之間，諸如厚度在約110 μm與約200 μm之間。
類似於基板950，芯部結構1002進一步包括在芯部結構1002中形成的一個或多個芯部通孔1003，以使得導電互連能夠穿過芯部結構1002佈線。將芯部通孔1003形成為穿過芯部結構1002的單個的且隔離的芯部通孔1003或形成為一個或多個分組或陣列。在一個實施例中，每個芯部通孔1003之間的最小間距小於約1000 μm，諸如在約25 μm與約200 μm之間。例如，間距在約40 μm與約150 μm之間。在一個實施例中，一個或多個芯部通孔1003的直徑小於約500 μm，諸如直徑小於約250 μm。例如，芯部通孔1003的直徑在約25 μm與約100 μm之間，諸如直徑在約30 μm與約60 μm之間。在一個實施例中，芯部通孔1003的直徑為約40 μm。
可選的鈍化層1005類似於鈍化層905，並且在芯部結構1002的一個或多個表面（包括芯部通孔1003的一個或多個側壁1013）上形成。在一個實施例中，鈍化層1005在芯部結構1002的基本上所有外表面上形成，使得鈍化層1005基本上包圍芯部結構1002。在一個實施例中，鈍化層1005由氧化膜或氧化層（諸如熱氧化層）形成。例如，鈍化層1005可以是氧化矽層。在一些示例中，鈍化層1005的厚度在約100 nm與約3 μm之間，諸如厚度在約200 nm與約2.5 μm之間。在一個示例中，鈍化層1005的厚度在約300 nm與約2 μm之間，諸如厚度為約1.5 μm。
絕緣層1016在芯部結構1002或鈍化層1005的一個或多個表面上形成，並基本上包圍鈍化層1005和/或芯部結構1002。因此，絕緣層1016延伸進入芯部通孔1003並塗覆在芯部通孔1003的側壁1013上形成的鈍化層1005或直接塗覆芯部結構1002。在一個實施例中，絕緣層1016具有從芯部結構1002或鈍化層1005的外表面到絕緣層1016的相鄰外表面的小於約50 μm的厚度，諸如小於約20 μm的厚度。例如，絕緣層1016的厚度在約5 μm與約10 μm之間。
在一個實施例中，類似於半導體裝置間隔件100的框102，絕緣層1016由聚合物基介電材料形成。例如，絕緣層1016由可流動的堆積材料形成。由此，雖然在下文中將絕緣層1016稱為「絕緣層」，但是絕緣層1016也可以被描述為介電層。在進一步實施例中，絕緣層1016由具有陶瓷填料（諸如二氧化矽（SiO2 ）顆粒）的環氧樹脂材料形成。可以用於形成絕緣層1016的陶瓷填料的其他示例包括氮化鋁（AlN）、氧化鋁（Al2 O3 ）、碳化矽（SiC）、氮化矽（Si3 N4 ）、Sr2 Ce2 Ti5 O16 、矽酸鋯（ZrSiO4 ）、矽灰石（CaSiO3 ）、氧化鈹（BeO）、二氧化鈰（CeO2 ）、氮化硼（BN）、鈣銅鈦氧化物(CaCu3 Ti4 O12 )、氧化鎂（MgO）、二氧化鈦（TiO2 ）、氧化鋅（ZnO）等等。在一些示例中，用於形成絕緣層1016的陶瓷填料具有直徑範圍在約40 nm與約1.5 μm之間，諸如在約80 nm與約1 μm之間的顆粒。例如，陶瓷填料具有直徑在約200 nm與約800 nm之間，諸如在約300 nm與約600 nm之間的顆粒。在一些實施例中，陶瓷填料包括直徑小於芯部結構1002中相鄰芯部通孔1003的寬度或直徑的約10%的顆粒，諸如直徑小於芯部通孔1003的寬度或直徑的約5%。
在絕緣層1016延伸到芯部通孔1003中的位置穿過絕緣層1016形成一個或多個貫穿元件通孔1023，以使得電互連1004能夠穿過一個或多個貫穿元件通孔1023佈線。例如，貫穿元件通孔1023在芯部通孔1003內中心地形成，芯部通孔1003中設置有絕緣層1016。由此，絕緣層1016形成貫穿元件通孔1023的一個或多個側壁，其中貫穿元件通孔1023的直徑小於芯部通孔1003的直徑。在一個實施例中，貫穿元件通孔1023的直徑小於約100 μm，諸如小於約75 μm。例如，貫穿元件通孔1023的直徑小於約50 μm，諸如小於約35 μm。在一個實施例中，貫穿元件通孔1023的直徑在約25 μm與約50 μm之間，諸如直徑在約35 μm與約40 μm之間。
在一個實施例中，穿過半導體芯部元件1050的整個厚度形成互連1004，並且因此形成貫穿組件通孔1023和芯部通孔1003。例如，互連1004和/或貫穿元件通孔1023和/或芯部通孔1003的縱向長度對應於在約50 μm與約1000 μm之間的半導體芯部元件1050的總厚度，諸如縱向長度在約200 μm與約800 μm之間。在一個示例中，互連1004和/或貫穿組件通孔1023和/或芯部通孔1003的縱向長度在約400 μm與約600 μm之間，諸如縱向長度為約500 μm。在另一個實施例中，互連1004和/或貫穿組件通孔1023和/或芯部通孔1003僅穿過半導體芯部元件1050的一部分厚度形成。在進一步實施例中，如圖10所描繪，互連1004從半導體芯部元件1050的一個或多個表面突出。類似於上述互連，互連1004由在積體電路、電路板、晶圓載體等等領域中使用的任何導電材料形成。例如，電互連1004由諸如銅、鋁、金、鎳、銀、鈀、錫等等的金屬材料形成。
在一些實施例中，半導體芯部元件1050進一步包括在絕緣層1016的期望表面上形成的黏附層1012和/或種晶層1014，在黏附層1012和/或種晶層1014上形成互連1004。例如，黏附層1012和/或種晶層1014在貫穿組件通孔1003的側壁上形成。通常，黏附層1012和/或種晶層1014在材料和形態上基本上類似於黏附層112、512和種晶層114、514。
在一些實施例中，半導體芯部元件1050進一步包括設置在半導體芯部元件1050的期望表面上的一個或多個可選的電分佈層1070。在圖10中，電分佈層1070設置在與物理空間820相鄰的表面上，與可選的電分佈層870相對，並與互連1004和焊料凸塊840接觸。電分佈層1070由任何合適的導電材料（諸如銅、鎢、鋁、銀、金、或任何其他合適的材料或其組合）形成。在進一步實施例中，半導體芯部元件1050可以包括導電墊或其他合適的電觸點以用於穿過半導體裝置間隔件100與PCB 850互連。
圖11A至圖11E示意性地示出根據上文對圖8至圖10的描述的，當耦接到至少單個裝置（諸如PCB 850）時，半導體裝置間隔件100的可能佈置的俯視圖。通常，半導體裝置間隔件100可以任何合適的數量和佈置設置在相鄰PCB或其他裝置之間。如圖11A中所描繪，兩個半導體裝置間隔件100沿著PCB 850的相對末端的邊緣設置在PCB 850的頂表面上。圖11B示出沿著PCB 850的頂表面的三個邊緣設置的三個半導體裝置間隔件100，並且圖11C示出沿著PCB 850的頂表面的所有四個邊緣設置的四個半導體裝置間隔件100。在替代示例中，圖11D示出沿著PCB 850的頂表面居中地設置並從一個邊緣延伸到其相對邊緣的單個半導體裝置間隔件100。
圖11A至圖11D描繪示例性佈置，其中一個或多個半導體裝置間隔件100具有跨越相鄰裝置的一個或多個邊緣（例如，側面）的長度的橫向尺寸。圖11E描繪替代的示例性佈置，其中一個或多個半導體裝置間隔件100的尺寸小於相鄰裝置的側面的長度。如圖11E所示，沿著PCB 850的頂表面居中地設置兩個半導體裝置間隔件100，每個半導體裝置間隔件100的橫向尺寸基本上小於PCB 850的側面的長度。在一些實施例中，半導體裝置間隔件100的面積相對於PCB 850的面積的比率在約0.01與約0.99之間，諸如在約0.05與約0.95之間。例如，半導體裝置間隔件100的面積相對於PCB 850的面積的比率在約0.1與約0.9之間，諸如在約0.15與約0.85之間。
與在常規的堆疊封裝、PCB、和晶圓載體結構中使用的間隔件相比，在上文所示的實施例中使用半導體裝置間隔件100提供了多個優點。此類益處包括改善的熱管理，以用於改善的堆疊裝置架構的電效能和可靠性。這些間隔件的改善的導熱性以及在這些間隔件中圖案化精細特徵的能力進一步使得具有更大I/O縮放的薄形狀因數結構能夠滿足人工智慧（AI）和高效能計算（HPC）的不斷增加的頻寬和電力效率要求。另外，與常規的間隔件和堆疊技術相比，本文描述的半導體裝置間隔件的製造方法以相對低的製造成本提供了用於3D集成的高效能和靈活性。
雖然上述內容針對本公開內容的實施例，但是在不脫離本公開內容的基本範圍的情況下，可能設計出本公開內容的其他和進一步實施例，並且本公開內容的範圍由所附申請專利範圍決定。
100:半導體裝置間隔件 102:框 103:孔或通孔 104:導電互連 105:第一表面 107:第二表面 110:層 110a-110c:單獨層 112:黏附層 113:側壁 114:種晶層 130:陶瓷填料 400:方法 402:操作 404:操作 406:操作 408:操作 410:操作 412:操作 414:操作 416:操作 424:第一表面 500:半導體裝置間隔件 501:保護膜 502:固化的框 503:通孔 504:電互連 505:暴露表面 507:暴露表面 510:前驅物層 510a:前驅物層 510b:前驅物層 510c:第三前驅物層 512:黏附層 513:側壁 514:種晶層 515:相對側 517:單個側面 520a:第一壓板 520b:第二壓板 522:防黏層 525:表面 527:表面 550:抗蝕劑膜 600:方法 602-610:操作 620:基板 622:防黏層 800:PCB元件 820:物理空間 840:焊料凸塊 848:包封材料 850:PCB 850a:PCB 850b:PCB 870:電分佈層 870a:電分佈層 870b:電分佈層 900:PCB元件 903:通孔 904:互連 905:鈍化層 912:黏附層 913:側壁 914:種晶層 950:基板 970:電分佈層 1000:PCB元件 1002:芯部結構 1003:芯部通孔 1004:電互連 1005:鈍化層 1012:黏附層 1013:側壁 1014:種晶層 1016:絕緣層 1023:貫穿元件通孔 1050:半導體芯部元件 1070:電分佈層 B:高度 P0 :最小間距 P1 :第一間距 P2 :第二間距 P3 :第三間距 S:高度 T0 :厚度 Ta :厚度 Tb :厚度 Tc :厚度 TL :厚度 V1 :直徑 V1A :直徑 V1B :直徑 V2 :直徑 V2A :直徑 V2B :直徑
因此，為了能夠詳細理解本公開內容的上述特徵所用方式，可以參考實施例獲得上文所簡要概述的本公開內容的更特定的描述，一些實施例在附圖中示出。然而，應注意，附圖僅示出示例性實施例並且由此不被認為限制其範圍，並且可以允許其他等效實施例。
圖1A和圖1B示意性地示出根據本文描述的實施例的半導體裝置間隔件的橫截面圖。
圖1C示出根據本文描述的實施例的半導體裝置間隔件的一部分的放大橫截面圖。
圖2A和圖2B示意性地示出根據本文描述的實施例的半導體裝置間隔件的橫截面圖。
圖3A和圖3B示意性地示出根據本文描述的實施例的半導體裝置間隔件的自頂向下視圖。
圖4是示出根據本文描述的實施例的用於製造圖1至圖3B的半導體裝置間隔件的製程的流程圖。
圖5A至圖5J示意性地示出根據本文描述的實施例的在圖4中描繪的製程的不同階段處的半導體裝置間隔件的橫截面圖。
圖6是示出根據本文描述的實施例的用於製造在半導體裝置間隔件中使用的框的製程的流程圖。
圖7A至圖7E示意性地示出根據本文描述的實施例的在圖6中描繪的製程的不同階段處的框的橫截面圖。
圖8示意性地示出根據本文描述的實施例的堆疊的半導體裝置的橫截面圖。
圖9示意性地示出根據本文描述的實施例的堆疊的半導體裝置的橫截面圖。
圖10示意性地示出根據本文描述的實施例的堆疊的半導體裝置的橫截面圖。
圖11A至圖11E示意性地示出根據本文描述的實施例的半導體裝置間隔件佈置的俯視圖。
為了便於理解，在可能的情況下，已經使用相同的附圖標記表示附圖共有的相同元件。設想的是，一個實施例的元件和特徵可有利地結合在其他實施例中而無需進一步敘述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:半導體裝置間隔件
102:框
103:孔或通孔
104:導電互連
105:第一表面
107:第二表面
110a-110c:單獨層
113:側壁
P0:最小間距
T0:厚度
Ta:厚度
Tb:厚度
Tc:厚度
V1:直徑

Claims (20)

  1. 一種半導體裝置間隔件，包括： 一框，該框具有與一第二表面相對的一第一表面，該框進一步包括： 一框材料，該框材料包括具有球形陶瓷填料的一聚合物基介電材料；以及 一通孔，該通孔包括限定穿過該框從該第一表面延伸到該第二表面的一開口的一通孔表面，該通孔的一直徑在約10 μm與約150 μm之間；以及 一電互連，該電互連設置在該通孔內，該電互連設置在該通孔表面上。
  2. 如請求項1所述的半導體裝置間隔件，其中該陶瓷填料包括一最大直徑為約0.6 μm的二氧化矽顆粒。
  3. 如請求項2所述的半導體裝置間隔件，其中該二氧化矽顆粒的一裝填密度在約0.5與約0.95之間。
  4. 如請求項1所述的半導體裝置間隔件，其中該框的一厚度在約400 μm與約1600 μm之間。
  5. 如請求項1所述的半導體裝置間隔件，其中該通孔從一第一直徑漸縮到一第二直徑。
  6. 如請求項5所述的半導體裝置間隔件，其中該第一直徑在約10 μm與約100 μm之間，並且該第二直徑在約10 μm與約150 μm之間。
  7. 如請求項1所述的半導體裝置間隔件，進一步包括一通孔陣列，該通孔陣列限定穿過該框從該第一表面延伸到該第二表面的開口。
  8. 如請求項7所述的半導體裝置間隔件，其中在該通孔陣列的每個通孔之間的一間距在約150 μm與約600 μm之間。
  9. 一種半導體裝置元件，包括： 一第一印刷電路板(PCB)，該第一印刷電路板(PCB)包括： 一第一玻璃纖維增強的環氧樹脂材料；以及 一第一電分佈層，該第一電分佈層形成在該玻璃纖維增強的環氧樹脂材料上； 一第二PCB，該第二PCB包括： 一第二玻璃纖維增強的環氧樹脂材料；以及 一第二電分佈層，該第二電分佈層形成在該玻璃纖維增強的環氧樹脂材料上；以及 一裝置間隔件，該裝置間隔件插置在該第一PCB與該第二PCB之間以促成在該第一PCB與該第二PCB之間的一物理空間，該裝置間隔件進一步包括： 一框，該框具有與一第二表面相對的一第一表面，該框進一步包括： 一框材料，該框材料包括具有球形陶瓷填料的一聚合物基介電材料；以及 一通孔，該通孔包括限定穿過該框從該第一表面延伸到該第二表面的一開口的一通孔表面，該通孔的一直徑在約10 μm與約150 μm之間；以及 一電互連，該電互連在該通孔內設置在該通孔表面上，以形成在該第一電分佈層和該第二電分佈層的至少一部分之間延伸的一導電路徑的至少部分。
  10. 如請求項9所述的半導體裝置元件，其中該陶瓷填料包括一最大直徑為約0.6 μm的二氧化矽顆粒。
  11. 如請求項10所述的半導體裝置元件，其中該二氧化矽顆粒的一裝填密度在約0.5與約0.95之間。
  12. 如請求項9所述的半導體裝置元件，其中該框的一厚度在約400 μm與約1600 μm之間。
  13. 如請求項12所述的半導體裝置元件，其中該物理空間的一高度基本上類似於該框的該厚度。
  14. 如請求項9所述的半導體裝置元件，進一步包括焊料凸塊，該焊料凸塊將該電互連與該第一電分佈層和該第二電分佈層導電地耦接，該焊料凸塊的一最大高度為約50 μm。
  15. 如請求項14所述的半導體裝置元件，進一步包括一包封材料，該包封材料基本上包圍該焊料凸塊。
  16. 如請求項9所述的半導體裝置元件，其中該裝置間隔件的一面積相對於該第一PCB或該第二PCB的一表面的一面積的一比率在約0.15與約0.85之間。
  17. 一種半導體裝置元件，包括： 一印刷電路板(PCB)，該印刷電路板(PCB)包括： 一第一玻璃纖維增強的環氧樹脂材料；以及 一第一電分佈層，該第一電分佈層形成在該玻璃纖維增強的環氧樹脂材料上； 一矽基板，該矽基板包括： 一矽芯部結構，該矽芯部結構的一厚度小於1000 μm；以及 一第二電分佈層，該第二電分佈層形成在該矽芯部結構上，該第二電分佈層基本上包圍該矽芯部結構；以及 一裝置間隔件，該裝置間隔件插置在該PCB與該矽基板之間以促成在該PCB與該矽基板之間的一物理空間，該裝置間隔件進一步包括： 一框，該框具有與一第二表面相對的一第一表面，該框的一厚度在約400 μm與約1600 μm之間並且基本上類似於該物理空間的一高度，該框進一步包括： 一框材料，該框材料包括具有球形陶瓷填料的一聚合物基介電材料；以及 一通孔，該通孔包括限定穿過該框從該第一表面延伸到該第二表面的一開口的一通孔表面，該通孔的一直徑在約10 μm與約150 μm之間；以及 一電互連，該電互連在該通孔內設置在該通孔的該表面上以形成在該第一電分佈層和該第二電分佈層的至少一部分之間延伸的一導電路徑的至少部分，其中該裝置間隔件的一面積相對於該PCB或該矽基板的一表面的一面積的一比率在約0.15與約0.85之間。
  18. 如請求項17所述的半導體裝置元件，其中該陶瓷填料包括一最大直徑為約0.6 μm的二氧化矽顆粒。
  19. 如請求項18所述的半導體裝置元件，其中該二氧化矽顆粒的一裝填密度在約0.5與約0.95之間。
  20. 如請求項17所述的半導體裝置元件，進一步包括：焊料凸塊，該焊料凸塊將該電互連與該第一電分佈層和該第二電分佈層導電地耦接；以及一包封材料，該包封材料基本上包圍該焊料凸塊，該焊料凸塊的一最大高度為約50 μm。
TW110108250A 2020-03-10 2021-03-09 高連結性裝置堆疊 TW202201684A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/814,785 2020-03-10
US16/814,785 US11257790B2 (en) 2020-03-10 2020-03-10 High connectivity device stacking

Publications (1)

Publication Number Publication Date
TW202201684A true TW202201684A (zh) 2022-01-01

Family

ID=77569797

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110108250A TW202201684A (zh) 2020-03-10 2021-03-09 高連結性裝置堆疊

Country Status (4)

Country Link
US (3) US11257790B2 (zh)
KR (1) KR20210114342A (zh)
CN (1) CN113382535A (zh)
TW (1) TW202201684A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220093534A1 (en) * 2020-09-23 2022-03-24 Intel Corporation Electronic substrates having embedded inductors
WO2023140610A1 (ko) * 2022-01-19 2023-07-27 삼성전자 주식회사 인터포저를 포함하는 전자 장치 및 그 제조방법
TWI819623B (zh) * 2022-05-24 2023-10-21 友威科技股份有限公司 電漿製程系統的載體吸附機構

Family Cites Families (302)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4073610A (en) 1976-02-05 1978-02-14 Cox Bernard K Apparatus for producing a foldable plastic strip
US4751349A (en) 1986-10-16 1988-06-14 International Business Machines Corporation Zirconium as an adhesion material in a multi-layer metallic structure
JPH0494592A (ja) 1990-08-10 1992-03-26 Cmk Corp プリント配線板におけるスルーホールに対する充填材の充填方法
US5126016A (en) 1991-02-01 1992-06-30 International Business Machines Corporation Circuitization of polymeric circuit boards with galvanic removal of chromium adhesion layers
US5519332A (en) 1991-06-04 1996-05-21 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5474834A (en) 1992-03-09 1995-12-12 Kyocera Corporation Superconducting circuit sub-assembly having an oxygen shielding barrier layer
JP2819523B2 (ja) 1992-10-09 1998-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷配線板及びその製造方法
US5367143A (en) 1992-12-30 1994-11-22 International Business Machines Corporation Apparatus and method for multi-beam drilling
US5353195A (en) 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5783870A (en) 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5670262A (en) 1995-05-09 1997-09-23 The Dow Chemical Company Printing wiring board(s) having polyimidebenzoxazole dielectric layer(s) and the manufacture thereof
US5767480A (en) 1995-07-28 1998-06-16 National Semiconductor Corporation Hole generation and lead forming for integrated circuit lead frames using laser machining
WO1997046349A1 (en) 1996-06-05 1997-12-11 Burgess Larry W Blind via laser drilling system
US6631558B2 (en) 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
US7062845B2 (en) 1996-06-05 2006-06-20 Laservia Corporation Conveyorized blind microvia laser drilling system
US5841102A (en) 1996-11-08 1998-11-24 W. L. Gore & Associates, Inc. Multiple pulse space processing to enhance via entrance formation at 355 nm
WO1998044319A1 (en) 1997-04-03 1998-10-08 Yamatake Corporation Circuit board and detector, and method for manufacturing the same
JP3920399B2 (ja) 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
JP3468398B2 (ja) 1997-06-13 2003-11-17 キヤノン株式会社 基板処理装置およびデバイス製造方法
US6388202B1 (en) 1997-10-06 2002-05-14 Motorola, Inc. Multi layer printed circuit board
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
GB9811328D0 (en) 1998-05-27 1998-07-22 Exitech Ltd The use of mid-infrared lasers for drilling microvia holes in printed circuit (wiring) boards and other electrical circuit interconnection packages
MY144574A (en) 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
SE513341C2 (sv) 1998-10-06 2000-08-28 Ericsson Telefon Ab L M Arrangemang med tryckta kretskort samt metod för tillverkning därav
US6039889A (en) 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
US6117704A (en) 1999-03-31 2000-09-12 Irvine Sensors Corporation Stackable layers containing encapsulated chips
US6599836B1 (en) 1999-04-09 2003-07-29 Micron Technology, Inc. Planarizing solutions, planarizing machines and methods for mechanical or chemical-mechanical planarization of microelectronic-device substrate assemblies
US6212769B1 (en) 1999-06-29 2001-04-10 International Business Machines Corporation Process for manufacturing a printed wiring board
EP1201108B1 (en) 1999-08-03 2003-10-22 Xsil Technology Limited A circuit singulation system and method
US6724638B1 (en) 1999-09-02 2004-04-20 Ibiden Co., Ltd. Printed wiring board and method of producing the same
EP1219150B1 (de) 1999-09-30 2003-03-05 Siemens Aktiengesellschaft Verfahren und einrichtung zum laserbohren von laminaten
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6661084B1 (en) 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window
US6927176B2 (en) 2000-06-26 2005-08-09 Applied Materials, Inc. Cleaning method and solution for cleaning a wafer in a single wafer process
US6593240B1 (en) 2000-06-28 2003-07-15 Infineon Technologies, North America Corp Two step chemical mechanical polishing process
US20020048715A1 (en) 2000-08-09 2002-04-25 Bret Walczynski Photoresist adhesive and method
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6459046B1 (en) 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US20020070443A1 (en) 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
JP4108285B2 (ja) 2000-12-15 2008-06-25 イビデン株式会社 多層プリント配線板の製造方法
US6388207B1 (en) 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
JP5004378B2 (ja) 2001-01-10 2012-08-22 イビデン株式会社 多層プリント配線板
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP2001244591A (ja) 2001-02-06 2001-09-07 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
US7160432B2 (en) 2001-03-14 2007-01-09 Applied Materials, Inc. Method and composition for polishing a substrate
ATE323569T1 (de) 2001-03-22 2006-05-15 Xsil Technology Ltd Ein laserbearbeitungssystem und -verfahren
US6465084B1 (en) 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US20030059976A1 (en) 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
JP2003188340A (ja) 2001-12-19 2003-07-04 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP3998984B2 (ja) 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
US6506632B1 (en) 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
US7358157B2 (en) 2002-03-27 2008-04-15 Gsi Group Corporation Method and system for high-speed precise laser trimming, scan lens system for use therein and electrical device produced thereby
US7028400B1 (en) 2002-05-01 2006-04-18 Amkor Technology, Inc. Integrated circuit substrate having laser-exposed terminals
JP3871609B2 (ja) 2002-05-27 2007-01-24 松下電器産業株式会社 半導体装置及びその製造方法
JP2003347741A (ja) 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP3908146B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
WO2004054340A1 (ja) 2002-12-11 2004-06-24 Dai Nippon Printing Co., Ltd. 多層配線基板およびその製造方法
US7105931B2 (en) 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
US8704359B2 (en) 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
JP2004311788A (ja) 2003-04-08 2004-11-04 Matsushita Electric Ind Co Ltd シート状モジュールとその製造方法
JP2004335641A (ja) 2003-05-06 2004-11-25 Canon Inc 半導体素子内蔵基板の製造方法
DE60322190D1 (de) 2003-05-15 2008-08-28 Sanyo Electric Co Halbleiteranordnung und entsprechendes Herstellungsverfahren
US20060283716A1 (en) 2003-07-08 2006-12-21 Hooman Hafezi Method of direct plating of copper on a ruthenium alloy
CN1577819A (zh) 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
US7271012B2 (en) 2003-07-15 2007-09-18 Control Systemation, Inc. Failure analysis methods and systems
EP2937897A3 (en) 2003-09-15 2016-03-23 Nuvotronics LLC Device package and methods for the fabrication and testing thereof
US7064069B2 (en) 2003-10-21 2006-06-20 Micron Technology, Inc. Substrate thinning including planarization
JP4081052B2 (ja) 2003-12-05 2008-04-23 三井金属鉱業株式会社 プリント配線基板の製造法
JP4271590B2 (ja) 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
US7309515B2 (en) 2004-02-04 2007-12-18 Industrial Technology Research Institute Method for fabricating an imprint mold structure
TWI256095B (en) 2004-03-11 2006-06-01 Siliconware Precision Industries Co Ltd Wafer level semiconductor package with build-up layer and process for fabricating the same
US20060000814A1 (en) 2004-06-30 2006-01-05 Bo Gu Laser-based method and system for processing targeted surface material and article produced thereby
US8571541B2 (en) 2004-07-15 2013-10-29 Avaya Inc. Proximity-based authorization
DE102004038852B4 (de) 2004-08-10 2006-06-29 Webasto Ag Spritzgießmaschine
CN100566505C (zh) 2004-09-01 2009-12-02 住友金属矿山株式会社 2层挠性基板及其制造方法
TWI241007B (en) 2004-09-09 2005-10-01 Phoenix Prec Technology Corp Semiconductor device embedded structure and method for fabricating the same
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
US20060073234A1 (en) 2004-10-06 2006-04-06 Williams Michael E Concrete stamp and method of manufacture
JP4564342B2 (ja) 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
TWI301660B (en) 2004-11-26 2008-10-01 Phoenix Prec Technology Corp Structure of embedding chip in substrate and method for fabricating the same
TWI245384B (en) 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same
TWI245388B (en) 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI260056B (en) 2005-02-01 2006-08-11 Phoenix Prec Technology Corp Module structure having an embedded chip
JP2006216713A (ja) 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2006216714A (ja) 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
TWI283553B (en) 2005-04-21 2007-07-01 Ind Tech Res Inst Thermal enhanced low profile package structure and method for fabricating the same
US7919844B2 (en) 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
KR100714196B1 (ko) 2005-07-11 2007-05-02 삼성전기주식회사 전기소자를 내장한 인쇄회로기판 및 그 제조방법
TWI263313B (en) 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
US20070042563A1 (en) 2005-08-19 2007-02-22 Honeywell International Inc. Single crystal based through the wafer connections technical field
US20070077865A1 (en) 2005-10-04 2007-04-05 Cabot Microelectronics Corporation Method for controlling polysilicon removal
KR100772639B1 (ko) 2005-10-18 2007-11-02 한국기계연구원 다이아몬드상 카본 박막을 이용한 미세 임프린트리소그래피용 스탬프 및 그 제조방법
CN100463128C (zh) 2005-11-25 2009-02-18 全懋精密科技股份有限公司 半导体芯片埋入基板的三维构装结构及其制作方法
CN100524717C (zh) 2005-11-25 2009-08-05 全懋精密科技股份有限公司 芯片内埋的模块化结构
KR100688701B1 (ko) 2005-12-14 2007-03-02 삼성전기주식회사 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
US7808799B2 (en) 2006-04-25 2010-10-05 Ngk Spark Plug Co., Ltd. Wiring board
KR101037229B1 (ko) 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
US20080113283A1 (en) 2006-04-28 2008-05-15 Polyset Company, Inc. Siloxane epoxy polymers for redistribution layer applications
US8022552B2 (en) 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
KR100731112B1 (ko) 2006-07-24 2007-06-22 동부일렉트로닉스 주식회사 포토 레지스트를 제거하기 위한 ｃｍｐ 슬러리
JP5252792B2 (ja) 2006-08-25 2013-07-31 日本ミクロコーティング株式会社 酸化物超伝導体用テープ基材の研磨方法並びに酸化物超伝導体及び酸化物超伝導体用基材
KR20080037296A (ko) 2006-10-25 2008-04-30 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
US7427562B2 (en) 2006-11-08 2008-09-23 Motorla, Inc. Method for fabricating closed vias in a printed circuit board
US20080136002A1 (en) 2006-12-07 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US7915737B2 (en) 2006-12-15 2011-03-29 Sanyo Electric Co., Ltd. Packing board for electronic device, packing board manufacturing method, semiconductor module, semiconductor module manufacturing method, and mobile device
TWI330401B (en) 2006-12-25 2010-09-11 Unimicron Technology Corp Circuit board structure having embedded semiconductor component and fabrication method thereof
KR101030769B1 (ko) 2007-01-23 2011-04-27 삼성전자주식회사 스택 패키지 및 스택 패키징 방법
US20080173792A1 (en) 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
CN100561696C (zh) 2007-03-01 2009-11-18 全懋精密科技股份有限公司 嵌埋半导体芯片的结构及其制法
US7757196B2 (en) 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
JP2008277339A (ja) 2007-04-25 2008-11-13 Tdk Corp 電子部品およびその製造方法
US8710402B2 (en) 2007-06-01 2014-04-29 Electro Scientific Industries, Inc. Method of and apparatus for laser drilling holes with improved taper
US8143719B2 (en) 2007-06-07 2012-03-27 United Test And Assembly Center Ltd. Vented die and package
US8314343B2 (en) 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
WO2009050207A1 (en) 2007-10-15 2009-04-23 Interuniversitair Microelectronica Centrum Vzw Method for producing electrical interconnects and devices made thereof
US8476769B2 (en) 2007-10-17 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias and methods for forming the same
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7843064B2 (en) 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
JP5280079B2 (ja) 2008-03-25 2013-09-04 新光電気工業株式会社 配線基板の製造方法
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
KR20090116168A (ko) 2008-05-06 2009-11-11 삼성전자주식회사 금속 배선 기판, 박막 트랜지스터 기판, 및 금속 배선의형성 방법
US7842542B2 (en) 2008-07-14 2010-11-30 Stats Chippac, Ltd. Embedded semiconductor die package and method of making the same using metal frame carrier
SG10201505279RA (en) 2008-07-18 2015-10-29 Utac Headquarters Pte Ltd Packaging structural member
CN102149784B (zh) 2008-07-22 2014-03-05 圣戈班磨料磨具有限公司 包含聚集体的涂覆的磨料产品
US20100062287A1 (en) 2008-09-10 2010-03-11 Seagate Technology Llc Method of polishing amorphous/crystalline glass to achieve a low rq & wq
WO2010042829A1 (en) 2008-10-10 2010-04-15 J.P. Sercel Associates Inc. Laser machining systems and methods with moving laser scanning stage(s) providing force cancellation
JP5246103B2 (ja) 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
US7982305B1 (en) 2008-10-20 2011-07-19 Maxim Integrated Products, Inc. Integrated circuit package including a three-dimensional fan-out / fan-in signal routing
JP5111342B2 (ja) 2008-12-01 2013-01-09 日本特殊陶業株式会社 配線基板
US8354304B2 (en) 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
KR20100067966A (ko) 2008-12-12 2010-06-22 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US8592992B2 (en) 2011-12-14 2013-11-26 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
US9064936B2 (en) 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
CN102318451B (zh) 2008-12-13 2013-11-06 万佳雷射有限公司 用于激光加工相对窄和相对宽的结构的方法和设备
US7932608B2 (en) 2009-02-24 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via formed with a post passivation interconnect structure
KR101065744B1 (ko) 2009-02-27 2011-09-19 주식회사 티지솔라 요철구조가 형성된 기판을 이용한 태양전지의 제조방법
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US7955942B2 (en) 2009-05-18 2011-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame
CN101898405A (zh) 2009-05-27 2010-12-01 鸿富锦精密工业（深圳）有限公司 模具流道组合
TWI523720B (zh) 2009-05-28 2016-03-01 伊雷克托科學工業股份有限公司 應用於雷射處理工件中的特徵的聲光偏轉器及相關雷射處理方法
US20100307798A1 (en) 2009-06-03 2010-12-09 Izadian Jamal S Unified scalable high speed interconnects technologies
EP2461350B1 (en) 2009-07-29 2018-02-28 Nissan Chemical Industries, Ltd. Use of a composition for forming resist underlayer film for nanoimprint lithography
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
TWI418272B (zh) 2009-08-25 2013-12-01 Samsung Electro Mech 處理核心基板之空腔的方法
TW201110285A (en) 2009-09-08 2011-03-16 Unimicron Technology Corp Package structure having embedded semiconductor element and method of forming the same
WO2011048889A1 (ja) 2009-10-22 2011-04-28 日立化成工業株式会社 研磨剤、濃縮１液式研磨剤、２液式研磨剤及び基板の研磨方法
US8772087B2 (en) 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
CN102230991B (zh) 2009-10-23 2013-01-09 鸿富锦精密工业（深圳）有限公司 光纤耦合连接器
JP5700241B2 (ja) 2009-11-09 2015-04-15 日立化成株式会社 多層配線基板及びその製造方法
WO2011060017A2 (en) 2009-11-11 2011-05-19 Amprius, Inc Intermediate layers for electrode fabrication
EP2339627A1 (en) 2009-12-24 2011-06-29 Imec Window interposed die packaging
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US8822281B2 (en) 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
KR101825149B1 (ko) 2010-03-03 2018-02-02 조지아 테크 리서치 코포레이션 무기 인터포저상의 패키지-관통-비아(tpv) 구조 및 그의 제조방법
EP2558908B1 (en) 2010-04-12 2015-06-03 Ikonics Corporation Photoresist film and methods for abrasive etching and cutting
US8970006B2 (en) 2010-06-15 2015-03-03 Stmicroelectronics S.R.L. Vertical conductive connections in semiconductor substrates
US8426961B2 (en) 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
KR20190014128A (ko) 2010-08-02 2019-02-11 아토테크더치랜드게엠베하 기판 상에 솔더 성막 및 비용융 범프 구조들을 형성하는 방법
US9049808B2 (en) 2010-08-21 2015-06-02 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
US8518746B2 (en) 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI418269B (zh) 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US8617990B2 (en) 2010-12-20 2013-12-31 Intel Corporation Reduced PTH pad for enabling core routing and substrate layer count reduction
US8329575B2 (en) 2010-12-22 2012-12-11 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers
JP5693977B2 (ja) 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
WO2012122388A2 (en) 2011-03-08 2012-09-13 Georgia Tech Research Corporation Chip-last embedded interconnect structures and methods of making the same
JP2012195514A (ja) 2011-03-17 2012-10-11 Seiko Epson Corp 素子付き基板、赤外線センサー、および貫通電極形成方法
US20120261805A1 (en) 2011-04-14 2012-10-18 Georgia Tech Research Corporation Through package via structures in panel-based silicon substrates and methods of making the same
WO2013008415A1 (ja) 2011-07-08 2013-01-17 パナソニック株式会社 配線基板および立体配線基板の製造方法
JP2013074178A (ja) 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
US9224674B2 (en) 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
US8772058B2 (en) 2012-02-02 2014-07-08 Harris Corporation Method for making a redistributed wafer using transferrable redistribution layers
JP2015516672A (ja) 2012-02-26 2015-06-11 ソレクセル、インコーポレイテッド レーザ分割及び装置層移設のためのシステム及び方法
US8698293B2 (en) 2012-05-25 2014-04-15 Infineon Technologies Ag Multi-chip package and method of manufacturing thereof
JP5981232B2 (ja) 2012-06-06 2016-08-31 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP6029342B2 (ja) 2012-06-15 2016-11-24 新光電気工業株式会社 配線基板及びその製造方法
DE102012210472A1 (de) 2012-06-21 2013-12-24 Robert Bosch Gmbh Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
CN103635017B (zh) 2012-08-24 2016-12-28 碁鼎科技秦皇岛有限公司 电路板及其制作方法
US8890628B2 (en) 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
US9385102B2 (en) 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
CN102890591B (zh) 2012-09-28 2016-03-09 北京京东方光电科技有限公司 一种触摸屏、触控显示装置及触摸屏的制造方法
JP6120974B2 (ja) 2012-09-28 2017-04-26 サン−ゴバン セラミックス アンド プラスティクス，インコーポレイティド 修正されたマイクロ研削プロセス
US9029238B2 (en) 2012-10-11 2015-05-12 International Business Machines Corporation Advanced handler wafer bonding and debonding
KR101301507B1 (ko) 2012-11-26 2013-09-04 (주)씨엠코리아 반도체 제조장치용 히터 제조방법 및 그에 따라 제조된 히터
KR102072846B1 (ko) 2012-12-18 2020-02-03 에스케이하이닉스 주식회사 임베디드 패키지 및 제조 방법
KR20140083657A (ko) 2012-12-26 2014-07-04 하나 마이크론(주) 인터포저가 임베디드 되는 전자 모듈 및 그 제조방법
KR101441632B1 (ko) 2012-12-28 2014-09-23 (재)한국나노기술원 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
US20150351241A1 (en) 2013-01-07 2015-12-03 A.L.M.T. Corp. Ceramic Wiring Substrate, Semiconductor Device, And Method For Manufacturing Ceramic Wiring Substrate
US9378982B2 (en) 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US9704809B2 (en) 2013-03-05 2017-07-11 Maxim Integrated Products, Inc. Fan-out and heterogeneous packaging of electronic components
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
KR101494413B1 (ko) 2013-05-29 2015-02-17 주식회사 네패스 지지프레임 및 이를 이용한 반도체패키지 제조방법
US20140353019A1 (en) 2013-05-30 2014-12-04 Deepak ARORA Formation of dielectric with smooth surface
JP6214930B2 (ja) * 2013-05-31 2017-10-18 スナップトラック・インコーポレーテッド 多層配線基板
US9685414B2 (en) 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US8980691B2 (en) 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
US9716066B2 (en) 2013-06-29 2017-07-25 Intel Corporation Interconnect structure comprising fine pitch backside metal redistribution lines combined with vias
US8952544B2 (en) 2013-07-03 2015-02-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10446335B2 (en) 2013-08-08 2019-10-15 Zhuhai Access Semiconductor Co., Ltd. Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
US9209151B2 (en) * 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
US9530752B2 (en) 2013-11-11 2016-12-27 Infineon Technologies Ag Method for forming electronic components
WO2015072775A1 (ko) 2013-11-14 2015-05-21 주식회사 아모그린텍 연성인쇄회로기판과 그 제조 방법
US9159678B2 (en) 2013-11-18 2015-10-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10014292B2 (en) 2015-03-09 2018-07-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US9355881B2 (en) 2014-02-18 2016-05-31 Infineon Technologies Ag Semiconductor device including a dielectric material
WO2015126438A1 (en) 2014-02-20 2015-08-27 Applied Materials, Inc. Laser ablation platform for solar cells
US9735134B2 (en) 2014-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
JP6293918B2 (ja) 2014-03-12 2018-03-14 インテル コーポレイション 受動マイクロ電子デバイスをパッケージ本体内部に配置したマイクロ電子パッケージ
US9499397B2 (en) 2014-03-31 2016-11-22 Freescale Semiconductor, Inc. Microelectronic packages having axially-partitioned hermetic cavities and methods for the fabrication thereof
US9326373B2 (en) 2014-04-09 2016-04-26 Finisar Corporation Aluminum nitride substrate
US10074631B2 (en) 2014-04-14 2018-09-11 Taiwan Semiconductor Manufacturing Company Packages and packaging methods for semiconductor devices, and packaged semiconductor devices
US9589786B2 (en) 2014-04-28 2017-03-07 National Center For Advanced Packaging Co., Ltd Method for polishing a polymer surface
US10128177B2 (en) 2014-05-06 2018-11-13 Intel Corporation Multi-layer package with integrated antenna
US10256180B2 (en) 2014-06-24 2019-04-09 Ibis Innotech Inc. Package structure and manufacturing method of package structure
US9396999B2 (en) 2014-07-01 2016-07-19 Freescale Semiconductor, Inc. Wafer level packaging method
JP6394136B2 (ja) 2014-07-14 2018-09-26 凸版印刷株式会社 パッケージ基板およびその製造方法
CN105336670B (zh) 2014-07-14 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP6324876B2 (ja) 2014-07-16 2018-05-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR20160013706A (ko) 2014-07-28 2016-02-05 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN105436718A (zh) 2014-08-26 2016-03-30 安捷利电子科技（苏州）有限公司 一种uv激光钻孔制备具有可控锥度盲孔的方法
RU2655678C1 (ru) 2014-09-18 2018-05-29 Интел Корпорейшн Способ встраивания компонентов wlcsp в e-wlb и в e-plb
KR102268386B1 (ko) 2014-09-30 2021-06-23 삼성전기주식회사 회로기판
KR20160048277A (ko) 2014-10-23 2016-05-04 에스케이하이닉스 주식회사 칩 내장 패키지 및 그 제조방법
US9554469B2 (en) 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
US10269722B2 (en) 2014-12-15 2019-04-23 Bridge Semiconductor Corp. Wiring board having component integrated with leadframe and method of making the same
US9318376B1 (en) 2014-12-15 2016-04-19 Freescale Semiconductor, Inc. Through substrate via with diffused conductive component
KR20160088233A (ko) 2014-12-19 2016-07-25 인텔 아이피 코포레이션 개선된 인터커넥트 대역폭을 갖는 적층된 반도체 디바이스 패키지
US9754849B2 (en) 2014-12-23 2017-09-05 Intel Corporation Organic-inorganic hybrid structure for integrated circuit packages
US20160329299A1 (en) 2015-05-05 2016-11-10 Mediatek Inc. Fan-out package structure including antenna
US9842789B2 (en) 2015-05-11 2017-12-12 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US10109588B2 (en) 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
US9837484B2 (en) 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US9978720B2 (en) 2015-07-06 2018-05-22 Infineon Technologies Ag Insulated die
US20190189561A1 (en) * 2015-07-15 2019-06-20 Chip Solutions, LLC Semiconductor device and method with multiple redistribution layer and fine line capability
US10636753B2 (en) 2015-07-29 2020-04-28 STATS ChipPAC Pte. Ltd. Antenna in embedded wafer-level ball-grid array package
CN105023900A (zh) 2015-08-11 2015-11-04 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法
US9601461B2 (en) 2015-08-12 2017-03-21 Semtech Corporation Semiconductor device and method of forming inverted pyramid cavity semiconductor package
JP6542616B2 (ja) 2015-08-27 2019-07-10 古河電気工業株式会社 部品内蔵配線基板の製造方法、部品内蔵配線基板および電子部品固定用テープ
JP2017050315A (ja) 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9761571B2 (en) 2015-09-17 2017-09-12 Deca Technologies Inc. Thermally enhanced fully molded fan-out module
DE112015006970T5 (de) 2015-09-25 2018-09-20 Intel Corporation Dünne Elemente für Elektronikgehäuse, unter Verwendung von Laserspallation
US9837352B2 (en) 2015-10-07 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
WO2017074390A1 (en) 2015-10-29 2017-05-04 Intel Corporation Alternative surfaces for conductive pad layers of silicon bridges for semiconductor packages
TW201717343A (zh) 2015-11-04 2017-05-16 華亞科技股份有限公司 封裝上封裝構件及其製作方法
US10570257B2 (en) 2015-11-16 2020-02-25 Applied Materials, Inc. Copolymerized high temperature bonding component
JP6626697B2 (ja) 2015-11-24 2019-12-25 京セラ株式会社 配線基板およびその製造方法
US9660037B1 (en) 2015-12-15 2017-05-23 Infineon Technologies Austria Ag Semiconductor wafer and method
US10950550B2 (en) 2015-12-22 2021-03-16 Intel Corporation Semiconductor package with through bridge die connections
US9875970B2 (en) 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10553515B2 (en) 2016-04-28 2020-02-04 Intel Corporation Integrated circuit structures with extended conductive pathways
US9859258B2 (en) 2016-05-17 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10615191B2 (en) 2016-05-20 2020-04-07 Ares Materials Inc. Polymer substrate for flexible electronics microfabrication and methods of use
US10043740B2 (en) 2016-07-12 2018-08-07 Intel Coporation Package with passivated interconnects
DE112016007062B4 (de) 2016-07-14 2022-01-05 Intel Corporation Halbleitergehäuse mit eingebettetem optischem Die, sowie Verfahren und elekronisches Bauelement
US9748167B1 (en) 2016-07-25 2017-08-29 United Microelectronics Corp. Silicon interposer, semiconductor package using the same, and fabrication method thereof
US10037975B2 (en) 2016-08-31 2018-07-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
KR102566996B1 (ko) 2016-09-09 2023-08-14 삼성전자주식회사 FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
US9887167B1 (en) 2016-09-19 2018-02-06 Advanced Semiconductor Engineering, Inc. Embedded component package structure and method of manufacturing the same
KR102012443B1 (ko) 2016-09-21 2019-08-20 삼성전자주식회사 팬-아웃 반도체 패키지
JP2018073890A (ja) 2016-10-25 2018-05-10 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
CN106531647B (zh) 2016-12-29 2019-08-09 华进半导体封装先导技术研发中心有限公司 一种扇出型芯片的封装结构及其封装方法
KR102596788B1 (ko) 2016-12-30 2023-10-31 인텔 코포레이션 팬 아웃 스케일링을 위한 필러 및 비아 접속부를 구비한 고밀도 상호접속 층을 가진 패키지 기판
KR102561987B1 (ko) 2017-01-11 2023-07-31 삼성전기주식회사 반도체 패키지와 그 제조 방법
KR102019353B1 (ko) 2017-04-07 2019-09-09 삼성전자주식회사 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈
JP6827663B2 (ja) 2017-04-24 2021-02-10 株式会社荏原製作所 基板の研磨装置
TWI645519B (zh) 2017-06-02 2018-12-21 旭德科技股份有限公司 元件內埋式封裝載板及其製作方法
US10304765B2 (en) 2017-06-08 2019-05-28 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10163803B1 (en) 2017-06-20 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages and methods of forming the same
US10211072B2 (en) 2017-06-23 2019-02-19 Applied Materials, Inc. Method of reconstituted substrate formation for advanced packaging applications
JP6885800B2 (ja) 2017-06-26 2021-06-16 京セラ株式会社 配線基板およびその製造方法
TW201909245A (zh) 2017-07-24 2019-03-01 美商康寧公司 精密結構玻璃物件、積體電路封裝、光學元件、微流體元件及其製造方法
US10410971B2 (en) 2017-08-29 2019-09-10 Qualcomm Incorporated Thermal and electromagnetic interference shielding for die embedded in package substrate
US10515912B2 (en) 2017-09-24 2019-12-24 Intel Corporation Integrated circuit packages
US10269773B1 (en) 2017-09-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
WO2019066988A1 (en) 2017-09-30 2019-04-04 Intel Corporation INTEGRATED PCB / HOUSING STACK FOR DOUBLE-SIDED INTERCONNECTION
KR101892869B1 (ko) 2017-10-20 2018-08-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR101922884B1 (ko) 2017-10-26 2018-11-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US10515827B2 (en) 2017-10-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package with recessed interposer substrate
KR101963292B1 (ko) 2017-10-31 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10468339B2 (en) 2018-01-19 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous fan-out structure and method of manufacture
US10388631B1 (en) 2018-01-29 2019-08-20 Globalfoundries Inc. 3D IC package with RDL interposer and related method
TWI791769B (zh) 2018-02-27 2023-02-11 日商迪愛生股份有限公司 電子零件封裝及其製造方法
WO2019177742A1 (en) 2018-03-15 2019-09-19 Applied Materials, Inc. Planarization for semiconductor device package fabrication processes
US10948818B2 (en) 2018-03-19 2021-03-16 Applied Materials, Inc. Methods and apparatus for creating a large area imprint without a seam
US11178772B2 (en) 2018-03-29 2021-11-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier connected with a separate tilted component carrier for short electric connection
US11063007B2 (en) 2018-05-21 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10955606B2 (en) 2018-05-30 2021-03-23 Applied Materials, Inc. Method of imprinting tilt angle light gratings
US10424530B1 (en) 2018-06-21 2019-09-24 Intel Corporation Electrical interconnections with improved compliance due to stress relaxation and method of making
US10705268B2 (en) 2018-06-29 2020-07-07 Applied Materials, Inc. Gap fill of imprinted structure with spin coated high refractive index material for optical components
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati

Also Published As

Publication number Publication date
KR20210114342A (ko) 2021-09-23
US20220139884A1 (en) 2022-05-05
US11742330B2 (en) 2023-08-29
US11257790B2 (en) 2022-02-22
US20210288027A1 (en) 2021-09-16
CN113382535A (zh) 2021-09-10
US20240021582A1 (en) 2024-01-18

Similar Documents

Publication Publication Date Title
US11715700B2 (en) Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration
US11862546B2 (en) Package core assembly and fabrication methods
US11742330B2 (en) High connectivity device stacking
US11521937B2 (en) Package structures with built-in EMI shielding
US20230148220A1 (en) Semiconductor device packages
US20230070053A1 (en) Stiffener frame for semiconductor device packages
US20230129405A1 (en) Semiconductor device packaging methods
CN118251764A (zh) 半导体元件封装