TW201727766A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW201727766A
TW201727766A TW106109562A TW106109562A TW201727766A TW 201727766 A TW201727766 A TW 201727766A TW 106109562 A TW106109562 A TW 106109562A TW 106109562 A TW106109562 A TW 106109562A TW 201727766 A TW201727766 A TW 201727766A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
film
insulating film
oxide
semiconductor film
Prior art date
Application number
TW106109562A
Other languages
English (en)
Other versions
TWI621184B (zh
Inventor
野田耕生
佐佐木俊成
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201727766A publication Critical patent/TW201727766A/zh
Application granted granted Critical
Publication of TWI621184B publication Critical patent/TWI621184B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明係關於半導體裝置的製造方法。製造具有優良的電特性的電晶體。在基板之上形成氧化物絕緣膜，在該氧化物絕緣膜之上形成氧化物半導體膜，然後在使氧化物半導體膜中所含有的氫脫附並且使氧化物絕緣膜中所含有的部分氧脫附的溫度下執行熱處理，然後將所加熱的氧化物半導體膜蝕刻成預定形狀以形成島形氧化物半導體膜，在該島形氧化物半導體膜之上形成電極對，在該電極對和島形氧化物半導體膜之上形成閘極絕緣膜，以及在閘極絕緣膜之上形成閘極電極。

Description

半導體裝置之製造方法
本發明的實施例關於包括具有至少一個半導體元件(例如，電晶體)的電路的半導體裝置及其製造方法。例如，本發明的實施例關於包括任意的以下裝置作為部件的電子裝置：安裝在電源電路中的功率裝置，具有記憶體、閘流體、轉換器、影像感測器等的半導體積體電路，以液晶顯示裝置為代表的電光裝置，以及具有發光元件的發光顯示裝置。
形成於玻璃基板等之上的電晶體使用非晶矽、多晶矽等製造，此類電晶體常見於液晶顯示裝置中。雖然含有非晶矽的電晶體具有低的場效應遷移率，但是它們能夠形成於較大的玻璃基板之上。另一方面，雖然含有多晶矽的電晶體具有高的場效應遷移率，但是它們不適合形成於較大的玻璃基板之上。
與含有矽的電晶體相比，使用氧化物半導體製造電晶體的技術已經引起了人們的注意，並且這種電晶體被應用 於電子裝置或光學裝置。例如，專利文獻1和專利文獻2揭示了一種技術，在該技術中經由將氧化鋅或In-Ga-Zn-O基氧化物用作氧化物半導體來製造電晶體並且該電晶體被用作顯示裝置的像素的開關元件等。
同時，已經指出，氫是載子源，特別是在氧化物半導體中更是如此。因此，需要採取某些措施來防止氫在氧化物半導體沈積時進入氧化物半導體。此外，還經由降低不僅包含在氧化物半導體中而且包含在與氧化物半導體接觸的閘極絕緣膜中的氫的量來抑制臨限電壓的變化(參見專利文獻3)。
[參考文獻]
[專利文獻1]日本公開專利申請案No.2007-123861
[專利文獻2]日本公開專利申請案No.2007-96055
[專利文獻3]日本公開專利申請案No.2009-224479
但是，含有氧化物半導體的習用電晶體具有低的通/斷比，並且作為在顯示裝置的像素中的開關元件提供不了足夠的性能。此外，含有氧化物半導體的習用電晶體是有問題的，因為它們的臨限電壓是負的並且它們具有正常導通特性。
本發明的一種實施例的目的是提供具有優良電特性的電晶體。
本發明的一種實施例如下：在基板之上形成氧化物絕 緣膜，在氧化物絕緣膜之上形成氧化物半導體膜，然後在使在氧化物半導體膜中所含有的氫脫附(desorbed)並且使在氧化物絕緣膜中所含有的部分氧脫附的溫度下執行熱處理，然後將所加熱的氧化物半導體膜蝕刻成預定的形狀以形成島形氧化物半導體膜，在島形氧化物半導體膜上形成電極對，在該電極對和島形氧化物半導體膜之上形成閘極絕緣膜，以及在閘極絕緣膜之上形成閘極電極。
本發明的一種實施例如下：在基板之上形成氧化物絕緣膜，在氧化物絕緣膜之上形成電極對，在該電極對和氧化物絕緣膜之上形成氧化物半導體膜，在使在氧化物半導體膜中所含有的氫被去除並且使在氧化物絕緣膜中所含有的部分氧脫附的溫度下執行熱處理，然後將所加熱的氧化物半導體膜蝕刻成預定的形狀以形成島形氧化物半導體膜，在該電極對和島形氧化物半導體膜之上形成閘極絕緣膜，以及在閘極絕緣膜之上形成閘極電極。
作為形成於基板之上的氧化物絕緣膜，使用經由熱處理使部分氧從其中脫附的氧化物絕緣膜。經由熱處理使部分氧從其中脫附的氧化物絕緣膜較佳是其中含有比例高於化學計量組成(stoichiometric composition)中的氧比例的氧的氧化物絕緣膜。經由熱處理使部分氧從其中脫附的氧化物絕緣膜的典型示例包括氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氧化鎵、氧化鉿、氧化釔等的膜。
在TDS(thermal desorption spectroscopy，熱脫附分 析儀)分析中，從氧化物絕緣膜(部分氧經由熱處理從該氧化物絕緣膜中脫附)中脫附的氧量在變換成氧原子時(the oxygen atomic conversion)是1.0×1018原子/cm3或更大，較佳地為1.0×1020原子/cm3或更大，更佳地為3.0×1020原子/cm3或更大。
在氫從氧化物半導體膜中脫附並且氧化物絕緣膜所含有的部分氧擴散到氧化物半導體膜之內的溫度是150℃或更高並且低於所使用的基板的應變點，較佳為250℃至450℃。
氧化物半導體膜形成於氧化物絕緣膜之上，並且在使氧化物半導體膜內所含有的氫脫附並且使氧化物絕緣膜內所含有的部分氧脫附的溫度下執行熱處理，由此在氧化物絕緣膜中所含有的部分氧能夠擴散到氧化物半導體膜之內並且能夠使在氧化物半導體膜中所含有的氫脫附。注意，擴散到氧化物半導體膜之內的氧填補了氧化物半導體膜中的氧空位，從而減少了氧化物半導體膜中的氧空位。另外，氧化物半導體膜用作針對氧化物絕緣膜的氧脫附的阻擋膜，從而使氧沒有從氧化物絕緣膜中過度地脫附而是使氧保留在氧化物絕緣膜中。以這種方式，降低了用作載子源的氧空位的數量以及氫的濃度，並且能夠減少在氧化物半導體膜和氧化物絕緣膜之間的界面處的缺陷。
經由氧化物半導體中所含有的元素和氫的鍵結，一部分氫用作施子以生成作為載子的電子。另外，在氧化物半導體中的氧空位同樣用作施子以生成作為載子的電子。由 於這個原因，經由在氧化物半導體膜中降低氫的濃度和氧空位的數量，能夠抑制臨限電壓移位元至負側。
此外，還能夠經由使一部分氧擴散到氧化物半導體膜之內來減少在氧化物半導體膜和氧化物絕緣膜之間的界面處的缺陷，並且同時另一部分氧保留在氧化物絕緣膜中，從而能夠抑制臨限電壓移位元至負側。
注意，在本說明書中，臨限電壓為正的n通道電晶體被定義為常關電晶體(normally-off transistor)，而臨限電壓為負的p通道電晶體被定義為常關電晶體。此外，臨限電壓為負的n通道電晶體被定義為正常導通電晶體(normally-on transistor)，而臨限電壓為正的p通道電晶體被定義為正常導通電晶體。
電晶體按以下方式形成：在氧化物絕緣膜之上形成氧化物半導體膜，在使氧化物半導體膜中所含有的氫脫附並且使氧化物絕緣膜中所含有的部分氧脫附的溫度下執行熱處理，然後將氧化物半導體膜蝕刻成預定的形狀。以這種方式形成的電晶體能夠具有優良的電特性。
51‧‧‧基板
53‧‧‧氧化物絕緣膜
55‧‧‧氧化物半導體膜
57‧‧‧氧化物半導體膜
59‧‧‧島形氧化物半導體膜
61‧‧‧電極對
63‧‧‧閘極絕緣膜
65‧‧‧閘極電極
69‧‧‧絕緣膜
71‧‧‧電極對
73‧‧‧氧化物半導體膜
75‧‧‧島形氧化物半導體膜
77‧‧‧閘極絕緣膜
79‧‧‧閘極電極
81‧‧‧絕緣膜
83‧‧‧佈線
84‧‧‧緩衝層
85‧‧‧島形緩衝層
87‧‧‧緩衝層
91‧‧‧閘極電極
93‧‧‧閘極絕緣膜
95‧‧‧氧化物半導體膜
97‧‧‧氧化物半導體膜
99‧‧‧島形氧化物半導體膜
101‧‧‧電極對
103‧‧‧第二極絕緣膜
105‧‧‧第二閘極電極
111‧‧‧基板
113‧‧‧氧化物絕緣膜
115‧‧‧氧化物半導體膜
117‧‧‧島形氧化物半導體膜
201‧‧‧虛線
203‧‧‧實線
205‧‧‧虛線
207‧‧‧實線
209‧‧‧虛線
211‧‧‧實線
221‧‧‧曲線
223‧‧‧曲線
225‧‧‧曲線
227‧‧‧曲線
229‧‧‧曲線
231‧‧‧曲線
2700‧‧‧電子書閱讀器
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部分
2706‧‧‧光電轉換裝置
2707‧‧‧顯示部分
2708‧‧‧光電轉換裝置
2711‧‧‧鉸鏈
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚聲器
9600‧‧‧電視機
9601‧‧‧外殼
9603‧‧‧顯示部分
9605‧‧‧底座
9607‧‧‧顯示部分
9609‧‧‧操作鍵
9610‧‧‧遙控器
9700‧‧‧數位相框
9701‧‧‧外殼
9703‧‧‧顯示部分
在附圖中：圖1A到1E是示出根據本發明的一種實施例的用於製造半導體裝置的處理的剖面圖；圖2是示出根據本發明的一種實施例的用於製造半導體裝置的處理的頂視圖； 圖3A到3D是示出根據本發明的一種實施例的用於製造半導體裝置的處理的剖面圖；圖4是示出根據本發明的一種實施例的用於製造半導體裝置的處理的頂視圖；圖5A到5E是示出根據本發明的一種實施例的用於製造半導體裝置的處理的剖面圖；圖6A到6D是示出根據本發明的一種實施例的用於製造半導體裝置的處理的剖面圖；圖7是示出電子裝置的一種模式的圖形；圖8A和8B分別是示出電子裝置的一種模式的圖形；圖9A到9C是TDS分析的結果的圖表；圖10A到10C是各自示出熱處理與脫附的氧量之間的關係的剖面圖；以及圖11A到11C是示出薄膜電晶體的電特性的圖表。
本發明的實施例將參照附圖詳細地描述。注意，本發明並不限定於下面的描述，並且本領域技術人員應當容易理解的是，在不脫離本發明的精神和範圍的情況下能夠進行各種改變和修改。因此，本發明不應當被看作僅限於以下實施例中的描述。注意，在以下所描述的本發明結構中，相同的部分或者具有相似功能的部分在不同的附圖中以相同的參考標號來指示，並且不再重復對其的描述。
注意，在本說明書所描述的每個附圖中，尺寸、層(膜)厚或者每個部件的區域在某些情況下出於清晰目的而放大。因此，本發明的實施例並不限定於附圖所示出的那些比例。
注意，在本說明書中為了避免部件的混淆而使用諸如“第一”、“第二”和“第三”的詞語，並且此類詞語並不用數位方式來限定這些部件。因此，例如，詞語“第一”能夠適當地替換為詞語“第二”、“第三”等。
(實施例1)
圖1A到1E是示出作為半導體裝置的結構的一種模式的電晶體的製造處理的剖面圖。沿著圖2中的點劃線A-B取得的剖面圖對應於圖1E。
如圖1A所示，氧化物絕緣膜53形成於基板51之上，並且氧化物半導體膜55形成於氧化物絕緣膜53之上。
作為基板51，能夠適當地使用玻璃基板(也稱為“無堿玻璃基板”)、石英基板、陶瓷基板、塑膠基板等。此外，還能夠將軟性玻璃基板或軟性塑膠基板用作基板51。作為塑膠基板，較佳使用具有低的折射率各向異性的基板，並且通常能夠使用聚醚碸(PES)膜、聚酰亞胺膜、聚萘二甲酸乙二酯(PEN)膜、聚氟乙烯(PVF)膜、聚酯膜、聚碳酸酯(PC)膜、丙烯酸樹脂膜、在部分固化的有機樹脂中含有纖維體的預浸料等。
氧化物絕緣膜53使用經由熱處理使部分氧從其中脫附的氧化物絕緣膜來形成。作為這種經由熱處理使部分氧從其中脫附的氧化物絕緣膜，較佳使用含有比例高於化學計量組成中的氧比例的氧的氧化物絕緣膜。經由熱處理使部分氧從其中脫附的氧化物絕緣膜能夠經由熱處理使氧擴散到氧化物半導體膜之內，這是因為氧經由熱處理從氧化物絕緣膜中脫附。氧化物絕緣膜53的典型示例包括氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氧化鎵、氧化鉿、氧化釔等的膜。
含有比例高於化學計量組成中的氧比例的氧的氧化物絕緣膜的一部分氧經由熱處理來脫附。經由TDS分析，脫附的氧量在變換成氧原子時為1.0×1018原子/cm3或更大，較佳地為1.0×1020原子/cm3或更大，更佳地為3.0×1020原子/cm3或更大。
在此，在TDS分析中，脫附的氧量在變換成氧原子時的測量方法在下面描述。
氣體在TDS分析中的解吸量與譜的積分值成比例。因而，根據氧化物絕緣膜的譜的積分值與標準樣本的參考值之比，能夠計算出氣體的解吸量。標準樣本的參考值是分子密度與含有給定分子的樣本的譜的積分值之比。
例如，根據含有給定濃度的氫的矽晶圓(該矽晶圓是標準樣本)的TDS分析結果，以及氧化物絕緣膜的TDS分析結果，從氧化物絕緣膜中脫附的氧分子量(NO2)能夠經由公式1來獲得。
NO2=NH2/SH2×SO2×α (公式1)
NH2是經由變換從具有給定濃度的標準樣本中脫附的氫分子數而獲得的值。SH2是經由TDS來分析的標準樣本的譜的積分值。換言之，標準樣本的參考值是NH2/SH2。SO2是在氧化物絕緣膜經由TDS來分析時的譜的積分值。α是影響TDS分析中的譜強度的係數。至於公式1的細節，請參考JPH6-275697A。注意，從氧化物絕緣膜中脫附的氧量在將含有1×1016原子/cm3的氫原子的矽晶圓用作標準樣本的情況下，使用由ESCO有限公司製造的熱解吸譜儀EMD-WA1000S/W來測量。
另外，NO2是脫附的氧分子(O2)的量。在氧化物絕緣膜中，脫附的氧以氧原子表示的量是脫附的氧以氧分子(O2)表示的數量的兩倍。
氧化物絕緣膜53為50nm厚的或更大，較佳為200nm至500nm。經由使用厚的氧化物絕緣膜53，能夠增加從氧化物絕緣膜53中脫附的氧量，並且能夠減少在氧化物絕緣膜53與稍後形成的氧化物半導體膜之間的界面處的缺陷。
氧化物絕緣膜53經由濺射法、CVD法等來形成。較佳地，經由熱處理使一部分氧從其中脫附的氧化物絕緣膜經由濺射法容易形成。
當經由熱處理使一部分氧從其中脫附的氧化物絕緣膜 經由濺射法來形成時，在沈積氣體中所含有的氧量較佳是大的，並且能夠使用氧氣(O2)、氧氣(O2)和稀有氣體(例如Ar)的混合氣體等。典型地，沈積氣體的氧氣濃度較佳為6%至100%。
能夠將氧化矽膜形成為這種氧化物絕緣膜的典型示例，從該氧化物絕緣膜中一部分氧經由熱處理來脫附。在這種情況下，氧化矽膜在以下條件下較佳經由RF濺射法來形成：將石英(較佳為合成石英)用作靶；基板溫度為30℃至450℃(較佳為70℃至200℃)；基板和靶之間的距離(T-S距離)為20nm至400nm(較佳為40mm至200mm)；壓力為0.1Pa至4Pa(較佳為0.2Pa至1.2Pa)，高頻功率為0.5kW至12kW(較佳為1kW至5kW)；以及氧氣在沈積氣體中的比例(O2/(O2+Ar))為1%至100%(較佳為6%至100%)。注意，矽靶可以用作代替石英(較佳為合成石英)靶的靶。另外，氧氣可以單獨用作沈積氣體。
作為氧化物半導體膜55，能夠使用四成分金屬氧化物，例如，In-Sn-Ga-Zn-O基金屬氧化物；三成分金屬氧化物，例如，In-Ga-Zn-O基金屬氧化物、In-Sn-Zn-O基金屬氧化物、In-Al-Zn-O基金屬氧化物、Sn-Ga-Zn-O基金屬氧化物、Al-Ga-Zn-O基金屬氧化物或Sn-Al-Zn-O基金屬氧化物；二成分金屬氧化物，例如，In-Zn-O基金屬氧化物、Sn-Zn-O基金屬氧化物、Al-Zn-O基金屬氧化物、Zn-Mg-O基金屬氧化物、Sn-Mg-O基金屬氧化物或In- Mg-O基金屬氧化物。在此，n成分金屬氧化物經由n種金屬氧化物來構造。較佳地，能夠形成氧化物半導體膜55的金屬氧化物的能隙為2eV或更大，較佳為2.5eV或更大，更較佳地為3eV或更大。以這種方式，能夠經由使用具有寬帶隙的金屬氧化物來降低電晶體的斷態電流。
另外，作為氧化物半導體膜，能夠使用由化學運算式InMO3(ZnO) m (m>0)表示的材料的薄膜。在此，M表示一種或多種選自Zn、Ga、Al、Mn和Co的組的金屬元素。例如，M可以是Ga、Ga和Al、Ga和Mn、Ga和Co等。
在將In-Zn-O基材料用作氧化物半導體的情況下，所使用的靶具有In：Zn=50：1至1：2的原子組成比(摩爾比為In2O3：ZnO=25：1至1：4)，較佳地，原子比為In：Zn=20：1至1：1(摩爾比為In2O3：ZnO=10：1至1：2)，更佳地，原子比為In：Zn=15：1至1.5：1(摩爾比為In2O3：ZnO=15：2至3：4)。例如，在用於形成具有In：Zn：O=X：Y：Z的原子比的In-Zn-O基氧化物半導體的靶中，滿足關係Z>1.5X+Y。
注意，氧化物半導體膜55含有氫。注意，除了氫原子之外，在氧化物半導體膜55中於某些情況下還可以含有形式為氫分子、水、羥基或氫化物的氫。
在氧化物半導體膜55中所含有的鹼金屬或鹼土金屬的濃度較佳為2×1016原子/cm3或更少，或者1×1018原子/cm3或更少。
氧化物半導體膜55的厚度較佳為3nm至50nm。
氧化物半導體膜55能夠經由濺射法形成，塗布法、印刷法、脈衝鐳射沈積法等也可以使用。
在本實施例中，氧化物半導體膜55經由使用In-Ga-Zn-O基氧化物靶的濺射法形成。作為選擇，氧化物半導體膜55能夠經由濺射法在稀有氣體(典型為氬)氛圍、氧氣氛圍或者稀有氣體和氧的混合氛圍中形成。
作為用於形成氧化物半導體膜55的濺射氣體，較佳的是使用高純度的氣體，在該氣體中去除了諸如氫、水、羥基或氫化物的雜質。當氧化物半導體膜55在基板溫度為100℃至600℃(較佳為200℃至400℃)的情況下形成時，能夠降低在氧化物半導體膜55中的雜質濃度。
然後，在基板51上執行熱處理以從氧化物半導體膜55中去除氫，並且使氧化物絕緣膜53中所含的一部分氧擴散到氧化物半導體膜55中以及擴散到氧化物絕緣膜53在氧化物絕緣膜53和氧化物半導體膜55之間的界面附近的區域中。
以這種方式，氧化物半導體膜的沈積在執行熱處理的同時執行，或者在氧化物半導體膜沈積之後執行熱處理，並且由此氧化物半導體膜能夠具有其中晶體沿著C軸配向的區域。
用於熱處理的熱處理設備並不限定於特定的設備，並且可以給該設備提供用於經由加熱元件(例如，電阻加熱元件)的熱輻射或熱傳導加熱要被處理的物體的器件。例如，能夠使用電爐或迅速熱退火(RTA)設備(例如，氣 體迅速熱退火(GRTA)設備或燈迅速熱退火(LRTA)設備)。LRTA設備是用於經由從諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈的燈中發射出的光(電磁波)的輻射加熱要被處理的物體的設備。GRTA設備是用於使用高溫氣體來熱處理的設備。
熱處理的溫度較佳為使氫從氧化物半導體膜55中去除以及使在氧化物絕緣膜53中所含有的一部分氧脫附並且擴散到氧化物半導體膜55之內的溫度。該溫度典型為150℃或更高並且低於基板51的應變點，較佳為250℃至450℃。
熱處理較佳在惰性氣體氛圍中執行；典型地，熱處理較佳在稀有氣體(例如氦、氖、氬、氙或氪)氛圍或氮氛圍中執行。作為選擇，熱處理可以在氧化性氛圍中執行。
該熱處理能夠將氫從氧化物半導體膜55中去除並且能夠使在氧化物絕緣膜53中所含的一部分氧擴散到氧化物半導體膜55之內以及擴散到氧化物絕緣膜53在氧化物絕緣膜53和氧化物半導體膜55之間的界面附近的區域之內。在這種程序中，在氧化物半導體膜55中的氧空位能夠得以減少並且氧擴散到氧化物絕緣膜53在氧化物絕緣膜53和氧化物半導體膜55的界面附近的區域之內，由此減少在氧化物半導體膜與氧化物絕緣膜之間的界面處的缺陷。結果，如圖1B所示，具有降低的氫濃度和減少的氧空位的氧化物半導體膜57能夠得以形成。
在氧化物絕緣膜53以氧化物半導體膜55覆蓋時執行 熱處理，使得在氧化物絕緣膜53中的一部分氧擴散到氧化物半導體膜55之內。因而，能夠減少氧化物半導體膜55的氧空位。另外，由於氧化物絕緣膜53以氧化物半導體膜55覆蓋並且氧化物絕緣膜53的表面沒有露出，因而減少了從氧化物絕緣膜53中出來的氧量，從而能夠有效地減少在氧化物絕緣膜53和氧化物半導體膜55之間的界面處的缺陷。
然後，在掩模形成於氧化物半導體膜57上之後，氧化物半導體膜57利用該掩模來蝕刻以形成島形氧化物半導體膜59。之後，去除掩模(參見圖1C)。
在氧化物半導體膜57的蝕刻中所使用的掩模能夠經由光刻程序、噴墨法、印刷法等適當地形成。可以適當地採用濕蝕刻或乾蝕刻來蝕刻氧化物半導體膜57。
然後，如圖1D所示，形成與氧化物半導體膜59接觸的電極對61。
此時，電極對61起著源電極和汲極電極的作用。
電極對61能夠使用選自鋁、鉻、銅、鉭、鈦、鉬和鎢的組的金屬元素，含有這些金屬元素中的任一種作為成分的合金，含有這些金屬元素的組合的合金等來形成。此外，還可以使用選自錳、鎂、鋯、和鈹的組的一種或多種金屬元素。另外，電極對61能夠具有單層結構或者包括兩個或更多的層的疊層結構。例如，能夠給出含有矽的鋁膜的單層結構，其中鈦膜堆疊於鋁膜之上的雙層結構，其中鈦膜堆疊於氮化鈦膜之上的雙層結構，其中鎢膜堆疊於 氮化鈦膜之上的雙層結構，其中鎢膜堆疊於氮化鉭膜之上的雙層結構，其中鈦膜、鋁膜和鈦膜按這種順序來堆疊的三層結構等。
電極對61能夠使用光透射導電材料形成，該光透射導電材料例如氧化銦錫、含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦鋅，或其中添加了氧化矽的氧化銦錫。採用使用任意的以上光透射導電材料以及任意的以上金屬元素形成的疊層結構同樣是可能的。
電極對61經由印刷法或噴墨法形成。作為選擇，在導電膜經由濺射法、CVD法、蒸發法等形成之後，將掩模形成於導電膜之上並且蝕刻導電膜，由此形成電極對61。形成於導電膜之上的掩模能夠經由噴墨法、印刷法、光刻法等適當地形成。
此時，導電膜形成於氧化物半導體膜59和氧化物絕緣膜53之上，並且被蝕刻成預定的圖形以形成電極對61。
注意，導電膜形成於氧化物半導體膜57之上，凹凸形狀的掩模經由多色調光掩模來形成，氧化物半導體膜57和導電膜利用該掩模來蝕刻，並且然後凹凸形狀的掩模經由灰化來分離，導電膜利用分離的掩模來蝕刻以形成島形氧化物半導體膜59和電極對61。在這種程序中，能夠減少所使用光掩模的數量以及該光刻程序的步驟數。
然後，閘極絕緣膜63形成於氧化物半導體膜59和電 極對61之上。
然後，閘極電極65形成於在閘極絕緣膜63之上並且與氧化物半導體膜59重疊的區域內。
之後，可以將絕緣膜69形成為保護膜(圖1E)。另外，在接觸孔形成於閘極絕緣膜63和絕緣膜69中後，可以形成連接至電極對61的佈線。
閘極絕緣膜63能夠形成為具有氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鋁、氧氮化鋁或氧化鎵的單層或疊層。閘極絕緣膜63中與氧化物半導體膜59接觸的部分較佳含有氧，特別地，閘極絕緣膜63較佳由氧化矽膜形成。經由使用氧化矽膜，有可能使氧擴散到氧化物半導體膜59，從而能夠提高該氧化物半導體膜59的特性。
當將諸如矽酸鉿(HfSiO x )、添加氮的矽酸鉿(HfSi x O y N z )、添加氮的鋁酸鉿(HfAl x O y N z )、氧化鉿或氧化釔的高k值材料用作閘極絕緣膜63時，能夠增加閘極絕緣膜的物理厚度，從而能夠降低閘極漏電流。此外，還能夠使用其中堆疊了高k值材料以及氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氧氮化鋁和氧化鎵中的一種或多種的疊層結構。例如，閘極絕緣膜63的厚度較佳為1nm至300nm，並且更較佳地為5nm至50nm。相反，當閘極絕緣膜63的厚度為5nm或更大時，能夠降低閘極漏電流。
在閘極絕緣膜63形成之前，島形氧化物半導體膜59的表面可以暴露于諸如氧氣、臭氧或一氧化二氮的氧化性 氣體的等離子體，以便被氧化，由此減少氧空位。
閘極電極65能夠使用選自鋁、鉻、銅、鉭、鈦、鉬和鎢的組的金屬元素，含有這些金屬元素中的任一種作為成分的合金，含有這些金屬元素的組合的合金等來形成。此外，還可以使用選自錳、鎂、鋯和鈹的組中的一種或多種金屬元素。此外，閘極電極65可以具有單層結構或者兩個或更多的層的疊層結構。例如，能夠給出含有矽的鋁膜的單層結構，其中鈦膜堆疊於鋁膜之上的雙層結構，其中鈦膜堆疊於氮化鈦膜之上的雙層結構，其中鎢膜堆疊於氮化鈦膜之上的雙層結構，其中鎢膜堆疊於氮化鉭膜之上的雙層結構，其中鈦膜、鋁膜和鈦膜依次堆疊的三層結構等。
閘極電極65能夠使用光透射導電材料形成，該光透射導電材料例如，氧化銦錫、含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦鋅或者添加了氧化矽的氧化銦錫。還可以採用使用任意的以上光透射導電材料以及任意的以上金屬元素形成的疊層結構。
絕緣膜69能夠以針對閘極絕緣膜63列出的任意絕緣膜來適當地形成。
之後，可以執行熱處理。
經由以上步驟，能夠形成在通道形成區中具有氧化物半導體膜的電晶體。
在本實施例中，在氧化物絕緣膜的表面以氧化物半導 體膜覆蓋時執行熱處理，並且然後將氧化物半導體膜蝕刻成預定的形狀以使一部分氧化物絕緣膜露出。因此，能夠抑制從氧化物絕緣膜中出來的氧量，能夠使一部分氧擴散到氧化物半導體膜中以減少氧化物半導體膜中的氧空位，並且氫能夠從氧化物半導體膜中脫附。結果，除了氫和氧空位的減少之外(該氫和氧空位是氧化物半導體膜的載子源)，還能夠實現在氧化物半導體膜和氧化物絕緣膜之間的界面處的缺陷的減少。因此，能夠防止電晶體的臨限電壓移位元至負側。
(實施例2)
在實施例2中，具有與在實施例1中所描述的電晶體的結構不同的結構的電晶體的製造方法將參照圖3A到3D和圖4來描述。實施例2與實施例1的不同之處在於，電極對被設置於氧化物絕緣膜和氧化物半導體膜之間。注意，沿著圖4中的點劃線A-B取得的剖面圖對應於圖3D。
如圖3A所示，氧化物絕緣膜53像在實施例1中那樣形成於基板51之上。電極對71形成於氧化物絕緣膜53之上。氧化物半導體膜73形成於電極對71與氧化物絕緣膜53之上。
電極對71能夠經由使用與實施例1中所描述的電極對61的材料和形成方法類似的材料和形成方法適當地形成。
氧化物半導體膜73能夠經由使用與實施例1中所描述的氧化物半導體膜55的材料和形成方法類似的材料和形成方法適當地形成。
然後，像在實施例1中那樣，基板51被加熱，從而形成具有降低的氫濃度和減少的氧空位的氧化物半導體膜。之後，掩模形成於具有降低的氫濃度和減少的氧空位的氧化物半導體膜之上並且在具有降低的氫濃度和減少的氧空位的氧化物半導體膜上執行蝕刻以形成島形氧化物半導體膜75。然後，去除掩模(參見圖3B)。
如圖3C所示，閘極絕緣膜77形成於電極對71和氧化物半導體膜75之上。然後，閘極電極79形成於在閘極絕緣膜77之上並且與氧化物半導體膜75重疊的區域內。然後，絕緣膜81可以形成於閘極絕緣膜77和閘極電極79之上，作為保護膜。
閘極絕緣膜77可以經由使用與實施例1中所描述的閘極絕緣膜63的材料和形成方法類似的材料和形成方法適當地形成。
閘極電極79能夠經由使用與實施例1中所描述的閘極電極65的材料和形成方法類似的材料和形成方法適當地形成。
絕緣膜81能夠經由使用與實施例1中所描述的絕緣膜69的材料和形成方法類似的材料和形成方法適當地形成。
然後，在掩模形成於絕緣膜81之上後，部分蝕刻閘 極絕緣膜77和絕緣膜81以形成接觸孔。形成佈線83，以便經由接觸孔與電極對71連接。
佈線83能夠經由使用與電極對71的材料和形成方法類似的材料和形成方法適當地形成。
經由以上步驟，能夠形成在通道形成區中具有氧化物半導體膜的電晶體。
在本實施例中，除了氫和氧空位的減少之外(該氫和氧空位是氧化物半導體膜的載子源)，還能夠實現在氧化物半導體膜和氧化物絕緣膜之間的界面處的缺陷的減少。因此，能夠防止電晶體的臨限電壓移位元到負側。
(實施例3)
在實施例3中，其中與實施例1和實施例2中所描述的電晶體相比在氧化物半導體膜和佈線對之間的接觸電阻能夠減小得更多的電晶體的製造方法將參照圖1A到1E和圖5A到5E來描述。
如在實施例1中那樣，在圖1A和1B所示的步驟中，氧化物半導體膜55形成於氧化物絕緣膜53之上並且被加熱以形成具有降低的氫濃度和減少的氧空位的氧化物半導體膜57。然後，如圖5A所示，具有n型導電性的緩衝層(buffer)84形成於具有降低的氫濃度和減少的氧空位的氧化物半導體膜57之上。
對於具有n型導電性的緩衝層84，能夠使用選自氧化銦、氧化銦錫、氧化銦鋅、氧化錫、氧化鋅和氧化錫鋅 的組的金屬氧化物，或者含有選自鋁、鎵和矽的組的一種或多種元素的金屬氧化物材料。以這種結構，能夠減小在氧化物半導體膜與稍後形成的用作源電極和汲極電極的電極對之間的接觸電阻。
在這種情況下，當加熱氧化物半導體膜以使氫從氧化物半導體膜中去除時，氧同時從氧化物絕緣膜擴散到了氧化物半導體膜中。之後，具有n型導電性的緩衝層84形成於氧化物半導體膜之上，由此使氫從氧化物半導體膜中充分地脫附。結果，能夠減少在氧化物半導體膜中的氫濃度和氧空位，並從而能夠防止電晶體的臨限電壓移位元至負側。
然後，在掩模形成於具有n型導電性的緩衝層84之上後，具有降低的氫濃度和減少的氧空位的氧化物半導體膜57以及具有n型導電性的緩衝層84被蝕刻以形成島形氧化物半導體膜59以及具有n型導電性的島形緩衝層85。之後，去除掩模(參見圖5B)。
如圖5C所示，電極對61形成於島形氧化物半導體膜59以及具有n型導電性的緩衝層85之上。在這種情況下，為了保持閘極絕緣膜的膜質量，較佳地將不從閘極絕緣膜中提取出氧的材料用作電極對61。電極對61的材料的示例包括鎢、鉬等。但是，遺憾的是，鎢或鉬在與氧化物半導體膜和閘極絕緣膜接觸的區域中變成了高電阻的金屬氧化物。由於該原因，具有n型導電性的緩衝層被設置於島形氧化物半導體膜59與電極對61之間，從而能夠減 小在島形氧化物半導體膜59和電極對61之間的接觸電阻。
然後，經由使用形成於電極對61之上的掩模(沒有示出)，具有n型導電性的緩衝層85的暴露部分被蝕刻以形成一對具有n型導電性的緩衝層87。
注意，在去除了形成於電極對61之上的掩模後，可以將電極對61用作掩模並且蝕刻具有n型導電性的緩衝層85的暴露部分，從而形成這對具有n型導電性的緩衝層87。
在蝕刻具有n型導電性的緩衝層85時，較佳採用其中島形氧化物半導體膜59不被蝕刻並且具有n型導電性的緩衝層85被選擇性地蝕刻(具有高蝕刻選擇性的條件)的條件。另外，如果在島形氧化物半導體膜59與具有n型導電性的緩衝層85之間的蝕刻選擇性是低的，島形氧化物半導體膜59被部分地蝕刻成具有凹槽(凹陷部分)的形狀，具有n型導電性的緩衝層85也是如此。
在本實施例中，因為這對具有n型導電性的緩衝層87被設置於島形氧化物半導體膜59與電極對61之間，所以能夠降低在島形氧化物半導體膜59和電極對61之間的接觸電阻。結果，能夠防止電晶體的通態電流降低。
然後，像在實施例1中那樣，形成閘極絕緣膜63、閘極電極65和絕緣膜69。另外，在接觸孔形成於閘極絕緣膜63和絕緣膜69中後，可以形成佈線，以便連接至電極對61。
經由以上步驟，能夠形成在通道形成區中具有氧化物半導體膜的電晶體。
在本實施例中，因為形成了具有降低的氫濃度和減少的氧空位的氧化物半導體膜並且為了降低在氧化物半導體膜與佈線對之間的接觸電阻而形成了具有n型導電性的緩衝層，所以能夠防止電晶體的臨限電壓移位元至負側並且能夠防止電晶體的通態電流降低。
(實施例4)
在實施例4中，通態電流量大且場效應遷移率高的電晶體或者具有受控的臨限電壓的電晶體將參照圖6A到6D來描述。
如圖6A所示，氧化物絕緣膜53形成於基板51之上。第一閘極電極91形成於氧化物絕緣膜53之上。第一閘極絕緣膜93形成於氧化物絕緣膜53和第一閘極電極91之上。氧化物半導體膜95形成於第一閘極絕緣膜93之上。
第一閘極電極91能夠按照與實施例1中的閘極電極65類似的方式形成。
第一閘極絕緣膜93能夠按照與實施例1中的閘極絕緣膜63類似的方式形成。
氧化物半導體膜95能夠按照與實施例1中的氧化物半導體膜55類似的方式形成。
然後，如圖6B所示，像在實施例1中那樣，氧化物 半導體膜95被加熱以形成具有降低的氫濃度和減少的氧空位的氧化物半導體膜97。
然後，掩模形成於氧化物半導體膜97之上並且氧化物半導體膜97被蝕刻形成島形氧化物半導體膜99。之後，去除掩模(參見圖6C)。
然後，如圖6D所示，電極對101形成於島形氧化物半導體膜99之上。然後，第二閘極絕緣膜103形成於島形氧化物半導體膜99和該電極對101之上。第二閘極電極105形成於在第二閘極絕緣膜103之上並與島形氧化物半導體膜99重疊的區域內。絕緣膜109可以形成於第二閘極絕緣膜103和第二閘極電極105之上，作為保護膜。
電極對101能夠按照與實施例1中所描述的電極對61類似的方式形成。
第二閘極絕緣膜103能夠按照與實施例1中的閘極絕緣膜63類似的方式形成。
第二閘極電極105能夠按照與實施例1中所描述的閘極電極65類似的方式形成。
絕緣膜109能夠按照與實施例1中所描述的絕緣膜69類似的方式形成。
第一閘極電極91和第二閘極電極105可以連接。在這種情況下，第一閘極電極91和第二閘極電極105具有相同的電位並且通道形成區形成於氧化物半導體膜99的第一閘極絕緣膜93一側上以及在氧化物半導體膜99的第二閘極絕緣膜103一側上，並且由此能夠增加電晶體的通 態電流和場效應遷移率。
作為選擇，第一閘極電極91和第二閘極電極105不連接並且具有不同的施加電位同樣是可能的。在這種情況下，能夠控制電晶體的臨限電壓。
在本實施例中，電極對形成於島形氧化物半導體膜99和第二閘極絕緣膜103之間，但是該電極對可以形成於第一閘極絕緣膜93與島形氧化物半導體膜99之間。
經由上述步驟，能夠形成具有多個閘極電極的電晶體。
(實施例5)
在實施例5中，將描述一種與實施例1到4中所描述的方法相比能夠更大地降低氧化物半導體膜的氫濃度的方法。注意，實施例5的描述參考實施例1來進行；但是，實施例5能夠適當地應用於實施例2到4。
在圖1A中，基板51在氧化物絕緣膜53形成於基板51之上前加熱。氧化物絕緣膜53和氧化半導體膜55形成於基板51之上。
基板51的加熱溫度較佳為能夠使吸附于或包含於基板51內的氫脫附的溫度。典型地，該溫度為100℃或更高並且低於基板的應變點。另外，對基板51的熱處理較佳在氫含量低的氛圍中執行。較佳地，該熱處理在1×10-4Pa或更小的高真空中執行。結果，能夠減少吸附在基板表面上的氫、氫分子、水、羥基、氫化物等。
此外，從對基板51的熱處理到氧化物半導體膜55的形成的一系列步驟在真空中連續執行，沒有暴露於空氣。因此，氫、氫分子、水、羥基、氫化物等沒有吸附於基板51、氧化物絕緣膜53和氧化物半導體膜55上，並且在對氧化物半導體膜55的熱處理中，能夠抑制氫從基板51和氧化物絕緣膜53擴散到氧化物半導體膜55中，從而能夠降低被加熱的氧化物半導體膜57(示出於圖1B中)的氫濃度。結果，能夠防止電晶體的臨限電壓移位元至負側。
(實施例6)
形成在實施例1到5的任一實施例中所描述的電晶體，並且能夠經由將該晶體管用於像素部分並進一步用於驅動電路來製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，包含電晶體的驅動電路的一部分或整體能夠形成於基板之上，在該基板上形成了像素部分；因而，能夠獲得系統面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，能夠使用液晶元件(也稱為液晶顯示元件)或發光元件(也稱為發光顯示元件)。發光元件在其類別中包括其亮度由電流或電壓控制的元件，並且在其類別中具體包括無機電致發光(EL)元件、有機EL元件等。而且，還能夠使用其對比度經由電場改變的顯示媒體，例如電子墨水。
另外，顯示裝置包括顯示元件密封於其中的面板，以及其中包含控制器的IC等安裝於該面板上的模組。而 且，與一種在顯示裝置的製造程序中完成顯示元件之前的模式對應的元件基板被設置有用於給每個像素中的顯示元件供應電流的設備。具體而言，元件基板可以具有其中僅設置了顯示元件的像素電極的模式，在將要成為像素電極的導電膜形成之後且在像素電極經由蝕刻導電膜形成之前的模式，或者任意其他狀態。
注意，顯示裝置在本說明書中意指影像顯示裝置、顯示裝置或光源(包括照明裝置)。此外，顯示裝置在其類別中還包括下列模組：包括諸如軟性印刷電路(FPC)、帶式自動鍵結(TAB)帶或載帶封裝(TCP)附接的連接器的模組；具有在其端部設置有印刷線路板的TAB帶或TCP的模組；以及具有經由玻璃上晶片(COG)方法直接安裝於顯示元件之上的積體電路(IC)的模組。
(實施例7)
在本說明書中揭示的半導體裝置能夠應用於電子紙。電子紙可用於各種領域的能夠顯示資料電子裝置。例如，電子紙能夠應用于電子書閱讀器(e-book)、海報、數位標牌、公共資訊顯示(PID)、在諸如火車的交通工具中的廣告、各種卡(例如，信用卡)的顯示等。在圖7中示出了電子裝置的示例。
圖7示出了電子書閱讀器2700，作為此類電子設備的一個示例。例如，電子書閱讀器2700包括兩個外殼，外殼2701和外殼2703。外殼2701和外殼2703以鉸鏈 2711結合，使得電子書閱讀器2700能夠以鉸鏈2711為軸來打開和合上。以這種結構，電子書閱讀器2700能夠像紙質書一樣操作。
顯示部分2705和光電轉換裝置2706被結合到外殼2701中。顯示部分2707和光電轉換裝置2708被外殼2703中。顯示部分2705和顯示部分2707可以顯示一個影像或不同的影像。例如，在顯示部分2705和顯示部分2707顯示不同的影像的情況下，文本數位能夠顯示於右側的顯示部分(圖7中的顯示部分2705)上，而影像資料能夠顯示於左側的顯示部分(圖7中的顯示部分2707)上。
圖7示出了其中外殼2701設置有操作部分等的示例。例如，外殼2701設置有電源開關2721、操作鍵2723、揚聲器2725等。頁面能夠經由操作鍵2723來翻轉。注意，還可以將鍵盤、定點裝置等設置於其上設置有顯示部分的外殼的表面上。而且，在外殼背面或側面上可以設置外部連接端子(耳機端子、USB端子、能夠與AC適配器或諸如USB纜線的各種纜線連接的端子等)，記錄媒體插入部分等。而且，電子書閱讀器2700可以具有電子詞典的功能。
電子書閱讀器2700可以具有能夠無線發送和接收資料的結構。經由無線通信，能夠從電子書伺服器購買並下載所想要的圖書資料等。
(實施例8)
在本說明書中所揭示的半導體裝置能夠應用於多種電子裝置(包括遊戲機)。電子裝置的示例是電視機(也稱為電視或電視接收器)、計算器等的監視器、諸如數位相機或數位攝像機的攝像機、數位相框、行動電話(也稱為手機或行動電話裝置)、攜帶型遊戲機、攜帶型資訊終端、音頻再現裝置、大型遊戲機(例如，彈球遊戲機)等。
圖8A示出了電視機9600，作為此類電子裝置的一個示例。在電視機9600中，顯示部分9603被結合到外殼9601中。顯示部分9603能夠顯示影像。在此，外殼9601由底座9605支撐。
電視機9600能夠用外殼9601的操作開關或分離的遙控器9610來操作。頻道和音量能夠經由遙控器9610的操作鍵9609來控制，從而能夠控制顯示於顯示部分9603上的影像。而且，可以給遙控器9610設置顯示部分9607，用於顯示從遙控器9610中輸出的資料。
注意，電視機9600設置有接收器、數據機等。經由使用接收器，能夠接收一般的電視廣播。而且，當顯示裝置經由數據機有線地或無線地連接至通信網路時，能夠執行單向(從發送器到接收器)或雙向(在發送器和接收器之間或者在接收器之間)的資訊通信。
圖8B示出了數位相框9700，作為此類電子裝置的一個示例。例如，在數位相框9700中，顯示部分被結合到 外殼9701中。顯示部分9703能夠顯示多種影像。例如，顯示部分9703能夠顯示以數位相機等拍攝的影像的資料並且起著普通相框的作用。
注意，數位相框9700設置有操作部分、外部連接端子(USB端子、能夠與諸如USB纜線的各種纜線連接的端子等)、記錄媒體插入部分等。雖然這些部件可以設置於其上設置有顯示部分的表面上，但是對數位相框9700的設計而言，較佳的是，將它們設置於側面或背面上。例如，存儲數位相機所拍攝的影像的資料的記憶體被插入數位相框的記錄媒體插入部分中，由此能夠傳輸影像資料，然後將其顯示於顯示部分9703上。
數位相框9700可以被配置用於無線地發送和接收資料。可以使用其中所需的影像資料被無線傳輸以進行顯示的結構。
[示例1]
在示例1中，氧化物絕緣膜和氧化物半導體膜的形成程序，以及在熱處理的時刻與從氧化物絕緣膜中脫附的氧量之間的關係將參照圖9A到9C、圖10A到10C及圖11A到11C來描述。
首先，將描述形成各個樣本的方法。在示例1中，執行下面的步驟1到4中的至少一個步驟以形成樣本。
(步驟1)將氧化物絕緣膜形成於基板之上。此時，300nm厚的氧化矽膜被形成為氧化物絕緣膜。
氧化物絕緣膜經由RF濺射法在以下條件下形成：使用石英靶，將流率為25sccm的氬和流率為25sccm的氧用作濺射氣體，頻率為13.56MHz的高頻電源的功率為1.5kW，壓力是0.4Pa，在基板和靶之間距離是60mm，以及基板溫度是100℃。
(步驟2)將氧化物半導體膜形成於氧化物絕緣膜之上。此時，30nm厚的In-Ga-Zn-O膜被形成為氧化物半導體膜。
氧化物半導體膜經由DC濺射法在以下條件下形成：使用In-Ga-Zn-O(In2O3：Ga2O3：ZnO=1：1：2[摩爾比])靶，將流率為30sccm的氬和流率為15sccm的氧用作濺射氣體，電源的功率是0.5kW，壓力是0.4Pa，在基板和靶之間的距離是60mm，以及基板溫度是200℃。
(步驟3)掩模經由光刻程序形成於氧化物半導體膜之上，並且然後部分蝕刻氧化物半導體膜以形成島形氧化物半導體膜。
(步驟4)執行熱處理。
熱處理按以下方式執行。樣本在具有氮氛圍的電爐中在450℃加熱並且保持1小時。
樣本1、樣本3和樣本5沒有受到熱處理而樣本2、樣本4和樣本6受到了熱處理。此外，樣本2、樣本4和樣本6在不同的時刻受到熱處理。
在樣本1中，在步驟1和步驟2之後去除氧化物半導體膜。在樣本2中，在執行了在步驟1和步驟2之後的步 驟4(熱處理)之後去除氧化物半導體膜。
至於樣本3，執行步驟1。至於樣本4，在步驟1之後執行步驟4(熱處理)。
在樣本5中，島形氧化物半導體膜在步驟1到3之後去除。在樣本6中，在執行了在步驟1到3之後的步驟4(熱處理)之後去除島形氧化物半導體膜。
然後，樣本1到6的脫氣產量經由TDS分析來測量。將由ESCO有限公司製造的熱解吸譜儀EMD-WA1000S/W用於該TDS分析。注意，TDS分析是其中樣本在真空情況下加熱以及當樣本的溫度增高時由樣本產生的氣體成分由四極質量分析器來檢測的分析方法。所測得的氣體成分經由m/z(質量/電荷)值相互區分開。這裏示出了m/z為32的TDS譜。注意，存在作為m/z為32的成分的氧分子(O2)等。
樣本1(沒有加熱的)的和樣本2(加熱的)的TDS譜在圖9A中分別由虛線201和實線203示出。
樣本3(沒有加熱的)的和樣本4(加熱的)的TDS譜在圖9B中分別由虛線205和實線207示出。
樣本5(沒有加熱的)的和樣本6(加熱的)的TDS譜在圖9C中分別由虛線209和實線211示出。
圖10A、10B和10C是分別示出在樣本2、4和6的熱處理時從氧化物絕緣膜113中釋放出的氧的模型的視圖。
如圖10A所示，堆疊於基板111之上的氧化物絕緣膜 113和氧化物半導體膜115被加熱，使得氧化物半導體膜115用作保護膜，以抑制從氧化物絕緣膜113中釋放出氧。出於該原因，如圖9A所示，在樣本1和樣本2的TDS分析中有或沒有熱處理的氧釋放量幾乎沒有差別，樣本1和樣本2中的每一個都去除了氧化物半導體膜。這是因為在氧化物絕緣膜中所含的能夠通過熱處理脫附的氧量並沒有減少那麽多。
另一方面，如圖10B所示，熱處理在沒有形成覆蓋形成於基板111之上的氧化物絕緣膜113的表面的氧化物半導體膜時執行，從氧化物絕緣膜113中釋放出氧。出於該原因，如圖9B中的實線207所示，被加熱的樣本4的氧釋放量在TDS分析中小於樣本3的氧釋放量。這是因為一部分氧經由熱處理從氧化物絕緣膜中釋放出，並且減少了在氧化物絕緣膜中所含有的能夠經由熱處理脫附的氧量。
此外，如圖10C所示，熱處理在形成了覆蓋形成於基板111之上的氧化物絕緣膜113的部分表面的島形氧化物半導體膜117時執行，使得從氧化物絕緣膜113的暴露部分釋放出氧。另外，還使得在與島形氧化物半導體膜117接觸的氧化物絕緣膜113中所含有的氧擴散並從氧化物絕緣膜113的暴露部分釋放出。這是因為氧在氧化物絕緣膜113中的擴散係數大於氧從氧化物絕緣膜113到氧化物半導體膜之內的擴散係數，並且從而在氧絕緣膜之內的擴散速度快於氧從氧化物絕緣膜到氧化物半導體膜之內的擴散 速度，使得氧擴散於島形氧化物半導體膜的週邊內。具體而言，經由分析確定的是，氧在450℃的熱處理中在氧化物絕緣膜113中的擴散係數為大約1×10-10cm2/sec，而氧在450℃的熱處理中在氧化物半導體膜117中的擴散係數為大約1×10-17cm2/sec。至於氧在氧化物半導體膜117中的擴散係數，圖中示出了以In-Ga-Zn-O膜作為氧化物半導體膜的值並且其他氧化物半導體示出了類似的趨勢。例如，氧在In-Sn-O膜中的擴散係數為大約6×10-16cm2/sec，並且遠小於氧在氧化物絕緣膜113中的擴散係數。因而，如圖9C中的實線211所示，在被加熱的樣本6的TDS分析中的氧釋放量小於樣本5的氧釋放量。這是因為一部分氧從氧化物絕緣膜中釋放出，並且在氧化物絕緣膜中所含有的能夠經由熱處理脫附的氧量被減少了。
如上所述，熱處理在氧化物半導體膜115形成於氧化物絕緣膜113之上並且還沒有形成島形氧化物半導體膜117的階段執行，並且由此在氧化物絕緣膜113中所含有的氧能夠有效地擴散到氧化物半導體膜115中。
[示例2]
在示例2中，電晶體的形成方法和電特性將參照圖1A到1E和圖11A到11C來描述。
在示例2中，相似於示例1，樣本7到9在不同時刻執行的熱處理步驟中形成。樣本7在氧化物半導體膜形成於氧化物絕緣膜之上後受到熱處理。樣本8在形成氧化物 絕緣膜之後受到熱處理。樣本9在氧化物半導體膜形成於氧化物絕緣膜之上後受到熱處理，以及氧化物半導體膜的一部分被蝕刻以形成島形氧化物半導體膜。
首先，描述用於形成每個樣本7到9的方法。
如圖1A所示，氧化物絕緣膜53形成於基板51之上。氧化物半導體膜55形成於氧化物絕緣膜53之上。注意，樣本8在氧化物絕緣膜53形成之後並且在氧化物半導體膜55形成之前受到熱處理。另外，樣本7在氧化物半導體膜55形成之後並且在圖1C所示的氧化物半導體膜59形成之前受到熱處理。
將玻璃基板AN100(由Asahi Glass有限公司製造)用作基板51。
氧化物絕緣膜53的沈積條件是在示例1的步驟1中所描述的氧化物絕緣膜的沈積條件，並且形成了厚度為300nm的氧化矽膜。
氧化物半導體膜55的沈積條件是在示例1的步驟2中所描述的氧化物半導體膜的沈積條件，並且形成了厚度為30nm的In-Ga-Zn-O膜。
樣本7和8的熱處理經由示例1的步驟4所描述的熱處理條件執行。
然後，在經由光刻程序將掩模形成於氧化物半導體膜之上後，氧化物半導體膜利用該掩模來蝕刻。注意，樣本9在氧化物半導體膜被蝕刻之後進行熱處理。經由以上步驟，形成了氧化物半導體膜59，如圖1C所示。
此時，使用濕蝕刻來蝕刻氧化物半導體膜。
對樣本9的熱處理經由示例1的步驟4所描述的熱處理條件執行。
然後，電極對61形成於氧化物半導體膜59之上(圖1D)。
在這種情況下，經由濺射法將100nm厚的鎢膜形成為導電膜。然後，經由光刻程序在導電膜之上形成掩模，並且利用該掩模對導電膜進行乾蝕刻以形成電極對61。之後，去除該掩模。
然後，閘極絕緣膜63形成於氧化物半導體膜59和電極對61之上。閘極電極65形成於閘極絕緣膜63之上。用作保護膜的絕緣膜69被形成(圖1E)。
作為閘極絕緣膜63，氧氮化矽膜經由等離子體CVD法來形成。在樣本7和樣本8中，閘極絕緣膜具有30nm的厚度，而在樣本9中，閘極絕緣膜具有15nm的厚度。
此外，在閘極絕緣膜63之上，經由濺射法形成了15nm厚的氮化鉭膜，並且然後經由濺射法形成了135nm厚的鎢膜。然後，經由光刻程序來形成掩模，然後利用該掩模對鎢膜和氮化鉭膜進行乾蝕刻以形成閘極電極65，並且然後去除該掩模。
在這種情況下，作為絕緣膜69，厚度為300nm的氧氮化矽膜經由等離子體CVD法來形成。
然後，雖然沒有示出，但是經由光刻程序在絕緣膜69之上形成掩模並且利用該掩模來蝕刻絕緣膜69的一部 分以形成接觸孔。此時，對閘極絕緣膜63和絕緣膜69進行乾蝕刻以形成接觸孔，在該接觸孔中露出了電極對61和閘極電極65。
然後，形成與電極對61和閘極電極65連接的佈線。
在此，50nm厚的鈦膜、100nm厚的鋁膜以及5nm厚的鈦膜經由濺射法依次形成於絕緣膜69之上。然後，經由光刻程序來形成掩模並且利用該掩模對鈦膜、鋁膜和鈦膜進行乾蝕刻以形成佈線，然後去除該掩模。
然後，在具有氮氣氛圍的電爐中於250℃加熱樣本並且保持1小時。
經由上述步驟，形成了電晶體。然後，測量在樣本7到9中形成的電晶體的電特性。25個點的測量結果全部被示出。通道長度L是3μm，而通道寬度W是10μm。
圖11A、11B和11C分別示出了在樣本7、樣本8和樣本9中形成的電晶體的電特性。曲線221、225和229是在將0.1V的漏電壓施加于每個電晶體時的電流-電壓曲線，而曲線223、227和231是在將3V的漏電壓施加于每個電晶體時的電流-電壓曲線。
圖11A所示的電流-電壓曲線展現出了高的通/斷比並且獲得了開關特性，然而圖11B和11C所示的電流-電壓曲線沒有展現出通/斷比並且沒有獲得開關特性。
根據示例1中的TDS分析結果，如針對樣本2所示出的，即使當熱處理在其中氧化物絕緣膜的表面以氧化物半導體膜覆蓋的情況下執行時，能夠經由熱處理脫附的在 氧化物絕緣膜中所含有的氧量也並沒有減少那麽多，並且因而幾乎不發生氧釋放。另一方面，對於樣本4和樣本6，熱處理在氧化物絕緣膜暴露的情況下執行，並且因而氧被釋放出來。
基於以上描述，在與樣本2的熱處理時刻相同的時刻受到熱處理的示例2的樣本7中，在氧化物絕緣膜中所含有的一部分氧經由熱處理擴散到氧化物半導體膜中，並且抑制了氧向外釋放，從而減少了在氧化物半導體膜中的氧空位的數量。因此，使用氧化物半導體膜的電晶體具有開關特性。
另一方面，對於在與樣本4和樣本6的熱處理時刻相同的時刻受到熱處理的示例2的樣本8和樣本9，在氧化物絕緣膜中所含有的一部分氧經由熱處理釋放出來，從而擴散到氧化物半導體膜中的氧量是小的，並且存在許多用作載子源的氧空位。因此，氧化物半導體膜具有n型導電性，並且因而使用該氧化物半導體膜的電晶體不具有開關特性。
基於以上描述，熱處理在一部分氧經由熱處理從其中脫附的氧化物絕緣膜的表面覆蓋有氧化物半導體膜的情況下執行，然後執行使氧化物半導體膜成為預定的形狀的蝕刻，並且形成閘極絕緣膜和閘極電極，由此能夠提供具有足夠高的通/斷比、並且臨限電壓幾乎不移位元至負側的電晶體。
本申請案基於在2010年8月16日提交給日本專利局 的日本專利申請案No.2010-181832，該申請案的全部內容經由引用，包含於此。
57‧‧‧氧化物半導體膜

Claims (9)

  1. 一種半導體裝置之製造方法，包括以下步驟：經由濺射法在基板之上形成氧化物絕緣膜，其中，沈積氣體的氧氣濃度為6%至100%；形成覆蓋該氧化物絕緣膜的氧化物半導體膜；在以該氧化物半導體膜覆蓋該氧化物絕緣膜之後執行熱處理；在執行該熱處理之後，經由蝕刻該氧化物半導體膜的一部分以形成島形氧化物半導體膜；在該島形氧化物半導體膜之上形成閘極絕緣膜；以及形成與該島形氧化物半導體膜重疊的閘極電極，該閘極絕緣膜係設置於該閘極電極和該島形氧化物半導體膜之間，其中，經由該熱處理，該氧化物半導體膜中的氫濃度及氧空位被降低。
  2. 一種半導體裝置之製造方法，包括以下步驟：經由濺射法在基板之上形成氧化物絕緣膜，其中，沈積氣體的氧氣濃度為6%至100%；形成覆蓋該氧化物絕緣膜的氧化物半導體膜；在以該氧化物半導體膜覆蓋該氧化物絕緣膜之後執行熱處理；在執行該熱處理之後，經由蝕刻該氧化物半導體膜以形成島形氧化物半導體膜；以及在該島形氧化物半導體膜上形成源極電極和汲極電 極，其中，經由該熱處理，該氧化物半導體膜中的氫濃度及氧空位被降低。
  3. 一種半導體裝置之製造方法，包括以下步驟：經由濺射法在基板之上形成氧化物絕緣膜，其中，沈積氣體的氧氣濃度為6%至100%；形成覆蓋該氧化物絕緣膜的氧化物半導體膜；在以該氧化物半導體膜覆蓋該氧化物絕緣膜之後執行熱處理；在執行該熱處理之後，經由蝕刻該氧化物半導體膜的部分以形成島形氧化物半導體膜；在該島形氧化物半導體膜之上形成源極電極和汲極電極；在該島形氧化物半導體膜及該源極電極和該汲極電極之上形成閘極絕緣膜；以及形成與該島形氧化物半導體膜重疊的閘極電極，該閘極絕緣膜係設置於該閘極電極和該島形氧化物半導體膜之間，其中，經由該熱處理，該氧化物半導體膜中的氫濃度及氧空位被降低。
  4. 如申請專利範圍第1至3項中任一項之半導體裝置之製造方法，其中，經由該熱處理，從該氧化物絕緣膜中脫附的氧量高於或等於1.0×1018原子/cm3。
  5. 如申請專利範圍第4項之半導體裝置之製造方 法，其中，經由該熱處理，從該氧化物絕緣膜中脫附的該氧量經由熱脫附分析儀分析來測量。
  6. 如申請專利範圍第1至3項中任一項之半導體裝置之製造方法，其中，該氧化物絕緣膜具有200nm至500nm的厚度。
  7. 如申請專利範圍第1至3項中任一項之半導體裝置之製造方法，其中，該熱處理係執行於高於或等於150℃且低於或等於450℃的溫度。
  8. 如申請專利範圍第1至3項中任一項之半導體裝置之製造方法，其中，該氧化物絕緣膜包含氧化矽。
  9. 如申請專利範圍第1或3項之半導體裝置之製造方法，其中，該閘極絕緣膜包含氧化矽。
TW106109562A 2010-08-16 2011-08-04 半導體裝置之製造方法 TWI621184B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010181832 2010-08-16
JP2010-181832 2010-08-16

Publications (2)

Publication Number Publication Date
TW201727766A true TW201727766A (zh) 2017-08-01
TWI621184B TWI621184B (zh) 2018-04-11

Family

ID=44514555

Family Applications (4)

Application Number Title Priority Date Filing Date
TW100127750A TWI509707B (zh) 2010-08-16 2011-08-04 半導體裝置之製造方法
TW106109562A TWI621184B (zh) 2010-08-16 2011-08-04 半導體裝置之製造方法
TW105126230A TWI587405B (zh) 2010-08-16 2011-08-04 半導體裝置之製造方法
TW104129345A TWI559409B (zh) 2010-08-16 2011-08-04 半導體裝置之製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW100127750A TWI509707B (zh) 2010-08-16 2011-08-04 半導體裝置之製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW105126230A TWI587405B (zh) 2010-08-16 2011-08-04 半導體裝置之製造方法
TW104129345A TWI559409B (zh) 2010-08-16 2011-08-04 半導體裝置之製造方法

Country Status (6)

Country Link
US (3) US8748224B2 (zh)
EP (1) EP2421031B1 (zh)
JP (5) JP5829457B2 (zh)
KR (3) KR102006172B1 (zh)
CN (2) CN102376583B (zh)
TW (4) TWI509707B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI509707B (zh) * 2010-08-16 2015-11-21 Semiconductor Energy Lab 半導體裝置之製造方法
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
JP6053098B2 (ja) 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
US9117916B2 (en) * 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
JP6168795B2 (ja) * 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
JP2013236068A (ja) * 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5636392B2 (ja) * 2012-05-24 2014-12-03 株式会社東芝 表示装置
WO2014002920A1 (en) * 2012-06-29 2014-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20140014942A1 (en) * 2012-07-12 2014-01-16 Polymer Vision B.V. Thin-film transistor, electronic circuit, display and method of manufacturing the same
JP6293229B2 (ja) * 2012-10-17 2018-03-14 株式会社半導体エネルギー研究所 半導体装置
JP6021586B2 (ja) * 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
TWI605593B (zh) * 2012-11-15 2017-11-11 半導體能源研究所股份有限公司 半導體裝置
KR102248765B1 (ko) * 2012-11-30 2021-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI644433B (zh) * 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
JP6401483B2 (ja) * 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102537022B1 (ko) 2013-05-20 2023-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
WO2014208476A1 (en) * 2013-06-27 2014-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6322503B2 (ja) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
US9461126B2 (en) * 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US9318618B2 (en) * 2013-12-27 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102164941B1 (ko) 2014-01-13 2020-10-14 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법
KR102326409B1 (ko) * 2014-02-24 2021-11-16 엘지디스플레이 주식회사 박막 트랜지스터 기판
CN113793872A (zh) 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
US9653613B2 (en) * 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN104979406B (zh) 2015-07-31 2018-05-25 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置
WO2017134495A1 (ja) 2016-02-05 2017-08-10 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び半導体装置の作製方法
JP6711692B2 (ja) 2016-05-24 2020-06-17 キヤノン株式会社 光電変換装置及び画像読み取り装置
JP2017212360A (ja) * 2016-05-26 2017-11-30 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、表示装置および電子機器
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102393552B1 (ko) * 2017-11-09 2022-05-02 엘지디스플레이 주식회사 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치

Family Cites Families (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
TW541723B (en) * 2001-04-27 2003-07-11 Shinetsu Handotai Kk Method for manufacturing light-emitting element
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1524685B1 (en) * 2003-10-17 2013-01-23 Imec Method for processing a semiconductor device comprising an silicon-oxy-nitride dielectric layer
US8101467B2 (en) * 2003-10-28 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television receiver
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344837A (ja) 2005-06-09 2006-12-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7465596B2 (en) * 2005-06-30 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073558A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
EP2103010A4 (en) * 2006-12-08 2016-12-28 Lg Electronics Inc METHOD AND APPARATUS FOR MANAGING VERSIONS OF VARIOUS MESSAGES OF INFORMATION ON APPLICATIONS AND USE OF THESE MESSAGES OF INFORMATION ON THESE APPLICATIONS
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126492A1 (ja) 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
US8319214B2 (en) * 2007-11-15 2012-11-27 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5292805B2 (ja) * 2007-12-26 2013-09-18 凸版印刷株式会社 薄膜トランジスタアレイ及びその製造方法
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101772377B1 (ko) * 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) * 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010123595A (ja) * 2008-11-17 2010-06-03 Sony Corp 薄膜トランジスタおよび表示装置
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101643204B1 (ko) * 2008-12-01 2016-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2010071034A1 (en) 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
JP5268689B2 (ja) 2009-02-09 2013-08-21 キヤノン株式会社 電子写真画像形成装置
JP5328414B2 (ja) * 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101791370B1 (ko) * 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011007682A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
TWI509707B (zh) * 2010-08-16 2015-11-21 Semiconductor Energy Lab 半導體裝置之製造方法

Also Published As

Publication number Publication date
CN106816383A (zh) 2017-06-09
KR102006172B1 (ko) 2019-08-02
TWI621184B (zh) 2018-04-11
CN102376583A (zh) 2012-03-14
US9793383B2 (en) 2017-10-17
KR102107984B1 (ko) 2020-05-08
EP2421031A1 (en) 2012-02-22
JP6355791B2 (ja) 2018-07-11
JP2018164100A (ja) 2018-10-18
CN102376583B (zh) 2017-04-19
TWI559409B (zh) 2016-11-21
JP2020039005A (ja) 2020-03-12
TW201603147A (zh) 2016-01-16
US20120040495A1 (en) 2012-02-16
CN106816383B (zh) 2020-12-08
US8748224B2 (en) 2014-06-10
TWI509707B (zh) 2015-11-21
TW201642357A (zh) 2016-12-01
US9287390B2 (en) 2016-03-15
JP2016012743A (ja) 2016-01-21
KR20190089803A (ko) 2019-07-31
JP6129272B2 (ja) 2017-05-17
KR102274005B1 (ko) 2021-07-08
US20140256086A1 (en) 2014-09-11
TW201227830A (en) 2012-07-01
JP2017157844A (ja) 2017-09-07
US20160190291A1 (en) 2016-06-30
KR20200047498A (ko) 2020-05-07
JP2012064929A (ja) 2012-03-29
JP5829457B2 (ja) 2015-12-09
KR20120016586A (ko) 2012-02-24
EP2421031B1 (en) 2014-04-30
TWI587405B (zh) 2017-06-11
JP6630779B2 (ja) 2020-01-15

Similar Documents

Publication Publication Date Title
KR102107984B1 (ko) 반도체 장치의 제작 방법
KR102660906B1 (ko) 반도체 장치
KR102113027B1 (ko) 반도체 장치의 제작 방법
TWI525818B (zh) 半導體裝置及半導體裝置之製造方法
TWI527224B (zh) 半導體裝置及其製造方法
KR102323314B1 (ko) 표시 장치 및 휴대 전화기
JP2020031232A (ja) 半導体装置
WO2011145484A1 (en) Semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees