CN106816383B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN106816383B
CN106816383B CN201710158461.5A CN201710158461A CN106816383B CN 106816383 B CN106816383 B CN 106816383B CN 201710158461 A CN201710158461 A CN 201710158461A CN 106816383 B CN106816383 B CN 106816383B
Authority
CN
China
Prior art keywords
insulating film
oxide
oxide semiconductor
film
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710158461.5A
Other languages
English (en)
Other versions
CN106816383A (zh
Inventor
野田耕生
佐佐木俊成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN106816383A publication Critical patent/CN106816383A/zh
Application granted granted Critical
Publication of CN106816383B publication Critical patent/CN106816383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及半导体装置的制造方法。制造具有优良的电特性的晶体管。在衬底之上形成氧化物绝缘膜，在该氧化物绝缘膜之上形成氧化物半导体膜，然后在使氧化物半导体膜中所含有的氢解除吸附并且使氧化物绝缘膜中所含有的部分氧解除吸附的温度下执行热处理，然后将所加热的氧化物半导体膜蚀刻成预定形状以形成岛形氧化物半导体膜，在该岛形氧化物半导体膜之上形成电极对，在该电极对和岛形氧化物半导体膜之上形成栅极绝缘膜，以及在栅极绝缘膜之上形成栅电极。

Description

半导体装置的制造方法
本分案申请是2011年8月16日递交的题为“半导体装置的制造方法”的中国专利申请NO.201110234368.0的分案申请。
技术领域
本发明的实施方式涉及包括具有至少一个半导体元件(例如，晶体管)的电路的半导体装置及其制造方法。例如，本发明的实施方式涉及包括任意的以下装置作为部件的电子装置：安装在电源电路中的功率装置，具有存储器、晶闸管、转换器、图像传感器等的半导体集成电路，以液晶显示装置为代表的电光装置，以及具有发光元件的发光显示装置。
背景技术
形成于玻璃衬底等之上的晶体管使用非晶硅、多晶硅等制造，此类晶体管常见于液晶显示装置中。虽然含有非晶硅的晶体管具有低的场效应迁移率，但是它们能够形成于较大的玻璃衬底之上。另一方面，虽然含有多晶硅的晶体管具有高的场效应迁移率，但是它们不适合形成于较大的玻璃衬底之上。
与含有硅的晶体管相比，使用氧化物半导体制造晶体管的技术已经引起了人们的注意，并且这种晶体管被应用于电子装置或光学装置。例如，专利文献1和专利文献2公开了一种技术，在该技术中通过将氧化锌或In-Ga-Zn-O基氧化物用作氧化物半导体来制造晶体管并且该晶体管被用作显示装置的像素的开关元件等。
同时，已经指出，氢是载流子源，特别是在氧化物半导体中更是如此。因此，需要采取某些措施来防止氢在氧化物半导体沉积时进入氧化物半导体。此外，还通过降低不仅包含在氧化物半导体中而且包含在与氧化物半导体接触的栅极绝缘膜中的氢的量来抑制阈值电压的变化(参见专利文献3)。
[参考文献]
[专利文献1]日本公开专利申请No.2007-123861
[专利文献2]日本公开专利申请No.2007-96055
[专利文献3]日本公开专利申请No.2009-224479
发明内容
但是，含有氧化物半导体的常规晶体管具有低的通/断比，并且作为在显示装置的像素中的开关元件提供不了足够的性能。此外，含有氧化物半导体的常规晶体管是有问题的，因为它们的阈值电压是负的并且它们具有常通特性。
本发明的一种实施方式的目的是提供具有优良电特性的晶体管。
本发明的一种实施方式如下：在衬底之上形成氧化物绝缘膜，在氧化物绝缘膜之上形成氧化物半导体膜，然后在使在氧化物半导体膜中所含有的氢解除吸附并且使在氧化物绝缘膜中所含有的部分氧解除吸附的温度下执行热处理，然后将所加热的氧化物半导体膜蚀刻成预定的形状以形成岛形氧化物半导体膜，在岛形氧化物半导体膜上形成电极对，在该电极对和岛形氧化物半导体膜之上形成栅极绝缘膜，以及在栅极绝缘膜之上形成栅电极。
本发明的一种实施方式如下：在衬底之上形成氧化物绝缘膜，在氧化物绝缘膜之上形成电极对，在该电极对和氧化物绝缘膜之上形成氧化物半导体膜，在使在氧化物半导体膜中所含有的氢被去除并且使在氧化物绝缘膜中所含有的部分氧解除吸附的温度下执行热处理，然后将所加热的氧化物半导体膜蚀刻成预定的形状以形成岛形氧化物半导体膜，在该电极对和岛形氧化物半导体膜之上形成栅极绝缘膜，以及在栅极绝缘膜之上形成栅电极。
作为形成于衬底之上的氧化物绝缘膜，使用通过热处理使部分氧从其中解除吸附的氧化物绝缘膜。通过热处理使部分氧从其中解除吸附的氧化物绝缘膜优选是其中含有比例高于化学计量组成中的氧比例的氧的氧化物绝缘膜。通过热处理使部分氧从其中解除吸附的氧化物绝缘膜的典型示例包括氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧氮化铝、氧化镓、氧化铪、氧化钇等的膜。
在TDS(热解吸谱)分析中，从氧化物绝缘膜(部分氧通过热处理从该氧化物绝缘膜中解除吸附)中解除吸附的氧量在变换成氧原子时(the oxygen atomic conversion)是1.0×1018原子/cm3或更大，优选地为1.0×1020原子/cm3或更大，更优选地为3.0×1020原子/cm3或更大。
在氢从氧化物半导体膜中解除吸附并且氧化物绝缘膜所含有的部分氧扩散到氧化物半导体膜之内的温度是150℃或更高并且低于所使用的衬底的应变点，优选为250℃～450℃。
氧化物半导体膜形成于氧化物绝缘膜之上，并且在使氧化物半导体膜内所含有的氢解除吸附并且使氧化物绝缘膜内所含有的部分氧解除吸附的温度下执行热处理，由此在氧化物绝缘膜中所含有的部分氧能够扩散到氧化物半导体膜之内并且能够使在氧化物半导体膜中所含有的氢解除吸附。注意，扩散到氧化物半导体膜之内的氧填补了氧化物半导体膜中的氧空位，从而减少了氧化物半导体膜中的氧空位。另外，氧化物半导体膜用作针对氧化物绝缘膜的氧解除吸附的阻挡膜，从而使氧没有从氧化物绝缘膜中过度地解除吸附而是使氧保留在氧化物绝缘膜中。以这种方式，降低了用作载流子源的氧空位的数量以及氢的浓度，并且能够减少在氧化物半导体膜和氧化物绝缘膜之间的界面处的缺陷。
通过氧化物半导体中所含有的元素和氢的键合，一部分氢用作施主以生成作为载流子的电子。另外，在氧化物半导体中的氧空位同样用作施主以生成作为载流子的电子。由于这个原因，通过在氧化物半导体膜中降低氢的浓度和氧空位的数量，能够抑制阈值电压移位至负侧。
此外，还能够通过使一部分氧扩散到氧化物半导体膜之内来减少在氧化物半导体膜和氧化物绝缘膜之间的界面处的缺陷，并且同时另一部分氧保留在氧化物绝缘膜中，从而能够抑制阈值电压移位至负侧。
注意，在本说明书中，阈值电压为正的n沟道晶体管被定义为常断晶体管，而阈值电压为负的p沟道晶体管被定义为常断晶体管。此外，阈值电压为负的n沟道晶体管被定义为常通晶体管，而阈值电压为正的p沟道晶体管被定义为常通晶体管。
晶体管按以下方式形成：在氧化物绝缘膜之上形成氧化物半导体膜，在使氧化物半导体膜中所含有的氢解除吸附并且使氧化物绝缘膜中所含有的部分氧解除吸附的温度下执行热处理，然后将氧化物半导体膜蚀刻成预定的形状。以这种方式形成的晶体管能够具有优良的电特性。
附图说明
在附图中：
图1A到1E是示出根据本发明的一种实施方式的用于制造半导体装置的处理的截面图；
图2是示出根据本发明的一种实施方式的用于制造半导体装置的处理的顶视图；
图3A到3D是示出根据本发明的一种实施方式的用于制造半导体装置的处理的截面图；
图4是示出根据本发明的一种实施方式的用于制造半导体装置的处理的顶视图；
图5A到5E是示出根据本发明的一种实施方式的用于制造半导体装置的处理的截面图；
图6A到6D是示出根据本发明的一种实施方式的用于制造半导体装置的处理的截面图；
图7是示出电子装置的一种模式的图形；
图8A和8B分别是示出电子装置的一种模式的图形；
图9A到9C是TDS分析的结果的图表；
图10A到10C是各自示出热处理与解除吸附的氧量之间的关系的截面图；以及
图11A到11C是示出薄膜晶体管的电特性的图表。
具体实施方式
本发明的实施方式将参照附图详细地描述。注意，本发明并不限定于下面的描述，并且本领域技术人员应当容易理解的是，在不脱离本发明的精神和范围的情况下能够进行各种改变和修改。因此，本发明不应当被看作仅限于以下实施方式中的描述。注意，在以下所描述的本发明结构中，相同的部分或者具有相似功能的部分在不同的附图中以相同的参考标号来指示，并且不再重复对其的描述。
注意，在本说明书所描述的每个附图中，尺寸、层(膜)厚或者每个部件的区域在某些情况下出于清晰目的而放大。因此，本发明的实施方式并不限定于附图所示出的那些比例。
注意，在本说明书中为了避免部件的混淆而使用诸如“第一”、“第二”和“第三”的词语，并且此类词语并不用数字方式来限定这些部件。因此，例如，词语“第一”能够适当地替换为词语“第二”、“第三”等。
(实施方式1)
图1A到1E是示出作为半导体装置的结构的一种模式的晶体管的制造处理的截面图。沿着图2中的点划线A-B截取的截面图对应于图1E。
如图1A所示，氧化物绝缘膜53形成于衬底51之上，并且氧化物半导体膜55形成于氧化物绝缘膜53之上。
作为衬底51，能够适当地使用玻璃衬底(也称为“无碱玻璃衬底”)、石英衬底、陶瓷衬底、塑料衬底等。此外，还能够将柔性玻璃衬底或柔性塑料衬底用作衬底51。作为塑料衬底，优选使用具有低的折射率各向异性的衬底，并且通常能够使用聚醚砜(PES)膜、聚酰亚胺膜、聚萘二甲酸乙二酯(PEN)膜、聚氟乙烯(PVF)膜、聚酯膜、聚碳酸酯(PC)膜、丙烯酸树脂膜、在部分固化的有机树脂中含有纤维体的预浸料等。
氧化物绝缘膜53使用通过热处理使部分氧从其中解除吸附的氧化物绝缘膜来形成。作为这种通过热处理使部分氧从其中解除吸附的氧化物绝缘膜，优选使用含有比例高于化学计量组成中的氧比例的氧的氧化物绝缘膜。通过热处理使部分氧从其中解除吸附的氧化物绝缘膜能够通过热处理使氧扩散到氧化物半导体膜之内，这是因为氧通过热处理从氧化物绝缘膜中解除吸附。氧化物绝缘膜53的典型示例包括氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧氮化铝、氧化镓、氧化铪、氧化钇等的膜。
含有比例高于化学计量组成中的氧比例的氧的氧化物绝缘膜的一部分氧通过热处理来解除吸附。通过TDS分析，解除吸附的氧量在变换成氧原子时为1.0×1018原子/cm3或更大，优选地为1.0×1020原子/cm3或更大，更优选地为3.0×1020原子/cm3或更大。
在此，在TDS分析中，解除吸附的氧量在变换成氧原子时的测量方法在下面描述。
气体在TDS分析中的解吸量与谱的积分值成比例。因而，根据氧化物绝缘膜的谱的积分值与标准样品的参考值之比，能够计算出气体的解吸量。标准样品的参考值是分子密度与含有给定分子的样品的谱的积分值之比。
例如，根据含有给定浓度的氢的硅晶圆(该硅晶圆是标准样品)的TDS分析结果，以及氧化物绝缘膜的TDS分析结果，从氧化物绝缘膜中解除吸附的氧分子量(NO2)能够通过公式1来获得。
NO2＝NH2/SH2×SO2×α(公式1)
NH2是通过变换从具有给定浓度的标准样品中解除吸附的氢分子数而获得的值。SH2是通过TDS来分析的标准样品的谱的积分值。换言之，标准样品的参考值是NH2/SH2。SO2是在氧化物绝缘膜通过TDS来分析时的谱的积分值。α是影响TDS分析中的谱强度的系数。至于公式1的细节，请参考JPH6-275697A。注意，从氧化物绝缘膜中解除吸附的氧量在将含有1×1016原子/cm3的氢原子的硅晶圆用作标准样品的情况下，使用由ESCO有限公司制造的热解吸谱仪EMD-WA1000S/W来测量。
另外，NO2是解除吸附的氧分子(O2)的量。在氧化物绝缘膜中，解除吸附的氧以氧原子表示的量是解除吸附的氧以氧分子(O2)表示的数量的两倍。
氧化物绝缘膜53为50nm厚的或更大，优选为200nm～500nm。通过使用厚的氧化物绝缘膜53，能够增加从氧化物绝缘膜53中解除吸附的氧量，并且能够减少在氧化物绝缘膜53与稍后形成的氧化物半导体膜之间的界面处的缺陷。
氧化物绝缘膜53通过溅射法、CVD法等来形成。优选地，通过热处理使一部分氧从其中解除吸附的氧化物绝缘膜通过溅射法容易形成。
当通过热处理使一部分氧从其中解除吸附的氧化物绝缘膜通过溅射法来形成时，在沉积气体中所含有的氧量优选是大的，并且能够使用氧气(O2)、氧气(O2)和稀有气体(例如Ar)的混合气体等。典型地，沉积气体的氧气浓度优选为6％～100％。
能够将氧化硅膜形成为这种氧化物绝缘膜的典型示例，从该氧化物绝缘膜中一部分氧通过热处理来解除吸附。在这种情况下，氧化硅膜在以下条件下优选通过RF溅射法来形成：将石英(优选为合成石英)用作靶；衬底温度为30℃～450℃(优选为70℃～200℃)；衬底和靶之间的距离(T-S距离)为20nm～400nm(优选为40mm～200mm)；压力为0.1Pa～4Pa(优选为0.2Pa～1.2Pa)，高频功率为0.5kW～12kW(优选为1kW～5kW)；以及氧气在沉积气体中的比例(O2/(O2+Ar))为1％～100％(优选为6％～100％)。注意，硅靶可以用作代替石英(优选为合成石英)靶的靶。另外，氧气可以单独用作沉积气体。
作为氧化物半导体膜55，能够使用四成分金属氧化物，例如，In-Sn-Ga-Zn-O基金属氧化物；三成分金属氧化物，例如，In-Ga-Zn-O基金属氧化物、In-Sn-Zn-O基金属氧化物、In-Al-Zn-O基金属氧化物、Sn-Ga-Zn-O基金属氧化物、Al-Ga-Zn-O基金属氧化物或Sn-Al-Zn-O基金属氧化物；二成分金属氧化物，例如，In-Zn-O基金属氧化物、Sn-Zn-O基金属氧化物、Al-Zn-O基金属氧化物、Zn-Mg-O基金属氧化物、Sn-Mg-O基金属氧化物或In-Mg-O基金属氧化物。在此，n成分金属氧化物通过n种金属氧化物来构造。优选地，能够形成氧化物半导体膜55的金属氧化物的能隙为2eV或更大，优选为2.5eV或更大，更优选地为3eV或更大。以这种方式，能够通过使用具有宽带隙的金属氧化物来降低晶体管的断态电流。
另外，作为氧化物半导体膜，能够使用由化学表达式InMO3(ZnO)m(m>0)表示的材料的薄膜。在此，M表示一种或多种选自Zn、Ga、Al、Mn和Co的组的金属元素。例如，M可以是Ga、Ga和Al、Ga和Mn、Ga和Co等。
在将In-Zn-O基材料用作氧化物半导体的情况下，所使用的靶具有In:Zn＝50:1～1:2的原子组成比(摩尔比为In2O3:ZnO＝25:1～1:4)，优选地，原子比为In:Zn＝20:1～1:1(摩尔比为In2O3:ZnO＝10:1～1:2)，更优选地，原子比为In:Zn＝15:1～1.5:1(摩尔比为In2O3:ZnO＝15:2～3:4)。例如，在用于形成具有In:Zn:O＝X:Y:Z的原子比的In-Zn-O基氧化物半导体的靶中，满足关系Z>1.5X+Y。
注意，氧化物半导体膜55含有氢。注意，除了氢原子之外，在氧化物半导体膜55中于某些情况下还可以含有形式为氢分子、水、羟基或氢化物的氢。
在氧化物半导体膜55中所含有的碱金属或碱土金属的浓度优选为2×1016原子/cm3或更少，或者1×1018原子/cm3或更少。
氧化物半导体膜55的厚度优选为3nm～50nm。
氧化物半导体膜55能够通过溅射法形成，涂布法、印刷法、脉冲激光沉积法等也可以使用。
在本实施方式中，氧化物半导体膜55通过使用In-Ga-Zn-O基氧化物靶的溅射法形成。作为选择，氧化物半导体膜55能够通过溅射法在稀有气体(典型为氩)气氛、氧气气氛或者稀有气体和氧的混合气氛中形成。
作为用于形成氧化物半导体膜55的溅射气体，优选的是使用高纯度的气体，在该气体中去除了诸如氢、水、羟基或氢化物的杂质。当氧化物半导体膜55在衬底温度为100℃～600℃(优选为200℃～400℃)的情况下形成时，能够降低在氧化物半导体膜55中的杂质浓度。
然后，在衬底51上执行热处理以从氧化物半导体膜55中去除氢，并且使氧化物绝缘膜53中所含的一部分氧扩散到氧化物半导体膜55中以及扩散到氧化物绝缘膜53在氧化物绝缘膜53和氧化物半导体膜55之间的界面附近的区域中。
以这种方式，氧化物半导体膜的沉积在执行热处理的同时执行，或者在氧化物半导体膜沉积之后执行热处理，并且由此氧化物半导体膜能够具有其中晶体沿着C轴配向的区域。
用于热处理的热处理设备并不限定于特定的设备，并且可以给该设备提供用于通过加热元件(例如，电阻加热元件)的热辐射或热传导加热要被处理的物体的器件。例如，能够使用电炉或迅速热退火(RTA)设备(例如，气体迅速热退火(GRTA)设备或灯迅速热退火(LRTA)设备)。LRTA设备是用于通过从诸如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯的灯中发射出的光(电磁波)的辐射加热要被处理的物体的设备。GRTA设备是用于使用高温气体来热处理的设备。
热处理的温度优选为使氢从氧化物半导体膜55中去除以及使在氧化物绝缘膜53中所含有的一部分氧解除吸附并且扩散到氧化物半导体膜55之内的温度。该温度典型为150℃或更高并且低于衬底51的应变点，优选为250℃～450℃。
热处理优选在惰性气体气氛中执行；典型地，热处理优选在稀有气体(例如氦、氖、氩、氙或氪)气氛或氮气氛中执行。作为选择，热处理可以在氧化性气氛中执行。
该热处理能够将氢从氧化物半导体膜55中去除并且能够使在氧化物绝缘膜53中所含的一部分氧扩散到氧化物半导体膜55之内以及扩散到氧化物绝缘膜53在氧化物绝缘膜53和氧化物半导体膜55之间的界面附近的区域之内。在这种工艺中，在氧化物半导体膜55中的氧空位能够得以减少并且氧扩散到氧化物绝缘膜53在氧化物绝缘膜53和氧化物半导体膜55的界面附近的区域之内，由此减少在氧化物半导体膜与氧化物绝缘膜之间的界面处的缺陷。结果，如图1B所示，具有降低的氢浓度和减少的氧空位的氧化物半导体膜57能够得以形成。
在氧化物绝缘膜53以氧化物半导体膜55覆盖时执行热处理，使得在氧化物绝缘膜53中的一部分氧扩散到氧化物半导体膜55之内。因而，能够减少氧化物半导体膜55的氧空位。另外，由于氧化物绝缘膜53以氧化物半导体膜55覆盖并且氧化物绝缘膜53的表面没有露出，因而减少了从氧化物绝缘膜53中出来的氧量，从而能够有效地减少在氧化物绝缘膜53和氧化物半导体膜55之间的界面处的缺陷。
然后，在掩模形成于氧化物半导体膜57上之后，氧化物半导体膜57利用该掩模来蚀刻以形成岛形氧化物半导体膜59。之后，去除掩模(参见图1C)。
在氧化物半导体膜57的蚀刻中所使用的掩模能够通过光刻工艺、喷墨法、印刷法等适当地形成。可以适当地采用湿法蚀刻或干法蚀刻来蚀刻氧化物半导体膜57。
然后，如图1D所示，形成与氧化物半导体膜59接触的电极对61。
此时，电极对61起着源电极和漏电极的作用。
电极对61能够使用选自铝、铬、铜、钽、钛、钼和钨的组的金属元素，含有这些金属元素中的任一种作为成分的合金，含有这些金属元素的组合的合金等来形成。此外，还可以使用选自锰、镁、锆、和铍的组的一种或多种金属元素。另外，电极对61能够具有单层结构或者包括两个或更多的层的叠层结构。例如，能够给出含有硅的铝膜的单层结构，其中钛膜堆叠于铝膜之上的双层结构，其中钛膜堆叠于氮化钛膜之上的双层结构，其中钨膜堆叠于氮化钛膜之上的双层结构，其中钨膜堆叠于氮化钽膜之上的双层结构，其中钛膜、铝膜和钛膜按这种顺序来堆叠的三层结构等。
电极对61能够使用光透射导电材料形成，所述光透射导电材料例如氧化铟锡、含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟锌，或其中添加了氧化硅的氧化铟锡。采用使用任意的以上光透射导电材料以及任意的以上金属元素形成的叠层结构同样是可能的。
电极对61通过印刷法或喷墨法形成。作为选择，在导电膜通过溅射法、CVD法、蒸发法等形成之后，将掩模形成于导电膜之上并且蚀刻导电膜，由此形成电极对61。形成于导电膜之上的掩模能够通过喷墨法、印刷法、光刻法等适当地形成。
此时，导电膜形成于氧化物半导体膜59和氧化物绝缘膜53之上，并且被蚀刻成预定的图形以形成电极对61。
注意，导电膜形成于氧化物半导体膜57之上，凹凸形状的掩模通过多色调光掩模来形成，氧化物半导体膜57和导电膜利用该掩模来蚀刻，并且然后凹凸形状的掩模通过灰化来分离，导电膜利用分离的掩模来蚀刻以形成岛形氧化物半导体膜59和电极对61。在这种工艺中，能够减少所使用光掩模的数量以及该光刻工艺的步骤数。
然后，栅极绝缘膜63形成于氧化物半导体膜59和电极对61之上。
然后，栅电极65形成于在栅极绝缘膜63之上并且与氧化物半导体膜59重叠的区域内。
之后，可以将绝缘膜69形成为保护膜(图1E)。另外，在接触孔形成于栅极绝缘膜63和绝缘膜69中后，可以形成连接至电极对61的布线。
栅极绝缘膜63能够形成为具有氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化铝、氧氮化铝或氧化镓的单层或叠层。栅极绝缘膜63中与氧化物半导体膜59接触的部分优选含有氧，特别地，栅极绝缘膜63优选由氧化硅膜形成。通过使用氧化硅膜，有可能使氧扩散到氧化物半导体膜59，从而能够提高该氧化物半导体膜59的特性。
当将诸如硅酸铪(HfSiOx)、添加氮的硅酸铪(HfSixOyNz)、添加氮的铝酸铪(HfAlxOyNz)、氧化铪或氧化钇的高k值材料用作栅极绝缘膜63时，能够增加栅极绝缘膜的物理厚度，从而能够降低栅极漏电流。此外，还能够使用其中堆叠了高k值材料以及氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氧氮化铝和氧化镓中的一种或多种的叠层结构。例如，栅极绝缘膜63的厚度优选为1nm～300nm，并且更优选地为5nm～50nm。相反，当栅极绝缘膜63的厚度为5nm或更大时，能够降低栅极漏电流。
在栅极绝缘膜63形成之前，岛形氧化物半导体膜59的表面可以暴露于诸如氧气、臭氧或一氧化二氮的氧化性气体的等离子体，以便被氧化，由此减少氧空位。
栅电极65能够使用选自铝、铬、铜、钽、钛、钼和钨的组的金属元素，含有这些金属元素中的任一种作为成分的合金，含有这些金属元素的组合的合金等来形成。此外，还可以使用选自锰、镁、锆和铍的组中的一种或多种金属元素。此外，栅电极65可以具有单层结构或者两个或更多的层的叠层结构。例如，能够给出含有硅的铝膜的单层结构，其中钛膜堆叠于铝膜之上的双层结构，其中钛膜堆叠于氮化钛膜之上的双层结构，其中钨膜堆叠于氮化钛膜之上的双层结构，其中钨膜堆叠于氮化钽膜之上的双层结构，其中钛膜、铝膜和钛膜依次堆叠的三层结构等。
栅电极65能够使用光透射导电材料形成，所述光透射导电材料例如，氧化铟锡、含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟锌或者添加了氧化硅的氧化铟锡。还可以采用使用任意的以上光透射导电材料以及任意的以上金属元素形成的叠层结构。
绝缘膜69能够以针对栅极绝缘膜63列出的任意绝缘膜来适当地形成。
之后，可以执行热处理。
通过以上步骤，能够形成在沟道形成区中具有氧化物半导体膜的晶体管。
在本实施方式中，在氧化物绝缘膜的表面以氧化物半导体膜覆盖时执行热处理，并且然后将氧化物半导体膜蚀刻成预定的形状以使一部分氧化物绝缘膜露出。因此，能够抑制从氧化物绝缘膜中出来的氧量，能够使一部分氧扩散到氧化物半导体膜中以减少氧化物半导体膜中的氧空位，并且氢能够从氧化物半导体膜中解除吸附。结果，除了氢和氧空位的减少之外(该氢和氧空位是氧化物半导体膜的载流子源)，还能够实现在氧化物半导体膜和氧化物绝缘膜之间的界面处的缺陷的减少。因此，能够防止晶体管的阈值电压移位至负侧。
(实施方式2)
在实施方式2中，具有与在实施方式1中所描述的晶体管的结构不同的结构的晶体管的制造方法将参照图3A到3D和图4来描述。实施方式2与实施方式1的不同之处在于，电极对被设置于氧化物绝缘膜和氧化物半导体膜之间。注意，沿着图4中的点划线A-B截取的截面图对应于图3D。
如图3A所示，氧化物绝缘膜53像在实施方式1中那样形成于衬底51之上。电极对71形成于氧化物绝缘膜53之上。氧化物半导体膜73形成于电极对71与氧化物绝缘膜53之上。
电极对71能够通过使用与实施方式1中所描述的电极对61的材料和形成方法类似的材料和形成方法适当地形成。
氧化物半导体膜73能够通过使用与实施方式1中所描述的氧化物半导体膜55的材料和形成方法类似的材料和形成方法适当地形成。
然后，像在实施方式1中那样，衬底51被加热，从而形成具有降低的氢浓度和减少的氧空位的氧化物半导体膜。之后，掩模形成于具有降低的氢浓度和减少的氧空位的氧化物半导体膜之上并且在具有降低的氢浓度和减少的氧空位的氧化物半导体膜上执行蚀刻以形成岛形氧化物半导体膜75。然后，去除掩模(参见图3B)。
如图3C所示，栅极绝缘膜77形成于电极对71和氧化物半导体膜75之上。然后，栅电极79形成于在栅极绝缘膜77之上并且与氧化物半导体膜75重叠的区域内。然后，绝缘膜81可以形成于栅极绝缘膜77和栅电极79之上，作为保护膜。
栅极绝缘膜77可以通过使用与实施方式1中所描述的栅极绝缘膜63的材料和形成方法类似的材料和形成方法适当地形成。
栅电极79能够通过使用与实施方式1中所描述的栅电极65的材料和形成方法类似的材料和形成方法适当地形成。
绝缘膜81能够通过使用与实施方式1中所描述的绝缘膜69的材料和形成方法类似的材料和形成方法适当地形成。
然后，在掩模形成于绝缘膜81之上后，部分蚀刻栅极绝缘膜77和绝缘膜81以形成接触孔。形成布线83，以便通过接触孔与电极对71连接。
布线83能够通过使用与电极对71的材料和形成方法类似的材料和形成方法适当地形成。
通过以上步骤，能够形成在沟道形成区中具有氧化物半导体膜的晶体管。
在本实施方式中，除了氢和氧空位的减少之外(该氢和氧空位是氧化物半导体膜的载流子源)，还能够实现在氧化物半导体膜和氧化物绝缘膜之间的界面处的缺陷的减少。因此，能够防止晶体管的阈值电压移位到负侧。
(实施方式3)
在实施方式3中，其中与实施方式1和实施方式2中所描述的晶体管相比在氧化物半导体膜和布线对之间的接触电阻能够减小得更多的晶体管的制造方法将参照图1A到1E和图5A到5E来描述。
如在实施方式1中那样，在图1A和1B所示的步骤中，氧化物半导体膜55形成于氧化物绝缘膜53之上并且被加热以形成具有降低的氢浓度和减少的氧空位的氧化物半导体膜57。然后，如图5A所示，具有n型导电性的缓冲层(buffer)84形成于具有降低的氢浓度和减少的氧空位的氧化物半导体膜57之上。
对于具有n型导电性的缓冲层84，能够使用选自氧化铟、氧化铟锡、氧化铟锌、氧化锡、氧化锌和氧化锡锌的组的金属氧化物，或者含有选自铝、镓和硅的组的一种或多种元素的金属氧化物材料。以这种结构，能够减小在氧化物半导体膜与稍后形成的用作源电极和漏电极的电极对之间的接触电阻。
在这种情况下，当加热氧化物半导体膜以使氢从氧化物半导体膜中去除时，氧同时从氧化物绝缘膜扩散到了氧化物半导体膜中。之后，具有n型导电性的缓冲层84形成于氧化物半导体膜之上，由此使氢从氧化物半导体膜中充分地解除吸附。结果，能够减少在氧化物半导体膜中的氢浓度和氧空位，并从而能够防止晶体管的阈值电压移位至负侧。
然后，在掩模形成于具有n型导电性的缓冲层84之上后，具有降低的氢浓度和减少的氧空位的氧化物半导体膜57以及具有n型导电性的缓冲层84被蚀刻以形成岛形氧化物半导体膜59以及具有n型导电性的岛形缓冲层85。之后，去除掩模(参见图5B)。
如图5C所示，电极对61形成于岛形氧化物半导体膜59以及具有n型导电性的缓冲层85之上。在这种情况下，为了保持栅极绝缘膜的膜质量，优选地将不从栅极绝缘膜中提取出氧的材料用作电极对61。电极对61的材料的示例包括钨、钼等。但是，遗憾的是，钨或钼在与氧化物半导体膜和栅极绝缘膜接触的区域中变成了高电阻的金属氧化物。由于该原因，具有n型导电性的缓冲层被设置于岛形氧化物半导体膜59与电极对61之间，从而能够减小在岛形氧化物半导体膜59和电极对61之间的接触电阻。
然后，通过使用形成于电极对61之上的掩模(没有示出)，具有n型导电性的缓冲层85的暴露部分被蚀刻以形成一对具有n型导电性的缓冲层87。
注意，在去除了形成于电极对61之上的掩模后，可以将电极对61用作掩模并且蚀刻具有n型导电性的缓冲层85的暴露部分，从而形成这对具有n型导电性的缓冲层87。
在蚀刻具有n型导电性的缓冲层85时，优选采用其中岛形氧化物半导体膜59不被蚀刻并且具有n型导电性的缓冲层85被选择性地蚀刻(具有高蚀刻选择性的条件)的条件。另外，如果在岛形氧化物半导体膜59与具有n型导电性的缓冲层85之间的蚀刻选择性是低的，岛形氧化物半导体膜59被部分地蚀刻成具有凹槽(凹陷部分)的形状，具有n型导电性的缓冲层85也是如此。
在本实施方式中，因为这对具有n型导电性的缓冲层87被设置于岛形氧化物半导体膜59与电极对61之间，所以能够降低在岛形氧化物半导体膜59和电极对61之间的接触电阻。结果，能够防止晶体管的通态电流降低。
然后，像在实施方式1中那样，形成栅极绝缘膜63、栅电极65和绝缘膜69。另外，在接触孔形成于栅极绝缘膜63和绝缘膜69中后，可以形成布线，以便连接至电极对61。
通过以上步骤，能够形成在沟道形成区中具有氧化物半导体膜的晶体管。
在本实施方式中，因为形成了具有降低的氢浓度和减少的氧空位的氧化物半导体膜并且为了降低在氧化物半导体膜与布线对之间的接触电阻而形成了具有n型导电性的缓冲层，所以能够防止晶体管的阈值电压移位至负侧并且能够防止晶体管的通态电流降低。
(实施方式4)
在实施方式4中，通态电流量大且场效应迁移率高的晶体管或者具有受控的阈值电压的晶体管将参照图6A到6D来描述。
如图6A所示，氧化物绝缘膜53形成于衬底51之上。第一栅电极91形成于氧化物绝缘膜53之上。第一栅极绝缘膜93形成于氧化物绝缘膜53和第一栅电极91之上。氧化物半导体膜95形成于第一栅极绝缘膜93之上。
第一栅电极91能够按照与实施方式1中的栅电极65类似的方式形成。
第一栅极绝缘膜93能够按照与实施方式1中的栅极绝缘膜63类似的方式形成。
氧化物半导体膜95能够按照与实施方式1中的氧化物半导体膜55类似的方式形成。
然后，如图6B所示，像在实施方式1中那样，氧化物半导体膜95被加热以形成具有降低的氢浓度和减少的氧空位的氧化物半导体膜97。
然后，掩模形成于氧化物半导体膜97之上并且氧化物半导体膜97被蚀刻形成岛形氧化物半导体膜99。之后，去除掩模(参见图6C)。
然后，如图6D所示，电极对101形成于岛形氧化物半导体膜99之上。然后，第二栅极绝缘膜103形成于岛形氧化物半导体膜99和该电极对101之上。第二栅电极105形成于在第二栅极绝缘膜103之上并与岛形氧化物半导体膜99重叠的区域内。绝缘膜109可以形成于第二栅极绝缘膜103和第二栅电极105之上，作为保护膜。
电极对101能够按照与实施方式1中所描述的电极对61类似的方式形成。
第二栅极绝缘膜103能够按照与实施方式1中的栅极绝缘膜63类似的方式形成。
第二栅电极105能够按照与实施方式1中所描述的栅电极65类似的方式形成。
绝缘膜109能够按照与实施方式1中所描述的绝缘膜69类似的方式形成。
第一栅电极91和第二栅电极105可以连接。在这种情况下，第一栅电极91和第二栅电极105具有相同的电位并且沟道形成区形成于氧化物半导体膜99的第一栅极绝缘膜93一侧上以及在氧化物半导体膜99的第二栅极绝缘膜103一侧上，并且由此能够增加晶体管的通态电流和场效应迁移率。
作为选择，第一栅电极91和第二栅电极105不连接并且具有不同的施加电位同样是可能的。在这种情况下，能够控制晶体管的阈值电压。
在本实施方式中，电极对形成于岛形氧化物半导体膜99和第二栅极绝缘膜103之间，但是该电极对可以形成于第一栅极绝缘膜93与岛形氧化物半导体膜99之间。
通过上述步骤，能够形成具有多个栅电极的晶体管。
(实施方式5)
在实施方式5中，将描述一种与实施方式1到4中所描述的方法相比能够更大地降低氧化物半导体膜的氢浓度的方法。注意，实施方式5的描述参考实施方式1来进行；但是，实施方式5能够适当地应用于实施方式2到4。
在图1A中，衬底51在氧化物绝缘膜53形成于衬底51之上前加热。氧化物绝缘膜53和氧化半导体膜55形成于衬底51之上。
衬底51的加热温度优选为能够使吸附于或包含于衬底51内的氢解除吸附的温度。典型地，该温度为100℃或更高并且低于衬底的应变点。另外，对衬底51的热处理优选在氢含量低的气氛中执行。优选地，该热处理在1×10-4Pa或更小的高真空中执行。结果，能够减少吸附在衬底表面上的氢、氢分子、水、羟基、氢化物等。
此外，从对衬底51的热处理到氧化物半导体膜55的形成的一系列步骤在真空中连续执行，没有暴露于空气。因此，氢、氢分子、水、羟基、氢化物等没有吸附于衬底51、氧化物绝缘膜53和氧化物半导体膜55上，并且在对氧化物半导体膜55的热处理中，能够抑制氢从衬底51和氧化物绝缘膜53扩散到氧化物半导体膜55中，从而能够降低被加热的氧化物半导体膜57(示出于图1B中)的氢浓度。结果，能够防止晶体管的阈值电压移位至负侧。
(实施方式6)
形成在实施方式1到5的任一实施方式中所描述的晶体管，并且能够通过将该晶体管用于像素部分并进一步用于驱动电路来制造具有显示功能的半导体装置(也称为显示装置)。此外，包含晶体管的驱动电路的一部分或整体能够形成于衬底之上，在该衬底上形成了像素部分；因而，能够获得板上系统。
显示装置包括显示元件。作为显示元件，能够使用液晶元件(也称为液晶显示元件)或发光元件(也称为发光显示元件)。发光元件在其类别中包括其亮度由电流或电压控制的元件，并且在其类别中具体包括无机电致发光(EL)元件、有机EL元件等。而且，还能够使用其对比度通过电场改变的显示介质，例如电子墨水。
另外，显示装置包括显示元件密封于其中的面板，以及其中包含控制器的IC等安装于该面板上的模块。而且，与一种在显示装置的制造工艺中完成显示元件之前的模式对应的元件衬底被设置有用于给每个像素中的显示元件供应电流的设备。具体而言，元件衬底可以具有其中仅设置了显示元件的像素电极的模式，在将要成为像素电极的导电膜形成之后且在像素电极通过蚀刻导电膜形成之前的模式，或者任意其他状态。
注意，显示装置在本说明书中意指图像显示装置、显示装置或光源(包括照明装置)。此外，显示装置在其类别中还包括下列模块：包括诸如柔性印刷电路(FPC)、带式自动键合(TAB)带或载带封装(TCP)附接的连接器的模块；具有在其端部设置有印刷线路板的TAB带或TCP的模块；以及具有通过玻璃上芯片(COG)方法直接安装于显示元件之上的集成电路(IC)的模块。
(实施方式7)
在本说明书中公开的半导体装置能够应用于电子纸。电子纸可用于各种领域的能够显示数据电子装置。例如，电子纸能够应用于电子书阅读器(e-book)、海报、数字标牌、公共信息显示(PID)、在诸如火车的交通工具中的广告、各种卡(例如，信用卡)的显示等。在图7中示出了电子装置的示例。
图7示出了电子书阅读器2700，作为此类电子设备的一个示例。例如，电子书阅读器2700包括两个外壳，外壳2701和外壳2703。外壳2701和外壳2703以铰链2711结合，使得电子书阅读器2700能够以铰链2711为轴来打开和合上。以这种结构，电子书阅读器2700能够像纸质书一样操作。
显示部分2705和光电转换装置2706被结合到外壳2701中。显示部分2707和光电转换装置2708被外壳2703中。显示部分2705和显示部分2707可以显示一个图像或不同的图像。例如，在显示部分2705和显示部分2707显示不同的图像的情况下，文本数字能够显示于右侧的显示部分(图7中的显示部分2705)上，而图像数据能够显示于左侧的显示部分(图7中的显示部分2707)上。
图7示出了其中外壳2701设置有操作部分等的示例。例如，外壳2701设置有电源开关2721、操作键2723、扬声器2725等。页面能够通过操作键2723来翻转。注意，还可以将键盘、定点装置等设置于其上设置有显示部分的外壳的表面上。而且，在外壳背面或侧面上可以设置外部连接端子(耳机端子、USB端子、能够与AC适配器或诸如USB电缆的各种电缆连接的端子等)，记录介质插入部分等。而且，电子书阅读器2700可以具有电子词典的功能。
电子书阅读器2700可以具有能够无线发送和接收数据的结构。通过无线通信，能够从电子书服务器购买并下载所想要的图书数据等。
(实施方式8)
在本说明书中所公开的半导体装置能够应用于多种电子装置(包括游戏机)。电子装置的示例是电视机(也称为电视或电视接收器)、计算器等的监视器、诸如数码相机或数字摄像机的摄像机、数码相框、移动电话(也称为手机或移动电话装置)、便携式游戏机、便携式信息终端、音频再现装置、大型游戏机(例如，弹球游戏机)等。
图8A示出了电视机9600，作为此类电子装置的一个示例。在电视机9600中，显示部分9603被结合到外壳9601中。显示部分9603能够显示图像。在此，外壳9601由底座9605支撑。
电视机9600能够用外壳9601的操作开关或分离的遥控器9610来操作。频道和音量能够通过遥控器9610的操作键9609来控制，从而能够控制显示于显示部分9603上的图像。而且，可以给遥控器9610设置显示部分9607，用于显示从遥控器9610中输出的数据。
注意，电视机9600设置有接收器、调制解调器等。通过使用接收器，能够接收一般的电视广播。而且，当显示装置通过调制解调器有线地或无线地连接至通信网络时，能够执行单向(从发送器到接收器)或双向(在发送器和接收器之间或者在接收器之间)的信息通信。
图8B示出了数码相框9700，作为此类电子装置的一个示例。例如，在数码相框9700中，显示部分被结合到外壳9701中。显示部分9703能够显示多种图像。例如，显示部分9703能够显示以数码相机等拍摄的图像的数据并且起着普通相框的作用。
注意，数码相框9700设置有操作部分、外部连接端子(USB端子、能够与诸如USB电缆的各种电缆连接的端子等)、记录介质插入部分等。虽然这些部件可以设置于其上设置有显示部分的表面上，但是对数码相框9700的设计而言，优选的是，将它们设置于侧面或背面上。例如，存储数码相机所拍摄的图像的数据的存储器被插入数码相框的记录介质插入部分中，由此能够传输图像数据，然后将其显示于显示部分9703上。
数码相框9700可以被配置用于无线地发送和接收数据。可以使用其中所需的图像数据被无线传输以进行显示的结构。
[示例1]
在示例1中，氧化物绝缘膜和氧化物半导体膜的形成工艺，以及在热处理的时刻与从氧化物绝缘膜中解除吸附的氧量之间的关系将参照图9A到9C、图10A到10C及图11A到11C来描述。
首先，将描述形成各个样品的方法。在示例1中，执行下面的步骤1到4中的至少一个步骤以形成样品。
(步骤1)将氧化物绝缘膜形成于衬底之上。此时，300nm厚的氧化硅膜被形成为氧化物绝缘膜。
氧化物绝缘膜通过RF溅射法在以下条件下形成：使用石英靶，将流率为25sccm的氩和流率为25sccm的氧用作溅射气体，频率为13.56MHz的高频电源的功率为1.5kW，压力是0.4Pa，在衬底和靶之间距离是60mm，以及衬底温度是100℃。
(步骤2)将氧化物半导体膜形成于氧化物绝缘膜之上。此时，30nm厚的In-Ga-Zn-O膜被形成为氧化物半导体膜。
氧化物半导体膜通过DC溅射法在以下条件下形成：使用In-Ga-Zn-O(In2O3:Ga2O3:ZnO＝1:1:2[摩尔比])靶，将流率为30sccm的氩和流率为15sccm的氧用作溅射气体，电源的功率是0.5kW，压力是0.4Pa，在衬底和靶之间的距离是60mm，以及衬底温度是200℃。
(步骤3)掩模通过光刻工艺形成于氧化物半导体膜之上，并且然后部分蚀刻氧化物半导体膜以形成岛形氧化物半导体膜。
(步骤4)执行热处理。
热处理按以下方式执行。样品在具有氮气氛的电炉中在450℃加热并且保持1小时。
样品1、样品3和样品5没有受到热处理而样品2、样品4和样品6受到了热处理。此外，样品2、样品4和样品6在不同的时刻受到热处理。
在样品1中，在步骤1和步骤2之后去除氧化物半导体膜。在样品2中，在执行了在步骤1和步骤2之后的步骤4(热处理)之后去除氧化物半导体膜。
至于样品3，执行步骤1。至于样品4，在步骤1之后执行步骤4(热处理)。
在样品5中，岛形氧化物半导体膜在步骤1到3之后去除。在样品6中，在执行了在步骤1到3之后的步骤4(热处理)之后去除岛形氧化物半导体膜。
然后，样品1到6的脱气产量通过TDS分析来测量。将由ESCO有限公司制造的热解吸谱仪EMD-WA1000S/W用于该TDS分析。注意，TDS分析是其中样品在真空情况下加热以及当样品的温度增高时由样品产生的气体成分由四极质量分析器来检测的分析方法。所测得的气体成分通过m/z(质量/电荷)值相互区分开。这里示出了m/z为32的TDS谱。注意，存在作为m/z为32的成分的氧分子(O2)等。
样品1(没有加热的)的和样品2(加热的)的TDS谱在图9A中分别由虚线201和实线203示出。
样品3(没有加热的)的和样品4(加热的)的TDS谱在图9B中分别由虚线205和实线207示出。
样品5(没有加热的)的和样品6(加热的)的TDS谱在图9C中分别由虚线209和实线211示出。
图10A、10B和10C是分别示出在样品2、4和6的热处理时从氧化物绝缘膜113中释放出的氧的模型的视图。
如图10A所示，堆叠于衬底111之上的氧化物绝缘膜113和氧化物半导体膜115被加热，使得氧化物半导体膜115用作保护膜，以抑制从氧化物绝缘膜113中释放出氧。出于该原因，如图9A所示，在样品1和样品2的TDS分析中有或没有热处理的氧释放量几乎没有差别，样品1和样品2中的每一个都去除了氧化物半导体膜。这是因为在氧化物绝缘膜中所含的能够通过热处理解除吸附的氧量并没有减少那么多。
另一方面，如图10B所示，热处理在没有形成覆盖形成于衬底111之上的氧化物绝缘膜113的表面的氧化物半导体膜时执行，从氧化物绝缘膜113中释放出氧。出于该原因，如图9B中的实线207所示，被加热的样品4的氧释放量在TDS分析中小于样品3的氧释放量。这是因为一部分氧通过热处理从氧化物绝缘膜中释放出，并且减少了在氧化物绝缘膜中所含有的能够通过热处理解除吸附的氧量。
此外，如图10C所示，热处理在形成了覆盖形成于衬底111之上的氧化物绝缘膜113的部分表面的岛形氧化物半导体膜117时执行，使得从氧化物绝缘膜113的暴露部分释放出氧。另外，还使得在与岛形氧化物半导体膜117接触的氧化物绝缘膜113中所含有的氧扩散并从氧化物绝缘膜113的暴露部分释放出。这是因为氧在氧化物绝缘膜113中的扩散系数大于氧从氧化物绝缘膜113到氧化物半导体膜之内的扩散系数，并且从而在氧绝缘膜之内的扩散速度快于氧从氧化物绝缘膜到氧化物半导体膜之内的扩散速度，使得氧扩散于岛形氧化物半导体膜的外围内。具体而言，通过分析确定的是，氧在450℃的热处理中在氧化物绝缘膜113中的扩散系数为大约1×10-10cm2/sec，而氧在450℃的热处理中在氧化物半导体膜117中的扩散系数为大约1×10-17cm2/sec。至于氧在氧化物半导体膜117中的扩散系数，图中示出了以In-Ga-Zn-O膜作为氧化物半导体膜的值并且其他氧化物半导体示出了类似的趋势。例如，氧在In-Sn-O膜中的扩散系数为大约6×10-16cm2/sec，并且远小于氧在氧化物绝缘膜113中的扩散系数。因而，如图9C中的实线211所示，在被加热的样品6的TDS分析中的氧释放量小于样品5的氧释放量。这是因为一部分氧从氧化物绝缘膜中释放出，并且在氧化物绝缘膜中所含有的能够通过热处理解除吸附的氧量被减少了。
如上所述，热处理在氧化物半导体膜115形成于氧化物绝缘膜113之上并且还没有形成岛形氧化物半导体膜117的阶段执行，并且由此在氧化物绝缘膜113中所含有的氧能够有效地扩散到氧化物半导体膜115中。
[示例2]
在示例2中，晶体管的形成方法和电特性将参照图1A到1E和图11A到11C来描述。
在示例2中，相似于示例1，样品7到9在不同时刻执行的热处理步骤中形成。样品7在氧化物半导体膜形成于氧化物绝缘膜之上后受到热处理。样品8在形成氧化物绝缘膜之后受到热处理。样品9在氧化物半导体膜形成于氧化物绝缘膜之上后受到热处理，以及氧化物半导体膜的一部分被蚀刻以形成岛形氧化物半导体膜。
首先，描述用于形成每个样品7到9的方法。
如图1A所示，氧化物绝缘膜53形成于衬底51之上。氧化物半导体膜55形成于氧化物绝缘膜53之上。注意，样品8在氧化物绝缘膜53形成之后并且在氧化物半导体膜55形成之前受到热处理。另外，样品7在氧化物半导体膜55形成之后并且在图1C所示的氧化物半导体膜59形成之前受到热处理。
将玻璃衬底AN100(由Asahi Glass有限公司制造)用作衬底51。
氧化物绝缘膜53的沉积条件是在示例1的步骤1中所描述的氧化物绝缘膜的沉积条件，并且形成了厚度为300nm的氧化硅膜。
氧化物半导体膜55的沉积条件是在示例1的步骤2中所描述的氧化物半导体膜的沉积条件，并且形成了厚度为30nm的In-Ga-Zn-O膜。
样品7和8的热处理通过示例1的步骤4所描述的热处理条件执行。
然后，在通过光刻工艺将掩模形成于氧化物半导体膜之上后，氧化物半导体膜利用该掩模来蚀刻。注意，样品9在氧化物半导体膜被蚀刻之后进行热处理。通过以上步骤，形成了氧化物半导体膜59，如图1C所示。
此时，使用湿法蚀刻来蚀刻氧化物半导体膜。
对样品9的热处理通过示例1的步骤4所描述的热处理条件执行。
然后，电极对61形成于氧化物半导体膜59之上(图1D)。
在这种情况下，通过溅射法将100nm厚的钨膜形成为导电膜。然后，通过光刻工艺在导电膜之上形成掩模，并且利用该掩模对导电膜进行干法蚀刻以形成电极对61。之后，去除该掩模。
然后，栅极绝缘膜63形成于氧化物半导体膜59和电极对61之上。栅电极65形成于栅极绝缘膜63之上。用作保护膜的绝缘膜69被形成(图1E)。
作为栅极绝缘膜63，氧氮化硅膜通过等离子体CVD法来形成。在样品7和样品8中，栅极绝缘膜具有30nm的厚度，而在样品9中，栅极绝缘膜具有15nm的厚度。
此外，在栅极绝缘膜63之上，通过溅射法形成了15nm厚的氮化钽膜，并且然后通过溅射法形成了135nm厚的钨膜。然后，通过光刻工艺来形成掩模，然后利用该掩模对钨膜和氮化钽膜进行干法蚀刻以形成栅电极65，并且然后去除该掩模。
在这种情况下，作为绝缘膜69，厚度为300nm的氧氮化硅膜通过等离子体CVD法来形成。
然后，虽然没有示出，但是通过光刻工艺在绝缘膜69之上形成掩模并且利用该掩模来蚀刻绝缘膜69的一部分以形成接触孔。此时，对栅极绝缘膜63和绝缘膜69进行干法蚀刻以形成接触孔，在所述接触孔中露出了电极对61和栅电极65。
然后，形成与电极对61和栅电极65连接的布线。
在此，50nm厚的钛膜、100nm厚的铝膜以及5nm厚的钛膜通过溅射法依次形成于绝缘膜69之上。然后，通过光刻工艺来形成掩模并且利用该掩模对钛膜、铝膜和钛膜进行干法蚀刻以形成布线，然后去除该掩模。
然后，在具有氮气气氛的电炉中于250℃加热样品并且保持1小时。
通过上述步骤，形成了晶体管。然后，测量在样品7到9中形成的晶体管的电特性。25个点的测量结果全部被示出。沟道长度L是3μm，而沟道宽度W是10μm。
图11A、11B和11C分别示出了在样品7、样品8和样品9中形成的晶体管的电特性。曲线221、225和229是在将0.1V的漏电压施加于每个晶体管时的电流-电压曲线，而曲线223、227和231是在将3V的漏电压施加于每个晶体管时的电流-电压曲线。
图11A所示的电流-电压曲线展现出了高的通/断比并且获得了开关特性，然而图11B和11C所示的电流-电压曲线没有展现出通/断比并且没有获得开关特性。
根据示例1中的TDS分析结果，如针对样品2所示出的，即使当热处理在其中氧化物绝缘膜的表面以氧化物半导体膜覆盖的情况下执行时，能够通过热处理解除吸附的在氧化物绝缘膜中所含有的氧量也并没有减少那么多，并且因而几乎不发生氧释放。另一方面，对于样品4和样品6，热处理在氧化物绝缘膜暴露的情况下执行，并且因而氧被释放出来。
基于以上描述，在与样品2的热处理时刻相同的时刻受到热处理的示例2的样品7中，在氧化物绝缘膜中所含有的一部分氧通过热处理扩散到氧化物半导体膜中，并且抑制了氧向外释放，从而减少了在氧化物半导体膜中的氧空位的数量。因此，使用氧化物半导体膜的晶体管具有开关特性。
另一方面，对于在与样品4和样品6的热处理时刻相同的时刻受到热处理的示例2的样品8和样品9，在氧化物绝缘膜中所含有的一部分氧通过热处理释放出来，从而扩散到氧化物半导体膜中的氧量是小的，并且存在许多用作载流子源的氧空位。因此，氧化物半导体膜具有n型导电性，并且因而使用该氧化物半导体膜的晶体管不具有开关特性。
基于以上描述，热处理在一部分氧通过热处理从其中解除吸附的氧化物绝缘膜的表面覆盖有氧化物半导体膜的情况下执行，然后执行使氧化物半导体膜成为预定的形状的蚀刻，并且形成栅极绝缘膜和栅电极，由此能够提供具有足够高的通/断比、并且阈值电压几乎不移位至负侧的晶体管。
本申请基于在2010年8月16日提交给日本专利局的日本专利申请No.2010-181832，该申请的全部内容通过引用，包含于此。

Claims (38)

1.一种用于制造半导体装置的方法，包括以下步骤：
在衬底之上形成氧化物绝缘膜，其中所述氧化物绝缘膜含有比例高于化学计量组成中的氧比例的氧；
在所述氧化物绝缘膜上形成氧化物半导体膜，并且所述氧化物半导体膜与所述氧化物绝缘膜相接触；
通过执行热处理来减小所述氧化物半导体膜中的氢浓度和氧空位；
蚀刻所述氧化物半导体膜的部分以形成岛形氧化物半导体膜；
在所述岛形氧化物半导体膜之上形成栅极绝缘膜；以及
形成与所述岛形氧化物半导体膜重叠的栅电极，所述栅极绝缘膜处于所述栅电极和所述岛形氧化物半导体膜之间，
其中通过所述热处理从所述氧化物绝缘膜中解除吸附的氧的量高于或等于1.0×1020原子/cm3。
2.根据权利要求1所述的用于制造半导体装置的方法，还包括在所述氧化物半导体膜上形成具有n型导电性的缓冲层的步骤。
3.根据权利要求1所述的用于制造半导体装置的方法，其中在所述氧化物绝缘膜中，在所述岛形氧化物半导体膜下方的整个区域与所述衬底直接接触。
4.根据权利要求1所述的用于制造半导体装置的方法，其中所述热处理在高于或等于150℃且低于所述衬底的应变点的温度处执行。
5.根据权利要求1所述的用于制造半导体装置的方法，其中所述栅极绝缘膜包括氧化硅。
6.根据权利要求1所述的用于制造半导体装置的方法，其中所述半导体装置被结合到计算机的监视器、数码相框、电子书阅读器、移动电话、数码相机和电视机中的一个中。
7.一种用于制造半导体装置的方法，包括以下步骤：
在衬底上形成氧化物绝缘膜，其中所述氧化物绝缘膜含有比例高于化学计量组成中的氧比例的氧；
在所述氧化物绝缘膜上形成氧化物半导体膜，并且所述氧化物半导体膜与所述氧化物绝缘膜相接触；
通过执行热处理来减小所述氧化物半导体膜中的氢浓度，并使所述氧化物绝缘膜中含有的氧扩散到所述氧化物半导体膜中；
通过蚀刻所述氧化物半导体膜来形成岛形氧化物半导体膜；
在所述岛形氧化物半导体膜之上形成栅极绝缘膜；以及
形成与所述岛形氧化物半导体膜重叠的栅电极，所述栅极绝缘膜处于所述栅电极和所述岛形氧化物半导体膜之间，
其中通过所述热处理从所述氧化物绝缘膜中解除吸附的氧的量高于或等于1.0×1020原子/cm3。
8.根据权利要求7所述的用于制造半导体装置的方法，还包括在所述氧化物半导体膜上形成具有n型导电性的缓冲层的步骤。
9.根据权利要求7所述的用于制造半导体装置的方法，其中在所述氧化物绝缘膜中，在所述岛形氧化物半导体膜下方的整个区域与所述衬底直接接触。
10.根据权利要求7所述的用于制造半导体装置的方法，其中所述热处理在高于或等于150℃且低于所述衬底的应变点的温度处执行。
11.根据权利要求7所述的用于制造半导体装置的方法，其中所述栅极绝缘膜包括氧化硅。
12.根据权利要求7所述的用于制造半导体装置的方法，其中所述半导体装置被结合到计算机的监视器、数码相框、电子书阅读器、移动电话、数码相机和电视机中的一个中。
13.一种用于制造半导体装置的方法，包括以下步骤：
在衬底之上形成氧化物绝缘膜，其中所述氧化物绝缘膜含有比例高于化学计量组成中的氧比例的氧；
在所述氧化物绝缘膜之上形成第一栅电极；
在所述第一栅电极和所述氧化物绝缘膜之上形成第一栅极绝缘膜；
在所述第一栅极绝缘膜之上形成氧化物半导体膜；
通过执行热处理来使所述氧化物绝缘膜中所含有的部分氧解除吸附，并减小所述氧化物半导体膜中的氢浓度和氧空位；
在执行所述热处理之后蚀刻所述氧化物半导体膜的部分以形成岛形氧化物半导体膜；
在所述岛形氧化物半导体膜之上形成第二栅极绝缘膜；以及
形成与所述岛形氧化物半导体膜、所述第一栅极绝缘膜和所述第一栅电极重叠的第二栅电极，所述第二栅极绝缘膜处于所述第二栅电极和所述岛形氧化物半导体膜、所述第一栅极绝缘膜和所述第一栅电极之间。
14.根据权利要求13所述的用于制造半导体装置的方法，其中通过所述热处理从所述氧化物绝缘膜中解除吸附的氧的量高于或等于1.0×1020原子/cm3。
15.根据权利要求13所述的用于制造半导体装置的方法，其中所述第一栅极绝缘膜包括氧化硅。
16.根据权利要求13所述的用于制造半导体装置的方法，其中所述热处理在高于或等于150℃且低于所述衬底的应变点的温度处执行。
17.根据权利要求13所述的用于制造半导体装置的方法，其中所述第二栅极绝缘膜包括氧化硅。
18.根据权利要求13所述的用于制造半导体装置的方法，其中所述半导体装置被结合到计算机的监视器、数码相框、电子书阅读器、移动电话、数码相机和电视机中的一个中。
19.一种用于制造半导体装置的方法，包括以下步骤：
通过溅射法在衬底之上形成氧化物绝缘膜，其中所述氧化物绝缘膜含有比化学计量组成中的氧比例高的第一比例的氧；
形成覆盖所述氧化物绝缘膜的氧化物半导体膜；
在以所述氧化物半导体膜覆盖所述氧化物绝缘膜之后，执行热处理；
在执行所述热处理之后，通过蚀刻所述氧化物半导体膜的部分来形成岛形氧化物半导体膜；
在所述岛形氧化物半导体膜之上形成栅极绝缘膜；以及
形成与所述岛形氧化物半导体膜重叠的栅电极，所述栅极绝缘膜设置在所述栅电极和所述岛形氧化物半导体膜之间，
其中通过所述热处理使所述氧化物绝缘膜中所含有的部分氧解除吸附，并减小了所述氧化物半导体膜中的氢浓度和氧空位。
20.根据权利要求19所述的用于制造半导体装置的方法，其中通过所述热处理从所述氧化物绝缘膜中解除吸附的氧的量高于或等于1.0×1018原子/cm3。
21.根据权利要求20所述的用于制造半导体装置的方法，其中通过所述热处理从所述氧化物绝缘膜中解除吸附的氧的量是通过热解吸谱分析来测量的。
22.根据权利要求19所述的用于制造半导体装置的方法，其中所述氧化物绝缘膜具有从200nm到500nm的厚度。
23.根据权利要求19所述的用于制造半导体装置的方法，其中所述热处理在高于或等于150℃且低于或等于450℃的温度处执行。
24.根据权利要求19所述的用于制造半导体装置的方法，其中所述氧化物绝缘膜包括氧化硅。
25.根据权利要求19所述的用于制造半导体装置的方法，其中所述栅极绝缘膜包括氧化硅。
26.一种用于制造半导体装置的方法，包括以下步骤：
通过溅射法在衬底上形成氧化物绝缘膜，其中所述氧化物绝缘膜含有比例高于化学计量组成中的氧比例的氧；
形成覆盖所述氧化物绝缘膜的氧化物半导体膜；
在以所述氧化物半导体膜覆盖所述氧化物绝缘膜之后，执行热处理；
在执行所述热处理之后，通过蚀刻所述氧化物半导体膜来形成岛形氧化物半导体膜；
在所述岛形氧化物半导体膜上形成源电极和漏电极，
其中通过所述热处理使所述氧化物绝缘膜中所含有的部分氧解除吸附，并减小了所述氧化物半导体膜中的氢浓度和氧空位。
27.根据权利要求26所述的用于制造半导体装置的方法，其中通过所述热处理从所述氧化物绝缘膜中解除吸附的氧的量高于或等于1.0×1018原子/cm3。
28.根据权利要求27所述的用于制造半导体装置的方法，其中通过所述热处理从所述氧化物绝缘膜中解除吸附的氧的量是通过热解吸谱分析来测量的。
29.根据权利要求26所述的用于制造半导体装置的方法，其中所述氧化物绝缘膜具有从200nm到500nm的厚度。
30.根据权利要求26所述的用于制造半导体装置的方法，其中所述热处理在高于或等于150℃且低于或等于450℃的温度处执行。
31.根据权利要求26所述的用于制造半导体装置的方法，其中所述氧化物绝缘膜包括氧化硅。
32.一种用于制造半导体装置的方法，包括以下步骤：
通过溅射法在衬底之上形成氧化物绝缘膜，其中所述氧化物绝缘膜含有比化学计量组成中的氧比例高的第一比例的氧；
形成覆盖所述氧化物绝缘膜的氧化物半导体膜；
在以所述氧化物半导体膜覆盖所述氧化物绝缘膜之后，执行热处理；
在执行所述热处理之后，通过蚀刻所述氧化物半导体膜的部分来形成岛形氧化物半导体膜；
在所述岛形氧化物半导体膜之上形成源电极和漏电极；
在所述岛形氧化物半导体膜和所述源电极和所述漏电极之上形成栅极绝缘膜；以及
形成与所述岛形氧化物半导体膜重叠的栅电极，所述栅极绝缘膜设置在所述栅电极和所述岛形氧化物半导体膜之间，
其中通过所述热处理使所述氧化物绝缘膜中所含有的部分氧解除吸附，并减小了所述氧化物半导体膜中的氢浓度和氧空位。
33.根据权利要求32所述的用于制造半导体装置的方法，其中通过所述热处理从所述氧化物绝缘膜中解除吸附的氧的量高于或等于1.0×1018原子/cm3。
34.根据权利要求33所述的用于制造半导体装置的方法，其中通过所述热处理从所述氧化物绝缘膜中解除吸附的氧的量是通过热解吸谱分析来测量的。
35.根据权利要求32所述的用于制造半导体装置的方法，其中所述氧化物绝缘膜具有从200nm到500nm的厚度。
36.根据权利要求32所述的用于制造半导体装置的方法，其中所述热处理在高于或等于150℃且低于或等于450℃的温度处执行。
37.根据权利要求32所述的用于制造半导体装置的方法，其中所述氧化物绝缘膜包括氧化硅。
38.根据权利要求32所述的用于制造半导体装置的方法，其中所述栅极绝缘膜包括氧化硅。
CN201710158461.5A 2010-08-16 2011-08-16 半导体装置的制造方法 Active CN106816383B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-181832 2010-08-16
JP2010181832 2010-08-16
CN201110234368.0A CN102376583B (zh) 2010-08-16 2011-08-16 半导体装置的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110234368.0A Division CN102376583B (zh) 2010-08-16 2011-08-16 半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN106816383A CN106816383A (zh) 2017-06-09
CN106816383B true CN106816383B (zh) 2020-12-08

Family

ID=44514555

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710158461.5A Active CN106816383B (zh) 2010-08-16 2011-08-16 半导体装置的制造方法
CN201110234368.0A Active CN102376583B (zh) 2010-08-16 2011-08-16 半导体装置的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110234368.0A Active CN102376583B (zh) 2010-08-16 2011-08-16 半导体装置的制造方法

Country Status (6)

Country Link
US (3) US8748224B2 (zh)
EP (1) EP2421031B1 (zh)
JP (5) JP5829457B2 (zh)
KR (3) KR102006172B1 (zh)
CN (2) CN106816383B (zh)
TW (4) TWI587405B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587405B (zh) * 2010-08-16 2017-06-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
JP6053098B2 (ja) * 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
US9117916B2 (en) * 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
JP6168795B2 (ja) * 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
JP2013236068A (ja) * 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5636392B2 (ja) * 2012-05-24 2014-12-03 株式会社東芝 表示装置
CN110581070B (zh) * 2012-06-29 2022-12-20 株式会社半导体能源研究所 半导体装置
US20140014942A1 (en) * 2012-07-12 2014-01-16 Polymer Vision B.V. Thin-film transistor, electronic circuit, display and method of manufacturing the same
JP6293229B2 (ja) * 2012-10-17 2018-03-14 株式会社半導体エネルギー研究所 半導体装置
JP6021586B2 (ja) * 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
TWI605593B (zh) * 2012-11-15 2017-11-11 半導體能源研究所股份有限公司 半導體裝置
KR102526635B1 (ko) * 2012-11-30 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI644433B (zh) * 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
JP6401483B2 (ja) * 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102358739B1 (ko) 2013-05-20 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
KR102269460B1 (ko) * 2013-06-27 2021-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6322503B2 (ja) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
US9461126B2 (en) * 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US9318618B2 (en) * 2013-12-27 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102164941B1 (ko) 2014-01-13 2020-10-14 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법
KR102251177B1 (ko) * 2014-02-24 2021-05-12 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN113793872A (zh) 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
US9653613B2 (en) * 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN104979406B (zh) * 2015-07-31 2018-05-25 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置
JP6796086B2 (ja) * 2016-02-05 2020-12-02 株式会社半導体エネルギー研究所 半導体装置
JP6711692B2 (ja) * 2016-05-24 2020-06-17 キヤノン株式会社 光電変換装置及び画像読み取り装置
JP2017212360A (ja) * 2016-05-26 2017-11-30 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、表示装置および電子機器
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102393552B1 (ko) * 2017-11-09 2022-05-02 엘지디스플레이 주식회사 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1612306A (zh) * 2003-10-17 2005-05-04 Imec公司 处理包含含氧氮化硅介质层的半导体器件的方法
CN1875488A (zh) * 2003-10-28 2006-12-06 株式会社半导体能源研究所 液晶显示设备及其制造方法,以及液晶电视接收机
JP2010080952A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
CN101740636A (zh) * 2008-11-17 2010-06-16 索尼株式会社 薄膜晶体管和显示装置

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
TW541723B (en) * 2001-04-27 2003-07-11 Shinetsu Handotai Kk Method for manufacturing light-emitting element
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344837A (ja) 2005-06-09 2006-12-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7465596B2 (en) * 2005-06-30 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073558A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
EP2103010A4 (en) * 2006-12-08 2016-12-28 Lg Electronics Inc METHOD AND APPARATUS FOR MANAGING VERSIONS OF VARIOUS MESSAGES OF INFORMATION ON APPLICATIONS AND USE OF THESE MESSAGES OF INFORMATION ON THESE APPLICATIONS
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8530891B2 (en) 2007-04-05 2013-09-10 Idemitsu Kosan Co., Ltd Field-effect transistor, and process for producing field-effect transistor
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
US8319214B2 (en) * 2007-11-15 2012-11-27 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5292805B2 (ja) * 2007-12-26 2013-09-18 凸版印刷株式会社 薄膜トランジスタアレイ及びその製造方法
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101722913B1 (ko) * 2008-09-12 2017-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) * 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101472771B1 (ko) * 2008-12-01 2014-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN103456794B (zh) 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
JP5268689B2 (ja) 2009-02-09 2013-08-21 キヤノン株式会社 電子写真画像形成装置
JP5328414B2 (ja) * 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011004723A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
WO2011007682A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI587405B (zh) * 2010-08-16 2017-06-11 半導體能源研究所股份有限公司 半導體裝置之製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1612306A (zh) * 2003-10-17 2005-05-04 Imec公司 处理包含含氧氮化硅介质层的半导体器件的方法
CN1875488A (zh) * 2003-10-28 2006-12-06 株式会社半导体能源研究所 液晶显示设备及其制造方法,以及液晶电视接收机
JP2010080952A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
CN101740636A (zh) * 2008-11-17 2010-06-16 索尼株式会社 薄膜晶体管和显示装置

Also Published As

Publication number Publication date
US8748224B2 (en) 2014-06-10
TWI621184B (zh) 2018-04-11
TW201727766A (zh) 2017-08-01
JP2018164100A (ja) 2018-10-18
US9793383B2 (en) 2017-10-17
US20120040495A1 (en) 2012-02-16
TW201227830A (en) 2012-07-01
JP5829457B2 (ja) 2015-12-09
CN102376583A (zh) 2012-03-14
US9287390B2 (en) 2016-03-15
CN106816383A (zh) 2017-06-09
TW201603147A (zh) 2016-01-16
KR20200047498A (ko) 2020-05-07
TWI559409B (zh) 2016-11-21
TWI509707B (zh) 2015-11-21
KR20190089803A (ko) 2019-07-31
JP2020039005A (ja) 2020-03-12
JP2017157844A (ja) 2017-09-07
KR102006172B1 (ko) 2019-08-02
JP6129272B2 (ja) 2017-05-17
JP6355791B2 (ja) 2018-07-11
KR20120016586A (ko) 2012-02-24
EP2421031A1 (en) 2012-02-22
CN102376583B (zh) 2017-04-19
KR102107984B1 (ko) 2020-05-08
EP2421031B1 (en) 2014-04-30
US20140256086A1 (en) 2014-09-11
US20160190291A1 (en) 2016-06-30
KR102274005B1 (ko) 2021-07-08
JP2012064929A (ja) 2012-03-29
TW201642357A (zh) 2016-12-01
JP6630779B2 (ja) 2020-01-15
TWI587405B (zh) 2017-06-11
JP2016012743A (ja) 2016-01-21

Similar Documents

Publication Publication Date Title
CN106816383B (zh) 半导体装置的制造方法
KR102429561B1 (ko) 반도체 장치
KR102113027B1 (ko) 반도체 장치의 제작 방법
JP2019220716A (ja) 半導体装置
KR102415143B1 (ko) 표시 장치 및 휴대 전화기
WO2011145484A1 (en) Semiconductor device
JP2016187030A (ja) 半導体装置、表示装置、入出力装置、及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant