TW201717399A - 半導體裝置以及半導體裝置的製造方法 - Google Patents

半導體裝置以及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201717399A
TW201717399A TW105128259A TW105128259A TW201717399A TW 201717399 A TW201717399 A TW 201717399A TW 105128259 A TW105128259 A TW 105128259A TW 105128259 A TW105128259 A TW 105128259A TW 201717399 A TW201717399 A TW 201717399A
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
semiconductor film
transistor
semiconductor
Prior art date
Application number
TW105128259A
Other languages
English (en)
Inventor
磯部敦生
佐佐木俊成
世川慎也
石塚章廣
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201717399A publication Critical patent/TW201717399A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明的目的之一是：在實現了微型化及高集體化的使用氧化物半導體的半導體裝置及半導體裝置的製造製程中，賦予穩定的電特性，而使其實現高可靠性化。另外，本發明的目的之一是：在上述半導體裝置的製造製程中，提供能夠抑制不良且以高良率進行製造的技術。在具有包括氧化物半導體層的電晶體的半導體裝置中，將氧化物半導體膜設置於形成在絕緣層中的溝槽中。溝槽包括下端角部及曲率半徑為20nm以上且60nm以下的曲面狀的上端角部，並以接觸於溝槽的底面、下端角部、上端角部及內壁面的方式設置氧化物半導體膜。氧化物半導體膜在上端角部中至少包含具有大致垂直於表面的c軸的結晶。

Description

半導體裝置以及半導體裝置的製造方法
本發明係關於一種半導體裝置及半導體裝置的製造方法。
注意，在本說明書中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路及電子裝置都是半導體裝置。
藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體(也稱為薄膜電晶體(TFT))的技術引人注目。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料是眾所周知的。作為其他材料，氧化物半導體受到關注。
例如，公開了作為電晶體的活性層使用電子載子濃度低於1018/cm3的包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物的電晶體(參照專利文獻1)。
[專利文獻1]日本專利申請公開第2006-165528號公報
在半導體裝置的技術領域中，其技術開發是以微型化為指路圖而進步發展過來的。至今為止，伴隨著半導體裝置的微型化，已實現了高速工作和低耗電化。
然而，當使電晶體微型化時，產生短通道效應的問題。短通道效應是指伴隨電晶體的微型化(通道長度(L)的縮小)的電特性退化的明顯化。短通道效應是由於汲極的電場效應影響到源極而引起的。作為短通道效應的具體例子，可以舉出臨界電壓的下降、S值的增大及洩漏電流的增大等。特別是，因為使用氧化物半導體的電晶體與使用矽的電晶體不同，不容易應用利用摻雜的閾值控制，所以有容易呈現短通道效應的傾向。
鑒於上述問題，所公開的發明的目的之一在於：在實現了微型化及高集體化的使用氧化物半導體的半導體裝置及半導體裝置的製造製程中，賦予穩定的電特性，而使其實現高可靠性化。
另外，所公開的發明的目的之一在於：在上述半導體裝置的製造製程中，提供能夠抑制不良且以高良率進行製造的技術。
在具有包括氧化物半導體膜的電晶體的半導體裝置中，將氧化物半導體膜設置於形成在絕緣層中的溝槽 (槽)中。溝槽包括曲率半徑為20nm以上且60nm以下的曲面狀的上端角部，並以接觸於溝槽的底面、內壁面下端角部及上端角部的方式設置氧化物半導體膜。氧化物半導體膜在上端角部中至少包含具有大致垂直於表面的c軸的結晶。
另外，也可以將該溝槽的下端角部的曲率半徑設定為20nm以上且60nm以下(較佳為設定為20nm以上且30nm以下)的曲面狀的下端角部，將氧化物半導體膜設定為在下端角部中也包含具有大致垂直於表面的c軸的結晶的氧化物半導體膜。
上述氧化物半導體膜的通道長度方向的剖面形狀為沿著溝槽的剖面形狀的彎曲的形狀，並且溝槽的深度越深電晶體的通道長度越長。由此，即使將源極電極層與汲極電極層之間的距離設定得較窄，也可以藉由適當地設定溝槽的深度，來控制氧化物半導體膜的通道長度，而可以抑制短通道效應。
包含具有大致垂直於表面的c軸的結晶的氧化物半導體膜(以下，也稱為晶體氧化物半導體膜)既不是單晶結構，又不是非晶結構，而是具有c軸配向的CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor；也稱為CAAC)膜。藉由使用晶體氧化物半導體膜，可以進一步抑制因可見光或紫外光的照射引起的電晶體的電特性變化，從而可以製造可靠性高的半導體裝置。
由於氧化物半導體膜沿著溝槽形成，所以溝槽的上端 角部為曲面狀(曲率半徑較佳為20nm以上且60nm以下)。在上端角部為陡峭角部時，在晶體氧化物半導體膜中，有因結晶的配向不良或覆蓋性的下降導致形狀不良等而不容易獲得穩定的結晶結構及電特性的擔憂。
另外，接觸於氧化物半導體膜而形成的區域(至少上端角部)較佳為表面粗糙度被降低的表面。明確而言，表面的平均面粗糙度較佳為0.1nm以上且低於0.5nm。藉由將氧化物半導體膜形成在表面粗糙度被降低的表面，可以獲得具有良好的晶體性的氧化物半導體膜。
注意，在本說明書中，平均表面粗糙度(Ra)是指為了可以應用於測定面而將在JISB0601：2001(ISO4287：1997)中定義的中心線平均表面粗糙度(Ra)擴大為三維來得到的值，使用“將從基準面到指定面的偏差的絕對值平均來得到的值”表示Ra。
在此，當從粗糙度曲線在其中心線方向上抽取測量長度L的部分，將該抽出部分的中心線的方向設定為X軸，將縱倍率的方向(垂直於X軸的方向)設定為Y軸，並且粗糙度曲線用Y=F(X)表示時，中心線平均粗糙度(Ra)由以下算式(1)定義。
然後，當將測量資料所示的面的測量面表示為Z=F(X，Y)時，平均面粗糙度(Ra)由“將從基準面到指定面的偏差的絕對值平均來得到的值”表示，並由以下算 式(2)定義。
在此，指定面是指成為粗糙度測量目標的表面，且是指由用座標(X1，Y1)、(X1，Y2)、(X2，Y1)、(X2，Y2)表示的四個點包圍的矩形區域。當指定面理想地平坦時，將指定面的面積表示為S0。
此外，基準面是指在指定面的平均高度上平行於XY平面的面。也就是說，當將指定面的高度的平均值設定為Z0時，將基準面的高度也表示為Z0。
本說明書所公開的發明的結構的一個方式是一種半導體裝置，包括：設置在絕緣層中的包括下端角部及曲面狀的上端角部的溝槽；接觸於溝槽的底面、內壁面、下端角部及上端角部的氧化物半導體膜；氧化物半導體膜上的閘極絕緣層；以及閘極絕緣層上的閘極電極層，其中，上端角部的曲率半徑為20nm以上且60nm以下，並且，氧化物半導體膜至少在上端角部中包含具有大致垂直於氧化物半導體膜的表面的c軸的結晶。
本說明書所公開的發明的結構的一個方式是一種半導體裝置，包括：設置在絕緣層中的包括曲面狀的下端角部及曲面狀的上端角部的溝槽；接觸於溝槽的底面、內壁面、下端角部及上端角部的氧化物半導體膜；氧化物半導體膜上的閘極絕緣層；以及閘極絕緣層上的閘極電極層，其中，上端角部的曲率半徑為20nm以上且60nm以下， 下端角部的曲率半徑為20nm以上且60nm以下，並且，氧化物半導體膜至少在下端角部及上端角部中包含具有大致垂直於氧化物半導體膜的表面的c軸的結晶。
本說明書所公開的發明的結構的一個方式是一種半導體裝置，包括：設置在絕緣層中的包括曲面狀的下端角部及曲面狀的上端角部的溝槽；接觸於溝槽的底面、內壁面、下端角部及上端角部的氧化物半導體膜；氧化物半導體膜上的源極電極層及汲極電極層；氧化物半導體膜、源極電極層及汲極電極層上的閘極絕緣層；以及閘極絕緣層上的閘極電極層，其中，上端角部的曲率半徑為20nm以上且60nm以下，並且，氧化物半導體膜至少在上端角部中包含具有大致垂直於氧化物半導體膜的表面的c軸的結晶。
本說明書所公開的發明的結構的一個方式是一種半導體裝置，包括：設置在絕緣層中的包括曲面狀的下端角部及曲面狀的上端角部的溝槽；接觸於溝槽的底面、內壁面、下端角部及上端角部的氧化物半導體膜；氧化物半導體膜上的源極電極層及汲極電極層；氧化物半導體膜、源極電極層及汲極電極層上的閘極絕緣層；以及閘極絕緣層上的閘極電極層，其中，上端角部的曲率半徑為20nm以上且60nm以下，下端角部的曲率半徑為20nm以上且60nm以下，並且，氧化物半導體膜至少在下端角部及上端角部中包含具有大致垂直於氧化物半導體膜的表面的c軸的結晶。
在上述結構中，在至少包括曲面狀的上端角部的氧化物半導體膜所接觸的絕緣層中，絕緣層的表面的平均面粗糙度較佳為0.1nm以上且低於0.5nm。
另外，在上述結構中，閘極電極層可以以填充溝槽的方式設置。
本說明書所公開的發明的結構的一個方式是一種半導體裝置的製造方法，包括如下步驟：形成設置有溝槽的絕緣層，該溝槽包括下端角部及加工為其曲率半徑為20nm以上且60nm以下的曲面狀的上端角部；以接觸於溝槽的底面、內壁面、下端角部及上端角部的方式形成氧化物半導體膜；在氧化物半導體膜上形成閘極絕緣層；在閘極絕緣層上形成閘極電極層，其中該氧化物半導體膜至少在上端角部中包含結晶，該結晶具有大致垂直於氧化物半導體膜的表面的c軸。
本說明書所公開的發明的結構的一個方式是一種半導體裝置的製造方法，包括如下步驟：形成設置有溝槽的絕緣層，該溝槽包括下端角部及加工為其曲率半徑為20nm以上且60nm以下的曲面狀的上端角部；在對絕緣層進行加熱的同時以接觸於溝槽的底面、內壁面、下端角部及上端角部的方式形成至少在上端角部中包含結晶的氧化物半導體膜，該結晶具有大致垂直於氧化物半導體膜的表面的c軸；在氧化物半導體膜上形成閘極絕緣層；在閘極絕緣層上形成閘極電極層。
本說明書所公開的發明的結構的一個方式是一種半導 體裝置的製造方法，包括如下步驟：形成設置有溝槽的絕緣層，該溝槽包括下端角部及加工為其曲率半徑為20nm以上且60nm以下的曲面狀的上端角部；以接觸於溝槽的底面、內壁面、下端角部及上端角部的方式形成非晶氧化物半導體膜；對非晶氧化物半導體膜進行加熱處理並形成包含結晶的氧化物半導體膜，該結晶至少在上端角部中具有大致垂直於氧化物半導體膜的表面的c軸；在氧化物半導體膜上形成閘極絕緣層；在閘極絕緣層上形成閘極電極層。
在上述結構中，可以藉由進行電漿處理，將絕緣層的上端角部加工為曲率半徑為20nm以上且60nm以下的曲面狀。
在具有包括氧化物半導體膜的電晶體的半導體裝置中，將氧化物半導體膜設置在形成在絕緣層中並包括曲率半徑為20nm以上且60nm以下的曲面狀的上端角部的溝槽中。即使將源極電極層與汲極電極層之間的距離設定得較窄，也可以藉由適當地設定溝槽的深度，來控制氧化物半導體膜的通道長度，而可以抑制因微細化而發現的短通道效應。
另外，氧化物半導體膜至少在上端角部中包含如下結晶，該結晶具有大致垂直於表面的c軸。藉由使用上述晶體氧化物半導體膜，可以進一步抑制因可見光或紫外光的照射而產生的電晶體的電特性變化，從而可以形成可靠性高的半導體裝置。
由此，根據本發明的一個方式，可以得到實現了微型化及高集體化的使用氧化物半導體的半導體裝置，並且在半導體裝置的製造製程中，對半導體裝置賦予穩定的電特性，而實現高可靠性化。
另外，根據本發明的一個方式，在上述半導體裝置的製造製程中，可以提供能夠抑制不良且以高良率進行製造的技術。
100‧‧‧基板
106‧‧‧元件分離絕緣層
108‧‧‧閘極絕緣層
110‧‧‧閘極電極
116‧‧‧通道形成區
120‧‧‧雜質區
124‧‧‧金屬化合物區
130‧‧‧絕緣層
131‧‧‧溝槽
142a‧‧‧電極層
142b‧‧‧電極層
144‧‧‧晶體氧化物半導體膜
146‧‧‧閘極絕緣層
148‧‧‧閘極電極層
148b‧‧‧導電層
150‧‧‧絕緣層
152‧‧‧絕緣層
156‧‧‧佈線
160‧‧‧電晶體
162‧‧‧電晶體
164‧‧‧電容元件
250‧‧‧儲存單元
251‧‧‧儲存單元陣列
251a‧‧‧儲存單元陣列
251b‧‧‧儲存單元陣列
253‧‧‧週邊電路
254‧‧‧電容元件
256‧‧‧絕緣層
258‧‧‧絕緣層
260‧‧‧佈線
262‧‧‧導電層
300‧‧‧下端角部
302‧‧‧非晶氧化物半導體膜
304a‧‧‧佈線層
304b‧‧‧佈線層
306‧‧‧絕緣層
308‧‧‧平坦化絕緣膜
310‧‧‧絕緣層
311‧‧‧金屬層
312‧‧‧絕緣層
313‧‧‧抗蝕劑掩模
314‧‧‧槽部
315‧‧‧抗蝕劑掩模
316‧‧‧電漿處理
320‧‧‧電晶體
330‧‧‧電晶體
340‧‧‧下端角部
344‧‧‧晶體氧化物半導體膜
348‧‧‧閘極電極層
350‧‧‧上端角部
351‧‧‧溝槽
360‧‧‧絕緣層
362‧‧‧電晶體
801‧‧‧電晶體
803‧‧‧電晶體
804‧‧‧電晶體
805‧‧‧電晶體
806‧‧‧電晶體
807‧‧‧X解碼器
808‧‧‧Y解碼器
811‧‧‧電晶體
812‧‧‧儲存電容
813‧‧‧X解碼器
814‧‧‧Y解碼器
901‧‧‧RF電路
902‧‧‧類比基帶電路
903‧‧‧數字基帶電路
904‧‧‧電池
905‧‧‧電源電路
906‧‧‧應用處理機
907‧‧‧CPU
908‧‧‧DSP
909‧‧‧介面(IF)
910‧‧‧快閃儲存體
911‧‧‧顯示器控制器
912‧‧‧儲存電路
913‧‧‧顯示器
914‧‧‧顯示部
915‧‧‧源極驅動器
916‧‧‧閘極驅動器
917‧‧‧聲頻電路
918‧‧‧鍵盤
919‧‧‧觸控感應器
950‧‧‧儲存電路
951‧‧‧儲存體控制器
952‧‧‧儲存體
953‧‧‧儲存體
954‧‧‧開關
955‧‧‧開關
956‧‧‧顯示器控制器
957‧‧‧顯示器
1001‧‧‧電池
1002‧‧‧電源電路
1003‧‧‧微處理器
1004‧‧‧快閃儲存體
1005‧‧‧聲頻電路
1006‧‧‧鍵盤
1007‧‧‧儲存電路
1008‧‧‧觸摸屏
1009‧‧‧顯示器
1010‧‧‧顯示器控制器
在圖式中：圖1A和1B是說明半導體裝置的圖；圖2A至2D是說明半導體裝置的製造方法的一個方式的圖；圖3A至3D是說明半導體裝置的製造方法的一個方式的圖；圖4A和4B是說明半導體裝置的一個方式的圖；圖5A至5C是示出本發明的一個方式的半導體裝置的剖面圖、平面圖及電路圖；圖6A和6B是示出本發明的一個方式的半導體裝置的電路圖及透視圖；圖7A和7B是示出本發明的一個方式的半導體裝置的剖面圖及平面圖；圖8A和8B是示出本發明的一個方式的半導體裝置的電路圖； 圖9是示出本發明的一個方式的半導體裝置的方塊圖；圖10是示出本發明的一個方式的半導體裝置的方塊圖；圖11是示出本發明的一個方式的半導體裝置的方塊圖；圖12A至圖12C是說明半導體裝置的製造方法的一個方式的圖；圖13A至圖13C是說明半導體裝置的製造方法的一個方式的圖；圖14A至圖14C是說明半導體裝置的製造方法的一個方式的圖；圖15A和圖15B是說明半導體裝置的圖；圖16A和圖16B是示出實施例1中的實施例樣品1的TEM影像的圖；圖17A和圖17B是示出實施例2中的實施例樣品2-1的TEM影像的圖；圖18A和圖18B是示出實施例2中的實施例樣品2-2的TEM影像的圖。
下面，參照圖式詳細地說明本說明書所公開的發明的實施方式。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本說明書所公開的發明的方式及 詳細內容可以被變換為各種各樣的形式而不侷限於以下說明。並且，本說明書所公開的發明不應被看作僅限定於以下實施方式的描述內容。另外，為了方便起見附加了第一、第二等序數詞，其並不表示製程順序或疊層順序。此外，本說明書中的序數不表示特定發明的事項的固有名稱。
實施方式1
在本實施方式中，參照圖1A至2D及圖12A至15B對半導體裝置及半導體裝置的製造方法的一個方式進行說明。在本實施方式中，作為半導體裝置的一個例子示出具有氧化物半導體膜的電晶體。圖1A示出電晶體162的平面圖，圖1B示出沿著圖1A中的虛線A1-A2的剖面圖，而示出電晶體162的通道長度(L)方向的剖面圖的一個例子。
如圖1A和1B所示，電晶體162包括：設置有具有下端角部340及上端角部350的溝槽131的絕緣層130；晶體氧化物半導體膜144；閘極絕緣層146；用作源極電極層或汲極電極層的電極層142a及電極層142b；以及閘極電極層148。雖然未圖示，電晶體162設置在基板上。
圖2A至2D示出電晶體162的製造方法的一個例子。
首先，形成絕緣層130，該絕緣層130設置有具有下端角部340及上端角部350的溝槽131(參照圖2A)。溝 槽131的上端角部350為曲面狀，曲率半徑為20nm以上且60nm以下。
溝槽131的形成方法可以適當地利用光刻法進行乾蝕刻。圖12A至圖14C示出溝槽131的形成方法的例子。
圖12A至圖12C是利用電漿處理形成溝槽131的例子。首先，在基板上形成由氧化膜構成的絕緣層310(參照圖12A)。接著，在絕緣層310中形成槽部314，來形成絕緣層312(參照圖12B)。可以藉由利用光刻法的乾蝕刻形成槽部314。
例如，作為絕緣層310，利用濺射法形成氧化矽膜，利用光刻製程形成抗蝕劑掩模，並使用抗蝕劑掩模對氧化矽膜進行蝕刻來形成槽部314。
作為絕緣層310的蝕刻製程，例如，可以採用反應離子蝕刻(RIE：Reactive Ion Etching)法、ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法、ECR(Electron Cyclotron Resonance：電子迴旋共振)蝕刻法、平行平板型(電容耦合型)蝕刻法、磁控管電漿蝕刻法、雙頻電漿蝕刻法或螺旋波電漿蝕刻法等的乾蝕刻法。另外，作為蝕刻氣體，可以適當地混合諸如三氟甲烷(CHF3)、四氟甲烷(CF4)、八氟環丁烷(C4F8)等的碳氟化物類氣體和諸如甲烷(CH4)、氫、氦或氬等稀有氣體而使用。
另外，槽部314藉由進行一次或多次蝕刻製程來形成。在進行多次蝕刻製程時，也可以組合乾蝕刻製程和濕 蝕刻製程。
作為蝕刻條件的一個例子，可以利用感應耦合電漿(ICP：Inductively Coupled Plasma)蝕刻法，作為蝕刻氣體使用三氟甲烷(CHF3)、氦(He)及甲烷(CH4)(CHF3：He：CH4=22.5sccm：127.5sccm：5sccm)，並在電源電力為475W、偏置功率為300W、壓力為3.0Pa、基板溫度為70℃的條件下進行蝕刻製程。
接著，使用稀有氣體元素(較佳為使用氬、氪或氙等)對設置有槽部314的絕緣層312進行電漿處理316，將上端角部350加工為曲率半徑為20nm以上且60nm以下的曲面狀。在此，圖12B所示的製程也稱為“R加工”，即首先形成其上端角部為角狀的絕緣層312，然後將該角部加工為曲面狀。也可以使用一種或多種稀有氣體元素(較佳為使用氬、氪或氙等)，並也可以多次進行電漿處理。
使用稀有氣體元素的電漿處理的條件可以以至少將上端角部加工為曲率半徑為20nm以上且60nm以下的曲面狀的方式根據絕緣層312的材料及槽部314的形狀等適當地設定。
例如，作為對由氧化矽膜構成的絕緣層312進行的電漿處理的條件的一個例子可以利用如下條件：利用感應耦合電漿(ICP：Inductively Coupled Plasma)裝置，作為氣體使用氬(Ar=100sccm)，並在電源電力為500W、偏置功率為100W、壓力為1.35Pa、基板溫度為-10℃的條件 下進行180秒的處理。
藉由上述製程，如圖12C所示，可以形成設置有溝槽131的絕緣層130，該溝槽131具有曲率半徑為20nm以上且60nm以下的曲面狀的上端角部350。另外，藉由利用該電漿處理，可以使絕緣層130的表面平坦化。此時，可以省略對絕緣層130的表面進行的平坦化處理。
圖13A至圖13C示出使用金屬層311形成溝槽131的例子，該金屬層311是使用金屬材料的硬質掩模。首先，在基板上形成由氧化膜構成的絕緣層310，並在絕緣層310上形成金屬層311(參照圖13A)。作為金屬層311的材料，只要是藉由使用包含氟或氯的氣體可以進行蝕刻的材料就沒有特別的限制。例如，可以使用選自Al、Cr、Ta、Ti、Mo、W中的元素；以上述元素為成分的合金；或者將上述元素組合而成的合金膜等。此外，也可以使用選自錳、鎂、鋯、鈹、釷中的任一種或多種的材料。例如，作為金屬層311可以使用厚度為100nm的鎢膜。
接著，以金屬層311為掩模在絕緣層310中形成槽部314，來形成絕緣層312(參照圖13B)。槽部314也可以在金屬層311上層疊有抗蝕劑掩模的狀態下藉由利用乾蝕刻法形成。
接著，藉由利用乾蝕刻去除金屬層311。在去除金屬層311的蝕刻製程中，由於藉由進行蝕刻金屬層311從端部去除，絕緣層312的槽部314的上端角部也被蝕刻。其 結果，可以將上端角部350加工為曲面狀。
作為金屬層311的蝕刻製程，例如，可以採用反應離子蝕刻(RIE：Reactive Ion Etching)法、ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法、ECR(Electron Cyclotron Resonance：電子迴旋共振)蝕刻法、平行平板型(電容耦合型)蝕刻法、磁控管電漿蝕刻法、雙頻電漿蝕刻法或螺旋波電漿蝕刻法等的乾蝕刻法。另外，作為蝕刻氣體，可以適當地使用：氯類氣體諸如氯、氯化硼、氯化矽或四氯化碳等；氟類氣體諸如四氟化碳、氟化硫或氟化氮等；氯類氣體和氟類氣體的混合氣體；或氧等。
在將厚度為100nm的鎢膜用於金屬層311時，作為蝕刻條件的一個例子，可以利用感應耦合電漿(ICP：Inductively Coupled Plasma)蝕刻法，作為蝕刻氣體使用四氟化碳(CF4)、氯(Cl2)及氧(O2)(CF4：Cl2：O2=25sccm：25sccm：10sccm)，並在電源電力為500W、偏置功率為100W、壓力為1.5Pa、基板溫度為70℃的條件下進行蝕刻製程。
藉由上述製程，如圖13C所示，可以形成設置有溝槽131的絕緣層130，該溝槽131具有曲率半徑為20nm以上且60nm以下的曲面狀的上端角部350。
圖14A至圖14C示出使用具有曲面的抗蝕劑掩模315形成溝槽131的例子。藉由在利用光刻製程形成具有傾斜度的抗蝕劑掩模之後對其進行加熱處理，可以控制抗蝕劑 掩模315的形狀。
首先，在基板上形成由氧化膜構成的絕緣層310，並在絕緣層310上利用光刻製程形成抗蝕劑掩模313(參照圖14A)。抗蝕劑掩模313較佳為具有傾斜度的抗蝕劑掩模，傾斜度(絕緣層310表面與抗蝕劑掩模313側面之間的角度)可以為小於90度。
接著，藉由對抗蝕劑掩模313進行加熱處理，形成具有曲面的抗蝕劑掩模315參照圖14B)。
藉由使用具有曲面的抗蝕劑掩模315對絕緣層310進行蝕刻，可以形成絕緣層130，該絕緣層130設置有具有曲面狀的上端角部350的溝槽131。另外，藉由適當地調節抗蝕劑掩模315的曲面的形狀，也可以調節上端角部350的曲率半徑。
藉由上述製程，如圖14C所示，可以形成設置有溝槽131的絕緣層130，該溝槽131具有曲率半徑為20nm以上且60nm以下的曲面狀的上端角部350。
雖然對可以使用的基板沒有大的限制，但是至少需要具有能夠承受後面的熱處理程度的耐熱性。例如，可以使用玻璃基板如硼矽酸鋇玻璃和硼矽酸鋁玻璃等、陶瓷基板、石英基板、藍寶石基板等。
另外，可以使用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板或在這些基板上設置有半導體元件的基板，例如，形成有包括MOSFET結構的電晶體的驅動電路的半導體基板、形 成有電容器的半導體基板等。
作為絕緣層130，可以適當地使用氧化矽膜、氧化鎵膜、氧化鋁膜、氧氮化矽膜、氧氮化鋁膜等氧化物絕緣膜。
由於絕緣層130與晶體氧化物半導體膜144接觸，因此較佳為在絕緣層130的膜中(塊(bulk)中)至少有超過化學計量比的量的氧。例如，當將氧化矽膜用於絕緣層130時，使用SiO2+α(注意，α>0)的膜。藉由使用這種絕緣層130，可以對晶體氧化物半導體膜144供應氧，從而可以提高特性。此外，藉由對晶體氧化物半導體膜144供應氧，可以填補膜中的氧缺陷。
例如，藉由以接觸於晶體氧化物半導體膜144的方式形成包含多量的(過剩的)氧的成為氧的供應源的氧化物絕緣層，可以從該氧化物絕緣層將氧供應到晶體氧化物半導體膜144。也可以藉由在晶體氧化物半導體膜144和氧化物絕緣層的至少一部分接觸的狀態下進行加熱處理，進行對該晶體氧化物半導體膜144的氧的供應。
另外，也可以對晶體氧化物半導體膜144引入氧(至少包含氧自由基、氧原子、氧離子中的任何一個)，來將氧供應到膜中。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子植入法以及電漿處理等。氧的引入既可以對露出的晶體氧化物半導體膜144直接進行，又可以經過閘極絕緣層146等進行。
由於晶體氧化物半導體膜144沿著溝槽131形成，所 以將溝槽131的上端角部350設定為曲面狀(曲率半徑較佳為20nm以上且60nm以下)。在上端角部350為陡峭的角部時，在晶體氧化物半導體膜144中，有因結晶的配向不良或覆蓋性的下降導致形狀不良等而不容易獲得穩定的結晶結構及電特性的擔憂。
另外，在絕緣層130中，接觸於晶體氧化物半導體膜144形成的區域(至少上端角部)較佳為表面粗糙度被降低的表面。明確而言，表面的平均面粗糙度較佳為0.1nm以上且低於0.5nm。藉由將晶體氧化物半導體膜144形成在表面粗糙度被降低的表面，可以獲得具有良好的晶體性的晶體氧化物半導體膜144。
從而，可以對絕緣層130中的與晶體氧化物半導體膜144接觸而形成的區域進行平坦化處理。對於平坦化處理沒有特別的限制，可以使用拋光處理(例如，化學機械拋光(Chemical Mechanical Polishing：CMP)法)、乾蝕刻處理、電漿處理等。
作為電漿處理，例如可以進行引入氬氣體來產生電漿的反濺射。反濺射是指：在靶材一側不施加電壓，並使用RF電源在氬氛圍下對基板一側施加電壓來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦、氧等代替氬氛圍。
作為平坦化處理，既可以進行多次的拋光處理、乾蝕刻處理以及電漿處理，又可以將上述組合。此外，當將上述組合而進行平坦化處理時，對製程順序也沒有特別的限 制，可以根據絕緣層130的表面的凹凸狀態適當地設定。
另外，較佳的是，在形成晶體氧化物半導體膜144之前，進行引入氬氣體而產生電漿的反濺射，來去除附著在絕緣層130表面上的粉狀物質(也稱為微粒、塵屑)。
在晶體氧化物半導體膜144的形成製程中，為了在晶體氧化物半導體膜144中儘量不包含氫氣或水，作為形成晶體氧化物半導體膜144的預處理，較佳為在濺射裝置的預熱室內對形成有絕緣層130的基板進行預熱，來使吸附到基板及絕緣層130的氫、水分等的雜質脫離並進行排氣。另外，設置在預熱室中的排氣單元較佳為使用低溫泵。
接著，覆蓋溝槽131地形成晶體氧化物半導體膜144(參照圖2B)。晶體氧化物半導體膜144是具有結晶化的部分的氧化物半導體膜，並且使用CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)膜。晶體氧化物半導體膜144至少在下端角部300中包括具有大致垂直於晶體氧化物半導體膜144的表面的c軸的結晶。
CAAC-OS膜不是純粹的單晶，也不是純粹的非晶。CAAC-OS膜是在非晶相中具有結晶部及非晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下該結晶部分的尺寸為能夠容納於一個邊長小於100nm的立方體的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。並 且，在CAAC-OS膜中利用TEM觀察不到晶界(也稱為晶粒邊界(grain boundary))。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，在不同結晶部之間，a軸及b軸的方向可以分別不同。在本說明書中，當只記載“垂直”時，包括85°以上且95°以下的範圍。另外，當只記載“平行”時，包括-5°以上且5°以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側進行結晶生長時，與被形成面近旁相比，有時在表面近旁結晶部所占的比例高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區中結晶部產生非晶化。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。結晶部分 藉由進行成膜或進行成膜後的加熱處理等的晶化處理來形成。
也可以用氮取代構成CAAC-OS膜的氧的一部分。
作為獲得具有c軸配向的晶體氧化物半導體膜的方法，可以舉出三個方法。第一個方法是：將成膜溫度設定為200℃以上且450℃以下而進行氧化物半導體膜的成膜，而成為大致垂直於表面的c軸配向。第二個方法是：在形成薄的氧化物半導體膜之後，進行200℃以上且700℃以下的加熱處理，而成為大致垂直於表面的c軸配向。第三個方法是：在形成薄的第一層之後，進行200℃以上且700℃以下的加熱處理，以形成第二層的膜，而成為大致垂直於表面的c軸配向。
在本實施方式中，將成膜溫度設定為200℃以上且450℃以下而形成氧化物半導體膜，來形成具有大致垂直於表面的c軸配向的晶體氧化物半導體膜144。
藉由使用CAAC-OS膜作為晶體氧化物半導體膜144，可以進一步抑制因可見光或紫外光的照射而引起的電特性的變動，而製造可靠性高的半導體裝置。
將晶體氧化物半導體膜144的膜厚度設定為1nm以上且100nm以下，可以適當地利用濺射法、MBE(Molecular Beam Epitaxy：分子束外延)法、CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。此外，晶體氧化物半導體膜144可以使用在以大致垂直於濺射靶材表面的方式設置有多個基板表面 的狀態下進行成膜的濺射裝置，即所謂的CP濺射裝置(Columnar Plasma Sputtering system：柱狀電漿濺射裝置)形成。無論利用上述任何一種方法，都可以獲得在垂直於氧化物半導體膜的表面的凹凸的方向上進行結晶成長的c軸配向的晶體氧化物半導體。
作為晶體氧化物半導體膜144的材料，至少包含選自In、Ga、Sn和Zn中的任何一個以上的元素。例如，可以使用四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體、Hf-In-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體；In-Ga-O類氧化物半導體；以及一元金屬氧化物的In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。此外，也可以在上述氧化物半導體包含In、Ga、Sn、Zn以外的元素如SiO2。
例如，In-Ga-Zn-O類氧化物半導體是指含有銦(In)、鎵(Ga)、鋅(Zn)的氧化物半導體，並且對其組成比沒有限制。
此外，作為晶體氧化物半導體膜144可以使用由化學式InMO3(ZnO)m(m>0)表示的薄膜。這裏，M表示選自 Zn、Ga、Al、Mn及Co中的一種或多種金屬元素。例如，作為M，有Ga、Ga及Al、Ga及Mn或Ga及Co等。
此外，當作為氧化物半導體使用In-Sn-Zn-O類氧化物半導體的材料時，將所使用的靶材的組成比設定為使原子數比為In：Sn：Zn=1：2：2、In：Sn：Zn=2：1：3、In：Sn：Zn=1：1：1。
另外，當作為氧化物半導體使用In-Zn-O類材料時，將所使用的靶材的組成比設定為使原子數比為In：Zn=50：1至1：2(換算為莫耳數比則為In2O3：ZnO=25：1至1：4)，較佳為In：Zn=20：1至1：1(換算為莫耳數比則為In2O3：ZnO=10：1至1：2)，更佳為In：Zn=15：1至1.5：1(換算為莫耳數比則為In2O3：ZnO=15：2至3：4)。例如，作為用來形成In-Zn-O類氧化物半導體的靶材，當原子數比為In：Zn：O=X：Y：Z時，滿足Z>1.5X+Y。
此外，較佳為以在成膜時包含多的氧的條件(例如，在氧為100%的氛圍下利用濺射法進行成膜等)形成膜，使晶體氧化物半導體膜144為包含多的氧(較佳為包含相對於在氧化物半導體為結晶狀態的化學計量的組成比氧的含有量過剩的區域)的膜。
此外，也可以對晶體氧化物半導體膜144進行用來去除(脫水化或脫氫化)過剩的氫(包括水及羥基)的加熱處理。將加熱處理的溫度設定為300℃以上且700℃以下，或小於基板的應變點。例如，將基板放進加熱處理裝 置之一的電爐中，且在氮氛圍下以450℃對氧化物半導體膜進行1小時的加熱製程。
另外，熱處理裝置不侷限於電爐，還可以使用利用來自電阻發熱體等的發熱體的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用如GRTA(Gas Rapid Thermal Anneal，氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal，燈快速熱退火)裝置等RTA(Rapid Thermal Anneal，快速熱退火)裝置。LRTA裝置是一種利用鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是一種利用高溫氣體進行加熱處理的裝置。作為高溫氣體，使用即使進行加熱處理也不與被處理物起反應的惰性氣體，如氬等的稀有氣體或氮等。
例如，作為加熱製程，可以在加熱至650℃至700℃的高溫的惰性氣體中放進基板，加熱幾分鐘之後，進行從惰性氣體中取出基板的GRTA。
此外，用來實現脫水化或脫氫化的加熱處理只要在晶體氧化物半導體膜144的形成之後並在將具有防止氫或水分等雜質進入的功能的膜(例如，氧化鋁膜)形成在晶體氧化物半導體膜144上之前，就可以在電晶體162的製造製程中的任何時序進行。
另外，在加熱處理中，較佳為氮、氦、氖、氬等稀有氣體不含有水、氫等。或著，將引入熱處理裝置中的氮或如氦、氖、氬等的稀有氣體的純度設定為6N (99.9999%)以上，更佳為設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
另外，可以在利用加熱處理對晶體氧化物半導體膜144進行加熱之後，對相同爐內引入高純度的氧氣體、高純度的二氮化氧氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳是1ppm以下，更佳是10ppb以下的空氣)。較佳為不使氧氣體或二氮化氧氣體包含水、氫等。或者，較佳為將引入到熱處理裝置中的氧氣體或二氮化氧氣體的純度設定為6N以上，較佳為7N以上(也就是說，將氧氣體或二氮化氧氣體中的雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。藉由利用氧氣體或二氮化氧氣體來供給由於脫水化或脫氫化處理中的雜質排出製程而同時被減少的構成晶體氧化物半導體的主要成分材料的氧，來可以使晶體氧化物半導體膜144實現高純度化以及電性I型(本質)化。
此外，將晶體氧化物半導體膜144既可以加工為島狀，也可以不進行形狀加工而保持膜狀。另外，也可以設置由將晶體氧化物半導體膜按每元件分離的絕緣層構成的元件分離區域。元件分離區域也可以採用溝槽結構。
此外，在將晶體氧化物半導體膜144加工為島狀時，作為晶體氧化物半導體膜144的蝕刻，可以採用乾蝕刻及 濕蝕刻中的一者或兩者。例如，作為用於晶體氧化物半導體膜144的濕蝕刻的蝕刻液，可以使用磷酸、醋酸以及硝酸的混合溶液等。此外，也可以使用ITO-07N(日本關東化學公司製造)。
接著，在晶體氧化物半導體膜144上，形成成為源極電極層及汲極電極層(包括使用與其相同的層形成的佈線)的導電膜。該導電膜使用能夠耐受後面的加熱處理的材料。作為用作源極電極層及汲極電極層的導電膜，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以在Al、Cu等的金屬膜的下側或上側的一者或兩者層疊Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)。此外，用作源極電極層及汲極電極層的導電膜可以由導電金屬氧化物而形成。作為導電金屬氧化物，可以使用：氧化銦(In2O3)；氧化錫(SnO2)；氧化鋅(ZnO)；氧化銦錫(In2O3-SnO2)；氧化銦鋅(In2O3-ZnO)；或者在這些金屬氧化物材料中包含有氧化矽的材料。
利用光刻製程在導電膜上形成抗蝕劑掩模，選擇性地進行蝕刻來形成用作源極電極層或汲極電極層的電極層142a、電極層142b，然後去除抗蝕劑掩模。
在本實施方式中，由於使用Ti膜作為導電膜，並使用In-Ga-Zn-O類氧化物半導體作為晶體氧化物半導體膜 144，所以作為蝕刻劑使用過氧化氫氨水(氨、水、過氧化氫水的混合液)。
接著，形成覆蓋晶體氧化物半導體膜144的一部分及用作源極電極或汲極電極的電極層142a、142b的閘極絕緣層146。另外，在通道寬度方向的溝槽的內壁及底面也形成閘極絕緣層146(參照圖2C)。
將閘極絕緣層146的膜厚度設定為1nm以上且100nm以下，可以適當地利用濺射法、MBE法、CVD法、脈衝雷射沉積法、ALD法等。此外，閘極絕緣層146也可以使用在以大致垂直於濺射靶材表面的方式設置有多個基板表面的狀態下進行成膜的濺射裝置，即所謂的CP濺射裝置形成。
作為閘極絕緣層146的材料，可以使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜形成。較佳為閘極絕緣層146中的接觸於晶體氧化物半導體膜144的部分包含氧。尤其是，氧化物絕緣膜較佳為在其膜中(塊體中)存在至少超過化學計量組成比的量的氧，例如，當作為閘極絕緣層146使用氧化矽膜時，設定為SiO2+α (其中，α>0)。在本實施方式中，作為閘極絕緣層146，使用表示為SiO2+α (其中，α>0)的氧化矽膜。藉由作為閘極絕緣層146使用該氧化矽膜，可以將氧供應到晶體氧化物半導體膜144，而獲得良好的特性。並且，較佳為考慮到所製造的電晶體的大小及閘極絕緣層146的臺階覆蓋性而形成閘極絕緣層146。
此外，藉由作為閘極絕緣層146的材料使用氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加了氮的矽酸鉿、鋁酸鉿(HfAlxOy(x>0、y>0))以及氧化鑭等high-k材料，可以降低閘極洩漏電流。而且，閘極絕緣層146既可以是單層結構，又可以是疊層結構。
然後，以將用於閘極電極層的導電材料填充在溝槽內的方式在閘極絕緣層146上形成閘極電極層148(參照圖2D)。閘極電極層148的材料可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等金屬材料或以它們為主要材料的合金材料形成。此外，作為閘極電極層148，也可以使用以摻雜有磷等雜質元素的多晶矽膜為代表的半導體膜、鎳矽化物等矽化物膜。閘極電極層148既可以是單層結構，又可以是疊層結構。
另外，閘極電極層148的材料也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物以及添加有氧化矽的銦錫氧化物等導電材料。此外，也可以採用上述導電材料與上述金屬材料的疊層結構。
此外，作為與閘極絕緣層146接觸的閘極電極層148中的一層，可以使用包含氮的金屬氧化物，明確地說，包含氮的In-Ga-Zn-O膜、包含氮的In-Sn-O膜、包含氮的In-Ga-O膜、包含氮的In-Zn-O膜、包含氮的Sn-O膜、包含氮的In-O膜以及金屬氮化膜(InN、SnN等)。當這些 膜具有5電子伏特，較佳為具有5.5電子伏特以上的功函數且將它們用作閘極電極層時，可以使電晶體的電特性的臨界電壓成為正值，而可以實現所謂的常關閉型(normally off)的切換元件。
當完成在溝槽中形成閘極電極層148的步驟時，溝槽結構的電晶體162也就形成了。
被高純度化的晶體氧化物半導體膜144中的氫、水等雜質充分被去除，晶體氧化物半導體膜144中的氫濃度為5×1019atoms/cm3以下，較佳為5×1018atoms/cm3以下。另外，晶體氧化物半導體膜144中的氫濃度是藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量的。
在高純度化的晶體氧化物半導體膜144中，載子極少(近於0)，可以使載子濃度低於1×1014/cm3，較佳低於1×1012/cm3，更佳低於1×1011/cm3。
雖然未圖示，但也可以在溝槽結構的電晶體162上設置絕緣層。
作為絕緣層，典型地可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氧化鉿膜、氧化鎵膜、氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等無機絕緣膜的單層或疊層。
也可以在絕緣層上進一步層疊絕緣層。尤其在作為絕緣層使用氧化物絕緣層時，為了防止水分、氫等的雜質再次混入到晶體氧化物半導體膜144中，較佳為在絕緣層上 還形成阻擋這些雜質從外部侵入的保護絕緣層。作為保護絕緣層使用無機絕緣膜，即可以使用：氮化矽膜、氧化鋁膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等無機絕緣膜。例如，可以使用氧化鋁膜，該氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質及氧的兩者透過膜的效果。
在形成絕緣層之後，還可以進行加熱製程。例如，也可以在大氣中以100℃以上且200℃以下進行1小時以上且30小時以下的加熱製程。在該加熱製程中，既可以保持一定的加熱溫度而進行加熱，又可以多次反復從室溫到100℃以上且200℃以下的加熱溫度的升溫及從加熱溫度到室溫的降溫。
另外，也可以形成平坦化絕緣膜以減少因電晶體162產生的表面凹凸。作為平坦化絕緣膜，可以使用聚醯亞胺類樹脂、丙烯酸類樹脂、苯並環丁烯類樹脂等的有機材料。此外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)等。另外，也可以層疊多個由上述材料形成的絕緣膜來形成平坦化絕緣膜。
圖15A和15B示出在電晶體上設置絕緣層的例子。
圖15A示出覆蓋電晶體320的閘極電極層148地形成絕緣層306，並在絕緣層306上形成有平坦化絕緣膜308的例子。另外，在閘極絕緣層146、絕緣層306及平坦化絕緣膜308中分別形成達到電極層142a、電極層142b的開口，並在開口中形成有與電極層142a電連接的佈線層 304a、與電極層142b電連接的佈線層304b。
圖15B所示的電晶體330是以填充形成在溝槽內的閘極電極層348的凹部的方式形成平坦化絕緣膜308的例子。
在使用本實施方式製造的實現了高純度化的晶體氧化物半導體膜144的電晶體162中，可以使截止狀態下的電流值(截止電流值。在此，室溫(25℃)下的每通道寬度(1μm)的值)降低到100zA/μm(1zA(仄普托安培)為1×10-21A)以下，較佳為降低到10zA/μm以下，更佳為降低到1zA/μm以下，進一步較佳為降低到100yA/μm以下的水準。
在電晶體162中，將晶體氧化物半導體膜144設置在溝槽131中，該溝槽設置在絕緣層130中並包括曲率半徑為20nm以上且60nm以下的曲面狀的上端角部350。即使將電極層142a與電極層142b之間的距離設定得較窄，藉由適當地設定溝槽131的深度，可以控制晶體氧化物半導體膜144的通道長度，並可以抑制因微型化而產生的短通道效應。
另外，晶體氧化物半導體膜144至少在上端角部350中包含具有大致垂直於表面的c軸的結晶。藉由使用上述晶體氧化物半導體膜，可以進一步抑制因可見光或紫外光的照射而產生的電晶體的電特性變化，從而可以形成可靠性高的半導體裝置。
由於是沿著溝槽的內壁來形成電晶體162的通道，因 此即使通道形成區不是平板狀也可以使載子沿著結晶氧化物半導體膜144(CAAC-OS膜)的In-O-In-O順利地流過。在本實施方式中，由於在電晶體162中接觸於溝槽內壁、底部地形成晶體氧化物半導體膜144，所以通道長度為溝槽側面(內壁)的長度(圖1B中的溝槽深度d)的兩倍與溝槽底部的長度(圖1B中的長度L)之和，即可以比溝槽底部的長度(圖IB中的長度L)更長。藉由採用上述通道長度，可以實現常截止的電晶體，而可以防止產生短通道效應。另外，藉由採用溝槽結構，可以縮小電晶體的平面面積，從而可以實現微型化及高集體化。
如上所述，在實現了微細化及高集體化的使用氧化物半導體的半導體裝置中，可以賦予穩定的電特性，來實現高可靠性化。
實施方式2
在本實施方式中，參照圖3A至3D對半導體裝置的製造方法的另一個方式進行說明。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的部分以及製程可以與上述實施方式同樣進行，並省略該部分的反復說明。此外，省略相同部分的詳細說明。
在本實施方式中，示出在根據所公開的發明的半導體裝置的製造方法中，對非晶氧化物半導體膜進行加熱處理，以至少使其一部分結晶化來形成包括具有大致垂直於表面的c軸的結晶的晶體氧化物半導體膜的例子。
圖3A至3D示出本實施方式中的電晶體162的製造方法的一個例子。
首先，形成絕緣層130，該絕緣層130設置有具有下端角部340及上端角部350的溝槽131。溝槽131的上端角部350為曲面狀，曲率半徑為20nm以上且60nm以下。
溝槽131可以與實施方式1同樣地形成。
接著，覆蓋溝槽131地形成非晶氧化物半導體膜302(參照圖3A)。非晶氧化物半導體膜302可以使用與實施方式1所示的晶體氧化物半導體膜144同樣的材料及製造方法，但是將基板溫度設定為成膜時不產生晶化的溫度(較佳為200℃以下)。
另外，也可以進行用於去除(脫水化或脫氫化)非晶氧化物半導體膜302的過剩的氫(包括水或羥基)的加熱處理。將加熱處理的溫度設定為不使非晶氧化物半導體膜晶化的溫度，典型地設定為250℃以上且400℃以下，較佳為設定為300℃以下。
藉由在將非晶氧化物半導體膜302加工為島狀之前進行用於脫水化或脫氫化的加熱處理，可以防止因加熱處理而釋放出包含在絕緣層130中的氧，所以是較佳的。
另外，在加熱處理中，較佳為氮、氦、氖、氬等稀有氣體不含有水、氫等。或者，將引入熱處理裝置中的氮或如氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，更佳為設定為7N(99.99999%)以上 (即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
另外，可以在利用加熱處理對非晶氧化物半導體膜302進行加熱之後，對相同爐內引入高純度的氧氣體、高純度的二氮化氧氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳是1ppm以下，更佳是10ppb以下的空氣)。較佳為不使氧氣體或二氮化氧氣體包含水、氫等。或者，較佳為將引入到熱處理裝置中的氧氣體或二氮化氧氣體的純度設定為6N以上，較佳為7N以上(也就是說，將氧氣體或二氮化氧氣體中的雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。藉由利用氧氣體或二氮化氧氣體來供給由於脫水化或脫氫化處理中的雜質排出製程而同時被減少的構成非晶氧化物半導體的主要成分材料的氧，來可以使非晶氧化物半導體膜實現高純度化以及電性I型(本質)化。
接著，對非晶氧化物半導體膜302進行加熱處理，使該非晶氧化物半導體膜302的至少一部分結晶化，來形成包括具有大致垂直於表面的c軸的結晶的晶體氧化物半導體膜144(參照圖3B)。
將使非晶氧化物半導體膜302的至少一部分結晶化的加熱處理的溫度設定為250℃以上且700℃以下，較佳為400℃以上，更佳為500℃以上，進一步較佳為550℃以 上。
例如，將基板引入到加熱處理裝置之一的電爐中，在減壓且450℃的溫度下對非晶氧化物半導體膜302進行1小時的加熱處理。
另外，熱處理裝置不侷限於電爐，還可以使用利用來自電阻發熱體等的發熱體的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用如GRTA(Gas Rapid Thermal Anneal，氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal，燈快速熱退火)裝置等RTA(Rapid Thermal Anneal，快速熱退火)裝置。LRTA裝置是一種利用鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是一種利用高溫氣體進行加熱處理的裝置。作為高溫的氣體，使用即使進行加熱處理也不與被處理物起反應的惰性氣體，如氬等的稀有氣體或氮等。
例如，作為加熱處理，可以進行在加熱為650℃至700℃的高溫的惰性氣體中放進基板，並在加熱幾分鐘之後，從惰性氣體中取出基板的GRTA。
加熱處理可以在氮氣氛圍下、氧氣氛圍下、超乾燥空氣(水的含量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)氛圍下或稀有氣體(氬、氦等)氛圍下進行，但是較佳為上述氮氣氛圍、氧氣氛圍、超乾燥空氣氛圍或稀有氣體氛圍等不包含水、氫等。此外，較佳為將引入到加熱處理裝置中的氮、氧或稀有氣體的純度設定 為6N(99.9999%)以上，較佳為設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
接著，形成晶體氧化物半導體膜144的一部分及用作源極電極或汲極電極的電極層142a、142b之後，形成覆蓋電極層142a、142b的閘極絕緣層146。另外，在通道寬度方向的溝槽的內壁及底面也形成閘極絕緣層146(參照圖3C)。
然後，以將閘極電極層用導電材料填充在溝槽中的方式在閘極絕緣層146上形成閘極電極層148(參照圖3D)。
當完成在溝槽中形成閘極電極層148的步驟時，溝槽結構的電晶體162也就形成了。
在電晶體162中，將晶體氧化物半導體膜144設置在溝槽131中，該溝槽設置在絕緣層130中並包括曲率半徑為20nm以上且60nm以下的曲面狀的上端角部350。即使將電極層142a與電極層142b之間的距離設定得較窄，藉由適當地設定溝槽131的深度，可以控制晶體氧化物半導體膜144的通道長度，並可以抑制因微型化而產生的短通道效應。
另外，晶體氧化物半導體膜144至少在上端角部350中包含具有大致垂直於表面的c軸的結晶。藉由使用上述晶體氧化物半導體膜，可以進一步抑制因可見光或紫外光的照射而產生的電晶體的電特性變化，從而可以形成可靠 性高的半導體裝置。
由於是沿著溝槽131的內壁來形成電晶體162的通道，因此即使通道形成區不是平板狀也可以使載子沿著結晶氧化物半導體膜144(CAAC-OS膜)的In-O-In-O順利地流過。在本實施方式中，由於在電晶體162中接觸於溝槽的內壁、底部地形成晶體氧化物半導體膜144，所以通道長度為溝槽側面(內壁)的長度(圖1B中的溝槽深度d)的兩倍與溝槽底部的長度(圖1B中的長度L)之和，即可以比溝槽底部的長度(圖1B中的長度L)更長。藉由採用上述通道，可以實現常截止的電晶體162，而可以防止產生短通道效應。另外，藉由採用溝槽結構，可以縮小電晶體162的平面面積，從而可以實現微型化及高集體化。
如上所述，在實現了微型化及高集體化的使用氧化物半導體的半導體裝置中，可以賦予穩定的電特性，而實現高可靠性化。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式3
在本實施方式中，參照圖4A和4B對半導體裝置的另一個方式進行說明。在本實施方式中，作為半導體裝置的一個例子示出電晶體。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的部分以及製程可以與上述實施方式同樣進行，並省略該部分的反復說明。此外， 省略相同部分的詳細說明。
圖4A示出電晶體362的平面圖，圖4B示出沿著圖4A中的虛線A3-A4的剖面圖，而示出電晶體362的通道長度(L)方向的剖面圖的一個例子。
如圖4A和4B所示，電晶體362包括：設置有具有下端角部300及上端角部350的溝槽351的絕緣層360；晶體氧化物半導體膜344；閘極絕緣層146；用作源極電極層或汲極電極層的電極層142a及電極層142b；以及閘極電極層148。雖然未圖示，電晶體362設置在基板上。
在溝槽351中，上端角部350及下端角部300為曲面狀，並且晶體氧化物半導體膜344以接觸於溝槽351的底面、內壁面、曲面狀的下端角部300及曲面狀上端角部350的方式設置。上端角部350較佳為曲率半徑為20nm以上且60nm以下的曲面，下端角部300較佳為曲率半徑為20nm以上且60nm以下(更佳為20nm以上且30nm以下)的曲面。
在本實施方式中，晶體氧化物半導體膜344至少在上端角部350及下端角部300中包含具有大致垂直於表面的c軸的結晶。
如本實施方式所示那樣，在溝槽351的上端角部350及下端角部300為曲面狀時，在晶體氧化物半導體膜344中，可以防止起因於結晶的配向不良或覆蓋性的下降的形狀不良等而獲得穩定的結晶結構及電特性。
另外，接觸於晶體氧化物半導體膜344形成的區域 (至少上端角部350及下端角部300)較佳為表面粗糙度被降低的表面。明確而言，絕緣層360的表面的平均面粗糙度較佳為0.1nm以上且低於0.5nm。藉由將晶體氧化物半導體膜344形成在表面粗糙度被降低的表面，可以獲得具有良好的晶體性的氧化物半導體膜。
上述晶體氧化物半導體膜344的通道長度方向的剖面形狀為沿著溝槽351的剖面形狀的彎曲的形狀，並且溝槽351的深度越深電晶體362的通道長度越長。由此，即使將電極層142a與電極層142b之間的距離設定得較窄，也可以藉由適當地設定溝槽351的深度，來控制氧化物半導體膜344的通道長度，而可以抑制短通道效應。
另外，晶體氧化物半導體膜344至少在上端角部350及下端角部300中包含具有大致垂直於表面的c軸的結晶。藉由使用上述晶體氧化物半導體膜344，可以進一步抑制因可見光或紫外光的照射而產生的電晶體362的電特性變化，從而可以形成可靠性高的半導體裝置。
由於是沿著溝槽的內壁來形成電晶體362的通道，因此即使通道形成區不是平板狀也可以使載子沿著結晶氧化物半導體膜(CAAC-OS膜)的In-O-In-O順利地流過。在本實施方式中，由於在電晶體362中接觸於溝槽內壁、底部地形成晶體氧化物半導體膜344，所以通道長度為溝槽側面(內壁)的長度(圖1B中的溝槽深度d)的兩倍與溝槽底部的長度(圖1B中的長度L)之和，即可以比溝槽底部的長度(圖1B中的長度L)更長。藉由採用上述 通道長度，可以實現常截止的電晶體362，而可以防止產生短通道效應。另外，藉由採用溝槽結構，可以縮小電晶體362的平面面積，從而可以實現微型化及高集體化。
如上所述，在實現了微細化及高集體化的使用氧化物半導體的半導體裝置中，可以賦予穩定的電特性，來實現高可靠性化。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式4
在本實施方式中，參照圖式來說明使用實施方式1或實施方式2所示的電晶體162的半導體裝置的一例，該半導體裝置即使在沒有電力供應的情況下也能夠保持儲存內容，並且對寫入次數也沒有限制。另外，本實施方式所述的半導體裝置也可以使用實施方式1至實施方式3所示的電晶體320、電晶體330或電晶體362。
電晶體162的截止電流小，所以藉由使用這種電晶體能夠長期保持儲存內容。換言之，因為不需要進行刷新工作，或者，可以製造刷新工作的頻率極少的半導體儲存裝置，所以可以充分降低耗電量。
圖5A至5C是半導體裝置的結構的一個例子。圖5A示出半導體裝置的剖面圖，圖5B示出半導體裝置的平面圖，圖5C示出半導體裝置的電路圖。在此，圖5A相當於沿著圖5B中的C1-C2及D1-D2的剖面。
圖5A及圖5B所示的半導體裝置在其下部具有使用 第一半導體材料的電晶體160，並在其上部具有使用第二半導體材料的電晶體162。注意，由於電晶體162與實施方式1或實施方式2所示的結構相同，所以在圖5A和圖5B中，對與圖1A和1B相同的部分使用相同的元件符號而進行說明。
這裏，第一半導體材料和第二半導體材料較佳為具有不同能隙的材料。例如，可以將氧化物半導體以外的半導體材料(矽等)用於第一半導體材料，並且將氧化物半導體用於第二半導體材料。使用氧化物半導體以外的材料的電晶體容易進行高速工作。另一方面，使用氧化物半導體的電晶體利用其特性而可以長時間地保持儲存內容。
另外，雖然對上述電晶體都為n通道型電晶體的情況進行說明，但是當然可以使用p通道型電晶體。此外，由於所公開的發明的技術本質在於：將晶體氧化物半導體(CAAC-OS)用於電晶體162以保持資訊，因此不需要將半導體裝置的具體結構如用於半導體裝置的材料或半導體裝置的結構等限定於在此所示的結構。
圖5A中的電晶體160包括：設置在包含半導體材料(例如，矽等)的基板100中的通道形成區116；夾著通道形成區116地設置的雜質區120；接觸於雜質區120的金屬化合物區124；設置在通道形成區116上的閘極絕緣層108；以及設置在閘極絕緣層108上的閘極電極110。注意，雖然有時在圖式中沒有將電晶體的源極電極或汲極電極表示出來，但是為了方便起見有時將這種狀態也稱為 電晶體。此外，在此情況下，為了說明電晶體的連接關係，有時將源極區或汲極區也稱為源極電極層或汲極電極層。也就是說，在本說明書中，源極電極可能包括源極區。
另外，在基板100上以圍繞電晶體160的方式設置有元件分離絕緣層106，並且以覆蓋電晶體160的方式設置有絕緣層128、絕緣層130。另外，為了實現高集體化，如圖5A所示，較佳為採用電晶體160不具有側壁絕緣層的結構。然而，在重視電晶體160的特性的情況下，也可以在閘極電極110的側面設置側壁絕緣層，並設置包含雜質濃度不同的區域的雜質區120。
如圖5A所示，電晶體162是具有使用晶體氧化物半導體(CAAC-OS)的晶體氧化物半導體膜144的溝槽結構的電晶體。在此，晶體氧化物半導體膜144較佳為被高純度化的晶體氧化物半導體膜144。藉由使用被高純度化的氧化物半導體，可以得到具有極為優異的截止特性的電晶體162。
在電晶體162上設置有單層或疊層的絕緣層150。另外，在電晶體162的與電極層142a重疊的區域隔著絕緣層150設置有導電層148b，並由電極層142a、絕緣層150、導電層148b構成電容元件164。換言之，電晶體162的電極層142a用作電容元件164的一方的電極，導電層148b用作電容元件164的另一方的電極。另外，當不需要電容時，也可以採用不設置電容元件164的結構。 另外，電容元件164也可以另行設置在電晶體162的上方。例如，也可以將溝槽型電容器或疊層型電容元件形成在電晶體162的上方或電晶體160的下方，以三維進行層疊而進一步實現高集體化。
在電晶體162及電容元件164上設置有絕緣層152。而且，在絕緣層152上設置有電晶體162、用來連接其他電晶體的佈線156。雖然未圖示，但是在圖5A中，佈線156藉由形成在設置於絕緣層150以及絕緣層152等中的開口中的電極與電極層142b電連接。在此，較佳的是，該電極至少與電晶體162的晶體氧化物半導體膜144的一部分重疊而設置。
另外，電極層142b與佈線156的電連接既可以藉由使電極層142b與佈線156直接接觸而實現，又可以如本實施方式所示那樣藉由在兩者之間的絕緣層中設置電極，藉由該電極而實現電連接。另外，介於兩者之間的電極也可以是多個。
在圖5A及5B中，較佳的是，使電晶體160和電晶體162至少在一部分上重疊而設置，並且使電晶體160的源極區或汲極區和晶體氧化物半導體膜144在一部分上重疊而設置。另外，以與電晶體160的至少一部分重疊的方式設置有電晶體162及電容元件164。例如，電容元件164的導電層148b與電晶體160的閘極電極110以至少一部分重疊的方式設置。藉由採用這種平面佈局，可以降低半導體裝置的佔有面積，從而可以實現高集體化。
接著，圖5C示出對應於圖5A及5B的電路結構的一個例子。
在圖5C中，第一佈線(1st Line)與電晶體160的源極電極電連接，第二佈線(2nd Line)與電晶體160的汲極電極電連接。另外，第三佈線(3rd Line)與電晶體162的源極電極和汲極電極中的一方電連接，第四佈線(4th Line)與電晶體162的閘極電極電連接。並且，電晶體160的閘極電極以及電晶體162的源極電極及汲極電極中的另一方與電容元件164的電極中的一方電連接，第五佈線(5th Line)與電容元件164的電極中的另一方電連接。
在圖5C所示的半導體裝置中，藉由有效地利用可以保持電晶體160的閘極電極的電位的特徵，可以如以下所示那樣進行資訊的寫入、保持以及讀出。
對資訊的寫入及保持進行說明。首先，將第四佈線的電位設定為使電晶體162成為導通狀態的電位，使電晶體162成為導通狀態。由此，對電晶體160的閘極電極和電容元件164施加第三佈線的電位。也就是說，對電晶體160的閘極電極施加規定的電荷(寫入)。這裏，施加賦予兩種不同電位電平的電荷(以下，稱為Low電平電荷、High電平電荷)中的任一種。然後，藉由將第四佈線的電位設定為使電晶體162成為截止狀態的電位，使電晶體162成為截止狀態，保持對電晶體160的閘極電極施加的電荷(保持)。
因為電晶體162的截止電流極小，所以電晶體160的閘極電極的電荷被長時間地保持。
接著，對資訊的讀出進行說明。當在對第一佈線施加規定的電位(恆電位)的狀態下，對第五佈線施加適當的電位(讀出電位)時，第二佈線根據保持在電晶體160的閘極電極的電荷量具有不同的電位。這是因為一般而言，在電晶體160為n通道型的情況下，對電晶體160的閘極電極施加High電平電荷時的外觀上的閾值Vth_H低於對電晶體160的閘極電極施加Low電平電荷時的外觀上的閾值Vth_L的緣故。在此，外觀上的臨界電壓是指為了使電晶體160成為“導通狀態”所需要的第五佈線的電位。因此，藉由將第五佈線的電位設定為Vth_H和Vth_L之間的電位V0，可以辨別施加到電晶體160的閘極電極的電荷。例如，在寫入中，當被供應High水準電荷時，如果第五佈線的電位為V0(>Vth_H)，則電晶體160成為“導通狀態”。當被供應Low水準電荷時，即使第五佈線的電位為V0(<Vth_L)，電晶體160也維持“截止狀態”。因此，根據第二佈線的電位可以讀出所保持的資訊。
注意，當將儲存單元配置為陣列狀時，需要唯讀出所希望的儲存單元的資訊。在此情況下，不讀出資訊的儲存單元對第五佈線施加不管閘極電極的狀態如何都使電晶體160成為“截止狀態”的電位，也就是小於Vth_H的電位，即可。或者，將不管閘極電極的狀態如何都使電晶體160成為“導通狀態”的電位，也就是大於Vth_L的電位 施加到第五佈線即可。
在本實施方式所示的半導體裝置中，藉由應用將晶體氧化物半導體(CAAC-OS)用於其通道形成區的截止電流極小的電晶體，可以在極長期間保持儲存內容。就是說，因為不需要進行刷新工作，或者，可以將刷新工作的頻率降低到極低，所以可以充分降低耗電量。另外，即使在沒有電力供給的情況下(較佳為電位是固定的)，也可以在長期間保持儲存內容。
另外，在本實施方式所示的半導體裝置中，資訊的寫入不需要高電壓，而且也沒有元件退化的問題。例如，不像習知的非揮發性儲存體的情況那樣，不需要對浮動閘極注入電子或從浮動閘極抽出電子，所以根本不會發生閘極絕緣層的劣化等的問題。就是說，在根據所公開的發明的半導體裝置中，對作為習知的非揮發性儲存體所存在的問題的能夠重寫的次數沒有限制，而使可靠性得到顯著提高。再者，根據電晶體的導通狀態或截止狀態而進行資訊寫入，而也可以容易實現高速工作。
另外，藉由將溝槽結構採用於電晶體162，可以縮小電晶體162的平面面積，從而可以實現高集體化。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式5
在本實施方式中，關於使用實施方式1或實施方式2 所示的電晶體162的半導體裝置，參照圖6A至7B對與實施方式4所示的結構不同的結構進行說明。該半導體裝置即使在沒有電力供應的情況下也能夠保持儲存內容，並且對寫入次數也沒有限制。另外，本實施方式的半導體裝置也可以使用實施方式1至3所示的電晶體320、電晶體330或電晶體362。
圖6A示出半導體裝置的電路結構的一個例子，圖6B是示出半導體裝置的一個例子的示意圖。首先對圖6A所示的半導體裝置進行說明，接著對圖6B所示的半導體裝置進行說明。
在圖6A所示的半導體裝置中，位元線BL與電晶體162的源極電極或汲極電極電連接，字線WL與電晶體162的閘極電極電連接，並且電晶體162的源極電極或汲極電極與電容元件254的第一端子電連接。
使用晶體氧化物半導體(CAAC-OS)的電晶體162具有截止電流極小的特徵。因此，藉由使電晶體162成為截止狀態，可以在極長時間儲存電容元件254的第一端子的電位(或累積在電容元件254中的電荷)。另外，使用晶體氧化物半導體(CAAC-OS)的電晶體162還具有不容易呈現短通道效應的優點。
接著，說明對圖6A所示的半導體裝置(儲存單元250)進行資訊的寫入及保持的情況。
首先，藉由將字線WL的電位設定為使電晶體162成為導通狀態的電位，來使電晶體162成為導通狀態。由 此，將位元線BL的電位施加到電容元件254的第一端子(寫入)。然後，藉由將字線WL的電位設定為使電晶體162成為截止狀態的電位，來使電晶體162成為截止狀態，由此儲存電容元件254的第一端子的電位(保持)。
由於電晶體162的截止電流極小，所以能夠長期儲存電容元件254的第一端子的電位(或累積在電容元件中的電荷)。
接著，對資訊的讀出進行說明。當電晶體162成為導通狀態時，處於浮動狀態的位元線BL與電容元件254導通，於是，在位元線BL與電容元件254之間電荷被再次分配。其結果，位元線BL的電位發生變化。位元線BL的電位的變化量根據電容元件254的第一端子的電位(或累積在電容元件254中的電荷)而取不同的值。
例如，當以V表示電容元件254的第一端子的電位，以C表示電容元件254的電容，以CB表示位元線BL所具有的電容成分(以下也稱為位元線電容)，並且以VB0表示電荷被再次分配之前的位元線BL的電位時，電荷被再次分配之後的位元線BL的電位成為(CB×VB0+C×V)/(CB+C)。因此，作為儲存單元250的狀態，當電容元件254的第一端子的電位為V1和V0(V1>V0)的兩個狀態時，保持電位V1時的位元線BL的電位(=CB×VB0+C×V1)/(CB+C))高於保持電位V0時的位元線BL的電位(=CB×VB0+C×V0)/(CB+C))。
並且，藉由比較位元線BL的電位與指定的電位，可 以讀出資訊。
如此，圖6A所示的半導體裝置可以利用電晶體162的截止電流極小的特徵長期保持累積在電容元件254中的電荷。換言之，因為不需要進行刷新工作，或者，可以使刷新工作的頻率極低，所以可以充分降低耗電量。另外，即使在沒有電力供給的情況下也可以長期保持儲存內容。
接著對圖6B所示的半導體裝置進行說明。
圖6B所示的半導體裝置在其上部作為儲存電路具有儲存單元陣列251(儲存單元陣列251a及251b)，該儲存單元陣列251(儲存單元陣列251a及251b)具有多個圖6A所示的儲存單元250。此外，圖6B所示的半導體裝置在其下部具有用來使儲存單元陣列251(儲存單元陣列251a及251b)工作的週邊電路253。另外，週邊電路253與儲存單元陣列251電連接。
藉由採用圖6B所示的結構，可以將週邊電路253設置在儲存單元陣列251(儲存單元陣列251a及251b)的正下方，從而可以實現半導體裝置的微型化。
作為設置在週邊電路253中的電晶體，更佳為使用與電晶體162不同的半導體材料。例如，可以使用矽、鍺、矽鍺、碳化矽或砷化鎵等，較佳為使用單晶半導體。另外，還可以使用有機半導體材料。使用這種半導體材料的電晶體能夠進行充分的高速工作。從而，藉由利用該電晶體，能夠順利實現被要求高速工作的各種電路(邏輯電路、驅動電路等)。
另外，圖6B所示的半導體裝置例示層疊有兩個儲存單元陣列251(儲存單元陣列251a、儲存單元陣列251b)的結構，但是所層疊的儲存單元陣列的個數不侷限於此。也可以採用層疊有三個以上的儲存單元陣列的結構。
接著，參照圖7A和7B對圖6A所示的儲存單元250的具體結構進行說明。
圖7A和7B示出儲存單元250的結構的一個例子。圖7A示出儲存單元250的剖面圖，圖7B示出儲存單元250的平面圖。在此，圖7A相當於沿著圖7B中的F1-F2及G1-G2的剖面。
由於圖7A及7B所示的電晶體162與實施方式1或實施方式2所示的結構相同，所以在圖7A和7B中，對與圖1A和1B相同的部分使用相同的元件符號而進行說明。
在電晶體162上設置有單層或疊層的絕緣層256。另外，在電晶體162的與電極層142a重疊的區域隔著絕緣層256設置有導電層262，並由電極層142a、絕緣層256、導電層262構成電容元件254。換言之，電晶體162的電極層142a用作電容元件254的一方的電極，導電層262用作電容元件254的另一方的電極。
在電晶體162及電容元件254上設置有絕緣層258。而且，在絕緣層258上設置有儲存單元250、用來連接所相鄰的儲存單元250的佈線260。雖然未圖示，但是佈線 260藉由形成在絕緣層256及絕緣層258等中的開口，與電晶體162的電極層142b電連接。但是，也可以在開口中設置其他導電層，並藉由該其他導電層電連接佈線260與電極層142b電連接。另外，佈線260相當於圖6A的電路圖中的位元線BL。
在圖7A及7B中，電晶體162的電極層142b也可以用作包括在所相鄰的儲存單元中的電晶體的源極電極。藉由採用這種平面佈局，可以減小半導體裝置的佔有面積，從而可以實現高集體化。
如上所述，在上部層疊形成的多個儲存單元由使用晶體氧化物半導體(CAAC-OS)的電晶體形成。由於使用晶體氧化物半導體(CAAC-OS)的電晶體的截止電流小，因此藉由使用這種電晶體，能夠長期保持儲存內容。換言之，可以使刷新工作的頻率極低，所以可以充分降低耗電量。
如上所述，藉由將利用使用氧化物半導體以外的材料的電晶體(換言之，能夠進行充分高速的工作的電晶體)的週邊電路以及利用使用氧化物半導體的電晶體(作更廣義解釋，其截止電流十分小的電晶體)的儲存電路設置為一體，能夠實現具有新穎特徵的半導體裝置。另外，藉由採用週邊電路和儲存電路的疊層結構，可以實現半導體裝置的集體化。
另外，藉由將溝槽結構採用於電晶體162，可以縮小電晶體162的平面面積，從而可以實現高集體化。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式6
在本實施方式中，參照圖8A至11對將上述實施方式所示的半導體裝置應用於行動電話、智慧手機、電子書閱讀器等移動設備的例子進行說明。
在行動電話、智慧手機、電子書閱讀器等移動設備中，為了暫時儲存影像資料而使用SRAM或DRAM。使用SRAM或DRAM是因為快閃儲存體應答速度慢而不適於處理影像。另一方面，當將SRAM或DRAM用於影像資料的暫時儲存時，有如下特徵。
如圖8A所示，在一般的SRAM中，一個儲存單元由電晶體801至電晶體806的六個電晶體構成，並且該電晶體801至電晶體806被X解碼器807和Y解碼器808驅動。電晶體803和電晶體805以及電晶體804和電晶體806構成反相器，該反相器能夠實現高速驅動。然而，由於一個儲存單元由六個電晶體構成，所以有儲存單元面積大的缺點。在將設計規則的最小尺寸設定為F的情況下，SRAM的儲存單元面積一般為100至150F2。因此，SRAM的每個比特位的單價是各種儲存體中最高的。
另一方面，在DRAM中，如圖8B所示，儲存單元由電晶體811和儲存電容器812構成，並且該電晶體811和儲存電容器812被X解碼器813和Y解碼器814驅動。 由於一個單元由一個電晶體和一個電容構成，所以所占的面積小。DRAM的儲存面積一般為10F2以下。注意，DRAM需要一直進行刷新工作，因此即使在不進行改寫的情況下也消耗電力。
相對於此，上述實施方式所說明的半導體裝置的儲存單元面積為10F2左右，並且不需要頻繁的刷新工作。從而，能夠縮小儲存單元面積，還能夠降低耗電量。
圖9示出移動設備的方塊圖。圖9所示的移動設備具有：RF電路901；類比基帶電路902；數字基帶電路903；電池904；電源電路905；應用處理機906；快閃儲存體910；顯示器控制器911；儲存電路912；顯示器913；觸控感應器919；聲頻電路917；以及鍵盤918等。顯示器913具有：顯示部914；源極驅動器915；以及閘極驅動器916。應用處理機906具有：CPU(Central Processing Unit：中央處理器)907；DSP(Digital Signal Processor：數位信號處理器)908；以及介面(IF)909。儲存電路912一般由SRAM或DRAM構成，藉由將上述實施方式所說明的半導體裝置用於該部分，能夠以高速進行資訊的寫入和讀出，能夠長期保持儲存內容，還能夠充分降低耗電量。
圖10示出將上述實施方式所說明的半導體裝置用於顯示器的儲存電路950的例子。圖10所示的儲存電路950具有：儲存體952；儲存體953；開關954；開關955；以及儲存體控制器951。另外，儲存電路950連接 於：用來讀出並控制從信號線輸入的影像資料(輸入影像資料)和儲存在儲存體952及儲存體953中的資料(儲存影像資料)的顯示器控制器956；以及根據來自顯示器控制器956的信號來進行顯示的顯示器957。
首先，藉由應用處理機(未圖示)形成一個影像資料(輸入影像資料A)。該輸入影像資料A藉由開關954被儲存在儲存體952中。然後，將儲存在儲存體952中的影像資料(儲存影像資料A)藉由開關955及顯示器控制器956發送到顯示器957而進行顯示。
在輸入影像資料A沒有變化時，儲存影像資料A一般以30至60Hz左右的週期從儲存體952藉由開關955被顯示器控制器956讀出。
另外，例如在使用者進行了改寫畫面的操作時(即在輸入影像資料A有變化時)，應用處理機形成新的影像資料(輸入影像資料B)。該輸入影像資料B藉由開關954被儲存在儲存體953中。在該期間儲存影像資料A也繼續定期性地藉由開關955從儲存體952被讀出。當在儲存體953中儲存完新的影像(儲存影像資料B)時，由顯示器957的下一個圖框開始讀出儲存影像資料B，並且將該儲存影像資料B藉由開關955及顯示器控制器956發送到顯示器957而進行顯示。該讀出一直持續直到下一個新的影像資料儲存到儲存體952中。
如上所述，藉由由儲存體952及儲存體953交替進行影像資料的寫入和影像資料的讀出，來進行顯示器957的 顯示。另外，儲存體952、儲存體953不侷限於兩個不同的儲存體，也可以將一個儲存體分割而使用。藉由將上述實施方式所說明的半導體裝置用於儲存體952及儲存體953，能夠以高速進行資訊的寫入和讀出，能夠長期保持儲存內容，還能夠充分降低耗電量。
圖11示出電子書閱讀器的方塊圖。圖11所示的電子書閱讀器具有：電池1001；電源電路1002；微處理器1003；快閃儲存體1004；聲頻電路1005；鍵盤1006；儲存電路1007；觸摸屏1008；顯示器1009；以及顯示器控制器1010。
在此，可以將上述實施方式所說明的半導體裝置用於圖11的儲存電路1007。儲存電路1007具有暫時保持書籍內容的功能。例如，在使用者使用高亮功能的情況下，儲存電路1007將使用者所指定的部分的資訊儲存而保持。另外，高亮功能是指如下功能：在使用者看電子書閱讀器時，藉由對某個部分做標記，例如藉由改變顯示顏色；劃下劃線；將文字改為粗體字；改變文字的字體等，來使該部分與周圍不一樣而突出表示。當將該資訊長期保持時，也可以將該資訊拷貝到快閃儲存體1004。即使在此情況下，藉由採用上述實施方式所說明的半導體裝置，也能夠以高速進行資訊的寫入和讀出，能夠長期保持儲存內容，還能夠充分降低耗電量。
如上所述，本實施方式所示的移動設備安裝有根據上述實施方式的半導體裝置。因此，能夠實現以高速進行資 訊的讀出、長期保持儲存內容且充分降低耗電量的移動設備。
本實施方式所示的結構及方法等可以與其他實施方式所記載的結構及方法等適當地組合而實施。
實施例1
在本實施例中，形成包括溝槽的絕緣層，製造在該溝槽中形成氧化物半導體膜的樣品，觀察氧化物半導體膜的結晶狀態。
首先，作為樣品，製造實施例樣品1。
在實施例樣品1中，在矽基板上藉由濺射法形成厚度為500nm的氧化矽膜作為絕緣層。
作為氧化矽膜的形成條件，採用如下條件：作為靶材使用氧化矽(SiO2)靶材；矽基板與靶材之間的距離為60mm；壓力為0.4Pa；電源電力為2kW；氬及氧(氬流量為25sccm：氧流量為25sccm)的氛圍下；以及基板溫度為100℃。
在氧化矽膜上藉由光刻製程形成抗蝕劑掩模，使用抗蝕劑掩模對氧化矽膜進行蝕刻來形成成為溝槽的槽部。作為蝕刻製程，利用感應耦合電漿(ICP：Inductively Coupled Plasma)蝕刻法，作為蝕刻氣體使用三氟甲烷(CHF3)、氦(He)及甲烷(CH4)(CHF3：He：CH4=22.5sccm：127.5sccm：5sccm)，並在電源電力為475W、偏置功率為300W、壓力為3.0Pa、基板溫 度為70℃的條件下進行蝕刻製程。將槽部剖面中的側面(內壁)的長度(圖1B中的溝槽深度d)的兩倍與底部的長度(圖1B中的長度L)的總和設定為350nm左右。
接著，使用氬對設置有槽部的氧化矽膜進行電漿處理，將槽部的上端角部加工為曲率半徑為20nm以上且60nm以下的曲面狀。
作為本實施例中的對設置有槽部的氧化矽膜進行的電漿處理的條件利用如下條件：利用感應耦合電漿(ICP：Inductively Coupled Plasma)裝置，作為氣體使用氬(Ar=100sccm)，並在電源電力為500W、偏置功率為100W、壓力為1.35Pa、基板溫度為-10℃的條件下進行180秒的處理。
藉由上述製程，形成設置有溝槽的氧化矽膜，該溝槽具有曲率半徑為20nm以上且60nm以下的曲面狀的上端角部。另外，藉由利用該電漿處理，也進行氧化矽膜的表面的平坦化處理。
在氧化矽膜上使用剝離液去除抗蝕劑掩模，以接觸於溝槽的底面、上端角部、下端角部及內壁面的方式將氧化物半導體膜形成在氧化矽膜上。作為氧化物半導體膜，藉由濺射法形成厚度為40nm的In-Ga-Zn-O膜。
在實施例樣品1中，在將基板加熱到400℃的狀態下形成氧化物半導體膜。另外，作為實施例樣品1的In-Ga-Zn-O膜的形成條件，採用如下條件：使用組成比為In：Ga：Zn=1：1：1[atom比]的氧化物靶材；矽基板與靶材之 間的距離為60mm；壓力為0.4Pa；直流(DC)電源為0.5kW；氬及氧(氬流量為30sccm：氧流量為15sccm)的氛圍下；以及基板溫度為400℃。用來形成氧化物半導體膜的氬及氧較佳為不包含水、氫等。例如，較佳為使用純度為9N，露點為-121℃，水的含量為0.1ppb，氫的含量為0.5ppb的氬，以及純度為8N，露點為-112℃，水的含量為1ppb，氫的含量為1ppb的氧。
在藉由上述製程得到的實施例樣品1中，切掉其邊緣部分，並且利用高分辨透射電子顯微鏡(日立高新技術公司所製造的H9000-NAR，TEM)在加速電壓為300kV的條件下觀察上端角部的剖面。圖16A示出實施例樣品1的200萬倍放大倍率的TEM影像，圖16B示出實施例樣品1的800萬倍放大倍率的TEM影像。
如圖16A所示，溝槽中的上端角部為曲面狀，該曲率半徑為20nm以上且60nm以下。而且，在曲面狀的上端角部中，可以確認到包含具有大致垂直於表面的c軸的結晶的In-Ga-Zn-O膜(CAAC-OS膜)。具有大致垂直於表面的c軸的結晶在高倍率的圖16B中更明顯，可以確認到在In-Ga-Zn-O膜中沿著上端角部的曲面層疊的層狀的In-Ga-Zn-O的結晶狀態。
由此可知，在實施例樣品1中，接觸於溝槽的上端角部而形成的氧化物半導體膜是包含具有大致垂直於表面的c軸的結晶的晶體氧化物半導體膜(CAAC-OS膜)，該CAAC-OS膜的生長面在曲面狀的上端角部中具有連續 性。
如上所述，將包含具有大致垂直於表面的c軸的結晶的晶體氧化物半導體膜(CAAC-OS膜)設置在溝槽中的電晶體可以進一步抑制因照射可見光或紫外光而導致的電晶體的電特性變化及短通道效果。從而，可以提供高可靠性且實現了微型化的半導體裝置。
實施例2
在本實施例中，形成包括溝槽的絕緣層，製造在該溝槽中形成氧化物半導體膜的樣品，觀察氧化物半導體膜的結晶狀態。
首先，作為樣品，製造製造製程不同的實施例樣品2-1及實施例樣品2-2的兩種樣品。
在實施例樣品2-1及實施例樣品2-2中，在矽基板上藉由濺射法形成厚度為500nm的氧化矽膜作為絕緣層。
作為氧化矽膜的形成條件，採用如下條件：作為靶材使用氧化矽(SiO2)靶材；矽基板與靶材之間的距離為60mm；壓力為0.4Pa；電源電力為2kW；氬及氧(氬流量為25sccm：氧流量為25sccm)的氛圍下；以及基板溫度為100℃。
在氧化矽膜上藉由光刻製程形成抗蝕劑掩模，使用抗蝕劑掩模對氧化矽膜進行蝕刻來形成溝槽。作為蝕刻製程，利用感應耦合電漿(ICP：Inductively Coupled Plasma)蝕刻法，作為蝕刻氣體使用三氟甲烷(CHF3)、 氦(He)及甲烷(CH4)(CHF3：He：CH4=22.5sccm：127.5sccm：5sccm)，並在電源電力為475W、偏置功率為300W、壓力為3.5Pa、基板溫度為70℃的條件下進行96秒的蝕刻製程。將溝槽剖面中的側面(內壁)的長度(圖1B中的溝槽深度d)的兩倍與底部的長度(圖1B中的長度L)的總和設定為350nm左右。
在氧化矽膜上使用剝離液去除抗蝕劑掩模，以接觸於溝槽的底面、下端角部及內壁面的方式將氧化物半導體膜形成在氧化矽膜上。作為氧化物半導體膜，藉由濺射法形成厚度為40nm的In-Ga-Zn-O膜。
在實施例樣品2-1中，在將基板加熱到400℃的狀態下形成氧化物半導體膜。另外，作為實施例樣品2-1的In-Ga-Zn-O膜的形成條件，採用如下條件：使用組成比為In：Ga：Zn=1：1：1[atom比]的氧化物靶材；矽基板與靶材之間的距離為60mm；壓力為0.4Pa；直流(DC)電源為0.5kW；氬及氧(氬流量為30sccm：氧流量為15sccm)的氛圍下；以及基板溫度為400℃。
另一方面，在實施例樣品2-2中，在將基板加熱到200℃的狀態下形成氧化物半導體膜，然後在氮氛圍下，以600℃進行1小時的加熱處理。另外，作為實施例樣品2-2的In-Ga-Zn-O膜的形成條件，採用如下條件：使用組成比為In：Ga：Zn=1：1：1[atom比]的氧化物靶材；矽基板與靶材之間的距離為60mm；壓力為0.4Pa；直流(DC)電源為0.5kW；氬及氧(氬流量為30sccm：氧流量為 15sccm)的氛圍下；以及基板溫度為200℃。
在藉由上述製程得到的實施例樣品2-1及實施例樣品2-2中，切掉其邊緣部分，並且利用高分辨透射電子顯微鏡(日立高新技術公司所製造的H9000-NAR，TEM)在加速電壓為300kV的條件下觀察下端角部的剖面。圖17A示出實施例樣品2-1的200萬倍放大倍率的TEM影像，圖17B示出實施例樣品2-1的800萬倍放大倍率的TEM影像，圖18A示出實施例樣品2-2的200萬倍放大倍率的TEM影像，圖18B示出實施例樣品2-2的800萬倍放大倍率的TEM影像。
如圖17A和18A所示，溝槽中的下端角部為曲面狀，該曲率半徑為20nm以上且30nm以下。而且，在曲面狀的下端角部中，可以確認到包含具有大致垂直於表面的c軸的結晶的In-Ga-Zn-O膜(CAAC-OS膜)。具有大致垂直於表面的c軸的結晶在高倍率的圖17B和18B中更明顯，可以確認到在In-Ga-Zn-O膜中沿著下端角部的曲面層疊的層狀的In-Ga-Zn-O的結晶狀態。
由此可知，在實施例樣品2-1及實施例樣品2-2中，接觸於溝槽的下端角部而形成的氧化物半導體膜是包含具有大致垂直於表面的c軸的結晶的晶體氧化物半導體膜(CAAC-OS膜)，該CAAC-OS膜的生長面在曲面狀的下端角部中具有連續性。
如上所述，將包含具有大致垂直於表面的c軸的結晶的晶體氧化物半導體膜(CAAC-OS膜)設置在溝槽中的 電晶體可以進一步抑制因照射可見光或紫外光而導致的電晶體的電特性變化及短通道效果。從而，可以提供高可靠性且實現了微型化的半導體裝置。
130‧‧‧絕緣層
131‧‧‧溝槽
142a‧‧‧電極層
142b‧‧‧電極層
144‧‧‧晶體氧化物半導體膜
146‧‧‧閘極絕緣層
148‧‧‧閘極電極層
162‧‧‧電晶體
340‧‧‧下端角部
350‧‧‧上端角部

Claims (12)

  1. 一種半導體裝置，包括：絕緣膜；以及半導體膜，其中，該半導體膜包括氧化物半導體，其中，該絕緣膜包括具有曲面的部分，其中，該半導體膜在該絕緣膜的該部分的該曲面上並與其接觸，並且其中，該半導體膜具有包含結晶的結晶區，該結晶的c軸大致平行於該絕緣膜的該曲面之垂直向量。
  2. 一種半導體裝置，包括：絕緣膜；包括通道形成區的半導體膜；閘極絕緣膜；鄰近該半導體膜的閘極電極，該閘極絕緣膜夾置於該半導體膜和該閘極電極之間；以及電連接於該半導體膜的源極電極及汲極電極，其中，該半導體膜包括氧化物半導體，其中，該絕緣膜包括具有曲面的部分，其中，該半導體膜在該絕緣膜的該部分的該曲面上並與其接觸，並且其中，該半導體膜具有包含結晶的結晶區，該結晶的c軸大致平行於該絕緣膜的該曲面之垂直向量。
  3. 根據申請專利範圍第1或2項之半導體裝置， 其中該絕緣膜是含有超過化學計量組成的量的氧的氧化物絕緣膜。
  4. 根據申請專利範圍第1或2項之半導體裝置，其中該絕緣膜是氧化矽膜，該氧化矽膜的組成式為SiO2+α(α>0)。
  5. 一種半導體裝置，包括：絕緣膜；包括通道形成區的半導體膜；閘極絕緣膜；鄰近該半導體膜的閘極電極，該閘極絕緣膜夾置於該半導體膜和該閘極電極之間；以及電連接於該半導體膜的源極電極及汲極電極，其中，該半導體膜包括氧化物半導體，其中，該絕緣膜包括具有曲面的部分，其中，該半導體膜在該絕緣膜的該部分的該曲面上並與其接觸，其中，該半導體膜具有包含結晶的結晶區，該結晶的c軸大致平行於該絕緣膜的該曲面之垂直向量，並且其中，該半導體膜的該結晶區包含氧含量高於結晶狀態的該氧化物半導體的化學計量組成的氧含量的區域。
  6. 根據申請專利範圍第2或5項之半導體裝置，其中，在室溫時，該半導體裝置的截止電流值小於或等於100yA/μm。
  7. 根據申請專利範圍第1、2、5項其中任一項之半導 體裝置，其中，該氧化物半導體含有銦。
  8. 根據申請專利範圍第1、2、5項其中任一項之半導體裝置，其中，該絕緣膜的該曲面的曲率半徑長於或等於20nm且短於或等於60nm。
  9. 根據申請專利範圍第1、2、5項其中任一項之半導體裝置，其中，該半導體膜中的載子濃度低於1×1014/cm3。
  10. 根據申請專利範圍第1、2、5項其中任一項之半導體裝置，其中，該半導體膜中的氫濃度為等於或小於5×1019atoms/cm3。
  11. 根據申請專利範圍第1、2、5項其中任一項之半導體裝置，其中，該絕緣膜中具有該曲面的該部分是設置於該絕緣膜中的溝槽的端角部。
  12. 一種電子裝置，包括根據申請專利範圍第1、2、5項其中任一項之半導體裝置，其中該電子裝置是選自由電子書、行動電話以及智慧型手機所組成的群組。
TW105128259A 2011-04-22 2012-04-16 半導體裝置以及半導體裝置的製造方法 TW201717399A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011095606 2011-04-22

Publications (1)

Publication Number Publication Date
TW201717399A true TW201717399A (zh) 2017-05-16

Family

ID=47020592

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101113496A TWI562367B (en) 2011-04-22 2012-04-16 Semiconductor device and method for manufacturing semiconductor device
TW105128259A TW201717399A (zh) 2011-04-22 2012-04-16 半導體裝置以及半導體裝置的製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW101113496A TWI562367B (en) 2011-04-22 2012-04-16 Semiconductor device and method for manufacturing semiconductor device

Country Status (4)

Country Link
US (2) US8916868B2 (zh)
JP (2) JP2012235107A (zh)
KR (1) KR20190064547A (zh)
TW (2) TWI562367B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9006803B2 (en) 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
US9276125B2 (en) 2013-03-01 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9607991B2 (en) 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN105659369B (zh) * 2013-10-22 2019-10-22 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
WO2015140656A1 (en) 2014-03-18 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN106165106B (zh) 2014-03-28 2020-09-15 株式会社半导体能源研究所 晶体管以及半导体装置
US9812587B2 (en) 2015-01-26 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2016154225A (ja) 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6736321B2 (ja) 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102345661B1 (ko) * 2015-08-03 2021-12-31 에스케이하이닉스 시스템아이씨 주식회사 모스 패스 트랜지스터 및 이를 이용한 레벨 쉬프터
JP6545587B2 (ja) 2015-09-15 2019-07-17 東芝メモリ株式会社 半導体装置
TWI599035B (zh) * 2016-08-11 2017-09-11 創王光電股份有限公司 垂直結構薄膜電晶體及其製造方法
KR102597945B1 (ko) 2017-09-15 2023-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US10854612B2 (en) 2018-03-21 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including active region with variable atomic concentration of oxide semiconductor material and method of forming the same
CN112993076B (zh) * 2021-02-19 2023-01-10 京东方科技集团股份有限公司 光电子集成基板及其制备方法、光电子集成电路

Family Cites Families (175)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124166A (ja) * 1982-12-28 1984-07-18 Seiko Instr & Electronics Ltd 半導体装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH073858B2 (ja) * 1984-04-11 1995-01-18 株式会社日立製作所 半導体装置の製造方法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04251926A (ja) * 1991-01-10 1992-09-08 Fujitsu Ltd 半導体装置の製造方法
US5229310A (en) * 1991-05-03 1993-07-20 Motorola, Inc. Method for making a self-aligned vertical thin-film transistor in a semiconductor device
US5317432A (en) 1991-09-04 1994-05-31 Sony Corporation Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel
JP3287038B2 (ja) * 1991-12-19 2002-05-27 ソニー株式会社 液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
KR950007358B1 (ko) * 1992-07-01 1995-07-10 현대전자산업주식회사 박막트랜지스터의 제조방법
JP3264724B2 (ja) * 1993-04-12 2002-03-11 三菱電機株式会社 半導体装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
KR100223886B1 (ko) * 1995-12-26 1999-10-15 구본준 반도체소자 및 제조방법
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3217690B2 (ja) * 1996-03-22 2001-10-09 株式会社東芝 半導体装置の製造方法
JPH1098100A (ja) 1996-09-20 1998-04-14 Nec Corp コンタクトホール／スルーホール形成方法
US5843846A (en) 1996-12-31 1998-12-01 Intel Corporation Etch process to produce rounded top corners for sub-micron silicon trench applications
JP3285509B2 (ja) 1997-03-18 2002-05-27 三菱電機株式会社 半導体装置
KR100257070B1 (ko) * 1997-08-14 2000-05-15 김영환 박막트랜지스터 및 이의 제조방법
JP2000031488A (ja) * 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4601731B2 (ja) * 1997-08-26 2010-12-22 株式会社半導体エネルギー研究所 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR100328126B1 (ko) * 1998-11-26 2002-08-14 한국전자통신연구원 트렌치게이트구조를갖는다결정실리콘박막트랜지스터의제조방법
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6653657B2 (en) 1999-12-10 2003-11-25 Semoconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003023150A (ja) 2001-07-10 2003-01-24 Sony Corp トレンチゲート型半導体装置及びその作製方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7847344B2 (en) * 2002-07-08 2010-12-07 Micron Technology, Inc. Memory utilizing oxide-nitride nanolaminates
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4341062B2 (ja) * 2003-02-12 2009-10-07 日本電気株式会社 薄膜トランジスタおよびその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
WO2005093831A1 (en) * 2004-02-13 2005-10-06 President And Fellows Of Harvard College Nanostructures containing metal-semiconductor compounds
US20090227107A9 (en) 2004-02-13 2009-09-10 President And Fellows Of Havard College Nanostructures Containing Metal Semiconductor Compounds
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4221420B2 (ja) * 2005-06-06 2009-02-12 エルピーダメモリ株式会社 半導体装置の製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
US20070069995A1 (en) 2005-09-28 2007-03-29 Shin Hyun S Flat panel display and a method of driving the same
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI404227B (zh) 2005-12-20 2013-08-01 Semiconductor Energy Lab 半導體裝置及其製造方法、以及顯示裝置和電子設備
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
DE602007013634D1 (de) 2006-02-10 2011-05-19 Semiconductor Energy Lab Halbleiterbauelement und Herstellungsverfahren dafür
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2009528670A (ja) * 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP5145666B2 (ja) * 2006-07-31 2013-02-20 株式会社リコー 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US7419858B2 (en) * 2006-08-31 2008-09-02 Sharp Laboratories Of America, Inc. Recessed-gate thin-film transistor with self-aligned lightly doped drain
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US20080121877A1 (en) 2006-11-27 2008-05-29 3M Innovative Properties Company Thin film transistor with enhanced stability
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP5022683B2 (ja) 2006-11-30 2012-09-12 株式会社東芝 半導体装置の製造方法
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5509520B2 (ja) * 2006-12-21 2014-06-04 富士電機株式会社 炭化珪素半導体装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009016368A (ja) 2007-06-29 2009-01-22 Ricoh Co Ltd メモリーデバイス
JP5371144B2 (ja) 2007-06-29 2013-12-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法、並びに電子機器
GB0717055D0 (en) * 2007-09-01 2007-10-17 Eastman Kodak Co An electronic device
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
EP2544237B1 (en) 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011046003A1 (en) 2009-10-14 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103794612B (zh) 2009-10-21 2018-09-07 株式会社半导体能源研究所 半导体装置
KR102484475B1 (ko) 2009-11-06 2023-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102668028B (zh) 2009-11-28 2015-09-02 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102089200B1 (ko) 2009-11-28 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011068017A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
KR20210043743A (ko) 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20180077332A (ko) 2009-12-04 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011074506A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101921619B1 (ko) 2009-12-28 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2012102182A1 (en) 2011-01-26 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI602303B (zh) 2011-01-26 2017-10-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2012102183A1 (en) 2011-01-26 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9006803B2 (en) 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof

Also Published As

Publication number Publication date
US20150171195A1 (en) 2015-06-18
JP2012235107A (ja) 2012-11-29
KR20190064547A (ko) 2019-06-10
US9559193B2 (en) 2017-01-31
TWI562367B (en) 2016-12-11
US20120267623A1 (en) 2012-10-25
JP6357568B2 (ja) 2018-07-11
US8916868B2 (en) 2014-12-23
JP2017163163A (ja) 2017-09-14
TW201248858A (en) 2012-12-01

Similar Documents

Publication Publication Date Title
KR102106828B1 (ko) 반도체 장치 및 상기 반도체 장치의 제작 방법
TWI538219B (zh) 半導體裝置
JP6357568B2 (ja) 半導体装置
JP7368513B2 (ja) 半導体装置
JP6689340B2 (ja) 半導体装置
JP6203300B2 (ja) 半導体装置
JP6251338B2 (ja) 半導体装置の作製方法
JP6097037B2 (ja) 半導体装置
JP2023158042A (ja) 記憶装置
CN105655340B (zh) 半导体装置
TWI557911B (zh) 半導體裝置
JP6008549B2 (ja) 半導体装置
KR20180114967A (ko) 반도체 장치
JP2013219345A (ja) 半導体装置
KR20120120064A (ko) 반도체 장치 및 반도체 장치의 제작 방법