TW201604969A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201604969A
TW201604969A TW104135834A TW104135834A TW201604969A TW 201604969 A TW201604969 A TW 201604969A TW 104135834 A TW104135834 A TW 104135834A TW 104135834 A TW104135834 A TW 104135834A TW 201604969 A TW201604969 A TW 201604969A
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
thin film
film transistor
semiconductor layer
Prior art date
Application number
TW104135834A
Other languages
English (en)
Other versions
TWI582855B (zh
Inventor
佐佐木俊成
坂田淳一郎
大原宏樹
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201604969A publication Critical patent/TW201604969A/zh
Application granted granted Critical
Publication of TWI582855B publication Critical patent/TWI582855B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Abstract

本發明之目的在於提供包含具有穩定電特徵的薄膜電晶體之高度可靠的半導體裝置。在包含以氧化物半導體膜使用於包含通道形成區的半導體層之薄膜電晶體的半導體裝置之製造方法中，執行熱處理(用於脫水或脫氫)以便純化氧化物半導體膜及降低例如濕氣之雜質。除了存在於氧化物半導體膜中例如濕氣的雜質之外，熱處理還可以降低存在於閘極絕緣層中例如濕氣之雜質以及存在於氧化物半導體膜與設於氧化物半導體膜之上及之下且與氧化物半導體膜相接觸的膜之間的介面中例如濕氣的雜質。

Description

半導體裝置及其製造方法
本發明係關於包含氧化物半導體的半導體裝置及其製造方法。
在本說明書中，半導體裝置一般意指可以藉由使用半導體特性而作用的裝置，並且，電光裝置、半導體電路、及電子設備都是半導體裝置。
近年來，已注意到使用形成於具有絕緣表面的基板上的半導體薄膜(厚度約數奈米至數佰奈米)以形成薄膜電晶體(TFT)的技術。薄膜電晶體係應用至範圍廣大的電子裝置，例如IC或電光裝置，以及正在推動被用作為影像顯示裝置中的切換元件之薄膜電晶體的快速發展。各式各樣的金屬氧化物係用於各種的應用。氧化銦是眾所周知的材料且被使用作為液晶顯示器等所想要的的透明電極材料。
某些金屬氧化物具有半導體特徵。具有半導體特徵的此類金屬氧化物的實施例包含氧化鎢、氧化錫、氧化銦、及氧化鋅。已發表在通道形成區中包含具有半導體特徵的 此金屬氧化物之薄膜電晶體。(專利文獻1至4及非專利文獻1)。
金屬氧化物的實例不僅包含單一金屬元件的氧化物，也包含複數個金屬元素的氧化物(多成分氧化物)。舉例而言，InGaO3(ZnO)m(m是自然數)為同系化合物，其為眾所周知的包含以In、Ga、及Zn之多成分氧化物材料(非專利文獻2至4)。
此外，已證明包含此以In-Ga-Zn為基礎的氧化物之氧化物半導體可以被用作為薄膜電晶體的通道層(專利文獻5、及非專利文獻5和6)。
[參考文獻] [專利文獻]
[專利文獻1]日本公開專利申請號S60-198861
[專利文獻2]日本公開專利申請號H8-264794
[專利文獻3]PCT國際申請號H11-505377之日文譯本
[專利文獻4]日本公開專利申請號2000-150900
[專利文獻5]日本公開專利申請號2004-103957
[非專利文獻]
[非專利文獻1]M. W. Prins, K.O. Grosse-Holz, G. Muller, J.F.M. Cillessen, J.B. Giesbers, R.P. Weening, and R. M. Wolf,”A ferroelectric transparent thin-film transistor”, Appl. Phys. Lett., 17 June 1996, Vol.68 pp.3650-3652
[非專利文獻2]M. Nakamura, N.Kimizuka, and T. Mohri, “The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃”, J. Solid State Chem., 1991, Vol.93, pp.298-315
[非專利文獻3]N. Kimizuka, M. Isobe, and M. Nakamura, “Syntheses and Single-Crystal Data of Homologous Compounds, In2O3(ZnO)m(m=3, 4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO)m(m=7, 8, 9, and 16) in the In2O3-ZnGa2O4-ZnO System”, J. Solid State Chem., 1995, Vol. 116, pp.170-178
[非專利文獻4]M. Nakamura, N.Kimizuka, T. Mohri, and M. Isobe,”Homologous Series, Synthesis and Crystal Structure of InFeO3(ZnO)m(m: natural number) and its Isostructural Compound”,KOTAI BUTSURI(SOLID STATE PHYSICS), 1993, Vol.28, No.5, pp.317-327
[非專利文獻5]K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono, “Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor”,SCIENCE, 2003, Vol. 300, pp. 1269-1272
[非專利文獻6]K. Nomura, H.Ohta, A. Takagi, T.Kamiya, M.Hirano, and H.Hosono, “Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors”, NATURE, 2004, Vol.432 pp.488-492
本發明之目的在於提供包含其電特徵穩定的薄膜電晶 體之高度可靠的半導體裝置。
在製造包含以氧化物半導體膜使用於包含通道形成區的半導體層之薄膜電晶體的半導體裝置之方法中，執行熱處理(用於脫水或脫氫)以增進氧化物半導體膜的純度及降低例如濕氣之雜質。除了存在於氧化物半導體膜中的例如濕氣等雜質之外，熱處理也造成存在於閘極絕緣層中的例如濕氣等雜質減少以及氧化物半導體膜與設於氧化物半導體膜之上及之下且與氧化物半導體膜接觸的膜之間的介面中的雜質等降低。
為了降低例如濕氣之雜質，在形成氧化物半導體膜之後，在氮或例如氬或氦等稀有氣體之惰性氣體氛圍下、或在減壓下、在200℃或更高溫度(較佳為400℃(含)至600℃(含))，執行熱處理。在熱處理中，將形成的氧化物半導體膜曝露出。結果，含於氧化物半導體膜中之例如濕氣之雜質減少。在熱處理之後，在惰性氣體氛圍中執行緩慢冷卻至等於或高於室溫且低於100℃之溫度。
所含有的濕氣藉由在氮、氬等惰性氣體氛圍下或減壓下執行的熱處理而降低之氧化物半導體膜的使用，允許增進薄膜電晶體的電特徵及取得其量產和高性能。
在條件已定的熱處理中，在氮氛圍下，對多個樣品執行熱處理。以熱脫附質譜儀(TDS)，測量此等多個樣品。測量結果係顯示於圖2、圖3、及圖4中。
熱脫附質譜儀裝置藉由四極質量分析器，偵測及辨識從樣品釋放或產生的氣體成分；因此，可以觀測從樣品的 表面及內部所釋出的氣體和分子。當在真空中加熱樣品且溫度上升時，自樣品中釋放出或產生氣體。藉由使用ESCO公司所製造的熱脫附光譜儀(產品名稱：EMD-WA1000S)，在上升溫度約10℃/分鐘、SEM電壓被設定在1500V、駐留(dwell)時間0.2(秒)、及要使用的通道數目為23的條件下，執行測量。此外，在測量期間，壓力在約1×10-7(Pa)的真空度。注意，H2O的離子化係數、碎片係數、通過係數、及抽氣速率分別為1.0、0.805、1.56、及1.0。
圖2的圖形顯示僅包含玻璃基板的樣品(比較實施例)與具有50nm之設定厚度(蝕刻後所取得的真實厚度為約30nm)之以In-Ga-Zn-O為基礎的非單晶膜係形成於玻璃基板之上的樣品(樣品1)之間的TDS比較結果。圖2顯示藉由測量H2O所取得的結果。從300℃附近的峰值，可以確定有例如濕氣(H2O)之雜質從以In-Ga-Zn-O為基礎的非單晶膜中釋放出。
圖3為顯示H2O的TDS測量結果之樣品比較的圖形。對下述樣品執行比較：其中設定厚度50nm之以In-Ga-Zn-O為基礎的非單晶膜係形成於玻璃基板上的樣品(樣品1)；其中樣品1的結構受到空氣氛圍下350℃的熱處理一小時之樣品(樣品2)；其中樣品1的結構受到氮氣氛圍下350℃的熱處理一小時之樣品(樣品3)。從圖3中所示的結果，樣品3的300℃附近之峰值低於樣品2的300℃附近之峰值。因此，可以確認由於在氮氣氛圍下執 行的熱處理釋放出而濕氣(H2O)。此外，發現在氮氛氣圍下執行的熱處理比在空氣氛圍下執行的熱處理減少更多的雜質，例如濕氣(H2O)。
圖4是顯示H2O的TDS測量結果之樣品比較的圖形。對下述樣品執行比較：其中設定厚度50nm之以In-Ga-Zn-O為基礎的非單晶膜係形成於玻璃基板上的樣品(樣品1)；其中樣品1的結構受到氮氣氛圍下250℃的熱處理一小時之樣品(樣品4)；其中樣品1的結構受到氮氣氛圍下350℃的熱處理一小時之樣品(樣品3)；其中樣品1的結構受到氮氣氛圍下450℃的熱處理一小時之樣品(樣品5)；以及，其中樣品1的結構受到氮氣氛圍下350℃的熱處理10小時之樣品(樣品6)。從圖4中所示的結果，發現氮氣氛圍的熱溫度愈高，則從以In-Ga-Zn-O為基礎的非單晶膜中釋放出的例如濕氣(H2O)等雜質量愈小。
此外，從圖3及圖4的圖形可知，可以確認二峰值：在200℃至250℃附近的第一峰值，代表例如濕氣(H2O)之雜質的釋放；以及，在300℃或更高溫處的第二峰值，代表例如濕氣(H2O)之雜質的釋放。
注意，即使在已受到氮氣氛圍下450℃的熱處理之樣品被留在空氣氛圍中於室溫下約一週的情況中，仍然並未觀察到在200℃或更高溫之濕氣的釋放。因此，發現藉由執行熱處理，以In-Ga-Zn-O為基礎的非單晶膜變成穩定的。
此外，圖1顯示載子濃度的測量結果。在氮氣氛圍下 熱溫度的條件被設定為150℃、175℃、200℃、225℃、275℃、300℃、325℃、350℃、375℃、400℃、425℃、及450℃，並且，測量每一個溫度時之載子濃度。
圖5A顯示用以評估氧化物半導體膜(以In-Ga-Zn-O為基礎的非單晶膜)的特性(載子濃度及霍爾遷移率)之特性評估樣品510的三維視圖。製造特性評估樣品510及使其在室溫下受到霍爾效應測量。評估氧化物半導體膜的載子濃度及霍爾遷移率。以下述方式製造特性評估樣品510：在基板500之上形成包含氧氮化矽的絕緣膜501，在絕緣膜501之上形成尺寸為10mm×10mm之氧化物半導體膜502，作為評估物，並且，在氧化物半導體膜502之上，形成均具有直徑1mm的電極503至506。藉由霍爾效應測量所取得的氧化物半導體膜的載子濃度係顯示於圖1中，其霍爾遷移率係顯示於圖5B中，並且，其導電率係顯示於圖5C中。
從圖1、圖2、圖3、及圖4的結果，發現到TDS測量中250℃或更高溫時，以In-Ga-Zn-O為基礎的非單晶膜之例如濕氣(H2O)之雜質的釋放與載子濃度變化之間有關係。當例如濕氣(H2O)之雜質從以In-Ga-Zn-O為基礎的非單晶膜中釋放出時，載子濃度增加。
此外，除了H2O之外，尚有H、O、OH、H2、O2、N、N2、及Ar等均藉由TDS來予以測量。測量的結果為清楚地觀察到H2O、H、O、及OH的峰值但未觀察到H2、O2、N、N2、及Ar的峰值。關於上述測量的樣品， 使用具有50nm的設定厚度之以In-Ga-Zn-O為基礎的非單晶膜係形成於玻璃基板之上的結構。熱處理的條件設定如下：250℃之氮氣氛圍下的熱處理一小時；350℃之氮氣氛圍下的熱處理一小時；350℃之氮氣氛圍下的熱處理十小時；以及，450℃之氮氣氛圍中的熱處理一小時。關於比較實施例，測量未對以In-Ga-Zn-O為基礎的非單晶膜執行熱處理之結構及僅包含玻璃基板的結構。圖37、圖38、圖39、及圖40分別顯示H、O、OH、及H2的TDS結果。注意，在上述熱處理的條件下，氮氣氛圍下的氧濃度為20ppm或更低。
根據上述結果，發現到藉由以In-Ga-Zn-O為基礎的非單晶膜的熱處理的實施，主要釋放濕氣(H2O)。換言之，熱處理使濕氣(H2O)的釋放主要來自以In-Ga-Zn-O為基礎的非單晶膜。圖37中所示的H的TDS測量值、圖38中所示的O的TDS測量值、圖39中所示的OH的TDS測量值受到水分子分解而取得的材料影響。注意，藉由熱處理，被視為包含於以In-Ga-Zn-O為基礎的非單晶膜中的氫及OH一起被釋放。
在本說明書中，在氮或例如氬或氦之惰性氣體的惰性氣體氛圍下、或是在減壓下所執行的熱處理被稱為脫水或脫氫之熱處理。在本說明書中，「脫氫」並非表示僅有H2係藉由熱處理來予以消除。為了方便起見，H、OH、等等的消除被稱為「脫水或脫氫」。
藉由在惰性氣體下執行的熱處理，降低包含於氧化物 半導體層中的雜質(H2O)且增加載子濃度，然後，執行緩慢的冷卻。在緩慢的冷卻之後，藉由形成與氧化物半導體層相接觸的氧化物絕緣膜等，可以降低氧化物半導體層中的載子濃度，其導致可靠度的增加。
藉由在氮氣氛圍下執行熱處理，降低氧化物半導體層的電阻(亦即，載子濃度增加，較佳達到1×1018/cm3或更高)，使得可以取得低電阻氧化物半導體層。之後，假使氧化物絕緣膜被形成為接觸低電阻氧化物半導體層時，則在低電阻氧化物半導體層中，至少與氧化物絕緣膜接觸的區域可以具有增加的電阻(亦即，降低載子濃度，較佳被降低至低於1×1018/cm3，更佳至1×1014/cm3或更低)。因此，可以取得高電阻氧化物半導體裝置。在半導體裝置的製程期間，重要的是藉由惰性氣體氛圍(或減壓)下熱處理、緩慢冷卻、氧化物絕緣膜的形成等實施，以增加及降低氧化物半導體層中的載子濃度。換言之，對氧化物半導體層執行脫水或脫氫熱處理，其導致氧化物半導體層變成缺氧型及被轉變成n型(例如n-或n+型)氧化物半導體層。然後，藉由形成氧化物絕緣膜，氧化物半導體層係處於氧過量狀態且即將成為i-型氧化物半導體層。當氧化物絕緣膜係形成於以In-Ga-Zn-O為基礎的非單晶膜之上時，取得1×1014/cm3或更低的載子濃度，由圖1中的虛線10所示。依此方式，可以提供包含具有高電特徵及高可靠度的薄膜電晶體之半導體裝置。
注意，當氧化物絕緣膜形成為與低電阻氧化物半導體 層相接觸時，使用阻隔例如濕氣、氫離子、及OH-之雜質的無機絕緣膜。具體而言，使用氧化矽膜或氮氧化矽膜。
此外，在將用作為保護膜的氧化物絕緣膜形成於低電阻氧化物層之上且與其接觸之後，可以執行第二熱處理。在用作為保護膜的氧化物絕緣膜形成於氧化物層之上且與其接觸之後執行第二熱處理的情況中，可以降低薄膜電晶體之電特徵的變動。
本說明書中揭示的本發明的一實施例是半導體裝置，其包含：閘極電極層、在閘極電極層之上的閘極絕緣層、在閘極絕緣層之上的氧化物半導體層、及在氧化物半導體層之上的絕緣層。閘極絕緣層、氧化物半導體層、絕緣層、閘極絕緣層與氧化物半導體層之間的介面、及氧化物半導體層與絕緣層之間的介面具有3×1020cm-3或更低的氫濃度。
包含於氧化物半導體層中的濕氣包含例如濕氣(H2O)、M-OH、M-H等多種形式以及氫。氫濃度的平均值或峰值，為3×1020cm-3或更低，較佳為1×1020cm-3或更低之絕對量。
此濃度範圍可以藉由二次離子質譜儀(SIMS)來取得或是根據SIMS的資料而被取得。
有了上述結構，可以解決至少一上述問題。
實現上述結構的本發明的一實施例是半導體裝置的製造方法，包含下述步驟：形成閘極電極層、在閘極電極層之上形成閘極絕緣層、在閘極絕緣層之上形成氧化物半導 體層、在氧化物半導體層之上執行脫水或脫氫、在經過脫水或脫氫的氧化物半導體層之上形成源極電極層及汲極電極層、以及形成與部份氧化物半導體層相接觸且在閘極絕緣層、氧化物半導體層、源極電極層、及汲極電極層之上的氧化物絕緣膜。注意，脫氫或脫水是在氮氣氛圍或稀有氣體氛圍之下或在減壓下執行的熱處理。
實現上述結構的本發明的另一實施例是半導體裝置的製造方法，包含下述步驟：形成閘極電極層、在閘極電極層之上形成閘極絕緣層、在閘極絕緣層之上形成氧化物半導體層、在惰性氛圍下加熱氧化物半導體層以增加載子濃度、在載子濃度增加的氧化物半導體層之上形成源極電極層及汲極電極層、以及形成與部份經過加熱的氧化物半導體層相接觸且在閘極絕緣層、經過加熱的氧化物半導體層、源極電極層、及汲極電極層之上的氧化物絕緣膜，以使載子濃度降低。注意，在400℃或更高溫度，在惰性氛圍下，加熱氧化物半導體層之後，執行緩慢冷卻至等於或高於室溫且低於100℃之溫度。
實現上述結構的本發明的一實施例是半導體裝置的製造方法，包含下述步驟：形成閘極電極層、在閘極電極層之上形成閘極絕緣層、在閘極絕緣層之上形成氧化物半導體層、在減壓下加熱氧化物半導體層以增加載子濃度、在載子濃度增加的氧化物半導體層之上形成源極電極層及汲極電極層、以及形成與部份經過加熱的氧化物半導體層相接觸且在閘極絕緣層、經過加熱的氧化物半導體層、以及 源極電極層和汲極電極層之上的氧化物絕緣膜，以使載子濃度降低。
在由上述製造方法所形成的每一個結構中，載子濃度增加之氧化物半導體層的載子濃度為1×1018/cm3或更高。載子濃度因氧化物絕緣膜的形成而降低的氧化物半導體層的載子濃度低於1×1018/cm3，較佳為1×1014/cm3或更低。
舉例而言，本說明書中所使用的氧化物半導體層是以InMO3(ZnO)m(m>0)所表示的薄膜，以及，製造使用此薄膜作為半導體層之薄膜電晶體。注意，M代表選自Ga、Fe、Ni、Mn、及Co的一個金屬元素或多個金屬元素。舉例而言，M在某些情況中代表Ga；同時，在其它情況中，M代表例如Ni或Fe等上述金屬元素加上Ga(Ga及Ni或Ga及Fe)。此外，除了包含作為M的金屬元素之外，上述氧化物半導體層尚包含作為雜質元素的Fe或Ni、另一暫態金屬元素、或是暫態金屬元素的氧化物。在本說明書中，組成公式以InMO3(ZnO)m(m>0)(包含至少Ga作為M)表示的氧化物半導體被稱為以In-Ga-Zn-O為基礎的氧化物半導體，並且，其薄膜也被稱為以In-Ga-Zn-O為基礎的非單晶膜。
關於應用至氧化物半導體層的氧化物半導體，除了上述之外，還可以應用下述氧化物半導體中的任一者：以In-Sn-Zn-O為基礎的氧化物半導體；以In-Al-Zn-O為基礎的氧化物半導體；以Sn-Ga-Zn-O為基礎的氧化物半導體；以Al-Ga-Zn-O為基礎的氧化物半導體；以Sn-Al-Zn-O 為基礎的氧化物半導體；以In-Zn-O為基礎的氧化物半導體；以In-Ga-O為基礎的氧化物半導體；以Sn-Zn-O為基礎的氧化物半導體；以Al-Zn-O為基礎的氧化物半導體；以In-O為基礎的氧化物半導體；以Sn-O為基礎的氧化物半導體；及以Zn-O為基礎的氧化物半導體。此外，氧化矽可以包含於上述氧化物半導體層中。在製程中形成氧化物半導體層之後執行熱處理的情況中，將阻礙結晶化的氧化矽(SiOx(x>0))添加至氧化物半導體層中，可以抑制氧化物半導體層的結晶化。注意，氧化物半導體層的較佳狀態是非晶的，或者，其部份結晶化是可受到的。
氧化物半導體較佳包含In，又較佳包含In及Ga。脫水或脫氫在形成i-型(本質)氧化物半導體層的製程中是有效的。
由於薄膜電晶體容易因為靜電等而穿損，所以，用於保護驅動電路的保護電路較佳設於與閘極線或源極線相同的基板之上。保護電路較佳係由包含氧化物半導體之非線性元件所形成。
此外，可以連續地執行閘極絕緣層及氧化物半導體膜的處理，而不曝露於空氣。此處理也被稱為連續處理、原地步驟、或連續膜形成。未曝露於空氣的連續處理能夠形成閘極絕緣層與氧化物半導體膜之間的介面，而不受例如濕氣或碳氫化合物等氛圍成分或漂浮於空氣中的雜質所污染。因此，可以降低薄膜電晶體的特徵差異。
注意，在本說明書中「連續處理」一詞意指在係藉由 PCVD方法或濺射法所執行的第一處理步驟至藉由PCVD方法或濺射法所執行的第二處理步驟之製程期間，要被處理的基板所處的氛圍未受例如空氣之污染氛圍所污染，且被固定地控制在真空或惰性氣體氛圍(氮氣氛圍或稀有氣體氛圍)中。藉由連續處理，可以執行例如膜形成之處理，並同時防止濕氣等再度附著至清潔的要被處理之基板上。
在同一腔室中執行從第一處理步驟至第二處理步驟的製程是在本說明書中的連續處理的範圍之內。此外，以下述方式在不同腔室中執行從第一處理步驟至第二處理之製程也是在本說明書的連續處理的範圍之內：在第一處理步驟之後，基板被轉移至另一腔室，但未曝露於空氣且受到第二處理。
注意，在第一處理步驟與第二處理步驟之間有下述驟的情況也是在本說明書中的連續處理的範圍之內：基板轉移步驟、對齊步驟、緩慢冷卻步驟、用以將基板設定成具有適於第二膜形成步驟的溫度之加熱或冷卻基板之步驟、等等。
但是，下述情況並未在本說明書中的連續處理之範圍內：在第一處理步驟與第二處理步驟之間有例如清潔步驟、濕式蝕刻步驟、或光阻形成步驟等使用液體的步驟。
可以提供具有穩定的電特徵之薄膜電晶體。此外，可以提供包含具有優良的電特徵及高可靠度的薄膜電晶體之半導體裝置。
10‧‧‧虛線
100‧‧‧基板
101‧‧‧閘極電極層
102‧‧‧閘極絕緣層
103‧‧‧半導體層
105a‧‧‧源極電極層
105b‧‧‧汲極電極層
107‧‧‧保護絕緣層
108‧‧‧電容器佈線
109‧‧‧氧化物半導體膜
110‧‧‧像素電極層
121‧‧‧端子
122‧‧‧端子
125‧‧‧接觸孔
126‧‧‧接觸孔
127‧‧‧接觸孔
128‧‧‧透明導電膜
129‧‧‧透明導電膜
132‧‧‧導電膜
133‧‧‧氧化物半導體層
134‧‧‧氧化物半導體層
135‧‧‧半導體層
150‧‧‧端子
151‧‧‧端子
152‧‧‧閘極絕緣層
153‧‧‧連接電極層
154‧‧‧保護絕緣層
155‧‧‧透明導電膜
156‧‧‧電極層
170‧‧‧薄膜電晶體
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣層
403‧‧‧半導體層
404a‧‧‧源極或汲極電極層
404b‧‧‧源極或汲極電極層
405a‧‧‧源極或汲極電極層
405b‧‧‧源極或汲極電極層
407‧‧‧氧化物絕緣膜
409‧‧‧導電層
410‧‧‧絕緣層
411‧‧‧像素電極層
419‧‧‧導電層
430‧‧‧氧化物半導體層
431‧‧‧氧化物半導體層
432‧‧‧氧化物半導體層
441‧‧‧氧化物半導體層
450‧‧‧基板
451‧‧‧閘極電極層
452‧‧‧閘極絕緣層
453‧‧‧半導體層
455a‧‧‧汲極電極層
457‧‧‧氧化物絕緣膜
460‧‧‧薄膜電晶體
470‧‧‧薄膜電晶體
471‧‧‧薄膜電晶體
472‧‧‧薄膜電晶體
473‧‧‧薄膜電晶體
483‧‧‧氧化物半導體層
484‧‧‧氧化物半導體層
500‧‧‧基板
501‧‧‧絕緣膜
502‧‧‧氧化物半導體膜
503‧‧‧電極
510‧‧‧用以評估特性之樣品
580‧‧‧基板
581‧‧‧薄膜電晶體
583‧‧‧絕緣膜
585‧‧‧絕緣層
587‧‧‧電極層
588‧‧‧電極層
589‧‧‧球形粒子
590a‧‧‧黑色區
590b‧‧‧白色區
594‧‧‧穴
595‧‧‧填充物
596‧‧‧基板
601‧‧‧電熱爐
602‧‧‧腔室
603‧‧‧加熱器
604‧‧‧基板
605‧‧‧基座
606‧‧‧供氣機構
607‧‧‧抽真空機構
611‧‧‧供氣源
612‧‧‧壓力調節閥
613‧‧‧精煉裝置
614‧‧‧流量控制器
615‧‧‧停止閥
701‧‧‧氧化物半導體層
711‧‧‧初始特徵曲線
712‧‧‧+BT特徵曲線
713‧‧‧-BT特徵曲線
721‧‧‧初始特徵曲線
722‧‧‧+BT特徵曲線
723‧‧‧-BT特徵曲線
731‧‧‧初始特徵曲線
732‧‧‧+BT特徵曲線
733‧‧‧-BT特徵曲線
1201‧‧‧氧化物半導體層
1203‧‧‧具有低氧濃度的層
1205‧‧‧具有高氧濃度的層
1207‧‧‧實線
1209‧‧‧虛線
1400‧‧‧基板
1401‧‧‧閘極電極層
1402‧‧‧閘極絕緣層
1403‧‧‧氧化物半導體層
1404a‧‧‧源極或汲極區
1404b‧‧‧源極或汲極區
1405a‧‧‧源極或汲極電極層
1405b‧‧‧源極或汲極電極層
1406a‧‧‧n+層
1406b‧‧‧n+層
1407‧‧‧絕緣層
1408‧‧‧絕緣層
1409‧‧‧導電層
1418‧‧‧通道保護層
1430‧‧‧薄膜電晶體
1431‧‧‧薄膜電晶體
1432‧‧‧薄膜電晶體
1470‧‧‧薄膜電晶體
2600‧‧‧TFT基板
2601‧‧‧對置基板
2602‧‧‧密封劑
2603‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧著色層
2606‧‧‧極化板
2607‧‧‧極化板
2608‧‧‧佈線電路部
2609‧‧‧可撓性佈線板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路板
2613‧‧‧散射板
2700‧‧‧電子書讀取器
2701‧‧‧機殼
2703‧‧‧機殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧鉸鏈
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚音器
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧訊號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封劑
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧連接電極
4018‧‧‧可撓性印刷電路
4019‧‧‧各向異性導電膜
4020‧‧‧絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧對置電極層
4032‧‧‧絕緣層
4501‧‧‧基板
4502‧‧‧像素部
4503a‧‧‧訊號線驅動電路
4503b‧‧‧訊號線驅動電路
4504a‧‧‧掃描線驅動電路
4504b‧‧‧掃描線驅動電路
4505‧‧‧密封劑
4506‧‧‧基板
4507‧‧‧填充物
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧電致發光層
4513‧‧‧電極層
4515‧‧‧連接端子電極
4516‧‧‧端子電極
4517‧‧‧電極層
4518a‧‧‧可撓性印刷電路
4518b‧‧‧可撓性印刷電路
4519‧‧‧各向異性導電膜
4520‧‧‧分隔壁
5300‧‧‧基板
5301‧‧‧像素部
5302‧‧‧掃描線驅動電路
5303‧‧‧訊號線驅動電路
5400‧‧‧基板
5401‧‧‧像素部
5402‧‧‧掃描線驅動電路
5403‧‧‧訊號線驅動電路
5404‧‧‧掃描線驅動電路
5501‧‧‧佈線
5502‧‧‧佈線
5503‧‧‧佈線
5504‧‧‧佈線
5505‧‧‧佈線
5506‧‧‧佈線
5543‧‧‧節點
5544‧‧‧節點
5571‧‧‧薄膜電晶體
5572‧‧‧薄膜電晶體
5573‧‧‧薄膜電晶體
5574‧‧‧薄膜電晶體
5575‧‧‧薄膜電晶體
5576‧‧‧薄膜電晶體
5577‧‧‧薄膜電晶體
5578‧‧‧薄膜電晶體
5601‧‧‧驅動器IC
5602‧‧‧開關組
5603a‧‧‧薄膜電晶體
5603b‧‧‧薄膜電晶體
5603c‧‧‧薄膜電晶體
5611‧‧‧佈線
5612‧‧‧佈線
5613‧‧‧佈線
5621‧‧‧佈線
5701‧‧‧正反器
5711‧‧‧佈線
5712‧‧‧佈線
5713‧‧‧佈線
5714‧‧‧佈線
5715‧‧‧佈線
5716‧‧‧佈線
5717‧‧‧佈線
5721‧‧‧訊號
5821‧‧‧訊號
6400‧‧‧像素
6401‧‧‧切換電晶體
6402‧‧‧驅動電晶體
6403‧‧‧電容器
6404‧‧‧發光元件
6405‧‧‧訊號線
6406‧‧‧掃描線
6407‧‧‧電源線
6408‧‧‧共同電極
7001‧‧‧薄膜電晶體
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7011‧‧‧驅動薄膜電晶體
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧遮光膜
7017‧‧‧導電膜
7021‧‧‧驅動薄膜電晶體
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧導電膜
9201‧‧‧顯示部
9202‧‧‧顯示按鍵
9203‧‧‧操作鍵
9205‧‧‧調整部
9206‧‧‧相機部
9207‧‧‧揚音器
9208‧‧‧麥克風
9301‧‧‧頂殼
9302‧‧‧底殼
9303‧‧‧顯示部
9304‧‧‧鍵盤
9305‧‧‧外部連接埠
9306‧‧‧指向裝置
9307‧‧‧顯示部
9600‧‧‧電視機
9601‧‧‧機殼
9603‧‧‧顯示部
9605‧‧‧支架
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控器
9700‧‧‧數位相框
9701‧‧‧機殼
9703‧‧‧顯示部
9881‧‧‧機殼
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚音器部
9885‧‧‧操作鍵
9886‧‧‧記憶媒體插入部
9887‧‧‧連接端子
9888‧‧‧接合部
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧機殼
9893‧‧‧接合部
9900‧‧‧投幣機
9901‧‧‧機殼
9903‧‧‧顯示部
圖1是圖形，顯示氧化物半導體層的載子濃度相對於加熱溫度。
圖2是圖形，顯示TDS測量結果。
圖3是圖形，顯示TDS測量結果。
圖4是圖形，顯示TDS測量結果。
圖5A是特性評估樣品的三維視圖，圖5B是圖形，顯示氧化物半導體層的霍爾效應測量結果，以及，圖5C是圖形，顯示導電率。
圖6A至6D是剖面視圖，顯示本發明的一個實施例之製造步驟。
圖7A及7B顯示本發明的一個實施例之半導體裝置。
圖8A至8D是剖面視圖，顯示本發明的一個實施例之製造步驟。
圖9A及9B顯示本發明的一個實施例之半導體裝置。
圖10A至10D是剖面視圖，顯示本發明的一個實施例之製造步驟。
圖11A至11C是剖面視圖，顯示本發明的一個實施例之製造步驟。
圖12顯示本發明的一個實施例之半導體裝置。
圖13A1及13A2以及圖13B1及13B2顯示本發明的 一個實施例之半導體裝置。
圖14是電熱爐的剖面視圖。
圖15顯示半導體裝置。
圖16A1及16A2和16B顯示半導體裝置。
圖17A和17B顯示半導體裝置。
圖18顯示半導體裝置的像素等效電路。
圖19A至19C顯示半導體裝置。
圖20A和20B均為半導體裝置的方塊圖。
圖21顯示訊號線驅動電路的配置。
圖22是訊號線驅動電路的操作時序圖。
圖23是時序圖，顯示訊號線驅動電路的操作。
圖24顯示移位暫存器的配置。
圖25顯示圖24的正反器的連接結構。
圖26顯示半導體裝置。
圖27是外觀視圖，顯示電子書讀取器的實例。
圖28A及28B是外觀視圖，分別顯示電視機及數位相框的實例。
圖29A及29B是外觀視圖，顯示遊戲機的實例。
圖30A及30B是外觀視圖，分別顯示可攜式電腦的實例及行動電話的實例。
圖31A至31D顯示半導體裝置的製造方法。
圖32顯示本發明的一個實施例之半導體裝置。
圖33顯示本發明的一個實施例之半導體裝置。
圖34A至34C顯示本發明的一個實施例之半導體裝 置。
圖35A及35B顯示本發明的一個實施例之半導體裝置。
圖36顯示本發明的一個實施例之半導體裝置。
圖37是圖形，顯示關於H的TDS結果。
圖38是圖形，顯示關於O的TDS結果。
圖39是圖形，顯示關於OH的TDS結果。
圖40是圖形，顯示關於H2的TDS結果。
圖41A至41C是圖形，均顯示BT測試前後薄膜電晶體的Vg-Id特徵。
圖42是視圖，顯示使用於計算的氧化物半導體層之結構。
圖43說明氧化物半導體層中氧密度的計算結果。
於下，將參考附圖，詳述本發明的實施例。但是，本發明不限於下述說明，並且，習於此技藝者容易瞭解，在不違離本發明的精神及範圍之下，可以用各種方式來修改此處所揭示的模式及細節。因此，本發明不應被解釋成侷限於實施例的說明。
(實施例1)
將參考圖6A至6D及圖7A和7B，說明半導體裝置及半導體裝置的製造方法。
圖7A是半導體裝置的薄膜電晶體470的上視圖，圖7B是圖7A的C1-C2剖面視圖。薄膜電晶體470是底部閘極型薄膜電晶體，並且包含位於具有絕緣表面的基板400之上的閘極電極層401、閘極絕緣層402、半導體層403、及源極和汲極電極層405a和405b。此外，設置氧化物絕緣膜407以遮蓋薄膜電晶體470且與半導體層403相接觸。
使用氧化物半導體膜所形成的半導體層403至少在氧化物半導體膜形成之後受到用以降低例如濕氣之雜質的熱處理(脫水或脫氫之熱處理)，以使電阻降低(亦即，載子濃度增加，較佳增加至1×1018/cm3或更高)。之後，氧化物絕緣膜407被形成為與氧化物半導體膜相接觸，以使氧化物半導體膜具有增加的電阻(亦即，載子濃度降低，較佳降低至低於1×1018/cm3，更佳降低至1×1014/cm3或更低)。因此，可以使用氧化物半導體膜作為通道形成區。
在藉由脫水或脫氫之熱處理的實施來消除例如濕氣(H2O)等雜質之後，較佳的是在惰性氛圍之下執行緩慢冷卻。在脫水或脫氫熱處理及緩慢冷卻之後，藉由形成與氧化物半導體層相接觸的氧化物絕緣膜等，以降低氧化物半導體層的載子濃度，而增進薄膜電晶體470的可靠度。
除了半導體層403之內的例如濕氣等雜質之外，熱處理還使閘極絕緣層402之內及設於半導體層403與在半導體層403之上及之下且與其接觸的膜之間的介面中例如濕氣等雜質減少。具體而言，介面表示閘極絕緣層402與半 導體層403之間的介面以及氧化物絕緣膜407與半導體層403之間的介面。
此處，參考圖41A至41C，說明顯示薄膜電晶體470的可靠度測試的結果。
用以檢查薄膜電晶體的可靠度的方法之一是偏壓溫度應力測試(於下，被稱為BT測試)。BT測試是一種加速測試且可以在短時間內評估薄膜電晶體因長期使用而造成的特徵變化。特別是，在BT測試前及後之間，薄膜電晶體的臨界電壓的偏移量是用來檢查可靠度之重要指標。在BT測試之前及之後之間，臨界電壓的小量偏移意指高可靠度。
具體而言，薄膜電晶體形成於其上之基板的溫度(基板溫度)係設定在固定溫度，並且，薄膜電晶體的源極和汲極係設定在相同電位，而且，以不同於源極和汲極的電位之電位供給閘極一段時間。可以根據測試目的，適當地設定基板溫度。在施加至閘極的電位高於源極和汲極的電位之情況中的測試被稱為+BT測試，並且，在施加至閘極的電位低於源極和汲極的電位之情況中的測試被稱為-BT測試。
藉由設定基板溫度、施加至閘極絕緣膜的電場強度、或電場的施加時間長度，可以決定BT測試的應力條件。藉由將閘極電位與源極和汲極電位之間的電位差除以閘極絕緣膜的厚度，可以決定施加至閘極絕緣膜的電場強度。舉例而言，在施加至100nm厚的閘極絕緣膜之電場強度 被設定為2MV/cm的情況中，電位差可以被設定為20V。
在本實施例中，說明對三種樣品執行BT測試的結果。樣品受到250℃、350℃、及450℃之氮氣氛圍下的熱處理，此熱處理係在製造薄膜電晶體時，在源極和汲極形成之前被執行。
注意，「電壓」通常表示二點的電位之間的差，並且，「電位」表示靜電能量(電位能)單位電荷，其係在靜電場中的一點。但是，在電子電路中，在某點的電位與參考電位(例如，接地電位)之間的差通常稱為在某點的電位。因此，在本說明書中，當某點的電位與參考電位(例如接地電位)之間的差被稱為某點的電位時，除非特別定義，否則某點的電位即意指電壓。
關於BT測試，在基板溫度為150℃、施加至閘極絕緣膜的電場強度為2MV/cm、及施加時間為一小時之條件下，執行+BT測試及-BT測試。
首先，說明+BT測試。為了測量受到BT測試的薄膜電晶體之初始特徵，在基板溫度被設定為40℃、源極與汲極之間的電壓(以下稱為汲極電壓)被設定為10V、以及源極與閘極之間的電壓(於下稱為閘極電壓)在-20V至+20V的範圍內改變之條件下，測量源極-汲極電流的特徵變化(於下，稱為汲極電流)。亦即，測量Vg-Id特徵曲線。此處，將基板溫度設定為40℃以作為樣品表面吸收濕氣的反制之道。但是，假使沒有特別的問題，可以在室溫(25℃)或更低溫下，執行測量。
接著，將基板溫度增加至150℃，然後，將薄膜電晶體的源極和汲極的電位設定於0V。之後，電壓被施加至閘極，以使施加至閘極絕緣膜的電場強度為2MV/cm。在此情況中，薄膜電晶體的閘極絕緣膜的厚度為100nm。閘極被供予+20V電壓，並且，使閘極被供予電壓保持一小時。注意，雖然電壓施加的時間長度為一小時，但是，可以根據目的而適當地改變時間長度。
接著，基板溫度降低至40℃，而電壓係保持被施加至源極、汲極、及閘極。假使在基板溫度完全降低至40℃之前停止電壓施加，則在BT測試期間已受損的薄膜電晶體係藉由餘留的熱之影響來予以修復。因此，基板溫度的降低需要在電壓的施加下被執行。在基板溫度降至40℃之後，結束電壓的施加。
然後，在與初始特徵的測量條件相同的條件下，測量Vg-Id特徵曲線，以便取得+BT測試之後的Vg-Id特徵曲線。
接著，說明-BT測試。以類似於+BT測試的程序，執行-BT測試，但是，與+BT測試不同點在於在基板溫度增加至150℃之後施加至閘極的電壓係設定為-20V。
在BT測試中，重要的是使用從未受到BT測試的薄膜電晶體。舉例而言，假使使用曾經受到+BT測試的薄膜電晶體來執行-BT測試時，由於先前已執行過之+BT測試的影響，而無法正確地評估-BT測試的結果。類似地，假使以曾經受到+BT測試的薄膜電晶體用於另一+BT測試 時，則無法正確地評估結果。但是，在慮及此影響下而重複地執行BT測試的情況中，薄膜電晶體的使用不限於上述。
圖41A至41C顯示BT測試之前及之後的Vg-Id特徵曲線。圖41A顯示均以下述方式形成的薄膜電晶體的BT測試結果：在源極和汲極的形成之前，在氮氣氛圍下，以250℃執行熱處理。圖41B顯示均以下述方式所形成的薄膜電晶體的BT測試結果：在源極和汲極的形成之前，在氮氣氛圍下，以350℃執行熱處理。圖41C顯示均以下述方式所形成的薄膜電晶體的BT測試結果：在源極和汲極的形成之前，在氮氣氛圍下，以450℃執行熱處理。
在每一個圖形中，水平軸代表閘極電壓(Vg)，其顯示有對數刻度，垂直軸代表汲極電極(Id)，其顯示有對數刻度。初始特徵曲線711、721、及731表示+BT測試之前薄膜電晶體的Vg-Id特徵曲線，+BT特徵曲線712、722、及732表示+BT測試之後薄膜電晶體的Vg-Id特徵曲線，-BT特徵曲線713、723、及733表示-BT測試之後薄膜電晶體的Vg-Id特徵曲線。注意，-BT測試之前薄膜電晶體的Vg-Id特徵曲線與+BT測試之後薄膜電晶體的Vg-Id特徵曲線幾乎相同；因此，它們並未被顯示於圖中。
根據圖41A至41C，發現相較於初始特徵曲線711、721、及731的臨界電壓，+BT 712、722、及732的臨界電壓在正方向上偏移，-BT 713、723、及733的臨界電壓在負方向上偏移。此外，以+BT測試之後的臨界電壓偏移 量之觀點而言，發現圖41B之350℃處的偏移量小於圖41A之250℃處的偏移量，並且及圖41C之450℃處的偏移量小於圖41B之350℃處的偏移量。亦即，在源極與汲極形成之前執行熱處理的溫度愈高，則在+BT測試後之臨界電壓偏移量愈小。
在450℃或更高溫的熱處理之溫度至少在+BT測試中可以增進可靠度。發現來自以In-Ga-Zn-O為基礎的非單晶膜之例如濕氣(H2O)之雜質的消除與BT應力測試的結果之間有一關係。
使用選自鈦、鋁、錳、鎂、鋯及鈹的其中之一或更多材料，以形成與半導體層403相接觸的源極和汲極電極層405a和405b。此外，可以堆疊包含這些元素的組合之合金膜、等等。
使用具有半導體特徵的氧化物材料，以形成包含通道形成區的半導體層403。典型上，使用以In-Ga-Zn-O為基礎的非單晶膜。
圖6A至6D是剖面視圖，顯示薄膜電晶體470的製造步驟。
在圖6A中，閘極電極層401係設置於具有絕緣表面的基板400之上。作為基底膜的絕緣膜可以被設置於基板400與閘極電極層401之間。基底膜具有防止雜質元素從基板400擴散出的功能，並且，可以使用氮化矽膜、氧化矽膜、氮氧化矽膜、及氧氮化矽膜的其中之一或更多膜，將基底膜形成為具有單層或堆疊層的結構。使用例如鉬、 鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等金屬材料、或含有這些材料中的任何材料作為主成分的合金材料，以形成具有單層或堆疊層結構的閘極電極層401。
舉例而言，關於二層結構的閘極電極層401，下述結構是較佳的：鋁層及堆疊於其之上的鉬層的二層結構、銅層及堆疊於其之上的鉬層的二層結構、銅層及堆疊於其之上的氮化鈦層或氮化鉭層的二層結構、以及鈦層及鉬層的二層結構。關於三層結構的堆疊結構、鎢層或氮化鎢層、鋁及矽的合金或鋁及鈦的合金、以及氮化鈦層或鈦層之堆疊層是較佳的。
閘極絕緣層402係形成於閘極電極層401之上。
藉由電漿CVD法或濺射法，閘極絕緣層402可以被形成為具有單層的氧化矽層、氮化矽層、氧氮化矽層、或氮氧化矽層、或其堆疊層。舉例而言，藉由使用SiH4、氧、及氮作為沈積氣體之電漿CVD法，可以形成氧氮化矽層。
接著，氧化物半導體膜係形成於閘極絕緣層402之上。
注意，在藉由濺射法形成氧化物半導體膜之前，藉由反向濺射，較佳移除閘極絕緣層402的表面上的灰塵，在反向濺射中，導入氬氣及產生電漿。反向濺射為一方法，其未施加電壓至靶材側，在氬氛圍下，使用RF電源以施加電壓至基板側，並且，在基板的附近產生電漿以修整表面。注意，可以使用氮氛圍、氦氛圍、等等來取代氬氛 圍。或者，可以使用添加氧、N2O、等等的氬氛圍。又或者，可以使用添加Cl2、CF4、等等的氬氛圍。
藉由使用以In-Ga-Zn-O為基礎的氧化物半導體靶材之濺射法，以形成氧化物半導體膜。或者，在稀有氣體(典型上為氬)氛圍、氧氛圍、或稀有氣體(典型上為氬)及氧的氛圍下，藉由濺射法，以形成氧化物半導體膜。
可以連續形成閘極絕緣層402及氧化物半導體膜而不曝露至空氣。不曝露至空氣之連續的膜形成能夠取得未受到例如濕氣或碳氣化合物之氛圍成分或漂浮於空氣中的雜質污染之堆疊層的介面。因此，可以降低薄膜電晶體的特徵差異。
藉由微影步驟，將氧化物半導體膜處理成島狀氧化物半導體層430(第一氧化物半導體層)。(請參見圖6A)。
在惰性氣體(例如氮、氦、氖、或氬)的氛圍下、或是減壓下，對氧化物半導體層執行熱處理，然後，在惰性氛圍下，執行緩慢冷卻(請參見圖6B)。藉由此氛圍下對氧化物半導體層430執行的熱處理，可以移除例如氫及濕氣之含於氧化物半導體層430中的雜質。
注意，在熱處理中，較佳地，濕氣、氫、等等並未包含於氮或例如氦、氖、或氬之稀有氣體中。或者，較佳地，導入於用於熱處理的設備中之氮或例如氦、氖、或氬等稀有氣體具有6N(99.9999%)或更高的純度，較佳為7N(99.99999%)或更高；亦即，雜質濃度設定為1ppm或更低，較佳為0.1ppm或更低。
關於熱處理，可以使用瞬間加熱法，例如，使用電熱爐的加熱法、使用經過加熱的氣體之GRTA(氣體快速熱退火)法、或是使用燈光的LRTA(燈快速熱退火)法。
在此，參考圖14，說明使用電熱爐601之加熱法作為氧化物半導體層430的熱處理的一個模式。
圖14是電熱爐601的視圖。加熱器603係設於腔室602之外，其使腔室602加熱。在腔室602內，設置基座605，基板604係安裝於基座605中。基板604被傳送進出腔室602。此外，腔室602係設有供氣機構606及抽真空機構607。藉由供氣機構606，將氣體導入腔室602。抽真空機構607將腔室602內部的氣體排出或降低腔室602中的壓力。注意，將電熱爐的升溫特徵係較佳設定成從0.1℃/分鐘至20℃/分鐘。將電熱爐的降溫特徵係較佳設定成從0.1℃/分鐘至15℃/分鐘。
供氣機構606包含供氣源611、壓力調節閥612、精煉裝置613、流量控制器614、及停止閥615。在本實施例中，較佳地，精煉裝置613係設於供氣源611與腔室602之間。精煉裝置613可以移除從供氣源611導入腔室602中的氣體中之例如濕氣及氫的雜質；因此，藉由設置精煉裝置613，可以抑制濕氣、氫、等等進入腔室602中。
在本實施例中，氮或稀有氣體從腔室602導入供氣源611中，以使腔室602的內部處於氮氣或稀有氣體氛圍中。在從200℃至600℃(含)(較佳地，從400℃至450℃ (含))下加熱的腔室602中，將形成於基板604之上的氧化物半導體層430加熱，因而可以將氧化物半導體層430脫水或脫氫。
或者，在從200℃至600℃(含)(較佳地，從400℃至450℃(含))下加熱由抽真空機構降壓的腔室602。在此腔室602中，將形成於基板604之上的氧化物半導體層430加熱，因此，可以將氧化物半導體層430脫水或脫氫。
接著，將加熱器關閉，並且，加熱裝置的腔室602逐漸地冷卻。藉惰性氣體氛圍或減壓下之熱處理及緩慢冷卻的實施，可以降低氧化物半導體層的電阻(亦即，載子濃度增加，較佳增加至1×1018/cm3或更高)，使得可以形成低電阻的氧化物半導體層431(第二氧化物半導體層)。
結果，可以增進稍後形成的薄膜電晶體之可靠度。
注意，在減壓下執行熱處理的情況中，在熱處理之後釋放惰性氣體，以使腔室在大氣壓力下，然後，可以執行冷卻。
在加熱裝置的室602中的基板604冷卻至300℃之後，基板604可以被轉移至室溫的大氣中。結果，可以縮短基板604的冷卻時間。
假使加熱裝置具有多腔室結構，則在彼此不同的腔室中執行熱處理及冷卻。典型上，在有氮氣或稀有氣體填充且在200℃至600℃(含)(較佳地，400℃至450℃(含))的溫度下加熱之第一腔室中，加熱基板之上的氧化物半導體層。接著，將受到熱處理的基板經由有氮氣或稀有氣體導 入的傳送室傳送至第二室中，第二室填充有氮氣或稀有氣體且在100℃或更低(較佳地，在室溫)的溫度下加熱，然後，於其中執行冷卻處理。經由上述步驟，可以增加產量。
對尚未被處理成島狀氧化物半導體層之氧化物半導體膜執行惰性氣體氛圍或減壓下之氧化物半導體層的熱處理。在此情況中，在惰性氣體氛圍或減壓下執行的氧化物半導體膜的熱處理之後，執行緩慢冷卻至等於或高於室溫且低於100℃之緩慢冷卻。然後，將基板從加熱裝置中取出，並且，執行微影步驟。
已受到惰性氛圍或減壓下的熱處理之氧化物半導體膜較佳為非晶膜，但是，其部份可以被結晶化。
接著，在閘極絕緣層402及氧化物半導體層431之上形成導電膜。
關於導電膜的材料，可為選自Al、Cr、Ta、Ti、Mo、及W的元素；含有上述元素中的任何元素作為成分的合金；含有上述元素中的任何元素的組合的合金膜；等等。
假使在形成導電膜之後執行熱處理，則導電膜較佳具有足夠的抗熱性以承受熱處理。由於單獨使用鋁會導致例如低抗熱性及易於腐蝕之缺點，所以將鋁與具有抗熱性的導電材料結合使用。關於用於與鋁結合之具有抗熱性的導電材料，可以使用下述材料中的任何材料：選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)之元 素、含有這些上述元素中的任何元素作為成分的合金材料、含有這些元素的組合之合金、以及含有這些上述元素中的任何元素作為成分的氮化物。
在蝕刻步驟中，蝕刻氧化物半導體層431及導電膜，以使形成氧化物半導體層432及源極和汲極電極層405a和405b(請參見圖6C)。注意，部份地蝕刻氧化物半導體層432以便具有溝槽(凹部)。
藉由濺射法，形成氧化物絕緣膜407以便接觸氧化物半導體層432。形成為接觸低電阻氧化物半導體層之氧化物絕緣膜407未含有例如濕氣、氫離子、及OH-等雜質，並且，使用防止雜質從外部進入之無機絕緣膜來形成氧化物絕緣膜407。具體而言，使用氧化矽膜或氮氧化矽膜。
在本實施例中，形成300nm厚的氧化矽膜作為氧化物絕緣膜407。膜形成時的基板溫度可以從室溫至300℃或更低，在本實施例中為100℃。在稀有氣體(典型上為氬)氛圍、氧氣氛圍、或稀有氣體(典型上為氬)與氧氣氛圍下，可以執行藉由濺射法之氧化矽膜的形成。關於靶材，可以使用氧化矽靶材或矽靶材。舉例而言，藉由使用矽靶材，在氧及氮的氛圍下，藉由濺射法，可以形成氧化矽膜。
當以濺射法、PCVD法、等等來形成氧化物絕緣膜407成為接觸低電阻氧化物半導體層432時，在低電阻氧化物半導體層432中，至少與氧化物絕緣膜407接觸的區域具有增加的電阻(亦即，載子濃度降低，較佳降低至低 於1×1018/cm3)。因此，可以取得高電阻氧化物半導體區。在半導體裝置的製程期間，重要的是經由惰性氣體氛圍(或減壓)下熱處理及緩慢冷卻的實施、氧化物絕緣膜的形成、等等，增加及降低氧化物半導體層中的載子濃度。氧化物半導體層432變成具有高電阻的氧化物半導體區的半導體層403(第三氧化物半導體層)，然後，可以完成薄膜電晶體470(請參見圖6D)。
藉由脫水或脫氫的熱處理之實施，降低含於氧化物半導體層中的雜質(例如H2O、H、及OH)，以及，增加載子濃度。之後，執行緩慢冷卻。然後，形成與氧化物半導體層接觸的氧化物絕緣膜等，以使氧化物半導體層的載子濃度降低。因此，可以增進薄膜電晶體470的可靠度。
此外，在形成氧化物絕緣膜407之後，較佳地，在等於或高於150℃且低於350℃之溫度下，在氮氣氛圍或空氣氛圍(在空氣中)下，對薄膜電晶體470執行熱處理。舉例而言，執行250℃、氮氣氛圍下之熱處理一小時。在此熱處理中，在與氧化物絕緣膜407相接觸的條件下，將氧化物半導體層432加熱；因此，可以降低薄膜電晶體470的電特徵差異。對於何時執行此熱處理(較佳地，在等於或高於150℃且低於350℃之溫度下)並無特別限定，只要在形成氧化物絕緣膜407之後執行即可。當此熱處理也作為另一步驟中的熱處理時，例如，形成樹脂膜時的熱處理或是用於降低透明導電膜的電阻之熱處理時，可以防止步驟數目增加。
(實施例2)
將參考圖8A至8D及圖9A和9B，說明半導體裝置及半導體裝置的製造方法。以類似於實施例1中所述的方式，形成與實施例1相同的部份或具有類似於實施例1中所述的功能之部份；因此，省略其重複部份。
圖9A是包含於半導體裝置中的薄膜電晶體460的頂視圖，圖9B是圖9A的D1-D2剖面視圖。薄膜電晶體460是底部閘極型薄膜電晶體及包含位於具有絕緣表面的基板450之上的閘極電極層451、閘極絕緣層452、半導體層453、及源極和汲極電極層455a和455b。此外，設置氧化物絕緣膜457以遮蓋薄膜電晶體460且與半導體層453相接觸。關於半導體層453，使用以In-Ga-Zn-O為基礎的非單晶膜。
在薄膜電晶體460中，閘極絕緣層452遍布於包含薄膜電晶體460之區域，並且，閘極電極層451係設於閘極絕緣層452與具有絕緣表面的基板450之間。在閘極絕緣層452之上，設置源極和汲極電極層455a和455b。此外，在閘極絕緣層452及源極和汲極電極層455a和455b之上，設置半導體層453。雖然未顯示出，但是，除了源極和汲極電極層455a和455b之外，還有佈線層被設置於閘極絕緣層452之上，並且，佈線層延伸出半導體層453的週邊部份之外。
至少在形成氧化物半導體膜之後，使用氧化物半導體 膜所形成的半導體層453受到熱處理(脫水或脫氫之熱處理)，用以降低例如濕氣之雜質，以便降低電阻(載子濃度增加，較佳增加至1×1018/cm3或更高)。之後，氧化物絕緣膜457係形成為接觸氧化物半導體膜，以使氧化物半導體膜具有增加的電阻(亦即，載子濃度降，較佳降低至低於1×1018/cm3)。因此，可以使用氧化物半導體膜作為通道形成區。
藉由脫水或脫氫之熱處理的實施來消除例如濕氣(H2O)的雜質之後，較佳地，在惰性氣體氛圍中執行緩慢冷卻。在脫水或脫氫之熱處理之後，藉由形成氧化物絕緣膜成為接觸氧化物半導體層等，以降低氧化物半導體層的載子濃度，其增進薄膜電晶體460的可靠度。
使用選自鈦、鋁、錳、鎂、鋯、及鈹的其中之一或更多材料，以形成與半導體層453相接觸的源極和汲極電極層455a和455b，半導體層453是氧化物半導體層。
圖8A至8D是剖面視圖，顯示薄膜電晶體460的製造步驟。
閘極電極層451係設置於具有絕緣表面的基板450之上。用作為基底膜的絕緣膜可以被設於基板450與閘極電極層451之間。基底膜具有防止雜質元素從基板450擴散出的功能，並且，可以使用氮化矽膜、氧化矽膜、氮氧化矽膜、及氧氮化矽膜的其中之一或更多膜，將基底膜形成為具有單層或堆疊層的結構。使用選自鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、及鈧之金屬材料、或含有這些材料中的 任何材料作為主成分的合金材料，以形成具有單層或堆疊層結構的閘極電極層451。
閘極絕緣層452係形成於閘極電極層451之上。
藉由電漿CVD法或濺射法，閘極絕緣層452可以被形成為具有單層的氧化矽層、氮化矽層、氧氮化矽層、或氮氧化矽層、或其堆疊層。
在閘極絕緣層452之上，形成導電膜，並且，藉由微影步驟，將其圖案化成島狀源極和汲極電極層455a和455b(圖8A)。
關於源極和汲極電極層455a和455b的材料，有選自Al、Cr、Ta、Ti、Mo、及W的元素；含有這些元素中的任何元素作為成分的合金；含有這些元素中的任何元素的組合的合金；等等。此外，包含這些元素組合的合金膜、等等可以被堆疊。
使用具有足以承受稍後執行的脫水或脫氫之熱處理的高抗熱性之鉬膜，較佳被用來形成源極和汲極電極層455a和455b。此外，選自Al、Cr、Ta、Ti、及W的元素、含有上述這些元素中的任何元素的合金、含有這些元素中的任何元素的組合的合金膜、等等可以被堆疊於鉬膜之上。
然後，在閘極絕緣層452及源極和汲極電極層455a和455b之上，形成氧化物半導體膜，並且，藉由微影步驟，將其圖案化成島狀氧化物半導體層483(第一氧化物半導體層)(圖8B)。
氧化物半導體層483用作為通道形成區並因而以類似於實施例1中的第一氧化物半導體膜之方式而被形成。
注意，在藉由濺射法來形成氧化物半導體層483之前，藉由反向濺射，較佳移除附著至閘極絕緣層452的表面的灰塵，在反向濺射中，導入氬氣且產生電漿。
對氧化物半導體層483執行脫水或脫氫之熱處理，然後，在惰性氣體氛圍下執行緩慢冷卻。關於脫水或脫氫之熱處理，在惰性氣體(例如氮、氦、氖、或氬)氛圍下或減壓下，在200℃至600℃(含)(較佳在400℃至450℃(含))之溫度下，執行熱處理。藉由在上述氛圍中的熱處理來降低氧化物半導體層483的電阻(亦即，載子濃度增加，較佳地增加至1×1018/cm3或更高)，以便可以取得低電阻的氧化物半導體層484(第二氧化物半導體層)(請參見圖8C)。
注意，在脫水或脫氫的熱處理中，較佳地，濕氣、氫、等等並未包含於氮或例如氦、氖、或氬等稀有氣體中。或者，較佳地，導入於用於熱處理的設備中之氮或例如氦、氖、或氬等稀有氣體具有6N(99.9999%)或更高的純度，較佳為7N(99.99999%)或更高；亦即，雜質濃度被設定為1ppm或更低，較佳為0.1ppm或更低。
對尚未被處理成島狀氧化物半導體層之氧化物半導體膜，執行惰性氣體氛圍下或減壓下之氧化物半導體層的熱處理。在該情況中，在惰性氣體氛圍下或減壓下執行的氧化物半導體膜熱處理之後，執行緩慢降溫至等於或高於室 溫且低於100℃。然後，從加熱裝置中取出基板，並且，執行微影步驟。
接著，以濺射法或PCVD法，形成氧化物絕緣膜457而與氧化物半導體層484相接觸。在本實施例中，形成300nm厚的氧化矽膜作為氧化物絕緣膜457。膜形成時的基板溫度可以從室溫至300℃或更低，在本實施例中為100℃。當以濺射法來形成氧化物絕緣膜457成為接觸低電阻氧化物半導體層484時，在低電阻氧化物半導體層484中，至少與氧化物絕緣膜457相接觸的區域具有增加的電阻(亦即，載子濃度降低，較佳降低至低於1×1018/cm3)，氧化物絕緣膜457是氧化矽膜。因此，可以取得高電阻氧化物半導體區。在半導體裝置的製程期間，重要的是經由惰性氣體氛圍(或減壓)下熱處理及緩慢冷卻的實施、氧化物絕緣膜的形成、等等，增加及降低氧化物半導體層中的載子濃度。氧化物半導體層484變成具有高電阻的氧化物半導體區的半導體層453(第三氧化物半導體層)，然後，可以完成薄膜電晶體460(請參見圖8D)。
藉由脫水或脫氫的熱處理之實施，降低含於氧化物半導體層中的雜質(例如H2O、H、及OH)，並且，增加載子濃度。之後，執行緩慢冷卻。然後，形成與氧化物半導體層相接觸的氧化物絕緣膜等，以使氧化物半導體層的載子濃度降低。因此，可以增進薄膜電晶體460的可靠度。
此外，在形成氧化矽膜作為氧化物絕緣膜457之後，較佳地，在等於或高於150℃且低於350℃之溫度下，在 氮氣氛圍或空氣氛圍(在空氣中)下，對薄膜電晶體460執行熱處理。舉例而言，執行250℃、氮氣氛圍下之熱處理一小時。在此熱處理中，在與氧化物絕緣膜457相接觸的條件下，將氧化物半導體層453加熱；因此，可以降低薄膜電晶體460的電特徵差異。對於何時執行此熱處理(較佳地，在等於或高於150℃且低於350℃之溫度下)並無特別限定，只要在形成氧化物絕緣膜457之後執行即可。當此熱處理也作為另一步驟中的熱處理時，例如，形成樹脂膜時的熱處理或是用於降低透明導電膜的電阻之熱處理時，可以防止步驟數目增加。
本實施例可以與實施例1自由地結合。
(實施例3)
將參考圖10A至10D、圖11A至11C、圖12、及圖13A1、13A2、13B1、及13B2，說明包含薄膜電晶體的半導體裝置之製程。
在圖10A中，可以使用硼矽酸鋇玻璃基板、硼矽酸鋁玻璃等玻璃基板作為具有透光特性的基板100。
接著，導電層形成於基板100的整個表面之上，然後，執行第一微影步驟。形成光阻掩罩，然後，藉由蝕刻以移除不必要的部份，以便形成佈線及電極(包含閘極電極層101、電容器佈線108、及第一端子121之閘極佈線)。此時，執行蝕刻以使至少閘極電極層101的端部具有錐形形狀。
使用例如選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)之元素、含有這些上述元素中的任何元素作為成分的合金；含有這些元素的組合之合金；或含有這些上述元素中的任何元素作為成分的氮化物等抗熱導電材料，較佳地形成包含閘極電極層101之閘極佈線、電容器佈線108、及在端子部的第一端子121中的每一者。
接著，在閘極電極層101的整個表面之上形成閘極絕緣層102。藉由PCVD法、濺射法、等等，形成厚度50至250nm的閘極絕緣層102。
舉例而言，關於閘極絕緣層102，藉由濺射法，將氧化矽膜形成為100nm的厚度。無須多言，無需使用此氧化矽膜來形成閘極絕緣層102，並且，使用另一絕緣膜：氧氮化矽膜、氮化矽膜、氧化鋁膜、氧化鉭膜、等等，將閘極絕緣層形成為具有單層結構或堆疊層結構。
接著，在閘極絕緣層102之上形成氧化物半導體膜(以In-Ga-Zn-O為基礎的非單晶膜)。由於灰塵及濕氣並未附著至閘極絕緣層與半導體膜之間的介面，所以，在電漿處理之後形成以In-Ga-Zn-O為基礎的非單晶膜而不曝露至空氣是有效的。藉此，在靶材為包含In、Ga、及Zn(以In-Ga-Zn-O為基礎的氧化物半導體靶材(In2O3：Ga2O3：ZnO=1：1：1))之直徑8吋的氧化物半導體靶材、基板與靶材之間的距離係設定為170mm、壓力係設定在0.4Pa、及直流(DC)電源係設定為0.5kW之條件下，在氬氣氛 圍、氧氣氛圍、或包含氬氣及氧氣的氛圍下，形成氧化物半導體膜。注意，由於可以降低灰塵以及膜厚可以均勻，所以，脈衝直流(DC)電源是較佳的。第二以In-Ga-Zn-O為基礎的非單晶膜形成為具有5nm至200nm的厚度。關於氧化物半導體膜，使用以In-Ga-Zn-O為基礎的氧化物半導體材，藉由濺射法，形成50nm厚之以In-Ga-Zn-O為基礎的非單晶膜。
濺射法的實施例包含使用高頻電源作為濺射電源的RF濺射法、DC濺射法、及以脈衝方式來施加偏壓的脈衝式DC濺射法。在形成絕緣膜的情況中，主要使用RF濺射法，並且，在形成金屬膜的情況中，主要使用DC濺射法。
此外，有多源濺射設備，其中，可以設置複數個不同材料的靶材。藉由多源濺射設備，可以在同一腔室中形成堆疊的不同材料膜，或者，在同一腔室中，同時藉由放電而沈積具有多種材料的膜。
此外，有濺射設備是在腔室內設有磁系統且用於磁控管濺射，也有用於ECR濺射的濺射設備，其中，使用利用微波所產生的電漿而未使用輝光放電。
此外，關於使用濺射的沈積法，也有反應性濺射法及偏壓濺射法，在反應性濺射法中，靶材物質及濺射氣體成分在沈積期間彼此化學地反應以形成其薄化合物膜，在偏壓濺射中，在沈積期間，電壓也被施加至基板。
接著，執行第二微影步驟。形成光阻掩罩，然後，蝕 刻氧化物半導體膜。舉例而言，使用磷酸、醋酸、及硝酸的混合溶液，以濕式蝕刻移除不需要的部份，以便形成氧化物半導體層133(請參見圖10A)。注意，此處之蝕刻不限於濕式蝕刻，也可以執行乾式蝕刻。
關於用於乾式蝕刻的蝕刻氣體，較佳使用含有氯的氣體(例如氯氣(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、或四氯化碳(CCl4)等以氯為基礎的氣體)。
或者，可以使用含有氟的氣體(例如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)、三氟甲烷(CHF3)；溴化氫(HBr)；氧(O2)；這些氣體中任何添加例如氦(He)或氬(Ar)等稀有氣體之氣體；等等。
關於乾式蝕刻法，可以使用平行板RIE(反應離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。為了將膜蝕刻成所想要的形狀，適當地調整蝕刻條件(施加至線圈狀電極的電力量、施加至基板側上的電極之電力量、基板側上電極的溫度、等等)。
關於用於濕式蝕刻的蝕刻劑，可以使用藉由混合磷酸、醋酸、及硝酸、等等所取得的溶液。此外，也可以使用ITO07N(由KANTO CHEMICAL CO.,INC.所製造)。
藉由清洗，將濕式蝕刻中使用的蝕刻劑與被蝕刻掉的材料一起移除。含有被移除的材料之蝕刻劑的廢液可以被純化以回收含於廢液中的材料。當從蝕刻後的廢液中收集及再使用包含於氧化物半導體層中之例如銦等材料時，可以有效率地使用資源及降低成本。
視材料而適當地調整蝕刻條件(例如蝕刻劑、蝕刻時間、及溫度)，以使材料可以被蝕刻成所想要的形狀。
接著，對氧化物半導體層133執行脫水或脫氫之熱處理。在對氧化物半導體層133執行惰性氣體(例如氮、氦、氖、或氬)氛圍下或在減壓下熱處理之後，在惰性氣體氛圍下執行緩慢冷卻。
在200℃或更高溫度下，較佳執行熱處理。舉例而言，在氮氛圍下，在450℃下，執行熱處理一小時。藉由氮氛圍下的熱處理，降低氧化物半導體層133的電阻(亦即，增加載子濃度，較佳增加至1×1018/cm3或更高)，造成氧化物半導體層133的導電率增加。因此，形成低電阻的氧化物半導體層134(請參見圖10B)。氧化物半導體層134的較佳導電率從1×10-1S/cm至1×102S/cm(含)。
接著，藉由濺射法或真空蒸鍍法，使用金屬材料，於氧化物半導體層134之上形成導電膜132(請參見圖10C)。
關於導電膜132的材料，可為選自Al、Cr、Ta、Ti、Mo、及W之元素、含有這些上述元素中的任何元素作為成分的合金、含有這些元素的組合之合金、等等。
當在形成導電膜132後執行熱處理時，導電膜較佳具有足以承受此耐熱的抗熱性。
接著，執行第三微影步驟。形成光阻掩罩，並且，移除不需要的部份，以便形成源極和汲極電極層105a及105b、以及第二端子122(請參見圖10D)。此時，使用濕 式蝕刻或乾式蝕刻作為蝕刻方法。舉例而言，當使用鋁膜或鋁合金膜作為導電膜132時，可以執行使用磷酸、醋酸、及硝酸的混合溶液之濕式蝕刻。在此，藉由使用氫氧化銨混合物(比例為過氧化氫：氨：水=5：2：2)，將導電膜132蝕刻以形成源極和汲極電極105a和105b。在此蝕刻步驟中，氧化物半導體層134的曝露區被部份地蝕刻以形成半導體層135。因此，設於源極和汲極電極層105a和105b之間的半導體層135的區域具有小厚度。在圖10D中，使用乾式蝕刻，同時執行源極和汲極電極層105a和105b以及半導體層135的蝕刻；因此，源極和汲極電極層105a和105b的端部與半導體層135的端部相對齊，以便提供連續結構。
在第三微影步驟中，由與源極和汲極電極層105a和105b相同的材料所形成的第二端子122係留在端部中。注意，第二端子122電連接至源極佈線(包含源極或汲極電極層105a或105b的源極佈線)。
此外，藉由使用以多色調光罩所形成之具有多種厚度(典型為二種厚度)的區域之光阻掩罩，可以降低光阻掩罩的數目，導致簡化的製程及更低的成本。
接著，移除光阻掩罩以及形成保護絕緣層107以遮蓋閘極絕緣層102、氧化物半導體層135、及源極和汲極電極層105a和105b。藉由PCVD法，使用氧氮化矽膜，形成保護絕緣層107。當設於源極和汲極電極層105a和105b之間的氧化物半導體層135的曝露區域係設置成與 作為保護絕緣層107之氧氮化物相接觸時，在氧化物半導體層135中，與保護絕緣層107相接觸的區域具有增加的電阻(亦即，載子濃度降低，較佳降低至低於1×1018/cm3)。因此，可以形成具有高電阻的通道形成區之半導體層103(請參見圖11A)。
在形成保護絕緣層107之前，在氧氣氛圍下，執行熱處理。在等於或高於150℃且低於350℃的溫度下，在氧氣氛圍下，執行熱處理。
在形成保護絕緣層107之後，可以執行熱處理。在等於或高於150℃且低於350℃的溫度下，在空氣氛圍或氮氣氛圍下，執行熱處理。在此熱處理中，將與氧化物絕緣層107相接觸的條件下之半導體層103加熱，導致半導體層103的電阻增加；因此，可以增進電晶體的電特徵以及可以降低電特徵的差異。對於何時執行此熱處理(較佳地，在等於或高於150℃且低於350℃的溫度下)並無特別限制，只要在形成保護絕緣層107之後即可。當此熱處理也作為另一步驟中的熱處理時，例如，形成樹脂膜時的熱處理或是用以降低透明導電膜的電阻之熱處理時，可以防止步驟數目增加。
經由上述步驟，可以完成薄膜電晶體170。
接著，執行第四微影步驟。形成光阻掩罩，並且，蝕刻保護絕緣層107和閘極絕緣層102以形成抵達汲極電極層105b的接觸孔125。此外，也在相同的蝕刻步驟中，形成抵達第二端子122的接觸孔127以及抵達第一端子 121的接觸孔126。此階段的剖面視圖係顯示於圖11B中。
接著，移除光阻掩罩，然後，形成透明導電膜。藉由濺射法、真空蒸鍍法、等等，以氧化銦(In2O3)、氧化銦-氧化錫合金(In2O3-SnO2，縮寫為ITO)、等等形成透明導電膜。以氫氯酸為基礎的溶液來蝕刻此材料。但是，特別是在蝕刻ITO時，容易產生殘留物，所以，可以使用氧化銦-氧化鋅(In2O3-ZnO)來增進蝕刻處理能力。此外，當熱處理可以作為用來增加半導體層103的電阻之熱處理時，造成電晶體的電特徵增進及降低其電特徵差異。
接著，執行第五微影步驟。形成光阻掩罩，並且，藉由蝕刻，形成透明導電膜的不需要部份，以形成像素電極層110。
在第五微影步驟中，以電容器佈線108及像素電極層110來形成儲存電容器，其中，使用電容器部份中的保護絕緣層107及閘極絕緣層102作為介電質。
此外，在第五微影步驟中，第一端子121及第二端子122被光阻掩罩所遮蓋，並且，透明導電膜128及129被留在端子部中。透明導電膜128及129用作為連接至FPC的佈線或電極。形成於第一端子121上的透明導電膜128是連接端子電極，其用作為閘極佈線的輸入端子。形成於第二端子122之上的透明導電膜129是連接端子電極，其用作為源極佈線的輸入端子。
然後，移除光阻掩罩。此階段的剖面視圖係顯示於圖 11C中。注意，此階段的平面視圖相當於圖12。
圖13A1及13A2分別是此階段的閘極佈線端子部的剖面視圖及頂視圖。圖13A1是圖13A2的C1-C2剖面視圖。在圖13A1中，形成於保護絕緣層154之上的透明導電膜155是連接端子電極，其用作為輸入端子。此外，在圖13A1的端子部中，由與閘極佈線相同的材料所製成的第一端子151及由與源極佈線相同的材料所製成的連接電極層153彼此重疊而以閘極絕緣層152夾於其間，並且，經由透明導電膜155而彼此電連接。注意，透明導電膜128與第一端子121相接觸的圖11C的部份相當於透明導電膜155與第一端子151相接觸的圖13A1的部份。
圖13B1及13B2分別是不同於圖11C中示之源極佈線端子部份的剖面視圖及頂視圖。此外，圖13B1對應於圖13B2的F1-F2剖面視圖。在圖13B1中，形成於保護絕緣層154之上的透明導電膜155是連接端子電極，其用作為輸入端。此外，在圖13B1中，在端子部份中，由與閘極佈線相同的材料所形成之電極層156係位於電連接至源極佈線之第二端子150的下方並與其重疊，以閘極絕緣層152夾於其間。電極層156未電連接至第二端子150，並且，假使電極層156的電位係設定於例如浮動、GND、或0V等不同於第二端子150的電位，可以形成防止雜訊或靜電的電容器。第二端子150經由保護絕緣層154而電連接至透明導電膜155。
視像素密度而設置多個閘極佈線、源極佈線、及電容 器佈線。也在端子部中，配置處於與閘極佈線相同電位之多個第一端子、處於與源極佈線相同電位之多個第二端子、以及處於與電容器佈線相同電位之多個第三端子、等等。每一個端子的數目可以是任何數目，並且，端子的數目可以由實施者適當地決定。
經由這五個微影步驟，使用五個光罩，可以完成包含薄膜電晶體170之像素薄膜電晶體部份及儲存電容器，薄膜電晶體170是底部閘極交錯型薄膜電晶體。藉由在以矩陣狀配置像素之像素部份中的每一個像素中配置薄膜電晶體及儲存電容器，可以取得用以製造主動矩陣顯示裝置的複數個基板的其中之一。在本說明書中，為了方便起見，將此基板稱為主動矩陣基板。
在製造主動矩陣液晶顯示裝置的情況中，主動矩陣基板及設有對置電極的對置基板彼此接合而以液晶層夾置於其間。注意，電連接至對置基板上的對置電極之共同電極設於主動矩陣基板之上，並且，電連接至共同電極的第四端子係設於端子部中。第四端子係設置成共同電極被設定於例如GND或0V之固定電位。
取代設置電容器佈線，像素電極可以與相鄰像素的閘極佈線重疊而以保護絕緣層及閘極絕緣層插置於其間，以便形成儲存電容器。
在主動矩陣液晶顯示裝置中，驅動以便矩陣形式配置的像素電極以便在顯示幕上顯示顯示圖案。具體而言，電壓被施加至選取到的像素電極與對應於像素電極的對置電 極之間，以使設置在像素電極與對置電極之間的液晶層被光學地調變且此光學調變被觀視者視為顯示圖案。
在顯示移動影像時，液晶顯示裝置具有因液晶分子本身長的反應時間而造成後像或移動影像模糊之問題。為了增進液晶顯示裝置的移動影像特徵，採用稱為黑色插入的驅動方法，其中，每隔一個框週期於整個顯示幕上顯示黑色。
或者，可以使用稱為雙倍框速率驅動的驅動方法，其中，垂直同步頻率是一般垂直同步頻率的1.5倍或更多，較佳為2倍或更多，以增進移動影像特徵。
又或者，為了增進液晶顯示裝置的移動影像特徵，可以使用一驅動方法，其中，使用多個LED(發光二極體)或多個EL光源以形成作為背照光的表面光源，且於一個框週期中以脈衝方式獨立地驅動表面光源中的每一個光源。關於表面光源，可以使用三或更多種LED，並且，可以使用發射白光的LED。由於可以獨立地控制多個LED，所以，LED的發光時序可以與液晶層被光學地調變之時序同步。根據本驅動方法，可以部份地關閉LED；因此，特別是在顯示具有大部份為黑色顯示的影像之情況中，可以取得降低耗電的效果。
藉由結合這些驅動方法，相較於習知的液晶顯示裝置，可以增進例如移動影像特徵的液晶顯示裝置之顯示特徵。
本說明書中所揭示的n通道電晶體包含用於通道形成 區的氧化物半導體膜以及具有優良的動態特徵；因此，其可以與這些驅動技術相結合。
在製造發光顯示裝置時，有機發光元件的一個電極(也被稱為陰極)係設定在例如GND或0V之低電源電位；因此，端子部份係設有第四端子，用以將陰極設定在例如GND或0V等。也是在製造發光顯示裝置時，除了源極佈線及閘極佈線之外，也設置電源線。因此，端子部係設有電連接至電源線的第五端子。
當製造發光顯示裝置時，在某些情況中，使用有機樹脂層形成的分隔可以被設在有機發光元件之間。在這些情況中，有機樹脂層受到熱處理，熱處理可以藉由增進半導體層103的電阻以增進的電特徵且降低電晶體的電特徵差異。
以氧化物半導體用於薄膜電晶體也造成製造成本降低。特別是，由於藉由脫水或脫氫的熱處理以降低例如濕氣之雜質降而使氧化物半導體膜的純度增加，所以，不需要使用超純的氧化物半導體靶材及設有露點(dew point)降低的沈積室的特定濺射設備。此外，可以製造包含具有優良電特徵之高度可靠的薄膜電晶體之半導體裝置。
半導體層中的通道形成區是高電阻區；因此，可以穩定薄膜電晶體的電特徵並且可以防止關閉電流增加。因此，可以提供包含具有高度電特徵及高度可靠的薄膜電晶體之半導體裝置。
本實施例可以與其它實施例中所述的結構適當地結合 實施。
(實施例4)
在本實施例中，將說明半導體裝置的一個實例之顯示裝置的實例。在顯示裝置中，至少部份驅動電路及要配置於像素部份中的薄膜電晶體被形成於基板之上。
根據實施例1至3中的任一實施例，形成像素部份中的薄膜電晶體。實施例1至3中的任一實施例所述的薄膜電晶體是n通道TFT；因此，使用n通道TFT所形成的部份驅動電路係形成於與像素部份的薄膜電晶體相同的基板之上。
圖20A顯示半導體裝置的實例之主動矩陣液晶顯示裝置的方塊圖實例。圖20A中所示的顯示裝置包含位於基板5300之上的像素部5301、掃描線驅動電路5302、及訊號線驅動電路5303，像素部5301包含多個均設有顯示元件的像素，掃描線驅動電路5302選擇像素，訊號線驅動電路5303控制輸入至被選取到的像素之視頻訊號。
像素部份5301藉由來自訊號線驅動電路5303而在行方向上延伸的多個訊號線S1至Sm(未顯示出)係連接至訊號線驅動電路5303、以及藉由來自掃描線驅動電路5302而在列方向上延伸的多個掃描線G1至Gn(未顯示出)係連接至掃描線驅動電路5302。然後，每一個像素被連接至訊號線Sj(訊號線S1至Sm中的任一條線)及掃描線Gi(訊號線G1至Gn中的任一條線)。
此外，實施例1至3中的每一個實施例中所述的薄膜電晶體是n通道TFT，並且參考圖21，說明包含n通道TFT的訊號線驅動電路。
圖21中所示的訊號線驅動電路包含驅動IC 5601、開關組5602_1至5602_M、第一佈線5611、第二佈線5612、第三佈線5613、及佈線5621_1至5621_M。開關組5602_1至5602_M中的每一個均包含第一薄膜電晶體5603a、第二薄膜電晶體5603b、及第三薄膜電晶體5603c。
驅動IC 5601係連接至第一佈線5611、第二佈線5612、及第三佈線5613、以及佈線5621_1至5621_M。開關組5602_1至5602_M中的每一個均連接至第一佈線5611、第二佈線5612、及第三佈線5613，並且，佈線5621_1至5621_M係分別連接至開關組5602_1至5602_M。佈線5621_1至5621_M中的每一個經由第一薄膜電晶體5603a、第二薄膜電晶體5603b、及第三薄膜電晶體5603c而被連接至這些訊號線。舉例而言，第J行的佈線5621_J(佈線5621_1至5621_M的其中之一)經由包含於開關組5602_J的其中的第一薄膜電晶體5603a、第二薄膜電晶體5603b、及第三薄膜電晶體5603c而被連接至訊號線Sj-1、訊號線Sj、訊號線Sj+1。
訊號被輸入至第一佈線5611、第二佈線5612、及第三佈線5613中的每一條佈線。
注意，在單晶矽基板之上較佳地形成驅動IC 5601。 此外，開關組5602_1至5602_M係較佳形成於與像素部份相同的基板之上。因此，驅動IC 5601及開關組5602_1至5602_M較佳經由FPC等等而相連。
接著，參考圖22的時序圖，說明圖21中所示的訊號線驅動電路的操作。圖22顯示選取第i列的掃描線Gi之時序圖。第i列的掃描線之選取週期分成第一副選取週期T1、第二副選取週期T2、及第三副選取週期T3。此外，即使當另一列的掃描線被選取時，圖21中的訊號線驅動電路類似於圖22中的訊號線驅動電路操作。
注意，圖22的時序圖顯示第J行中的佈線5621_J經由第一薄膜電晶體5603a、第二薄膜電晶體5603b、及第三薄膜電晶體5603c而被連接至訊號線Sj-1、訊號線Sj、及訊號線Sj+1。
圖22中的時序圖顯示第i列的掃描線Gi被選取時的時序、當第一薄膜電晶體5603a開/關時的時序5703a、當第二薄膜電晶體5603b開/關時的時序5703b、當第三薄膜電晶體5603c開/關時的時序5703c、及輸入至第J行的佈線5621_J之訊號5721_J。
在第一副選取週期T1、第二副選取週期T2、第三副選取週期T3中，不同的視頻訊號被輸入至佈線5621_1至5621_M。舉例而言，在第一副選取週期T1中輸入至佈線5621_J的視頻訊號被輸入至訊號線Sj-1，在第二副選取週期T2中輸入至佈線5621_J的視頻訊號被輸入至訊號線Sj，在第三副選取週期T3中輸入至佈線5621_J的視頻訊 號被輸入至訊號線Sj+1。此外，在第一副選取週期T1、在第二副選取週期T2、及在第三副選取週期T3中輸入至佈線5621_J的視頻訊號以Data_j-1、Data_j、及Data_j+1來予以表示。
如圖22所示，在第一副選取週期T1中，第一薄膜電晶體5603a被開啟，並且，第二薄膜電晶體5603b及第三薄膜電晶體5603c被關閉。此時，輸入至佈線5621_J之Data_j-1經由第一薄膜電晶體5603a而被輸入至訊號線Sj-1。在第二副選取週期T2中，第二薄膜電晶體5603b被開啟，並且，第一薄膜電晶體5603a及第三薄膜電晶體5603c被關閉。此時，輸入至佈線5621_J之Data_j經由第二薄膜電晶體5603b而被輸入至訊號線Sj。在第三副選取週期T3中，第三薄膜電晶體5603c被開啟，並且，第一薄膜電晶體5603a及第二薄膜電晶體5603b被關閉。此時，輸入至佈線5621_J之Data_j+1經由第三薄膜電晶體5603c而被輸入至訊號線Sj+1。
如上所述，在圖21的訊號線驅動電路中，將一個閘極選取週期一分為三，視頻訊號可以在一個閘極選取週期中從一個佈線5621被輸入至三訊號線。因此，在圖21的訊號線驅動電路中，設有驅動器IC 5601的基板與設有像素部的基板之間的連接數目可以降低至約訊號線數目的三分之一。連接數目降低至約訊號線的數目的三分之一，使得可以增進圖21的訊號線驅動電路的可靠度、產能、等等。
注意，只要如圖21所示般將一個閘極選取週期分成多個副選取週期，並且，在個別的副選取週期中，視頻訊號從一個佈線被輸入至多個訊號線，則對於薄膜電晶體的配置、數目、驅動方法、等等並無特別限制。
舉例而言，當在三或更多個副選取週期中的每一個副選取週期中，視頻訊號從一個佈線輸入至三或更多訊號線時，僅需要增加薄膜電晶體及用以控制薄膜電晶體的佈線。注意，當一個閘極選取週期分成四或更多個副選取週期時，一個副選取週期變得更短。因此，一個閘極選取週期較佳被分成二或三副選取週期。
關於另一實施例，如圖23的時序圖所示，一個選取週期可以被分成預充電週期Tp、第一副選取週期T1、第二副選取週期T2、及第三副選取週期T3。圖23中的時序圖顯示第i列中的掃描線Gi被選取到時、第一薄膜電晶體5603a的開/關時序5803a、第二薄膜電晶體5603b的開/關時序5803b、及第三薄膜電晶體5603c的開/關時序5803c、及輸入至第J行的佈線5621_J之訊號5821_J。如圖23所示，在預充電週期Tp中，第一薄膜電晶體5603a、第二薄膜電晶體5603b、及第三薄膜電晶體5603c被開啟。此時，輸入至佈線5621_J的預充電電壓Vp經由第一薄膜電晶體5603a、第二薄膜電晶體5603b、及第三薄膜電晶體5603c，而被輸入至訊號線Sj-1、訊號線Sj、及訊號線Sj+1。在第一副選取週期T1中，第一薄膜電晶體5603a被開啟，並且，第二薄膜電晶體5603b及第三薄 膜電晶體5603c被關閉。此時，輸入至佈線5621_J之Data_j-1經由第一薄膜電晶體5603a而被輸入至訊號線Sj-1。在第二副選取週期T2中，第二薄膜電晶體5603b被開啟，並且，第一薄膜電晶體5603a及第三薄膜電晶體5603c被關閉。此時，輸入至佈線5621_J之Date_j經由第二薄膜電晶體5603b而被輸入至訊號線Sj。在第三副選取週期T3中，第三薄膜電晶體5603c被開啟，並且，第一薄膜電晶體5603a及第二薄膜電晶體5603b被關閉。此時，輸入至佈線5621_J之Data_j+1經由第三薄膜電晶體5603c而被輸入至訊號線Sj+1。
如上所述，在應用圖23的時序圖之圖21的訊號線驅動電路中，藉由在副選取週期之前提供預充電選取週期，可以將訊號線預充電。因此，可以將視頻訊號高速地寫至像素。注意，圖23中類似於圖22的部份係以共同代號來表示，並省略其相同部份及具有類似功能的部份之詳細說明。
此外，說明掃描線驅動電路的結構。掃描線驅動電路包含移位暫存器。掃描線驅動電路可以在需要時設有位準移位器、緩衝器、開關、等等，或者，可以僅包含移位暫存器。在掃描線驅動電路中，當時脈訊號(CLK)及啟動脈衝訊號(SP)被輸入至移位暫存器時，產生選取訊號。所產生的訊號被緩衝器所緩衝及放大，並且，所產生的訊號被供應給對應的掃描線。一條線之像素中的電晶體的閘極電極係連接至掃描線。由於一條線的像素中的電晶體必須被 同時開啟，所以，使用可以供應大電流的緩衝器。
參考圖24及圖25，說明用於部份掃描線驅動電路的移位暫存器之一個模式。
圖24顯示移位暫存器的電路配置。圖24中所示的移位暫存器包含多個正反器5701_1至5701_n。藉由輸入第一時脈訊號、第二時脈訊號、啟始脈衝訊號、及重置訊號，以操作移位暫存器。
說明圖24中的移位暫存器的連接關係。在圖24的移位暫存器中第i級的正反器5701_i(正反器5701_1至5701_n中之一)中，圖25所示的第一佈線5501被連接至第七佈線5717_i-1；圖25所示的第二佈線5502被連接至第七佈線5717_i+1；圖25所示的第三佈線5503被連接至第七佈線5717_i；並且，圖25所示的第六佈線5506被連接至第五佈線5715。
此外，在奇數級的正反器中，圖25所示的第四佈線5504被連接至第二佈線5712，並且，在偶數級的正反器中被連接至第三佈線5713。圖25所示的第四佈線5505被連接至第四佈線5714。
注意，圖25所示的第一正反器5701_1的第一佈線5501連接至第一佈線5711。此外，圖25所示的第n級正反器5701_n的第二佈線5502連接至第六佈線5716。
注意，第一佈線5711、第二佈線5712、第三佈線5713、及第六佈線5716可以分別稱為第一訊號線、第二訊號線、第三訊號線、及第四訊號線。第四佈線5714及 第五佈線5715可以分別稱為第一電源線及第二電源線。
接著，圖25顯示圖24中所示的正反器的細節。圖25中所示的正反器包含第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577、及第八薄膜電晶體5578。第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577、及第八薄膜電晶體5578均為n通道電晶體，並且，當閘極-源極電壓(Vgs)超過臨界電壓(Vth)時，它們均會被開啟。
現在，於下說明圖24中所示的正反器的連接結構。
第一薄膜電晶體5571的第一電極(源極電極與汲極電極之一)連接至第四佈線5504。第一薄膜電晶體5571的第二電極(源極電極與汲極電極中的另一電極)連接至第三佈線5503。
第二薄膜電晶體5572的第一電極連接至第六佈線5506，第二薄膜電晶體5572的第二電極連接至第三佈線5503。
第三薄膜電晶體5573的第一電極連接至第五佈線5505，以及，第三薄膜電晶體5573的第二電極連接至第二薄膜電晶體5572的閘極電極。第三薄膜電晶體5573的閘極電極連接至第五佈線5505。
第四薄膜電晶體5574的第一電極連接至第六佈線 5506，第四薄膜電晶體5574的第二電極連接至第二薄膜電晶體5572的閘極電極。第四薄膜電晶體5574的閘極電極連接至第一薄膜電晶體5571的閘極電極。
第五薄膜電晶體5575的第一電極連接至第五佈線5505。第五薄膜電晶體5575的第二電極連接至第一薄膜電晶體5571的閘極電極。第五薄膜電晶體5575的閘極電極連接至第一佈線5501。
第六薄膜電晶體5576的第一電極連接至第六佈線5506。第六薄膜電晶體5576的第二電極連接至第一薄膜電晶體5571的閘極電極。第六薄膜電晶體5576的閘極電極連接至第二薄膜電晶體5572的閘極電極。
第七薄膜電晶體5577的第一電極連接至第六佈線5506。第七薄膜電晶體5577的第二電極連接至第一薄膜電晶體5571的閘極電極。第七薄膜電晶體5577的閘極電極連接至第二佈線5502。第八薄膜電晶體5578的第一電極連接至第六佈線5506。第八薄膜電晶體5578的第一電極連接至第二薄膜電晶體5572的閘極電極。第八薄膜電晶體5578的閘極電極連接至第一佈線5501。
注意，第一薄膜電晶體5571的閘極電極、第四薄膜電晶體5574的閘極電極、第五薄膜電晶體5575的第二電極、第六薄膜電晶體5576的第二電極、及第七薄膜電晶體5577的第二電極相連接的點稱為節點5543。第二薄膜電晶體5572的閘極電極、第三薄膜電晶體5573的第二電極、第四薄膜電晶體5574的第二電極、第六薄膜電晶體 5576的閘極電極、及第八薄膜電晶體5578的第二電極相連接的點稱為節點5544。
注意，第一佈線5501、第二佈線5502、第三佈線5503、及第四佈線5504可分別稱為第一訊號線、第二訊號線、第三訊號線、及第四訊號線。第五佈線5505及第六佈線5506可以分別稱為第一電源線及第二電源線。
此外，可以僅使用實施例1至3中任一實施例所述的n通道TFT，製造訊號線驅動電路及掃描線驅動電路。實施例1至3中任一實施例所述的n通道TFT具有高遷移率，因此，可以增加驅動電路的驅動頻率。此外，在實施例1至3中任一實施例中所述的n通道TFT中，由於寄生電容降低，所以，頻率特徵(也稱為f特徵)高。舉例而言，實施例1至3中任一實施例中所述的使用n通道TFT之掃描線驅動電路可以高速地操作，因此，可以增加框頻率及實現黑色影像插入等等。
此外，當掃描線驅動電路中的電晶體的通道寬度增加或是設置多個掃描線驅動電路時，舉例而言，可以實現更高的框頻率。當設置多個掃描線驅動電路時，在一側上設置用於驅動偶數列掃描線的掃描線驅動電路，並且，在相反側上設置用於驅動奇數掃描線的掃描線驅動電路；因此，可以增加框頻率。此外，使用多個掃描線驅動電路以輸出訊號給相同掃描線有利於增加顯示裝置的尺寸。
此外，當製造半導體裝置的實施例之主動矩陣發光顯示裝置時，多個薄膜電晶體係配置於至少一像素中，因而 較佳地配置多個掃描線驅動電路。圖20B顯示主動矩陣發光顯示裝置的是方塊圖實例。
圖20B中所示的顯示裝置包含設於基板5400之上，具有均設有顯示元件的多個像素之像素部5401、選取像素之第一掃描線驅動電路5402及第二掃描線驅動電路5404、及控制視頻訊號輸入至選取的像素之訊號線驅動電路5403。
當輸入至圖20B中所示的發光顯示裝置的像素之視頻訊號為數位訊號時，藉由開啟/關閉電晶體，使像素處於發光狀態或非發光狀態。因此，使用面積灰階法或時間灰階法，可以顯示灰階。面積灰階法係驅動方法，其中，將一個像素分成多個副像素及根據視頻訊號以獨立地驅動個別的副像素，以便顯示灰階。此外，時間灰階法為一種驅動方法，其中，控制像素發光期間的時間，以便顯示灰階。
由於發光元件的反應速度比液晶元件等的反應速度高，所以，發光元件比液晶元件更適於時間灰階法。具體而言，在以時間灰階法顯示的情況中，將一個框週期分成多個副框週期。然後，根據視頻訊號，使像素中的發光元件於每一個副框週期中處於發光狀態或非發光狀態。藉由將一個框週期分成多個副框週期，以視頻訊號來控制一個框週期中像素發光之總時間長度，以便顯示灰階。
在圖20B中所示的發光顯示裝置中，在一個像素包含二切換TFT的情況中，在第一掃描線驅動電路5402中， 產生輸入至作為複數個切換TFT的其中之一的閘極佈線之第一掃描線的訊號，並且，在第二掃描線驅動電路5404中，產生輸入至作為複數個切換TFT中的其它TFT的閘極佈線之第二掃描線的訊號。但是，在一個掃描線驅動電路中，可以一起產生輸入至第一掃描線的訊號及輸入至第二掃描線的訊號。此外，舉例而言，可能的是用以控制切換元件的操作之多個掃描線可視包含於一個像素中的切換TFT的數目而設於每一個像素中。在此情況中，一個掃描線驅動電路可以產生輸入至多個掃描線的所有訊號，或是，多個掃描線驅動電路可以產生輸入至多個掃描線的訊號。
也是在發光顯示裝置中，複數個驅動電路中包含n通道TFT的部份驅動電路可以形成於與像素部的薄膜電晶體相同的基板之上。此外，可以僅使用實施例1至3中的任一實施例所述的n通道TFT，製造訊號線驅動電路及掃描線驅動電路。
此外，上述驅動電路可以用於電子紙，而非限於應用至液晶顯示裝置或發光顯示裝置，在電子紙中，使用電連接至切換元件之元件以驅動電子墨水。電子紙也稱為電泳顯示裝置(電泳顯示器)，其優點在於具有與一般紙相同等級的可讀性，比其它顯示裝置具有更少的耗電，並且，可以製成薄且輕。
電泳顯示器有不同模式。舉例而言，電泳顯示器含有多個散佈於溶劑或溶質中的微囊，每一個微囊均含有正電 荷的第一粒子及具有負電荷的第二粒子。藉由施加電場至微囊，微囊中的粒子以彼此相反的方向移動，並且，僅有聚集於一側上的粒子的顏色被顯示。注意，第一粒子及第二粒子均含有著色劑，且當無電場時不會移動。此外，第一粒子與第二粒子具有不同的顏色(可以是無色)。
因此，電泳顯示器是利用所謂的電泳效應之顯示器，藉由電泳效應，具有高介電常數的物質移動至高電場區。電泳顯示器不需要液晶顯示裝置所需的極化板，以使其重量減少。
有上述微囊散佈於溶劑中的溶液被稱為電子墨水。此電子墨水可被印刷於玻璃、塑膠、布、紙、等等的表面上。此外，藉由使用濾光器或具有色料的粒子，也能夠達成彩色顯示。
此外，假使多個上述微囊被適當地配置於主動矩陣基板之上以便被插入於二電極之間時，則可完成主動矩陣顯示裝置，並且，藉由施加電場至微囊，可以執行顯示。舉例而言，可以使用以實施例1至3中任一實施例之薄膜電晶體所取得的主動矩陣基板。
注意，微囊中的第一粒子及第二粒子可由選自導電材料、絕緣材料、半導體材料、磁性材枓、液晶材料、鐵電材料、電致發光材料、電色顯示材料、及磁泳材料中的單一材料所形成、或這些材料中的任何材料的複合材料所形成。
經由上述製程，可以製造高度可靠的顯示裝置作為半 導體裝置。
本實施例可以與其它實施例中所述的結構適當地結合實施。
(實施例5)
製造薄膜電晶體，並且，以薄膜電晶體用於像素部及又用於驅動電路，以製造具有顯示功能之半導體裝置(也稱為顯示裝置)。此外，使用薄膜電晶體，在與像素部相同的基板之上所形成部份或全部驅動電路，因而可以取得面板上的系統。
顯示裝置包含顯示元件。做為顯示元件，可以使用液晶元件(也稱為液晶顯示元件)或發光元件(也稱為發光顯示元件)。發光元件在其類別內包含亮度受電流或電壓控制的元件，並且，具體地包含其類別中之無機電致發光(EL)元件、有機EL元件、等等。此外，可以使用例如電子墨水等對比會受電效應而改變的顯示媒體。
此外，顯示裝置包含面板及模組，顯示元件被密封於面板中，包含控制器之IC等安裝於面板上。此外，對應於顯示裝置製程中完成顯示元件之前的一個實施例之元件基板係設有供應電流給多個像素中的每一像素中的顯示元件之機構。具體而言，元件基板可以處於僅設有顯示元件的像素電極之狀態、在形成作為像素電極的導電膜之後及導電膜被蝕刻以形成像素電極之前的狀態、或任何其它狀態。
注意，在本說明書中的顯示裝置意指影像顯示裝置、顯示裝置、或光源(包含發光裝置)。此外，「顯示裝置」在其類別中包含下述模組：例如可撓性印刷電路(FPC)、捲帶式自動接合(TAB)帶、或捲帶載體封裝(TCP)等連接器附著之模組；具有尾端設有印刷線路板之TCP或TAB帶的模組；以及，具有以玻璃上晶片(COG)法而被直接安裝於顯示元件上的積體電路(IC)之模組。
將參考圖16A1、16A2、及16B，說明半導體裝置的一個實施例之液晶顯示面板的外觀及剖面。圖16A1及16A2均為面板的平面視圖，其中，實施例3中所述之均包含氧化物半導體層的高度可靠的薄膜電晶體4010和4011及液晶元件4013藉由密封劑4005而被密封於第一基板4001與第二基板4006之間。圖16B是圖16A1及16A2之M-N剖面視圖。
密封劑4005係設置成圍繞設於第一基板4001之上的像素部4002及掃描線驅動電路4004。第二基板4006設於像素部4002及掃描線驅動電路4004上。因此，像素部4002及掃描線驅動電路4004與液晶層4008一起被第一基板4001、密封劑4005、及第二基板4006所密封。使用單晶半導體膜或多晶半導體膜而形成於分開製備的基板之上的訊號線驅動電路4003被安裝於一區域中，所述區域與第一基板4001之上由密封劑4005圍繞的區域不同。
注意，對於分開形成的驅動電路之連接方法並無特別限定，可以使用COG方法、打線接合法、TAB法、等 等。圖16A1顯示以COG法安裝訊號線驅動電路4003的實施例，並且，圖16A2顯示以TAB法安裝訊號線驅動電路4003的實施例。
設於第一基板4001之上的像素部4002及掃描線驅動電路4004包含多個薄膜電晶體。圖16B顯示包含於像素部4002中的薄膜電晶體4010以及包含於掃描線驅動電路4004中的薄膜電晶體4011。絕緣層4020和4021係設置於薄膜電晶體4010和4011之上。
可以使用實施例3中所述的高度可靠的薄膜電晶體作為薄膜電晶體4010及4011。或者，可以應用實施例1或2中所述的薄膜電晶體。在本實施例中，薄膜電晶體4010和4011為n通道薄膜電晶體。
包含於液晶元件4013中的像素電極層4030係電連接至薄膜電晶體4010。液晶元件4013的對置電極層4031係設置於第二基板4006之上。像素電極層4030、對置電極層4031、及液晶層4008彼此重疊的部份對應於液晶元件4013。注意，像素電極層4030及對置電極層4031係分別設有均作為對齊膜的絕緣層4032及絕緣層4033，並且，液晶層4008係夾於像素電極層4030及對置電極層4031之間，而以絕緣層4032及4033介於其間。
注意，可以使用玻璃、金屬(典型上為不銹鋼)、陶瓷、或塑膠以形成第一基板4001與第二基板4006。關於塑膠，可以使用玻璃纖維強化塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜。此外，可以使用具 有鋁箔夾於PVF膜或聚酯膜之間的結構之板片。
代號4305代表藉由選擇性地蝕刻絕緣膜而取得的柱狀間隔器，其係設置成控制像素電極層4030與對置電極層4031之間的距離(單元間隙)。或者，也可以使用球形間隔器。此外，對置電極層4031係電連接至形成於與薄膜電晶體4010相同的基板之上的共同電位線。藉由使用共同連接部，對置電極層4031及共同電位線可以經由配置於成對基板之間的導電粒子而彼此電連接。注意，導電粒子係包含於密封劑4005中。
或者，可以使用不需要對齊膜之呈現藍相位的液晶。藍相位液晶是當膽固醇液晶的溫度增加時，正好在膽固醇液晶變成各向等性之前產生的液晶相位其中之一。由於藍相位僅在狹窄的溫度範圍內產生，所以，以混有5重量%或更高的掌性劑以擴展溫度範圍之液晶成分來形成液晶層4008。包含呈現藍相位液晶的液晶成分及掌性劑具有這些特徵以使反應時間短且為1msec或更低、由於液晶成分具有光學上各向等性所以不需要對齊處理、以及視角相依性小。
本發明的實施例除了可以應用至透射式液晶顯示裝置外，也可以應用至反射式液晶顯示裝置或半透射式液晶顯示裝置。
說明液晶顯示裝置的實施例，其中，極化板係設置於基板的較外表面上(觀視側上)，並且，用於顯示元件的著色層及電極層被設置於基板的較內表面上；但是，極化板 可以設置於比基板的較內表面上。極化板及著色層的堆疊結構不限於本實施例，可以根據極化板和著色層的材料及製程條件而適當地設置。此外，可以設置作為黑色矩陣的遮光膜。
為了降低薄膜電晶體的表面不平整度以及增進薄膜電晶體的可靠度，在上述實施例中的任何實施例中取得的薄膜電晶體被作為平坦絕緣膜或保護膜之絕緣層(絕緣層4020和4021)所遮蓋。注意，設置保護膜以防止例如有機物、金屬物質、或濕氣之存在於空氣中的污染雜質進入，且其較佳為緻密膜。以濺射法，使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、及/或氮氧化鋁膜的單層或堆疊層來形成保護膜。雖然在本實施例中，以濺射法來形成保護膜，但是，本發明的實施例並未特別限定此方法，而是可以使用不同的方法。
在本實施例中，形成具有堆疊層結構的絕緣層4020作為保護膜。在此，藉由濺射法，以形成氧化矽膜，作為絕緣層4020的第一層。使用氧化矽膜作為保護膜具有防止用於源極和汲極層的鋁膜之小丘的效果。
形成絕緣層作為第二層保護膜。在本實施例中，以濺射法形成氮化矽膜作為絕緣層4020的第二層。使用氮化矽膜作為保護膜能夠防止例如鈉等可移動的離子進入半導體區，藉以抑制TFT的電特性之變動。
此外，在形成保護膜之後，在氮氣氛圍或空氣氛圍之 下，執行熱處理(在300℃或更低)。
形成絕緣層4021作為平坦化絕緣膜。使用例如聚醯亞胺、丙烯酸樹膠、苯環丁烯、聚醯胺、或環氧樹脂等具有抗熱性的有機材料以形成絕緣層4021。除了這些有機材料之外，也能夠使用低介電常數材料(低k材料)、以矽烷為基礎的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)、等等。注意，可以藉由堆疊這些材料形成的多個絕緣膜來形成絕緣層4021。
注意，以矽烷為基礎的樹脂相當於使用以矽烷為基礎的材料作為啟始材料所形成之包含Si-O-Si鍵的樹脂。以矽烷為基礎的樹脂可以包含有機基(舉例而言，烷基或芳基)或氟基作為替代物。此外，有機基可以包含氟基。
對於絕緣層4021之形成方法並無特別限定，可以視材料而使用下述方法：濺射法、SOG法、旋轉塗敷法、浸漬法、噴灑塗著法、滴放法(例如噴墨法、網版印刷法、偏離印刷法、等等)。此外，可以用刮刀、輥塗著器、簾幕塗著器、刀式塗著器、等等來形成絕緣層4021。絕緣層4021的烘烤步驟也作為半導體層的退火，因此可以有效率地製造半導體裝置。
使用例如含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫(此後稱為ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫等透光導電材料，以形成像素電極層4030及對置電極層4031。
含有導電高分子(也稱為導電聚合物)的導電成分可以用於像素電極層4030及對置電極層4031。使用導電成分形成的像素電極較佳地具有小於或等於10000歐姆/平方的薄片電阻以及在波長550nm時大於或等於70%的透射率。此外，包含於導電成分中的導電高分子較佳地小於或等於0.1Ω‧cm。
關於導電高分子，可以使用所謂的π電子共軛導電聚合物。舉例而言，可為聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、它們之中的二或更多種的共聚物、等等。
此外，不同的訊號及電位從可撓性印刷電路(FPC)4018供應給分別形成的訊號線驅動電路4003、掃描線驅動電路4004、或像素部4002。
使用與包含於液晶元件4013中的像素電極層4030相同的導電膜，以形成連接端子電極4015。使用與薄膜電晶體4010和4011中包含的源極和汲極電極層相同的導電膜，以形成端子電極4016。
連接端子電極4015經由各向異性導電膜4019而被電連接至包含於FPC 4018中的端子。
注意，圖16A1、16A2、及16B顯示訊號線驅動電路4003係分別地形成及安裝於第一基板4001之上的實施例；但是，本實施例不限於此結構。可以分開地形成掃描線驅動電路，然後安裝，或是，僅有部分訊號線驅動電路或部份掃描線驅動電路係分別地形成，然後被安裝。
圖26顯示使用根據本說明書中揭示的製造方法製造之TFT基板2600，以形成作為半導體裝置的液晶顯示模組之實例。
圖26顯示液晶顯示模組的實例，其中，TFT基板2600與對置基板2601藉由密封劑2602而彼此固定，包含TFT等的像素部2603、包含液晶層的顯示元件2604、及著色層2605係設於基板之間，以形成顯示區。著色層2605是執行彩色顯示時所想要的的。在RGB系統中，對個別像素，設置對應於紅、綠、藍的個別著色層。極化板2606和2607及散光板2613係設於TFT基板2600及對置基板2601之外面。光源包含冷陰極管2610及反射板2611，以及，電路板2612經由可撓性線路板2609而被連接至TFT基板2600的佈線電路部2608，以及，包含例如控制電路或電源電路等外部電路。極化板及液晶層可被堆疊，而以延遲板介於其間。
液晶顯示模組可以使用TN(扭轉向列)模式、IPS(平面中切換)模式、FFS(邊緣電場切換)模式、MVA(多象限垂直對齊)模式、PVA(圖案化垂直對齊)模式、ASM(軸向對稱對齊微胞)模式、OCB(光學補償雙折射)模式、FLC(鐵電液晶)模式、AFLC(抗鐵電液晶)模式、等等。
經由上述製程，可以製造作為半導體裝置之高度可靠的液晶顯示裝置。
本實施例可以與其它實施例中所述的結構適當地結合實施。
(實施例6)
將說明作為半導體裝置的電子紙實施例。
半導體裝置可以用於電子紙，在電子紙中，使用電連接至切換元件之元件以驅動電子墨水。
電子紙也稱為電泳顯示裝置(電泳顯示器)，其優點在於具有與一般紙相同等級的可讀性，比其它顯示裝置具有更少的耗電，並且，可以製成薄且輕。
電泳顯示器有不同模式。舉例而言，電泳顯示器含有多個散佈於溶劑或溶質中的微囊，每一個微囊均含有正電荷的第一粒子及具有負電荷的第二粒子。藉由施加電場至微囊，微囊中的粒子以彼此相反的方向移動，並且，僅有聚集於一側上的粒子的顏色被顯示。注意，第一粒子及第二粒子均含有著色劑，且當無電場時不會移動。此外，第一粒子與第二粒子具有不同的顏色(可以是無色)。
因此，電泳顯示器是利用所謂的電泳效應之顯示器，藉由電泳效應，具有高介電常數的物質移動至高電場區。
有上述微囊散佈於溶劑中的溶液稱為電子墨水。此電子墨水可被印刷於玻璃、塑膠、布、紙、等等的表面上。此外，藉由使用濾光器或具有色料的粒子，也能夠達成彩色顯示。
此外，假使多個上述微囊係適當地配置於主動矩陣基板之上以便被插入於二電極之間時，則可完成主動矩陣顯示裝置，並且，藉由施加電場至微囊，可以執行顯示。舉 例而言，可以使用以實施例1至3中任一實施例之薄膜電晶體所取得的主動矩陣基板。
注意，微囊中的第一粒子及第二粒子可由選自導電材料、絕緣材料、半導體材料、磁性材枓、液晶材料、鐵電材料、電致發光材料、電色顯示材料、及磁泳材料中的單一材料所形成、或這些材料中的任何材料的複合材料所形成。
圖15顯示作為半導體裝置的實例之主動矩陣電子紙。以類似於實施例1中所述的薄膜電晶體之方式，形成用於半導體裝置的薄膜電晶體581。實施例2或3中所述的任何薄膜電晶體也可以作為本實施例的薄膜電晶體581。
圖15中的電子紙是使用扭轉球顯示系統之顯示裝置的實施例。扭轉球顯示系統意指一種方法，其中，顏色為黑白的球形粒子係配置於第一電極層與第二電極層之間，第一電極層與第二電極層是用於顯示元件的電極層，並且，在第一電極層與第二電極層之間產生電位差，以控制球形粒子的配向，以便執行顯示。
薄膜電晶體581具有由與半導體層接觸之絕緣膜583遮蓋的底部閘極結構。薄膜電晶體581的源極電極層或汲極電極層與形成於絕緣膜583及絕緣膜585中的開口處之第一電極層587相接觸，因此，薄膜電晶體581電連接至第一電極層587。在第一電極層587與第二電極層588之間，設置球形粒子589。每一個球形粒子589包含黑色區 590a及白色區590b、以及圍繞黑色區590a和白色區590b由液體填充的穴594。圍繞球形粒子589的周圍由例如樹脂等填充物595填充(請參見圖15)。在本實施例中，第一電極層587對應於像素電極，第二電極層588對應於共同電極。第二電極層588電連接至設於與薄膜電晶體581相同的基板之上的共同電位線。藉由使用共同連接部，第二電極層588經由設於成對基板580和596之間的導電粒子而被電連接至共同電位線。
此外，取代扭轉球，也可以使用電泳元件。使用具有約10μm至200μm的直徑之微囊，其中，透明液體、正電荷的白微粒子、及負電荷的黑微粒子係封裝於微囊中。在設於第一電極層與第二電極層之間的微囊中，當自第一電極層及第二電極層施加電場時，白微粒與黑微粒彼此移至相反側，使得可以顯示白色及黑色。使用此原理的顯示元件是電泳顯示元件，一般稱為電子紙。電泳顯示元件具有比液晶顯示元件還高的反射率，因而不需要輔助光、功率消耗低且即使是微暗的地方仍可辨識顯示部。此外，即使當功率未供應給顯示部時，仍然可以保持曾經顯示的影像。因此，即使具有顯示功能的半導體裝置(也簡稱為顯示裝置或設有顯示裝置之半導體裝置)離開電波源，仍然可以儲存顯示的影像。
經由上述製程，可以製造高度可靠的電子紙作為半導體裝置。
本實施例可以與其它實施例中所述的結構適當地結合 實施。
(實施例7)
將說明作為半導體裝置的發光顯示裝置的實例。此處，說明利用電致發光的發光元件作為包含於顯示裝置中的顯示元件。利用電致發光的發光元件根據發光材料是否為有機化合物或無機化合物來加以分類。一般而言，前者稱為有機EL元件，後者稱為無機EL元件。
在有機EL元件中，藉由施加電壓至發光元件，電子及電洞分別從電極對注入含有發光有機化合物的層，並且，電流流通。載子(電子及電洞)再結合，因此，發光有機化合物受激發。發光有機化合物從激態返回至基態，因而發出光。歸因於此機制，此發光元件被稱為電流激發型發光元件。
無機EL元件根據它們的元件結構而被分成散佈型無機EL元件及薄膜型無機EL元件。散佈型無機EL元件具有發光層，其中，發光材料的粒子散佈於結合劑中，並且，其發光機制是利用施體能階與受體能階之施體-受體復合型發光。薄膜型無機EL元件具有一結構，在此結構中，發光層係夾於介電層之間，介電層又被夾於電極之間，並且，其發光機制是使用金屬離子之內殼層電子躍遷之局部型發光。注意，在此說明使用有機EL元件作為發光元件之實施例。
圖18顯示應用數位時間灰階驅動的像素結構實施例 作為半導體裝置的實例。
將說明應用數位時間灰階驅動的像素的結構及操作。在此，一個像素包含二n通道電晶體，每一個n通道電晶體均包含氧化物半導體層作為通道形成區。
像素6400包含切換電晶體6401、驅動電晶體6402、發光元件6404、及電容器6403。切換電晶體6401的閘極連接至掃描線6406，切換電晶體6401的第一電極(源極電極與汲極電極的其中之一)連接至訊號線6405，切換電晶體6401的第二電極(源極電極與汲極電極中的另一電極)連接至驅動電晶體6402的閘極。驅動電晶體6402的閘極經由電容器6403而被連接至電源線6407，驅動電晶體6402的第一電極連接至電源線6407，驅動電晶體6402的第二電極連接至發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共同電極6408。共同電極6408電連接至設於相同基板之上的共同電位線。
發光元件6404的第二電極(共同電極6408)係設於低電源電位。注意，根據設定於電源線6407的高電源電位，低電源電位是滿足低電源電位低於高電源電位(低電源電位<高電源電位)之電位。關於低電源電位，舉例而言，可以使用接地(GND)、0V、等等。在高電源電位與低電源電位之間的電位差施加至發光元件6404且電流供應給發光元件6404，以使發光元件6404發光。此處，為了使發光元件6404發光，每一個電位被設定成使得高電源電位與低電源電位之間的電位差為發光元件6404的順向 臨界電壓或更高。
注意，驅動電晶體6402的閘極電容器可以作為電容器6403的替代，使得可以省略電容器6403。驅動電晶體6402的閘極電容可以被形成於通道區與閘極電極之間。
在電壓輸入電壓驅動法的情況中，視頻訊號被輸入至驅動電晶體6402的閘極，使得驅動電晶體6402係處於充分開啟及關閉的二狀態中的任一狀態。亦即，驅動電晶體6402在線性區操作。由於驅動電晶體6402在線性區操作，所以，比電源線6407的電壓還高的電壓被施加至驅動電晶體6402的閘極。注意，高於或等於電源線電壓與驅動電晶體6402的Vth之總合電壓(電源線電壓+驅動電晶體6402的Vth)被施加至訊號線6405。
在執行類比灰階驅動以取代數位時間灰階驅動的情況中，藉由改變訊號輸入，可以使用與圖18中所示的像素結構相同的像素結構。
在執行類比灰階驅動的情況中，高於或等於發光元件6404與驅動電晶體6402的Vth(發光元件6404的順向電壓+驅動電晶體6402的Vth)之總合被電壓施加至驅動電晶體6402的閘極。發光元件6404的順向電壓表示取得所想要的亮度之電壓且至少高於順向臨界電壓。輸入使驅動電晶體6402在飽合區操作的視頻訊號，使得電流可以被供應給發光元件6404。為了使驅動電晶體6402在飽合區操作，電源線6407的電位係設定為高於驅動電晶體6402的閘極電位。當使用類比視頻訊號時，能夠根據視頻訊號， 將電流饋送給發光元件6404，並且，執行類比灰階驅動。
注意，圖18中所示的像素結構不限於此。舉例而言，開關、電阻器、電容器、電晶體、邏輯電路、等等可被加入圖18中所示的像素。
接著，參考圖19A至19C來說明發光元件的結構。在此，以n通道驅動TFT為例來說明像素的剖面結構。以類似於實施例1中所述的薄膜電晶體之方式，形成圖19A、19B、及19C中分別顯示之半導體裝置中所使用的驅動TFT 7001、7011、及7021，TFT 7001、7011、及7021是高度可靠的薄膜電晶體，均包含氧化物半導體層。或者，可以使用實施例2或3中所述之薄膜電晶體作為驅動TFT 7001、7011、及7021。
為了取出發光元件所發射的光，陽極與陰極至少的其中之一必須使光透射。薄膜電晶體及發光元件係形成於基板之上。發光元件可以具有頂部發光結構，其中，經由與基板相反的表面，取出發射光；底部發光結構，其中，經由基板側上的表面，取出發射光；或者，雙發光結構，其中，經由與基板相反的表面及基板側上的表面，取出發射光。像素結構可被應用至具有這些發光結構中的任何結構之發光元件。
參考圖19A，說明具有頂部發光結構的發光元件。
圖19A是TFT 7001是n通道TFT及光從發光元件7002發射至陽極7005側之情況中的像素的剖面視圖。在 圖19A中，發光元件7002的陰極7003電連接至驅動TFT 7001，並且，發光層7004及陽極7005依此次序被堆疊於陰極7003之上。可以使用不同材料以形成陰極7003，材料只要具有低功函數及能反射光即可。舉例而言，較佳使用Ca、Al、MgAg、AlLi、等等。使用單層或堆疊的多個層，以形成發光層7004。當使用多層以形成發光層7004時，依序於陰極7003之上堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層，以形成發光層7004。並不需要形成所有的這些層。使用例如含有氧化鎢的氧化銦膜、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫(此後稱為ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫等透光導電材料，以形成陽極7005。
發光元件7002對應於發光層7004係夾於陰極7003與陽極7005之間的區域。在圖19A中所示的像素的情況中，如箭頭所示，光從發光元件7002發射至陽極7005側。
接著，參考圖19B來說明具有底部發光結構的發光元件。圖19B是在驅動TFT 7011是n通道電晶體、及光從發光元件7012發射至陰極7013側之情況中的像素的剖面視圖。在圖19B中，發光元件7012的陰極7013係形成於透光導電膜7017之上，透光導電膜7017電連接至驅動TFT 7011，並且，發光層7014及陽極7015依此次序而被堆疊於陰極7013之上。當陽極7015具有透光特性時，形 成用以反射或阻擋光的遮光膜7016來遮蓋陽極7015。如同圖19A的情況般，多種材料可以被使用於陰極7013，材料只要是具有低功函數的導電材料即可。陰極7013被形成至具有可使光透射的厚度(較佳地，約5nm至30nm)。舉例而言，可以使用20nm厚的鋁膜作為陰極7013。類似於圖19A的情況，使用單層結構或堆疊的多個層，以形成發光層7014。如同圖19A的情況般，陽極7015不需要使光透射，但是，可由透光導電材料所形成。因為遮光膜7016，舉例而言，可以使用使光反射的金屬等等；但是，不限於金屬膜。舉例而言，也可以使用添加黑色顏料的樹脂等。
發光元件7012對應於發光層7014夾於陰極7013與陽極7015之間的區域。在圖19B中所示的像素的情況中，如箭頭所示，光從發光元件7012發射至陰極7013側。
接著，參考圖19C，說明具有雙發光結構的發光元件。在圖19C中，發光元件7022的陰極7023係形成於透光導電膜7027之上，透光導電膜7027電連接至驅動TFT 7021，發光層7024及陰極7025依此次序而被堆疊於陰極7023之上。如同圖19A的情況般，可以使用不同材料來形成陰極7023，材料只要是具有低功函數的導電材料且即可。陰極7023被形成至具有可以使光透射的厚度。舉例而言，可以使用20nm厚的Al膜作為陰極7023。如同圖19A中一般，使用單層或堆疊的多個層，以形成發光層 7024。如同圖19A的情況般，使用透光導電材料來形成陽極7025。
發光元件7022對應於陰極7023、發光層7024、及陽極7025彼此重疊的區域。在圖19C中所示的像素的情況中，如箭頭所示，光從發光元件7022發射至陽極7025側及陰極7023側。
注意，雖然此處將有機EL元件說明為發光元件，但是，也可以設置無機EL元件作為發光元件。
注意，說明一實例，其中，控制發光元件的驅動之薄膜電晶體(驅動TFT)電連接至發光元件；但是，可以使用用於電流控制的TFT連接於驅動TFT與發光元件之間的結構。
注意，半導體裝置的結構不限於圖19A至19C中所述的結構，可以根據本說明書中揭示的技術，以不同方式來加以修改。
接著，參考圖17A及17B，說明對應於半導體裝置的一實例之發光顯示面板(也稱為發光面板)的外觀及剖面。圖17A是面板的平面視圖，其中，形成於第一基板之上的薄膜電晶體及發光元件被密封劑密封於第一基板與第二基板之間。圖17B是圖17A的H-I剖面視圖。
密封劑4505係設置成圍繞設於第一基板4501之上的像素部4502、訊號線驅動電路4503a和4503b、及掃描線驅動電路4504a和4504b。此外，第二基板4506係設置於像素部4502、訊號線驅動電路4503a和4503b、以及掃 描線驅動電路4504a和4504b上。因此，像素部4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b與填充物4507一起被第一基板4501、密封劑4505、及第二基板4506所密封。較佳地，面板由具有高氣密性及低除氣之保護膜(例如層疊膜或紫外線可固化樹脂膜)或遮蓋材料封裝(密封)，以便依此方式，面板不會曝露至外部空氣。
形成於第一基板4501之上的像素部4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b均包含多個薄膜電晶體，並且，包含於像素部4502中的薄膜電晶體4510及包含於訊號線驅動電路4503a中的薄膜電晶體4509作為實施例，顯示於圖17B中。
關於薄膜電晶體4509和4510，可以使用包含實施例3中所述的氧化物半導體層之高度可靠的薄膜電晶體。或者，可以應用實施例1或2中所述的薄膜電晶體。薄膜電晶體4509和4510為n通道薄膜電晶體。
此外，代號4511代表發光元件。第一電極層4517為包含於發光元件4511中的像素電極，其電連接至薄膜電晶體4510的源極電極層和汲極電極層。注意，雖然發光元件4511的結構是包含第一電極層4517、電致發光層4512、及第二電極層4513的堆疊層結構，但是，不限於此。發光元件4511的結構可以視從發光元件4511取出光的方向等而做適當地改變。
使用有機樹脂膜、無機絕緣膜、或有機聚矽烷，形成 分隔壁4520。特別較佳地，使用感光材料，形成分隔壁4520，並且，在第一電極層4517上形成開口，以使開口的側壁形成為具有連續曲率的傾斜表面。
使用單層或堆疊的多個層，以形成電致發光層4512。
在第二電極層4513和分隔壁4520之上形成保護膜以防止氧、氫、濕氣、二氧化碳等進入發光元件4511中。關於保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜、等等。
此外，多種訊號及電位係從FPC 4518a和4518b供應至訊號線驅動電路4503a和4503b、掃描線驅動電路4504a和4504b、或像素部4502。
由與包含於發光元件4511中的第一電極層4517相同的導電膜，以形成連接端子電極4515，並且，由與包含於薄膜電晶體4509和4510中的源極和汲極電極層相同的導電膜，以形成端子電極4516。
連接端子電極4515經由各向異性導電膜4519而被電連接至包含於FPC 4518a中的端子。
位於從發光元件4511取出光的方向上之第二基板4506需要具有透光特性。在該情況中，以例如玻璃板、塑膠板、聚酯膜、或丙烯酸膜等透光材料用於第二基板4506。
關於填充物4507，除了例如氮或氬等惰性氣體外，還可以使用紫外光可固化樹脂或熱固性樹脂。舉例而言， 可以使用聚氯乙烯(PVC)、丙烯酸、聚醯亞胺、環氧樹脂、矽樹脂、聚乙烯丁醛(PVB)、或乙烯乙酸乙烯酯(EVA)。舉例而言，以氮做為填充物。
此外，假使需要時，可以在發光元件的發光表面上適當地設置例如極化板、圓形極化板(包含橢圓形極化板)、延遲板(四分之一波板、或半波板)、或濾光器等光學膜。此外，極化板或圓形極化板可以設有抗反射膜。舉例而言，可以執行防眩光處理，藉以使反射光由表面的凹部/凸部散射以降低眩光。
訊號線驅動電路4503a及4503b以及掃描線驅動電路4504a和4504b與分別製備的基板上之使用單晶半導體膜或多晶半導體膜而形成的驅動電路一起安裝。或者，僅有訊號線驅動電路或僅有其一部份、或是掃描線驅動電路或其一部份，可被分別地形成及安裝。本實施例不限於圖17A及17B中所示的結構。
經由上述製程，製造高度可靠的發光顯示裝置(顯示面板)作為半導體裝置。
本實施例可以與其它實施例中所述的結構適當地結合實施。
(實施例8)
在本說明書中揭示的半導體裝置可以被應用於電子紙。電子紙可以被使用於不同領域的電子設備，只要它們可以顯示資料即可。舉例而言，電子紙可被應用於電子書 (e-書)讀取器、海報、例如火車等車輛中的廣告、例如信用卡等不同卡片的顯示、等等。這些電子設備的實例係顯示於圖27中。
圖27顯示電子書讀取器2700的實例。舉例而言，電子書讀取器2700包含機殼2701和2703等二機殼。機殼2701和2703藉由鉸鏈2711而彼此結合，以使電子書讀取器2700可以沿著作為軸的鉸鏈2711而被打開及閉合。藉由此結構，可以如同紙書般地操作電子書讀取器2700。
顯示部2705及顯示部2707係分別結合入於機殼2701及機殼2703中。顯示部2705和顯示部2707可被配置成顯示一影像、或不同的影像。在顯示不同的影像之顯示部2705及顯示部2707的情況中，舉例而言，在右方顯示部上(圖27中的顯示部2705)可以顯示文字，在左方顯示部上(圖27中的顯示部2707)可以顯示圖像。
圖27顯示一實例，其中，機殼2701係設有操作部等等。舉例而言，機殼2701係設有電源開關2721、操作鍵2723、揚音器2725、等等。藉由操作鍵2723，可以翻頁。注意，鍵盤、指向裝置、等等也可被設於機殼的表面上，在機殼的表面上設有顯示部。此外，在機殼的背面或側面上，設置有外部連接端子(耳機端子、USB端子、例如AC轉接器或USB電線等可以連接至不同纜線的端子)、記錄媒體插入部、等等。此外，電子書2700可以具有電子字典的功能。
電子書2700可以具有能夠無線式地發送及接收資料之配置。經由無線通訊，可以從電子書伺服器購買及下載所想要的的書資料等等。
(實施例9)
本說明書中所揭示的半導體裝置可以被應用至不同的電子裝置(包含遊戲機)。電子裝置的實例包含電視機(也稱為電視或電視接收器)、電腦等的監視器、例如數位相機或數位攝影機等相機、數位相框、蜂巢式電話手機(也稱為行動電話或行電話裝置)、可攜式遊戲機、可攜式資訊端、音頻再生裝置、例如彈珠台等大型遊戲機、等等。
圖28A顯示電視機9600的實例。在電視機9600中，顯示部9603係結合入於機殼9601中。顯示部9603可以顯示影像。再者，在此，機殼9601被支架9605所支撐。
電視機9600可以藉由機殼9601的操作開關或分開的遙控器9610而被操作。以遙控器9610的操作開關9609，可以控制頻道及聲音，以便可以控制顯示於顯示部9603上的影像。此外，遙控器9610可以設有顯示部9607，用以顯示自遙控器9610輸出的資料。
注意，電視機9600係設有接收器、數據機、等等。藉由使用接收器，可以接收一般電視廣播。此外，當顯示裝置經由數據機有線地或無線地連接至通訊網路時，可以執行單向(從發送器至接收器)或雙向(在發送器與接收器之間或在接收器之間)資訊通訊。
圖28B顯示數位相框9700的實例。舉例而言，在數位相框9700中，顯示部9703係結合入於機殼9701中。顯示部9703可以顯示各種影像，舉例而言，顯示部9703可以顯示由數位相機等拍攝的影像資料以及作為一般相框。
注意，數位相框9700係設有操作部、外部連接端子(USB端子、或可以連接至例USB纜線等不同纜線的端子)、記錄媒體插入部、等等。雖然這些元件可被設置於設有顯示部的表面上，但是，較佳地，為了數位相框9700的設計，將它們設於側表面或背面上。舉例而言，儲存數位相機拍攝的影像資料之記憶體係插入於數位相框的記錄媒體插入部中，因此，可以傳送影像資料，然後，顯示於顯示部9703上。
數位相框9700可以被配置成無線式地發送及接收資料。採用此結構，所想要的的無線資料可以無線式地傳輸而顯示。
圖29A是可攜式遊戲機，其包含機殼9881和機殼9891等二機殼，機殼9881和機殼9891藉由接合部9893而連接，以便能夠開啟或彎折可攜式遊戲機。顯示部9882及顯示部9883係分別結合入於機殼9881和機殼9891中。此外，圖29A中所示的可攜式遊戲機包含揚音器部9884、記錄媒體插入部9886、LED燈9890、輸入機構(操作鍵9885、連接端子9887、感測器9888(具有測量力量、位移、位置、速度、加速度、角速度、旋轉頻率、 距離、光、液體、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射、流速、濕度、梯度、振動、氣味、或紅外線的功能之感測器)、及麥克風9889)、等等。無需多言，可攜式遊戲機的結構不限於上述，可以使用至少設有本說明書中所揭示的半導體裝置之其它結構。可攜式遊戲機可以適當地包含其它輔助設備。圖29A中所示的可攜式遊戲機具有讀出儲存於儲存媒體中的程式或資料以將其顯示於顯示部上之功能以及具有經由無線通訊而與其它可攜式遊戲機共用資訊之功能。注意，圖29A中所示的可攜式遊戲機的功能不限於上述功能，可攜式遊戲機可以具有多個功能。
圖29B顯示大型遊戲機之投幣機9900的實例。在投幣機9900中，顯示部9903係結合入於機殼9901中。此外，投幣機9900係設有例如啟動桿及停止開關、投幣槽、揚音器、等操作機構。無需多言，投幣機9900的結構不限於上述，可以使用至少設有本說明書中揭示的半導體裝置之其它結構。投幣機9900可以適當地包含其它輔助設備。
圖30A是立體視圖，顯示可攜式電腦的實例。
在圖30A的可攜式電腦中，藉由關閉連接頂殼9301及底殼9302之鉸鏈單元，具有顯示部9303的頂殼9301及具有鍵盤9304的底殼9302而可以彼此重疊。圖30A的可攜式電腦便於攜帶，並且，在使用用於輸入的鍵盤之情況中，打開鉸鏈單元及使用者可以看著顯示部9303輸入 資料。
除了鍵盤9304之外，底殼9302還包含指向裝置9306，藉由指向裝置9306可以執行輸入。此外，當顯示部9303是觸控輸入面板，藉由觸控部份顯示部，可以執行輸入。底殼9302包含例如CPU或硬碟等算術功能部份。此外，底殼9302包含另一裝置，例如外部連接埠9305，符合USB的通訊標準之通訊纜線可以插入外部連接埠9305。
頂殼9301包含顯示部9307，並且，藉由將顯示部9307朝向頂殼9301的內部而可以將顯示部9307保持於其中。頂殼9301可以具有大的顯示幕。此外，使用者可以調整被保持於頂殼9301中的顯示部9307的顯示幕的方向。當可以保持於頂殼9301中的顯示部9307是觸控式輸入面板時，藉由觸控而可以保持於頂殼9301中的部份顯示部9307，可以執行輸入。
使用液晶顯示面板、例如有機發光元件或無機發光元件等發光顯示面板之影像顯示裝置，形成可以保持於頂殼9301中的顯示部9303或顯示部9307。
此外，圖30A中的可攜式電腦可以設有接收器等，以及可以接收電視廣播以在顯示部上顯示影像。當藉由滑動顯示部9307而使顯示部9307的整個螢幕曝露出，而連接頂殼9301及底殼9302的鉸鏈單元關閉時，使用者可以觀看電視廣播。在此情況中，鉸鏈單元並未打開且未於顯示部9303上執行顯示。此外，僅有用於顯示電視廣播的電 路之啟動而被執行。因此，電力消耗最小，對於電池容量有限的可攜式電腦是有用的。
圖30B是立體視圖，顯示如同手錶般可由使用者戴於手腕上之行動電話。
行動電話係由下述所構成：主體，包含包括至少電話功能之通訊裝置、及電池；帶部，使主體能夠被穿戴於手腕上；調整部9205，用以調整固定於手腕的帶部之固定程度；顯示部9201；揚音器9207；及麥克風9208。
此外，主體包含操作開關9203。舉例而言，操作開關9203可以在開關被按下時作為啟動網際網路的程式之開關，以及作為開啟電源的開關、用於移動顯示的開關、用於指令開始拍攝影像之開關、等等，並且，可以被配置成具有個別功能。
以手指或輸入筆觸控顯示部9201、操作操作鍵9203、或輸入聲音至麥克風9208，以操作對行動電話的輸入。注意，顯示於顯示部9201上的顯示按鍵9202顯示於圖30B中。以手指等觸控顯示按鍵9202，可以執行輸入。
此外，主體包含相機部9206，相機部9206包含攝影機構，攝影機構具有將經由相機鏡頭形成之物體的影像轉換成電子影像訊號之功能。注意，並非一定要設置相機部。
圖30B中所示的行動電話係設有電視廣播的接收器等等，且能夠藉由接收電視廣播而在顯示部9201上顯示影 像。此外，圖30B中顯示的行動電話係設有例如記憶體等記憶裝置，並且，能夠將電視廣播記錄於記憶體中。圖30B中所示的行動電話可以具有例如GPS等收集位置資訊之功能。
使用液晶顯示面板、例如有機發光元件或無機發光元件之發光顯示面板等影像顯示裝置作為顯示部9201。圖30B中所示的行動電話是小巧的且圖30B中所示的行動電話的電池容量有限。因此，較佳使用可以由低耗電驅動的面板作為用於顯示部9201的顯示裝置。
注意，圖30B顯示穿戴於腕上的電子裝置；但是，本實施例不限於此，只要使用可攜式形狀即可。
(實施例10)
在本實施例中，將說明製程實例，其與實施例1的製程部份不同。圖31A至31D顯示一實例，其中，在形成源極和汲極電極層405a和405b之後，執行脫水或脫氫的熱處理。注意，與圖6A至6D中相同的部份以相同代號來予以表示。
以類似於實施例1的方式，在具有絕緣表面的基板400之上，形成閘極電極層401、閘極絕緣層402、及氧化物半導體層403(請參見圖31A)。
在氧化物半導體層430之上形成源極和汲極電極層405a和405b，並且，將氧化物半導體層430部份地蝕刻，以便形成氧化物半導體層441。(請參見圖31B)。
接著，在惰性氣體(例如氮、氦、氖、或氬)的氛圍下、或是減壓下，對氧化物半導體層441以及源極和汲極電極層450a和405b執行熱處理，然後，執行緩慢冷卻。此熱處理在氧化物半導體層441中造成脫水或脫氫，以使氧化物半導體膜441的電阻降低。如上，可以取得低電阻氧化物半導體層432(請參見圖31C)。注意，關於源極和汲極電極層405a和405b，較佳使用例如鎢或鉬等具有足以承受熱處理之抗熱性的材料。
在熱處理及緩慢冷卻之後，以濺射法、PCVD法來形成氧化物絕緣膜407成為接觸氧化物半導體層432，而不曝露於空氣中。當以濺射法、PCVD法來形成氧化物絕緣膜407成為接觸低電阻氧化物半導體層432時，在低電阻氧化物半導體層432中，至少與氧化物絕緣膜407接觸的區域具有增加的電阻(亦即，載子濃度降低，較佳降低至低於1×1018/cm3，更佳降低至1×1014/cm3或更低)，以便可以取得高電阻氧化物半導體區。因此，氧化物半導體層432變成具有高電阻的氧化物半導體區的半導體層403(第三氧化物半導體層)，然後，可以完成薄膜電晶體470(請參見圖31D)。
藉由脫水或脫氫的熱處理之實施，降低含於氧化物半導體層中的雜質(例如H2O、H、及OH)，並且，增加載子濃度。之後，執行緩慢冷卻。然後，形成與氧化物半導體層接觸的氧化物絕緣膜等，以使載子濃度降低。因此，可以增進薄膜電晶體470的可靠度。
此外，本實施例可以與實施例1自由地組合。
(實施例11)
將參考圖32，說明半導體裝置的製造方法。以類似於實施例1中所示的方式，形成與實施例1中相同的部份或是具有類似功能的部份；因此，省略其重複部份。
圖32中所示的薄膜電晶體471是實施例，其中，導電層409係設置成與閘極電極層401及半導體層403的通道區相重疊，而以絕緣膜夾置於其間。
圖32是包含於半導體裝置中的薄膜電晶體471的剖面視圖。薄膜電晶體471是底部閘極型薄膜電晶體，並且，包含設於具有絕緣表面的基板400上之閘極電極層401、閘極絕緣層402、半導體層403、源極和汲極電極層405a和405b、以及導電層409。導電層409係設於氧化物半導體膜407之上以致與閘極電極層401相重疊。
使用類似於閘極電極層401或是源極和汲極電極層405a和405b之材料，以類似方法來形成導電層409。在設置像素電極層的情況中，使用類似於像素電極的材料，以類似的方法來形成導電層409。在本實施例中，使用鈦膜、鋁膜、及鈦膜的堆疊層，以形成導電層409。
導電層409可以具有與閘極電極層401相同的電位或是具有不同於閘極電極層401的電位，並且，可以作為第二閘極電極層。此外，導電層409係處於浮動狀態。
此外，藉由在與半導體層403重疊的位置處設置導電 層409，在用以檢測薄膜電晶體的可靠度之偏壓-溫度應力測試(BT測試)中，可以降低BT之前與之後之間薄膜電晶體471的臨界電壓偏移量。特別是，在基板溫度增加至150℃後，將-20V的電壓施加至閘極之-BT測試中，可以抑制臨界電壓偏移。
本實施例可以與實施例1自由地組合。
(實施例12)
將參考圖33，說明半導體裝置及半導體裝置的製造方法。以類似於實施例1中所示的方式，形成與實施例1中相同的部份或是具有類似功能的部份；因此，省略其重複部份。
圖33中所示的薄膜電晶體472是一實例，其中，導電層419係設置成與閘極電極層401及半導體層403的通道區相重疊，而以氧化物絕緣膜407及絕緣層410夾置於其間。
圖33是包含於半導體裝置中的薄膜電晶體472的剖面視圖。薄膜電晶體472是底部閘極型薄膜電晶體，並且，包含設於具有絕緣表面的基板400上之閘極電極層401、閘極絕緣層402、半導體層403、源極和汲極區404a和404b、源極和汲極電極層405a和405b、以及導電層419。導電層419係設於氧化物絕緣膜407及絕緣層410上以致與閘極電極層401相重疊。
在本實施例中，作為平坦化膜的絕緣層410被堆疊於 氧化物絕緣膜407之上，並且，在氧化物絕緣膜407和絕緣層410中形成抵達源極或汲極電極層405b之開口。導電膜係形成於絕緣層410之上，並且氧化物絕緣膜407和絕緣層410中形成的開口中，並且，被蝕刻成所想要的形狀，以便形成導電層419和像素電極層411。以此方式，使用相同材料，以相同方法，一起形成導電層419及像素電極層411。在本實施例中，使用含有氧化矽的氧化銦-氧化錫合金(含有氧化矽之以In-Sn-O為基礎的氧化物)，以形成像素電極層411及導電層419。
使用類似於閘極電極層401或源極和汲極電極層405a和405b的材料，以類似方法來形成導電層419。
導電層419可以具有與閘極電極層401相同的電位，或是具有與閘極電極層401不同的電位，並且，可以作為第二閘極電極層。此外，導電層419可以處於浮動狀態。
此外，在與半導體層403相重疊的部份中，設置導電層419的情況中，在用以檢測薄膜電晶體的可靠度之偏壓-溫度應力測試(BT測試)中，可以降低BT之前與之後之間薄膜電晶體472的臨界電壓偏移量。
本實施例可以與實施例1自由地組合。
(實施例13)
在本實施例中，將參考圖34A至34C，說明通道截止型薄膜電晶體1430的實例。圖34C顯示薄膜電晶體的上視圖的實例，其Z1-Z2剖面視圖對應於圖34B。本實施例 說明鎵未含於薄膜電晶體1430的氧化物半導體層中的實例。
如同圖34A中一般，閘極電極層1401係形成於基板1400之上。接著，氧化物半導體層係形成於遮蓋閘極電極層1401的閘極絕緣層1402之上。
在本實施例中，以濺射法，使用以Sn-Zn-O為基礎的氧化物半導體來形成氧化物半導體層。當鎵並未用於氧化物半導體層時，由於在形成氧化物半導體層時並未使用昂貴的靶材，所以，可以降低成本。
正好在沈積氧化物半導體膜之後或圖案化氧化物半導體膜之後，執行脫水或脫氫。
為了執行脫水或脫氬，在惰性氣體(例如氮、氦、氖、或氬)的氛圍下、或是減壓下，執行熱處理，然後，在惰性氣體的氛圍下，執行緩慢冷卻。在200℃至600℃(含)下，較佳在400℃至450℃(含)下，執行熱處理。藉由在惰性氣體的氛圍下或在減壓下執行的熱處理及緩慢冷卻，氧化物半導體層可以具有降低的電阻(亦即，載子濃度增加，較佳增加至低於1×1018/cm3或更高)，以便可以提供低電阻氧化物半導體層1403(請參見圖34A)。
接著，將通道保護層1418設置成與氧化物半導體層1403相接觸。通道保護層1418可以防止氧化物半導體層1403的通道形成區在製程中受損(舉例而言，因蝕刻時的蝕刻劑或電漿而厚度減少)。因此，可以增進薄膜電晶體1430的可靠度。
此外，在脫水或脫氫之後，可以連續地形成通道保護層1418而不會曝露於空氣中。連續的膜形成而不會曝露至空氣能夠取得未受氛圍成分或漂浮於空氣中的雜質元素污染之堆疊層的每一個介面。因此，可以減少薄膜電晶體的特徵變動。
當以濺射法、PCVD法等，形成接觸低電阻氧化物半導體層1403的通道保護層1418(為氧化物絕緣膜)時，在低電阻氧化物半導體層1403中，至少與通道保護層1418接觸的區域具有增加的電阻(亦即，載子濃度降低，較佳降低至低於1×1018/cm3，更佳降低至1×1014/cm3或更低)。因此，可以取得高電阻氧化物半導體區。在半導體裝置的製程期間，重要的是經由執行惰性氣體的氛圍下(或是減壓下)熱處理及緩慢冷卻、形成氧化物絕緣膜、等等，以增加及減少氧化物半導體層中的載子濃度。
使用包含氧的無機材料(例如氧化矽、氧氮化矽、或氮氧化矽)，以形成通道保護層1418。關於形成方法，可以使用例如電漿CVD法或熱CVD法或濺射法等氣相沈積法。藉由蝕刻沈積的膜的形狀，處理通道保護層1418。在此，以濺射法形成氧化矽膜及使用微影術來形成的掩罩以蝕刻處理氧化矽膜之方式來形成通道保護層1418。
接著，在通道保護層1418及氧化物半導體層1403之上形成n+層1406a及1406b。在本實施例中，在不同於氧化物半導體層1403的沈積條件下，由以Al-Zn-O為基礎的非單晶膜形成作為源極和汲極區之n+層1406a和 1406b，n+層1406a和1406b是具有較低電阻的氧化物半導體層。使用含有氮之以Al-Zn-O為基礎的非單晶膜，亦即以Al-Zn-O-N為基礎的非單晶膜(也稱為AZON膜)，以形成n+層1406a和1406b。
接著，分別在n+層1406a和n+層1406b之上形成源極電極層1405a和汲極電極層1405b；因此，完成薄膜電晶體1430(請參見圖34B)。使用選自Al、Cr、Ta、Ti、Mo、及W中的任一元素；含有這些元素中的任何元素作為成分的合金；包含這些元素中的任何元素的組合的合金膜；等等。或者，源極電極層1405a和1405b可以具有包含上述任意者的堆疊層。
設置n+層1406a和1406b可以在氧化物半導體層1403與金屬層之源極和汲極電極層1405a和1405之間產生良好的接面，比設置肖特基接面的情況允許更高的熱穩定度。此外，特意設置n+層可以有效供應載子給通道(在源極側上)、有效穩定地吸收來自通道(在汲極側上)的載子、或是有效防止佈線與氧化物半導體層之間的介面形成電阻成分。此外，由於電阻降低，所以，即使在高汲極電壓下，仍然能確保良好的遷移率。
此外，本實施例不限於包含n+層1406a和1406b之上述結構；可以採用未設置n+層的結構。
在形成通道保護層1418之後，薄膜電晶體1430受到氮氛圍或空氣氛圍(在空氣中)(在等於或高於150℃且低於350℃的溫度下)下的熱處理。舉例而言，在250℃的氮氣 氛圍下執行熱處理1小時。在此熱處理中，氧化物半導體層1403在與通道保護層1418接觸的條件下被加熱；因此，可以降低薄膜電晶體1470的電特徵變動。對於何時執行此熱處理(較佳地，在等於或高於150℃且低於350℃的溫度下)並無特別限制，只要在形成通道保護層1418之後即可。當此熱處理也作為另一步驟中的熱處理時，例如，形成樹脂膜時的熱處理或用以降低透明導電膜的電阻之熱處理，可以防止步驟的數目增加。
本實施例可以與其它實施例中所述的結構適當地組合實施。
(實施例14)
將參考圖35A及35B來說明半導體裝置及半導體裝置的製造方法。可以如同實施例13中所述般，產生與實施例13相同的部份或是具有類似功能的部份以及與實施例13相同的步驟；因此，省略其重複的部份。
圖35A中所示的薄膜電晶體1431是一實例，在其具有的結構中，導電層1409係設置成與閘極電極層1401及氧化物半導體層1403的通道區相重疊，且以通道保護層1418和絕緣層1407夾置於其間。
圖35A是包含於半導體裝置中的薄膜電晶體1431的剖面視圖。薄膜電晶體1431是底部閘極型薄膜電晶體，包含設於具有絕緣表面的基板1400上之閘極電極層1401、閘極絕緣層1402、氧化物半導體層1403、源極和 汲極區1404a和1404b、源極和汲極電極層1405a和1405b、以及導電層1409。導電層1409係設置成與閘極電極層1401相重疊而以氧化物絕緣膜1407插置於其間。
使用類似於閘極電極層1401或源極和汲極電極層1405a和1405b的材料，以類似方法來形成導電層1409。在設置像素電極層的情況中，使用類似於像素電極層的材料，以類似方法來形成導電層1409。在本實施例中，使用鈦膜、鋁膜、及鈦膜的堆疊作為導電層1409。
導電層1409可以具有與閘極電極層1401相同的電位，或是具有與閘極電極層1401不同的電位，並且，可以作為第二閘極電極層。此外，導電層1409可以處於浮動狀態。
此外，藉由在與氧化物半導體層1403相重疊的部份中，設置導電層1409，則在用以檢測薄膜電晶體的可靠度之偏壓-溫度應力測試(BT測試)中，可以降低BT之前與之後之間薄膜電晶體1431的臨界電壓偏移量。
圖35B顯示與圖35A部份不同的實例。以類似於圖35A中所示之方式，產生與35A相同的部份及步驟、或是具有類似功能的部份；因此，省略重複的說明。
包含於圖35B中所示的薄膜電晶體1432是一實例，在其具有的結構中，導電層1409係設置成與閘極電極層1401及氧化物半導體層1403的通道區相重疊，以通道保護層1418和絕緣層1407、及絕緣層1408夾置於導電層1409與閘極電極層1401之間。
在圖35B中，作為平坦化層的絕緣層1408係堆疊於絕緣層1407之上。
此外，圖35B顯示一結構，其中，並未設置源極和汲極區，並且，氧化物半導體層1403與源極電極層1405a和汲極電極層1405b係直接接觸。
在類似於圖35A之圖35B的結構中，導電層1409係設置於與氧化物半導體層1403相重疊的部份中，因此，在用以檢測薄膜電晶體的可靠度之偏壓-溫度應力測試中，可以降低BT之前與之後之間薄膜電晶體1432的臨界電壓偏移量。
本實施例可以與其它實施例中所述的結構適當地結合實施。
(實施例15)
在本實施例中，將參考圖36，說明與實施例1部份不同的結構。以類似於實施例1中所示的方式，形成與實施例1中相同的部份或是具有類似功能的部份，而且，也以類似於實施例1中所述的方式，執行類似於實施例1中的步驟；因此，省略重複的部份。
在本實施例中，在圖案化第一氧化物半導體層之後，在惰性氣體(例如氮、氦、氖、或氬)的氛圍下、或是減壓下，執行熱處理，然後執行緩慢冷卻。在上述氛圍下對第一氧化物半導體層執行的熱處理能夠消除氧化物半導體層403中例如氫及濕氣之雜質。
接著，在第一氧化物半導體層之上形成用於形成薄膜電晶體的源極和汲極區(也稱為n+層或緩衝層)之第二氧化物半導體膜，然後形成導電膜。
然後，經由蝕刻步驟，選擇性地蝕刻第一氧化物半導體層、第二氧化物半導體膜、及導電膜，以形成氧化物半導體層403、源極和汲極區404a和404b(也稱為n+層或緩衝層)、以及源極和汲極電極405a和405b。注意，部份地蝕刻氧化物半導體層403而具有溝槽部(凹部)。
接著，以濺射法或PCVD法來形成與氧化物半導體層403相接觸的氧化矽膜，作為氧化物絕緣膜407。形成為接觸低電阻氧化物半導體層的氧化物絕緣膜407未包含例如濕氣、氫離子、及OH-之雜質，並且，使用阻擋這些雜質從外部進入之無機絕緣膜(具體而言，氧化矽膜或氮氧化矽膜)，以形成氧化物絕緣膜407。
當以濺射法或PCVD法等來形成接觸低電阻氧化物半導體層403之氧化物絕緣膜407時，在低電阻氧化物半導體層403中，至少與氧化物絕緣膜407相接觸的區域具有增加的電阻(亦即，載子濃度降低，較佳降低至低於1×1018/cm3，更佳降低至1×1014/cm3或更低)。因此，可以提供高電阻氧化物半導體區。藉由形成與氧化物半導體層403相接觸的氧化物絕緣膜407，氧化物半導體層具有高電阻氧化物半導體區。因此，完成薄膜電晶體473(請參見圖36)。
在圖36所示的結構中，以In-Ga-Zn-O為基礎的非單 晶膜係使用於源極和汲極區(也稱為n+層或緩衝層)404a和404b。
此外，在氧化物半導體層403與源極電極層之間設置源極區，並且，在氧化物半導體層403與汲極電極層之間設置汲極區。關於源極和汲極區，使用具有n型導電性的氧化物半導體層。
此外，用於薄膜電晶體473的源極和汲極區404a和404b之第二氧化物半導體膜較佳地比用於通道形成區的第一氧化物半導體層還薄，而且，較佳地具有比第一氧化物半導體層還高的導電率。
此外，在某些情況中，用於通道形成區的第一氧化物半導體層具有非晶結構以及用於源極區和汲極區的第二氧化物半導體膜包含非晶結構中的晶粒(奈米晶體)。用於源極區和汲極區之第二氧化物半導體膜中的晶粒(奈米晶體)具有1nm至10nm(典型上約2nm至4nm)的直徑。
在形成氧化物絕緣膜407之後，薄膜電晶體473可以受到氮氛圍或空氣氛圍(在空氣中)下的熱處理(在等於或高於150℃且低於350℃的溫度下)。舉例而言，在250℃的氮氣氛圍下執行熱處理1小時。在此熱處理中，氧化物半導體層403在與氧化物絕緣膜407接觸的條件下被加熱；因此，可以降低薄膜電晶體473的電特徵變動。
本實施例可以與其它實施例中所述的結構適當地組合實施。
於下，將以實施例對具有上述結構的本發明作進一步 的具體說明。
[實例1]
關於包含具有高氧濃度的區域及具有低氧濃度的區域之氧化物半導體層，模擬熱處理之前與之後之間的氧濃度變化。在本實例中，將參考圖42及圖43，說明其結果。關於模擬軟體，使用由Fujitsu Limited所製造的Materials Explorer 5.0。
圖42顯示用於模擬的氧化物半導體層之模型。在此，以具有低氧密度的層1203及具有高氧密度的層1205相堆疊之結構使用於氧化物半導體層1201。
將具有低氧密度的層1203形成為具有包含In原子、Ga原子、Zn原子、及O原子之非晶結構，其中，In原子、Ga原子、及Zn原子的數目均為15，而O原子數目為54。
此外，將具有高氧密度的層1205形成為具有包含In原子、Ga原子、Zn原子、及O原子之非晶結構，其中，In原子、Ga原子、及Zn原子的數目均為15，而O原子數目為66。
氧化物半導體層1201的密度被設定為5.9g/cm3。
接著，在NVT整體及250℃的溫度之條件下，對氧化物半導體層1201執行古典分子動力學(MD)模擬。時間步階被設定為0.2fs，並且，總模擬時間被設定為200ps。此外，以玻思-梅爾-哈金斯(Born-Mayer-Huggins)電位 使用於金屬-氧鍵結及氧-氧鍵結。此外，將氧化物半導體層1201的上端部及下端部之原子的移動固定。
模擬結果顯示於圖43。在z軸座標中，0nm至1.15nm的範圍代表具有低氧濃度的層1203，1.15nm至2.3nm的範圍代表具有高氧濃度的層1205。以實線1207表示MD模擬之前氧密度的分佈，以虛線1209表示MD模擬之後氧密度的分佈。
實線1207顯示，在從具有低氧密度的層1203與具有高氧密度的層1205之間的介面至具有高氧濃度的層1205之間的範圍之區域中，氧化物半導體層1201具有高氧濃度。另一方面，虛線1209顯示在具有低氧密度的層1203與具有高氧密度的層1205中氧密度是均勻的。
從上述中，當氧密度分佈如同具有低氧密度的層1203與具有高氧密度的層1205的堆疊中一般不均勻時，發現從氧密度較高處至氧密度較低處之氧密度會因熱處理而降低，因此，氧密度變成均勻的。
亦即，如同實施例1中所述般，由於藉由在第一氧化物半導體層403之上形成氧化物絕緣膜407，而增加氧化物半導體層403與氧化物絕緣膜407之間的介面處之氧濃度，所以，氧擴散至氧密度低的氧化物半導體層403，因此，氧化物半導體層403具有更高的電阻。如上所述，可以增進薄膜電晶體的可靠度。
本申請案根據2009年6月30日向日本專利局申請之日本專利申請序號2009-156410，其整體內容於此一併列 入參考。

Claims (9)

  1. 一種半導體裝置的製造方法，包含下述步驟：形成氧化物半導體層；在惰性氣體氛圍下對該氧化物半導體層執行第一加熱處理於等於或高於400℃，藉此，該氧化物半導體層的載子濃度係大於1×1018/cm3；形成源極電極和汲極電極於該氧化物半導體層中的第一區域之上並且與該氧化物半導體層中的該第一區域相接觸；以及形成氧化物絕緣層於該氧化物半導體層中的第二區域之上並且與該氧化物半導體層中的該第二區域相接觸；以及對該氧化物絕緣層執行第二加熱處理於低於400℃，其中，該第一區域的載子濃度係大於1×1018/cm3，並且其中，該第二區域的載子濃度係小於1×1018/cm3。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中，該第一加熱處理的該惰性氣體氛圍為氮氣氛圍或稀有氣體氛圍。
  3. 如申請專利範圍第1項之半導體裝置的製造方法，其中，該第二加熱處理係執行於惰性氣體氛圍下。
  4. 如申請專利範圍第3項之半導體裝置的製造方法，其中，該第二加熱處理的該惰性氣體氛圍為氮氣氛圍或稀有氣體氛圍。
  5. 如申請專利範圍第1項之半導體裝置的製造方法，其中，該氧化物半導體層的氫濃度係低於3×1020/cm3。
  6. 如申請專利範圍第1項之半導體裝置的製造方法，其中，該氧化物半導體層包含銦、鎵及鋅。
  7. 如申請專利範圍第1項之半導體裝置的製造方法，其中，該氧化物半導體層包含銦、錫及鋅。
  8. 如申請專利範圍第1項之半導體裝置的製造方法，其中，該氧化物半導體層包含結晶。
  9. 如申請專利範圍第1項之半導體裝置的製造方法，其中，該氧化物絕緣層包含矽。
TW104135834A 2009-06-30 2010-06-28 半導體裝置及其製造方法 TWI582855B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009156410 2009-06-30

Publications (2)

Publication Number Publication Date
TW201604969A true TW201604969A (zh) 2016-02-01
TWI582855B TWI582855B (zh) 2017-05-11

Family

ID=43410954

Family Applications (6)

Application Number Title Priority Date Filing Date
TW106104917A TWI623046B (zh) 2009-06-30 2010-06-28 半導體裝置及其製造方法
TW104135834A TWI582855B (zh) 2009-06-30 2010-06-28 半導體裝置及其製造方法
TW108112528A TWI699001B (zh) 2009-06-30 2010-06-28 半導體裝置及其製造方法
TW099121074A TWI517257B (zh) 2009-06-30 2010-06-28 半導體裝置及其製造方法
TW108127768A TW201943085A (zh) 2009-06-30 2010-06-28 半導體裝置及其製造方法
TW107105353A TWI664737B (zh) 2009-06-30 2010-06-28 半導體裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106104917A TWI623046B (zh) 2009-06-30 2010-06-28 半導體裝置及其製造方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
TW108112528A TWI699001B (zh) 2009-06-30 2010-06-28 半導體裝置及其製造方法
TW099121074A TWI517257B (zh) 2009-06-30 2010-06-28 半導體裝置及其製造方法
TW108127768A TW201943085A (zh) 2009-06-30 2010-06-28 半導體裝置及其製造方法
TW107105353A TWI664737B (zh) 2009-06-30 2010-06-28 半導體裝置及其製造方法

Country Status (7)

Country Link
US (6) US8557641B2 (zh)
EP (2) EP3573108A1 (zh)
JP (11) JP5459909B2 (zh)
KR (8) KR20200031709A (zh)
CN (3) CN111081550A (zh)
TW (6) TWI623046B (zh)
WO (1) WO2011001879A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI697094B (zh) * 2016-11-04 2020-06-21 大陸商廈門市三安光電科技有限公司 微元件的轉移裝置、微元件的轉移方法、微元件裝置的製造方法、微元件裝置及電子設備

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200031709A (ko) * 2009-06-30 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR102011616B1 (ko) 2009-06-30 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20120031026A (ko) 2009-06-30 2012-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101610606B1 (ko) * 2009-07-03 2016-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20210131462A (ko) * 2009-07-10 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
TWI559501B (zh) 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101672072B1 (ko) 2009-09-04 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
CN107180608B (zh) * 2009-10-09 2020-10-02 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR101995704B1 (ko) 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
DE112011101069B4 (de) 2010-03-26 2018-05-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011145484A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8906756B2 (en) 2010-05-21 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105957802A (zh) 2010-05-21 2016-09-21 株式会社半导体能源研究所 半导体装置及其制造方法
US8441010B2 (en) 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101885691B1 (ko) 2010-07-27 2018-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
US8957442B2 (en) * 2011-02-11 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
JP5766467B2 (ja) 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置
JP5657434B2 (ja) * 2011-03-14 2015-01-21 富士フイルム株式会社 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US9012904B2 (en) * 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8743590B2 (en) * 2011-04-08 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device using the same
JP2013087962A (ja) * 2011-10-13 2013-05-13 Panasonic Corp 加熱調理装置
TW201901972A (zh) * 2012-01-26 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
WO2015081416A1 (en) * 2013-12-04 2015-06-11 The Governors Of The University Of Alberta Buried source schottky barrier thin film transistor and method of manufacture
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
KR102072340B1 (ko) 2012-11-08 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
KR102370239B1 (ko) 2012-12-28 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6401483B2 (ja) 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI741298B (zh) 2013-10-10 2021-10-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102169628B1 (ko) * 2013-11-26 2020-10-23 한국전자통신연구원 산화물 반도체 형성방법
CN104810263B (zh) * 2014-01-24 2018-11-20 北大方正集团有限公司 栅氧化层的制造方法
CN106415801B (zh) 2014-06-03 2019-12-13 夏普株式会社 半导体装置及其制造方法
US20160163869A1 (en) * 2014-12-08 2016-06-09 Semiconductor Energy Laboratory Co., Ltd. Transistor
CN104576656A (zh) * 2014-12-23 2015-04-29 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
JP6097808B2 (ja) * 2015-10-15 2017-03-15 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN107369716B (zh) * 2017-07-17 2021-02-12 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示装置
JP7163294B2 (ja) 2017-09-05 2022-10-31 株式会社半導体エネルギー研究所 半導体装置
KR20210009000A (ko) 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치
CN111952317B (zh) * 2020-08-04 2024-04-09 长江存储科技有限责任公司 三维存储器及其制备方法

Family Cites Families (184)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0051940B1 (en) 1980-11-06 1985-05-02 National Research Development Corporation Annealing process for a thin-film semiconductor device and obtained devices
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2652267B2 (ja) * 1990-10-29 1997-09-10 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3394433B2 (ja) * 1997-10-16 2003-04-07 株式会社日立製作所 アクティブマトリクス液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
TW449949B (en) 1998-09-10 2001-08-11 Rohm Co Ltd Light emitting semiconductor element and method for manufacturing the same
EP1115163A4 (en) 1998-09-10 2001-12-05 Rohm Co Ltd SEMICONDUCTOR LEDS AND MANUFACTURING METHOD THEREOF
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6573195B1 (en) * 1999-01-26 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
JP2000357586A (ja) 1999-06-15 2000-12-26 Sharp Corp 薄膜ｅｌ素子の製造方法および薄膜ｅｌ素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003037268A (ja) * 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4360826B2 (ja) * 2003-04-24 2009-11-11 シャープ株式会社 半導体膜およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR101142996B1 (ko) 2004-12-31 2012-05-08 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
JP5094019B2 (ja) * 2005-01-21 2012-12-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
JP5171003B2 (ja) 2005-01-28 2013-03-27 株式会社半導体エネルギー研究所 半導体装置
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4873528B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製造方法
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
KR101112655B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7435633B2 (en) 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
JP4930704B2 (ja) 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8013331B2 (en) * 2006-06-19 2011-09-06 Panasonic Corporation Thin film transistor, method of manufacturing the same, and electronic device using the same
JP4321557B2 (ja) 2006-07-06 2009-08-26 エプソンイメージングデバイス株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008117863A (ja) * 2006-11-01 2008-05-22 Sharp Corp 半導体素子及び表示装置
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100862593B1 (ko) 2007-02-01 2008-10-09 한양대학교 산학협력단 투명 전도성 박막 및 이의 제조방법
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5286826B2 (ja) 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
JP5215589B2 (ja) * 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
JP2008284136A (ja) 2007-05-17 2008-11-27 Shimadzu Corp 超音波プローブ用アタッチメント及び超音波プローブ
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
KR101092483B1 (ko) * 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
JP5242083B2 (ja) * 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
US20090001881A1 (en) * 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8686412B2 (en) * 2007-07-31 2014-04-01 Hewlett-Packard Development Company, L.P. Microelectronic device
KR101536101B1 (ko) 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
KR100882677B1 (ko) 2007-08-20 2009-02-06 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100907400B1 (ko) * 2007-08-28 2009-07-10 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 이용한 발광표시장치
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
US7982216B2 (en) 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
KR100947748B1 (ko) * 2007-11-16 2010-03-17 광주과학기술원 Ｐ형의 전기적 특성을 갖는 아연산화물 반도체 제조방법
JP2009128761A (ja) 2007-11-27 2009-06-11 Sharp Corp 基板装置及びその製造方法並びに表示装置
JP5183173B2 (ja) * 2007-11-29 2013-04-17 株式会社ジャパンディスプレイウェスト 光センサーおよび表示装置
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009156410A (ja) 2007-12-27 2009-07-16 Toyota Motor Corp 流量調整器、および、高圧ガス容器
WO2009139009A1 (en) * 2008-05-14 2009-11-19 Valigeria Roncato S. P. A. Luggage article having a handle
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI476921B (zh) * 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101643204B1 (ko) 2008-12-01 2016-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101642384B1 (ko) 2008-12-19 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
KR101608887B1 (ko) * 2009-04-17 2016-04-05 삼성전자주식회사 인버터와 그 제조방법 및 인버터를 포함하는 논리회로
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
EP2256795B1 (en) 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
KR20200031709A (ko) * 2009-06-30 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI697094B (zh) * 2016-11-04 2020-06-21 大陸商廈門市三安光電科技有限公司 微元件的轉移裝置、微元件的轉移方法、微元件裝置的製造方法、微元件裝置及電子設備

Also Published As

Publication number Publication date
JP2015035611A (ja) 2015-02-19
JP6087456B2 (ja) 2017-03-01
KR20210090296A (ko) 2021-07-19
KR101644249B1 (ko) 2016-07-29
JP2020115565A (ja) 2020-07-30
US20180366326A1 (en) 2018-12-20
TWI582855B (zh) 2017-05-11
JP2014042038A (ja) 2014-03-06
TWI623046B (zh) 2018-05-01
KR20170049621A (ko) 2017-05-10
JP5377779B2 (ja) 2013-12-25
JP5459909B2 (ja) 2014-04-02
KR20200031709A (ko) 2020-03-24
TWI517257B (zh) 2016-01-11
JP2018166216A (ja) 2018-10-25
JP5898741B2 (ja) 2016-04-06
US8846460B2 (en) 2014-09-30
KR20120102036A (ko) 2012-09-17
US20140011320A1 (en) 2014-01-09
KR101645146B1 (ko) 2016-08-02
TW201943085A (zh) 2019-11-01
TWI699001B (zh) 2020-07-11
TW201118954A (en) 2011-06-01
EP2449594A4 (en) 2015-06-03
CN106409684A (zh) 2017-02-15
KR20140054445A (ko) 2014-05-08
US10796908B2 (en) 2020-10-06
JP2011029630A (ja) 2011-02-10
JP2022048215A (ja) 2022-03-25
US20140377907A1 (en) 2014-12-25
KR101420025B1 (ko) 2014-07-15
CN106409684B (zh) 2020-01-21
TWI664737B (zh) 2019-07-01
US20190348285A1 (en) 2019-11-14
EP2449594B1 (en) 2019-08-21
KR20160093736A (ko) 2016-08-08
EP2449594A1 (en) 2012-05-09
WO2011001879A1 (en) 2011-01-06
JP2019195095A (ja) 2019-11-07
EP3573108A1 (en) 2019-11-27
JP2023155269A (ja) 2023-10-20
TW201721766A (zh) 2017-06-16
US20110053322A1 (en) 2011-03-03
CN102460713B (zh) 2016-12-07
JP2017076823A (ja) 2017-04-20
JP2013102208A (ja) 2013-05-23
CN102460713A (zh) 2012-05-16
JP2016146493A (ja) 2016-08-12
KR101915421B1 (ko) 2018-11-05
KR101732859B1 (ko) 2017-05-04
US10062570B2 (en) 2018-08-28
US20210366709A1 (en) 2021-11-25
CN111081550A (zh) 2020-04-28
KR102458127B1 (ko) 2022-10-24
US8557641B2 (en) 2013-10-15
KR20150073226A (ko) 2015-06-30
KR20180120804A (ko) 2018-11-06
TW201926724A (zh) 2019-07-01
JP5622909B2 (ja) 2014-11-12
TW201820641A (zh) 2018-06-01
JP7329632B2 (ja) 2023-08-18

Similar Documents

Publication Publication Date Title
JP7329632B2 (ja) 液晶表示装置
JP6847296B2 (ja) 半導体装置