TW201336078A - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201336078A
TW201336078A TW101149564A TW101149564A TW201336078A TW 201336078 A TW201336078 A TW 201336078A TW 101149564 A TW101149564 A TW 101149564A TW 101149564 A TW101149564 A TW 101149564A TW 201336078 A TW201336078 A TW 201336078A
Authority
TW
Taiwan
Prior art keywords
film
layer
insulating layer
oxide
oxide semiconductor
Prior art date
Application number
TW101149564A
Other languages
English (en)
Other versions
TWI596770B (zh
Inventor
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201336078A publication Critical patent/TW201336078A/zh
Application granted granted Critical
Publication of TWI596770B publication Critical patent/TWI596770B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明的課題之一是提供一種具有使用氧化物半導體的電晶體且可靠性高的半導體裝置。在具有包括氧化物半導體層的底閘極結構的電晶體的半導體裝置中，以接觸於氧化物半導體層的方式層疊絕緣層和金屬膜。藉由從金屬膜的表面上對絕緣層及金屬膜進行氧摻雜處理，在絕緣層中形成具有包含超過化學計量組成的氧的區域，並使金屬膜氧化而形成金屬氧化物膜。另外，金屬氧化物膜的電阻率為1×1010Ωm以上且1×1019Ωm以下。

Description

半導體裝置及半導體裝置的製造方法
所公開的發明係關於一種半導體裝置及半導體裝置的製造方法。
注意，本說明書等中的半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置，因此電光裝置、發光顯示裝置、半導體電路以及電子裝置都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(有時簡稱為顯示裝置)等的半導體電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。作為其他材料，氧化物半導體受到關注。
例如，公開了作為氧化物半導體使用氧化鋅或In-Ga-Zn類氧化物來製造電晶體的技術(參照專利文獻1及專利文獻2)。
另外，已經指出，因在氧化物半導體中包含氫而在離傳導帶淺的能階產生施體以使它n型化。因此，需要採取某些措施來防止在形成氧化物半導體時氫混入氧化物半導體中。此外，公開了如下技術：不僅減少包含在氧化物半導體中的氫量，而且還減少接觸於氧化物半導體的閘極絕緣膜中的氫量來抑制臨界電壓的變化(參照專利文獻 3)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
[專利文獻3]日本專利申請公開第2009-224479號公報
另外，在氧化物半導體中，氧缺陷成為施體，而在氧化物半導體中產生載流子的電子。當在包括電晶體的通道形成區域的氧化物半導體中存在多個氧缺陷時，在通道形成區域中產生電子，從而因其導致使電晶體的臨界電壓向負方向變動。
鑒於上述問題，本發明的一個方式的目的之一是提供一種使用氧化物半導體的半導體裝置的製造方法，該半導體裝置可以被賦予穩定的電特性來實現高可靠性。
在具有包括氧化物半導體層的底閘極結構的電晶體的半導體裝置的製造方法中，以接觸於氧化物半導體層的方式層疊絕緣層和金屬膜。藉由從金屬膜的表面上對絕緣層及金屬膜進行氧摻雜處理，使金屬膜氧化而形成金屬氧化物膜。
藉由氧摻雜處理形成的金屬氧化物膜較佳為具有1×1010Ωm以上且1×1019Ωm以下，更佳為具有1×1010Ωm以上且1×1018Ωm以下，進一步佳為具有1×1011Ωm以上且1×1015Ωm以下的電阻率ρ。藉由金屬氧化物具有上述電阻率，可以防止電晶體的靜電損壞。
作為金屬氧化物膜使用如下膜：其不使氫、水分等雜質和氧的兩者透過膜的遮斷效果(阻擋效果)高，且具有阻隔性。例如，作為金屬氧化物膜，可以較佳為使用氧化鋁膜。或者，也可以在氧化鋁膜上層疊氧化鈦膜或氧化鎂膜。藉由在氧化物半導體層上設置具有阻隔性的金屬氧化物膜，在電晶體的製程中及製造之後，可以防止導致電晶體的電特性變動的原因的氫、水分等雜質混入到氧化物半導體層，並防止從氧化物半導體層釋放(脫離)作為構成氧化物半導體的主要成分材料的氧。因此，可以提高電晶體的可靠性。
另外，在作為金屬氧化物膜使用氧化鋁膜和氧化鈦膜的疊層膜時，藉由在鋁膜上層疊鈦膜而從鈦膜的表面上進行氧摻雜處理，可以形成設置在氧化鋁膜上的氧化鈦膜。與上述同樣，在作為金屬氧化物膜使用氧化鋁膜和氧化鎂膜的疊層膜時，藉由在鋁膜上層疊鎂膜而從鎂膜的表面上進行氧摻雜處理，可以形成設置在氧化鋁膜上的氧化鎂膜。
另外，在氧化鋁膜的組成由Al2Ox表示時，較佳為使用x為1以上且3.5以下的氧化鋁膜。
另外，藉由對金屬膜的氧摻雜處理，可以對以接觸於金屬膜的方式設置的絕緣層添加氧。添加了氧的絕緣層至少在其一部分中具有包含超過化學計量組成的氧的區域(以下，也稱為氧過剩區域)。藉由與氧化物半導體層接觸的絕緣層具有氧過剩區域，可以向氧化物半導體層供應氧，由此可以防止氧從氧化物半導體層脫離並填補膜中的氧缺陷。
與氧化物半導體層接觸的絕緣層(例如，絕緣層或閘極絕緣層)較佳為盡可能地不包含水、氫等雜質。這是因為如下緣故：當與氧化物半導體層接觸的絕緣層包含氫時，該氫有可能侵入到氧化物半導體層中或者抽出氧化物半導體層中的氧。由此，與氧化物半導體層接觸的絕緣層較佳為進行了用來脫水化或脫氫化的熱處理的膜。
本發明的一個方式是一種半導體裝置，該半導體裝置包括：閘極電極層；設置在閘極電極層上的閘極絕緣層；隔著閘極絕緣層與閘極電極層重疊的氧化物半導體層；與氧化物半導體層電連接的源極電極層及汲極電極層；設置在源極電極層及汲極電極層上且與氧化物半導體層接觸的絕緣層；以及以接觸於絕緣層的上表面的方式設置的金屬氧化物膜，其中金屬氧化物膜的電阻率為1×1010Ωm以上且1×1019Ωm以下。
另外，本發明的一個方式是一種半導體裝置，該半導體裝置包括：閘極電極層；設置在閘極電極層上的閘極絕緣層；隔著閘極絕緣層與閘極電極層重疊的氧化物半導體 層；與氧化物半導體層電連接的源極電極層及汲極電極層；設置在源極電極層及汲極電極層上且與氧化物半導體層接觸的絕緣層；以及以接觸於絕緣層的上表面的方式設置的金屬氧化物膜，其中金屬氧化物膜的電阻率為1×1010Ωm以上且1×1019Ωm以下，並且絕緣層具有包含超過化學計量組成的氧的區域。
在上述半導體裝置中，作為金屬氧化物膜較佳為具有氧化鋁膜。
另外，本發明的一個方式是一種半導體裝置，該半導體裝置包括：絕緣表面上的閘極電極層；閘極電極層上的閘極絕緣層；閘極絕緣層上的氧化物半導體層；在與閘極電極層重疊的氧化物半導體層上與氧化物半導體層接觸的絕緣層和設置在絕緣層上的氧化鋁膜的島狀的疊層；以及氧化物半導體層、絕緣層以及氧化鋁膜上且與氧化物半導體層電連接的源極電極層及汲極電極層。
另外，本發明的一個方式是一種半導體裝置，該半導體裝置包括：絕緣表面上的閘極電極層；閘極電極層上的閘極絕緣層；閘極絕緣層上的氧化物半導體層；在與閘極電極層重疊的氧化物半導體層上與氧化物半導體層接觸的絕緣層和設置在絕緣層上的氧化鋁膜的疊層；以及與氧化物半導體層電連接的源極電極層及汲極電極層，其中源極電極層及汲極電極層設置在絕緣層及氧化鋁膜具有且到達氧化物半導體層的開口中，並且氧化物半導體層的周邊部被絕緣層及氧化鋁膜覆蓋。
另外，本發明的另一個方式的半導體裝置的製造方法，該製造方法包括如下步驟：形成閘極電極層；在閘極電極層上形成閘極絕緣層；在隔著閘極絕緣層與閘極電極層重疊的區域中形成氧化物半導體層；形成與氧化物半導體層電連接的源極電極層及汲極電極層；在源極電極層及汲極電極層上形成與氧化物半導體層接觸的絕緣層；形成與絕緣層接觸的金屬膜；以及藉由對金屬膜及絕緣層進行氧摻雜處理，對絕緣層添加氧，且使金屬膜氧化而形成具有1×1010Ωm以上且1×1019Ωm以下的電阻率的金屬氧化物膜。
另外，在上述半導體裝置的製造方法中，較佳為在形成金屬膜之前對絕緣層進行熱處理而減少絕緣層中的水或氫。
另外，在上述半導體裝置的製造方法中，較佳的是作為金屬膜形成鋁膜，並且藉由氧摻雜處理使鋁膜氧化而形成氧化鋁膜。
在本發明的一個方式的半導體裝置的製造方法中，層疊在絕緣層上的氧化鋁膜是在形成鋁膜之後藉由對該鋁膜進行氧摻雜處理使該膜氧化而形成的膜。與藉由濺射法形成氧化鋁膜的情況相比，藉由使鋁膜氧化形成氧化鋁膜，可以提高生產率。另外，可以對鋁膜的氧摻雜處理藉由與對絕緣層的氧摻雜處理相同的製程進行。由此，可以不追加用來進行鋁膜的氧化處理的製程而形成氧化鋁膜。
注意，上述“氧摻雜”是指將氧(至少包含氧自由基 、氧原子、氧分子、臭氧、氧離子(氧分子離子)及/或氧離子簇中的任一種)添加到塊中的處理。注意，“塊”這一用語是為了表明不僅將氧添加到薄膜的表面還將氧添加到薄膜的內部。另外，“氧摻雜”包括將電漿化的氧添加到塊中的“氧電漿摻雜”。
作為氧摻雜處理，可以使用包含氧的氣體。作為包含氧的氣體，可以使用氧、一氧化二氮、二氧化氮、二氧化碳、一氧化碳等。另外，在氧摻雜處理中，也可以對上述包含氧的氣體添加稀有氣體。
藉由上述氧摻雜處理，可以使金屬膜氧化而形成用作電晶體的障壁膜的金屬氧化物膜。另外，在金屬氧化物膜與絕緣層之間的介面或絕緣層的塊中可以形成至少一個以上的具有超過該膜的化學計量組成的氧的氧過剩區域。
另外，本發明的一個方式是一種半導體裝置的製造方法，該製造方法包括如下步驟：形成閘極電極層；在閘極電極層上形成閘極絕緣層；在隔著閘極絕緣層與閘極電極層重疊的區域中形成氧化物半導體層；形成接觸於與閘極電極層重疊的氧化物半導體層的上表面的絕緣層；形成與絕緣層接觸的鋁膜；藉由對鋁膜及絕緣層進行氧摻雜處理對絕緣層添加氧且使鋁膜氧化而形成氧化鋁膜；在進行了氧摻雜處理的絕緣層及氧化鋁膜中形成到達氧化物半導體層的開口；以及在開口中形成與氧化物半導體層電連接的源極電極層及汲極電極層。
另外，本發明的一個方式是一種半導體裝置的製造方 法，該製造方法包括如下步驟：形成閘極電極層；在閘極電極層上形成閘極絕緣層；在隔著閘極絕緣層與閘極電極層重疊的區域中形成氧化物半導體層；形成接觸於與閘極電極層重疊的氧化物半導體層的上表面的絕緣層；對絕緣層進行熱處理而去除絕緣層中的水或氫；形成與去除了水或氫的絕緣層接觸的鋁膜；藉由對鋁膜及絕緣層進行氧摻雜處理對絕緣層添加氧且使鋁膜氧化而形成氧化鋁膜；在進行了氧摻雜處理的絕緣層及氧化鋁膜中形成到達氧化物半導體層的開口；以及在開口中形成與氧化物半導體層電連接的源極電極層及汲極電極層。
在上述半導體裝置的製造方法中，較佳為在氧摻雜處理之後進行熱處理而從絕緣層向氧化物半導體層供應氧。
本發明的一個方式關於一種半導體裝置，該半導體裝置具有電晶體或包含電晶體的電路。例如，本發明的一個方式關於一種半導體裝置，該半導體裝置具有通道形成區域由氧化物半導體形成的電晶體或包含該電晶體的電路。例如，本發明關於：LSI；CPU；安裝在電源電路中的功率裝置；包括記憶體、閘流體、轉換器以及影像感測器等的半導體積體電路；以液晶顯示面板為代表的電光學裝置；具有發光元件的發光顯示裝置；以及作為部件安裝有上述電路或裝置的電子裝置。
根據本發明的一個方式，可以提供被賦予穩定的電特性的實現高可靠性的使用氧化物半導體的半導體裝置。
下面，參照圖式詳細地說明本說明書所公開的發明的實施方式。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本說明書所公開的發明的方式及詳細內容可以被變換為各種各樣的形式而不侷限於以下說明。並且，本說明書所公開的發明不應被看作僅限定於以下實施方式的描述內容。另外，在以下說明的本發明的結構中，在不同圖式之間共同使用同一符號表示同一部分或具有同樣功能的部分而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
另外，本說明書中的“第一”、“第二”等的序數詞是為了避免構成要素的混淆而附記的，而不是用於在數目方面上進行限制。
實施方式1
在本實施方式中，參照圖1A至圖2F說明半導體裝置及半導體裝置的製造方法的一個方式。在本實施方式中，作為半導體裝置的一個例子示出具有氧化物半導體層的電晶體。
圖1A至1C示出電晶體420的結構例子。圖1A是電晶體420的平面圖，圖1B是沿著圖1A的X1-Y1的剖面圖，圖1C是沿著圖1A的V1-W1的剖面圖。注意，在圖1A中，為了簡化起見，省略電晶體420的構成要素的一 部分(例如，金屬氧化物半導體膜417等)。
圖1A至1C所示的電晶體420包括：設置在基板400上的閘極電極層401；設置在閘極電極層401上的閘極絕緣層402；隔著閘極絕緣層402與閘極電極層401重疊的氧化物半導體層403；與氧化物半導體層403電連接的源極電極層405a及汲極電極層405b；覆蓋源極電極層405a及汲極電極層405b且與氧化物半導體層403接觸的絕緣層416；設置在絕緣層416上的金屬氧化物膜417。
作為金屬氧化物膜417使用如下膜：不使氫、水分等雜質和氧的兩者透過膜的遮斷效果(阻擋效果)高，且具有阻隔性。例如，作為金屬氧化物膜，可以使用氧化鋁膜、添加了鎂的氧化鋁膜、添加了鈦的氧化鋁膜。另外，金屬氧化物膜也可以是疊層結構，例如可以採用氧化鋁膜和氧化鈦膜的疊層結構、氧化鋁膜和氧化鎂膜的疊層結構、氧化鋁膜和氧化鎳膜的疊層結構、氧化鋁膜和氧化鉬膜的疊層結構或氧化鋁膜和氧化鎢膜的疊層結構等。另外，當作為金屬氧化物膜設置包含氧化鋁膜的疊層結構時，對其層疊順序沒有特別限制。
藉由在氧化物半導體層上設置具有阻隔性的金屬氧化物膜417，在電晶體的製程中及製造之後，可以防止導致電晶體的電特性變動的原因的氫、水分等雜質混入到氧化物半導體層，並防止從氧化物半導體層釋放(脫離)作為構成氧化物半導體的主要成分材料的氧。因此，可以提高電晶體的可靠性。另外，在電晶體420中，氧化物半導體層 403的側壁被由導電層形成的源極電極層405a或汲極電極層405b或者具有氧過剩區域的絕緣層416和金屬氧化物膜417的疊層膜覆蓋。因此，在氧化物半導體層403的側壁也可以防止脫離氧。
另外，金屬氧化物膜417較佳為具有1×1010Ωm以上且1×1019Ωm以下，更佳為具有1×1010Ωm以上且1×1018Ωm以下，進一步佳為具有1×1011Ωm以上且1×1015Ωm以下的電阻率ρ。藉由金屬氧化物膜417具有上述電阻率，可以防止電晶體420的靜電損壞。尤其是，在使用氧化物半導體層的電晶體中，電晶體的電特性受到靜電的影響而有可能顯著地變動而超出設計範圍。由此，在電晶體420中，設置具有上述範圍內的電阻率ρ的金屬氧化物膜是有效的。
在本實施方式中，以作為金屬氧化物膜417包含氧化鋁膜的情況為例子進行說明。
另外，作為電晶體420的結構要素也可以包括設置在金屬氧化物膜417上的絕緣層422和設置在絕緣層422上的平坦化絕緣層424。
另外，本實施方式所示的電晶體420包括從基板400一側依次層疊有閘極電極層401a、閘極電極層401b和閘極電極層401c的閘極電極層401。但是，本發明的實施方式不侷限於此，閘極電極層既可以是單層結構，又可以是三層以外的疊層結構。
另外，本實施方式所示的電晶體420包括從閘極電極 層401一側依次層疊有閘極絕緣層402a以及閘極絕緣層402b的閘極絕緣層402。但是，本發明的實施方式不侷限於此，閘極絕緣層既可以是單層結構，又可以是三層以上的疊層結構。
在本實施方式所示的電晶體420中，與氧化物半導體層403接觸的絕緣層416是被進行氧摻雜處理而具有包含超過化學計量組成的氧的區域的單層結構或疊層結構的絕緣層。
另外，在本實施方式中，接觸於絕緣層416的上表面設置的金屬氧化物膜的氧化鋁膜是使金屬膜(在本實施方式中是鋁膜)氧化而形成的膜。與藉由濺射法形成金屬氧化物膜417的情況相比，藉由使金屬膜氧化而形成金屬氧化物膜417，可以提高生產率。另外，藉由與對絕緣層416的氧摻雜處理相同的製程，可以使金屬膜氧化，所以不需要追加用來使金屬膜氧化的製程而可以實現製程的簡化。由此，可以降低半導體裝置的製造成本。
氧化鋁膜的不使氫、水分等雜質和氧的兩者透過膜的遮斷效果(阻擋效果)高。因此，藉由作為覆蓋電晶體的絕緣層使用包括氧化鋁膜的金屬氧化物膜，可以防止從氧化物半導體層403及接觸於其的絕緣層416的氧脫離，並且可以防止水及氫混入到氧化物半導體層403。
藉由將氧化鋁膜的膜密度設定為高密度(膜密度為3.2g/cm3以上，較佳為3.6g/cm3以上)，可以對電晶體420賦予穩定的電特性，所以是更佳的。膜密度可以利用 盧瑟福背散射分析(RBS：Rutherford Backscattering Spectrometry)或X射線反射(XRR：X-Ray Reflection)測定。
另外，氧化物半導體層403較佳為幾乎不包含銅、鋁、氯等雜質而被高度純化。在電晶體的製程中，較佳為適當地選擇如下製程：上述雜質沒有可能混入到氧化物半導體層中或附著到氧化物半導體層的表面上。當上述雜質附著到氧化物半導體層的表面上時，較佳為藉由暴露於草酸或稀氫氟酸等或者進行電漿處理(N2O電漿處理等)，去除氧化物半導體層的表面上的雜質。明確而言，將氧化物半導體層的銅濃度設定為1×1018atoms/cm3以下，較佳為設定為1×1017atoms/cm3以下。另外，將氧化物半導體層的鋁濃度設定為1×1018atoms/cm3以下。另外，將氧化物半導體層的氯濃度設定為2×1018atoms/cm3以下。
另外，在氧化物半導體層403中，較佳為盡可能地去除水或氫等雜質。例如，在電晶體420中，將氧化物半導體層403所包含的氫濃度設定為2×1019atoms/cm3以下，較佳為設定為5×1018atoms/cm3以下，更佳為設定為2×1018atoms/cm3以下。
下面，參照圖2A至2F說明圖1A至1C所示的電晶體420的製造方法的一個例子。
首先，在具有絕緣表面的基板400上形成閘極電極層401，然後在閘極電極層401上依次層疊閘極絕緣層402a及閘極絕緣層402b來形成閘極絕緣層402(參照圖 2A)。
對可用作具有絕緣表面的基板400的基板沒有特別的限制，但是基板400需要至少具有能夠承受後面進行的熱處理的程度的耐熱性。例如可以使用鋇硼矽酸鹽玻璃基板或鋁硼矽酸鹽玻璃基板之類的用於電子工業的各種玻璃基板。另外，作為基板，較佳為使用熱膨脹係數為25×10-7/℃以上且50×10-7/℃以下(較佳為30×10-7/℃以上且40×10-7/℃以下)且應變點為650℃以上且750℃以下(較佳為700℃以上且740℃以下)的基板。
當使用第5代(1000mm×1200mm或1300mm×1500mm)、第6代(1500mm×1800mm)、第7代(1870mm×2200mm)、第8代(2200mm×2500mm)、第9代(2400mm×2800mm)及第10代(2880mm×3130mm)等大型玻璃基板，由於半導體裝置的製程中的熱處理等而發生基板的收縮，從而有時難以微細加工。所以，當作為基板使用上述大型玻璃基板時，較佳為使用收縮少的玻璃基板。例如作為基板，可以使用如下大型玻璃基板：較佳為以450℃、更佳為以500℃進行1小時的熱處理之後的收縮量為20ppm以下，較佳為10ppm以下，更佳為5ppm以下。
或者，作為基板400，可以使用陶瓷基板、石英基板、藍寶石基板等。另外，也可以應用由矽或碳化矽等構成的單晶半導體基板或多晶半導體基板、由矽鍺等構成的化合物半導體基板、SOI基板等。還可以使用在上述基板 上設置有半導體元件的基板。
另外，作為基板400也可以使用撓性基板來製造半導體裝置。在製造具有撓性的半導體裝置時，既可以在撓性基板上直接形成包括氧化物半導體層403的電晶體420，也可以在其他製造基板上形成包括氧化物半導體層403的電晶體420並然後將其從製造基板剝離、轉置到撓性基板上。另外，為了將其從製造基板剝離、轉置到撓性基板上，較佳為在製造基板與包括氧化物半導體層的電晶體420之間設置剝離層。
也可以在基板400上設置基底絕緣層。藉由電漿CVD法或濺射法等使用氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氧化鉿、氧化鎵等氧化絕緣膜、氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等氮化物絕緣膜、或它們的混合材料，可以形成基底絕緣層。
也可以對基板400(或者基板400及基底絕緣層)進行熱處理。例如，可以使用利用高溫氣體進行熱處理的GRTA(Gas Rapid Thermal Anneal；氣體快速熱退火)裝置以650℃進行1分鐘至5分鐘的熱處理。另外，作為GRTA中使用的高溫氣體，使用如氬等的稀有氣體或氮那樣的即使進行熱處理也不與被處理物產生反應的惰性氣體。此外，也可以使用電爐以500℃進行30分鐘至1小時的熱處理。
作為閘極電極層401的材料，可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等的金屬材料或以這些材料為主 要成分的合金材料形成。另外，作為閘極電極層401，也可以使用以摻雜磷等雜質元素的多晶矽膜為代表的半導體膜、鎳矽化物等矽化物膜。閘極電極層401既可以採用單層結構又可以採用疊層結構。
另外，作為閘極電極層401的材料，可以使用氧化銦氧化錫、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、氧化銦氧化鋅以及添加有氧化矽的銦錫氧化物等導電材料。此外，也可以採用上述導電材料與上述金屬材料的疊層結構。例如，可以採用從基板400一側依次層疊氮化鈦膜、銅薄膜和鉬膜的疊層結構或者鈦膜和銅薄膜的疊層結構。
另外，作為閘極電極層401可以使用包含氮的金屬氧化物，明確地說，可以使用包含氮的In-Ga-Zn-O膜、包含氮的In-Sn-O膜、包含氮的In-Ga-O膜、包含氮的In-Zn-O膜、包含氮的Sn-O膜、包含氮的In-O膜以及金屬氮化膜(InN、SnN等)。這些膜具有5eV(電子伏特)以上的功函數，較佳為具有5.5eV(電子伏特)以上的功函數。當將這些膜用作閘極電極層時，可以使電晶體的電特性的臨界電壓成為正值，而可以實現所謂的常關閉型(normally off)的切換元件。
在本實施方式中，作為閘極電極層401b形成厚度為100nm以上且400nm以下的銅層。另外，形成與閘極電極層401b的上層或下層接觸且用作防止擴散銅的阻擋金 屬的閘極電極層401a及閘極電極層401c。作為閘極電極層401a，例如可以形成厚度為20nm以上且50nm以下的氮化鉭層。此外，作為閘極電極層401c，例如可以形成厚度為50nm以上且200nm以下的鉬層。
另外，在形成閘極電極層401之後，也可以對基板400及閘極電極層401進行熱處理。例如，可以利用GRTA裝置以650℃進行1分鐘至5分鐘的熱處理。此外，也可以使用電爐以500℃進行30分鐘至1小時的熱處理。
另外，為了提高閘極絕緣層402的覆蓋性，也可以對閘極電極層401表面進行平坦化處理。尤其是，當作為閘極絕緣層402使用較薄的絕緣層時，較佳為閘極電極層401的表面具有良好的平坦性。
作為閘極絕緣層402a，可以較佳為使用藉由電漿CVD法或濺射法等形成的厚度為10nm以上且100nm以下、典型為20nm以上且50nm以下的氮化物絕緣層。例如，可以舉出氮化矽膜、氮氧化矽膜等。藉由作為閘極電極層401及與基板400接觸的閘極絕緣層402a使用氮化物絕緣層，可以得到防止來自閘極電極層401或基板400的雜質擴散的效果。
或者，作為閘極絕緣層402a，可以使用包含選自鋁(Al)、鈦(Ti)、鉬(Mo)、鎢(W)、鉿(Hf)、鉭(Ta)、鑭(La)、鋯(Zr)、鎳(Ni)、鎂(Mg)和鋇(Ba)的金屬元素中的任何一種以上的金屬氧化物絕緣 膜(例如，氧化鋁膜、氧氮化鋁膜、氧化鉿膜、氧化鎂膜、氧化鋯膜、氧化鑭膜、氧化鋇膜)或金屬氮化物絕緣膜(氮化鋁膜、氮氧化鋁膜)。另外，作為閘極絕緣層402a，也可以使用氧化鎵膜、In-Zr-Zn類氧化物膜、In-Fe-Zn類氧化物膜、In-Ce-Zn類氧化物膜等。
在本實施方式中，作為閘極絕緣層402a，使用利用電漿CVD法形成的厚度為30nm的氮化矽膜。作為氮化矽膜的成膜氣體，例如可以使用矽烷(SiH4)和氮的混合氣體或者矽烷、氮和氨(NH3)的混合氣體等。
可以其材料使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜，來形成閘極絕緣層402b。另外，閘極絕緣層402b的厚度可以為100nm以上且350nm以下。
此外，藉由作為閘極絕緣層402b的材料使用氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿(HfSiOxNy(x>0，y>0))、鋁酸鉿(HfAlxOy(x>0，y>0))以及氧化鑭等high-k材料，可以降低閘極漏電流。
在本實施方式中，藉由電漿CVD法形成厚度為200nm的氧氮化矽膜。與濺射法相比，當使用CVD法時可以縮短成膜時間。另外，與藉由濺射法形成的情況相比，藉由CVD法形成的表面的膜品質的不均勻小並不容易產生微粒的混入。因此，尤其是在使基板大面積化時，使用CVD法形成閘極絕緣層402是有效的。
另外，閘極絕緣層402b是與氧化物半導體層403接觸的絕緣層，所以較佳為形成為包含氧的絕緣層，盡可能地不包含水、氫等雜質。但是，與濺射法相比，在使用電漿CVD法時難以降低膜中的氫濃度。因此，在本實施方式中，對成膜後的閘極絕緣層402進行用來減少氫原子、更佳為去除氫原子的熱處理(脫水化處理或脫氫化處理)。
將熱處理的溫度設定為250℃以上且650℃以下，較佳為設定為450℃以上且600℃以下或低於基板的應變點。例如，將基板引入到熱處理裝置之一的電爐中，在真空(減壓)氛圍下以650℃對閘極絕緣層402進行1小時的熱處理。
注意，熱處理裝置不侷限於電爐，也可以使用利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是利用高溫氣體進行熱處理的裝置。作為高溫氣體，使用如氬等的稀有氣體或如氮那樣的即使進行熱處理也不與被處理物產生反應的惰性氣體。注意，當作為熱處理裝置使用GRTA裝置時，其熱處理時間 很短，所以也可以在加熱到650℃至700℃的高溫的惰性氣體中加熱基板。
熱處理在氮、氧、超乾燥空氣(水的含量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)氛圍下進行即可。但是，上述氮、氧、超乾燥空氣或稀有氣體等的氛圍較佳為不包含水、氫等。另外，較佳為將引入到熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)以上，較佳為設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
藉由熱處理可以使閘極絕緣層402脫水化或脫氫化，而可以形成去除了引起電晶體的特性變動的氫或水等雜質的閘極絕緣層402。
在進行脫水化處理或脫氫化處理的熱處理中，較佳為使閘極絕緣層402處於露出其表面的狀態，而不使閘極絕緣層402的表面處於妨礙釋放氫或水的狀態(例如設置不使氫及水等透過(阻擋)的膜等)。
另外，既可以進行多次的用來脫水化或脫氫化的熱處理，又可以將用來脫水化或脫氫化的熱處理兼作其他熱處理。
接著，在閘極絕緣層402上形成氧化物半導體層，將該氧化物半導體層加工為島狀而形成氧化物半導體層403(參照圖2B)。
另外，較佳為以不使閘極絕緣層402暴露於大氣的方 式連續形成閘極絕緣層402和氧化物半導體層。藉由以不使閘極絕緣層402暴露於大氣的方式連續形成閘極絕緣層402和氧化物半導體層，可以防止氫及水分等雜質附著到閘極絕緣層402表面上。
另外，較佳為在形成氧化物半導體層之後，對其進行用來減少或去除(脫水化或脫氫化)該氧化物半導體層所包含的過剩的氫(包括水及羥基)的熱處理。將熱處理的溫度設定為300℃以上且700℃以下，或低於基板的應變點。可以在減壓下或氮氛圍下等進行熱處理。
藉由上述熱處理，可以減少氧化物半導體層中的氫，更佳為可以從氧化物半導體層去除氫，該氫是賦予n型的導電性的雜質。另外，當作為閘極絕緣層402使用包含氧的絕緣層時，藉由該熱處理閘極絕緣層402所包含的氧可能會供應到氧化物半導體層。藉由從閘極絕緣層402供應在進行對氧化物半導體層的脫水化處理或脫氫化處理同時脫離的氧，可以填補氧化物半導體層的氧缺陷。
另外，當作為閘極絕緣層402使用包含氧的絕緣層時，藉由在對島狀的氧化物半導體層403進行加工之前進行用來使氧化物半導體層脫水化或脫氫化的熱處理，可以防止因熱處理而釋放閘極絕緣層402所包含的氧，所以是較佳的。
用來脫水化或脫氫化的熱處理也可以兼作電晶體420的製程的其他熱處理。
在熱處理中，氮或氦、氖、氬等稀有氣體較佳為不包 含水、氫等。另外，較佳為將引入到熱處理裝置中的氮或氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)以上，較佳為設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
另外，可以在藉由熱處理對氧化物半導體層進行加熱之後，在維持其加熱溫度的狀態下或在從其加熱溫度降溫的過程中，對相同爐內引入高純度的氧氣體、高純度的一氧化二氮氣體或超乾燥空氣(使用CRDS(Cavity Ring Down laser Spectroscopy：光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算為-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)。較佳為不使氧氣體或一氧化二氮氣體包含水、氫等。或者，較佳為將引入到熱處理裝置中的氧氣體或一氧化二氮氣體的純度設定為6N以上，較佳為7N以上(也就是說，將氧氣體或一氧化二氮氣體中的雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。藉由利用氧氣體或一氧化二氮氣體來供給由於脫水化或脫氫化處理中的雜質排出製程而同時被減少的構成氧化物半導體的主要成分材料的氧，可以來使氧化物半導體層高度純化並電性i型(本質)化。
氧化物半導體層403既可以是單層結構又可以是層疊結構。另外，既可以是非晶結構又可以是結晶結構。在氧化物半導體層403採用非晶結構時，藉由在後面的製程中對氧化物半導體層403進行熱處理，也可以得到結晶氧化 物半導體層。將使非晶氧化物半導體層晶化的熱處理的溫度設定為250℃以上且700℃以下，較佳為400℃以上，更佳為500℃以上，進一步佳為550℃以上。另外，該熱處理也可以兼作製程中的其他熱處理。
作為氧化物半導體層的成膜方法，可以適當地利用濺射法、MBE(Molecular Beam Epitaxy：分子束磊晶)法、CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。另外，也可以使用在以大致垂直於濺射靶材表面的方式設置有多個基板表面的狀態下進行成膜的濺射裝置形成氧化物半導體層。
當形成氧化物半導體層時，較佳為盡可能地降低氧化物半導體層所包含的氫濃度。為了降低氫濃度，例如，在藉由濺射法進行成膜時，作為供應到濺射裝置的沉積室內的氛圍氣體適當地使用：如氫、水、羥基或者氫化物等雜質被去除的高純度的稀有氣體(典型的有氬)、氧、稀有氣體和氧的混合氣體。
另外，藉由邊去除殘留在沉積室內的水分邊引入去除了氫及水分的濺射氣體來進行成膜，可以降低形成的氧化物半導體層的氫濃度。為了去除殘留在沉積室內的水分，較佳為使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華泵。此外，也可以使用具備冷阱的渦輪泵。由於在利用低溫泵進行了排氣的沉積室中，對如氫分子、水(H2O)等包含氫原子的化合物(較佳為還包括包含碳原子的化合物)等進行排出的能力較高，所以可以降低該沉積室中形 成的氧化物半導體層所包含的雜質濃度。
另外，在藉由濺射法形成氧化物半導體層的情況下，用於成膜的金屬氧化物靶材的相對密度(填充率)為90%以上且100%以下，較佳為95%以上且99.9%以下。藉由使用高相對密度的金屬氧化物靶材，可以使所形成的氧化物半導體層成為緻密的膜。
另外，藉由在將基板400保持為高溫的狀態下形成氧化物半導體層，對降低有可能包含在氧化物半導體層中的雜質的濃度也有效。作為加熱基板400的溫度，設定為150℃以上且450℃以下即可，較佳為將基板溫度設定為200℃以上且350℃以下。另外，藉由在進行成膜時在高溫下加熱基板，可以形成結晶氧化物半導體層。
作為用於氧化物半導體層403的氧化物半導體，較佳為至少包含銦(In)或鋅(Zn)。尤其是，較佳為包含In和Zn的兩者。此外，作為用來減小使用該氧化物半導體的電晶體的電特性的不均勻的穩定劑(stabilizer)，較佳為除了上述元素以外還具有鎵(Ga)。此外，作為穩定劑較佳為具有錫(Sn)。另外，作為穩定劑較佳為具有鉿(Hf)。此外，作為穩定劑較佳為具有鋁(Al)。此外，作為穩定劑較佳為具有鋯(Zr)。
另外，作為其他穩定劑，也可以具有鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或 多種。
例如，作為氧化物半導體，可以使用：氧化銦、氧化錫、氧化鋅；二元金屬氧化物的In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物的In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；以及四元金屬氧化物的In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
在此，例如，In-Ga-Zn類氧化物是指作為主要成分具有In、Ga、Zn的氧化物，對In、Ga、Zn的比率沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體，也可以使用以InMO3(ZnO)m(m>0，且m不是整數)表示的材料。注意，M表示選自Ga、Fe、Mn和Co中的一種金屬元素或多種金屬元素。另外，作為氧化物半導體，也可以使用以 In2SnO5(ZnO)n(n>0，且n是整數)表示的材料。
例如，可以使用其原子數比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)、In：Ga：Zn=2：2：1(=2/5：2/5：1/5)或In：Ga：Zn=3：1：2(=1/2：1/6：1/3)的In-Ga-Zn類氧化物或與其相似的組成的氧化物。或者，較佳為使用其原子數比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的In-Sn-Zn類氧化物或與其相似的組成的氧化物。
但是，不侷限於此，可以根據所需要的半導體特性(遷移率、臨界值、不均勻性等)而使用適當的組成的氧化物半導體。另外，較佳為採用適當的載流子濃度、雜質濃度、缺陷密度、金屬元素和氧之間的原子數比、原子間距離、密度等，以得到所需要的半導體特性。
例如，使用In-Sn-Zn類氧化物可以較容易獲得較高的遷移率。但是，當使用In-Ga-Zn類氧化物時也可以藉由降低塊內缺陷密度提高遷移率。
另外，例如In、Ga、Zn的原子數比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成與原子數比為In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成相似是指a、b、c滿足如下算式：(a-A)2+(b-B)2+(c-C)2 r2。r例如可以為0.05。其他氧化物也是同樣的。
另外，作為形成氧化物半導體層時使用的濺射氣體，較佳為使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。
另外，氧化物半導體層403較佳為CAAC-OS(CAxis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部及非晶部的結晶-非晶混合相結構的氧化物半導體層。另外，在很多情況下，該結晶部的尺寸為能夠容納在一個邊短於100nm的立方體內的尺寸。另外，在利用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察到的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。此外，利用TEM在CAAC-OS膜中觀察不到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載“垂直”時，包括85°以上且95°以下的範圍。另外，在只記載“平行”時，包括-5°以上且5°以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半 導體膜的表面一側進行結晶生長時，有時與被形成面附近相比，在表面附近結晶部所占的比例高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區中使結晶部非晶化。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。藉由成膜或在成膜之後進行熱處理等的晶化處理形成結晶部。
在使用CAAC-OS膜的電晶體中，因可見光或紫外光的照射而產生的電特性變動小。因此，該電晶體的可靠性高。
當作為氧化物半導體層403使用CAAC-OS膜時，作為獲得該CAAC-OS膜的方法，例如可以將成膜溫度設定為200℃以上且450℃以下形成氧化物半導體層，而實現大致垂直於其表面的c軸配向。或者，也可以形成厚度薄的氧化物半導體層之後，進行200℃以上且700℃以下的熱處理，而實現大致垂直於其表面的c軸配向。或者，也可以在形成厚度薄的第一層之後，進行200℃以上且700℃以下的熱處理形成第二層，而實現大致垂直於其表面的c軸配向。
另外，CAAC-OS膜，例如使用多晶的氧化物半導體 濺射用靶材，且藉由濺射法形成。當離子碰撞到該濺射用靶材時，有時包含在濺射用靶材中的結晶區域從a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時，藉由該平板狀的濺射粒子保持結晶狀態到達基板，可以形成CAAC-OS膜。
另外，為了形成CAAC-OS膜，較佳為應用如下條件。
藉由減少成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態的損壞。例如，降低存在於沉積室內的雜質(氫、水、二氧化碳及氮等)的濃度即可。另外，降低成膜氣體中的雜質濃度即可。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，藉由增高成膜時的基板加熱溫度，在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言，在將基板加熱溫度設定為100℃以上且740℃以下，較佳為200℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的基板加熱溫度，當平板狀的濺射粒子到達基板時，在基板上發生遷移，濺射粒子的平坦的面附著到基板。
另外，較佳的是，藉由提高成膜氣體中的氧比例並對電力進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為100vol.%。
以下，作為濺射用靶材的一個例子示出In-Ga-Zn-O化合物靶材。
將InOx粉末、GaOY粉末及ZnOZ粉末以規定的莫耳 數比混合，進行加壓處理之後，在1000℃以上且1500℃以下的溫度下進行熱處理，由此得到作為多晶的In-Ga-Zn-O化合物靶材。另外，X、Y及Z為任意正數。在此，InOx粉末、GaOY粉末及ZnOZ粉末的規定的莫耳數比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2。另外，粉末的種類及其混合的莫耳數比可以根據所製造的濺射用靶材適當地改變。
也可以在形成氧化物半導體層之前對其被成膜面進行平坦化處理。對平坦化處理沒有特別的限制，可以使用拋光處理(例如，化學機械拋光法(Chemical Mechanical Polishing：CMP))、乾蝕刻處理、電漿處理。
作為電漿處理，例如可以進行導入氬氣體來產生電漿的反濺射。反濺射是指使用RF電源在氬氣氛圍下對基板一側施加電壓來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦、氧等代替氬。藉由進行反濺射，可以去除附著到氧化物半導體層的被成膜面上的粉狀物質(也稱為微粒、塵屑)。
作為平坦化處理，既可以進行多次的拋光處理、乾蝕刻處理以及電漿處理，又可以組合上述處理而進行平坦化處理。另外，當組合上述處理而進行平坦化處理時，對製程順序也沒有特別的限制，可以根據氧化物半導體層的被成膜面的凹凸狀態適當地設定。
接著，在閘極絕緣層401、閘極絕緣層402及氧化物半導體層403上形成用作源極電極層及汲極電極層(包括 由與它們相同的層形成的佈線)的導電膜。導電膜的厚度例如可以為20nm以上且50nm以下。
作為導電膜，可以使用能夠承受後面進行的熱處理的材料且採用單層結構或疊層結構。作為用於源極電極層及汲極電極層的導電膜，例如可以使用包括選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜、以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以在Al、Cu等的金屬膜的下側和上側中的一者或兩者上層疊Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)。此外，作為用於源極電極層及汲極電極層的導電膜，也可以由導電金屬氧化物而形成。作為導電金屬氧化物，也可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫(In2O3-SnO2，簡稱為ITO)、氧化銦氧化鋅(In2O3-ZnO)或者使這些金屬氧化物材料包含氧化矽的材料。
藉由光微影製程在導電膜上形成光阻掩模，並且選擇性地進行蝕刻來形成源極電極層405a及汲極電極層405b。
另外，較佳的是，當導電膜的蝕刻製程時，使蝕刻條件最適化以防止氧化物半導體層403被蝕刻而被分離。但是，很難僅蝕刻導電膜而完全不對氧化物半導體層403進行蝕刻，所以有時當對導電膜進行蝕刻時氧化物半導體層403的一部分也被蝕刻，而成為具有槽部(凹部)的氧化 物半導體層。
接著，在源極電極層405a及汲極電極層405b上形成與氧化物半導體層403接觸的絕緣層426。
作為與氧化物半導體層403接觸的絕緣層426，可以利用等離子CVD法或濺射法形成，並可以使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜形成。另外，絕緣層426的厚度較佳為50nm以上且100nm以下。
另外，作為絕緣層426，可以使用包含氮的氧化物絕緣膜(例如，包含氮的氧化矽膜、包含氮的氧化鋁膜)等。包含於氧化物絕緣膜的氮濃度為0.01at.%以上即可，較佳為0.1at.%以上且50at.%以下，更佳為0.5at.%以上且15at.%以下。在氧化矽膜中以上述濃度包含氮的膜也稱為氧氮化矽膜。藉由使氧化物絕緣膜包含適量的氮，可以使該膜中包含多於化學計量組成的氧。
在本實施方式中，作為絕緣層426，藉由電漿CVD法以接觸於氧化物半導體層403的上表面的方式形成氧氮化矽膜。關於絕緣層426的成膜條件，例如可以為如下條件：SiH4和N2O的氣體流量比為SiH4：N2O=30sccm：4000sccm；壓力為200Pa；RF電源功率(電源輸出)為150W；基板溫度為220℃±15℃。
另外，由於絕緣層426是與氧化物半導體層403接觸的絕緣層，較佳為與閘極絕緣層402b同樣盡可能地不包含水、氫等雜質。因此，在本實施方式中，對成膜後的絕 緣層426進行用來去除氫原子的熱處理(脫水化處理或脫氫化處理)。另外，氧化鋁膜具有不使氫或水等透過的阻擋功能，所以較佳為在形成絕緣層426之後且形成鋁膜之前對絕緣層426進行用來脫水化或脫氫化的熱處理。
將熱處理的溫度設定為250℃以上且650℃以下，較佳為設定為450℃以上且600℃以下或低於基板的應變點。用來脫水化或脫氫化的熱處理的詳細內容與對閘極絕緣層402b進行的熱處理相同。
接著，在絕緣層426上形成金屬膜427。在本實施方式中，作為金屬膜427形成鋁膜(參照圖2C)。
金屬膜427較佳為利用濺射法、蒸鍍法、CVD法等形成。另外，金屬膜427的厚度較佳為3nm以上且10nm以下。在本實施方式中，形成厚度為5nm的鋁膜。
另外，形成在絕緣層426上的金屬膜427由於氧摻雜處理而成為金屬氧化物膜417，該膜用作電晶體的障壁膜。作為該金屬氧化物膜417使用如下膜：不使氫、水分等雜質和氧的兩者透過膜的遮斷效果(阻擋效果)高，且具有阻隔性。另外，作為用作金屬氧化物膜的金屬膜427，除了鋁膜以外，還可以使用添加了鎂的鋁膜、添加了鈦的鋁膜、鋁膜和鎂膜的疊層膜、鋁膜和鈦膜的疊層膜、鋁膜和鎳膜的疊層膜、鋁膜和鉬膜的疊層膜、鋁膜和鎢膜的疊層膜等。
接著，對被進行了脫水化處理或脫氫化處理的絕緣層426及金屬膜427進行導入氧454的處理(也稱為氧摻雜 處理或氧注入處理)。藉由上述處理形成具有氧過剩區域的絕緣層416及金屬膜427的氧化物的金屬氧化物膜417(參照圖2D)。
另外，藉由氧摻雜處理形成的金屬氧化物膜417不需要含有與化學計量組成一致的氧，也可以具有較小的導電性。例如，當其組成由Al2Ox表示的氧化鋁膜時，x較佳為1以上且3.5以下。當金屬氧化物膜417具有導電性時，較佳為將其電阻率ρ設定為1×1010Ωm以上且1×1019Ωm以下，更佳為1×1010Ωm以上且1×1018Ωm以下，進一步佳為1×1011Ωm以上且1×1015Ωm以下。藉由金屬氧化物膜417具有上述電阻率，可以防止電晶體420的靜電損壞。
另外，絕緣層416也可以在膜厚方向上的整個面不具有氧過剩區域。圖2E示出圖2D中的區域200的放大圖。圖2E所示的具有氧過剩區域的絕緣層416在與金屬氧化物膜417的介面附近具有導入氧454的區域416a。藉由在絕緣層416的至少一部分具有氧過剩區域，因電晶體的製程中的熱處理而發生固相擴散(solid phase diffusion)，可以向氧化物半導體層供應氧。
氧454至少包含氧自由基、臭氧、氧原子、氧離子(包括分子離子、簇離子)中的任一種。藉由對被進行了脫水化處理或脫氫化處理的絕緣層進行氧摻雜處理，可以使氧含有在絕緣層中，也可以填補因上述熱處理而可能會脫離的氧，並且可以形成氧過剩區域。
作為對絕緣層426及金屬膜427導入氧454的方法， 例如可以使用離子植入法、離子摻雜法、電漿浸沒式離子植入法、電漿處理等。另外，作為離子植入法，也可以使用氣體簇離子束(GCIB：Gas Cluster Ion Beam)。另外，當氧454的導入時，可以一次對基板400的整個面進行處理，例如可以使用線狀離子束。當使用線狀離子束時，藉由使基板或離子束相對地移動(掃描)，可以將氧454導入到絕緣層426及金屬膜427的整個面。
作為供應氧454的氣體，可以使用含有O的氣體，例如可以使用O2氣體、N2O氣體、CO2氣體、CO氣體、NO2氣體等。另外，也可以使供應氧的氣體含有稀有氣體(例如Ar)。
另外，例如當藉由離子植入法進行引入氧時，將氧454的劑量較佳為設定為1×1013ions/cm2以上且5×1016ions/cm2以下，氧摻雜處理之後的絕緣層416中的氧的含量較佳為超過絕緣層416的化學計量組成。另外，在金屬氧化物膜417中也可能會形成含有超過化學計量組成的氧的區域。另外，氧含量比上述化學計量組成多得多的區域存在於絕緣層416的一部分中，即可。另外，適當地設定注入條件來控制氧的注入深度，即可。
另外，當作為絕緣層416使用氧化物絕緣層(例如，氧化矽膜或氧氮化矽膜)時，在該氧化物絕緣層中，氧是主要成分材料中之一。因此，難以藉由SIMS(Secondary Ion Mass Spectrometry：二次離子質譜分析法)等的方法準確地估計氧化物絕緣層中的氧濃度。就是說，難以判斷 是否有意地對氧化物絕緣層中添加氧。另外，當在之後的製程中包含於絕緣層416中的過剩的氧被供應到氧化物半導體層時也是同樣。
此外，氧有17O和18O等同位素，並且，一般認為在自然界的17O和18O的存在比率分別占氧原子整體中的0.038%、0.2%左右。也就是說，接觸於氧化物半導體層的絕緣層中或氧化物半導體層中的上述同位素的濃度為藉由SIMS等的方法可估計的程度，因此藉由測量這些濃度，有時可以更準確地估計接觸於氧化物半導體層的絕緣層中或氧化物半導體層中的氧濃度。由此，也可以藉由測量這些濃度判斷是否有意地對接觸於氧化物半導體層的絕緣層中添加氧。
另外，在對絕緣層426及金屬膜427添加氧454之後，也可以進行熱處理。藉由該熱處理，也可以將包含於絕緣層416中的氧供應到氧化物半導體層403而填補氧化物半導體層403的氧缺陷。例如將熱處理的溫度可以設定為250℃以上且600℃以下，較佳為300℃以上且600℃以下。
藉由上述製程，形成本實施方式的電晶體420(參照圖2F)。
另外，在電晶體420上作為保護絕緣層也可以形成絕緣層422及平坦化絕緣層424。本實施方式所示的電晶體420包含薄膜的金屬氧化物膜，由此，藉由在該金屬氧化物膜上形成保護絕緣層，可以緩和向金屬氧化物膜的應力 。因此，在電晶體420中可以抑制金屬氧化物膜417發生損壞或變形，所以可以提高電晶體420的可靠性。
絕緣層422可以使用與絕緣層416相同的材料而形成。作為平坦化絕緣層424，可以使用具有耐熱性的有機材料如聚醯亞胺樹脂、丙烯酸樹脂、聚醯亞胺醯胺樹脂、苯並環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以層疊多個由上述材料形成的絕緣層來形成平坦化絕緣層。
在使用氧化物半導體的電晶體中，藉由從絕緣層向氧化物半導體層供應氧，可以降低氧化物半導體層與絕緣層之間的介面能階密度。其結果，可以抑制起因於電晶體的工作等在氧化物半導體層與絕緣層之間的介面載流子被俘獲，從而可以獲得可靠性高的電晶體。
再者，有時起因於氧化物半導體層的氧缺陷而產生電荷。一般來說，氧化物半導體層中的氧缺陷的一部分成為施體，而釋放作為載流子的電子。其結果，電晶體的臨界電壓漂移到負方向。因此，藉由從絕緣層向氧化物半導體層供應充分的氧，較佳的是使氧化物半導體層含有過剩的氧，可以降低臨界電壓向負方向漂移的原因的氧化物半導體層的氧缺陷密度。
藉由電晶體的製程中的熱處理，包含於絕緣層416中的過剩的氧被供應到接觸於絕緣層416的氧化物半導體層 403中。因此，在電晶體420中，在絕緣層416與氧化物半導體層403之間的介面或氧化物半導體層403中(塊中)的至少一部分中形成氧過剩區域。另外，也可以進行用來從絕緣層416向氧化物半導體層403供應氧的熱處理的製程。
另外，也可以多次進行對絕緣層的脫水化處理或脫氫化處理及/或氧摻雜處理。
另外，接觸於絕緣層416的上表面設置的金屬氧化物膜417是使金屬膜氧化來形成的膜。與藉由濺射法形成金屬氧化物膜的情況相比，藉由使金屬膜427氧化形成金屬氧化物膜417，可以提高生產率。另外，藉由與對絕緣層416的氧摻雜處理相同的製程，可以使金屬膜氧化，所以可以實現製程的簡化。由此，可以降低半導體裝置的製造成本。
另外，在形成電晶體420之後，還可以在大氣中進行100℃以上且400℃以下的熱處理。在上述熱處理中，既可以保持一定的加熱溫度地進行加熱，又可以反復多次進行從室溫到100℃以上且400℃以下的加熱溫度的升溫和從加熱溫度到室溫的降溫。此外，也可以在減壓下進行上述熱處理。藉由在減壓下進行熱處理，可以縮短加熱時間。藉由上述熱處理，可以向氧化物半導體層403供應包含於絕緣層416的氧，所以可以提高半導體裝置的可靠性。
圖13示出電晶體420的閘佈線和源佈線(或汲極佈線)的連接部(或設置在與上述相同的層中的佈線的連接 部)。在圖13中，形成在與閘極電極層401相同的層中的電極層491(包括電極層491a、電極層491b及電極層491c)和形成在與源極電極層405a或汲極電極層405b相同的層中的電極層405c藉由形成在閘極絕緣層402中的接觸孔電連接。該接觸孔在形成氧化物半導體層403之後且在形成用作源極電極層405a或汲極電極層405b的導電膜之前形成，即可。
另外，圖3A至3C示出本實施方式的電晶體的另一個結構例子。
圖3A是電晶體440的平面圖，圖3B是沿著圖3A的X2-Y2的剖面圖，圖3C是沿著圖3A的V2-W2的剖面圖。注意，在圖3A中，為了簡化起見，省略電晶體440的構成要素的一部分(例如，金屬氧化物膜417等)。
圖3A至3C所示的電晶體440包括：設置在基板400上的閘極電極層401；設置在閘極電極層401上的閘極絕緣層412；隔著閘極絕緣層412與閘極電極層401重疊的氧化物半導體層403；與氧化物半導體層403電連接的源極電極層405a及汲極電極層405b；覆蓋源極電極層405a及汲極電極層405b且與氧化物半導體層403接觸的絕緣層416；設置在絕緣層416上的金屬氧化物膜417。
在電晶體440中，與氧化物半導體層403接觸的閘極絕緣層412是藉由進行氧摻雜處理具有包含超過化學計量組成的氧的區域的絕緣層。更明確而言，在形成閘極絕緣層412的疊層結構中，至少與氧化物半導體層403接觸的 閘極絕緣層412b為具有包含超過化學計量組成的氧的區域的絕緣層。另外，閘極絕緣層412a也可以不一定具有氧過剩區域。但是，藉由對閘極絕緣層412b進行氧摻雜處理，與閘極絕緣層412b同樣，閘極絕緣層412a也可以成為具有氧過剩區域的膜。或者，可以另行進行用來向閘極絕緣層412a的氧摻雜處理的製程。
向閘極絕緣層412的氧摻雜處理的詳細內容與上述所示的氧454的導入製程同樣。另外，向閘極絕緣層412的氧摻雜處理較佳為在進行用來去除閘極絕緣層412中的氫原子的熱處理之後進行。藉由在熱處理之後導入氧，可以填補因熱處理而同時可能會從膜中脫離的氧。
另外，也可以多次進行對閘極絕緣層412的熱處理及/或氧摻雜處理。
包含於閘極絕緣層412中的過剩的氧由於電晶體的製程中的熱處理(例如，形成氧化物半導體層時的基板400的加熱、形成絕緣層時的成膜溫度等)而被供應到接觸於閘極絕緣層412的氧化物半導體層403。因此，在電晶體440中，在閘極絕緣層412與氧化物半導體層403之間的介面或氧化物半導體層403中(塊中)的至少一部分中，形成氧過剩區域。另外，也可以進行用來從閘極絕緣層412向氧化物半導體層403供應氧的熱處理製程。
作為電晶體440的其他構成及其製造方法的詳細內容可以參考關於電晶體420的記載。
在本實施方式所示的半導體裝置包括：作為以與氧化 物半導體層403的上層或下層接觸的方式設置的絕緣層，藉由進行氧摻雜處理具有氧過剩區域的絕緣層。另外，該絕緣層是藉由脫水化處理或脫氫化處理盡可能地去除水、氫等雜質的膜。藉由形成接觸於氧化物半導體層403的減少水及氫的含量且增加了氧的含量的絕緣層，可以邊抑制水及氫混入到氧化物半導體層403中邊向氧化物半導體層403供應氧。
因此，在氧化物半導體層403中及/或氧化物半導體層403與絕緣層之間的介面，可以形成氧過剩區域。由此，可以降低臨界電壓向負方向漂移的原因的氧化物半導體層的氧缺陷密度，所以不但可以降低電晶體的臨界電壓的不均勻，而且可以實現常關閉型的電晶體。另外，還可以降低電晶體的次臨界值(S值)。
另外，與對氧化物半導體層403直接進行氧摻雜處理的情況相比，由於在本實施方式所示的半導體裝置中對接觸於氧化物半導體層403的絕緣層進行氧摻雜處理，所以可以提高氧化物半導體層403的膜品質及/或結晶性。尤其是，在氧化物半導體層403是CAAC-OS膜的情況下，在對該CAAC-OS膜進行氧摻雜處理時有時使其結晶性降低，所以應用本實施方式所示的半導體裝置的製造方法是有效的。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式2
在本實施方式中，參照圖10A至圖12B說明半導體裝置及半導體裝置的製造方法的另一個方式。在本實施方式中，作為半導體裝置的一個例子示出具有氧化物半導體層的電晶體。
圖10A至10C示出電晶體460的結構例子。圖10A是電晶體460的平面圖，圖10B是沿著圖10A的X3-Y3的剖面圖，圖10C是沿著圖10A的V3-W3的剖面圖。注意，在圖10A中，為了簡化起見，省略電晶體460的構成要素的一部分。
圖10所示的電晶體460是被稱為通道保護型(也稱為通道停止型)的底閘極結構的一種，也是被稱為反交錯型電晶體的電晶體的一個例子。
如通道長度方向上的剖面圖的圖10B所示那樣，包含電晶體460的半導體裝置在基板400上包括閘極電極層401，在閘極電極層401上包括閘極絕緣層402a、402b、氧化物半導體層403、絕緣層413、金屬氧化物膜447、源極電極層405a以及汲極電極層405b。
本實施方式所示的電晶體460包括從閘極電極層401一側依次層疊有閘極絕緣層402a以及閘極絕緣層402b的閘極絕緣層402。但是，本發明的實施方式不侷限於此，閘極絕緣層既可以是單層結構，又可以是三層以上的疊層結構。
絕緣層413及金屬氧化物膜447設置在至少與閘極電 極層401重疊的包含通道形成區域的氧化物半導體層403的區域上，且用作通道保護膜。再者，絕緣層413及金屬氧化物膜447具有到達氧化物半導體層403且以源極電極層405a或汲極電極層405b覆蓋內壁的方式設置的開口425a、425b。因此，氧化物半導體層403的周邊部被絕緣層413及金屬氧化物膜447覆蓋，從而絕緣層413及金屬氧化物膜447也用作層間絕緣膜。在閘佈線與源佈線的交叉部中，藉由作為層間絕緣層除了閘極絕緣層402以外還配置絕緣層413及金屬氧化物膜447，可以降低寄生電容。
絕緣層413可以對藉由電漿CVD法、濺射法形成的絕緣膜進行蝕刻加工而形成。此外，絕緣層413的開口425a、425b的內壁具有錐形形狀。
藉由調節重疊於通道形成區域上的絕緣層413的剖面形狀，明確地說藉由調節端部的剖面形狀(錐形角及膜厚度等)，可以緩和在汲極電極層405b的端部附近有可能產生的電場集中，而可以抑制電晶體460的開關特性的劣化。
明確地說，重疊於通道形成區域上的絕緣層413的剖面形狀為梯形或三角形，並且將剖面形狀的下端部的錐形角設定為60°以下，較佳為45°以下，更佳為30°以下。藉由採用上述角度範圍，在對閘極電極層401施加較高的閘極電壓的情況下，可以緩和在汲極電極層405b的端部附近有可能產生的電場集中。
另外，重疊於通道形成區域上的絕緣層413的厚度為0.3μm以下，較佳為5nm以上且0.1μm以下。藉由採用上述厚度範圍，可以使電場強度的峰值小，或者電場集中分散而電場集中的部分成為多個，結果可以緩和在汲極電極層405b的端部附近有可能產生的電場集中。
在本實施方式中所示的電晶體460中，與氧化物半導體層403接觸的絕緣層413是藉由進行氧摻雜處理具有包含超過化學計量組成的氧的區域的單層或疊層的絕緣層。在絕緣層413採用疊層結構時，在至少與氧化物半導體層403重疊的區域中較佳為具有包含過剩的氧的區域。
在本實施方式中，作為絕緣層413使用具有氧過剩區域的氧氮化矽膜。另外，作為金屬氧化物膜447使用氧化鋁膜。
接觸於絕緣層413的上表面設置的金屬氧化物膜447是使金屬膜(在本實施方式中是鋁膜)氧化而形成的膜。與藉由濺射法形成金屬氧化物膜的情況相比，藉由使金屬膜氧化形成金屬氧化物膜447，可以提高生產率。另外，藉由與對絕緣層413的氧摻雜處理相同的製程，可以使金屬膜氧化，所以可以實現製程的簡化。由此，可以降低半導體裝置的製造成本。
氧化鋁膜的不使氫、水分等雜質和氧的兩者透過膜的遮斷效果(阻擋效果)效果高。因此，藉由覆蓋電晶體設置氧化鋁膜，可以防止從氧化物半導體層403及接觸於其的絕緣層413的氧的脫離，並且可以防止水及氫混入到氧 化物半導體層403。
尤其是，在電晶體460中，氧化物半導體層403的周邊部被絕緣層413及金屬氧化物膜447的氧化鋁膜覆蓋。藉由具有氧過剩區域的絕緣層413及阻隔性高的氧化鋁膜覆蓋氧化物半導體層403的周邊部，從具有氧過剩區域的絕緣層413供應氧而可以防止該由氧化鋁膜供應的氧從氧化物半導體層403的周邊部脫離。
另外，較佳為將金屬氧化物膜447的電阻率設定為1×1010Ωm以上且1×1019Ωm以下(更佳為具有1×1010Ωm以上且1×1018Ωm以下，進一步佳為具有1×1011Ωm以上且1×1015Ωm以下)。或者，在氧化鋁膜上層疊氧化鈦膜、氧化鎂膜、氧化鎳膜、氧化鉬膜以及氧化鎢膜，將該氧化鈦膜、氧化鎂膜、氧化鎳膜、氧化鉬膜以及氧化鎢膜的電阻率較佳為設定為1×1010Ωm以上且1×1019Ωm以下(更佳為設定為1×1010Ωm以上且1×1018Ωm以下，進一步佳為設定為1×1011Ωm以上且1×1015Ωm以下)。或者，也可以互換疊層順序。藉由作為金屬氧化物膜447設置具有上述電阻率的導電性的膜，可以防止半導體裝置的靜電損壞。
藉由將氧化鋁膜的膜密度設定為高密度(膜密度為3.2g/cm3以上，較佳為3.6g/cm3以上)，可以對電晶體460賦予穩定的電特性，所以是更佳的。
另外，在氧化鋁膜的組成由Al2Ox表示時，較佳為使用x為1以上且3.5以下的氧化鋁膜。
下面，參照圖11A至11E說明圖10A至10C所示的電晶體460的製造方法的一個例子。
首先，與實施方式1所示的製程同樣，在具有絕緣表面的基板400上形成閘極電極層401，然後在閘極電極層401上依次層疊閘極絕緣層402a及閘極絕緣層402b來形成閘極絕緣層402。
在本實施方式中，藉由濺射法形成厚度為100nm的鎢膜來形成閘極電極層401。
此外，在本實施方式中，作為閘極絕緣層402a，使用利用電漿CVD法形成的厚度為10nm以上且100nm以下(較佳為20nm以上且60nm以下)的氮化矽膜。另外，作為成膜氣體，可以使用包含SiH4及N2的氣體或者包含SiH4、N2及NH3的氣體。
閘極絕緣層402b的厚度為100nm以上且350nm以下，可以適當地利用濺射法、MBE法、CVD法、脈衝雷射沉積法、ALD法等而形成。另外，閘極絕緣層402b也可以使用在以大致垂直於濺射靶材表面的方式設置有多個基板表面的狀態下進行成膜的濺射裝置形成。
另外，在本實施方式中，作為閘極絕緣層402b，藉由電漿CVD法形成厚度為200nm的氧氮化矽膜，對成膜之後的閘極絕緣層402進行用來減少氫原子，較佳為用來去除氫原子的熱處理(脫水化處理或脫氫化處理)。
另外，既可以進行多次用來脫水化或脫氫化的熱處理，又可以將用來脫水化或脫氫化的熱處理兼作其他熱處 理。
接著，在閘極絕緣層402上形成氧化物半導體層，將該氧化物半導體層加工為島狀而形成氧化物半導體層403(參照圖11A)。作為其詳細內容可以參考實施方式1。
另外，較佳為以不使閘極絕緣層402暴露於大氣的方式連續形成閘極絕緣層402和氧化物半導體層。另外，較佳為在形成氧化物半導體層之後，對其進行用來減少或去除(脫水化或脫氫化)該氧化物半導體層所包含的過剩的氫(包括水及羥基)的熱處理。
另外，在本實施方式中，作為氧化物半導體層403，藉由利用裝有AC電源裝置的濺射裝置的濺射法形成厚度為35nm的In-Ga-Zn類氧化物膜(IGZO膜)。
接著，在閘極電極層401、閘極絕緣層402及氧化物半導體層403上形成絕緣層423。
絕緣層423藉由電漿CVD法、濺射法可以形成。典型地，可以使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜，來形成絕緣層423。
另外，作為絕緣層423，可以使用包含氮的氧化物絕緣膜(例如，包含氮的氧化矽膜、包含氮的氧化鋁膜)等。包含於氧化物絕緣膜的氮濃度為0.01at.%以上即可，較佳為0.1at.%以上且50at.%以下，更佳為0.5at.%以上且15at.%以下。在氧化矽膜中以上述濃度包含氮的膜也稱為氧氮化矽膜。藉由使氧化物絕緣膜包含適量的氮，可以使 該膜中包含多於化學計量組成的氧。
在本實施方式中，作為接觸於氧化物半導體層403的上表面的絕緣層423，藉由電漿CVD法形成氧氮化矽膜。關於絕緣層423的成膜條件，例如可以為如下條件：SiH4和N2O的氣體流量比為SiH4：N2O=30sccm：4000sccm；壓力為200Pa；RF電源功率(電源輸出)為150W；基板溫度為220℃±15℃。另外，絕緣層423的厚度為50nm以上且100nm以下即可。
較佳為藉由熱處理對絕緣層423進行脫水化處理或脫氫化處理。
在本實施方式中，即使作為絕緣層423的成膜氣體使用包含氫的氣體也對絕緣層423進行脫氫化處理，所以可以去除絕緣層423中的氫。由此，較佳為利用電漿CVD法。關於電漿CVD法，除了當成膜時塵屑不容易附著膜上或混入到膜中，還可以以比較快的沉積速度成膜，所以可以厚膜化，在生產率的方面上有優勢。
將熱處理的溫度設定為300℃以上且700℃以下，或低於基板的應變點。在熱處理的溫度比形成絕緣層423時的溫度高時，可以得到脫水化或脫氫化的高效果，所以是較佳的。例如，將基板引入到熱處理裝置之一的電爐中，在氮氛圍下以450℃對絕緣層423進行1小時的熱處理。
藉由熱處理可以使絕緣層423脫水化或脫氫化，而可以形成去除了氫或水等雜質的絕緣膜。
藉由進行用來脫氫化或脫水化的熱處理，可以去除或 減少包含於絕緣層423中的水及氫等雜質。藉由將絕緣層423成為盡可能地不包含氫的膜，可以抑制電晶體460的特性變動而使電晶體460具有穩定的電特性。
另外，金屬氧化物膜具有不使氫或水等透過的阻擋功能，所以較佳為在形成絕緣層423之後且形成金屬膜457之前對絕緣層423進行用來脫水化或脫氫化的熱處理。
接著，在絕緣層423上形成金屬膜457(參照圖11B)。
金屬膜457較佳為利用濺射法、蒸鍍法、CVD法等形成。另外，金屬膜457的厚度較佳為3nm以上且20nm以下(更佳為3nm以上且10nm以下，進一步佳為4nm以上且5nm以下)。
在本實施方式中，作為金屬膜457形成鋁膜。另外，作為鋁膜，可以使用添加了鈦或鎂的鋁膜。另外，作為金屬膜457，也可以使用鋁膜和鈦膜、鎂膜、鎳膜、鉬膜或鎢膜的疊層。
接著，對絕緣層423及金屬膜457進行導入氧454的處理(也稱為氧摻雜處理、氧注入處理)。藉由上述處理，形成具有氧過剩區域的絕緣層413及金屬膜457(在本實施方式中是鋁膜)的氧化物的金屬氧化物膜447(在本實施方式中是氧化鋁膜)(參照圖11C)。
導入氧454的處理與實施方式1同樣進行。作為其詳細內容可以參考實施方式1。
本實施方式是一種如下例子：藉由氧摻雜處理氧被導 入到絕緣層413，與與氧化物半導體層403接觸的區域413a相比，與金屬氧化物膜447接觸的區域413b具有更多量的氧。藉由被導入到絕緣層413b的氧向氧化物半導體層403固相擴散，使該氧供應到氧化物半導體層403。與對露出的氧化物半導體層403直接進行氧摻雜的電漿處理等方法相比，如上述那樣藉由從絕緣層413的固相擴散向氧化物半導體層403供應氧，得到氧化物半導體層403不受到電漿所導致的損傷的效果。
另外，在對絕緣層423及金屬氧化物膜447添加氧454之後，也可以進行熱處理。在本實施方式中，藉由該熱處理，也可以將包含於絕緣層413中的氧供應到氧化物半導體層403而填補氧化物半導體層403的氧缺陷。熱處理以250℃以上且600℃以下，例如以300℃進行即可。藉由熱處理，從絕緣層413向氧化物半導體層403摻雜氧而可以填補氧化物半導體層403中的氧缺陷。
在使用氧化物半導體的電晶體中，藉由從絕緣層向氧化物半導體層供應氧，可以降低氧化物半導體層與絕緣層之間的介面能階密度。其結果，可以抑制起因於電晶體的工作等在氧化物半導體層與絕緣層之間的介面載流子被俘獲，從而可以獲得可靠性高的電晶體。
再者，有時起因於氧化物半導體層的氧缺陷而產生電荷。一般來說，氧化物半導體層中的氧缺陷的一部分成為施體，而釋放作為載流子的電子。其結果，電晶體的臨界電壓漂移到負方向。因此，藉由從絕緣層向氧化物半導體 層供應充分的氧，較佳的是使氧化物半導體層含有過剩的氧，可以降低臨界電壓向負方向漂移的原因的氧化物半導體層的氧缺陷密度。
藉由電晶體的製程中的熱處理，包含於絕緣層413中的過剩的氧被供應到接觸於絕緣層413的氧化物半導體層403中。因此，在電晶體460中，在絕緣層413與氧化物半導體層403之間的介面或氧化物半導體層403中(塊中)的至少一部分中形成氧過剩區域。
另外，也可以多次進行對絕緣層的脫水化處理或脫氫化處理及/或氧摻雜處理。
另外，接觸於絕緣層413的上表面設置的金屬氧化物膜447是使金屬膜氧化來形成的膜。與藉由濺射法形成金屬氧化物膜的情況相比，藉由使金屬膜氧化形成金屬氧化物膜447，可以提高生產率。另外，藉由與對絕緣層413的氧摻雜處理相同的製程，可以使金屬膜氧化，所以可以實現製程的簡化。由此，可以降低半導體裝置的製造成本。
接著，對絕緣層413及金屬氧化物膜447進行選擇性地蝕刻而形成到達氧化物半導體層403的開口425a、425b(參照圖11D)。
接著，在閘極絕緣層401、閘極絕緣層402a、402b、氧化物半導體層403、絕緣層413以及金屬氧化物膜447上形成用作源極電極層及汲極電極層的導電膜。
作為導電膜，使用能夠承受後面進行的熱處理的材料 。作為用於源極電極層及汲極電極層的導電膜，例如可以使用包括選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜、以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以在Al、Cu等的金屬膜的下側和上側中的一者或兩者上層疊Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)。此外，作為用於源極電極層及汲極電極層的導電膜，也可以由導電金屬氧化物而形成。作為導電金屬氧化物，也可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫(In2O3-SnO2)、氧化銦氧化鋅(In2O3-ZnO)或者使這些金屬氧化物材料包含氧化矽的材料。
藉由光微影製程在導電膜上形成光阻掩模，並且選擇性地進行蝕刻來形成源極電極層405a及汲極電極層405b。在形成源極電極層405a及汲極電極層405b之後去除光阻掩模。
作為形成該光阻掩模時的曝光，較佳為使用紫外線、KrF雷射、ArF雷射。在後面形成的電晶體460的通道長度L取決於在氧化物半導體層403上相鄰的源極電極層405a的下端部與汲極電極層405b的下端部之間的間隔寬度。另外，在當通道長度L短於25nm時進行曝光的情況下，較佳為利用波長極短，即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)進行形成光阻掩模時的曝光。利用超紫外線的曝光的解析度高且聚焦深度大。因此，也 可以將後面形成的電晶體的通道長度L設定為10nm以上且1000nm以下，這樣可以實現電路的工作速度的高速化。
此外，為了縮減用於光微影製程的光掩模數及製程數，也可以使用藉由透過的光成為多種強度的曝光掩模的多色調掩模形成的光阻掩模進行蝕刻製程。由於使用多色調掩模形成的光阻掩模成為具有多種厚度的形狀，且藉由進行蝕刻進一步改變形狀，因此可以用於加工為不同圖案的多個蝕刻製程。由此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的光阻掩模。因此，可以縮減曝光掩模數，並還可以縮減對應於其的光微影製程，所以可以實現製程的簡化。
在本實施方式中，當對導電膜進行蝕刻時，可以使用含有氯的氣體，例如含有氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氯化碳(CCl4)等的氣體。另外，可以使用包含氟的氣體，例如，包含四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3)等的氣體。此外，可以使用對上述氣體添加了氦(He)、氬(Ar)等稀有氣體的氣體等。
作為蝕刻法，可以使用平行平板型RIE(Reactive Ion Etching：反應性離子蝕刻)法或ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法。適當地調節蝕刻條件(施加到線圈型電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便可以蝕刻 為所希望的加工形狀。
在本實施方式中，作為導電膜，使用藉由濺射法形成的厚度為20nm以上且50nm以下的鎢膜。作為導電膜的蝕刻利用乾蝕刻法，對鎢膜進行蝕刻來形成源極電極層405a及汲極電極層405b。
藉由上述製程製造本實施方式的電晶體460(參照圖11E)。
在源極電極層405a、汲極電極層405b上也可以形成用作層間絕緣層(保護絕緣膜、平坦化絕緣膜)的絕緣膜。藉由設置層間絕緣層(保護絕緣膜、平坦化絕緣膜)，可以緩和向薄膜的金屬氧化物膜447的應力。由此，可以防止金屬氧化物膜447的損壞。
保護絕緣膜可以使用與絕緣層413同樣的材料及方法而形成。例如，藉由濺射法形成厚度為400nm的氧化矽膜。另外，在形成保護絕緣膜之後也可以進行熱處理。例如，在氮氛圍下以300℃進行1小時的熱處理。
另外，為了減少起因於電晶體460的表面凹凸，也可以形成平坦化絕緣膜。作為平坦化絕緣膜，可以使用聚醯亞胺、丙烯酸、苯並環丁烯類樹脂等有機材料。此外，除了上述有機材料以外，還可以使用低介電常數材料(low-k材料)等。另外，也可以層疊多個由上述材料形成的絕緣膜來形成平坦化絕緣膜。
例如，作為平坦化絕緣膜，可以形成厚度為1500nm的丙烯酸樹脂膜。丙烯酸樹脂膜可以在藉由塗敷法塗敷之 後，進行烤成(例如在氮氛圍下以250℃進行1小時)而形成。
在形成平坦化絕緣膜之後，也可以進行熱處理。例如，在氮氛圍下以250℃進行1小時的熱處理。
如上述那樣，在形成電晶體460之後，也可以進行熱處理。另外，熱處理也可以進行多次。
圖14示出電晶體460的閘佈線和源佈線(或汲極佈線)的連接部(或設置在與上述相同的層中的佈線的連接部)。在圖14中，形成在與閘極電極層401相同的層中的電極層491和形成在與源極電極層405a或汲極電極層405b相同的層中的電極層405c藉由形成在閘極絕緣層402、絕緣層413以及金屬氧化物膜447中的接觸孔電連接。
在此，當在形成金屬膜457之後且在進行氧摻雜處理之前形成用來使電極層491與電極層405c連接的接觸孔時，因為閘佈線及金屬膜457的導電率高，所以在形成接觸孔時可能會產生靜電損壞。由此，該接觸孔需要在對金屬膜457進行氧摻雜處理之後(即，在形成金屬氧化物膜447之後)且在形成用作源極電極層405a或汲極電極層405b的導電膜之前形成。另外，為了防止氧被導入到用作源極電極層405a或汲極電極層405b的導電膜中，氧摻雜處理需要在形成該導電膜之前進行。
圖12A和12B示出本實施方式的電晶體的另一個結構例子。
圖12A是電晶體480的平面圖，圖12B是沿著圖12A的X4-Y4的剖面圖。注意，在圖12A中，為了簡化起見，省略電晶體480的構成要素的一部分。
圖12所示的電晶體480既是被稱為通道保護型(也稱為通道停止型)的底閘極結構的一種，也是被稱為反交錯型電晶體的電晶體的一個例子。
如通道長度方向上的剖面圖的圖12B所示那樣，包含電晶體480的半導體裝置包括基板400上的閘極電極層401，閘極電極層401的閘極絕緣層402a、402b、氧化物半導體層403、絕緣層433、金屬氧化物膜437、源極電極層405a以及汲極電極層405b。
島狀的絕緣層433及金屬氧化物膜437設置在至少與閘極電極層401重疊的包含通道形成區域的氧化物半導體層403的區域上，且用作通道保護膜。電晶體480的絕緣層433及金屬氧化物膜437加工為島狀，其是不覆蓋氧化物半導體層403的周邊部的形狀的例子。
作為電晶體480的其他構成及其製造方法的詳細內容可以參考關於電晶體460的記載。
在本實施方式所示的半導體裝置包括：作為以與氧化物半導體層403接觸的方式設置的絕緣層，藉由被進行氧摻雜處理具有氧過剩區域的絕緣層。另外，該絕緣層是藉由脫水化處理或脫氫化處理盡可能地去除水、氫等雜質的膜。藉由形成接觸於氧化物半導體層403的減少水及氫的含量且增加了氧的含量的絕緣層，可以邊抑制水及氫混入 到氧化物半導體層403中邊向氧化物半導體層403供應氧。
因此，在氧化物半導體層403中及/或氧化物半導體層403與絕緣層之間的介面，可以形成氧過剩區域。由此，可以降低臨界電壓向負方向漂移的原因的氧化物半導體層的氧缺陷密度，所以不但可以降低電晶體的臨界電壓的不均勻，而且可以實現常關閉型的電晶體。另外，還可以降低電晶體的次臨界值(S值)。
另外，與對氧化物半導體層403直接進行氧摻雜處理的情況相比，由於在本實施方式所示的半導體裝置中對接觸於氧化物半導體層403的絕緣層進行氧摻雜處理，所以可以提高氧化物半導體層403的膜品質及/或結晶性。尤其是，在氧化物半導體層403是CAAC-OS膜的情況下，在對該CAAC-OS膜進行氧摻雜處理時有時使其結晶性降低，所以應用本實施方式所示的半導體裝置的製造方法是有效的。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式3
藉由使用實施方式1或2所示的電晶體可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一體地形成在相同的基板上，可以形成系統整合型面板( system-on-panel)。
在圖4A中，以圍繞設置在基板4001上的像素部4002的方式設置密封材料4005，使用基板4006進行密封。在圖4A中，在基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在IC晶片或另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004以及像素部4002的各種信號及電位由FPC(Flexible printed circuit：撓性印刷電路)4018a、4018b供應。
在圖4B和4C中，以圍繞設置在基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有基板4006。因此，像素部4002、掃描線驅動電路4004與顯示元件一起由基板4001、密封材料4005以及基板4006密封。在圖4B和圖4C中，在基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在IC晶片或另行準備的基板上的信號線驅動電路4003。在圖4B和圖4C中，供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004以及像素部4002的各種信號及電位由FPC4018供應。
此外，圖4B和圖4C示出另行形成信號線驅動電路4003並且將該信號線驅動電路4003安裝到基板4001的 例子，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：玻璃上晶片)方法、打線接合方法、TCP(Tape Carrier Package：帶載封裝)方法等。圖4A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖4B是藉由COG方法安裝信號線驅動電路4003的例子，圖4C是藉由TCP方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括顯示元件處於密封狀態的面板和在該面板中安裝有包括控制器的IC等狀態的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外，顯示裝置還包括：安裝有諸如FPC或TCP的連接器的模組；在TCP的端部設置有印刷線路板的模組；或者藉由COG方法將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在基板上的像素部及掃描線驅動電路具有多個電晶體，可以應用實施方式1或2所示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件包括由電流或電壓控制亮度的元件，明確而言，包括無機EL(Electro Luminescence：電致發光)、有機EL等。此外，也可以應用電子墨水等的對比度 因電作用而發生變化的顯示媒介。
此外，使用圖4A至圖6B對半導體裝置的一個方式進行說明。圖6A和6B相當於沿著圖4B的線M-N的剖面圖。
如圖4A至4C、圖6A和6B所示那樣，半導體裝置包括連接端子電極4015及端子電極4016，連接端子電極4015及端子電極4016藉由各向異性導電層4019電連接到FPC4018所具有的端子。
連接端子電極4015由與第一電極層4034相同的導電層形成，並且，端子電極4016由與電晶體4011,4010的源極電極層及汲極電極層相同的導電層形成。
此外，設置在基板4001上的像素部4002、掃描線驅動電路4004具有多個電晶體，在圖6A和6B中例示出像素部4002所包括的電晶體4010以及掃描線驅動電路4004所包括的電晶體4011。在圖6A中，在電晶體4010、4011上設置有絕緣層4030、4032，在圖6B中還設置有絕緣層4021。
作為電晶體4010、4011，可以使用實施方式1或2所示的電晶體。在本實施方式中示出應用具有與實施方式1所示的電晶體420相同的結構的電晶體的例子。電晶體4010、4011是底閘極結構的電晶體。
在電晶體4010、4011中，作為與氧化物半導體層接觸的絕緣層的絕緣層4030，使用藉由氧摻雜處理形成氧過剩區域的絕緣層，並且作為以與絕緣層4030的上表面 接觸的方式設置的絕緣層4032，具有藉由上述氧摻雜處理使金屬膜氧化而形成的金屬氧化物膜。因此，引起電晶體4010、4011的特性變動的氫或水等雜質不混入到氧化物半導體層中，並且填補氧缺陷的氧被供應到氧化物半導體層中。因此，電晶體4010、4011的電特性變動得到抑制。另外，在電晶體4010、4011中，藉由形成金屬膜之後的氧摻雜處理形成金屬氧化物膜，所以該電晶體是高生產率地製造的電晶體。
因此，作為包括使用本實施方式的氧化物半導體層且具有穩定的電特性的電晶體4010、4011的圖4A至4C、圖6A和6B所示的半導體裝置，可以提供可靠性高的半導體裝置。
此外，可以在與驅動電路用的電晶體4011的氧化物半導體層的通道形成區域重疊的位置還設置導電層。藉由將導電層設置在與氧化物半導體層的通道形成區域重疊的位置，可以進一步降低偏壓-熱壓力試驗(BT試驗)前後的電晶體4011的臨界電壓的變化量。此外，導電層的電位可以與電晶體4011的閘極電極層的電位相同或不同，並且，還可以用作第二閘極電極層。
此外，該導電層還具有遮蔽外部的電場，即不使外部的電場作用到內部(包括電晶體的電路部)的功能(尤其是，遮蔽靜電的靜電遮蔽功能)。藉由利用導電層的遮蔽功能，可以防止由於靜電等外部的電場的影響而使電晶體的電特性變動。
設置在像素部4002中的電晶體4010與顯示元件電連接，而構成顯示面板。顯示元件只要能夠進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
圖6A示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖6A中，作為顯示元件的液晶元件4013包括第一電極層4034、第二電極層4031以及液晶層4008。另外，以夾持液晶層4008的方式設置有用作配向膜的絕緣層4038、4033。第二電極層4031設置在基板4006一側，第一電極層4034和第二電極層4031隔著液晶層4008而層疊。
此外，間隔物4035是藉由對絕緣層進行選擇性地蝕刻而獲得的柱狀間隔物，並且它是為了控制液晶層4008的厚度(單元間隙(cell gap))而設置的。另外，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料(液晶組成物)根據條件而呈現膽固醇相、近晶相、立方相、手性向列相、各向同性相等。
另外，也可以作為液晶層4008使用不使用配向膜的呈現藍相的液晶組成物。此時，液晶層4008與第一電極層4034和第二電極層4031接觸。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。使用混合了液晶及手性試劑的液 晶組成物可以呈現藍相。此外，為了擴大呈現藍相的溫度範圍，對呈現藍相的液晶組成物添加聚合性單體及聚合引發劑等，可以進行高分子穩定化的處理來形成液晶層。由於呈現藍相的液晶組成物的回應時間短，並且其具有光學各向同性，所以不需要配向處理，且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電損壞，並可以降低製程中的液晶顯示裝置的故障、破損。因此，可以提高液晶顯示裝置的生產率。在使用氧化物半導體層的電晶體中，電晶體的電特性因靜電的影響而有可能顯著地變動而超出設計範圍。因此，將呈現藍相的液晶組成物用於具有使用氧化物半導體層的電晶體的液晶顯示裝置是更有效的。
此外，液晶材料的固有電阻為1×109Ωcm以上，較佳為1×1011Ωcm以上，更佳為1×1012Ωcm以上。另外，本說明書中的固有電阻值為在20℃下測量的值。
考慮到配置在像素部中的電晶體的洩漏電流等而以能夠在所定的期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容器的大小。根據電晶體的截止電流(off-state current)等設定儲存電容器的大小即可。藉由使用具有本說明書所公開的氧化物半導體層的電晶體，設置具有各像素中的液晶電容的1/3以下，較佳為1/5以下的電容的儲存電容器，就足夠了。
使用本說明書所公開的氧化物半導體層的電晶體可以控制截止狀態下的電流值(截止電流值)。因此，可以延 長影像信號等電信號的保持時間，在電源的導通狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，所以可以發揮抑制耗電量的效果。
此外，使用本說明書所公開的氧化物半導體層的電晶體可以得到較高的場效應遷移率，所以能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以在同一基板上形成像素部的開關電晶體及用於驅動電路部的驅動電晶體。也就是說，因為作為驅動電路不需要另行使用由矽晶片等形成的半導體裝置，所以可以縮減半導體裝置的部件數。另外，在像素部中也藉由使用能夠進行高速驅動的電晶體，可以提供高品質的影像。
液晶顯示裝置可以採用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內轉換)模式、FFS(Fringe Field Switching：邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal：反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、 PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：高級超視覺)模式等。另外，也可以用於VA型液晶顯示裝置。VA型液晶顯示裝置是一種控制液晶顯示面板的液晶分子的排列的方式。VA型液晶顯示裝置是在不被施加電壓時液晶分子朝向垂直於面板的方向的方式。此外，也可以使用將像素(pixel)分成幾個區域(子像素)且使分子分別倒向不同方向的被稱為多疇化或多域設計的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色因素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，也可以採用RGBW(W表示白色)或對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種顏色以上的顏色。另外，也可以按每個顏色因素的點使其顯示區域的大小不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發 光材料是有機化合物還是無機化合物被區分，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括具有發光性的有機化合物的層，以使電流流過。並且，藉由這些載流子(電子及電洞)重新結合，具有發光性的有機化合物形成激發態，當從該激發態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。在本實施方式中，示出作為發光元件使用有機EL元件的例子。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光材料的粒子分散在黏合劑中的發光層，其發光機制是利用施體能階和受體能階的施體-受體重新結合型發光。薄膜型無機EL元件具有一種結構，該結構是發光層夾在介電層之間且該隔著發光層的介電層由電極夾住，其發光機制是利用金屬離子的內殼層電子躍遷的定域型發光(localized type light emission)。在此，作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一個具有透光性即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有：從與基板相反一側的表面取出發光的頂部發射結構的發光元件；從基板一側的表面取出發光的底部發射結構的發光元件；以及從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以 應用上述任一種發射結構的發光元件。
圖5A和5B及圖6B示出作為顯示元件使用發光元件的發光裝置的例子。
圖5A是發光裝置的剖面圖，圖5A中的以點劃線S1-T1、S2-T2及S3-T3切斷的剖面相當於圖5B。另外，在圖5A的平面圖中，省略電致發光層542及第二電極層543而未圖示。
圖5A和5B所示的發光裝置在基板500上具有電晶體510、電容元件520、佈線層交叉部530，電晶體510與發光元件540電連接。另外，圖5A和5B示出經過基板500從發光元件540取光的下面發射型結構的發光裝置。
作為電晶體510，可以使用實施方式1或2所示的電晶體。在本實施方式中示出應用具有與實施方式1所示的電晶體420相同的結構的電晶體的例子。電晶體510是底閘極結構的電晶體。
電晶體510包括閘極電極層511a、511b、閘極絕緣層502、氧化物半導體層512、用作源極電極層或汲極電極層的導電層513a、513b。
在電晶體510中，作為與氧化物半導體層512接觸的絕緣層的絕緣層524，使用藉由氧摻雜處理形成氧過剩區域的絕緣層，並且，作為以與絕緣層524的上表面接觸的方式設置的絕緣層525，具有藉由上述氧摻雜處理使鋁膜氧化而形成的氧化鋁膜。因此，引起電晶體510的特性變 動的氫或水等雜質不混入到氧化物半導體層512中，並且填補氧缺陷的氧被供應到氧化物半導體層512中。因此，電晶體510的電特性變動得到抑制。另外，在電晶體510中，藉由形成鋁膜之後的氧摻雜處理形成氧化鋁膜，所以該電晶體是高生產率地製造的電晶體。
因此，作為圖5A和5B所示的半導體裝置，該半導體裝置使用本實施方式的氧化物半導體層512且包括具有穩定的電特性的電晶體510，可以提供可靠性高的半導體裝置。另外，可以高良率地製造可靠性高的半導體裝置，由此可以實現高生產化。
電容元件520包括導電層521a、521b、閘極絕緣層502、氧化物半導體層522以及導電層523，並且由導電層521a、521b以及導電層523夾著閘極絕緣層502及氧化物半導體層522來形成電容器。
佈線層交叉部530是閘極電極層511a、511b和導電層533的交叉部，並且閘極電極層511a、511b和導電層533隔著閘極絕緣層502交叉。
在本實施方式中，作為閘極電極層511a及導電層521a使用30nm厚的鈦膜，作為閘極電極層511b及導電層521b使用200nm厚的銅薄膜。因此，閘極電極層具有鈦膜和銅薄膜的疊層結構。
作為氧化物半導體層512、522使用25nm厚的IGZO膜。
在電晶體510、電容元件520、佈線層交叉部530上 形成有層間絕緣層504，並且在層間絕緣層504上的與發光元件540重疊的區域設置有彩色濾光層505。在層間絕緣層504及彩色濾光層505上設置有用作平坦化絕緣層的絕緣層506。
在絕緣層506上設置有包含依次層疊第一電極層541、電致發光層542、第二電極層543的疊層結構的發光元件540。藉由在到達導電層513a且形成在絕緣層506及層間絕緣層504中的開口中第一電極層541與導電層513a接觸，發光元件540與電晶體510電連接。此外，以覆蓋第一電極層541的一部分及該開口的方式設置有隔壁507。
作為絕緣層506可以使用1500nm厚的感光性丙烯酸膜，作為隔壁507可以使用1500nm厚的感光性聚醯亞胺膜。
作為彩色濾光層505，例如可以使用彩色的透光樹脂。作為彩色透光樹脂，可以使用感光性有機樹脂、非感光性有機樹脂。當使用感光性有機樹脂層時，可以減少光阻掩模數量而簡化製程，所以是較佳的。
彩色是指如黑色、灰色和白色等無彩色以外的顏色。彩色濾光層由只使彩色的光透過的材料形成。至於彩色，可以使用紅色、綠色、藍色等。另外，還可以使用青色(cyan)、洋紅色(magenta)、黃色(yellow)等。只使彩色的光透過意味著：透過彩色濾光層的光在其彩色的光的波長中具有峰值。彩色濾光層可以根據考慮所包含的著 色材料的濃度與光的透過率的關係適當地控制最適合的膜厚度即可。例如，將彩色濾光層505的厚度設定為1500nm以上且2000nm以下，即可。
在圖6B所示的發光裝置中，顯示元件的發光元件4513與設置在像素部4002中的電晶體4010電連接。另外，發光元件4513的結構是第一電極層4034、電致發光層4511、第二電極層4031的疊層結構，但是，不侷限於所示的結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
隔壁4510、507使用有機絕緣材料或無機絕緣材料形成。尤其是，較佳為使用感光樹脂材料，在第一電極層4034、541上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511、542可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入到發光元件4513、540中，也可以在第二電極層4031、543及隔壁4510、507上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外，為了不使氧、氫、水分、二氧化碳等侵入到發光元件4513、540，也可以藉由蒸鍍法形成覆蓋發光元件4513、540的包含有機化合物的層。
此外，在由基板4001、4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不 暴露於外部氣體，較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，也可以使用紫外線固化樹脂、熱固性樹脂，例如可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺樹脂、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料可以使用氮。
另外，如果需要，也可以在發光元件的射出表面上適當地設置諸如偏光板或者圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、彩色濾光片等的光學薄膜。此外，也可以在偏光板或圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並具有如下優點：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，可以想到各種各樣的形式，但是它是包括具有正電荷的第一粒子和具有負電荷的第二粒子的多個微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊施加電場，使微膠囊中的粒子向相互相反的方向移動，以只顯示集合在一側的粒子的顏色的裝置。另外，第一粒子或第二粒子包括染料，當沒有電場時不移動。此外，第一 粒子的顏色和第二粒子的顏色不同(包括無色)。
如此，電泳顯示裝置是利用介電常數高的物質移動到高電場區域，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用彩色濾光片、具有色素的粒子來進行彩色顯示。
此外，作為微囊中的第一粒子及第二粒子可以使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些材料的複合材料。
此外，作為電子紙，也可以應用使用旋轉球(twisting ball)顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形粒子配置在作為用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
另外，在圖4A至圖6B中，作為基板4001、500、4006，除了玻璃基板以外，也可以使用撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics：玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，若不需要透光性，也可以使用鋁或不鏽鋼等 的金屬基板(金屬薄膜)。例如，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
在本實施方式中，作為閘極絕緣層4020a使用氮化矽膜。另外，作為與氧化物半導體層接觸的閘極絕緣層4020b及絕緣層4030，使用藉由電漿CVD法形成的氧氮化矽膜，對該膜進行用來脫水化或脫氫化的熱處理及氧摻雜處理。另外，在絕緣層4030上具有絕緣層4032。在本實施方式中，作為絕緣層4032使用藉由氧摻雜處理使鋁膜氧化的氧化鋁膜。
氧化鋁膜具有的不使氫、水分等雜質和氧的兩者透過膜的遮斷效果(阻擋效果)高。
因此，氧化鋁膜用作保護膜，即防止在製程中及製造之後導致電晶體的電特性的變動原因的氫、水分等雜質混入到進行了用來脫水化或脫氫化的熱處理及氧摻雜處理的氧氮化膜，並防止從氧化物半導體層釋放氧。
另外，作為用作平坦化絕緣層的絕緣層4021、506，可以使用丙烯酸樹脂、聚醯亞胺樹脂、苯並環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等具有耐熱性的有機材料。此外，除了上述有機材料以外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由上述材料形成的絕緣層形成絕緣層。
對絕緣層4021、506的形成方法沒有特別的限制，可以根據其材料利用濺射法、旋塗法、浸漬法、噴塗法、液 滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷等)等方法以及刮刀、輥塗機、幕式塗布機、刮刀式塗布機等工具(設備)來形成。
顯示裝置藉由使來自光源或顯示元件的光透過來進行顯示。因此，設置在光透過的像素部中的基板、絕緣層、導電層等薄膜全都對可見光的波長區域的光具有透光性。
關於對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、共用電極層、反電極層等)，可以根據取出光的方向、設置電極層的位置以及電極層的圖案結構選擇透光性、反射性。
作為第一電極層4034、541、第二電極層4031、543，可以使用含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦錫氧化物(以下，表示為ITO)、銦鋅氧化物、添加了氧化矽的銦錫氧化物、石墨烯等具有透光性的導電材料。
此外，第一電極層4034、541、第二電極層4031、543可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等金屬、其合金或者其金屬氮化物中的一種或多種來形成。
在本實施方式中，圖5A和5B所示的發光裝置是底部發射型，所以第一電極層541具有透光性，第二電極層 543具有反射性。因此，當作為第一電極層541使用金屬膜時，可以形成得薄以使其具有透光性的程度。當作為第二電極層543使用具有透過性的導電層時，可以層疊具有反射性的導電層。
此外，第一電極層4034、541、第二電極層4031、543可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或者由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，由於電晶體容易受到靜電等的破壞，所以較佳為設置驅動電路保護用的保護電路。保護電路較佳為使用非線性元件構成。
如上所述，藉由應用實施方式1或2所示的電晶體，可以提供具有各種各樣的功能的半導體裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式4
藉由使用實施方式1或2所示的電晶體，可以製造具有讀取目標物的資訊的影像感測器功能的半導體裝置。
圖7A示出具有影像感測器功能的半導體裝置的一個例子。圖7A是光電感測器的等效電路，而圖7B是示出光電感測器的一部分的剖面圖。
光電二極體602的一個電極電連接到光電二極體重設信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極和汲極中的一個電連接到光電感測器基準信號線672，而電晶體640的源極和汲極中的另一個電連接到電晶體656的源極和汲極中的一個。電晶體656的閘極電連接到閘極信號線659，電晶體656的源極和汲極中的另一個電連接到光電感測器輸出信號線671。
注意，在本說明書的電路圖中，為了使使用氧化物半導體層的電晶體一目了然，將使用氧化物半導體層的電晶體的符號表示為“OS”。在圖7A中，電晶體640、656可以應用實施方式1或2所示的電晶體，且是使用氧化物半導體層的電晶體。在本實施方式中示出應用具有與實施方式1所示的電晶體420相同的結構的電晶體的例子。電晶體640是底閘極結構的電晶體。
圖7B是示出光電感測器中的光電二極體602和電晶體640的剖面圖，其中在具有絕緣表面的基板601(元件基板)上設置有用作感測器的光電二極體602和電晶體640。藉由使用黏合層608，在光電二極體602和電晶體640上設置有基板613。
在電晶體640上設置有絕緣層631、絕緣層632、層間絕緣層633以及層間絕緣層634。光電二極體602具有：形成在層間絕緣層633上的電極層641b；在電極層641b上依次層疊的第一半導體膜606a、第二半導體膜 606b、第三半導體膜606c；設置在層間絕緣層634上的隔著第一半導體膜至第三半導體膜且與電極層641b電連接的電極層642；設置在與電極層641b同樣的層中的與電極層642電連接的電極層641a。
電極層641b與形成在層間絕緣層634中的導電層643電連接，並且電極層642藉由電極層641a與導電層645電連接。導電層645與電晶體640的閘極電極層電連接，並且光電二極體602與電晶體640電連接。
在此，例示出一種pin型光電二極體，其中層疊用作第一半導體膜606a的具有p型導電型的半導體膜、用作第二半導體膜606b的高電阻的半導體膜(i型半導體膜)、用作第三半導體膜606c的具有n型導電型的半導體膜。
第一半導體膜606a是p型半導體膜，而可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第13族的雜質元素(例如，硼(B))的半導體材料氣體藉由電漿CVD法來形成第一半導體膜606a。作為半導體材料氣體，可以使用矽烷(SiH4)。另外，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素導入到該非晶矽膜。較佳為在使用離子植入法等導入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較 佳為將第一半導體膜606a的厚度設定為10nm以上且50nm以下。
第二半導體膜606b是i型半導體膜(本質半導體膜)，而由非晶矽膜形成。為了形成第二半導體膜606b，藉由電漿CVD法使用半導體材料氣體來形成非晶矽膜。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以藉由LPCVD法、氣相生長法、濺射法等形成第二半導體膜606b。較佳為將第二半導體膜606b的厚度設定為200nm以上且1000nm以下。
第三半導體膜606c是n型半導體膜，而由包含賦予n型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第15族的雜質元素(例如，磷(P))的半導體材料氣體藉由電漿CVD法形成第三半導體膜606c。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素導入到該非晶矽膜。較佳為在使用離子植入法等導入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳為將第三半導體膜606c的厚度設定為20nm以上且200nm以下。
此外，第一半導體膜606a、第二半導體膜606b以及 第三半導體膜606c也可以不使用非晶半導體形成，而使用多晶半導體或微晶半導體(Semi Amorphous Semiconductor：SAS)形成。
此外，由於光電效應生成的電洞的遷移率低於電子的遷移率，因此當p型半導體膜側的表面用作光接收面時，pin型光電二極體具有較好的特性。在此示出將光電二極體602從形成有pin型光電二極體的基板601的面接收的光轉換為電信號的例子。此外，來自其導電型與用作光接收面的半導體膜一側相反的半導體膜一側的光是干擾光，因此，電極層較佳為使用具有遮光性的導電層。另外，也可以將n型半導體膜一側的表面用作光接收面。
藉由使用絕緣材料且根據其材料使用濺射法、電漿CVD法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷)等，來可以形成絕緣層631、632、層間絕緣層633、634。
作為絕緣層631，可以使用無機絕緣材料，例如氧氮化矽層或者氮氧化矽層等的單層或疊層。
在本實施方式中，作為絕緣層631使用藉由等離子CVD法形成的氧氮化矽膜，進行用來脫水化或脫氫化的熱處理。
再者，在進行了用來脫水化或脫氫化的熱處理的氧氮化矽膜上形成金屬膜，對氧氮化矽膜及金屬膜進行氧摻雜處理。藉由上述氧摻雜處理，形成具有氧過剩區域的氧化矽膜、使金屬膜氧化的金屬氧化物膜。在本實施方式中， 在絕緣層631上設置絕緣層632，作為該絕緣層632使用氧化鋁膜。
氧化鋁膜的不使氫、水分等雜質和氧的兩者透過膜的遮斷效果(阻擋效果)高。
因此，氧化鋁膜用作保護膜，即防止在製程中及製造之後導致電晶體的電特性變動的原因的氫、水分等雜質混入到進行了用來脫水化或脫氫化的熱處理及氧摻雜處理的氧氮化矽膜，並防止從氧化物半導體層釋放氧。
作為層間絕緣層633、634，較佳為採用用作減少表面凹凸的平坦化絕緣層的絕緣層。作為層間絕緣層633、634，例如可以使用聚醯亞胺樹脂、丙烯酸樹脂、苯並環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等具有耐熱性的有機絕緣材料。此外，除了上述有機絕緣材料以外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
藉由檢測入射到光電二極體602的光，可以讀取檢測目標的資訊。另外，在讀取檢測目標的資訊時，可以使用背光等的光源。
電晶體640包括：作為接觸於氧化物半導體層的絕緣層631具有藉由氧摻雜處理形成的氧過剩區域的絕緣層。由此，填補電晶體640的氧缺陷的氧被供應到氧化物半導體層。因此，電晶體640的電特性變動得到抑制。
因此，作為包括使用本實施方式的氧化物半導體層且具有穩定的電特性的電晶體640的半導體裝置，可以提供 可靠性高的半導體裝置。此外，也可以以高良率製造可靠性高的半導體裝置，而可以實現高生產率。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式5
本說明書所公開的半導體裝置可以應用於各種電子裝置(也包括遊戲機)。作為電子裝置，可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、遊戲機(彈珠機(pachinko machine)或投幣機(slot machine)等)、外殼遊戲機。圖8A至圖9C示出上述電子裝置的具體例子。
圖8A示出具有顯示部的桌子9000。在桌子9000中，外殼9001組裝有顯示部9003，並且利用顯示部9003可以顯示影像。另外，示出利用四個腿部9002支撐外殼9001的結構。另外，外殼9001具有用於供應電力的電源供應線9005。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9003，並且該半導體裝置可以賦予電子裝置高可靠性。
顯示部9003具有觸屏輸入功能，而藉由用手指等按觸顯示於桌子9000的顯示部9003中的顯示按鈕9004來可以進行屏面操作或資訊輸入，並且顯示部9003也可以 用作如下控制裝置，即藉由使其具有能夠與其他家電產品進行通信的功能或能夠控制其他家電產品的功能，而藉由屏面操作控制其他家電產品。例如，藉由使用實施方式4所示的具有影像感測器功能的半導體裝置，可以使顯示部9003具有觸屏輸入功能。
另外，利用設置於外殼9001的鉸鏈也可以將顯示部9003的屏面以垂直於地板的方式立起來，從而也可以將桌子用作電視機。雖然當在小房間裏設置大屏面的電視機時自由使用的空間變小，但是若在桌子內安裝有顯示部則可以有效地利用房間的空間。
圖8B示出電視機9100的一個例子。在電視機9100中，外殼9101組裝有顯示部9103，並且利用顯示部9103可以顯示影像。此外，在此示出利用支架9105支撐外殼9101的結構。
藉由利用外殼9101所具備的操作開關、另外提供的遙控器9110，可以進行電視機9100的操作。藉由利用遙控器9110所具備的操作鍵9109，可以進行頻道及音量的操作，並可以對在顯示部9103上顯示的影像進行操作。此外，也可以採用在遙控器9110中設置顯示從該遙控器9110輸出的資訊的顯示部9107的結構。
圖8B所示的電視機9100具備接收機及數據機等。電視機9100可以利用接收機接收一般的電視廣播。再者，電視機9100藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(在發 送者和接收者之間或在接收者之間等)的資訊通信。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9103、9107，並且該半導體裝置能夠賦予電視機及遙控器高可靠性。
圖8C示出電腦，該電腦包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9203，並且該半導體裝置能夠給電腦賦予高可靠性。
圖9A和9B是能夠折疊的平板終端。圖9A是打開的狀態，並且平板終端包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9631a、9631b，並且該半導體裝置能夠實現可靠性高的平板終端。
在顯示部9631a中，可以將其一部分用作觸摸屏的區域9632a，並且可以藉由按觸所顯示的操作鍵9638來輸入資料。此外，作為一個例子，顯示部9631a的一半只具有顯示的功能，並且另一半具有觸摸屏的功能，但是不侷限於該結構。也可以採用顯示部9631a的整個區域具有觸摸屏的功能的結構。例如，可以使顯示部9631a的整個面顯示鍵盤按鈕來將其用作觸摸屏，並且將顯示部9631b用 作顯示畫面。
此外，顯示部9631b與顯示部9631a同樣，可以將其一部分用作觸摸屏的區域9632b。此外，藉由使用手指或觸控筆等按觸觸摸屏的顯示鍵盤顯示切換按鈕9639的位置，可以在顯示部9631b顯示鍵盤按鈕。
此外，也可以對觸摸屏的區域9632a和觸摸屏的區域9632b同時進行按觸輸入。
另外，顯示模式切換開關9034能夠進行豎屏顯示和橫屏顯示等顯示的方向的切換以及黑白顯示或彩色顯示等的切換等。根據內置於平板終端中的光感測器所檢測的使用時的外光的光量，省電模式切換開關9036可以將顯示的亮度設定為最適合的亮度。平板終端除了光感測器以外還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等的其他檢測裝置。
此外，圖9A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子，但是不侷限於此，一方的尺寸和另一方的尺寸可以不同，並且它們的顯示品質也可以不同。例如顯示部9631a和顯示部9631b中的一方與另一方相比可以進行高精細的顯示。
圖9B是合上的狀態，並且平板終端包括外殼9630、太陽能電池9633、充放電控制電路9634。此外，在圖9B中，作為充放電控制電路9634的一個例子示出具有電池9635和DCDC轉換器9636的結構。
此外，平板終端可以折疊，因此不使用時可以合上外 殼9630。因此，可以保護顯示部9631a和顯示部9631b，而可以提供一種具有良好的耐久性且從長期使用的觀點來看具有良好的可靠性的平板終端。
此外，圖9A和9B所示的平板終端還可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯的觸摸輸入；藉由各種各樣的軟體(程式)控制處理等。
藉由利用安裝在平板終端的表面上的太陽能電池9633，可以將電力供應到觸摸屏、顯示部或影像信號處理部等。注意，太陽能電池9633可以設置在外殼9630的一面或兩面，因此可以進行高效的電池9635充電。另外，當作為電池9635使用鋰離子電池時，有可以實現小型化等的優點。
另外，參照圖9C所示的方塊圖對圖9B所示的充放電控制電路9634的結構和工作進行說明。圖9C示出太陽能電池9633、電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3以及顯示部9631，電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3對應於圖9B所示的充放電控制電路9634。
首先，說明在利用外光使太陽能電池9633發電時的工作的例子。使用DCDC轉換器9636對太陽能電池9633所產生的電力進行升壓或降壓以使它成為用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池 9633的電力使顯示部9631工作時使開關SW1導通，並且，利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。另外，當不進行顯示部9631中的顯示時，可以採用使SW1截止且使SW2導通來對電池9635進行充電的結構。
注意，作為發電單元的一個例子示出太陽能電池9633，但是不侷限於此，也可以使用壓電元件(piezoelectric element)或熱電轉換元件(珀耳帖元件(Peltier element))等其他發電單元進行電池9635的充電。例如，也可以使用以無線(不接觸)的方式能夠收發電力來進行充電的無線電力傳輸模組或組合其他充電方法進行充電。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
200‧‧‧區域
400‧‧‧基板
401‧‧‧閘極電極層
401a‧‧‧閘極電極層
401b‧‧‧閘極電極層
401c‧‧‧閘極電極層
402‧‧‧閘極絕緣層
402a‧‧‧閘極絕緣層
402b‧‧‧閘極絕緣層
403‧‧‧氧化物半導體層
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
405c‧‧‧電極層
412‧‧‧閘極絕緣層
412a‧‧‧閘極絕緣層
412b‧‧‧閘極絕緣層
413‧‧‧絕緣層
413a‧‧‧區域
413b‧‧‧區域
416‧‧‧絕緣層
416a‧‧‧區域
417‧‧‧金屬氧化物膜
420‧‧‧電晶體
422‧‧‧絕緣層
423‧‧‧絕緣層
424‧‧‧平坦化絕緣層
425a‧‧‧開口
425b‧‧‧開口
426‧‧‧絕緣層
427‧‧‧金屬膜
433‧‧‧絕緣層
437‧‧‧金屬氧化物膜
440‧‧‧電晶體
447‧‧‧金屬氧化物膜
454‧‧‧氧
457‧‧‧金屬膜
460‧‧‧電晶體
480‧‧‧電晶體
491‧‧‧電極層
491a‧‧‧電極層
491b‧‧‧電極層
491c‧‧‧電極層
500‧‧‧基板
502‧‧‧閘極絕緣層
504‧‧‧層間絕緣層
505‧‧‧彩色濾光層
506‧‧‧絕緣層
507‧‧‧隔壁
510‧‧‧電晶體
511a‧‧‧閘極電極層
511b‧‧‧閘極電極層
512‧‧‧氧化物半導體層
513a‧‧‧導電層
513b‧‧‧導電層
520‧‧‧電容元件
521a‧‧‧導電層
521b‧‧‧導電層
522‧‧‧氧化物半導體層
523‧‧‧導電層
524‧‧‧絕緣層
525‧‧‧絕緣層
530‧‧‧佈線層交叉部
533‧‧‧導電層
540‧‧‧發光元件
541‧‧‧電極層
542‧‧‧電致發光層
543‧‧‧電極層
601‧‧‧基板
602‧‧‧光電二極體
606a‧‧‧半導體膜
606b‧‧‧半導體膜
606c‧‧‧半導體膜
608‧‧‧黏合層
613‧‧‧基板
631‧‧‧絕緣層
632‧‧‧絕緣層
633‧‧‧層間絕緣層
634‧‧‧層間絕緣層
640‧‧‧電晶體
641a‧‧‧電極層
641b‧‧‧電極層
642‧‧‧電極層
643‧‧‧導電層
645‧‧‧導電層
656‧‧‧電晶體
658‧‧‧光電二極體重設信號線
659‧‧‧閘極信號線
671‧‧‧光電感測器輸出信號線
672‧‧‧光電感測器基準信號線
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4019‧‧‧各向異性導電層
4020a‧‧‧閘極絕緣層
4020b‧‧‧閘極絕緣層
4021‧‧‧絕緣層
4030‧‧‧絕緣層
4031‧‧‧電極層
4032‧‧‧絕緣層
4033‧‧‧絕緣層
4034‧‧‧電極層
4035‧‧‧間隔物
4038‧‧‧絕緣層
4510‧‧‧隔壁
4511‧‧‧電致發光層
4513‧‧‧發光元件
4514‧‧‧填充材料
9000‧‧‧桌子
9001‧‧‧外殼
9002‧‧‧腿部
9003‧‧‧顯示部
9004‧‧‧顯示按鈕
9005‧‧‧電源供應線
9033‧‧‧卡子
9034‧‧‧開關
9035‧‧‧電源開關
9036‧‧‧開關
9038‧‧‧操作開關
9100‧‧‧電視機
9101‧‧‧外殼
9103‧‧‧顯示部
9105‧‧‧支架
9107‧‧‧顯示部
9109‧‧‧操作鍵
9110‧‧‧遙控器
9201‧‧‧主體
9202‧‧‧外殼
9203‧‧‧顯示部
9204‧‧‧鍵盤
9205‧‧‧外部連接埠
9206‧‧‧指向裝置
9630‧‧‧外殼
9631‧‧‧顯示部
9631a‧‧‧顯示部
9631b‧‧‧顯示部
9632a‧‧‧區域
9632b‧‧‧區域
9633‧‧‧太陽能電池
9634‧‧‧充放電控制電路
9635‧‧‧電池
9636‧‧‧DCDC轉換器
9637‧‧‧轉換器
9638‧‧‧操作鍵
9639‧‧‧按鈕
在圖式中：圖1A至1C是說明半導體裝置的一個方式的平面圖及剖面圖；圖2A至2F是說明半導體裝置的製造方法的一個方式的剖面圖；圖3A至3C是說明半導體裝置的製造方法的一個方式的平面圖及剖面圖；圖4A至4C是說明半導體裝置的一個方式的平面 圖；圖5A和5B是說明半導體裝置的一個方式的平面圖及剖面圖；圖6A和6B是示出半導體裝置的一個方式的剖面圖；圖7A和7B是示出半導體裝置的一個方式的電路圖及剖面圖；圖8A至8C是示出電子裝置的圖；圖9A至9C是示出電子裝置的圖：圖10A至10C是說明半導體裝置的一個方式的平面圖及剖面圖；圖11A至11E是說明半導體裝置的製造方法的一個方式的剖面圖；圖12A和12B是說明半導體裝置的一個方式的平面圖及剖面圖；圖13是說明半導體裝置的一個方式的剖面圖；圖14是說明半導體裝置的一個方式的剖面圖。
200‧‧‧區域
405b‧‧‧汲極電極層
416‧‧‧絕緣層
416a‧‧‧區域
417‧‧‧金屬氧化物膜
454‧‧‧氧

Claims (10)

  1. 一種半導體裝置，包括：閘極電極層；該閘極電極層上的閘極絕緣層；該閘極絕緣層上的與該閘極電極層重疊的氧化物半導體層；該氧化物半導體層上的與該氧化物半導體層電連接的源極電極層；該氧化物半導體層上的與該氧化物半導體層電連接的汲極電極層；位於該氧化物半導體層上且與其接觸的絕緣層；以及位於該絕緣層上且與其接觸的金屬氧化物膜，其中，該金屬氧化物膜具有1×1010Ωm以上且1×1019Ωm以下的電阻率。
  2. 根據申請專利範圍第1項之半導體裝置，其中，該絕緣層形成在該源極電極層及該汲極電極層上，並且，該源極電極層和該汲極電極層之間的該絕緣層與該氧化物半導體層接觸。
  3. 根據申請專利範圍第1項之半導體裝置，其中，該源極電極層形成在該絕緣層上，該汲極電極層形成在該絕緣層上，該絕緣層具有第一開口和第二開口，藉由該第一開口該源極電極層與該氧化物半導體層接 觸，並且，藉由該第二開口該汲極電極層與該氧化物半導體層接觸。
  4. 根據申請專利範圍第1至3中任一項之半導體裝置，其中，該絕緣層包括包含超過化學計量組成的氧的區域。
  5. 根據申請專利範圍第1至3中任一項之半導體裝置，其中，該金屬氧化物膜是氧化鋁膜。
  6. 一種半導體裝置的製造方法，包括如下步驟：形成閘極電極層；在該閘極電極層上形成閘極絕緣層；以隔著該閘極絕緣層與該閘極電極層重疊的方式形成氧化物半導體層；在該氧化物半導體層上形成源極電極層和汲極電極層；在該源極電極層和該汲極電極層上形成絕緣層；在該絕緣層上形成金屬膜；以及對該金屬膜和該絕緣層添加氧而具有1×1010Ωm以上且1×1019Ωm以下的電阻率的金屬氧化物膜形成在該絕緣層上。
  7. 一種半導體裝置的製造方法，包括如下步驟：形成閘極電極層；在該閘極電極層上形成閘極絕緣層； 以隔著該閘極絕緣層與該閘極電極層重疊的方式形成氧化物半導體層；形成位於該氧化物半導體層上且與其接觸的絕緣層；在該源極電極層和該汲極電極層上形成絕緣層；在該絕緣層上形成金屬膜；對該金屬膜和該絕緣層添加氧而具有1×1010Ωm以上且1×1019Ωm以下的電阻率的金屬氧化物膜形成在該絕緣層上；在該絕緣層中形成第一開口和第二開口；以及形成藉由該第一開口與該氧化物半導體層接觸的源極電極層和形成藉由該第二開口與該氧化物半導體層接觸的汲極電極層。
  8. 根據申請專利範圍第6或7項之半導體裝置的製造方法，還包括如下步驟：在形成該金屬膜之前對該絕緣層進行熱處理而減少該絕緣層中的水或氫。
  9. 根據申請專利範圍第6或7項之半導體裝置的製造方法，其中，該金屬膜是鋁膜，並且，該金屬氧化物膜是氧化鋁膜。
  10. 根據申請專利範圍第6或7項之半導體裝置的製造方法，還包括如下步驟：在對該金屬膜和該絕緣層添加氧之後對該絕緣層進行熱處理而從該絕緣層向該氧化物半導體層供應氧。
TW101149564A 2011-12-27 2012-12-24 半導體裝置及半導體裝置的製造方法 TWI596770B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011285518 2011-12-27
JP2011285446 2011-12-27

Publications (2)

Publication Number Publication Date
TW201336078A true TW201336078A (zh) 2013-09-01
TWI596770B TWI596770B (zh) 2017-08-21

Family

ID=48653628

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101149564A TWI596770B (zh) 2011-12-27 2012-12-24 半導體裝置及半導體裝置的製造方法
TW106117665A TWI617036B (zh) 2011-12-27 2012-12-24 半導體裝置及半導體裝置的製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106117665A TWI617036B (zh) 2011-12-27 2012-12-24 半導體裝置及半導體裝置的製造方法

Country Status (4)

Country Link
US (2) US9502572B2 (zh)
JP (1) JP6231743B2 (zh)
KR (2) KR102100425B1 (zh)
TW (2) TWI596770B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI687143B (zh) * 2014-04-25 2020-03-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931967B (zh) * 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
WO2013111756A1 (en) 2012-01-25 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN104185365B (zh) * 2013-05-23 2018-06-26 比亚迪股份有限公司 一种线路板及其制备方法
WO2014192221A1 (ja) * 2013-05-29 2014-12-04 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、および表示装置
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
US9583516B2 (en) * 2013-10-25 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
DE112014006046T5 (de) 2013-12-27 2016-09-15 Semiconductor Energy Laboratory Co., Ltd. Licht emittierende Vorrichtung
US10361290B2 (en) 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film
JP6216668B2 (ja) * 2014-03-17 2017-10-18 株式会社ジャパンディスプレイ 表示装置の製造方法
US9768315B2 (en) 2014-04-18 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having the same
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
JP6676316B2 (ja) * 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102337370B1 (ko) * 2014-10-22 2021-12-09 삼성디스플레이 주식회사 반도체 소자 및 반도체 소자의 제조 방법
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
CN107004722A (zh) 2014-12-10 2017-08-01 株式会社半导体能源研究所 半导体装置及其制造方法
DE112016000607T5 (de) * 2015-02-04 2017-11-16 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung umfasst
US9722092B2 (en) * 2015-02-25 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a stacked metal oxide
JP6744108B2 (ja) 2015-03-02 2020-08-19 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US9412590B1 (en) * 2015-08-31 2016-08-09 United Microelectronics Corp. Manufacturing method of oxide semiconductor device
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
US9978879B2 (en) * 2016-08-31 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6832656B2 (ja) * 2016-09-14 2021-02-24 株式会社ジャパンディスプレイ 半導体装置の製造方法
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102525989B1 (ko) 2017-11-27 2023-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP6919823B2 (ja) * 2017-12-20 2021-08-18 株式会社村田製作所 半導体装置及びその製造方法
DE112019004179T5 (de) * 2018-08-22 2021-06-10 Mitsubishi Electric Corporation Oxid-halbleitereinheit und verfahren zur herstellung derselben
US10943787B2 (en) 2019-02-27 2021-03-09 International Business Machines Corporation Confined work function material for gate-all around transistor devices
TWI685087B (zh) * 2019-05-02 2020-02-11 華邦電子股份有限公司 半導體結構及其製造方法
US11101179B2 (en) 2019-07-11 2021-08-24 Winbond Electronics Corp. Semiconductor structure with protection portions and method for forming the same
KR102563859B1 (ko) * 2021-04-06 2023-08-03 연세대학교 산학협력단 원자층 증착 기반의 박막 내 인위적 조성 조절을 통한 고효율 수소 차단 제어막 형성 방법

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0737977A (ja) 1993-06-28 1995-02-07 Nikon Corp 半導体装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4652179B2 (ja) * 2005-09-05 2011-03-16 日東電工株式会社 配線回路基板
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
KR101468591B1 (ko) * 2008-05-29 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20170021903A (ko) 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5512144B2 (ja) 2009-02-12 2014-06-04 富士フイルム株式会社 薄膜トランジスタ及びその製造方法
JP2010205987A (ja) 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
CN104867982B (zh) 2009-10-30 2018-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
KR102241766B1 (ko) 2009-12-04 2021-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011074590A1 (en) * 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
KR20130025871A (ko) 2010-02-26 2013-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR101877377B1 (ko) * 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI521612B (zh) 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9117920B2 (en) 2011-05-19 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using oxide semiconductor
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US9252279B2 (en) 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8785258B2 (en) 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI687143B (zh) * 2014-04-25 2020-03-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置

Also Published As

Publication number Publication date
TW201733128A (zh) 2017-09-16
KR102100425B1 (ko) 2020-04-13
US20130161610A1 (en) 2013-06-27
JP2013153156A (ja) 2013-08-08
JP6231743B2 (ja) 2017-11-15
KR20200039639A (ko) 2020-04-16
US20170040440A1 (en) 2017-02-09
KR20130075657A (ko) 2013-07-05
TWI596770B (zh) 2017-08-21
US9502572B2 (en) 2016-11-22
KR102162326B1 (ko) 2020-10-06
TWI617036B (zh) 2018-03-01

Similar Documents

Publication Publication Date Title
TWI596770B (zh) 半導體裝置及半導體裝置的製造方法
JP6539380B2 (ja) 半導体装置の作製方法
JP6423901B2 (ja) トランジスタの作製方法
TWI578535B (zh) 半導體裝置及半導體裝置的製造方法
TWI581431B (zh) 半導體裝置及半導體裝置的製造方法
TWI545765B (zh) 半導體裝置
JP6286512B2 (ja) 半導体装置の作製方法
JP6141002B2 (ja) 半導体装置の作製方法
TWI589002B (zh) 半導體裝置及半導體裝置的製造方法
TWI570925B (zh) 半導體裝置以及半導體裝置的製造方法
TW201737359A (zh) 半導體裝置及半導體裝置的製造方法
TWI594429B (zh) 半導體裝置
JP6125211B2 (ja) 半導体装置の作製方法
JP5873324B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees