TW201250952A - Stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry - Google Patents

Stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry Download PDF

Info

Publication number
TW201250952A
TW201250952A TW100136456A TW100136456A TW201250952A TW 201250952 A TW201250952 A TW 201250952A TW 100136456 A TW100136456 A TW 100136456A TW 100136456 A TW100136456 A TW 100136456A TW 201250952 A TW201250952 A TW 201250952A
Authority
TW
Taiwan
Prior art keywords
layer
bump
flange
vertical direction
adhesive layer
Prior art date
Application number
TW100136456A
Other languages
English (en)
Other versions
TWI431735B (zh
Inventor
Charles W C Lin
Chia-Chung Wang
Original Assignee
Bridge Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bridge Semiconductor Corp filed Critical Bridge Semiconductor Corp
Publication of TW201250952A publication Critical patent/TW201250952A/zh
Application granted granted Critical
Publication of TWI431735B publication Critical patent/TWI431735B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

201250952 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體組體，尤指一種堆疊式半導 想組趙’其包括半導體元件、散熱座、黏著層、被覆穿孔 及增層電路。 【先前技術】 改善效能及降低尺寸與重量仍是電子系統領域持續追 求之目標。目前已提出許多符合上述需求之技術方案，其 藉由使用不同結構、材料、設備、製程節點及製作方法， 以兼顧提高效能、即時上市及降低成本之考量。於所有技 術方案中，封裝層級之技術創新被認為是最符合經濟效益 且最不耗時之選擇。此外，當欲進一步將晶片尺寸降至奈 米等級以下時’材料、設備及製程開發等昂貴費用將導致 該技術面臨極大瓶頸，故目前已著重於封裝技術，以因應 更智慧且更微小裝置之需求。 如球閘陣列封裝（BGA)及方形扁平無引腳封裝（QFN) 之塑膠封裝通常是每一封裝體中包含一枚晶片。為了提供 更多功能並將訊號延遲現象降至最低，目前可行之方式是 將多枚晶片堆疊於一封裝體中，以縮短連線長度並維持最 小足印（footprint)。例如，疊置具有各自記憶體晶片之行動 處理器晶粒’以改善元件速度、足印及功率消耗。此外， 於模組中疊置多枚晶片之方式，可於不同製程節點提供包 括邏輯、s己憶、類比、rf、整合型被動元件（lpc)及微機電 201250952 系統（MEMS)等不同功能晶片，如28奈米高速邏輯及丨3〇奈 米類比。 不' 雖然文獻已報導許多三維封裝結構，但仍有許多效能 相關之缺失尚待改善。例如，於有限空間中疊置多個元件 往往會面臨到元件間雜訊干擾（如電磁干擾）等不理想狀 況。據此’當元件進行高頻率電磁波訊號傳輸或接收時， 上述問題將不利於堆疊元件之訊號完整性。此外，由於半 導想元件於高溫操作下易產生效能衰退甚至立即故障之問 題，因此包裹於熱絕緣材料（如介電材）内之晶片所產生的熱 聚集會對組體造成嚴重損害。據此，目前亟需發展一種可 解決電磁干擾問題、加速散熱效果並維持低製作成本之堆 疊式半導體組體。
Eichelberger之美國專利案號5，111 278揭露一種三維 堆疊式之多晶片模組，其係將半導體晶片設置於平坦基板 上’並使用封裝材進行密封，其中該封裝材具有形成於連 接墊上之盲孔》設置於封裝材上之導電圖案係延伸至顯露 之打線墊’俾從模組上表面連接該些半導體晶片。該模組 佈有被覆穿孔’以連接上下電路’進而達到嵌埋式晶片之 三維堆疊結構。然而，大部分塑膠材料的導熱性偏低，故 該塑膠組體會有熱效能差且無法對嵌埋晶片提供電磁屏蔽 保護作用之缺點。
Mowatt等人之美國寻利案號5,432,677、1^111^等人之美 國專利案號5,565,706、Chen等人之美國專利案號6,680,529 及Sakamoto等人之美國專利案號7,842,887揭露多種嵌埋式 201250952 模組’以解決製作良率及可靠度問題。然而，該些專利案 所提出的方案皆無法對散熱問題提出適當的解決方式，或 者無法對嵌埋式晶片提供有效的電磁屏蔽保護作用。
Hsu之美國專利案號7,242,092及Wong之美國專利案號 7,656,015揭露一種組體，其係將半導體晶片容置於底部具 有金屬層之凹穴中，以加速嵌埋晶片之散熱效果。除了該 結構底部金屬層散熱效果有限之問題外，由於基板上之凹 穴係藉由對基板進行雷射或電漿蝕刻而形成，故其主要缺 點還包括形成凹穴時導致產量偏低及成本偏高之問題。
Enomoto之美國專利案號7,777,328揭露一種散熱增益 型組體，其係藉由微加工或磨除部分金屬之方式，形成設 置晶粒用之凹穴。金屬板下凹深度控制不一致之現象易造 成量產時產量及良率偏低之問題。此外，由於厚金屬板會 阻擋垂直連接至底表面之電性連接路徑，故必須先形成佈 有通孔之樹脂’接著再於金屬塊中形成金屬化鍍覆通孔。 但此繁複的製程會導致製作良率過低及成本過高。
Ito等人之美國專利案號7,957,154揭露一種組體，其係 於開口内表面上形成盲孔，俾可保護嵌埋之半導體晶片免 於電磁干擾。與其他形成開口之方法一樣，樹脂開孔形成 不一致之現象將導致此組體面臨製備產量差及良率低之問 題。此外’由於鍍有金屬之開口係埋於樹脂中，因此無法 改善封裝之熱效能。 有鑑於現有高功率及高效能半導體元件封裝種種發展 情形及限制’目前仍需發展一種符合成本效益、產品可靠、 201250952 適於生產、多功能、提供良好訊號完整性、具有優異散熱 性之半導體組體。 【發明内容】 本發明提供一種堆疊式半導體組體，其包括一半導體 元件、一散熱座、一黏著層、一端子、一被覆穿孔及一增 層電路。 於一較佳具體實施例中，該散熱座包括一凸塊、一基 座及一凸緣層。該凸塊定義出一凹穴》該半導體元件設置 於凸塊上且位於凹穴處，並電性連接至增層電路，同時熱 連結至該凸塊。該凸塊自基座延伸進入黏著層之開口，而 基座則背向凹穴並自凸塊側向延伸，同時該凸緣層於凹穴 入口處自凸塊侧向延伸。該增層電路提供半導體元件之訊 號路由，而被覆穿孔則提供增層電路與端子間之訊號路 由。該散熱座可為半導體元件提供散熱及電磁屏蔽作用。 根據本發明之一態樣，該散熱座包括一凸塊、一基座 及一凸緣層，其中⑴該凸塊鄰接基座及凸緣層，且與凸緣 層一體成形，該凸塊自基座朝第一垂直方向延伸，並自凸 緣層朝與該第一垂直方向相反之第二垂直方向延伸；（ii)該 基座自凸塊朝第二垂直方向延伸，並自凸塊朝垂直於該等 垂直方向之側面方向側伸而出；（iii)該凸緣層自凸塊側向延 伸，且與基座保持距離：且（iv)該凸塊具有面朝第一垂直方 向之凹穴，而該凹穴於第二垂直方向上係由該凸塊覆蓋， 該凸塊分隔該凹穴與該基座，且該凹穴於凸緣層處設有一 201250952 入d 〇 該散熱座可由任何導熱性材料製成。較佳為，該散熱 座可由金屬製成。舉例說明，該散熱座基本上可由銅、鋁 或銅/鎳/銘合金組成。該散熱座亦可由一内部銅、鋁或銅/ 錄/銘合金核心及被覆接點組成，其中該等被覆接點可由 金、銀及/或鎳組成。無論採用任一組成方式，該散熱座皆 可提供散熱作用，將該半導體元件之熱能擴散至下一層組 體。 該黏著層包括一開口’且凸塊延伸進入該開口。該黏 著層接觸凸塊、基座及凸緣層，且位於基座與凸緣層之間， 該黏著層亦自凸塊側向延伸至組艘之外圍邊緣。具截地 說’該黏著層可側向覆蓋、環繞且同形被覆凸塊側壁。據 此，該黏著層於鄰接凸緣層處可具有第一厚度（朝第一/第二 垂直方向），而鄰接凸塊處則具有第二厚度（朝垂直於第一及 第二垂直方向之側面方向），且第二厚度不同於第一厚度。 具有一或多個接觸墊之半導體元件可延伸進入凸塊之 該凹穴，且增層電路可覆蓋該半導體元件，並朝第一垂直 方向延伸於半導體元件外。該增層電路可包括第一介電層 及第一導線》例如，具有一或多個第一盲孔之第一介電層 係設置於半導體元件及凸緣層上，且可延伸至組體之外圍 邊緣。據此’凸塊及凸緣層係位於黏著層與第一介電層間。 第一盲孔係設置鄰接於半導體元件之接觸塾，且可選擇性 鄰接凸緣層。一或多條第一導線係設置於第一介電層上（亦 即，自第一介電層朝第一垂直方向延伸，並於第一介電層 8 201250952 上側向延伸），並朝第二垂直方向延伸進人第―盲孔，以提 供半導體元件接觸塾之訊號路由，並選擇性電性連接凸緣 層0 若需其他訊號路由，該增層電路可包括額外的介電 層、盲孔及導線層。例如，該增層電路可更包括第二介電 層、第二盲孔及第二導線。具有一或多個第二盲孔之第二 介電層係設置於第一介電層及第一導線上（亦即，自第一介 電層及第一導線朝第一垂直方向延伸），且可延伸至組體之 外圍邊緣。第二盲孔係設置鄰接第一導線。一或多條第二 導線係設置於第二介電層上（亦即，自第二介電層朝第一垂 直方向延伸，並於第二介電層上側向延伸），並朝第二垂直 方向延伸進入第二盲孔，以電性連接第一導線。 該端子可作為下一層組體或另一電子元件（如半導體 晶片、塑膠封裝體或另一半導體組體）之電性接點。此外， 該增層電路可包括電性連接至接觸墊之連接墊，俾為了一 層組體或另一電子元件提供電性接點。無論如何，該端子 係自黏著層朝第二垂直方向延伸，並包括面朝第二垂直方 向之外露接觸表面’同時該端子可與基座呈共平面。端子 與基座可互相保持距離’且兩者最接近處具有相同厚度， 而基座鄰接凸塊處則具有不同厚度。同樣地，連接墊係自 介電層朝第一垂直方向延伸，並包括面朝第一垂直方向之 外露接觸表面。據此，該半導體組體可包括相互電性連接 之電性接點’其係位於面朝相反垂直方向之相對表面上， 俾使該半導體組體為可堆疊式之組體。 9 201250952 該被覆穿孔可提供垂直方向之訊號路由。具體地說， 該被覆穿孔可提供端子與增層電路間之電性連接。例如， 被覆穿孔之第一端可延伸至端子並與端子電性連接，而第 二端可延伸至增層電路之外導電層並與外導電層電性連 接。或者，被覆穿孔之第二端可延伸至增層電路之内導電 層並與内導電層電性連接。抑或，被覆穿孔之第二端可延 伸並電性連接至與凸緣層保持距離、共平面且具有相同厚 度之内部接墊，並藉由第一盲孔中之第一導線電性連接至 增層電路。無論採用何種方式，該被覆穿孔係垂直延伸穿 過黏著層’並與散熱座保持距離，且位於端子與增層電路 間之電性傳導路徑上。 根據本發明另一態樣，該半導體組體可更包括一具有 一通孔之基板。該凸塊延伸進入黏著層之開口及基板之通 孔。該黏著層接觸凸塊、基座、凸緣層及基板，並位於凸 塊與基板之間、凸緣層與基板之間以及基座與凸緣層之 間，該黏著層亦自凸塊側向延伸至組體之外圍邊緣。據此， 該黏著層於鄰接凸緣層處可具有第一厚度（朝第一/第二垂 直方向）’而鄰接凸塊處則具有第二厚度（朝垂直於第一及第 二垂直方向之側面方向），且第二厚度不同於第一厚度。該 基板可延伸至組體之外圍邊緣，且可由有機材料（如環氧、 玻璃-環氧、聚亞醯胺）製成。該基板亦可由導熱性材料（如 氧化鋁（八丨2〇3)、氮化鋁（A1N)、氮化矽（SiN)、矽（Si)等）製成。 或者’該基板可為單層結構或多層結構，如層麼電路板或 多層陶瓷板。 201250952 半導體元件可設置於凸塊上，並與凸塊重疊但不與基 板重疊，且透過位於該凹穴内之固晶材料熱連結至凸塊。 例如，該半導體元件可位於該凹穴中，而該增層電路則可 延伸於該凹穴之内外。此外，增層電路之第一介電層可延 伸入半導體元件與凸塊間之間隙。或者，該固晶材料可填 滿半導體元件與凸塊間之間隙，而第一介電層未延伸至半 導體元件與凸塊間之間隙。半導體元件可為封裝或未封裝 之半導體晶片。舉例說明，半導體元件可為包含半導體晶 片之柵格陣列（land grid array，LGA)封裝或晶圓級封裝 (WLP)。或者，半導體元件可為半導體晶片。 該凸塊可與凸緣層一體成形。例如，凸塊與凸緣層可 為單一金屬體，或於界面處包含單一金屬體，其中該單一 金屬體可為銅。此外’該凸塊與該黏著層可於基座處呈共 平面°該凸塊亦可接觸黏著層但與基板保持距離，並延伸 入該開口及該通孔。該凸塊可包含一鄰接基座之第一臀折 角與一鄰接凸緣層之第二弩折角》該凸塊亦可具有沖壓而 成之特有不規則厚度。此外，該凸塊於凸緣層處之直徑或 尺寸可大於該凸塊於基座處之直徑或尺寸。例如，該凸塊 可呈平頂錐柱形或金字塔形，其直徑或尺寸自基座沿著第 一垂直方向朝凸緣層處遞增。據此，由於黏著層朝第二垂 直方向延伸進入凸塊與基板間及凸塊與基座間之缺口，故 鄰接凸塊處之黏著層厚度呈遞增趨勢。該凸塊亦可為直徑 固定之圓柱形。據此，黏著層於凸塊與基板間或凸塊與基 座間之缺口處具有固定厚度。該凸塊亦可為該半導體元件 201250952 提供一凹形晶粒座。 凸塊凹穴入口處之直徑或尺寸可大於該凹穴底板處之 直徑或尺寸。例如，該凹穴可呈平頂錐柱形或金字塔形， 其直經或尺寸自其底板沿著第一垂直方向朝其入口處遞 增。或者’該凹穴亦可為一直徑固定之圓柱形。該凹穴之 入口及底板亦可具有圓形、正方形或矩形之周緣。該凹穴 亦可具有與凸塊相符之形狀’並延伸進入該開口及該通 孔，同時沿該等垂直及側面方向延伸跨越該凸塊之大部分。 該基座可於鄰接凸塊處具有第一厚度，並於鄰接基板 處具有第二厚度〃此外，該基座亦可具有面向第二垂直方 向之平坦表面。該基座亦可接觸黏著層與基板，以支撐黏 著層、基板及增層電路’並延伸至組體之外圍邊緣。 該凸緣層可位於增層線路與黏著層間。該凸緣層亦可 具有圓形、正方形或矩形之周緣。此外，該凸緣層可與組 趙之外圍邊緣保持距離或延伸至組趙之外圍邊緣。 如上所述’該端子可作為下一層组體或電子元件之電 性接點。當具有基板時’該端子係自基板朝第二垂直方向 延伸，且包括面朝第二垂直方向之外露接處表面，並與基 座共平面。端子與基座可彼此保持距離，並於最靠近彼此 處具有相同厚度，而於基座鄰接凸塊處具有不同厚度。 如上所述，被覆穿孔可提供垂直方向上之訊號路由， 並自端子朝第一垂直方向延伸至增層電路之内導電層、增 層電路之外導電層或延伸至與增層電路電性連接之内部接 墊。無論採用何種方式，當具有基板時，該被覆穿孔係垂 12 201250952 直延伸穿過黏著層及基板，並與散熱座保持距離，且位於 端子與增層電路間之電性傳導路徑上。 該組體可為第一級或第二級單晶或多晶裝置。例如， 該組體可為包含單一晶片或多牧晶片之第一級封裝體。或 者’該組體可為包含單一封裝體或多個封裝體之第二級模 組’其中每一封裝體可包含單一晶片或多枚晶片。 本發明具有多項優點。該散熱座可提供優異之散熱效 果，並使熱能不流經該黏著層或基板。因此，該黏著層及 基板可為低成本介電材且不易脫層》凸塊與凸緣層可一體 成形，以提供優異的電磁屏蔽作用並阻隔水氣，進而提高 電性效能及環境可靠度。機械形成之凸塊凹穴可提供定義 明確之空間，以放置半導體元件。因此，可避免層壓過程 中之半導體元件偏移及破裂問題，進而提高製備良率並降 低成本。該基座可包含連結於基板之該金屬層之一選定部 分，以提高熱效能。該基座之金屬材質可為該基板提供機 械性支撐，防止其彎曲變形》該黏著層可位於凸塊與基板 之間、基座與基板之間以及凸緣層與基板之間，俾於散熱 座與基板之間提供堅固之機械性連結。該增層電路可藉由 被覆金屬，以電性連接半導體元件，其無需使用打線或焊 接，故可提高可靠度。該增層電路可提供具有簡單電路圖 案之訊號路由或具有複雜電路圖案之靈活多層訊號路由。 該被覆穿孔可提供增層電路與端子間之垂直訊號路由，俾 使該組體具有堆疊功能。 本發明之上述及其他特徵與優點將於下文中藉由各種 13 201250952 較佳實施例進一步加以說明》 【實施方式】 參考隨附圏式，本發明可藉由下述較佳實施例之詳細 敘述更加清楚明瞭。 <實施例1〉 圊1A及1B為本發明一實施例之凸塊與凸緣層製作方 法剖視囷，而囷1C及1D分別為圖1B之俯視圓及仰視囷》 圓1A為金屬板10之剖視圖，金屬板1〇包含相對之主要 表面12及14。囷示之金屬板10係一厚度為1〇〇微米之銅板。 銅具有導熱性高、可撓性佳及低成本等優點β金屬板1〇可 由多種去屬製成，如銅、銘、鐵錄合金42、鐵、錄、銀、 金、其混合物及其合金。 圖IB、1C及1D分別為金屬板10形成凸塊16、凸緣層18 及凹穴20後之剖視圖、俯視圖及仰視囷。凸塊16及凹穴20 係由金屬板10以機械方式沖壓而成。因此，凸塊16為金屬 板10受沖壓之部分，而凸緣層18則為金屬板1〇未受沖壓之 部分》 凸塊16鄰接凸緣層18,並與凸緣層18 —體成形，且自 凸緣層18朝向下方向延伸。凸塊16包含彎折角22及24、漸 縮側壁26與底板28。彎折角22及24係因沖壓作業而脊折。 弩折角22鄰接凸緣層18與漸縮側壁26，而彎折角24則鄰接 漸縮側壁26與底板28。漸縮側壁26係朝向上方向往外延 伸，而底板28則沿著垂直於向上及向下方向之側面方向（如 201250952 左、右）延伸。因此，凸塊16呈平頂金字塔形（類似一平截頭 體）’其直徑自凸緣層18處朝底板28向下遞減，亦即自底板 28處朝凸緣層18向上遞增。凸塊16之高度（相對於凸緣層ι8) 為300微米，於凸緣層18處之尺寸為1〇.5毫米X8.5毫米，於 底板28處之尺寸則為10.25毫米x8.25毫米。此外，凸塊16 因沖壓作業而具有不規則之厚度。例如，因沖壓而拉長之 漸縮側壁26較底板28為薄。為便於圖示，凸塊16在圖中具 有均一厚度。 呈平坦狀之凸緣層18係沿側面方向自凸塊16側伸而 出，其厚度為100微米。 凹穴20係面朝向上方向，且延伸進入凸塊16，並由凸 塊16從下方覆蓋。凹穴2〇於凸緣層18處設有一入口《此外， 凹穴20之形狀與凸塊16相符。因此，凹穴2〇亦呈平頂金字 塔形（類似一平截頭體），其直徑自其位於凸緣層18之入口處 朝底板28向下遞減，亦即自底板28處朝其位於凸緣層18之 入口向上遞增。再者，凹穴20沿垂直及側面方向延伸跨越 凸塊16之大部分，且凹穴2〇之深度為300微米。 圖2Α及2Β圓為本發明一實施例之黏著層製作方法剖 視圓’而圖2C及2D分別為圈2Β之俯視圖及仰視圖》 圖2Α為黏著層30之剖視圖，其中黏著層30為乙階 (B-stage)未固化環氧樹脂之膠片，其為未經固化及圖案化 之片體，厚150微米。 黏著層30可為多種有機或無機電性絕緣體製成之各種 介電膜或膠片。例如，黏著層30起初可為一膠片，其中樹 15 201250952 脂型態之熱固性環氧樹脂摻入一加強材料後部分固化至中 期。所述環氧樹脂可為FR-4，但其他環氧樹脂（如多官能與 雙馬來醯亞胺-三氮雜苯（BT)樹脂等）亦適用。在特定應用 中，氰酸酯、聚醯亞胺及聚四氟乙烯（PTFE)亦為適用之環 氧樹脂。該加強材料可為電子級玻璃（E-glass)，亦可為其他 加強材料，如高強度玻璃（S-glass)、低誘電率玻璃 (D-glass)、石英、克維拉纖維（kevlar aramid)及紙等。該加 強材料也可為織物、不織布或無方向性微纖維。可將諸如 矽（研粉熔融石英）等填充物加入膠片中，以提升導熱性、熱 衝擊阻抗力與熱膨脹匹配性。可利用市售預浸材，如美國 威斯康辛州奥克萊W.L. Gore & Associates之SPEEDBOARD C膠片即為一例。 圖2B、2C及2D分別為具有開口 32之黏著層30剖視圊、 俯視圖及仰視圖。開口 32為貫穿黏著層30且尺寸為10.55毫 米X8.55毫米之窗口。開口32係以機械方式擊穿該膠片而形 成，但亦可以其他技術製作，如雷射切割。 圖3A及3B為本發明一實施例之層壓結構製作方法剖 視圖，而圓3C及3D則分別為圖3B之俯視圖及仰視圖》 圊3A係一層壓結構之剖視圊，其包含基板34及導電層 36。舉例說明，基板34可為厚度150微米之玻璃-環氧材料， 而與基板34接觸且延伸於基板34上方之導電層36可為未經 圖案化且厚度30微米之銅板。 圖3B、3C及3D分別為具有通孔40之層壓結構（包括基 板34及導電層36)剖視圖、俯視圖及仰視圖。通孔40為一窗 16 201250952 口，其貫穿導電層36及基板34且尺寸為10.55毫米x8.55毫 米。通孔40係以機械方式擊穿導電層36與基板34而形成， 但亦可以其他技術製作，如雷射切割並進行或未進行濕式 蝕刻。開口 32與通孔40具有相同尺寸。此外，開口 32與通 孔40可以相同之衝頭在同一衝床上透過相同方式形成。 基板34在此繪示為一單層介電結構，但基板34亦可為 其他電性互連體，如多層印刷電路板或多層陶瓷板。同樣 地，基板34可另包含額外的内嵌電路層。 圖4A至4F為本發明一實施例之導熱板製作方法剖視 圖，如圖4F所示，該導熱板包含凸塊16、凸緣層18、黏著 層30、基板34及導電層36。 圖4A及4B中之結構係呈凹穴向下之倒置狀態，以便利 用重力將黏著層30、基板34及導電層36設置於凸緣層18 上，而圖4C至4F中之結構依舊維持凹穴向下。之後，圖5A 至5K中之結構則再次翻轉至如圖1A至1D所示之凹穴向上 狀態。簡言之，凹穴20在圖4A至4F中朝下，而在圖5A至5K 中則朝上。儘管如此，該結構體之相對方位並未改變。無 論該結構體是否倒置、旋轉或傾斜，凹穴20始终面朝第一 垂直方向，並在第二垂直方向上由凸塊16覆蓋。同樣地， 無論該結構體是否倒置、旋轉或傾斜，凸塊16皆是朝第一 垂直方向延伸至基板34外，並自凸緣層18朝第二垂直方向 延伸。因此，第一與第二垂直方向係相對於該結構體而定 向，彼此始終相反，且恆垂直於前述之側面方向。 17 201250952 圖4A為黏著層30設置於凸緣層1 8上之結構剖視圖。黏 著層30係下降至凸緣層18上，使凸塊16向上插入並貫穿開 口 32,最终則使黏著層30接觸並定位於凸緣層18。較佳為， 凸塊16插入且貫穿開口 32後係對準開口 32且位於開口 32内 之中央位置而不接觸黏著層30。 圖4B為基板34及導電層36設置於黏著層上之結構剖視 圖。將壓合有導電層36之基板34下降至黏著層30上，使凸 塊16向上插入通孔40,最终則使基板34接觸並定位於黏著 層30。 凸塊16在插入（但並未貫穿）通孔40後係對準通孔40且 位於通孔40内之中央位置而不接觸基板34或導電層36。因 此，凸塊16與基板34之間具有一位於通孔40内之缺口 42。 缺口42側向環繞凸塊16，同時被基板34側向包圍。此外， 開口 32與通孔40係相互對齊且具有相同尺寸。 此時，壓合有導電層36之基板34係安置於黏著層30上 並與之接觸，且延伸於黏著層30上方。凸塊16延伸通過開 口 32後進入通孔40。凸塊16較導電層36之頂面低30微米， 且透過通孔40朝向上方向外露。黏著層30接觸凸緣層18與 基板34且介於該兩者之間。黏著層30接觸基板34但與導電 層36保持距離。在此階段，黏著層30仍為乙階（B-stage)未 固化環氧樹脂之膠片，而缺口42中則為空氣。 圊4C為黏著層30流入缺口 42中之結構剖視圖。黏著層 30經由施加熱及壓力而流入缺口 42中。在此圖中，迫使黏 著層30流入缺口 42之方法係對導電層36施以向下壓力及/ 201250952 或對凸緣層18施以向上壓力，亦即將凸緣層18與基板34相 對壓合，藉以對黏著層30施壓；在此同時亦對黏著層30加 熱。受熱之黏著層30可在壓力下任意成形。因此，位於凸 緣層18與基板34間之黏著層30受到擠壓後，改變其原始形 狀並向上流入缺口 42。凸緣層18與基板34持續朝彼此壓 合，直到黏著層30填滿缺口 42為止。此外，黏著層30仍位 於凸緣層18與基板34之間，且持續填滿凸緣層18與基板34 間縮小之間隙。 舉例說明，可將凸緣層18及導電層36設置於一壓合機 之上、下壓台（圖未示）之間。此外，可將一上擒板及上緩衝 紙（圖未示）夾置於導電層36與上壓台之間，並將一下擋板及 下緩衝紙（圖未示）失置於凸緣層18與下壓台之間。以此構成 之疊合體由上到下依次為上壓台、上擋板、上緩衝紙、基 板34、導電層36、黏著層30、凸緣層18、下緩衝紙、下擔 板及下壓台。此外，可利用從下壓台向上延伸並穿過凸緣 層18對位孔（圖未示）之工具接腳（圖未示），將此疊合體定位 於下壓台上。 而後，將上、下壓台加熱並相向推進，藉此對黏著層 30加熱並施壓。擋板可將壓台之熱分散，使熱均勻施加於 凸緣層18與基板34乃至於黏著層30。緩衝紙則將壓台之壓 力分散’使壓力均勻施加於凸緣層18與基板34乃至於黏著 層30。起初，基板34接觸並向下壓合至黏著層3〇上。隨著 壓台持續動作與持續加熱’凸緣層18與基板34間之點著層 30受到擠壓並開始熔化，因而向上流入缺口 42，並於通過 201250952 基板34後抵達導電層36。例如，未固化環氧樹脂遇熱熔化 後，被壓力擠入缺口 42中，但加強材料及填充物仍留在凸 緣層18與基板34之間。黏著層30在通孔40内上升之速度大 於凸塊16,终至填滿缺口 42。黏著層30亦上升至稍高於通 孔40之位置，並在壓台停止動作前，溢流至凸塊16頂面及 導電層36頂面。若膠片厚度略大於實際所需厚度便可能發 生上述狀況。如此一來，黏著層30便在凸塊16頂面及導電 層36頂面形成一覆蓋薄層。壓台在觸及凸塊16後停止動 作，但仍持績對黏著層30加熱。 黏著層30於缺口 42内向上流動之方向如圖中向上粗箭 號所示，凸塊16與凸緣層18相對於基板34之向上移動如向 上細箭號所示，而基板34相對於凸塊16與凸緣層18之向下 移動則如向下細箭號所示。 圖4D為黏著層30已固化之結構剖視圓。 舉例說明，壓台停止移動後仍持續夾合凸塊16與凸緣 層18並供熱，藉此將已熔化而未固化之乙階（B-stage)環氧 樹脂轉換為丙階（C-stage)固化或硬化之環氧樹脂。因此， 環氧樹脂係以類似習知多層壓合之方式固化。環氧樹脂固 化後，壓台分離，以便將結構體從壓合機中取出。 固化之黏著層30可在凸塊16與基板34之間以及凸緣層 18與基板34之間提供牢固之機械性連結。黏著層30可承受 一般操作壓力而不致變形損毁，遇過大壓力時則僅暫時扭 曲。再者，黏著層30可吸收凸塊16與基板34之間以及凸緣 層18與基板34之間的熱膨脹不匹配。 20 201250952 在此階段，凸塊16與導電層36大致共平面，而黏著層 30與導電層36則延伸至面朝向上方向之頂面。例如，凸緣 層18與基板34間之黏著層30厚120微米，較其初始厚度150 微米減少30微米；亦即凸塊16在通孔40中升高30微米，而 基板34則相對於凸塊16下降30微米。凸塊16之高度300微米 基本上等同於導電層36(30微米）、基板34(150微米）與下方 黏著層30(120微米）之結合高度。此外，凸塊16仍位於開口 32與通孔40内之中央位置並與基板34保持距離，而黏著層 30則填滿凸緣層18與基板34間之空間並填滿缺口 42 »黏著 層30在缺口 42内延伸跨越基板34。換言之，缺口 42中之黏 著層30係朝向上方向及向下方向延伸並跨越缺口 42外側壁 之基板34厚度。黏著層30亦包含缺口 42上方之薄頂部分， 其接觸凸塊16之頂面與導電層36之頂面，並在凸塊16上方 延伸10微米。 圖4E為研磨移除凸塊16、黏著層30及導電層36頂部後 之結構剖視圖。例如，利用旋轉鑽石砂輪及蒸餾水處理結 構體之頂部。起初，鑽石砂輪僅對黏著層30進行研磨。持 續研磨時，黏著層30則因受磨表面下移而變薄。最後，鑽 石砂輪將接觸凸塊16與導電層36(不一定同時接觸），因而開 始研磨凸塊16與導電層36。持續研磨後，凸塊16、黏著層 30及導電層36均因受磨表面下移而變薄。研磨持續至去除 所需厚度為止。之後，以蒸餾水沖洗結構體去除污物。 上述研磨步驟將黏著層30之頂部磨去20微米，將凸塊 16之頂部磨去10微米，並將導電層36之頂部磨去10微米。 21 201250952 厚度減少對凸塊16或黏著層30均無明顯影響，但導電層36 之厚度卻從30微米大幅縮減至2〇微米。於研磨後，凸塊16、 黏著層30及導電層36會於基板34上方面朝向上方向之平滑 拼接側頂面上呈共平面。 於此階段中，如圖4E所示，導熱板1〇1包括黏著層30、 基板34、導電層36及散熱座50。此時該散熱座50包括凸塊 16及凸緣層18。凸塊16於弩折角22處與凸緣層18鄰接，並 自凸緣層18朝向上方向延伸，且與凸緣層18一體成形。凸 塊16進入開口 32及通孔40，並位於開口 32與通孔40内之中 央位置。此外，凸塊16之頂部與黏著層30之鄰接部分呈共 平面。凸塊16與基板34保持距離，並呈尺寸沿向下延伸方 向遞增之平頂金字塔形。 凹穴20面朝向上方向’並延伸進入凸塊16、開口32及 通孔40，且始终位於凸塊16、開口 32及通孔40内之中央位 置。此外’凸塊16於向上方向覆蓋凹穴2〇。凹穴20具有與 凸塊16相符之形狀，且沿垂直及側面方向延伸跨越凸塊16 之大部分’並維持平頂金字塔形’其尺寸自位於凸緣層18 處之入口向上遞減〇 凸緣層18自凸塊16側向延伸，同時延伸於黏著層3〇、 基板34、開口32與通孔40下方，並與黏著層30接觸，但與 基板34保持距離。 黏著層30在缺口 42内與凸塊16及基板34接觸，並位於 凸塊16與基板34之間，同時填滿凸塊16與基板34間之空 間°此外，黏著層30在缺口 42外則與基板34及凸緣層18接 22 201250952 觸。黏著層30沿側面方向覆蓋且包圍凸塊16並自凸塊“側 向延伸至組體外圍邊緣並固化。據此，黏著層3〇於鄰接凸 緣層18處具有第一厚度τι，而於鄰接凸塊16處具有第二厚 度T2’其中第一厚度T1與第二厚度T2不同。亦即凸緣層 18與基板34間垂直方向上之距離D1，不同於凸塊16與基板 34間側面方向上之距離D2e此外，當黏著層3〇延伸離開凸 緣層18時，由於凸塊16朝凸緣層18延伸時之尺寸呈遞增狀 態，故黏著層30於鄰接凸塊16處之厚度亦呈現遞增趨勢。 導熱板101可藉由單一凸塊或多個凸塊來容納多個半導體 元件，而非僅可容納單一半導趙元件。因此，可將多個半 導體元件設置於單一凸塊上，或將半導體元件分別設置於 不同凸塊上。 若欲在導熱板101上形成複數個凸塊以容納複數個半 導體元件’則可在金屬板1〇上沖壓出額外之凸塊16，並調 整黏著層30以包含更多開口 32，同時調整基板34及導電層 36以包含更多通孔40。 接著，如圖4F所示，於預定位置上形成穿透凸緣層18 之開孔181，以利後績製作被覆穿孔。 圖5A至5J為本發明一實施例之半導體組體製作方法剖 視圖’其中該半導體組體包括導熱板、半導體元件、端子、 被覆穿孔及增層電路》 如圖5J所示’堆疊式半導體組體10〇包括導熱板1〇1、 半導體晶片110、固晶材料113、增層電路201、被覆穿孔402 及防焊層301。半導體晶片11〇包括頂面^、底面U2及接 23 201250952 觸墊114。頂面111為包含接觸墊114之作用表面，而底面112 為熱接觸表面。導熱板101包括黏著層30、基板34、散熱座 50及端子66。散熱座50包括凸塊16、凸緣層18及基座64。 增層電路201包括第一介電層211、第一導線24卜第二介電 層261及包含連接墊341之第二導線291 » 囷5A為囷4F反轉後之導熱板101剖視囷。 囷5B為導熱板101藉由固晶材料113將半導體晶片u〇 設置於凸塊16上之剖視圓。將頂面111(即作用表面）含有接 觸墊114之半導體晶片Π0下降至凹穴20中，並留置於固晶 材料113上與之接觸《尤其，凸塊16會從下方覆蓋半導體晶 片110，並提供用於容置半導體晶片110之凹形晶粒座。固 晶材料113會與凸塊16及半導體晶片110接觸，並夾置於凸 塊16與半導體晶片11〇之間。 固晶材料113原為具有高導熱性之含銀環氧樹脂膏，並 以網版印刷之方式選擇性印刷於凸塊16之凹穴2〇内，然後 利用一抓取頭及一自動化圖案辨識系統，以步進重複之方 式將半導體晶片110放置於該環氧樹脂銀膏上。隨後，加熱 該環氧樹脂銀奮，使其於相對低溫（如19〇。〇下硬化形成固 化之固晶材料113。半導體晶片11〇之厚度為275微米，固晶 材料113之厚度為20微米，因此，半導體晶片11〇與下方固 晶材料113之結合高度為295微米，此高度較凹穴20之深度 (300微米）少5微米。半導體晶片110之長度為10毫米、寬度 為8毫米。 接著，於半導體晶片1丨〇及導熱板101上形成增層電 24 201250952 路’其步驟如下所述。 圖5C為具有第一介電層211之結構剖視圖。第一介電層 211(如環氧樹脂、玻璃-環氧、聚醯亞胺及其類似材料）係設 置於半導體晶片頂面Π1(即作用表面）、接觸墊114、固晶材 料113、凸塊16及凸緣層18上。第一介電層211延伸進入凹 穴20並填滿凹穴20中之剩餘空間，以與凸塊16、半導趙晶 片110及固晶材料113接觸’並夾置於凸塊μ與半導體晶片 110之間。第一介電層211亦於凹穴20外與凸緣層a及黏著 層30接觸’並填滿開孔181»可藉由各種方法來製作第一介 電層211’其包括膜壓合、輥輪塗佈、旋轉塗佈及喷塗沉積 法。亦可對第一介電層2Π進行電漿蝕刻，或使用附著力促 進劑塗佈第一介電層211，以提高黏著力。在此，第一介電 層211可具有約50微米之厚度。 圖5D為第一介電層211形成有第一盲孔221之結構剖 視圖。第一盲孔221係穿過第一介電層211，以顯露接觸墊 114及凸緣層18之選定部位。該些第一盲孔221可藉由各種 方法形成，其包括雷射鑽孔、電槳蝕刻或微影製程。可使 用脈衝雷射’以提高雷射錢孔效能。或者，亦可使用雷射 掃描光束搭配金屬遮罩。在此，第一盲孔22丨具有約5〇微米 之直徑。 參見圖5E，將第一導線241形成於第一介電層2n上， 其中第一導線241自第一介電層211向上延伸，並於第一介 電層211上側向延伸，且向下延伸進入第一盲孔221，以與 接觸墊114及凸緣層18形成電性接觸。可藉由各種方法形成 25 201250952 單層或多層第一導線240，其包括電鍍、無電電鍍、蒸鍍、 減鍵及其組合。 舉例說明，可先將結構體浸入一活化剤溶液中，因而 使第一介電層211可與無電鍍銅產生觸媒反應，接著以無電 電鍵方式形成薄銅層，以作為晶種層，然後再以電鍍方式 將具有預定厚度之第二銅層鍍於晶種層上，以沉積形成第 一導線241(為第一導電層）。或者，於晶種層上沉積電鍍銅 層前’可利用濺鍍方式，於第一介電層21丨上及第一盲孔221 内形成作為晶種層之薄膜（如鈦/銅）。一旦達到預定厚度， 再對第一導電層（電鍍銅層與晶種層之結合體）進行圖案 化’以形成第一導線241。可藉由各種技術進行第一導線241 之圓案化步驟’其包括濕蝕刻、電化學蝕刻、雷射輔助蝕 刻及其組合》 又如圓5E所示’凸塊16、黏著層30及導電層36上更形 成有第一被覆層60»可使用製作第一導線241所使用之相同 活化劑溶液、無電鍍銅晶種層及電鍍銅層，以沉積第一被 覆層60。較佳為’第一被覆層6〇及第一導線241為相同材 料’並以相同方法同時沉積形成相同厚度。第一被覆層6〇 係未經圓案化之銅層’其於凸塊16、黏著層3〇及導電層36 之側向底面上並與之接觸，且從下方覆蓋此三者。為便於 囷示，凸塊16、導電層36及第一被覆層6〇均以單層顯示。 由於銅為同質被覆’凸塊16與第一被覆層60間之界線及導 電層36與第一被復層60間之界線（均以虛線繪示）可能不易 察覺甚至無法察覺。然而，黏著層3〇與第一被覆層60間之 26 201250952 界線則清楚可見。 為便於圖示，第一導線241於剖視圖中係繪示為一連續 電路跡線。第一導線241可提供X與Y方向之水平訊號路 由，並可透過第一盲孔221以提供垂直訊號路由（由上至 下）。此外，第一導線241可電性連接半導體晶片11〇及凸緣 層18。 於此階段中，如圖5E所示，導熱板101包括黏著層30、 基板34、導電層36、散熱座50及第一被覆層60。其中，散 熱座50包括凸塊16及凸緣層18。導熱板101及半導體晶片 110上之增層電路包括第一介電層211及第一導線241 » 圖5F為形成第二介電層261之結構剖視圖，其中第二介 電層261係設置於第一導線241及第一介電層211上。如第一 介電層211所述，第二介電層261可為環氧樹脂、玻璃-環 氧、聚亞醯胺及其類似材料，並可藉由各種方法形成，其 包括膜壓合、旋轉塗佈、輥輪塗佈及喷塗沉積法。第二介 電層261厚度為50微米》較佳為，第一介電層211與第二介 電層261為相同材料，且以相同方式形成相同厚度。 圖5G為形成穿孔401之結構剖視圖。穿孔401係對應凸 緣層18之開孔181，且轴向對準並位於開孔181之中心處。 穿孔401沿垂直方向延伸貫穿第二介電層261、第一介電層 211、凸緣層18、黏著層30、基板34、導電層36及第一被覆 層60。穿孔401係經由機械鑽孔形成，其亦可藉由其他技術 形成’如雷射鑽孔及電漿蝕刻並進行或未進行濕蝕刻。 圖5H為第二介電層261形成有第二盲孔281之結構剖 27 201250952 視圖。第二盲孔281係穿透第二介電層261，以顯露第一導 線241之選定部位。如第一盲孔221所述，第二盲孔28丨可藉 由各種方法形成，其包括雷射鑽孔、電漿蝕刻或微影製程。 第二盲孔281具有50微米之直徑。較佳為，第一盲孔221與 第二盲孔281係以相同方法形成且具有相同尺寸。 請參見圖51 ’於第二介電層261上形成第二導線291。 第一導線291自第一介電層261向上延伸，並於第二介電層 261上側向延伸’且向下延伸進入第二盲孔28ι，以與第一 導線241電性接觸。 可藉由各種方法沉積第二導線291做為第二導電層，其 包括電解電鍍、無電電鍍、濺鍍及其組合。接著，再藉由 各種方法進行圓案化，其包括濕触刻、電化學蚀刻、雷射 輔助蝕刻及其組合》較佳為，第一導線241與第二導線291 為相同材料，並以相同方式形成相同厚度。 又如圓51所示’結構體上亦沉積有第二被覆層61及連 接層62。可使用製作第二導線291所使用之相同活化劑溶 液、無電鍍銅晶種層及電鍍銅層，以沉積第二被覆層61及 連接層62。較佳為，第二被覆層61、連接層62與第二導線 291為相同材料，並以相同方式同時沉積形成相同厚度。 於穿孔401中沉積連接層62，以形成被覆穿孔402。連 接層62為中空管狀，其於側面方向覆蓋穿孔401内側壁，並 垂直延伸以電性連接端子66及第二導線29卜或者，該連接 層62亦可填滿穿孔401，據此，被覆穿孔402為金屬柱，且 穿孔401中不具有填充絕緣填充材之空間。 28 201250952 又如圖51所示，藉由微影製程及濕蝕刻，對第二被覆 層61、第一被覆層60及導電層36進行選擇性圓案化，以形 成基座64及端子66。 為便於圖示，凸塊16、導電層36、第一被覆層60及第 二被覆層61均以單層顯示》同樣地，為便於圖示，導電層 36、第一被覆層60、第二被覆層61'連接層62及第二導線 291亦以單層顯示。由於銅為同質被覆，金屬層間之界線 (均以虛線繪示）可能不易察覺甚至無法察覺。然而，金屬層 與黏著層30、基板34、第一介電層211及第二介電層261間 之界線則清楚可見》 於此階段中’如圖51所示，堆疊式半導體組體100包括 導熱扳101、半導體晶片11〇、固晶材料113、增層電路2〇1 及被覆穿孔402。導熱板1〇1包括黏著層3〇、基板34、散熱 座50及端子66。其中，散熱座5〇包括凸塊16、凸緣層18及 基座64。增層電路201包括第一介電層211、第一導線241、 第二介電層261及第二導線291。此外，被覆穿孔4〇2基本上 係由導熱板101及增層電路201所共用。 凸塊16於弩折角22處鄰接凸緣層18，並於彎折角24及 底板28處鄰接基座64。凸塊16自基座料朝向上方向延伸， 自凸緣層18朝向下方向延伸，並與凸緣層18一體成形。凸 塊16延伸進入開口 32及通孔4〇後，仍位於開口 32及通孔4〇 内之中央位置。凸塊16之底部與黏著層3〇其接觸基座料之 相鄰部分共平面。凸塊16亦接觸點著層3()，並與基板34保 持距離，同時轉平頂金字塔形，其尺寸自基座64處朝凸 29 201250952 緣層18向上遞增。 基座64與凸塊16鄰接，並側向延伸超過開口 32與通孔 40，且從下方覆蓋凸塊16、開口32與通孔40。基座64接觸 黏著層30與基板34，並向下延伸超過黏著層30及基板34。 基座64鄰接凸塊16處具有第一厚度（即第一被覆層60與第 二被覆層61之結合厚度），鄰接基板34處則具有大於第一厚 度之第二厚度（即導電層36、第一被覆層60與第二被覆層61 之結合厚度），基座64尚具有面朝向下方向之平坦表面。 端子66係自基板34向下延伸，並與基座64保持距離， 同時與被覆穿孔402鄰接並一體成型。端子66具有結合導電 層36、第一被覆層60及第二被覆層61之厚度。據此，基座 64與端子66於最靠近彼此處具有相同厚度，而於基座64鄰 接凸塊16處則具有不同厚度。此外，基座64與端子66於面 朝下之表面上呈共平面。 黏著層30在缺口 42内接觸且介於凸塊16與基板34之 間，並填滿凸塊16與基板34間之空間。黏著層30在缺口 42 外則接觸基板34與凸緣層18，同時亦接觸基座64及連接層 62。黏著層30延伸於凸塊16與凸緣層18之間以及凸塊16與 基座64之間，同時位於凸緣層18與基座64之間以及凸緣層 18與基板34之間。黏著層30亦從凸塊16側向延伸至組體之 外圍邊緣。此時黏著層30已固化。黏著層30沿側面方向覆 蓋且包圍凸塊16，且覆蓋基座64位於凸塊16周緣外之部 分，同時亦覆蓋基板34且於向下方向覆蓋凸緣層18。黏著 層30鄰接凸緣層18處具有第一厚度，而鄰接凸塊16處則具 30 201250952 有第二厚度，其中第一厚度與第二厚度不同》 被覆穿孔402與散熱座50及第一導線241保持距離，並 於端子66與第二導線291間之電性傳導路徑上，自端子66穿 過基板34、黏著層30、凸緣層18、第一介電層211及第二介 電層241而垂直延伸至第二導線291。因此，被覆穿孔402自 端子66延伸至增層電路2〇1之外導電層，並與增層電路201 之内導電層保持距離。 若需要的話’增層電路201可再包括額外的連線層（即 具有第三盲孔之第三介電層及第三導線等）。 散熱座50可為半導體元件11〇提供散熱及電磁屏蔽保 護作用。該半導體元件Π0所產生之熱能流入凸塊16，並經 由凸塊16進入基座64。熱能再由基座64散出，例如擴散至 下方的散熱裝置。 圖5J為防焊層301設置於第二介電層261及第二導線 291上之結構剖視圖。防焊層3〇1包括顯露第二導線291選定 部位之防焊層開孔311，以定義出連接塾341。連接塾341可 用於形成導電接點（如焊料凸塊、錫球、接腳及其類似物）， 以與外部元件或印刷電路板電性導通並機械連接。防焊層 開孔311可藉由各種方法形成，其包括微影製程、雷射鑽孔 及電漿蝕刻。 圖5K為三維堆疊結構剖視圖，其係藉由連接墊341上 之焊料凸塊80卜將另一半導體元件91接置於堆疊式半導體 組體100之增層電路201處。焊料凸塊8〇1可藉由各種方法製 作，其包括：藉由網印方式塗上錫膏後再進行回火製程或 31 201250952 藉由電鍍。 圖5L為另一三維堆疊結構剖視圖，其係藉由焊料凸塊 802 ’將另一半導體元件92接置於堆疊式半導體組體100之 基座64及端子66處。 囷5M為另一三維堆疊結構刳視圖，其係將另一半導體 元件93接置於堆疊式半導體組體1〇〇之基座64處，並藉由打 線803將其電性連接至端子66。半導體元件93可為裸晶片或 封裝元件。若採用裸晶片，則必須另外使用封裝材901或密 封材料（如成型模料），以保護裸晶片及打線803。 增層電路291可包括額外的連線層，以使連接墊341位 於適當位置。 《實施例2> 圊6A至6F為本發明另一態樣之堆疊式半導體組體製 作剖視囫，其中該半導體組體具有連接至增層電路内導電 層之被覆穿孔》 圓6A為導熱板1〇1上具有第一介電層211之結構剖視 囷’其係藉由如困1Α至5C所示步驟製得。 圖6Β為具有穿孔401之結構剖視囷。穿孔4〇1係對應凸 緣層18之開孔181，並沿垂直方向延伸穿過第一介電層 211、凸緣層18、黏著層30、基板34及導電層36。穿孔401 係以機械鑽孔方式形成，其亦可藉由其他技術形成，如雷 射鑽孔及電漿蝕刻。 圊6C為第一介電層211形成有第一盲孔221之結構剖視 圖，其中第一盲孔221係穿過第一介電層2Π，以顯露接觸 32 201250952 墊114及凸緣層18之選定部位。 參見圖6D’將第一導線241形成於第一介電層211上， 其中第一導線241自第一介電層211向上延伸，並於第一介 電層211上側向延伸，且向下延伸進入第一盲孔221，以與 接觸墊114及凸緣層18形成電性接觸。 又如圖6D所示’穿孔401外形成有第一被覆層60，而 穿孔401内則形成連接層62並填有絕緣填充材63。連接層62 於穿孔401中形成被覆穿孔402。連接層62為中空管狀，其 於側面方向覆蓋穿孔401内側壁’並延伸以電性連接端子66 及第一導線241 ’而絕緣填充材63則填滿穿孔401剩餘空 間。或者，該連接層62亦可填滿穿孔401，據此，連接層62 為金屬柱，且穿孔401中不具有填充絕緣填充材63之空間。 圖6E為形成第二介電層261之結構剖視圖，其具有第二 盲孔281。第二介電層261係設置於第一導線241及第一介電 層211上’而第二盲孔281延伸穿過第二介電層261，以顯露 第一導線241之選定部位。 圖6F為形成第二導線291之結構剖視圖，其中第二導線 291自第二介電層261向上延伸，並於第二介電層261上側向 延伸’同時延伸進入第二盲孔281，以與第一導線241及被 覆穿孔402形成電性接觸。第二被覆層61係沉積於第一被覆 層60及絕緣填充材63之側底面上，並於向下方向覆蓋第一 被覆層60及絕緣填充材63。為便於圖示，凸塊16、導電層 36、第一被覆層60及第二被覆層61均以單層顯示。同樣地， 為便於圖示，導電層36、第一被覆層6〇、第二被覆層61、 33 201250952 連接層62及第一導線241亦以單層顯示。由於銅為同質被 覆，金屬層間之界線（均以虛線繪示）可能不易察覺甚至無法 察覺。然而，金屬層與黏著層30、基板34、絕緣填充材63、 第一介電層211及第二介電層261間之界線則清楚可見。基 座64與端子66係藉由微影製程及濕蝕刻，對第二被覆層 61、第一被覆層60及導電層36進行圓案化而形成。 於此階段中’如圊6F所示，堆疊式半導體組逋1〇〇包括 絕緣填充材63、導熱板101、半導體晶片11〇、固晶材料113、 增層電路201及被覆穿孔402。導熱板101包括黏著層30、基 板34、散熱座50及端子66。其中，散熱座50包括凸塊16' 凸緣層18及基座64。增層電路201包括第一介電層211、第 一導線241、第二介電層261及第二導線291。 被覆穿孔402及絕緣填充材63基本上係由導熱板1〇1及 增層電路201所共用。 被覆穿孔402與散熱座50及第二導線291保持距離，並 於端子66與第一導線241間之電性傳導路徑上，自端子66穿 過基板34、黏著層30、凸緣層18及第一介電層211而垂直延 伸至第一導線241。因此，被覆穿孔402自端子66垂直延伸 至增層電路201之内導電層，並與增層電路201之外導電層 保持距離》 <實施例3〉 圖7A至7H為本發明再一態樣之堆疊式半導體組體製 作剖視圓，其中該半導體組體具有連接至導熱板内部接墊 之被覆穿孔。 34 201250952 圖7A為圖1A至4E所示步驟製得之導熱板101剖視圖。 圖7Β為具有穿孔401之結構剖視圖。穿孔401沿垂直方 向延伸穿過凸緣層18、黏著層30、基板34及導電層36。穿 孔401係以機械鑽孔方式形成，其亦可藉由其他技術形成， 如雷射鑽孔及電漿蝕刻。 圖7C為穿孔401外形成第一被覆層60且穿孔401内形成 連接層62及絕緣填充材63之結構刮視圖。第一被覆層60於 向上方向上覆蓋凸塊16及凸緣層18，並自凸塊16及凸緣層 18向上延伸。第一被覆層60亦於向下方向上覆蓋凸塊16、 黏著層30及導電層36，並自凸塊16、黏著層30及導電層36 向下延伸。 又如圖7C所示，於穿孔401中沉積連接層62,以形成被 覆穿孔402。連接層62為中空管狀，其於側面方向覆蓋穿孔 401侧壁並垂直延伸，以將凸緣層18及其上第一被覆層60電 性連接至導電層36及其上第一被覆層60,而絕緣填充材63 填滿穿孔401剩餘空間。或者，該連接層62亦可填滿穿孔 401，據此，被覆穿孔402為金屬柱，且穿孔401中不具有填 充絕緣填充材之空間。 為便於圖示，凸塊16、凸緣層18、第一被覆層60、導 電層36及連接層62均以單層顯示。由於銅為同質被覆，金 屬層間之界線（均以虛線繪示）可能不易察覺甚至無法察 覺。然而，黏著層30與第一被覆層60間、黏著層30與連接 層62間、基板34與連接層62間之界線則清楚可見。 圖7D為第二被覆層61沉積於第一被覆層60及絕緣填 35 201250952 充材63上之結構剖視圖。第二被覆層61為未經圖案化之銅 層，其自第一被覆層60及絕緣填充材63向上及向下延伸並 覆蓋此兩者。 為便於圖示，凸塊16、凸緣層18、第一被覆層60、第 二被覆層61、導電層36及連接層62均以單層顯示。由於銅 為同質被覆，金屬層間之界線（均以虛線繪示）可能不易察 覺甚至無法察覺》為便於囷示，增厚凸塊16’及增厚凸緣層 18·仍視為凸塊16及凸緣層18。然而，第二被覆層61與絕緣 填充材63間、連接層62與黏著層30間、連接層62與基板34 間、連接層62與絕緣填充材63間之界線則清楚可見。 圓7E為内部接墊182形成於被覆穿孔402上之結構剖視 圖’其中内部接墊182係藉由微影製程及濕蝕刻，對上表面 之凸緣層18、第一被覆層60及第二被覆層61進行選擇性困 案化而形成。内部接墊182與被覆穿孔402鄰接並與之電性 連接，同時自被覆穿孔402於向上方向上側向延伸，並與凸 塊16及凸緣層18保持距離。 圚7F為導熱板1〇1藉由固晶材料113將半導髏晶片no 設置於凸塊16上之剖視圓。 囷7G為具有第一介電層211之結構剖視圖，其中第一 介電層211係設置於半導趙晶片頂面ιιι(即作用表面）、接觸 墊114、固晶材料113、凸塊16、凸緣層18及内部接墊182上》 第一介電層211延伸進入凹穴20，遂而與凸塊16、半導趙晶 片110及固晶材料113接觸，並夾置於凸塊16與半導趙晶片 110之間。第一介電層211亦於凹穴20外與凸緣層18、黏著 36 201250952 層30及内部接墊182接觸。又如圖7G所示，形成穿過第一介 電層211之第一盲孔221，以顯露接觸墊114及内部接墊〗82。 參見圖7H，將第一導線241形成於第一介電層211上’ 其中第一導線241自第一介電層211向上延伸’並於第一介 電層211上側向延伸，且向下延伸進入第一盲孔221，以與 接觸墊114及内部接墊182形成電性接觸。又如圖7H所示， 第二被覆層61於向下方向上沉積有第三被覆層65。 為便於圓示，凸塊16、導電層36、第一被覆層60、第 二被覆層61、連接層62及第三被覆層65均以單層顯示。由 於銅為同質被覆’金屬層間之界線（均以虚線繪示）可能不 易察覺甚至無法察覺。然而’金屬層與黏著層30、基板34、 絕緣填充材63及第一介電層211間之界線則清楚可見。 基座64及端子66係藉由微影製程及濕蝕刻，對第三被 覆層65、第二被覆層61、第一被覆層60及導電層36進行選 擇性圖案化而形成。基座64與凸塊16鄰接，並接觸黏著層 30及基板34。端子66與基座64及凸塊16保持距離，並鄰接 且電性連接至被覆穿孔402。 據此，如圖7H所示，增層電路202包括第一介電層2Π 及第一導線241。導熱板1〇1包括黏著層30、基板34、散熱 座50。散熱座50包括凸塊16、凸緣層18及基座64»被覆穿 孔402與散熱座50及組體上表面保持距離，並於端子66與第 一導線241間之電性傳導路徑上，自端子66穿過基板34及黏 著層30而延伸至内部接墊182。 《實施例4-6》 37 201250952 圖8至10為導熱板中不包含基板之堆疊式半導體組體 剖視圖。 該些實施例係使用厚導電層36,且未使用基板。例如， 導電層36之厚度為130微米（而非30微米），如此一來便可防 止導電層36於使用時弯曲或晃動，而基座64及端子66也因 此增厚。導熱板102則未使用基板。據此，基座64於鄰接凸 塊16處具有第一厚度，而鄰接黏著層30處則具有大於第一 厚度之第二厚度。此外，基座64與端子66於最靠近彼此處 具有相同厚度，而於基座64鄰接凸塊16處則具有不同厚 度，同時基座64與端子66於面朝下之表面上為共平面。 另外，如上所述，黏著層30於鄰接凸緣層is處具有第 一厚度，而於鄰接凸塊16處具有不同於第一厚度之第二厚 度。亦即’凸緣層18與導電層36(視為基座64之一部份）間垂 直方向上之距離，不同於凸塊16與導電層36間側面方向上 之距離。再者，如上所述’當黏著層30向下延伸至凸塊16 與導電層36間之缺口時’由於凸塊16向上延伸時之尺寸呈 遞增狀態’故黏著層30於鄰接凸塊16處之厚度亦呈現遞增 趨勢。 導熱板102之製作方式與導熱板1〇1類似，但必須對導 電層36進行適當調整。例如，先將黏著層30設置於凸緣層 18上，再將導電層36單獨設置於黏著層30上，接著對黏著 層30加熱及加壓，使黏著層30流動並固化，最後再以研磨 方式使凸塊16、黏著層30及導電層36之側向表面成為平 面》據此，黏著層30接觸凸塊16、凸緣層18、基座64及端 38 201250952 子66，並側向覆蓋、包圍且同形被覆凸塊16之側壁。端子 66自黏著層30向下延伸並與基座64保持距離。被覆穿孔402 自端子穿過黏著層30、凸緣層18、第一介電層211及第二介 電層261而延伸至第二導線291(如圖8所示），或自端子穿過 黏著層30、凸緣層18及第一介電層211而延伸至第一導線 241(如圖9所示），或自端子穿過黏著層3〇而延伸至内部接墊 182(如圖10所示）。 上述之半導體组體與導熱板僅為說明範例，本發明尚 可透過其他多種實施例實現。此外，上述實施例可基於設 計及可靠度之考量，彼此混合搭配使用或與其他實施例混 合搭配使用。例如’基板可包括陶瓷材料或環氧類層壓體， 且可嵌埋有單層導線或多層導線。導熱板可包含多個凸 塊’且該些凸塊係排成一陣列以供多個半導體元件使用。 此外’導熱板為配合額外之半導體元件，可包含更多導線。 本案之半導體元件可獨自使用一散熱座，或與其他半 導避元件共用一散熱座。例如，可將單一半導體元件設置 於一散熱座上’或將多個半導體元件設置於一散熱座上。 舉例而言’可將四枚排列成2χ2陣列之小型晶片黏附於凸 塊’而增層電路可包括額外的導線，以連接更多的接觸墊。 相較每一晶片設置一微小凸塊，此作法更具經濟效益。 本案之半導體元件可為已封裝或未封裝晶片。此外， 該半導體元件可為裸晶片、柵格陣列封裝（LGA)或方形扁平 無引腳封裝（QFN)等。可利用多種連結媒介將半導體元件機 39 201250952 械性連結、電性連結及熱連結至導熱板，包括利用焊接及 使用導電及/或導熱黏著劑等方式達成。 本案之散熱座可將半導體元件所產生之熱能迅速、有 效且均勻散發至下一層组體而不需使熱流通過黏著層、基 板或導熱板之他處。如此一來便可使用導熱性較低之黏著 層，進而大幅降低成本。散熱座可為半導體元件提供有效 的電磁屏蔽作用。散熱座可包含一體成形之凸塊與凸緣 層，以及與該凸塊為冶金連結及熱連結之基座，藉此提高 可靠度並降低成本。此外，凸塊可依半導體元件量身訂做， 而基座則可依下一層组體量身訂做，藉此加強自半導體元 件至下一層組體之熱連結。例如，凸塊之底板可為正方形 或矩形，俾與半導體元件熱接點之形狀相同或相似。在上 述任一設計中，散熱座均可採用多種不同之導熱金屬結構。 散熱座可與半導體元件電性連接或電性隔離。例如， 第一導線延伸進入接觸墊及凸緣層上方之第一盲孔，俾可 電性連接半導趙元件至凸緣層，進而電性連接半導體元件 至基座。爾後，散熱座可進一步電性接地，藉以將半導體 元件電性接地並提供半導體元件所需之電磁屏蔽作用。 基座可為該組趙提供重要的散熱溝槽。基座之背部可 包含向下突伸之鰭片。舉例說明，可利用鑽板機切削基座 之外露側向表面以形成側向溝槽，而此等側向溝槽即形成 鰭片。在此例中，基座之厚度可為500微米，前述溝槽之深 度可為300微米，亦即鰭片之高度可為3〇〇微米。該等鰭片 201250952 可增加基座之表面積，若該等鰭片係曝露於空氣中而非設 置於一散熱裝置上’則可提升基座經由熱對流之導熱性。 基座及端子可於黏著層固化後，以多種沉積技術製 成’包括以電鍍、無電電鍍、蒸鍍及濺鍍等技術形成單層 或多層結構。基座及端子可採用與凸塊相同或不同之金屬 材質。此外’基座可跨越通孔並延伸至基板，或坐落於通 孔之周緣内。因此，基座可接觸基板或與基板保持距離。 在上述任一情況下，基座均鄰接凸塊，並自凸塊朝背向凹 穴之方向垂直延伸。 本案之黏著層可在散熱座與基板之間提供堅固之機械 性連結。例如，黏著層可自凸塊側向延伸並越過導線，最 後到達組體之外圍邊緣。黏著層可填滿散决座與基板間之 空間，且為一具有結合線均勻分佈之無孔洞結構。黏著層 亦可吸收散熱座與基板之間因熱膨脹所產生之不匹配現 象。黏著層之材料可與基板及介電層相同或不同。此外， 黏著層可為低成本之介電材，其無需具備高導熱性。再者， 本案之黏著層不易脫層》 另外，可調整黏著層之厚度，使黏著層實質填滿所述 缺口，並使幾乎所有黏著劑在固化及/或研磨後均位於結構 體内。例如，可藉由試誤法來決定理想之膠片厚度。 基板可為導熱板提供機械性支#。例基板可防止 導熱板於金屬研磨、晶片設置及増層電路製作之過程中脊 曲變形。基板可選用低成本材料，其無需具備高導敌性。 據此，基板可由習知有機材料（如環氧、玻璃·環氧、聚酿亞 201250952 胺等）製成。此外，亦可使用導熱材料（如氧化鋁（Al2〇3)、 氮化鋁（A1N)、氮化矽（SiN)、矽（Si)等）做為基板材料。在此， 基板可為單層結構或多層結構，如層壓電路板或多層陶瓷 板。據此，基板可包括額外的嵌埋式電路層。 可先將導電層設置於基板上，再於導電層及基板中形 成通孔，接著將導電層及基板設置於黏著層上，俾使導電 層於向上方向顯露，而基板則與導電層及黏著層接觸，並 介於兩者之間，以分隔導電層及黏著層。此外，凸塊延伸 進入通孔，並藉由通孔而朝向上方向顯露。在此例中，該 導電層之厚度可為10至50微米，例如30微米，此厚度一方 面夠厚，足以提供可靠之訊號傳導，一方面則夠薄，有利 於降低重量及成本。此外，該基板恆為導熱板之一部分。 導電層可單獨設置於黏著層上。例如，可先在導電層 上形成通孔’然後將該導電層設置於黏著層上，使該導電 層接觸該黏著層並朝向上方向外露，在此同時，凸塊則延 伸進入該通孔’並透過該通孔朝向上方向外露。在此例中， 該導電層之厚度可為100至200微米，例如125微米，此厚度 一方面夠厚，故搬運時不致彎曲晃動’ 一方面則夠薄，故 不需過度蝕刻即可形成圓案。 亦可將導電層與一載體同時設置於黏著層上。例如， 可先利用薄膜將導電層黏附於一諸如雙定向聚對苯二甲 酸乙二酯膠膜（Mylar)之載體，然後僅在導電層上形成通孔 (即，不在載體上形成通孔），接著將導電層及載體設置於黏 著層上，使載體覆蓋導電層且朝向上方向外露，並使薄膜 42 201250952 接觸且介於載體與導電層之間，至於導電層則接觸且介於 薄膜與黏著層之間，在此同時，凸塊則對準該通孔，並由 載體從上方覆蓋。待黏著層固化後，可利用紫外光分解該 薄膜’以便將载體從導電層上剝除，從而使導電層朝向上 方向外露’之後便可對導電層進行研磨及圖案化，以形成 基座及端子。在此例中，導電層之厚度可為10至50微米， 例如30微米’此厚度一方面夠厚，足以提供可靠之訊號傳 導’一方面則夠薄，可降低重量及成本；至於載體之厚度 可為300至500微米，此厚度一方面夠厚，故搬運時不致寶 曲晃動，一方面又夠薄，有助於減少重量及成本。該載體 僅為一暫時固定物，並非永久屬於導熱板之一部分。 包含導線之增層電路可作為訊號層、功率層或接地 層，其端視其相應半導體元件焊墊之目的而定。導線亦可 包含各種導電金屬，例如銅、金、鎳、銀、把、錫、其混 合物及其合金。理想之組成既取決於外部連結媒介之性 質，亦取決於設計及可靠度方面之考量。此外，精於此技 藝之人士應可瞭解，在本案半導體組體中所用之銅可為純 銅，但通常係以銅為主之合金，如銅-鍅（99.9%銅）、銅-銀_ 磷-鎂（99.7°/。銅）及銅-錫-鐵-磷（99.7%銅），藉以提高如抗張 強度與延展性等機械性能。 在一般情況下，最好設有所述之基板、下被覆層、防 焊層及額外的增層結構，但於某些實施例中則可省略之。 例如，若需使用厚導電層，則可省去基板，以降低成本。 43 201250952 同樣地，若第一導線已足以提供半導體元件與被覆穿孔間 所需之訊號路由，則無須再形成第二導線。 本案導熱板之作業格式可為單一或多個導熱板，端視 製造設計而定。例如，可個別製作單一導熱板。或者，可 利用單一金屬板、單一黏著層、單一基板、單一導電層及 單一被覆層同時批次製造多個導熱板，而後再行分離。同 樣地，針對同一批次中之各導熱板，亦可利用單一金屬板、 單一黏著層、單一基板、單一導電層及單一被覆層同時批 次製造多組分別供單一半導體元件使用之散熱座與導線。 例如，可在一金屬板上沖壓出多個凸塊；而後將具有 對應該等凸塊之開口的未固化黏著層設置於凸緣層上使 每一凸塊均延伸貫穿其對應開口；然後將基板及導電層（其 具有對應該等凸塊之通孔）設置於黏著層上，使每一凸塊均 延伸貫穿其對應開口並進入對應通孔；而後利用壓台將凸 緣層與該基板彼此靠合，迫使黏著層進入該等通孔内介於 該等凸塊與基板間之缺口；然後固化黏著層，繼而研磨該 等凸塊、黏著層及導電層以形成一側向表面。 本案半導體組體之作業格式可為單一組體或多個组 體，其取決於製造設計《例如，可單獨製造單一組鱧，或 者，可同時批次製造多個組體，之後再將各導熱板—分 離。同樣地，亦可將多個半導體元件電性連結、熱連結及 機械性連結至批次量產中之每一導熱板。 可透過單一步驟或多道步驟使各導熱板彼此分離。例 如，可將多個導熱板批次製成一平板，接著將多個半導體 44 201250952 元件設置於該平板上’然後再將該平板所構成之多個半導 體組體一一分離。或者，可將多個導熱板批次製成一平板， 而後將該平板所構成之多個導熱板分切為多個導熱板條， 接著將多個半導體元件分別設置於該等導熱板條上，最後 再將各導熱板條所構成之多個半導體組醴分離為個體。此 外’在分割導熱板時可利用機械切割、雷射切割、分劈或 其他適用技術。 在本文中’「鄰接」一詞意指元件係一體成形（形成單 一個體）或相互接觸（彼此無間隔或未隔開），例如，凸塊鄰 接基座與凸緣層，但並未鄰接基板。 「重疊」一詞意指位於上方並延伸於一下方元件之周 緣内。「重疊」包含廷伸於該周緣之内、外或坐落於該周 緣内。例如’在凹六朝上之狀態下，本案之半導體元件係 重昼於凸塊，此乃因一假想垂直線可同時貫穿該半導體元 件與該凸塊，不論半導體元件與凸塊之間是否存有另一同 樣被該假想垂直線貫穿之元件（如固晶材料），且亦不論是否 有另一假想垂直線僅貫穿凸塊而未貫穿半導體元件（亦即 位於半導體元件之周緣外）。同樣地，凸塊係重疊於基座， 凸緣層係重疊於黏著層’且基座被凸塊重疊。此外，「重 疊」與「位於上方」同義’ 「被重疊」則與「位於下方」 同義。 「接觸」一詞意指直接接觸。例如，基板接觸基座但 並未接觸凸塊。 45 201250952 「覆蓋」一詞意指於垂直及/或側面方向上完全覆蓋。 例如，在凹穴朝上之狀態下，若基座側向延伸超出通孔外 且接觸基板’則該基座係從下方覆蓋凸塊，但該凸塊並未 從上方覆蓋該基座。 「層」字包含圖案化及未圖案化之層體。例如，當層 壓結構體包括導電層且基板設置於黏著層上時，導電層可 為基板上一空白未圖案化之平板；而當半導鱧元件設置於 散熱座上之後，第一導電層可為第一介電層上具有間隔導 線之電路圓案。此外’ 「層」可包含複數疊合層。 「開口」、「通孔」與「穿孔」等詞同指貫穿孔洞。 例如’凹穴朝下之狀態下，凸塊插入黏著層之開口後，其 係朝向上方向從黏著層中露出》同樣地，凸塊插入層壓結 構之通孔後’其係朝向上方向從層壓結構中露出。 「插入」一詞意指元件間之相對移動β例如，「將凸 塊插入通孔中」包含··凸塊固定不動而由基板朝凸緣層移 動；基板固定不動而由凸塊朝基板移動；以及凸塊與基板 兩者彼此靠合。又例如，「將凸塊插入（或延伸至）通孔内」 包含：凸塊貫穿（穿入並穿出）通孔；以及凸塊插入但未貫穿 (穿入但未穿出）通孔。 「彼此靠合」一語意指元件間之相對移動。例如，「凸 緣層與基板彼此靠合」包含：凸緣層固定不動而由基板朝 基座移動；基板固定不動而由凸緣層朝基板移動；以及凸 緣層與基板相互靠近。 46 201250952 對準」一詞意指元件間之相對位置。例如，當點著 層已設置於基座上、基板及導電層已設置於黏著層上、凸 塊已插入並對準開口且通孔已對準開口時，無論凸塊係插 入通孔或位於通孔下方且與其保持距離，凸塊均已對準通 孔。 δΧ置於」一語包含與單一或多個支樓元件間之接觸 與非接觸。例如，一半導體元件係設置於凸塊上，不論此 半導趙元件係實際接觸該凸塊或與該凸塊以一固晶材料相 隔。 「黏著層於缺口内…」一語意指位於缺口中之黏著 層°例如’ 「黏著層於缺口内延伸跨越基板」意指缺口内 之黏著層延伸跨越基板。同樣地，「黏著層於缺口内接觸 且介於凸塊與基板之間」意指缺口中之黏著層接觸且介於 缺口内側壁之凸塊與缺口外側壁之基板之間。 「基座自凸塊側向延伸」一語意指基座於鄰接凸塊處 側向延伸而出。例如，在凹穴朝上之狀態下，基座自凸塊 側向延伸並因而接觸黏著層，此與基座是否側向延伸至凸 塊外、側向延伸至凸緣層或從下方覆蓋凸塊無關。同樣地， 若基座與凸塊於凸塊底板處佔據相同之空間範圍，則基座 並未側向延伸超過凸塊。 「電性連接（或連結）」一詞意指直接或間接電性連接 (或連結）。例如，「被覆穿孔電性連接（或連結）第一導線」 包含：被覆穿孔鄰接第一導線；被覆穿孔藉由第二導線而 電性連接（或連結）至第一導線。 47 201250952 「上方」一詞意指向上延伸，且包含鄰接與非鄰接元 件以及重鲞與非重疊元件》例如，在凹穴朝上之狀態下， 凸塊係延伸於基座上方，同時鄰接、重疊於基座並自基座 突伸而出。 「下方」一詞意指向下延伸，且包含鄰接與非鄰接元 件以及重昼與非重昼元件。例如，在凹穴朝上之狀態下， 基座係延伸於凸塊下方，鄰接凸塊，被凸塊重疊，並自凸 塊向下突伸而出。同樣地，凸塊即使並未鄰接基板或被基 板重4 ’其仍可延伸於基板下方。 「第一垂直方向」及「第二垂直方向」並非取決於半 導體組體（或導熱板）之定向，凡熟悉此項技藝之人士即可 輕易瞭解其實際所指之方向。例如，凸塊係朝第一垂直方 向垂直延伸至基座外，並朝第二垂直方向垂直延伸至凸緣 層外，此與組體是否倒置及/或組體是否係設置於一散熱裝 置上無關。同樣地，凸緣層係沿一側向平面自凸塊「側向」 伸出’此與組體是否倒置、旋轉或傾斜無關。因此，該第 一及第二垂直方向係彼此相對且垂直於側面方向，此外， 側向對齊之元件係在垂直於第一與第二垂直方向之側向平 面上彼此共平面。再者，當凹穴向上時，第一垂直方向為 向上方向’第二垂直方向為向下方向；當凹穴向下時，第 一垂直方向為向下方向，第二垂直方向為向上方向。 本發明之半導趙紐·趙具有多項優點。該組想之可靠度 问、價格平實且極適合量產。該組體尤其適用於易產生高 熱且需優異散熱效果方可有效及可靠運作之高功率半導體 48 201250952 兀件、大型半導體晶片以及多個半導體元件（例如以陣列方 式排列之多枚小型半導體晶片）。 本案之製作方法具有高度適用性，且係以獨特、進步 之方式結合運用各種成熟之電性連結、熱連結及機械性連 結技術。此外，本案之製作方法不需昂貴工具即可實施。 因此，相較於傳統封裝技術，此製作方法可大幅提升產量、 良率、效能與成本效益。再者，本案之組體極適合於銅晶 片及無鉛之環保要求。 在此所述之實施例係為例示之用，其中該些實施例可 能會簡化或省略本技術領域已熟知之元件或步驟，以免模 糊本發明之特點。同樣地，為使圖式清晰，圖式亦可能省 略重覆或非必要之元件及元件符號。 精於此項技藝之人士針對本文所述之實施例當可輕易 思及各種變化及修改之方式。例如，前述之材料、尺寸、 形狀、大小、步驟之内容與步驟之順序皆僅為範例。本領 域人士可於不悖離如隨附申請專利範圍所定義之本發明精 神與範疇之條件下，進行變化、調整與均等技藝。 【圖式簡單說明】 圖1A及1B為本發明一實施例.之凸塊與凸緣層剖視圖。 圖1C及1D分別為圖1B之俯視圖及仰視圖。 圖2A及2B為本發明一實施例之黏著層剖視圖》 圖2C及2D分別為圖2B之俯視圖及仰視圖。 圖3 A及3B為本發明一實施例之基板與導電層壓合結 49 201250952 構剖視圖。 圖3C及3D分別為圊3B之俯視圖及仰視圖。 圖4A至4F為本發明一實施例之導熱板製作方法剖視 圖。 圊5A至5J為本發明一實施例之堆疊式半導趙組體製 作方法剖視圊’其中該組鱧包括導熱板、半導體元件、端 子、被覆穿孔及增層電路》 圊5K為本發明一實施例之三維堆疊結構剖視圊，其包 括堆疊式半導體組鱧及接置於增層電路之半導體元件。 圓5L為本發明一實施例之三維堆疊結構剖視圖，其包 括堆疊式半導體組體及接置於基座與端子之半導體元件。 圊5M為本發明一實施例之三維堆疊結構剖視圓，其包 括堆疊式半導體組體及接置於基座之半導體元件。 圖6A至6F為本發明另一實施例之堆疊式半導體組體 製作方法剖視囷’其中該組體具有連接至增層電路内導電 層之被覆穿孔。 囷7A至7H為本發明再一實施例之堆疊式半導體组體 製作剖視囷，其令該組體具有連接至導熱板内部接墊之被 覆穿孔。 圓8至10為本發明其他實施例之堆疊式半導體組體剖 視圊，其導熱板不含基板。 【主要元件符號說明】 50 201250952 10 金屬板 12,14 表面 16 凸塊 16' 增厚凸塊 18 凸緣層 18' 增厚凸緣層 20 凹穴 22,24 彎折角 26 漸缩側壁 28 底板 30 黏著層 32 開口 34 基板 36 導電層 40 通孔 401 穿孔 402 被覆穿孔 42 缺口 50 散熱座 60 第一被覆層 61 第二被覆層 62 連接層 63 絕緣填充材 64 基座 65 第三被覆層 66 端子 91， 92, 93 半導體元件 100 半導體組體 101,102 導熱板 110 半導體晶片 111 頂面 112 底面 113 固晶材料 114 接觸墊 181 開孔 182 内部接墊 201,202 增層電路 211 第一介電層 221 第一盲孔 241 第一導線 261 第二介電層 281 第二盲孔 291 第二導線 301 防焊層 311 防焊層開孔 341 連接墊 801, 802 焊料凸塊 803 打線 201250952 901 封裝材 D1，D2 距離 ΤΙ 第一厚度 T2 第二厚度 52

Claims (1)

  1. 201250952 七、申請專利範圍： 1. 一種散熱增益型堆疊式半導體組體，包括： 一散熱座，其包括一凸塊、一基座及一凸緣層，其中 ⑴該凸塊鄰接該基座與該凸緣層，且與該凸緣層一體成 形，該凸塊自該基座朝第一垂直方向延伸，並自該凸緣層 朝與該第一垂直方向相反之第二垂直方向延伸，（ϋ)該基座 自該凸塊朝該第二垂直方向延伸，並於該第二垂直方向上 覆蓋該凸塊，且自該凸塊朝垂直於該第一及第二垂直方向 之側面方向側向延伸，（iii)該凸緣層自該凸塊側向延伸，且 與該基座保持距離，且（iv)該凸塊具有一面向該第一垂直方 向之凹穴，該凹穴於該第二垂直方向上係由該凸塊覆蓋， 該凸塊亦分隔該凹穴與該基座，且該凹穴於該凸緣層處設 有一入口； 一基板，其包括一通孔； 一黏著層’其包括一開口，其中該凸塊延伸進入該開 口及該通孔，且該黏著層接觸該凸塊、該基座、該凸緣層 及該基板，同時該黏著層位於該凸塊與該基板之間、該凸 緣層與該基板之間以及該基座與該凸緣層之間，並自該凸 塊側向延伸至該組體之外圍邊緣； 一半導體元件，其包括一接觸墊且設置於該凸塊上， 並延伸進入該凹穴； 一第一介電層，其自該半導體元件及該凸緣層朝該第 一垂直方向延伸，並包括一對準該接觸墊之第一盲孔； 一第一導線，其自該第一介電層朝該第一垂直方向延 53 201250952 伸，並於該第一介電層上側向延伸，同時朝該第二垂直方 向穿過該第一盲孔而延伸至該接觸墊，以電性連接該半導 體元件； / 一端子，其自該基.板朝該第二垂直方向延伸，並與該 基座保持距離；以及 一被覆穿孔，其延伸穿過該黏著層及該基板，以提供 該第一導線與該端子間之電性連接。 2. 如申請專利範圍第1項所述之該組體，其中，該凹 穴朝該等垂直方向及該等側面方向延伸跨越該凸塊之大部 分0 3. 如申請專利範圍第1項所述之該組趙，其中，該半 導體元件藉由設置於該凹穴内之一固晶材料而熱連結至該 凸塊。 4. 如申請專利範圍第1項所述之該組體，其中，該凸 塊具有一沖壓而成之特有不規則厚度。 5. 如申請專利範圍第1項所述之該組體，其中，該凸 塊包含一鄰接該基座之第一弩折角與一鄰接該凸緣層之第 二弩折角》 6. 如申請專利範圍第1項所述之該組體，其中，該凸 塊與該黏著層於該基座處共平面。 7. 如申請專利範圍第1項所述之該組體，其中，該凸 塊與該凸緣層接觸該黏著層及該第一介電層，並介於該黏 著層與該第一介電層之間。 8. 如申請專利範圍第1項所述之該組體，其中，該基 54 201250952 座與該端子於最靠近彼此處具有相同厚度，而於該基座鄰 接該凸塊處則具有不同厚度，且該基座與該端子於面向該 第二垂直方向之表面呈共平面。 9. 如申請專利範圍第1項所述之該組體，其中，該黏 著層於鄰接該凸緣層處具有第一厚度，而於鄰接該凸塊處 具有不同於該第一厚度之第二厚度。 10. 如申請專利範圍第1項所述之該組體，其中，該第 一介電層更延伸進入該凹穴。 11. 如申請專利範圍第1項所述之該組體，其中，該凸 緣層、該基板及該第一介電層延伸至該組體之外圍邊緣。 12. 如申請專利範圍第1項所述之該組體，其中，該被 覆穿孔與該散熱座保持距離。 13. 如申請專利範圍第1項所述之該组體，其中，該第 —介電層包括另一第一盲孔，其係對準該凸緣層，且該第 一導線朝該第二垂直方向延伸穿過該另一第一盲孔，以電 性連接該凸緣層。 14. 如申請專利範圍第1項所述之該組趙，其中，該第 一介電層包括另一第一盲孔，其係對準該被覆穿孔，且該 第一導線朝該第二垂直方向穿過該另一第一盲孔而延伸至 内邛接塾，以電性連接該被覆穿孔，且該内部接墊與該 凸緣層保持距離，並與該凸緣層共平面且具有相同厚度。 15. 如申請專利範圍第1項所述之該組體，更包括： 一第二介電層，其自該第一介電層及該第一導線朝該 第垂直方向延伸，且包括一對準該第一導線之第二盲 55 201250952 孔；以及 一第二導線’其自該第二介電層朝該第一垂直方向延 伸，並於該第二介電層上側向延伸，同時朝該第二垂直方 向穿過該第二盲孔而延伸至該第一導線，以電性連接該第 一導線。 # 16.—種散熱增益型堆疊式半導體組體，包括： 一散熱座，其包括一凸塊、一基座及一凸緣層，其中 其中（i)該凸塊鄰接該基座與該凸緣層，且與該凸緣層一體 成形’該凸塊自該基座朝第一垂直方向延伸，並自該凸緣 層朝與該第一垂直方向相反之第二垂直方向延伸，（ii)該基 座自該凸塊朝該第二垂直方向延伸，並於該第二垂直方向 上覆蓋該凸塊，且自該凸塊朝垂直於該第一及第二垂直方 向之側面方向側向延伸，（Hi)該凸緣層自該凸塊側向延伸， 且與該基座保持距離’且（iv)該凸塊具有一面向該第一垂直 方向之凹穴，該凹穴於該第二垂直方向上係由該凸塊覆 蓋’該凸塊亦分隔該凹穴與該基座，且該凹穴於該凸緣層 處設有一入口； 一黏著層，其包括一開口，其中該凸塊延伸進入該開 口’且該黏著層接觸該凸塊、該基座及該凸緣層，並側向 覆蓋、包圍且同形被覆該凸塊之一側壁，同時該黏著層自 該凸塊側向延伸至該組體之外圍邊緣； 一半導體元件，其包括一接觸墊且設置於該凸塊上， 並延伸進入該凹穴； 一第一介電層，其自該半導體元件及該凸緣層朝該第 56 201250952 一垂直方向延伸，並包括一對準該接觸墊之第一盲孔； 一第一導線，其自該第一介電層朝該第一垂直方向延 伸’並於該第一介電層上側向延伸，同時朝該第 二 垂直方 向穿過該第一盲孔而延伸至該接觸墊，以電性連接該半導 體元件； 一端子’其自該黏著層朝該第二垂直方向延伸，並與 該基座保持距離；以及 一被覆穿孔’其延伸穿過該黏著層，以提供該第一導 線與該端子間之電性連接。 17.如申請專利範圍第16項所述之該組體，其中，該凹 穴朝該等垂直方向及該等側面方向延伸跨越該凸塊之大部 分0 18. 如申請專利範圍第16項所述之該組體，其中，該半 導體元件藉由設置於該凹穴内之一固晶材料而熱連結至該 凸塊。 19. 如申請專利範圍第16項所述之該組鱧，其中，該凸 塊具有一沖壓而成之特有不規則厚度。 20. 如申請專利範圍第16項所述之該組體，其中，該凸 塊包含一鄰接該基座之第一彎折角與一鄰接該凸緣層之第 二彎折角。 21. 如申請專利範圍第16項所述之該組體，其令，該凸 塊與該黏著層於該基座處共平面。 22. 如申請專利範圍第16項所述之該組體，其申，該凸 塊與該凸緣層接觸該黏著層及該第一介電層，並介於該點 57 201250952 著層與該第一介電層之間。 23. 如申請專利範圍第16項所述之該組體，其中，該基 座與該端子於最靠近彼此處具有相同厚度，而於該基座鄰 接該凸塊處則具有不同厚度，且該基座與該端子於面向該 第二垂直方向之表面呈共平面。 24. 如申請專利範圍第16項所述之該組體，其中，該黏 著層於鄰接該凸緣層處具有第一厚度，而於鄰接該凸塊處 具有不同於該第一厚度之第二厚度。 25. 如申請專利範圍第16項所述之該組體，其中，該第 一介電層更延伸進入該凹穴。 26. 如申請專利範圍第16項所述之該組趙，其中，該凸 緣層及該第一介電層延伸至該組體之外圍邊緣。 27. 如申請專利範圍第16項所述之該組體，其中，該被 覆穿孔與該散熱座保持距離。 28. 如申請專利範圍第16項所述之該組趙，其中，該第 一介電層包括另一第一盲孔，其係對準該凸緣層，且該第 導線朝該第二垂直方向延伸穿過該另一第一盲孔，以電 性連接該凸緣層。 29. 如申請專利範圍第16項所述之該組體，其中，該第 一介電層包括另一第一盲孔，其係對準該被覆穿孔，且該 第一導線朝該第二垂直方向穿過該另一第一盲孔而延伸至 一内部接墊，以電性連接該被覆穿孔，且該内部接墊與該 凸緣層保持距離，並與該凸緣層共平面且具有相同厚度。 30. 如申請專利範圍第16項所述之該組體，更包括： 58 201250952 -第二介電層，其自該第一介電層及該第一導線朝該 第一垂直方向延伸，且包括一對準該第—導線之第二盲 孔；以及 一第二導線，其自該第二介電層朝該第一垂直方向延 伸，並於該第二介電層上側向延伸，同時朝該第二垂直方 向穿過該第二盲孔而延伸至該第一導線，以電性連接該 一導線。 以 八、圖式（請見下頁）： 59
TW100136456A 2010-11-22 2011-10-07 具有凸塊／基座／凸緣層散熱座及增層電路之堆疊式半導體組體 TWI431735B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US41586210P 2010-11-22 2010-11-22

Publications (2)

Publication Number Publication Date
TW201250952A true TW201250952A (en) 2012-12-16
TWI431735B TWI431735B (zh) 2014-03-21

Family

ID=46063578

Family Applications (6)

Application Number Title Priority Date Filing Date
TW100136456A TWI431735B (zh) 2010-11-22 2011-10-07 具有凸塊／基座／凸緣層散熱座及增層電路之堆疊式半導體組體
TW100140779A TWI437647B (zh) 2010-11-22 2011-11-08 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體
TW100141901A TW201230262A (en) 2010-11-22 2011-11-16 Stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
TW100142595A TWI466244B (zh) 2010-11-22 2011-11-21 具有凸塊／凸緣層散熱座及雙增層電路之堆疊式半導體組體製法
TW100142592A TW201225191A (en) 2010-11-22 2011-11-21 Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
TW100142597A TWI466245B (zh) 2010-11-22 2011-11-21 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體製法

Family Applications After (5)

Application Number Title Priority Date Filing Date
TW100140779A TWI437647B (zh) 2010-11-22 2011-11-08 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體
TW100141901A TW201230262A (en) 2010-11-22 2011-11-16 Stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
TW100142595A TWI466244B (zh) 2010-11-22 2011-11-21 具有凸塊／凸緣層散熱座及雙增層電路之堆疊式半導體組體製法
TW100142592A TW201225191A (en) 2010-11-22 2011-11-21 Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
TW100142597A TWI466245B (zh) 2010-11-22 2011-11-21 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體製法

Country Status (3)

Country Link
US (3) US20120126399A1 (zh)
CN (6) CN102479762B (zh)
TW (6) TWI431735B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI676253B (zh) * 2014-12-18 2019-11-01 日商吉帝偉士股份有限公司 半導體裝置
CN115136300A (zh) * 2020-03-16 2022-09-30 华为技术有限公司 电子设备、芯片封装结构及其制作方法
TWI823520B (zh) * 2022-08-15 2023-11-21 先豐通訊股份有限公司 線路板及其製備方法

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171793B2 (en) * 2011-05-26 2015-10-27 Hewlett-Packard Development Company, L.P. Semiconductor device having a trace comprises a beveled edge
US8614502B2 (en) * 2011-08-03 2013-12-24 Bridge Semiconductor Corporation Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device
US20130119538A1 (en) * 2011-11-16 2013-05-16 Texas Instruments Incorporated Wafer level chip size package
US8633588B2 (en) * 2011-12-21 2014-01-21 Mediatek Inc. Semiconductor package
US9659893B2 (en) 2011-12-21 2017-05-23 Mediatek Inc. Semiconductor package
USD771935S1 (en) 2011-12-29 2016-11-22 Oliver Joen-An Ma Umbrella base
JP5882132B2 (ja) * 2012-05-14 2016-03-09 日本メクトロン株式会社 フレキシブル回路基板及びその製造方法
CN103596354B (zh) * 2012-08-14 2016-06-15 钰桥半导体股份有限公司 具有内建定位件、中介层、以及增层电路的复合线路板
US20140157593A1 (en) * 2012-08-14 2014-06-12 Bridge Semiconductor Corporation Method of making hybrid wiring board with built-in stopper, interposer and build-up circuitry
US8901435B2 (en) * 2012-08-14 2014-12-02 Bridge Semiconductor Corporation Hybrid wiring board with built-in stopper, interposer and build-up circuitry
US9867277B2 (en) * 2012-10-18 2018-01-09 Infineon Technologies Austria Ag High performance vertical interconnection
CN103904062B (zh) * 2012-12-28 2017-04-26 欣兴电子股份有限公司 内埋式电子元件封装结构
US8980691B2 (en) * 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
CN205584642U (zh) * 2013-07-11 2016-09-14 株式会社村田制作所 树脂多层基板
WO2015043495A1 (zh) * 2013-09-30 2015-04-02 南通富士通微电子股份有限公司 晶圆封装结构和封装方法
FR3012670A1 (fr) * 2013-10-30 2015-05-01 St Microelectronics Grenoble 2 Systeme electronique comprenant des dispositifs electroniques empiles munis de puces de circuits integres
US20170194300A1 (en) * 2015-05-27 2017-07-06 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
US11291146B2 (en) * 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
CN105280563A (zh) * 2014-06-10 2016-01-27 台湾应用模组股份有限公司 具缩减厚度的晶片卡封装装置
US10615111B2 (en) * 2014-10-31 2020-04-07 The Board Of Trustees Of The Leland Stanford Junior University Interposer for multi-chip electronics packaging
US9947625B2 (en) 2014-12-15 2018-04-17 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener and method of making the same
US10269722B2 (en) 2014-12-15 2019-04-23 Bridge Semiconductor Corp. Wiring board having component integrated with leadframe and method of making the same
US9627224B2 (en) * 2015-03-30 2017-04-18 Stmicroelectronics, Inc. Semiconductor device with sloped sidewall and related methods
US10177130B2 (en) * 2015-04-01 2019-01-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US9761540B2 (en) 2015-06-24 2017-09-12 Micron Technology, Inc. Wafer level package and fabrication method thereof
US9570387B1 (en) * 2015-08-19 2017-02-14 Nxp Usa, Inc. Three-dimensional integrated circuit systems in a package and methods therefor
US9673175B1 (en) * 2015-08-25 2017-06-06 Freescale Semiconductor,Inc. Heat spreader for package-on-package (PoP) type packages
US9947612B2 (en) 2015-12-03 2018-04-17 Stmicroelectronics, Inc. Semiconductor device with frame having arms and related methods
US10490478B2 (en) 2016-07-12 2019-11-26 Industrial Technology Research Institute Chip packaging and composite system board
TWI624924B (zh) * 2016-10-14 2018-05-21 鈺橋半導體股份有限公司 具有嵌埋式元件及加強層之線路板及其製法
US10629545B2 (en) * 2017-03-09 2020-04-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
US11014806B2 (en) * 2017-05-18 2021-05-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
USD833136S1 (en) 2017-09-27 2018-11-13 ZHUN-AN Ma Umbrella base
DE102018124695A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrieren von Passivvorrichtungen in Package-Strukturen
US10535636B2 (en) 2017-11-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating passive devices in package structures
DE102017220417A1 (de) * 2017-11-16 2019-05-16 Continental Automotive Gmbh Elektronisches Modul
CN107946249B (zh) * 2017-11-22 2020-03-10 华进半导体封装先导技术研发中心有限公司 一种扇出型晶圆级芯片封装结构及封装方法
KR101942746B1 (ko) * 2017-11-29 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR101912292B1 (ko) * 2017-12-15 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지
TWI675424B (zh) * 2018-01-16 2019-10-21 鈺橋半導體股份有限公司 線路基板、其堆疊式半導體組體及其製作方法
US20190292674A1 (en) * 2018-03-26 2019-09-26 Honeywell International Inc. Wear resistant coatings containing precipitation-hardened alloy bodies and methods for the formation thereof
US10431563B1 (en) * 2018-04-09 2019-10-01 International Business Machines Corporation Carrier and integrated memory
US10515929B2 (en) 2018-04-09 2019-12-24 International Business Machines Corporation Carrier and integrated memory
CN110769664B (zh) * 2018-07-27 2024-02-06 广州方邦电子股份有限公司 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
CN110769669B (zh) * 2018-07-27 2024-02-06 广州方邦电子股份有限公司 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
WO2020092334A2 (en) 2018-10-29 2020-05-07 Cellink Corporation Flexible hybrid interconnect circuits
CN209473820U (zh) 2018-11-02 2019-10-11 宁波万汇休闲用品有限公司 一种遮阳伞
KR102443028B1 (ko) * 2018-11-06 2022-09-14 삼성전자주식회사 반도체 패키지
US11365557B2 (en) 2018-12-27 2022-06-21 ZHUN-AN Ma Movable base for shade structure
JP2020136425A (ja) * 2019-02-18 2020-08-31 エイブリック株式会社 半導体装置
EP3735111A1 (en) 2019-05-03 2020-11-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with deformed layer for accommodating component
US11462501B2 (en) * 2019-10-25 2022-10-04 Shinko Electric Industries Co., Ltd. Interconnect substrate and method of making the same
CN110732854A (zh) * 2019-10-26 2020-01-31 江西江南精密科技有限公司 一种精密散热铜块的生产工艺
KR20210131548A (ko) 2020-04-24 2021-11-03 삼성전자주식회사 반도체 패키지
US11212912B1 (en) 2020-06-30 2021-12-28 Microsoft Technology Licensing, Llc Printed circuit board mesh routing to reduce solder ball joint failure during reflow
CN114582828A (zh) * 2020-11-30 2022-06-03 华为技术有限公司 封装基板及通信设备
CN114916155B (zh) * 2021-02-08 2024-07-05 庆鼎精密电子（淮安）有限公司 电路板及其制作方法、背光板
US12007065B2 (en) 2021-07-01 2024-06-11 ZHUN-AN Ma Movable bases for shade structures
CN115884495A (zh) * 2021-09-29 2023-03-31 奥特斯科技(重庆)有限公司 部件承载件及其制造方法
FR3132978A1 (fr) * 2022-02-22 2023-08-25 Stmicroelectronics (Grenoble 2) Sas Dispositif électronique à dissipateur de chaleur

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0384599A1 (en) * 1989-02-03 1990-08-29 General Electric Company Integrated circuit test structure and test process
US5111278A (en) 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
US5306670A (en) 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
TW256013B (en) 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
US6395582B1 (en) * 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
JP2000150730A (ja) * 1998-11-17 2000-05-30 Fujitsu Ltd 半導体装置及びその製造方法
KR101084525B1 (ko) 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
EP1259103B1 (en) 2000-02-25 2007-05-30 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
US6537857B2 (en) * 2001-05-07 2003-03-25 St Assembly Test Service Ltd. Enhanced BGA grounded heatsink
JP2003092377A (ja) * 2001-07-09 2003-03-28 Fujitsu Ltd 半導体装置
US6506633B1 (en) 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of fabricating a multi-chip module package
US6506632B1 (en) 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
US6680529B2 (en) 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
WO2004077560A1 (ja) 2003-02-26 2004-09-10 Ibiden Co., Ltd. 多層プリント配線板
TW594950B (en) * 2003-03-18 2004-06-21 United Epitaxy Co Ltd Light emitting diode and package scheme and method thereof
US7528421B2 (en) * 2003-05-05 2009-05-05 Lamina Lighting, Inc. Surface mountable light emitting diode assemblies packaged for high temperature operation
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
US20070013057A1 (en) * 2003-05-05 2007-01-18 Joseph Mazzochette Multicolor LED assembly with improved color mixing
CN100388447C (zh) * 2004-12-20 2008-05-14 全懋精密科技股份有限公司 半导体构装的芯片埋入基板结构及制法
JP2006196709A (ja) * 2005-01-13 2006-07-27 Sharp Corp 半導体装置およびその製造方法
TWI269423B (en) 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
US7344915B2 (en) * 2005-03-14 2008-03-18 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package with a laminated chip cavity
CN1728411A (zh) * 2005-06-24 2006-02-01 南京汉德森半导体照明有限公司 高散热效率的大功率半导体发光二极管封装基座及生产工艺
TWI263313B (en) 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
TWI295497B (en) 2005-10-18 2008-04-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board and method for fabricating the same
TWI276192B (en) 2005-10-18 2007-03-11 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board and method for fabricating the same
US7957154B2 (en) 2005-12-16 2011-06-07 Ibiden Co., Ltd. Multilayer printed circuit board
TWI305119B (en) 2005-12-22 2009-01-01 Phoenix Prec Technology Corp Circuit board structure having capacitance array and embedded electronic component and method for fabricating the same
US7511359B2 (en) 2005-12-29 2009-03-31 Intel Corporation Dual die package with high-speed interconnect
JP2007201254A (ja) 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
US7993972B2 (en) * 2008-03-04 2011-08-09 Stats Chippac, Ltd. Wafer level die integration and method therefor
TWI307946B (en) 2006-05-24 2009-03-21 Phoenix Prec Technology Corp Stack structure of circuit board having embedded with semicondutor component
TWI314031B (en) 2006-06-01 2009-08-21 Phoenix Prec Technology Corp Stack structure of circuit board with semiconductor component embedded therein
US7659143B2 (en) 2006-09-29 2010-02-09 Intel Corporation Dual-chip integrated heat spreader assembly, packages containing same, and systems containing same
CN101207169B (zh) * 2006-12-19 2010-05-19 南茂科技股份有限公司 发光芯片封装体与光源组件
CN100590865C (zh) * 2006-12-21 2010-02-17 南亚科技股份有限公司 封装元件
TWI334747B (en) 2006-12-22 2010-12-11 Unimicron Technology Corp Circuit board structure having embedded electronic components
US20080157342A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Package with a marking structure and method of the same
CN101231975B (zh) * 2007-01-26 2011-05-18 南茂科技股份有限公司 晶片封装体及其制造方法
US7936567B2 (en) 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
CN101325190A (zh) * 2007-06-13 2008-12-17 南茂科技股份有限公司 导线架上具有图案的四方扁平无引脚封装结构
CN100565862C (zh) * 2007-07-17 2009-12-02 南亚电路板股份有限公司 埋入式芯片基板结构
TWI355723B (en) * 2007-08-02 2012-01-01 Advanced Semiconductor Eng Heat spreader chip scale package and method for ma
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
TWI338941B (en) 2007-08-22 2011-03-11 Unimicron Technology Corp Semiconductor package structure
TWI328423B (en) 2007-09-14 2010-08-01 Unimicron Technology Corp Circuit board structure having heat-dissipating structure
US7935893B2 (en) 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
CN101533818B (zh) * 2008-03-12 2013-01-16 展晶科技(深圳)有限公司 集成电路元件的封装结构及其制造方法
US8193556B2 (en) * 2008-03-25 2012-06-05 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and cavity in post
JP2009302212A (ja) * 2008-06-11 2009-12-24 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
US7618846B1 (en) 2008-06-16 2009-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device
US7888184B2 (en) 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
US7884461B2 (en) 2008-06-30 2011-02-08 Advanced Clip Engineering Technology Inc. System-in-package and manufacturing method of the same
US20110272731A1 (en) * 2008-10-31 2011-11-10 Denki Kagaku Kogyo Kabushiki Kaisha Substrate for light emitting element package, and light emitting element package
US7799602B2 (en) 2008-12-10 2010-09-21 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI676253B (zh) * 2014-12-18 2019-11-01 日商吉帝偉士股份有限公司 半導體裝置
CN115136300A (zh) * 2020-03-16 2022-09-30 华为技术有限公司 电子设备、芯片封装结构及其制作方法
TWI823520B (zh) * 2022-08-15 2023-11-21 先豐通訊股份有限公司 線路板及其製備方法

Also Published As

Publication number Publication date
CN102479762A (zh) 2012-05-30
CN102629561B (zh) 2015-01-28
TW201230262A (en) 2012-07-16
TWI437647B (zh) 2014-05-11
CN102479762B (zh) 2014-05-07
CN102479763A (zh) 2012-05-30
US20120126388A1 (en) 2012-05-24
TW201230263A (en) 2012-07-16
CN102479724A (zh) 2012-05-30
US8952526B2 (en) 2015-02-10
US20120126401A1 (en) 2012-05-24
TWI431735B (zh) 2014-03-21
TW201232723A (en) 2012-08-01
CN102629561A (zh) 2012-08-08
CN102610594A (zh) 2012-07-25
CN102479724B (zh) 2014-03-12
TW201225190A (en) 2012-06-16
TW201225191A (en) 2012-06-16
TWI466245B (zh) 2014-12-21
US20120126399A1 (en) 2012-05-24
CN102479725B (zh) 2014-02-19
TWI466244B (zh) 2014-12-21
CN102479725A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
TWI466244B (zh) 具有凸塊／凸緣層散熱座及雙增層電路之堆疊式半導體組體製法
US8841171B2 (en) Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
US8343808B2 (en) Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8865525B2 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
US8927339B2 (en) Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
TWI485816B (zh) 具有凸塊／凸緣層支撐板、無芯增層電路及內建電子元件之三維半導體組裝板
TW202034481A (zh) 晶片封裝方法及晶片結構
US20140246227A1 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
TWI465163B (zh) 具有內建加強層之凹穴基板及其製造方法
TWI419272B (zh) 具有凸柱／基座之散熱座及訊號凸柱之半導體晶片組體
US20140291001A1 (en) Method of making hybrid wiring board with built-in stiffener and interposer and hybrid wiring board manufactured thereby
US8895380B2 (en) Method of making semiconductor assembly with built-in stiffener and semiconductor assembly manufactured thereby
TW201117332A (en) Semiconductor chip assembly with post/base heat spreaderand substrate
TW202243151A (zh) 封裝結構及其形成方法
US20240250055A1 (en) Package structure with protective lid
TWI602275B (zh) 封裝結構及其製作方法
TW201405736A (zh) 半導體封裝基板，使用其之封裝系統及其製造方法
US20130277832A1 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
US11705381B2 (en) High efficiency heat dissipation using thermal interface material film

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees