TW201232668A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
TW201232668A
TW201232668A TW100132649A TW100132649A TW201232668A TW 201232668 A TW201232668 A TW 201232668A TW 100132649 A TW100132649 A TW 100132649A TW 100132649 A TW100132649 A TW 100132649A TW 201232668 A TW201232668 A TW 201232668A
Authority
TW
Taiwan
Prior art keywords
film
material film
electrode layer
layer
oxide semiconductor
Prior art date
Application number
TW100132649A
Other languages
English (en)
Other versions
TWI527126B (zh
Inventor
Shunpei Yamazaki
Yusuke Nonaka
Takayuki Inoue
Masashi Tsubuku
Kengo Akimoto
Akiharu Miyanaga
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201232668A publication Critical patent/TW201232668A/zh
Application granted granted Critical
Publication of TWI527126B publication Critical patent/TWI527126B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

201232668 六、發明說明： 【發明所屬之技術領域】 本發明的實施例係關於包含氧化物半導體的半導體裝 置以及半導體裝置的製造方法。 在本說明書中，半導體裝置一般意指可以藉由使用半 導體特性而作用的裝置，並且，電光裝置、半導體電路、 及電子裝置都是半導體裝置。 【先前技術】 近年來，已注意到使用形成於具有絕緣表面的基板之 上的半導體薄膜（厚度約數十奈米至數佰奈米）以形成薄 膜電晶體（TFT )的技術。薄膜電晶體被應用至範圍廣大 的電子裝置，例如1C或電光裝置，以及特別是正在急速 地發展用作爲影像顯示裝置中的切換元件之薄膜電晶體。 有各式各樣的金屬氧化物，它們被使用於範圍廣泛的各種 應用。 某些金屬氧化物具有半導體特徵。具有半導體特徵的 此類金屬氧化物的實施例包含氧化鎢、氧化錫、氧化銦、 及氧化鋅。已知有使用具有半導體特徵的此類金屬氧化物 以形成通道形成區之薄膜電晶體。（專利文獻1及2)。 關於此電晶體中使用的氧化物半導體，說明如下：氧 化物半導體對於雜質不敏感；當膜中含有可觀的金屬雜質 量時不會有問題；並且，也可以使用含有例如鈉等大量鹼 金屬之不昂貴的鈉鈣玻璃（請參見非專利文獻1 )。 -5- 201232668 [參考文獻] [專利文獻] [專利文獻1] 日本公開專利申請號2007- 1 2386 1 [專利文獻2】 日本公開專利申請號2007-9605 5 [非專利文獻 1] Kamiya，Nomura,及 Hosono等所著 的 「 Carrier Transport Properties and Electronic Structures of Amorphous Oxide Semiconductors: The present status」，KOTAI BUTSURI ( SOLID STATE PHYSICS ) , 2009, Vol. 44, pp. 62 1 -633 【發明內容】 當在裝置製程中形成電子施體的氫或水進入氧化物半 導體中時，氧化物半導體的導電率會改變。此現象變成包 含氧化物半導體的電晶體之電氣特徵的變化因素。 此外，包含氧化物半導體的半導體裝置之電氣特徵會 因可見光或紫外光的照射而改變。 慮及上述問題’其一目的在於提供具有穩定電氣特徵 和高可靠度之包含氧化物半導體膜的半導體裝置。 另一目的在於提供半導體裝置的製程，其藉由使用例 如母玻璃等大尺寸基板來實現高度可靠的半導體裝置之量 產。 本發明的一個實施例是半導體裝置的製造方法，包含 下述步驟：在絕緣表面之上形成第一材料膜（具有六角晶 體結構的膜）以及使用第一材料膜作爲晶核以形成具有六 201232668 角晶體結構的第二材料膜（結晶氧化物半導體膜），藉以 形成第一材料膜和第二材料膜的堆疊。注意，使用不同的 材料來形成第一材料膜及第二材料膜。 具體而言’關於第一材料膜，可以使用具有纖鋅礦晶 體結構（例如’氮化鎵或氮化鋁）的材料膜或具有剛玉晶 體結構的材料膜（α _Α12〇3、α _Ga2〇3、In2〇3、Ti2〇3、 V203 ' Cr203、或α _Fe2〇3 )。爲了取得有利的晶體結構 ，可以使用這些材料膜的堆疊；舉例而言，可以使用氮化 鋁膜及位於其之上的氮化鎵膜的堆疊。 注意’纖鋅礦晶體結構是在陽離子與陰極以^丨爲界 限的離子晶體中觀測到的晶體結構的其中之一。圖6A及 6B顯示纖鋅礦晶體結構：黑圓圈代表鎵或鋁，並且，白 圓圈代表氧。圖6A是在a-b平面中的纖鋅礦晶體結構圖 ’並且’圖6B是c軸方向爲垂直方向的纖鋅礦晶體結構 圖。 圖7A及7B顯示剛玉晶體結構：黑圓圈代表銦、鎵 、鈦、釩、鉻、鐵、或鋁，白圓圓代表氧。圖7A是a-b 平面中的剛玉晶體結構’圖7B是c軸方向爲垂直方向的 剛玉晶體結構圖。 第一材料膜是包含鋅、銦、或鎵的結晶氧化物半導體 膜。其實施例爲例如以In-Al-Ga-Zn-Ο爲基礎的材料以及 以In-Sn-Ga-Zn-Ο爲基礎的材料等四成份金屬氧化物、例 如以In-Ga-Zn-0爲基礎的材料、以ιη·Α1_Ζη_〇爲基礎的 材料、以In-Sn-Zn-Ο爲基礎的材料、以Sn-Ga_Zn-〇爲基 201232668 礎的材料、以A1_Ga_Zn_〇爲基礎的材料及以 .〇爲基礎的材料等三成份金屬氧化物、例如以in_zn_〇爲 基礎的材料…一爲基礎的材料、以sn_zn_〇爲基 礎的材料、及W Α1·Ζη-ο爲基礎的材料等二成份金屬氧化 物、等等。此外’可以使用以In_si_Ga_zn_0爲基礎的材 料、以In-Ga-Β-Ζη-Ο爲基礎的材料、或以in_B Zn_〇爲 基礎的材料。此外，上述材料可以含有si〇2。舉例而言 ，以In-Ga-Ζη-Ο爲基礎的材料意指含有銦（In)、鎵（ 03 及鋅（Zn )之氧化物材料，對於其成分比例並無 限定。此外，材料可以含有In、Ga、和Zn以外的元素。 以濺射法形成第二材料膜，並且，膜形成時的基板溫 度係設定爲高於或等於200t且低於或等於4〇〇t：。藉由 將膜形成時的基板溫度設定爲高於或等於2〇〇 °c且低於或 等於40 0 °C，形成於第一材料膜的表面上並與其接觸的第 二材料膜具有六角晶體結構。 在以濺射法來形成第二材料膜期間，膜形成於其之上 的表面之溫度較佳爲高於或等於250。(：且低於或等於用於 基板的熱處理溫度之上限。降止例如水或氫等雜質進入要 被形成的膜以及在室中雜質釋出至汽相的溫度爲2 5 0 t。 此外，以濺射法在其之上形成膜之表面的溫度上限是用於 基板的熱處理溫度之上限或是要被形成的膜的溫度之上p艮 (假使溫度超過後一個上限時，膜中的成分顯著地改變） 。藉由設定膜形成期間的基板溫度爲高於或等於25〇t， 形成於第一材料膜的表面上及與其接觸的第二材料膜具有 -8 - 201232668 六角晶體結構。 此外，在用於濺射第二材料膜的濺射設備中的處理室 的壓力設定於0.4 Pa或更低，因此，抑制例如鹼金屬或 氫等雜質進入要被形成的物體或是要被形成的物體之表面 。注意，除了氫離子之外，在某些情況中，氫還可以以氫 分子、羥基、或氫化物含於物體中。 此外，當濺射設備的處理室之洩漏率係設定爲低於或 等於1 X 10_1() Pa . m3/SeC時，可以抑制例如鹼金屬及氫 化物等雜質進入正由濺射法所形成的結晶氧化物半導體膜 中〇 爲了降低洩漏率，內部洩漏率與外部洩漏率需要降低 。外部洩漏意指氣體經由微小孔、密封缺陷、等等而從真 空系統的外部流入。內部洩漏是導因於經由真空系統中例 如閥等分隔部的漏洩或是導因於來自內部構件的釋出氣體 。需要以外部洩漏及內部洩漏等二種態樣而採取措施，以 便使洩漏率低於或等於1 X 10_1Q Pa . m3/sec。 降了降低外部洩漏，處理室的開啓/關閉部較佳藉由 金屬墊片來予以密封。關於金屬墊片，使用由氟化鐵、氧 化鋁、或氧化鉻覆蓋的金屬材料。金屬墊片比0型環實 現更高的附著，並且，可以降低外部洩漏。此外，藉由使 用由處於被動狀態的氟化鐵、氧化鋁、氧化鉻、等等覆蓋 的金屬材料，抑制含有從金屬墊片產生的氫之釋出氣體， 以致於也可以降低內部洩漏。 以釋放出小量含氫的氣體之鋁、鉻、鈦、锆、鎳、或 -9- 201232668 釩用於濺射設備的處理室的內壁之構件。可以使用由上述 材料覆蓋之含有鐵、鉻、鎳、等等之合金材料。含有鐵、 鉻、鎳、等等之合金材料是堅硬的、耐熱的、及適於處理 。此處，當藉由拋光等等來降低構件的表面不平整以降低 表面面積時，可以降低被釋放出的氣體。或者，濺射設備 的上述構件可以藉由處於被動狀態之氟化鐵、氧化鋁、氧 化鉻、等等來予以覆蓋。 設於濺射設備的處理室內部之構件較佳儘可能僅由金 屬材料所形成。舉例而言，在設置由石英等所形成的觀視 窗的情況中，表面較佳僅被處於被動狀態的氟化鐵、氧化 鋁、氧化鉻、等等所薄薄地覆蓋，以減少釋出氣體。 此外，較佳的是正好在濺射設備的處理室之前設置使 用於濺射氣體的氣體純化器（gas refiner )。此時，在氣 體純化器與處理室之間的管路長度小於或等於5 m，較佳 爲小於或等於1 m。當管路的長度係小於或等於5 m，或 是小於或等於1 m時，從管路中釋放出的氣體之效果可以 因而減少。 濺射氣體從鋼瓶中流至濺射設備的處理室經過的管路 較佳爲金屬管，金屬管的內部由處於被動狀態的氟化鐵、 氧化鋁、氧化鉻、等等覆蓋。相較於例如SUS316L-EP管 路，藉由上述管路，含氫的釋出氣體量小且降低進入膜形 成氣體的雜質。此外，高性能超輕巧的金屬墊片接頭（ UPG接頭）較佳用作爲管路的接頭。此外，由於管路的所 有材料是金屬材料之結構相較於使用樹脂等的結構，可以 -10- 201232668 降低產生的釋出氣體或外部洩漏的影響，所以是較佳的。 由例如乾式泵等粗式抽真空泵、及例如濺射離子泵、 渦輪分子泵、或低溫泵等高真空泵之適當結合，較佳執行 濺射設備的處理室之抽真空。渦輪分子泵在大尺寸分子的 抽真空方面具有優異的能力，但是在氫或水的抽真空方面 具有低的能力。因此，具有高能力的水抽真空之低溫泵以 及具有高能力的氫抽真空之濺射離子泵的結合是有效的。 由於存在於濺射設備的處理室內部之被吸附物被吸附 於內壁上，所以，被吸附物不會影響處理室中的壓力，但 是，被吸附物在處理室抽真空時導致氣體被釋放出。因此 ，雖然洩漏速率及抽真空速率未具有相關性，但是，重要 的是存在於處理室中的被吸附物儘可能地脫附以及使用具 有高抽真空能力的泵來預先執行抽真空。注意，處理室可 以受到用於促進被吸附物的脫附之烘烤。藉由烘烤，被吸 附物的脫附速率可以增加約1 〇倍。烘烤應在高於或等於 l〇〇°C且低於或等於450°c的溫度下執行。此時，當被吸 附物被去除並導入惰性氣體時，難以簡單地藉由抽真空而 脫附之水、等等的脫附速率可以進一步增加。 當靶材的純度係設定於99.99%或更高時，可以降低 進入結晶的氧化物半導體膜中的驗金屬、氫原子、氬分子 、水、羥基、氫化物、等等。此外，當使用靶材時，結晶 的氧化物半導體膜中例如鋰、鈉、或鉀等鹼金屬的濃度可 以被降低。 在這些膜形成條件下，形成結晶的氧化物半導體膜。 -11 - 201232668 結果，在膜形成期間執行材料的純化，因而形成包含相當 少量的雜質之結晶氧化物半導體膜’其中’驗金屬的濃度 係低於或等於5χ1016原子/cm3並且氫濃度係低於或等於 lxlO19 原子/cm3。 以如此所取得的第一及第二材料膜的堆疊使用於電晶 體，因而電晶體具有穩定的電氣特徵及高可靠度。此外， 藉由將電晶體製程中的最大加熱溫度設定爲低於或等於 45 0 °C，藉由使用例如母玻璃等大尺寸基板，以執行高度 可靠的半導體裝置之量產》 在上述半導體裝置製造方法中，當製造第一材料膜及 /或第二材料膜以及/或者閘極絕緣層時，較佳使用捕獲型 真空泵以便將處理室抽真空。舉例而言，較佳使用低溫泵 、離子泵、或鈦昇華泵。上述捕獲型真空泵作用以降低第 一材料膜及/或第二材料膜中以及/或閘極絕緣層中的氫、 水、羥基、或氫化物的數量。. 由於氫、水、羥基、或氫化物可能成爲阻止氧化物半 導體膜晶化的因素的其中之一，所以，較佳在雜質充份地 降低的氛圍中執行膜形成、基板轉移、等等步驟。 由上述製造方法取得的半導體裝置也是本發明的一個 實施例。本發明的實施例是包含在絕緣表面之上之具有六 角晶體結構的第一材料膜、在第一材料膜之上及與其接觸 的具有六角晶體結構之半導體裝置、在第二材料膜之上之 閘極絕緣層、以及在閘極絕緣層之上的閘極電極層。第二 材料膜比第一材料膜還厚，第二材料膜是結晶的氧化物半 -12- 201232668 導體膜。 本發明的另一實施例是半導體裝置，其包含在絕緣表 面之上的閘極電極層、在閘極電極層之上的閘極絕緣層、 在閘極絕緣層之上具有六角晶體結構的第一材料膜、以及 在第一材料膜之上且與其接觸的具有六角晶體結構的第二 材料膜。第二材料膜比第一材料膜還厚，並且，第二材料 膜是結晶的氧化物半導體膜。 製造電晶體，在所述電晶體中，通道區包含於具有六 角晶體結構之結晶的氧化物半導體膜中，在六角晶體結構 中，用於形成六角晶格的鍵形成於a-b平面中以及c軸實 質上垂直於與a-b平面實質上平行的基板的平坦表面，因 此’可以降低偏壓熱應力（BT )性能測試之前與之後之 間電晶體的臨界電壓的變化量或是電晶體的光照射。因此 ，電晶體具有穩定的電氣特徵。 於下將說明包含結晶的氧化物半導體膜之電晶體的高 可靠度的其中之一理由。 結晶的氧化物半導體比非晶氧化物半導體具有更高的 金屬與氧之間的鍵整齊度（-Μ-0-Μ，其中，Ο代表氧原 子，Μ代表金屬原子）。換言之，在氧化物半導體具有非 晶結構的情.況中，配位數視金屬種類而變。相反地，在結 晶的氧化物半導體的情況中，配位數實質上是均勻的。因 此，顯微的氧空乏可以降低，並且，降低導因於稍後說明 的「空間」中的氫原子（包含氫離子）或鹼金屬原子的附 著或脫附之不穩定及電荷轉移。 -13- 201232668 另一方面，在非晶結構的情況中’由於配位數視金屬 種類而改變，所以，金屬原子或氧原子的濃度微觀上是不 均勻的，且有些部份無原子存在（「空間」）。在此「空 間」中，舉例而言，氫原子（包含氫離子）或鹼金屬原子 被捕捉，並且，在某些情況中’接合至氧。此外，這些原 子可能移動經過此「空間」。 此原子的移動造成氧化物半導體的特徵變異，因而此 原子的存在造成可靠度的顯著問題。特別是，藉由施加高 電場或光能量，造成此原子的移動；因此，當在此條件下 使用氧化物半導體時，其特徵是不穩定的。亦即，非晶氧 化物半導體的可靠度是次於結晶氧化物半導體的可靠度。 於下，將使用實際取得的電晶體（樣品1與樣品2) 之間的可靠度差異來作說明。注意，實際取得且於下說明 的樣品2包舍結晶的氧化物半導體膜，如下所述地取得結 晶的氧化物半導體膜：藉由在200 °C的膜形成溫度下形成 第一材料膜，然後在氮氛圍中執行45 0t的加熱，並且， 藉由在200°C的膜形成溫度下形成第二材料膜，然後在乾 空氣氛圍中執行4 5 0 °C的加熱。樣品2包含結晶的氧化物 半導體膜’結晶的氧化物半導體膜包含具有相同材料的第 一及第二材料膜；無需多言，即使當第一及第二材料膜包 含不同的材料時，仍然適用。用於比較的樣品i包含結晶 的氧化物半導體膜，如下所述地取得結晶的氧化物半導體 膜：以RTA，在650。(：下加熱單層材料膜而取得結晶氧化 物半導體膜’然後在乾空氣氛圍中，以450它執行加熱。 14 - 201232668 關於檢查可靠度的方法，測量電晶體的Id-Vg曲線， 當電晶體的閘極電極與源極電極之間的電壓（Vg )隨著 電晶體受光照射而改變時，測量電晶體的汲極電極與源極 電極之間的電流（Id )而取得電晶體的Id-Vg曲線。在包 含氧化物半導體膜的電晶體中，當執行-BT測試時，亦即 ，當電晶體受光照射時施加負閘極應力時，造成電晶體的 臨界電壓改變之劣化。此劣化也稱爲負偏壓溫度應力光劣 化。 圖1 1中顯示樣品1和2之負偏壓溫度應力光劣化。 在圖1 1中，樣品2中的Vth變化量小於樣品1中的 Vth變化量。 圖1 2 A是光響應特徵圖（光電流的時間相依性圖） ，其係根據樣品1 ( Ι^\ν = 3μιη/50μιη)的電晶體受光（波 長：400 nm，照射強度：3.5 mW/cm2 )照射600秒之前及 之後測量其光響應特徵的結構而製成的。注意，源極-汲 極電極（Vd )是0· 1 V。 圖1 2B是光響應特徵圖（光電流的時間相依性圖）， 其係根據樣品2 ( ί/λν = 3μιη/50μιη)的電晶體受光（波長 :400 nm，照射強度：3.5 mW/cm2)照射600秒之前及之 後測量其光響應特徵的結構而製成的。注意，源極-汲極 電極（Vd )是0· 1 V。 此外，對與樣品2相同製造條件下形成的且具有更大 W寬度（Ι^/\ν = 30μιη/1 0000μιη)之電晶體以及與樣品2相 同製造條件下形成的、具有更大W寬度、及被供予更高 -15- 201232668 的Vd ( Vd=15V )之電晶體執行測量，並且，對測量結果 執行配適（fitting)。表1中顯示二種弛緩時間（r 1及 Γ 2 ) ° [表1 ]
Imax Γ A1 τ i [sec] r 2 [sec] 樣品 1 :L/W = 3/50 Vd = 0.1 V 4.60E-11 2.6 90 樣品 2:L/W = 3/50 Vd = 0.1 V 9.20E-1 2 0.4 43 L/W = 30/l ΟΟΟΟΟμιη Vd = 0.1 V 6.20E-1 1 0.3 39 L/W = 30/l ΟΟΟΟΟμιη Vd=15 V 9.20E-1 0 0.4 75 注意，二種弛緩時間（r 1及r 2 )取決於阱密度。 用於計算γ1及r2的方法稱爲光響應缺陷評估法。 從表1發現樣品2的電晶體以及在負偏壓溫度應力光 劣化小之樣品2的製造條件下形成的電晶體均比樣品1具 有更高的光響應特徵。因此，發現隨著負偏壓溫度應力光 劣化變小而取得更高的光響應特徵之關係。 將說明該點的其中一個原因。假使存有深的施體能階 以及電洞被施體能階捕捉時，電洞可能因負偏壓溫度應力 光劣化時被施加至閘極的負偏壓而變成固定電荷，並且， 光響應時電流値的弛緩時間可能增加。包含結晶的氧化物 半導體膜之電晶體爲何具有小的負偏壓溫度應力光劣化及 高的光響應特徵之理由被認爲是歸因於上述捕捉電洞的施 -16- 201232668 體能階之低密度。圖13是假定的施體能階圖。 爲了檢查施體能階的深度及密度變化，執行使用低溫 PL之測量。圖14顯示氧化物半導體膜形成時的基板溫度 爲400°C且在形成氧化物半導體膜時的基板溫度爲200°C 的情況中的測量結果。 根據圖14，當氧化物半導體膜形成時的基板溫度爲 4 00°C時，約1.8 eV的附近之峰値強度遠低於基板溫度爲 2 00 °C時的情況。測量結果顯示施體能階的密度顯著降低 而其深度未改變。 在變化的基板溫度條件下，形成多個氧化物半導體膜 ，並且，將它們彼此比較，並均當作單一膜評估。 樣品A具有50 run厚的氧化物半導體膜形成於石英 基板（厚度：〇 · 5 mm )上之結構。注意，在下述條件下形 成氧化物半導體膜：使用用於氧化物半導體的靶材（用於 以 In-Ga-Zn-Ο 爲基礎的氧化物半導體 （ In203:Ga203:Zn0=l:l:2[莫耳比]);基板與靶材之間的距 離爲170 mm;基板溫度爲200 °C ;壓力是0.4 Pa;直流電 (DC)功率爲0.5 kW;以及，氛圍是氬（30 seem)及氧 (15 seem)的混合氛圍。 在室溫（3 0 0K )下測量這些樣品的電子旋轉共振（ ESR)頻譜。藉由使用等式g = hv/冷H〇中微波（頻率：9.5 GHz)被吸收之磁場（H0 )的値，取得g因數的參數。注 意’ h及万分别代表浦朗克（Planck)常數及波耳（Bohr )磁子，二者都是常數。 -17- 201232668 圖1 5 A顯示樣品A的g因素圖形。 在與樣品A相同的條件下’執行沈積，然後，在氮 氛圍中以45(TC執行加熱1小時’以此方式’形成樣品B 。圖15B顯示樣品B的g因數。 在與樣品A相同的條件下’執行沈積，然後，在氮 及氧的混合氛圍中以450°C執行加熱1小時，以此方式， 形成樣品C。圖1 5C顯示樣品C的g因數。 在樣品B的g因數圖形中，觀察到g= 1.93的訊號以 及旋轉密度爲1.8 X 1018[旋轉/cm3]。另一方面，在樣品c 的ESR測量結果中未觀察到g= 1.93的訊號，因此g= 1.93 的訊號歸因於氧化物半導體膜中的懸空鍵。 此外，樣品D、E、F、及G均具有100 nm厚的氧化 物半導體膜形成於石英基板（厚度：0.5 mm)之上的結構 。注意，在下述條件下形成氧化物半導體膜：使用用於氧 化物半導體的靶材（用於以In-Ga-Ζη-Ο爲基礎的氧化物 半導體（In203:Ga203:Zn0=l : 1 :2[莫耳比]):基板與靶材 之間的距離爲170 mm;壓力是0.4 Pa;直流電（DC)功 率爲0.5 kW;以及，氛圍是氣（30 seem)及氧（15 seem )的混合氛圍。樣品D、E、F、及G在不同的基板溫度 下形成，樣品D爲室溫，樣品E爲200°C，樣品F爲300 °C，樣品 G 爲 400°C。 樣品D、E、F、及G的g因數圖依序地顯示於圖16 中〇 在沈積時的基板溫度爲40 0 °C的樣品G中，觀察到 18- 201232668 g=l.93的訊號及旋轉密度是1.3 X 1〇18[旋轉/cm3]。旋轉 密度與樣品B中取得的g = 1.93的訊號之旋轉密度是相同 等級。 從這些結果中，確認當沈積時的基板溫度增加時，g 因數的各向異性增加，此被視爲歸因於晶性改進。這些結 果也顯示造成訊號g=l.93之懸空鍵視膜厚度而定並存在 於IGZO的塊體（bulk )中。 圖17是樣品B的ESR測量圖並顯示磁場垂直於基板 表面施加的情況與磁場平行於基板表面施加的情況之間g 因數的差異（各向異性）。 圖1 8是樣品Η的ESR測量圖，並且顯示磁場垂直於 基板表面施加的情況與磁場平行於基板表面施加的情況之 間g因數的差異（各向異性），樣品Η係以下述方式來 予以取得：在與樣品G相同條件下執行沈積，然後，在 氮氛圍中以45 0°C執行加熱1小時。 由圖17及圖18的比較結果，發現200 °C的基板溫度 時導因於各向異性的g因數變化Ag爲0.001或更低，而 400 °C的基板溫度時因數變化Ag增加至0.003。大致上知 道各向異性隨著晶性變得更高而增加（軌道方向更加對齊 )。因此，導出之結論爲相較於在200 °C的基板溫度時形 成的膜中，在400°C的基板溫度時形成的膜中，由氮氛圍 中以4 5 0 °C加熱一小時所產生的金屬的懸空鍵之方向更良 好地對齊；亦即，前者比後者具有更高的晶性。 此外，在變化的氧化物半導體膜的厚度條件下，執行 -19- 201232668 ESR測量。圖19及圖20中顯示訊號g= 1.93的強度變化 。從圖19及20中結果，確認訊號g=l· 93的強度隨著氧 化物半導體膜的厚度增加而增加。這表示造成訊號g=l.93 的懸空鍵並未存在於石英基板與氧化物半導體膜之間的介 面或是氧化物半導體膜的表面但存在於氧化物半導體膜的 塊體中。 從這些結果發現，由於在更高的沈積溫度下取得更高 的結晶度，所以，金屬的懸空鍵具有各向異性以及各向異 性隨著沈積溫度變高而增加。此外，發現金屬的懸空鍵未 存在於介面或表面但存在於塊體中。 在用於形成具有六角晶體結構的第一材料膜的製程之 溫度爲4 5 0 °C或更低的情況中，在4 5 0 °C或更低溫度下， 在其之上形成結晶的氧化物半導體膜。因此，能夠藉由使 用例如母玻璃等大尺寸基板，執行高度可靠的半導體裝置 之量產。 【實施方式】 於下’將參考附圖’詳述本發明的實施例。注意，本 發明不限於下述說明’習於此技藝者清楚知道，可以用不 同方式來修改此處揭示的模式及細節。此外，本發明不應 被解釋成侷限於下述實施例說明。 (實施例1 ) 在本實施例中，將參考圖1A至1E來說明半導體裝 -20- 201232668 置的結構及其製造方法之實施例。 圖1 E是頂部閘極型電晶體1 20的剖面視圖。電晶體 120包含設於具有絕緣表面的基板100之上的氧化物絕緣 層101、包含通道形成區之半導體層堆疊、源極電極層 104a、汲極電極層104b、閘極絕緣層102、閘極電極層 112、及絕緣膜110a。源極電極層104a和汲極電極層 l〇4b係設置成覆蓋半導體層堆疊的端部，並且，覆蓋源 極電極層104a和汲極電極層104b的閘極絕緣層102接觸 部份之半導體層堆疊。閘極電極層112係設於部份的半導 體層堆疊之上而以閘極絕緣層1 02介於其間。 此外，設置絕緣膜1 l〇b以覆蓋絕緣膜1 10a。 於下，參考圖1A至1E，說明在基板100之上製造電 晶體120的製程。 首先，在基板1〇〇之上形成氧化物絕緣層101。 做爲基板.1 〇〇，使用由熔融法或漂浮法所形成的非鹼 性玻璃基板、具有足以耐受本製程的製程溫度的抗熱性之 塑膠基板、等等。此外，可以使用絕緣膜設於例如不銹鋼 基板等金屬基板的表面上之基板、或是絕緣膜設於半導體 基板的表面上的基板。在基板100是母玻璃時，基板可以 具有任何下述尺寸：第一代（320 mm X 400 mm )、第二 代（400 mm X 500 mm)、第三代（550 mm x 650 mm) 、第四代（680 mm x 880 mm 或 730 mm x 920 mm)第 五代（1000 mm x 1200 mm 或 1100 mm x 1250 mm)、第 六代（1 500 mm x 1 800 mm)、第七代（1 900 mm x 2200 -21 - 201232668 mm)、第八代（2160 mm x 2460 mm)、第九代（ mm x 2800 mm 或 2450 mm x 3050 mm)、第十代（ mm x 3400 mm)、等等。當處理溫度高且處理時間 ，母玻璃顯著地收縮。因此，在使用母玻璃執行量產 況中，在製程中的較佳加熱溫度爲低於或等於60(TC 佳爲低於或等於4 5 0 °C。 以PC VD法或濺射法，使用氧化矽膜、氧化鎵膜 化鋁膜、氧氮化矽膜、氧氮化鋁膜、及氮氧化矽膜的 之一或包含任何上述膜的堆疊層，以形成氧化物絕 101至具有大於或等於50 nm且低於或等於600 nm。 爲基底絕緣層的氧化物絕緣層101含有大量的氧，至 過層（的塊體）中的化學計量。舉例而言，在使用氧 膜的情況中，成分公式爲Si〇2+ α ( α >0 )。當氧化 緣層101具有大的厚度時，在稍後要被執行的熱處理 氧化物絕緣層1 0 1釋放出的氧量增加，此增加能夠降 化物絕緣層101與稍後要被形成的氧化物半導體膜之 介面處的缺陷。 在使用包含例如鹼金屬等雜質的玻璃基板之情況 以PCVD法或濺射法形成氮化矽膜、氮化鋁膜、等等 爲氧化物絕緣層1 0 1與基板1 00之間的氮化物絕緣層 防止鹼金屬進入。由於例如Li或Na等鹼金屬是雜質 以，較佳的是降低例如鹼金屬的含量。 接著’在氧化物絕緣層101之上形成具有1 nm: nm厚的第一材料膜118(請參見圖1A)。 2400 295 0 長時 的情 ，更 、氧 其中 緣層 用作 少超 化矽 物絕 中從 低氧 間的 中， 用作 ，以 ，所 巨10 -22- 201232668 在本實施例中，關於第一材料膜118，以使用鎵及電 漿活化氮之分子束磊晶（MBE )法，取得具有六角晶體結 構的氮化鎵膜。只要可以取得具有六角晶體結構的氮化鎵 膜，則不僅可以使用MBE法’也可以使用其它方法；以 使用三甲基鎵及氨氣作爲源氣體以及使用氮氣等作爲載送 氣體的金屬有機化學汽相沈積（MOCVD )法，形成具有 六角晶體結構的氮化鎵膜。第一材料膜118具有用以在a-b平面中形成六角晶格的鍵並包含具有六角晶體結構的氮 化鎵晶體，在六角晶體結構中，c軸實質上垂直於基板的 平坦表面，基板實質上平行於a-b平面。第一材料膜118 用作爲種晶。注意’種晶在c軸方向上包含至少一原子層 ’此至少一原子層具有用於在a-b平面中形成六角晶格的 鍵。 接著，使用第一材料膜118作爲種晶，在其之上形成 第二材料膜’亦即包含具有六角晶體結構的晶體之結晶氧 化物半導體膜108’而不曝露於空氣（請參見圖1B)。第 二材料膜比第一材料膜厚且舉例而言比10 nm還厚。 在本實施例中’關於第二材料膜，在氧氛圍或是包含 氬及氧的氛圍中，在下述條件下，形成厚度25 nm的結晶 氧化物半導體膜108:使用用於氧化物半導體的靶材（用 於以 In-Ga-Zn-Ο 爲基礎的氧化物半導體（ In203:Ga203:Zn0 = l:l:2[莫耳比])，基板與靶材之間的距 離爲170 mm’基板溫度爲400 °C ;壓力是0.4 Pa，直流電 (DC )功率爲 0.5 kW。 -23- 201232668 在形成第二材料膜時，適當地使用稀有氣體（典型上 ’m)、氧或稀有氣體與與氧的混合氣體作爲濺射氣體。 較佳的是使用例如氫、水、羥基、及氫化物等雜質去除的 高純度氣體作爲濺射氣體。注意，用以形成第二材料膜的 處理室的壓力係設定於〇 · 4 P a或更低，因此，抑制例如 鹼金屬或氫等雜質進入結晶的氧化物半導體膜的表面或內 部。此外’當用以形成第二材料膜的處理室之洩漏速率係 設定爲低於或等於1 X 1 (T1Q pa . m3/sec時，可以抑制例 如驗金屬、氫、水 '羥基、或氫化物等雜質進入正由濺射 法所形成的結晶氧化物半導體膜中。此外，藉由使用捕獲 型真空泵作爲抽真空系統，可以降低例如鹼金屬、氫、水 、羥基、或氫化物等雜質從抽真空系統逆流。當用以形成 第二材料膜的靶材的純度係設定爲99.99%或更高時，可 以降低進入結晶的氧化物半導體膜中之例如鹼金屬、氫、 水、羥基、氫化物等雜質。藉由使用此靶材，在結晶氧化 物半導體膜中，鋰濃度爲5x1015 cm·3或更低，較佳爲 1 xl 015 cnT3或更低；鈉濃度爲5x1 016 cm·3或更低，較佳 爲lxl 016 cm·3或更低，更佳爲lxl〇15 cm·3或更低：鉀濃 度爲5xl015 cm-3或更低，較佳爲lxl〇15 cm-3或更低。 鹼金屬及鹼土金屬對於結晶的氧化物半導體膜是不利 的雜質，較佳含有儘可能少的鹼金屬及鹼土金屬。特別是 ’在鹼金屬之中，鈉擴散至接觸結晶的氧化物半導體之氧 化物絕緣膜且變成Na+ »此外，鈉切斷金屬與氧之間的鍵 或是進入結晶氧化物半導體中的鍵。結果，電晶體特徵劣 -24- 201232668 化（例如，電晶體變成常開（臨界電壓偏移至負側）或遷 移率降低）。此外，這也造成特徵變異。特別是在結晶的 氧化物半導體膜中氫濃度相當低的情況中，此問題更顯著 。因此，在含於結晶氧化物半導體膜中的氫濃度低於或等 於5xl019 cnT3，特別是低於或等於5xl018 cnT3的情況中 ，高度較佳的是將鹼金屬的濃度設在上述範圔中。 在形成第二材料膜時，基板由設於基板支撐構件中的 加熱器加熱至高於或等於25 0°C且低於或等於基板熱處理 溫度的上限。因此，在膜形成時，藉由使用種晶作爲核心 ，晶體生長進行，而沈積於膜形成表面上的原子正被氧化 ;因此，製造結晶的氧化物半導體膜1 0 8。 在上述條件下形成結晶的氧化物半導體膜，因而結晶 的氧化物半導體膜中的雜質量相當小（鹼金屬的濃度係低 於或等於5xl016原子/cm3，並且，氫的濃度係低於或等於 lxlO19原子/cm3)。藉由降低結晶的氧化物半導體膜中的 雜質’促進種晶及結晶氧化物半導體膜的晶體生長，並且 ’形成單晶氧化物半導體膜或實質的單晶氧化物半導體膜 本實施例中所述的結晶氧化物半導體膜1 〇8並未具有非 晶結構但具有結晶結構，理想上，具有單晶結構，以及包 括包含晶體的氧化物，在晶體中，c軸實質地垂直於基板 的平坦表面（此晶體也稱爲C軸對齊晶體（CAAC ))。 胃胃’在基板設置的室之氛圍爲氮或乾空氣的氛圍之 條件下’執行熱處理。熱處理的溫度係高於或等於40(rc 且低於或等於75(TC。此外，熱處理的加熱時間係大於或 -25- 201232668 等於1分鐘且小於或等於24小時。 較佳的是從氧化物絕緣層101之形成至熱處理的步驟 是連續地執行而未曝露於空氣。舉例而言，可以使用其上 視圖顯示於圖8中的製造設備。圖8中所示的製造設備是 單晶多室設備，包含三個膜形成裝置l〇a、10b、及10c、 設有三個用以固持處理基板之卡匣埠14的基板供應室11 、載鎖室12a和12b、轉移室13、基板加熱室15、等等 。注意，用以傳送處理基板的傳送機器人係設在基板供應 室11及轉移室13中的每一室。膜形成裝置l〇a、l〇b、 及10c、轉移室13、及基板加熱室15的氛圍較佳被控制 成幾乎不含氫及濕氣（亦即，惰性氛圍、降壓氛圍、或乾 空氣氛圍）。舉例而言，較佳的氛圍是濕氣的露點爲-40 °C或更低、較佳爲-50°C或更低之乾氮氛圍。藉由使用圖 8中所示的製造設備之製造步驟的程序實例如下所述。處 理基板從基板供應室11經由載鎖室12a和轉移室13而轉 移至基板加熱室15;在基板加熱室15中以真空烘烤以去 除附著至處理基板的濕氣；處理基板經由轉移室13而傳 送至膜形成裝置10c;以及，在膜形成裝置i〇c中形成氧 化物絕緣層110。然後，處理基板經由轉移室13而被傳 送至膜形成裝置10a而不曝露於空氣；以及，在膜形成裝 置10a中形成厚度5 nm的第一材料膜118。然後，處理 基板經由轉移室13而被傳送至膜形成裝置i〇b，以及， 在膜形成裝置1 Ob中形成比1 〇 nm還厚的結晶氧化物半導 體膜108。然後’處理基板經由轉移室13而被傳送至基 -26- 201232668 板加熱室15而未曝露於空氣，並且，執行熱處理。如上 所述’藉由使用圖8中所示的製造設備，製程繼續進行而 未曝露於空氣。 接著’將包含第一材料膜118及結晶的氧化物半導體 膜108之半導體層堆疊處理成爲島狀的半導體層堆疊。在 附圖中’在第一材料膜1 1 8與結晶氧化物半導體膜1 〇 8之 間的介面以實線來予以表示，這些膜由於包含不同的材料 ，所以被說明成複數層的堆疊。在某些情況中，由於稍後 步驟中的熱處理等等，所以，介面變成模糊的。在使用 a -Ga2〇3或In2〇3以形成第一材料膜的情況中，介面由於 部份包含與結晶氧化物半導體膜1 0 8相同的材料，所以其 係不明顯的。 在半導體層堆疊之上形成具有所需的形狀之掩罩之後 ，藉由蝕刻’處理半導體層堆疊。以例如微影術或噴墨法 等方法而形成掩罩。 注意’關於半導體層堆疊的蝕刻，可以使用乾式蝕刻 或濕式蝕刻。無需多言’可以結合地使用此二者。 接著’在半導體層堆疊之上形成用以形成源極電極層 和汲極電極層（包含使用與源極電極層和汲極電極層相同 的層形成的佈線）之導電膜並將其處理成爲源極電極層 104a和汲極電極層104b (請參見圖1C)。以濺射法等等 ’形成源極電極層l〇4a和汲極電極層1〇4b以致於具有使 用例如鉬、鈦、钽、鎢、鋁、銅、鈸、及銃等任何金屬材 料或含有任何上述金屬材料的合金材料之單層結構或堆疊 -27- 201232668 層結構。 接著，閘極絕緣層1 02係形成爲接觸部份之半導體層 堆疊及覆蓋源極電極層l〇4a和汲極電極層104b (請參見 圖1D)。閘極絕緣層102是氧化物絕緣層，其係使用氧 化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鎵、氧氮化鋁 、氮氧化鋁、及氧化鈴及其組合中的任意者，以電漿 CVD法、濺射法、等等形成的。閘極絕緣層102的厚度 係大於或等於1〇 nm且小於或等於200 nm。 在本實施例中，以濺射法來形成100 nm厚的氧化矽 膜做爲閘極絕緣層1 02。在形成閘極絕緣層1 02之後，執 行第二熱處理。在惰性氣體氛圍、氧氛圍、或氧及氮的混 合氛圍中，以高於或等於200 °C且低於或等於400 °C之溫 度，執行第二熱處理。此外，第二熱處理的加熱時間係大 於或等於1分鐘且小於或等於24小時。藉由第二熱處理 ，氧從閘極絕緣層1 02供應至半導體層堆疊。加熱處理的 溫度愈高，則受光照射下執行的-BT測試時之臨界電壓的 變化量被抑制的愈多。 接著，導電膜形成在閘極絕緣層1 02之上以及受到微 影步驟，以致於形成閘極電極層112。閘極電極層112與 部份之半導體層堆疊重疊而以閘極絕緣層1 02介於其間。 以濺射法等等，形成用以形成閘極電極層1 1 2的導電膜， 以致具有使用例如鉬、鈦、鉅、鎢、鋁、銅、鈸、及钪等 任何金屬材料或含有任何上述金屬材料作爲主成分的合金 材料的單層結構或堆疊層結構。 -28- 201232668 接著，形成絕緣膜1 1 〇a及絕緣膜1 1 〇b以覆蓋間極電 極層112和閘極絕緣層102(請參見圖1E)。 絕緣膜ll〇a和絕緣膜110b形成爲具有使用氧化砂、 氮化矽、氧化鎵、氧氮化矽、氮氧化矽、氧化銘、氮化|g 、氧氮化鋁、氮氧化鋁、氧化鈴、或這些材料的混合材料 之單層結構或堆疊層結構。在本實施例中，以灘射法形成 厚度300 nm的氧化矽膜並在氮氛圍中以250 °C執行熱處 理一小時，以用作爲絕緣膜1 1 〇a。然後，爲了防止濕氣 或鹼金屬進入，以濺射法形成氮化矽膜用作爲絕緣膜 1 l〇b。由於例如Li或Na等鹼金屬是雜質，所以，鹼金屬 的含量較佳降低。在半導體層堆疊中的鹼金屬濃度低於或 等於2xl016cm_3，較佳地，低於或等於lxl〇15cm·3。雖然 在本實施例中以絕緣膜1 1 〇 a和絕緣膜1 1 0 b的雙層結構爲 例說明，可以使用單層結構》 經由上述製程，形成頂部閘極型電晶體1 20。電晶體 1 20在包含具有六角晶體結構的晶體之結晶的氧化物半導 體膜中具有通道區，在六角晶體結構中，用以形成六角晶 格的鍵形成於a-b平面中以及c軸實質上垂直於與a-b平 面實質上平行的基板的平坦表面。電晶體1 20在光照射或 BT測試之前與之後之間具有少的臨界電壓變化量並因而 具有穩定的電氣特徵。 (實施例2) 在本實施例中，將參考圖2A至2D來說明部份不同 -29- 201232668 於實施例1中所述的製程實例。注意’在圖2A至2D中 ，相同的代號用於與圖1A至1E中相同的部份’並於此 省略具有相同代號的部份之說明。 圖2 D是頂部閘極型電晶體1 3 0的剖面視圖。電晶體 130包含設於具有絕緣表面的基板1〇〇之上的氧化物絕緣 層101、源極電極層l〇4a、汲極電極層104b、包含通道 形成區之半導體層堆疊、閘極絕緣層1 〇2、閘極電極層 112、及絕緣膜110a。半導體層堆疊設置成覆蓋源極電極 層1 04a和汲極電極層1 04b。閘極電極層1 1 2設於部份的 半導體層堆疊之上而以閘極絕緣層1 02介於其間。 此外，設置絕緣膜1 l〇b以覆蓋絕緣膜1 10a。 於下，參考圖2A至2D，說明在基板之上製造電晶體 1 3 0的製程。 首先，在基板100上形成氧化物絕緣層101。 接著，在氧化物絕緣層1 0 1之上形成用以形成源極電 極層和汲極電極層（包含使用與源極電極層和汲極電極層 相同的層形成的佈線）之導電膜並將其處理成爲源極電極 層104a和汲極電極層l〇4b。 接著’在源極電極層104a和汲極電極層i〇4b之上形 成厚度1 nm至10 nm的第一材料膜118(請參見圖2A) 〇 接著’在第一材料膜1 1 8之上形成比丨〇 nm厚的結晶 氧化物半導體膜108 (請參見圖2B)。 然後’在基板設置的室之氛圍爲氮或乾空氣的氛圍之 -30- 201232668 條件下，執行熱處理。熱處理的溫度係高於或等於4〇(rc 且低於或等於750。(：。 接著’假使需要時’將包含第一材料膜丨丨8及結晶氧 化物半導體膜108之半導體層堆疊處理成爲島狀半導體層 堆疊。 接著’在半導體層堆疊之上形成閘極絕緣層1 02 (請 參見圖2C )。 接著’導電膜形成在閘極絕緣層1 02之上並且受到微 影步驟，以致於形成閘極電極層1 1 2。閘極電極層丨丨2與 部份之半導體層堆疊重疊而以閘極絕緣層1 02介於其間。 然後，形成絕緣膜1 1 0a和絕緣膜1 1 Ob以覆蓋閘極電 極層1 1 2和閘極絕緣層1 〇2 (請參見圖2D )。 經由上述製程，以形成頂部閘極型電晶體1 3 0。 圖2D中所示的電晶體130也在包含具有六角晶體結 構的晶體之結晶的氧化物半導體膜中具有通道區，在六角 晶體結構中，用以形成六角晶格的鍵係形成於a-b平面中 以及c軸實質上垂直於與a-b平面實質上平行的基板的平 坦表面。電晶體130在光照射或BT測試之前與之後之間 具有少的臨界電壓變化量並因而具有穩定的電氣特徵。 本實施例可以與實施例1自由地結合。 (實施例3 ) 在本實施例中，將參考圖3 A至3 F來說明部份不同 於實施例1中所述的製程實例。注意，在圖3A至3F中 -31 - 201232668 ，相同的代號用於與圖1A至1E中相同的部份’並於此 省略具有相同代號的部份之說明。 圖3F是底部閘極型電晶體1 40的剖面視圖。電晶體 140包含設於具有絕緣表面的基板100之上的氧化物絕緣 層101、閘極電極層112、閘極絕緣層102、源極電極層 104a、汲極電極層104b、包含通道形成區之半導體層堆 疊、及絕緣膜ll〇a。半導體層堆疊係設置成覆蓋源極電 極層104a和汲極電極層104b。用作爲通道形成區的區域 是與閘極電極層1 1 2重疊並以閘極絕緣層1 02介於其間的 半導層堆疊的部份。 此外，設置絕緣膜1 l〇b以覆蓋絕緣膜1 10a。 於下，參考圖3A至3F，說明在基板之上製造電晶體 1 4 0的製程。 首先，在基板100之上形成氧化物絕緣層101。 接著，在氧化物絕緣層101之上形成導電膜並使導電 膜受到微影步驟，以致於形成閘極電極層1 1 2。 接著，在閘極電極層1 1 2之上形成閘極絕緣層1 〇2 ( 請參見圖3 A )。 接著’在閘極絕緣層102之上形成用於形成源極電極 層和汲極電極層（包含使用與源極電極層和汲極電極層相 同的層形成的佈線）之導電膜並將其處理成爲源極電極層 l〇4a和汲極電極層l〇4b (請參見圖3B)。 接著’在源極電極層104a和汲極電極層i〇4b之上形 成厚度1 nm至1 0 nm的第一材料膜i丨8 (請參見圖3c ) -32- 201232668 接者’在第一材料膜U8之上形成比10 nm厚 氧化物半導體膜108 (請參見圖3D)。 然後’在基板設置的室之氛圍爲氮或乾空氣的 條件下’執行熱處理。熱處理的溫度係高於或等於 且低於或等於750 °C。此外，熱處理的加熱時間係 等於1分鐘且小於或等於2 4小時。 接著，將包含第一材料膜118及結晶氧化物半 108之半導體層堆疊處理成爲島狀半導體層堆疊（ 圖 3 E )。 在半導體層堆疊之上形成具有所需的形狀之掩 ，藉由蝕刻’以處理半導體層堆疊。以例如微影術 法等方法，形成掩罩。 注意，關於半導體層堆疊的鈾刻，可以使用乾 或濕式蝕刻。無需多言，可以結合地使用此二者。 接著，形成絕緣膜1 1 0a和絕緣膜1 1 Ob以覆蓋 層堆疊、源極電極層1 04a、和汲極電極層1 04b ( 圖 3F )。 經由上述製程，以形成底部閘極型電晶體1 40 圖3F中所示的電晶體140也在包含具有六角 構的晶體之結晶的氧化物半導體膜中具有通道區， 晶體結構中，用以形成六角晶格的鍵係形成於a-b 以及c軸實質上垂直於與a-b平面實質上平行的基 坦表面。電晶體1 40在光照射或BT測試之前與之 的結晶 氛圍之 400 °C 大於或 導體膜 請參見 罩之後 或噴墨 式蝕刻 半導體 請參見 > 晶體結 在六角 平面中 板的平 後之間 -33- 201232668 具有少的臨界電壓變化量並因而具有穩定的電氣特 本實施例可以與實施例1自由地結合。 (實施例4) 在本實施例中，將參考圖4A至4E來說明部 於實施例3中所述的製程實例。注意，在圖4A至 ，相同的代號用於與圖3A至3F中相同的部份’ 省略具有相同代號的部份之說明。 圖4 E是底部閘極型電晶體1 5 0的剖面視圖。 150包含設於具有絕緣表面的基板100之上的氧化 層101、閘極電極層112、閘極絕緣層102、包含 成區之半導體層堆疊、源極電極層l〇4a、汲極1 104b、及絕緣膜ll〇a。源極電極層104a和汲極 l〇4b設置成覆蓋半導體層堆疊。用作爲通道形成 域是與閘極電極層1 1 2重疊並以閘極絕緣層1 02介 的半導層堆疊的部份。 此外，設置絕緣膜1 10b以覆蓋絕緣膜1 l〇a。 於下，參考圖4A至4E，說明在基板上製造 1 50的製程。 首先，在基板1〇〇之上形成氧化物絕緣層101 < 接著，在氧化物絕緣層1〇1之上形成導電膜並 膜受到微影步驟，以致於形成閘極電極層1 1 2。 接著，在閘極電極層1 1 2之上形成閘極絕緣層 請參見圖4A )。 徵。 份不同 4E中 並於此 電晶體 物絕緣 通道形 電極層 電極層 區的區 於其間 電晶體 > 使導電 102 ( -34- 201232668 接者@閘極絕緣帛102之上形成厚度1 nm至10 nm的第一材料膜 竹腺(靖參見圖4B)。 接者在第—材料膜1 1 8之上形成比1 〇 nm厚的結晶 氧化物半導體膜 膜108 (請參見圖4C)。 已含第一材料膜118及結晶氧化物半導體膜 108 &半導體層堆疊處埋成爲島狀半導體層堆疊（請參見 圖 4D ) 〇 堆疊之上形成具有所需的形狀之掩罩之後 ’藉由餓刻’以處理半導體層堆疊。以例如微影術或噴墨 法等方法’形成掩罩。 '注意’關於半導體層堆疊的蝕刻，可以使用乾式蝕刻 或濕式蝕刻。無需多言，可以結合地使用此二者。 接著在半導體層堆疊之上形成用於形成源極電極層 和汲極電極層（包含使用與源極電極層和汲極電極層相同 的層形成的佈線）之導電膜並將其處理成爲源極電極層 104a和汲極電極層i〇4b。 接著，形成絕緣膜11 〇a及絕緣膜ll〇b以覆蓋半導體 層堆疊、源極電極層104a和汲極電極層104b (請參見圖 4E)。使用氧化物絕緣材料，較佳形成絕緣膜110a並在 膜形成後使其受到熱處理。藉由熱處理，氧從絕緣膜 1 1 〇 a供應至半導體層堆疊。在惰性氣體氛圍、氧氛圍、 或氧及氮的混合氛圍中’以高於或等於2〇0°c且低於或等 於400°C之溫度，執行熱處理。此外’熱處理的加熱時間 係大於或等於1分鐘且小於或等於2 4小時。 -35- 201232668 經由上述製程，以形成底部閘極型電晶體1 50。 圖4E中所示的電晶體1 5 0也在包含具有六角晶體結 構的晶體之結晶的氧化物半導體膜中具有通道區，在六角 晶體結構中，用以形成六角晶格的鍵係形成於a-b平面中 以及c軸實質上垂直於與a-b平面實質上平行的基板的平 坦表面。電晶體1 5 0在光照射或BT測試之前與之後之間 具有少的臨界電壓變化量並因而具有穩定的電氣特徵。 本實施例可以與實施例1自由地結合。 (實施例5) 在本實施例中，將參考圖5A至5D來說明部份不同 於實施例1中所述的結構實例》注意，在圖5A至5D中 ，相同的代號用於與圖1A至1E中相同的部份，並於此 省略具有相同代號的部份之說明。 在實施例1中，說明使用氮化鎵作爲第一材料膜的實 例；在本實施例中’於下說明使用具有六角晶體結構的另 一材料的實例。 在使用類似氮化鎵膜也具有纖鋅礦晶體結構的氮化鋁 膜的情況中，氮化鋁膜由於是絕緣材料而未用作爲半導體 層但用作爲基底絕緣層的一部份。 也可以使用具有剛玉晶體結構的α - A12 0 3膜。以化學 汽相沈積法等形成α -ai2o3膜。在用α -ai2o3膜的情況中 ’ α-Α12〇3膜由於是絕緣材料而未用作爲半導體層但用作 爲基底絕緣層的一部份。 -36- 201232668 圖5 C是頂部閘極型電晶體丨6 〇的剖面視圖及用作爲 上視圖之圖5D中的虛線C1-C2剖面視圖。電晶體160包 含設於具有絕緣表面的基板1〇〇之上的氧化物絕緣層1〇1 '第一材料膜118、包含通道形成區之結晶氧化物半導體 膜108、n +層113a和113b、源極電極層l〇4a、汲極電極 層104b、閘極絕緣層1〇2、閘極電極層112、絕緣層114 、及絕緣膜110a。源極電極層l〇4a和汲極電極層l〇4b 係設置成覆蓋結晶氧化物半導體膜1 0 8的端部以及n +層 113a和113b的端部。覆蓋源極電極層l〇4a和汲極電極 層1 04b的閘極絕緣層1 〇2接觸部份的結晶氧化物半導體 膜108。閘極電極層Π2係設於部份的結晶氧化物半導體 膜1 08之上而以閘極絕緣層1 02介於其間。 與源極電極層104a和汲極電極層104b重疊的絕緣層 1 1 4係設於閘極絕緣層1 02之上以降低產生於閘極電極層 112與源極電極層l〇4a之間的寄生電容以及產生於閘極 電極層112與汲極電極層104b之間的寄生電容。此外， 閘極電極層1 1 2和絕緣層1 1 4被絕緣膜1 1 0 a所覆蓋，以 及，絕緣膜1 10b係設置成覆蓋絕緣膜U〇a。 於下，參考圖5A至5C，說明在基板之上製造電晶體 160的製程。 首先，在基板1〇〇之上形成氧化物絕緣層1〇1。使用 氧化矽膜、氧化鎵膜、氧化鋁膜、氧氮化矽膜、氧氮化鋁 膜、或氮氧化矽膜的其中之一，以形成氧化物絕緣層101 -37- 201232668 接著’在氧化物絕緣層101之上形成厚度1 nm至10 nm的第一材料膜118(請參見圖5A)。 在本實施例中’使用石英基板作爲基板，並且，使用 昇華法形成的氮化鋁膜作爲第一材料膜118。 接著’在第一材料膜1 1 8之上形成比1 〇 nm厚的結晶 氧化物半導體膜108 (請參見圖5B)。 在本實施例中’在氧氛圍、氬氛圍、或是包含氬及氧 的氛圍中’在下述條件下，形成厚度2 5 n m的結晶氧化物 半導體膜：使用用於氧化物半導體的祀材（用於以In_Ga_ Ζη·0爲基礎的氧化物半導體（in2〇3:Ga2〇3:ZnO=l:l:2[莫 耳比])、基板與靶材之間的距離爲1 70 mm、基板溫度爲 400°C、壓力是0.4 Pa、直流電（DC)功率爲0.5 kW。 然後’在基板係設置其中的室之氛圍爲氮或乾空氣的 氛圍之條件下，執行熱處理。熱處理的溫度係高於或等於 40 0 °C且低於或等於6 5 0 °C。此外，熱處理的加熱時間係 大於或等於1分鐘且小於或等於24小時。 接著’使用以Ιη-Ζη-0爲基礎的材料、以In-Sn_〇爲 基礎的材料、以In-Ο爲基礎的材料、或以Sn_〇爲基礎的 材料’形成用作爲n +層的膜及具有1 nm至1〇 nm厚度的 膜。此外’在上述用於n +層的材料中可以含有si〇2。在 本實施例中’形成含有Si〇2的In-Sn-Ο膜至5 nm厚。 接著，處理第一材料膜118、結晶氧化物半導體膜 108、及用作爲n +層的膜。 接著’在用作爲n +層的膜之上，形成用以形成源極 -38 - 201232668 電極層以及汲極電極層的導電膜（包含使用與源極電極層 和汲極電極層相同的層形成的佈線）並將導電膜處理成爲 源極電極層104a和汲極電極層104b。在處理導電膜時或 是在處理導電膜之後，執行蝕刻。選擇性地蝕刻用作爲 n +層的膜，因而使結晶氧化物半導體膜1 08部份地曝露出 。注意’用作爲n +層的膜之膜的選擇性蝕刻能夠形成與 源極電極層104a重疊的n +層113a、以及與汲極電極層 104b重疊的n+層113b。〆層113a及113b的端部較佳具 有錐形形狀。 以濺射法等等，形成源極電極層1 04a和汲極電極層 1 〇4b以致於具有使用例如鉬、鈦、鉅、鎢、鋁、銅、鈸 、及銃等任何金屬材料或含有任何上述金屬材料的合金材 料之單層結構或堆疊層結構。 當n +層113a或113b係形成於結晶氧化物半導體膜 108與源極電極層104a或汲極電極層10 4b之間時，接觸 電阻可以低於在結晶氧化物半導體膜108接觸源極電極層 l〇4a或汲極電極層l〇4b的情況中之接觸電阻。此外，當 形成n +層113a或113b時，寄生電容可以降低，並且， 可以抑制BT測試中因負閘極應力施加之開啓狀態電流（ Ion劣化）變化量。 接著，形成閘極絕緣層1 02至接觸結晶氧化物半導體 膜108的露出部份以及覆蓋源極電極層l〇4a和汲極電極 層104b。使用氧化物絕緣材料，較佳形成閘極絕緣層102 並在膜形成之後使其受到熱處理。藉由此熱處理，氧從閘 -39- 201232668 極絕緣層1 02供應至結晶氧化物半導體膜1 08。 在惰性 氣體氛圍、氧氛圍、或氧及氮的混合氛圍中，以高於或等 於200°C且低於或等於400°C之溫度，執行熱處理。此外 ，熱處理的加熱時間係大於或等於1分鐘且小於或等於 2 4小時。 然後，絕緣膜係形成於閘極絕緣層1 02之上，並且， 選擇性地去除與閘極絕緣層1 02接觸結晶氧化物半導體膜 1 08的區域相重疊之部份的絕緣層，以致於部份的閘極絕 緣層102曝露出。 絕緣層114會作·用以降低產生於源極電極層l〇4a與 稍後被形成的閘極電極層112之間的寄生電容以及產生於 汲極電極層104b與稍後被形成的閘極電極層112之間的 寄生電容。注意，使用氧化矽、氮化矽、氧化鋁、氧化鎵 、其混合材料、等等，形成絕緣層114。 接著，導電膜係形成在閘極絕緣層1 02之上並且受到 微影步驟，以致於形成閘極電極層1 1 2。以濺射法等等， 形成閘極電極層1 1 2，以致具有使用例如鉬、鈦、钽、鎢 '鋁、銅、鈸、及钪等任何金屬材料或含有任何上述金屬 材料的合金材料作爲主成分的單層結構或谁疊層結構。 接著，形成絕緣膜Π 〇a及絕緣膜1 1 〇b以覆蓋閘極電 極層1 1 2和絕緣層1 1 4 (請參見圖5 C )。 絕緣膜110a及絕緣膜110b係形成至具有使用氧化矽 、氮化矽、氧化鎵、氧氮化矽、氮氧化矽、氧化鋁、氮化 銘、氧氮化鋁、氮氧化鋁、及氧化給中的任一者或這些材 -40- 201232668 料的混合材料之單層結構或堆疊層結構。 經由上述製程，以形成頂部閘極型電晶體1 60 圖5C中所示的電晶體160也在包含具有六角 構的晶體之結晶的氧化物半導體膜中具有通道區， 晶體結構中，用以形成六角晶格的鍵係形成於a-b 以及c軸實質上垂直於與a-b平面實質上平行的基 坦表面。電晶體1 60在光照射或BT測試之前與之 具有少的臨界電壓變化量並因而具有穩定的電氣特 本實施例可以與實施例1至4中任一實施例自 合。 在本實施例與實施例3或實施例4結合以及使 鋁膜或α-Α1203膜作爲第一材料膜的情況中，第— 不會用作爲半導體層但用作爲閘極絕緣層的一部份 (實施例6 ) 在本實施例中，於下說明至少部份的驅動電路 配置於像素部中的電晶體形成於同一基板之上的實 根據實施例1至5中任一實施例，形成要被配 素部中的電晶體。此外，實施例1至5中任一實施 述的電晶體是η通道TFT，因此，多個驅動電路中 η通道TFT所形成的驅動電路的部份與像素部的電 成於相同基板之上。 圖9A是主動矩陣型顯示裝置的方塊圖實例。 裝置中的基板5300上’設置像素部53〇1、第—掃 晶體結 在六角 平面中 板的平 後之間 徵。 由地結 用氮化 材料膜 及要被 例。 置於像 例中所 可以由 晶體形 在顯示 描線驅 -41 - 201232668 動電路5 3 02、第二掃描線驅動電路5 3 03、及訊號線驅動 電路5 3 04。在像素部5 3 0 1中，設置從訊號線驅動電路 5304延伸出的多條訊號線以及從第一掃描線驅動電路 5 3 02及第二掃描線驅動電路5 3 03延伸出的多條訊號線。 注意，包含顯示元件的像素以矩陣方式而被設置在掃描線 與訊號線彼此交會的各別區域中。此外，顯示裝置中的基 板5300經由例如可撓性印刷電路（FPC)等連接部而被 連接至時序控制電路（也稱爲控制器或控制器1C )。 在圖9A中，第一掃描線驅動電路5302、第二掃描線 驅動電路53 03、及訊號線驅動電路5304係形成於與像素 部5301相同的基板53 00之上。因此，設置於外部的例如 驅動電路等元件數目等可以降低，以致於可以降低成本。 此外，假使驅動電路係設置於基板5300時，佈線需要延 長且佈線連接的數目增加，但是假使驅動電路係設置於基 板5 3 00時，佈線連接的數目可以降低。結果，可以取得 可靠度的增進。 圖9B顯示像素部的電路配置實例。此處，說明VA 液晶顯示面板的像素配置》 在此像素配置中，多個像素電極層係設置在一個像素 中，並且，像素電極層係連接至各別電晶體。TFT係連接 成由不同的閘極訊號來予以驅動。換言之，獨立地控制施 加至多域像素中的個別像素電極層之訊號。 電晶體628的閘極佈線602以及電晶體629的閘極佈 線603分開，以致於不同的閘極訊號可以被施加至它們。 -42- 201232668 相反地，用作爲資料線的源極或汲極電極層6 1 6由電晶體 62 8和629所共用。適當地使用實施例1至5中所述的任 何電晶體，用作爲電晶體628和629中的每一個電晶體。 均電連接至電晶體628或電晶體629的第一像素電 極層和第二像素電極層具有不同的形狀並由狹縫來予以分 開。第二像素電極係設置成圍繞以V形散佈的第一像素 電極層的外部側。藉由電晶體628和629而使電壓施加的 時機在第一和第二像素電極層之間變化，以控制液晶的對 齊。電晶體628係連接至閘極佈線602，並且，電晶體 629係連接至閘極佈線603。當不同的閘極訊號係供應至 閘極佈線6 0 2和閘極佈線6 0 3時，電晶體6 2 8和電晶體 629的操作時序可以改變。 此外，使用電容器佈線690、用作爲介電質的閘極絕 緣層、以及電連接至第一像素電極層或第二像素電極層之 電容器電極，以形成儲存電容器。 第一像素電極層、液晶層、及對置電極層彼此重疊， 以形成第一液晶元件65 1。第二像素電極層、液晶層、及 對置電極層彼此重疊’以形成第二液晶元件652。像素結 構是多域結構’其中，液晶元件651及第二液晶元件652 係設於同一像素中。 注意’像素結構不限於圖9 B中所示的結構。舉例而 言’開關、電阻器、電容器、電晶體、感測器、邏輯電路 、等等可以被添加至圖9B中所不的像素。 圖9C顯示像素部的電路配置之另一實施例。此處， -43- 201232668 說明使用有機EL元件的顯示面板之像素結構。 在有機EL元件中，藉由施加電壓至發光元件，電子 及電洞分別從電極對注入含有發光有機化合物的層，以及 ，電流流通。載子（電子及電洞）再結合，因而發光有機 化合物受激發。發光有機化合物從激態返回至基態，藉以 發光》歸因於此機制，此發光元件稱爲電流激發發光元件 〇 圖9C顯示應用數位時間灰階法驅動的像素配置實例 作爲半導體裝置的實例。 說明被施加數位時間灰階驅動的像素的結構及操作。 此處，一個像素包含二個η通道電晶體，每一個η通道電 晶體均包含氧化物半導體層用作爲通道形成區。 像素6400包含切換電晶體6401、驅動電晶體6402、 發光元件6404、及電容器6403。切換電晶體640 1的閘極 電極層係連接至掃描線6406，切換電晶體6401的第一電 極（源極電極層與汲極電極層的其中之一）係連接至訊號 線6405，切換電晶體640 1的第二電極（源極電極層與汲 極電極層中的另一電極層）係連接至驅動電晶體6402的 閘極電極層。驅動電晶體6402的閘極電極層經由電容器 6403而被連接至電源線6407，驅動電晶體6402的第一電 極係連接至電源線6407，驅動電晶體6402的第二電極係 連接至發光元件6404的第一電極（像素電極）。發光元 件64 04的第二電極對應於共同電極64 08。共同電極6408 係電連接至設於相同基板之上的共同電位線。 -44- 201232668 注意，發光元件6404的第二電極（共同電極6408 ) 係設定爲低電源電位。注意，相於設定給電源線6407的 高電源電位，低電源電位係低於高電源電位。舉例而言， 接地（GND ) 、0V、等等可以用作爲低電源電位。在高 電源電位與低電源電位之間的電位差被施加至發光元件 64 04，並且，電流係供應至發光元件6404，以致於發光 元件6404發光。此處，爲了使發光元件6404發光，將每 一個電位設定成使得高電源電位與低電源電位之間的電位 差大於或等於發光元件64 04的順向臨界電壓。 注意，驅動電晶體6402的閘極電容可以用作爲電容 器640 3的替代，以致於可以省略電容器6403。驅動電晶 體6402的閘極電容可以被形成於通道形成區與閘極電極 層之間。 在使用電壓輸入電壓驅動法的情況中，視頻訊號被輸 入至驅動電晶體6 402的閘極電極層，以致於驅動電晶體 64 02係處於充份開啓及關閉之二狀態中的任一狀態。亦 即’驅動電晶體6 4 0 2係操作於線性區。爲了使驅動電晶 體6402在線性區中操作’比電源線6407的電壓還高的電 壓被施加至驅動電晶體6402的閘極電極層。注意，高於 或等於（電源線電壓+驅動電晶體6402的Vth )之電壓被 施加至訊號線6 4 0 5。 在執行類比灰階驅動以取代數位時間灰階驅動的情況 中’藉由以不同方式來輸入訊號，可以使用與圖9C相同 的像素配置。 -45- 201232668 在執行類比灰階驅動的情況中，高於或等於發光 64 04的順向電壓及驅動電晶體6402的V,h之總合的 被施加至驅動電晶體6402的閘極電極層。發光元件 的順向電壓表示取得所需亮度之電壓且包含至少順向 電壓。注意，輸入使驅動電晶體6402在飽合區操作 頻訊號，以致於電流可以供應給發光元件6404。爲 驅動電晶體6402在飽合區操作，電源線6407的電位 驅動電晶體6 4 0 2的閘極電位。當使用類比的視頻訊 ，能夠根據視頻訊號來供應電流給發光元件6 4 0 4， ，執行類比灰階法。 注意，像素配置不限於圖9C中所示的配置。舉 言’開關、電阻器、電容器、感測器、電晶體、邏輯 、等等可以被添加至圖9C中所示的像素。 (實施例7) 本說明書中揭示的半導體裝置可以被應用至不同 子裝置（包含遊戲機）。電子裝置的實例爲電視機（ 爲電視或電視接收器）、電腦等的監視器、例如數位 或數位攝影機等相機、數位相框、行動電話手機（也 行動電話或行電話裝置）、可攜式遊戲機、可攜式資 、音頻再生裝置、例如彈珠台等大型遊戲機、等等。 明均包含上述實施例中所述的顯示裝置之電子裝置的 〇 圖10A顯示可攜式資訊終端，其包含主體3001 元件 電壓 6404 臨界 的視 了使 高於 號時 並且 例而 電路 的電 也稱 相機 稱爲 訊端 將說 實例 、外 -46 - 201232668 殼3002、顯示部3003a和3003b、等等。顯示部3〇〇3b用 作爲觸控面板。藉由觸控顯示於顯示部3 0 03b上的鍵盤 3 004 ’可以操作螢幕以及輸入文字。無需多言，顯示部 3003a可以用作爲觸控面板。藉由使用實施例1中所述的 作爲切換兀件及應用至顯示部3003a或3003b的電晶體’ 以製造液晶面板或有機發光面板，因而可以提供高度可靠 的資訊終端。 圖10A中的可攜式資訊終端具有在顯示部上顯示各 種資訊的功能（例如，靜態影像、移動影像、及文字影像 )、在顯示部上顯示日曆、日期、時間、等等的功能、在 顯示部上顯示操作或編輯資訊的功能、以各種軟體（程式 )控制處理的功能、等等。此外，可以在外殼的背面或側 面上設置外部連接端子（例如，耳機端子、U S B端子、等 等）、記錄媒體插入部、等等。 圖10A中所示的可攜式資訊終端可以被配置成能夠 無線地發送及接收資料。可攜式資訊終端具有從電子書伺 服器無線地購買或下載所需的書資料等等之結構。 圖10B顯示可攜式音樂播放器，其在主體3021中包 含顯示部3023、可攜式音樂播放器藉以戴在耳上的固定 部3 022、揚聲器、操作鍵3 024、外部記憶體插槽3 025、 等等。藉由使用實施例1中所述的作爲切換元件並施加至 顯示部3 023的電晶體’以製造液晶面板或有機發光面板 ’因而可以提供高度可靠的可攜式音樂播放器。 此外’當圖10B中所示的可攜式音樂播放器具有天線 -47- 201232668 時 用 。 使話 起電 一 講 話地 電線 動無 行可 與即 並手 能用 功不 訊時 通等 線等 無車 或開 、 在 能以 功可 風者 克用 麥使 圖10C顯示行動電話，其包含二個外殼，外殻2800 和外殻2801。外殼2801包含顯示部2802、揚聲器2803 、麥克風2804、指向裝置2806、相機鏡頭2807、外部連 接端子2 808、等等。此外，外殼2 800包含具有可攜式資 訊終端的充電功能之太陽能電池2810、外部記憶體插槽 281 1、等等。此外，天線係倂入於外殼2 8 0 1中。實施例 1中所述的電晶體播應用至顯示面板2802，因而提供高度 可靠的行動電話。 此外，顯示面板2802包含觸控面板。在圖10C中， 被使用作爲影像顯示的多個操作鍵2 8 05以虛線來予以標 示。注意，也包含升壓電路，藉以將太陽能電池2810輸 出的電壓充份地升高至用於每一個電路。 舉例而言，當實施例1中所述的電晶體1 20的結晶氧 化物半導體膜108具有2μιη至50μπΐ時，也可以形成例如 升壓電路等用於電源電路的功率電晶體。 .顯示面板2802根據應用模式而適當地改變顯示方向 。此外，相機鏡頭2807設於與顯示面板2802相同的側上 ，以致於行動電話可以用作爲影像電話。揚聲器2 803及 麥克風2804可以用於影像電話通話、記錄、播放聲音、 等等、以及語音通話。此外，如圖1 所示般處於展開狀 態的外殼2800和280 1可以滑動，以致於一殻疊於另一殼 上。因此，行動電話的尺寸可以縮小，使得行動電話適合 -48 - 201232668 四處攜帶。 外部連接端子2808可以被連接至AC轉接器以及例 如USB纜線等各種纜線，以及能夠充電及與個人電腦等 作資料通訊。此外，藉由將記錄媒體插入至外部記億體插 槽28 1 1，行動電話可以儲存及傳送大量資料。 此外，除了上述功能之外，還可以提供紅外線通訊功 能、電視接收功能、等等。 圖10D顯示電視機的實例。在電視機9600中，顯示 部9603係倂入於外殼960 1中。顯示部9603可以顯示影 像。此處，外殼960 1係由具有CPU的支架9605來予以 支撐。當實施例1中所述的電晶體被應用至顯示部9603 時，可以取得具有高可靠度的電視機9600。 電視機9600可以藉由外殼960 1的操作開關或分開的 遙控器來予以操作。此外，遙控器可以設有顯示部，用以 顯示自遙控器輸出的資料。 注意，電視機9600係設有接收器、數據機、等等。 藉由使用接收器，電視機9600可以接收一般電視廣播。 此外，當顯示裝置經由數據機而有線地或無線地連接至通 訊網路時，可以執行單向（從發送器至接收器）或雙向（ 在發送器與接收器之間或在接收器之間）資訊通訊。 此外，電視機9600係設有外部連接端子9604、儲存 媒體記錄及再生部9 602、以及外部記億體插槽。外部連 接端子9604可以被箄接至例如USB纜線等不同型式的纜 線’以及能夠與個人電腦進行資料通訊。碟片儲存媒體插 -49- 201232668 入至儲存媒體記錄及再生部9602，以及執行儲存於儲存 媒體中的資料讀取及資料寫至儲存媒體。此外’用作爲資 料儲存於插入至外部記憶體插槽的外部記憶體9606之相 片、視訊、等等可以被顯示於顯示部9603上》 本申請案係根據20 1 0年9月1 3曰向日本專利局申請 之日本專利申請序號2010-204968的申請案，其整體內容 於此一倂列入參考。 【圖式簡單說明】 圖1 A至1 E是本發明的一個實施例之剖面視圖。 圖2A至2D是本發明的一個實施例之剖面視圖。 圖3A至3F是本發明的一個實施例之剖面視圖。 圖4 A至4 E是本發明的一個實施例之剖面視圖。 圖5 A至5 D是本發明的一個實施例之剖面視圖及上 視圖8 圖6A及6B是纖鋅礦晶體結構圖。 圖7A及7B是剛玉晶體結構圖。 圖8是上視圖，顯示用以製造根據本發明的一個實施 例之製造設備的實施例； 圖9A至9C是本發明的一個實施例之方塊圖及等效 電路圖。 圖10A至10D是本發明的一個實施例之電子裝置的 外部視圖。 圖1 1是用於說明負偏虜溫度應力° -50- 201232668 用於說明光電流的時間相依性。 階。 PL的測量結果。 示ESR測量結果。 !1量結果。 !!量結果。 [(量結果。 !1量結果。 測量取得的總旋轉數與氧化物半導體 圖12A及12B是 圖1 3顯示施體會g 圖1 4顯示低溫度 圖1 5 A至1 5 C顯 圖16顯示ESR孭 圖17顯示ESR損 圖18顯示ESR須 圖19顯示ESR領 圖20顯示ESR ： 層的厚度之間的關係 【主要元件符號說明： l〇a :膜形成裝置 l〇b :膜形成裝置 l〇c : ·膜形成裝置 11 :基板供應室 12a :載鎖室 12b :載鎖室 1 3 :轉移室 1 4 :卡匣埠 1 5 :基板加熱室 100 :基板 1 0 1 :氧化物絕緣層 1 0 2 :閘極絕緣層 -51 - 201232668 104a:源極電極層 104b:汲極電極層 108 :結晶氧化物半導體膜 1 1 0 a :絕緣膜 ll〇b :絕緣膜 1 1 2 :閘極電極層 1 1 3 a : n +層 1 1 3 b : n +層 1 1 4 :絕緣層 1 18 :第一材料膜 1 2 0 :電晶體 1 3 0 :電晶體 140 :電晶體 1 5 0 :電晶體 1 6 0 :電晶體 6 0 2 :閘極佈線 6 0 3 :閘極佈線 6 1 6 :源極或汲極電極層 6 2 8 :電晶體 629 :電晶體 651 :第一液晶元件 65 2 :第二液晶元件 690 :電容器佈線 2 8 0 0 :外殻 201232668 2 8 0 1 :外殼 28 02 :顯示面板 28 03 :揚聲器 2804 :麥克風 2805 :操作鍵 2 806 :指向裝置 28 07 :相機鏡頭 2808 :外部連接端子 2 8 1 0 :太陽能電池 2 8 1 1 :外部記憶體插槽 3 00 1 :主體 3 002 ：外殼 3 003 a :顯示部 3 003 b :顯示部 3004 :鍵盤 3021 :主體 3 022 :固定部 3 023 :顯示部 3 024 :操作鍵 3 025 :外部記憶體插槽 5300 :基板 5 3 0 1 :像素部 5 3 0 2 :第一掃描線驅動電路 5 3 0 3 :第二掃描線驅動電路 -53- 201232668 5 3 0 4 :訊號線驅動.電路 6400 ：像素 640 1 :切換電晶體 6 4 0 2 :驅動電晶體 6403 :電容器 6404 :發光元件 6405 :訊號線 6406 :掃描線 6 4 0 7 :電源線 6408 :共同電極 9600 :電視機 960 1 :外殼 9602 :儲存媒體記錄及再生部 9603 :顯示部 9604 :外部連接端子 9605 :支架 9606 :外部記憶體 -54-

Claims (1)

  1. 201232668 七、申請專利範圍： ι_一種半導體裝置之製造方法，包括下述步,彳 在絕緣表面之上形成具有六角晶體結構的第 :以及 •在該第一材料膜之上形成與該第—材料膜相 •有六角晶體結構的第二材料膜， 其中，該第—材^料膜比該第—材料膜更厚， 其中，該第一材料膜是結晶氧化物半導體膜 2.如申請專利範圍第丨項之半導體裝置之製 其中，該第一材料膜是具有纖鋅礦晶體結構或剛 構的材料膜。 3 .如申請專利範圍第1項之半導體裝置之製 其中’該第一材料膜包括氮化鎵或氮化鋁。 4. 如申請專利範圍第丨項之半導體裝置之製 其中’該第一材料膜包括α _Αΐ2〇3、α _Ga2〇3 Ti2〇3、V203 ' Cr2〇3、或 α .Fe2〇3。 5. 如申請專利範圍第1項之半導體裝置之製 其中’該第二材料膜包括鋅、銦、及鎵中的至少 〇 ' 6. —種半導體裝置，包括： 在絕緣表面之上之具有六角晶體結構的第一 在該第一材料膜之上且與該第一材料膜相接 六角晶體結構的第二材料膜； 在該第二材料膜之上的閘極絕緣層：以及 一材料膜 接觸之具 ιέ且 〇 造方法， 玉晶體結 造方法， 造方法， Ιη2〇3 、 造方法， 其中之^ 才料膜； 觸之具有 -55- 201232668 在該閘極絕緣層之上的閘極電極層， 其中，該第二材料膜比該第一材料膜更厚，並且 其中，該第二材料膜是結晶氧化物半導體膜。 7. 如申請專利範圍第6項之半導體裝置，其中，該第 一材料膜包括氧化鎵或氧化鋁。 8. 如申請專利範圍第6項之半導體裝置，其中，該第 ~ 材料膜包括 a -A1203、a -Ga2〇3、In2〇3、Ti2〇3、V2〇3 、Cr2〇3、或 a -Fe2〇3。 9. 如申請專利範圍第6項之半導體裝置，其中，該第 二材料膜包括鋅、銦、或鎵。 10. —種半導體裝置，包括： 在絕緣表面之上的閘極電極層； 在該閘極電極層之上的閘極絕緣層； 在該閘極絕緣層之上之具有六角晶體結構的第一材料 膜：以及 在該第一材料膜之上且與該第一材料膜相接觸之具有 六角晶體結構的第二材料膜； 其中’該第二材料膜比該第一材料膜更厚，並且 其中，該第二材料膜是結晶氧化物半導體膜。 11·如申請專利範圍第10項之半導體裝置，其中，該 第〜材料膜包括氧化鎵或氧化鋁。 12.如申請專利範圍第項之半導體裝置，其中，該 第材料膜包括 a -Al2〇3、a: -Ga203、ΐη2〇3、Ti2〇3、 V2〇3、Cr203、或 α _Fe2〇3。 -56- 201232668 13.如申請專利範圍第10項之半導體裝置，其中，該 第二材料膜包括鋅、銦、或鎵。 -57-
TW100132649A 2010-09-13 2011-09-09 半導體裝置及其製造方法 TWI527126B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010204968 2010-09-13

Publications (2)

Publication Number Publication Date
TW201232668A true TW201232668A (en) 2012-08-01
TWI527126B TWI527126B (zh) 2016-03-21

Family

ID=45805761

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104144232A TWI582856B (zh) 2010-09-13 2011-09-09 半導體裝置及其製造方法
TW100132649A TWI527126B (zh) 2010-09-13 2011-09-09 半導體裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104144232A TWI582856B (zh) 2010-09-13 2011-09-09 半導體裝置及其製造方法

Country Status (4)

Country Link
US (3) US8901552B2 (zh)
JP (2) JP6009747B2 (zh)
KR (1) KR101932576B1 (zh)
TW (2) TWI582856B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620650B2 (en) 2012-08-10 2017-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN110047907A (zh) * 2014-05-08 2019-07-23 Flosfia株式会社 结晶性层叠结构体、半导体装置

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890555B2 (en) * 2010-04-28 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for measuring transistor
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
DE112012007295B3 (de) 2011-06-08 2022-02-03 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen eines Sputtertargets und Verfahren zum Herstellen einer Halbleitervorrichtung
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
JP6087672B2 (ja) * 2012-03-16 2017-03-01 株式会社半導体エネルギー研究所 半導体装置
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
CN104285302B (zh) 2012-05-10 2017-08-22 株式会社半导体能源研究所 半导体装置
KR20230104756A (ko) 2012-05-10 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE102013207324A1 (de) * 2012-05-11 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
KR20140031671A (ko) 2012-09-05 2014-03-13 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
CN110137181A (zh) * 2012-12-28 2019-08-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
TWI611566B (zh) 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI664731B (zh) * 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
JP5397795B1 (ja) * 2013-06-21 2014-01-22 Ｒｏｃａ株式会社 半導体装置及びその製造方法、結晶及びその製造方法
US9966439B2 (en) * 2013-07-09 2018-05-08 Flosfia Inc. Semiconductor device and manufacturing method for same, crystal, and manufacturing method for same
JP6406926B2 (ja) 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
US9716003B2 (en) * 2013-09-13 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR102084177B1 (ko) * 2013-11-07 2020-03-04 삼성디스플레이 주식회사 박막 트랜지스터 기판, 그것을 포함하는 표시 장치, 및 그것의 제조 방법
KR102263827B1 (ko) * 2014-03-21 2021-06-14 삼성디스플레이 주식회사 산화물 반도체 증착장치 및 이를 이용한 산화물 반도체의 제조 방법
EP2927934B1 (en) * 2014-03-31 2017-07-05 Flosfia Inc. Crystalline multilayer structure and semiconductor device
EP2942804B1 (en) * 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
CN103956325B (zh) * 2014-05-19 2016-06-01 青岛大学 一种多层复合氧化物高k介质薄膜晶体管的制备方法
KR20150146409A (ko) 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
JP6945119B2 (ja) * 2014-11-26 2021-10-06 株式会社Flosfia 結晶性積層構造体およびその製造方法
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
TWI542715B (zh) * 2015-09-21 2016-07-21 友達光電股份有限公司 一種結晶氧化銦鎵鋅半導體層及薄膜電晶體的製造方法
US10438841B2 (en) 2015-10-13 2019-10-08 Amorphyx, Inc. Amorphous metal thin film nonlinear resistor
CN105826250B (zh) * 2016-05-17 2018-11-30 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置及薄膜晶体管制作方法
JP6981289B2 (ja) * 2017-06-16 2021-12-15 富士通株式会社 化合物半導体装置及びその製造方法、並びに受信機
US11031167B2 (en) * 2017-11-21 2021-06-08 University Of New Hampshire Giant perpendicular magnetic anisotropy in Fe/GaN thin films for data storage and memory devices
JP2021520060A (ja) * 2018-03-30 2021-08-12 アモルフィックス・インコーポレイテッド アモルファス金属薄膜トランジスタ
CN112424947A (zh) * 2018-07-12 2021-02-26 株式会社Flosfia 半导体装置及包含半导体装置的半导体系统
TW202006945A (zh) * 2018-07-12 2020-02-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
EP3960914A4 (en) * 2019-04-24 2022-12-28 NGK Insulators, Ltd. SEMICONDUCTOR FILM
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
US12075656B2 (en) 2020-06-12 2024-08-27 Amorphyx, Incorporated Circuits including non-linear components for electronic devices
JP2022051290A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 半導体記憶装置
CN113053730B (zh) * 2021-03-05 2024-05-03 中国科学院苏州纳米技术与纳米仿生研究所 多孔氧化镓外延层及其制备方法
CN113555462B (zh) * 2021-07-05 2023-01-17 浙江芯科半导体有限公司 一种双结型Ga2O3器件及其制备方法
CN116417520B (zh) * 2023-06-01 2023-10-17 湖北九峰山实验室 一种氧化镓场效应晶体管及其制备方法

Family Cites Families (178)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3079509B2 (ja) * 1992-03-11 2000-08-21 日立建機株式会社 薄膜積層結晶体およびその製造方法
US5626715A (en) * 1993-02-05 1997-05-06 Lsi Logic Corporation Methods of polishing semiconductor substrates
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4232363B2 (ja) * 2001-08-30 2009-03-04 信越半導体株式会社 ＺｎＯ系半導体発光素子
TW541723B (en) 2001-04-27 2003-07-11 Shinetsu Handotai Kk Method for manufacturing light-emitting element
JP4647131B2 (ja) * 2001-05-08 2011-03-09 独立行政法人科学技術振興機構 薄膜結晶の形成方法
JP3694737B2 (ja) * 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4298194B2 (ja) * 2001-11-05 2009-07-15 独立行政法人科学技術振興機構 自然超格子ホモロガス単結晶薄膜の製造方法。
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN100568457C (zh) 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
US7250627B2 (en) * 2004-03-12 2007-07-31 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US8314420B2 (en) * 2004-03-12 2012-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device with multiple component oxide channel
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4476691B2 (ja) * 2004-05-13 2010-06-09 日本軽金属株式会社 酸化ガリウム単結晶複合体及びその製造方法並びに酸化ガリウム単結晶複合体を用いた窒化物半導体膜の製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US20080210934A1 (en) 2005-03-25 2008-09-04 Tokyo Institute Of Technology Semiconductor Device Using Titanium Dioxide as Active Layer and Method for Producing Semiconductor Device
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5196813B2 (ja) * 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20070287221A1 (en) 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008108985A (ja) 2006-10-26 2008-05-08 Kochi Prefecture Sangyo Shinko Center 半導体素子の製法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5245287B2 (ja) 2007-05-18 2013-07-24 ソニー株式会社 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101412761B1 (ko) 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN101946307B (zh) * 2008-03-01 2012-12-19 住友化学株式会社 半导体基板、半导体基板的制造方法及电子装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR101441542B1 (ko) * 2008-03-26 2014-09-18 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막트랜지스터 기판의 제조 방법
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US20090278125A1 (en) * 2008-04-17 2009-11-12 Xiangfeng Duan Crystalline semiconductor films, growth of such films and devices including such films
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
US7893468B2 (en) * 2008-05-30 2011-02-22 International Business Machines Corporation Optical sensor including stacked photodiodes
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI626744B (zh) * 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102094683B1 (ko) * 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5258475B2 (ja) 2008-09-22 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101547325B1 (ko) * 2008-10-27 2015-08-26 삼성전자주식회사 트랜지스터 및 이를 포함하는 반도체 소자
TWI659474B (zh) * 2008-10-31 2019-05-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103730509B (zh) * 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
TWI487104B (zh) * 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011074506A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101603768B1 (ko) * 2009-12-22 2016-03-15 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 평판표시장치
KR101301463B1 (ko) * 2009-12-25 2013-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제작하기 위한 방법
KR101883802B1 (ko) 2009-12-28 2018-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101074813B1 (ko) * 2010-01-07 2011-10-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105810752B (zh) 2010-04-02 2019-11-19 株式会社半导体能源研究所 半导体装置
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
KR102436902B1 (ko) 2010-04-02 2022-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101465192B1 (ko) 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
US8686416B2 (en) 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620650B2 (en) 2012-08-10 2017-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI594430B (zh) * 2012-08-10 2017-08-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN110047907A (zh) * 2014-05-08 2019-07-23 Flosfia株式会社 结晶性层叠结构体、半导体装置
CN110047907B (zh) * 2014-05-08 2024-03-15 株式会社Flosfia 结晶性层叠结构体、半导体装置

Also Published As

Publication number Publication date
KR20120028228A (ko) 2012-03-22
US20150340509A1 (en) 2015-11-26
TWI527126B (zh) 2016-03-21
US9117919B2 (en) 2015-08-25
JP6683576B2 (ja) 2020-04-22
US20140246674A1 (en) 2014-09-04
TWI582856B (zh) 2017-05-11
JP2012084867A (ja) 2012-04-26
US20120061663A1 (en) 2012-03-15
JP2017055120A (ja) 2017-03-16
KR101932576B1 (ko) 2018-12-26
US8901552B2 (en) 2014-12-02
US9343584B2 (en) 2016-05-17
TW201612988A (en) 2016-04-01
JP6009747B2 (ja) 2016-10-19

Similar Documents

Publication Publication Date Title
TWI527126B (zh) 半導體裝置及其製造方法
JP7320108B2 (ja) 半導体装置
JP6389942B2 (ja) 表示装置
TWI692109B (zh) 氧化物半導體膜及半導體裝置