TW201044596A - Reduced process sensitivity of electrode-semiconductor rectifiers - Google Patents

Reduced process sensitivity of electrode-semiconductor rectifiers Download PDF

Info

Publication number
TW201044596A
TW201044596A TW098124069A TW98124069A TW201044596A TW 201044596 A TW201044596 A TW 201044596A TW 098124069 A TW098124069 A TW 098124069A TW 98124069 A TW98124069 A TW 98124069A TW 201044596 A TW201044596 A TW 201044596A
Authority
TW
Taiwan
Prior art keywords
land
doping concentration
region
top surface
net
Prior art date
Application number
TW098124069A
Other languages
English (en)
Inventor
Joseph A Yedinak
Mark L Rinehimer
Thomas E Grebs
John L Benjamin
Original Assignee
Fairchild Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor filed Critical Fairchild Semiconductor
Publication of TW201044596A publication Critical patent/TW201044596A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

201044596 六、發明說明： I：發明所屬之技術領域】 發明領域 不王題η谷概有關於半導體技術 導體裝置及其製造方法 C先前技術3 發明背景
電極半導體整流器包含一廣大範圍的半導體裝置，盆 具有一導㈣電極層會接觸—轉Μ衫該二具有不對 稱電流-電壓特性的材料之間形成-電接面。—典型的不 對稱電流一電壓特性於一雷懕土丄 电爱走向（例如“正向，，電壓）會比 另-電壓走向(例如“反向，，電壓)具有一較大的電流傳導 - 流器的r，係為一肖特基 壁二極體。其它類型的電極半導 τ等體整流器亦有存在。 【發明内容;j 發明概要 構成本主題内容的一部份 申請人等已發現電極半導 體整流器的電特性能在半導#曰 〒祖日曰圓中，及當某些電極材料 被使用時能在許多半導體晶圓 間廣泛地改變。又，申請 人等已發現該等大變化係由於 ± ^ 、電極形成製程所造成之較大 的表面粗度所致。 申請人等已發現上述電晰 1王貝的變化可藉級變鄰近於 (例如接近或靠近但不一定接觸 银碼）读電極的半導體材料中之 淨摻雜i辰度，以使該濃度隨著 f雕叇電極的距離減降其值而 201044596 被大大地減少。在一典型實施例中，該級變區域可位於該 電極的半微米以内。在一具有一屏蔽溝槽鄰設於該電極的 典型實施例中，該級變區域可位於離該電極一距離以内， 該距離係為半微米或該屏蔽溝槽的一半深度之較大者。在 依據本案的肖特基障壁二極體實施例中，鄰近於該電極之 半導體材料中的淨摻雜濃度係充分地低以防止一電阻接觸 的形成。 一實施例係泛指一半導體裝置，包含：一第一導電性 類型的半導體層具有一第一表面，一第二表面，及一第一 導電性類型的級變淨摻雜濃度在該半導體層的一部份中， 該級變淨摻雜濃度會隨著離該半導體層之頂面的距離而漸 減其值；及一電極設在該半導體層的第一表面，並鄰近於 該第一導電性類型之級變淨摻雜濃度的部份。 在前一實施例的又一實施例中，該級變淨摻雜濃度的 部份係位於該半導體層之頂面的半微米内，或在凸台（若有 凸台存在）之高度的一半以内，或在此二值之較大者以内。 另一實施例係泛指形成一半導體裝置，包含：形成一 半導體材料之凸台區具有一頂面及一第一導電性類型的級 變淨摻雜濃度部份鄰近於該頂面，其中該級變淨摻雜濃度 會隨著離該凸台區域頂面的距離而漸減其值；及在該凸台 區域的頂面上形成一接觸電極。 在前一實施例的又一實施例中，該級變淨摻雜濃度的 部份係位於該半導體層之頂面的半微米内，或在該凸台高 度的一半以内，或在此二值之較大者以内。 201044596 • 添加的實施例係有關溝槽屏蔽式裝置和製造該等裝置 的方法。此一裝置之一實施例包含：一第一導電性類型的 半導體層具有-第-表面，-第二表面，和一凸台區域， 該凸台區域具有一頂面鄰近於該層的第一表面，及一該第 一導電性類型的級變淨摻雜濃度在該凸台區域之一第」部 份中，該級變淨摻雜濃度會隨著離該凸台區域之頂面的1 離而漸減其值；一溝槽電極延伸於該半導體層中並鄰近於 0 該凸台區域，該溝槽具有一電絕緣的電極設於其中，並由 »亥半^體層的第一表面朝第二表面延伸至該層的第一表面 底下之一第一深度；一第二電極設在該凸台區域的頂面； 一第三電極電耦接於該半導體層；且其中該第一部份係位 • 找半導體層的頂面之—第-距離以内，該第-距離係為 • 半微米或該第一深度的一半之較大者。該第二電極可包含 一肖特基觸點及/或一矽化物觸點。 一製造一溝槽屏蔽式裝置的方法實施例包含：在一半 〇 導體層的一部份中形成一第一導電性類型的級變淨摻雜濃 度區域，該級變淨摻雜濃度會隨著離該半導體層之第一表 面的距離而漸減其值；形成一或更多個電絕緣溝槽電極於 該半導體層的第一表面，而在該半導體層的第一表面中界 定一凸台區域，該凸台區域具有一頂面在該半導體層的第 一表面；及在至少一凸台的頂面上形成一接觸電極。 這些及其它實施例會被參照圖式詳細描述於詳細說明 中。 所揭實施例的各種不同態樣可被單獨或結合來使用。 5 201044596 圖式簡單說明 第1圖示出一比較的溝槽屏蔽式肖特基障壁二極體之 掃描電子顯微鏡(SEM)的截面顯微照片之代表圖。 第2圖示出一依據本主題内容之舉例的溝槽屏蔽式肖 特基障壁二極體裝置之截面。 第3圖示出一比較裝置與一依據本主題内容的舉例裝 置之二實施例的淨η型掺雜濃度線形和電場線形的圖表，而 有一第一量的半導體被一接觸形成製程消耗掉。 第4圖示出一比較裝置與一依據本主題内容的舉例裝 置之二實施例的淨η型摻雜濃度線形和電場線形的圖表，而 有一第二量的半導體被一接觸形成製程消耗掉。 第5圖為一比較裝置與一依據本主題内容的舉例裝置 之二實施例在2 5 °C溫度的反向偏壓洩漏電流經繪製成被一 接觸形成製程所消耗的半導體量之一函數的圖表。 第6圖為一比較裝置與一依據本主題内容的舉例裝置 之二實施例在2 0 0 °C溫度的反向偏壓洩漏電流經繪製成被 一接觸形成製程所消耗的半導體量之一函數的圖表。 第7圖為一比較裝置與一依據本主題内容的舉例裝置 之二實施例在高電流密度和25°C溫度的正向電壓經繪製成 被一接觸形成製程所消耗的半導體量之一函數的圖表。 第8圖示出一依據本主題内容之一舉例裝置之一第三 實施例的淨η型摻雜濃度線形圖，而有一第一量的半導體被 一接觸形成製程消耗掉。 第9圖示出一依據本主題内容之一舉例方法的流程圖。 201044596 圖。 第10圖7依據本主題内容之另—舉例方法的流 程 【實施令式】 較佳實施例之詳細說明 ^本，容的技術將會被參照所附圖式更完整地 描述於後，而本主題内容的實施例會被示於其中。但， 主題内容可被以不同的形式實施，且不應被視為受限於: Ο ❹ 陳明的實施例。而，該等實施例係被提細使本揭露對— 熟f該技術者是徹底且完整的，並能完全涵蓋本主題内容 的範圍。在該等圖式中，各層和區域的厚度為清楚之故可 能會被誇大。在整個說明書中相同的標號會被用來指 同的元件。 應請瞭解，當一元件譬如一層，一區域 稱為係“在另_元件 電冬專破 ;於”，“電搞接於，’另-元件等，則其可能係直接地設在： 2元件上’或連接於、_於該另—元件，或者 Γ可能存在。相對地，當-元件顧稱為“直接在另一元 4上’直接錢&，，“直餘胁，，，l#f連接於 P件4，黯沒有中介元件存在。應請瞭解本案的申請 專利範圍可祕巾所料㈣ 列關係，而其支持係、由原來”請案來提供。空白的相對 性用語，譬如“在上，，，“在下，，，“高於”，“低Μ ‘7 方:::‘前後’，’“右〜^ 地私述兀件或特徵對另一元件或特徵的關係如在該圖 7 201044596 中所示。應請瞭解該等空間相對性用語除了於圖中所示的 定向之外係意要用以涵蓋該裝置在使用或操作時的不同定 向。例如，若該裝置在圖中被倒轉，則被描述為“低於，，= 者在其匕元件或特徵“下方，，的元件將會被定向為“高於，，= 者在該其它元件或特徵“上方，，。故，該舉例用語“在上，，乃 可涵蓋“在上，，和“在下，，兩種定向。 使用於此的闺浯係供說明的目的而不應被視為限制本 主題内容的意義或範圍。當使用於本說明書中，一單數形 式可包括—複數形式，除非在文中詞語有界定表示—特定 狀況。又，本說明書中所用的“包含，，及/或“包含有”等措辭 既非限^所提到的形狀、數目、步驟、動作、操作、構件、 疋件及/或其組群等，亦不排除—或更多其它不同的形狀、 數目、步驟、操作、構件、元件及/或其組群，或其添加者 的存在或附加。於此所用的“及/或，，—詞乃包括—或更多該 等有關的列示品項之任何和全部的組合。使用於此的次序 詞語’譬如“第一，，、“第二，，等係用以描述不同的品項並 使时項區別於另-品項。應請瞭解該等品項並不被此等 切用語所限定。故，一會被描述為一第一品項者亦可被 稱為一第二品項而不超出本主題内容的範圍。 如在半導體技術中所已知者，有呵捧雜劑(例如石申、 鱗)等可人、擴散、或生長於—半導舰中來使其形成 η型，並有p型摻雜劑(如，等可被植入、擴散、或生長於一 半導體區中來使該區形成ρ型。在許多裝置製程中，常見植 入或擴散-η型摻雜劑於—既存的ρ型區中而來製成一η型 201044596 • 的次區域。在該n型次區域中，該摻雜劑的濃度會超過 *亥P型摻雜劑的濃度。在該次區域中會有一“淨、型摻雜濃 度，其係等於所注入的η型摻雜劑濃度減去既存的p型摻雜 劑濃度。該_次區域的電性f之實質部份係有關於該淨η 型摻雜濃度(而非注入的η型摻雜劑濃度），因此之故該半導 體技術會在淨濃度和注入濃度之間作區別。一裝置的其它 區域可在形成時被以單獨一種摻雜劑注入該等區域中來製 〇 成，於此情況下該“淨，，摻雜濃度係等於該注入摻雜濃度。 、、淨摻雜浪度於此可被以每立方公分⑽寫為cm力所含 的總或淨摻雜劑原子之單位來界定。 ^ ^第1圖示出一比較的溝槽屏蔽式肖特基障壁二極體 ^ 掃描電子顯微鏡(SEM)截面顯微照片的代表圖。該半導體裂 - L包含-淨n+摻雜基材5，-η型半導體㈣設在基❺ 上，多數個電絕緣溝槽電極30設在半導體層10的頂面，及 多數個半導體凸台區20介設於該等溝槽電極30之間。一溝 ❹ 槽電極30可包含一中心導電性多晶石夕電極32及一外電絕緣 的氧化物層34^1更包含一石夕化錄層40形成於該等多晶 夕電極32和凸台20的頂面，一金屬層45形成於石夕化錄層仙 上，及一金屬電極層60形成於基材5的反面上。石夕化錦層4〇 可藉沈積-層的元素錦於凸台2G和多㈣電極32的表面 上、’然後將該基材的表面加熱至一高溫以形成一石夕化錦層 而被形成。於此形成製程中，該石夕和多晶石夕的頂部會被消 耗。典型地，0.05至0.25微米的石夕會被消耗 褒置提供-低正向電壓，但發明人等已發現其形齡= 9 201044596 凸口 20和多晶矽電極32的表 常搞如弟1圖所示。在凸台20和 電極32的表面上沈積該元素鎳之 β ⑴，一小ΐ的Ρ型摻雜鈿 (例如硼）會被植入於凸台2〇的 4 ^ ，以減少在該凸台頂面處 树摻雜讀，此乃可確保該砂化鎳不會對該凸台形成 電阻接觸。該植入能量較低，係等於或小於術V。 因部份地構成本主題内容，發明人等已發現該石夕化鎳 層的形成會導致製設在―晶圓上的裝置之電性質有較大 的變化，且由相同製程順序所製成的不同晶圓所製成的裝 置亦同。目射目信此等大變化仙_化鎳形成製程所造 成的較大表面減賴，為本案之—發明概念，發明人 等已發現上述之電性質的變化可藉級變該凸台的—部份中 之淨摻雜濃度，以使其值若沿該凸台區的中心線測量會隨 著離該凸台頂面的距離減少而被大大地減少 。在一典型實 施例中’該級變部份可被設於完全製成的裝置之凸台的上 半部中，且可在該完全製成的裝置之凸台的最頂端半微米 内’尤其是針對具有短於1微米或2微米之凸台的裝置等。 該級變區域可被設於完全製成的裝置之凸台的最頂端％微 米以内，尤其是針對具有短於1微米或2微米之凸台的裝釁 等。通常，該級變淨摻雜濃度的部份係位於該半導體層之 頂面的半微米内，或在該凸台高度的一半以内，視何者較 大為準。在依據本主題内容的肖特基障壁二極體實施例 中，在該凸台頂面的淨摻雜濃度係充分地低，以防止一電 随接觸的形成。相對地，該比較裝置沿該凸台區域的中心 線有一淨摻雜濃度會隨著離該凸台區域頂面的距離而增加。 201044596 第2圖示出一依據本主題内容之一舉例的溝槽屏蔽式 肖特基障壁二極體裝置100之截面。半導體裝置100包含一 淨n+摻雜的基材105，一淨η型半導體層110設在基材105 上，多數個電絕緣溝槽電極130設於半導體層110中而在其 頂面處，及多數半導體凸台區120介設於該等溝槽電極130 之間。由該圖中可顯現。該等溝槽電極130的深度等於凸台 區120的高度。半導體層110典型係被以η型摻雜劑生長於其 中來製成，而沒有任何ρ型摻雜劑存在，於此情況下該“淨”η 型摻雜濃度和注入的η型摻雜會具有相同值。一溝槽電極 130可包含一中心傳導電極132及一外電絕緣氧化物層 134。中心傳導電極132可包含一金屬及/或摻雜的多晶矽。 外絕緣層134可包含一種氧化物，譬如二氧化石夕。一凸台區 120具有一頂面鄰近於該層110的頂面，一寬度WM係在一該 凸台區側壁上升一半的位置（例如該凸台的中間）處所測 得，及一淨η型摻雜濃度沿該凸台中心線的線形，其會隨著 離該凸台區頂面的距離而改變。裝置100更包Ί —級變淨η 型摻雜濃度的區域150鄰近於一凸台區120的頂面。在級變 區150中，該淨η型摻雜濃度會隨著離該凸台區頂面的距離 而減少其值。即是，位在或靠近該頂面之處，該淨η型摻雜 濃度係以一第一值開始，而當沿著該凸台區的中心線朝該 凸台區底部移入該凸台區塊體内時，則會由該第一值減 少。就具有1至2微米之凸台高度的裝置而言，當在如此形 成的裝置中測量時，該淨η型摻雜濃度嗣可在一離該凸台區 120之頂面0.125至0.5微米的距離處以一第二值來分級改 11 201044596 變。針對具有大於1微米之凸台高度（溝槽深度）的裝置而 言，該淨η型摻雜濃度以該第二值來分級改變之點可為一在 該凸台高度（溝槽深度)之值的最多一半距離處。該淨η型摻 雜濃度嗣可由此點隨著更深入該凸台區内的距離（例如若 朝向該凸台區的底部再更移入該凸台區内）而增加。該淨η 型摻雜濃度的增加會提供降低該裝置之導通狀態電阻的利 益。 在一實施例中’半導體層110可具有4_25微米（μπι)的厚 度’溝槽電極130可具有ι.1μιη的深度，絕緣層134可包含二 氧化矽具有一400埃（Α)的厚度，而凸台區12〇可具有一在 〇·2至0.6μπι範圍内的寬度，且其側壁會相對於該層11()的底 面以一大約89。的角度斜傾。在典型實施例中’該凸台寬度 是在0.2至0.4μπι的範圍内，且較好是在〇 25至〇·35μηι的範圍 内。基材105可具有一 5><i〇18cm-3至ixi〇2〇cm-3的淨η型摻雜 濃度。在凸台區120中的最大淨!!型摻雜濃度可具有一在 4xl015cm·3至2xl017cm·3範圍内之值，而在典型實施例中可 具有一在8xl015cm-3至8xl〇6cm-3範圍内之值。在級變部份 150中的最大淨η型摻雜濃度可具有此等相同範圍。在該凸 台區120頂面處的淨η型摻雜濃度當該凸台包含矽半導體時 一般係小於約lxl017cm-3，俾可確保—肖特基接觸（例如非 電阻接觸）的形成，且較好等於或小於4><1〇、坩_3。 裝置1〇〇更包含-碎化錄層14〇形成在電極132和凸台 120的頂面，一互接金屬層145形成於矽化鎳層“ο上，及— 底金屬電極層電耗接於該基材1〇5#ση型層ιι〇。魏: 12 201044596 .. 層14G會提供肖特基接觸電減在凸台區m的頂面，且金 屬層145會將該等電極互接於電極132。石夕化鎳層140可藉沈 積-紅素錄於該凸台12G和多晶㈣極132的表面上，然 後將撼材的表面加熱至一高溫以形成一石夕化錄層而被製 成。在此形成製程中，該石夕和多晶石夕的頂部(假使用於觸點 )曰被雜典型地’㈣5纽25帅时會被消化。當電 極132包含多晶料，該多晶碎的摻雜濃度係充分地高而使 〇 财化物層會形成對電極⑴的料咖。（當魏132包含 金屬時’錢積的鎳層會形成一對該金屬的電觸點而不會 形成一石夕化物）。 如一選擇，裝置100可更包含多數的加強摻雜區170設 • 在靠近電極13G的底壁處，如巾請人在2_年2月9日所申請 之No. 12/368210美國專利申請案中更完整地揭述者，其名 稱為“具有穩定且受控的錢特性之半導體裝置及其製造 方法，内谷併此附送參考。加強摻雜區17〇可具有比該半 〇 冑體層竭淨11型摻雜濃度和凸台區12G的最大淨η型掺雜 濃度更问至J 50%或更大2xl0i6cm.3的淨最高η型換雜濃 度，且典型具有更高2至5倍的淨最高η型換雜濃度。該等區 域Π0可藉在該等電極被形成之前先將一η型換雜劑離子植 入於該等溝槽13〇的底壁中，然後退火該植入物而來輕易地 形成。該退火處理能使該摻雜劑朝向該凸台的中心線遷 移’如該圖中的虛線170,所示。—典型的植入劑量範圍可 由5x^W(每平方公分的植入表面積之換雜劑原子）至 2x10 cm ’並可具有—植人能量和退火處理，其會使該植 13 201044596 入物擴散進入半導體層110中〇 1至2卜〇1。如在申請人之上述 美國專利申請案中更詳細地說明，加強摻雜區170會作用來 將突崩區域釘住於凸台區m底下的位置，故可防止崩潰電 壓隨著該裝置重複地曝露於崩潰狀態而漸增。 第3圖示出第1圖所示的比較裝置（點線），和—第—實施 例的裝置1〇〇其中級變區150係在凸台12〇頂面的2 = 0_25脾之外（實線）’及—第二實施例的裝置刚其中級變區 150係在凸台120頂面的大約〇 5μιη以内（虛線）等之_換雜 濃度的圖表。為了-致起見，在第3圖中所示的全部三個^ 置實施例皆包含加強摻雜區丨7 〇，和大約丨丨μ m的凸台高产 (溝槽深度)。該X軸為在金屬層45和145的頂部所測得之深 入該裝置表面的距離’ ^最左邊的γ軸是其淨η型換雜濃 度。就第3圖所示的全部三個裝置實施例而言，二平均 0.065μΐη之在凸台頂面的矽會在該SiNi形成製程中被消= 掉。該等凸台20和120的頂部係平均位於χ軸上的 處，而該等凸台的底部係平均位於χ軸上的〗3㈣處。-^2 較裝置在凸台2G頂部具有-lxlQlW3的淨η型摻雜紗， 且在該凸台區中單調地增加至該凸台中間之—糾〇】6^ 3 的高原值，並保持在或高於該標度至在13帅處的凸二m 部。在該比較裝置中之凸台頂部的較低值是因淺P型植^ 所造成’其會補償該層10的一些N型摻雜劑。相對地飞— 個裝置⑽的實施例在凸台no頂部具有大約丨ηχΐ()ΐ6^ς 線)和3.3 — W(虛線）的較高型捧雜濃度，並 調地減低至在X軸之0.45μιη處的大約5 2；)<1〇〜吖3#在早 14 201044596 ! 之〇.6_處的大約4.2χΐ〇\πΓ3等之下凹值。在該二裝置100 實施例中’該淨Ν型摻雜濃度會由該等下凹處單調地增加至 一靠近該凸台底部（X軸之值為大約1 ·2μιη)的4χ 1016cm-3之 值。該全部三個裝置實施例的淨n型摻雜濃度線形皆由於加 強摻雜區170’而會在大約丨2至丨7μηι的範圍内示出一大約 8xl〇16cm_3的凸升。
又在第3圖中亦示出該三個裝置實施例在一 18V的反向 0 偏壓下的電場線形。全部三個線形皆在靠近該溝槽底部(X 軸上之1.3μιη處）具有一3_2xl05V/cm的波峰值。在比較裝置 1 (點線）中’§玄電场在凸台區20的中間和頂部係為一 0.4xl05V/cm的較平坦值。在該裝置1〇〇之二實施例中，該 - 電場線形在凸台區120的中間和頂部具有拋物線形狀，並具 - 有在前述比較裝置1的〇.4xl〇5V/cm值以下之值，惟除該第 二實施例的裝置100在靠近凸台頂面處的電場線形會在該 凸台的頂面上升至一 0.7xl05V/cm之值。—裝置的反向偏壓 q 洩露電流係規格略有關於該凸台頂面處的電場之值。因 此，由於裝置1和裝置100的第一實施例在頂面處具有大致 相同的電場，故可被預期該等裝置將會有類似的泡露電流 值，其即此狀況。又，因該裝置100的第二實施例在凸台頂 面具有一較高的電場，故可被預期其將會有—較高的洩露 電流值，其即此狀況。 第5和6圖為該三個裝置實施例分別在2 5 〇c和2 〇 〇 t 時，在18V反向偏壓的反向偏壓洩漏電流(Ir)，經繪製成被 該NiSi形成製程所消耗的矽量之一函數的圖表。於第3圖所 15 201044596 不的裝置係有0 · 〇 6 5 μ m的矽被該矽化物製程 100的第-實施例（實線）和比較裝轉’该裝置 且右膏曾h 士 (點線)皆在該二溫度 具有實貝上相同的泡漏電流，而該裝置i 又 (虚線）具有-較高的&漏電流（見第5和6圖中^實施例 端）。若所消耗㈣量增加，則該比較裝置 有甚大改變，但在該裝置綱的第— “電、机會 對較小的改變。聽為-甚大優點，⑼中只有相 的裝置之電特性會具有較大的—^ R—晶圓上 ^ 1使用相同製 設在不同晶圓上的裝置之電特性亦能具有較大的_致性， 而無干於細化製程中所有耗㈣量變異。 第4圖示出該三個裝置實施例在平均有〇215帅於凸二 頂了已在肺形成製程中被消·€的情況下之淨 雜電場。（此狀況對應於第5和6之圖表右 點）。如在第4圖中所見，該裝置！在凸台頂面的電場值j 雙倍值，而該裝置繼之第-實施例的同樣電場值有猶微地 上升’且該褒置⑽之第二實施例會以一適度的量減少。不 用將該等發明態樣的操作限制於任—特定解釋，相信有二 主要效應會發生來降低該裝置刚之實施例的電場和泡漏 電抓其第一效應，相信該裝置1〇〇之區域15〇的級變淨n ㈣雜遭度會對該電場造成一内建的減滯成分，此係有利 於減y /¾漏電抓。但’由於一大量的摻雜劑會在該石夕化製 程中隨著石夕被消耗掉，故若在該石夕化製程中被消耗的石夕量 增加，則該減滯成分會被減少。至於一第二效應，亦相信 方在遠凸台之較上部份中的總淨n型摻雜濃度減少，則在該 16 201044596 凸台頂面處的電場會減少，而得減少該凸台中的電場和洩 漏電流。此係因為在反向偏壓情況下由於該等溝槽電極13〇 的作用一空乏區會形成於該凸台中，且在該凸台的較上部 份中之總淨摻雜濃度的減降會作用來推迫該空乏區更深入 該半導體層110巾，而得減少能達到該 凸台頂部的電位和電 場之里。因此，存在於該裝置100之區域150中的負梯度因 有更多的矽和摻雜劑在該矽化製程中被消耗掉而會減少該 頂面處的淨η型摻雜濃度，此又會因有更多的矽和掺雜劑在 矽化製程中被消耗而減少該凸台之較上部份中的總淨摻雜 濃度，此則會減少該電場和洩漏電流。該二效應將會針對 第3和4圖中所不的全部三個|置來更詳細地探討於下。 就該裝置100的第一實施例（實線)來比較第3和4圖，於 第4圖中在該凸台頂面處的淨η型摻雜濃度相較於第3圖係 稍微減少，此依據上述的第二效應會傾向於減少第4圖的洩 漏電流，因為在該凸台上部的總淨摻雜濃度會減少。另一 方面，該濃度的梯度亦會稍微減少，此依據上述的第一效 應會傾向於增加第4圖的細電流，因為财獅電場減滯 成分會減少。此二效應之反平衡作用相信係可解釋為何在 第5和6圖中該裝置100的第一實施例會有較低且—致的茂 漏電流值。若對該裝置刚的第二實施例(虛線)作同樣的比 較，則第4圖中在該凸台頂面處的淨濃度相較 圖係稍微減少，此依據上述第二效應會傾向於減少第*圖、 洩漏電流，且該濃度的梯度會稍微地增加，此 、的 作又像上述的 第-效應亦會傾向於減少第4圖的、茂漏電流，因為該有利的 17 201044596 電場減滯成分會增加。這4b林 加時共同作絲使_和6_=^^#_增 施例的洩漏電流適度地減少。 、置100第二實 來比較第3和4圖，在第4圖中於/ Α十比較裝置1(點線） 濃度和電場相較於第3圖係甚+ 4凸口頂面處的淨n型摻雜 5和6圖中之裝置丨物属電流。=力:之此會傾向於增加第 對該電場的減滞成分’因為請掺置1並不具有 第一效應），且當於矽化製裎又疋/〇相反方向（上述 加時’在該凸台上部中的油：’肖：的矽和摻雜劑之量增 幻〜夺摻雜濃度會増加，从价祕l 述第二效應將會逐增該凸台中物—/依據上 第7圖示出該三個裝置實施例的正向電壓^所消耗 的毅—函數。如在圖中所見，該裝置刚之二實施例在正 向電壓皆具有比裝置!更少的變化。此相信係由於 的第一和第二實施例相較於裝置!在該淨η型摻雜濃产 作為被消耗的石夕之-函數時具有較少的變化所致。 區域150可由許多種製法來形成。在-製法中，一反摻 雜劑會被深植人於凸台⑶的頂部，而使所植人的反換雜劑 之高蜂位於完全形成的裝置中之凸台頂_平均高度水平 底下0.15至0·5μιη(或者該凸台高度係大於咖則為該凸台 南度的5G%) ’且更好為在該凸台頂面的平均高度水平底下 〇·2至0·4μιη(或右g凸台高度大於1μιη則為該凸台高度的 40%)。當㈣作為—反摻賴時，雜人能量可為等於或 大於7〇KeV，且可等於或小於3〇〇KeV。在具有1至2_範圍 内之凸台高度的典型實施例中，該硼植入物具有—能量為 201044596 - 80至160KeV，且典型介於100和140KeV之間。該植入垆旦 可考慮以肖縣觸點形成f法之翻㈣雜量來選擇里 並有-目標是要使紐人物的冑峰胁卿絲置中之宵 特基觸點的平均水平底·^μηΐΜμπι之間（或若該凸台高 度大於一則為該凸台高度的5〇%)，且更好係在所形= 置中之肖特基觸‘點的平均水平底下％μηι至之間（或者 ，凸台高度大於㈣，則為該凸台高度輯％)。該推雜劑 ❹ *可考賴健在賴製辭财將會被暴料後續熱暴 露來被選擇，以使該凸台頂面的淨η型摻雜濃度對在凹部'的 淨η型摻雜濃度有—2或更大的比率。該比率可為4或更。大’， 且亦可高達10或更大之值。該等植入物的高峰將會對應於 * 該區域150中之淨η型摻雜濃度的凹部。舉例而言，在第\和 ' 4圖中之該裝置1〇0的第一實施例之掺雜線形(實線)係可藉 -具有120KeV植入能量和2·8χ1〇丨2原子/cm2劑量的硼植入 物來完成，而該裝置100的第二實施例（虛線）可藉—具有 〇 160KeV植入能量和2_9xl〇12原子w劑量的爛植入物來完 成又如形成該區域150之另—例，該層11〇可被以n型捧雜 劑選擇地併同蟲晶生長來提供該區域15〇的級變知型推雜 濃度線形。再如形成該區域15〇之又另一例，一輕η型推雜 層110可被以一淺n型摻雜劑來植入。 應請瞭解一淺p型摻雜劑可被提供於該裝置1〇〇之一實 施例中以減低該凸台頂面處的淨n型摻雜濃度，而來調整該 裝置的正向電壓特性，並確保一肖特基接觸。此係以該裝 置100之-第三實施例來說明，其捧雜線形被示於第二圖 19 201044596 中，而有-0.065阿之值的石夕被該石夕化製程所祕。的線 形可看出，在電極層刚和區域15Q之間有—部份的凸^ 域其淨η型摻雜濃度會隨著離電極層刚的距離而増力= 故，若有較多㈣被财化製程所消耗，則在全部㈣二 中之總淨摻雜濃度將會㈣地增加，叫因所消耗的心 入該區域150中則會減少，而導致其茂漏特性相較於第—和
第二實施例會有稍微較大的變化，但相較於該比較 實質上一致。 W 雖裝置100已被以NiSi的使用來舉例說明，但請瞭解該 裝置10 0和本主題内容亦可被以其它㈣化物或金屬系統 來實施’並可提供使電性f減少變異的相同效益。雖褒置 _係被例示為一η通道裝置，而具有一n型基材1〇5，n型半 導體層110，在凸台12〇和區域15〇中有η型淨摻雜濃度，及η 型加強摻雜區17〇等，惟請瞭解該|置亦可被構製成—ρ通 道裝置，而具有一ρ型基材1〇5，ρ型半導體層11〇，在凸么 :2〇和區域150中有Ρ型淨摻雜濃度，及Ρ型加強#雜區17〇 等。因此，申請專利範圍乃藉將此等元件界述為“―第一導 電性類型”來涵蓋這些可能的通道構造。若一摻雜劑植八係 被用來在一P通道裝置100實施例中形成該區域150，則— 型摻雜譬㈣騎亦可髓人。 Π 製造該裝置1〇〇的舉例方法現將被描述。一第—方法係 以第9圖所示的流程圖200來說明。如在方塊202中所示，哕 方法可包含在—半導體層的第一表面中形成一或更多的電 絕緣溝槽電極’而在該半導體層的第一表面界定_或更多 20 201044596 凸台。一凸台會在該半導體層的第-表面具有-頂面。 先成》玄等溝槽電極的舉例製法會更詳細地說明於後。如在 方塊204所tf，该第一概括例的方法可更包含在一凸台的一 部份中形成一第~導電性類型之級變淨摻雜濃度的區域， 該區域係位在邊凸台頂面的半微米以内（或者該凸台高度 大於Ιμιηυ為&凸台高度的5()%)，且該級變淨摻雜濃度會 隨著離該凸台頂面的距離而漸減其值。當該層110包含該第 0 —導電性類型的適度摻雜時，該級變區可藉如下地形成： 離子植入補·摻雜劑（一相反於該第一導電性類型之第 二導電性類型的摻雜劑)於該等凸台的頂部中，而使一最大 植入深度係在所完全形成裝置之凸台頂部的平均高度水平 下方0.125至〇·5μηι之間（或者該凸台高度大於⑽則為該凸 • 台高度的5G%)。該植人物可被以-熱處縣敎。該等溝 槽電極的頂部不需為該植入而被罩蔽，但若有需要亦可被 罩蔽。雜入物的劑量會考量該退火處理的曝露溫度和任 〇 ㈣續㈣於升高的處理溫度，而㈣錢提供上述的級 變摻雜線形排列。在半導體技術的一般實務中通常係使用 電腦模擬程式來橫設退火及其它處理動作時的植入物之擴 散’以估計它們在最後形成裝置中的廊形。在熟習該技術 者的能力中係很容易使用此一模擬程式來選擇一植入能量 和植入劑量以提供該植入物所需的最終廓形。當植入硼作 為一第二導電性類型的摻雜劑時，其植入能量係典型高於 70KeV並低於300KeV，而通常範圍為8〇{^¥至16〇{^¥，且 典型地是在lOOKeV和140KeV之間。當該層11〇包含一該第 21 201044596 7電性類型的適度摻雜(例如5xiq]W3或更 左區乃可藉如下地形成：以—或更多種低能直2 術職植人物，且典贱㈣卿該半導體t = 面植入該第-導電性類型的添加摻雜，再後續以退^或^ 等的熱處理。如在方塊寫所示，該第—概括方法更包= 至少一凸台的頂面上形成-接觸電極。該接觸電極可二 "：肖特基接觸電極’並可更包含-金屬魏物，例如NiSi3。 形成一 NiSi接觸電極的舉例製法係描述於後。 -製造裝置輯第二方法係以第_中所示 圖220來說明。如在方塊222所示，該方法可包含在 體層的-部份中形成-第-導電性類型之級變淨摻雜濃产 的區域，該區域係位在該半導體層之一第一表面的半 内（或若該凸台高度大於Ιμιη則為該凸台高度的5〇%)，且該 級變淨摻雜濃度會隨著離該半導體層之第一表面的距離而 Χ 逐減其值。該區域可藉許多的技術來形成，包括：（丨）可被 使用第一種概括方法的上述植入法之任一者，及(2)在該半 導體層之一磊晶生長期間改變所併用的摻雜劑之量，而考 量後續的熱處理來達到一所需的淨摻雜線形。如在方塊224 所示，該第二種概括方法更包含形成一或多個電絕緣的溝 槽電極於該半導體層的第一表面中，而在該半導體層的第 一表面中界定一或多個凸台區域，一凸台區域具有一頂面 在該半導體層的第一表面處。形成該等溝槽電極的舉例製 法係更詳細描述於後。如在方塊226所示，該第二概括方法 更包含在一凸台區的頂面上形成一接觸電極。該接觸電極 22 201044596 -彳包含-肖特基接觸電極，並可更包含—金屬魏物，例 如NiSI。一形成NiSi接觸電極的舉例製法係描述於後。 上述之各方法係被以下的方法所涵蓋，其包含形成_ 半導體材料的凸台區具有一頂面，及一第一導電性的級變 摻雜濃度部份鄰近於該頂面，該部份係位於該凸台區之頂 而的半以内（或者該凸台高度大於1μηι則為該凸台高度 的50%) ’且該級變淨摻雜濃度會隨著離該凸台區之頂面的= 〇 離而逐減其值；及在至少―凸台的頂面上形成-接觸電極。 舉例的溝槽電極形成製法現會被描述。在該第一和第 二概括方法之任一者中，該一或多個溝槽電杇可被如下地 形成：沈積一蝕刻罩於該半導體層上來保護該等凸台位 置，然後經由該蝕刻罩來進行一異向性蝕刻製程。該異向 • ㈣刻製程可包含触刻製程。氟基的電㈣刻劑可 被用來為該等溝槽提供圓曲的底部表面。該等氟基的電漿 姓刻劑包括：SF4(六氟化物），呢加一種惰氣(例如一種 〇 鈍氣），SF6加氧和—或多種惰氣(例如He和Ar)，及SF6加硼 化氫(HBr)和一或多種情氣(例如He和Ar)。此外，其它的氟 基餘刻劑，例如C2F6、C4F8、NF3等，亦可伴隨著上述的^ 氣(〇2、HBr等）來被使用。該氟會蝕刻該矽基材，而氧和HBr 會形成該等溝槽側壁上的副產物，其會最小化該等側壁的 姓刻。舉例的餘刻製法可被見於Grebs等人的N〇 668〇232 美國專利中，其内容併此附送，且其係被共同地讓渡。 假使-電隸刻被使用，其可後續進行該溝槽側壁和 底壁之-軟清潔蚀刻，此能清除任何因該電_刻製程所 23 201044596 造成的晶體損傷。先前的_罩可被留在定位，且任何已 知的石夕之化學_劑皆可被使用（―等向的水性化學蚀刻 劑乃可被使用）。如—例子，-軟電漿_ (例如C F 4下游微 波電衆）可被用來除去大約_A的材料，再以—傳統的 邮⑽2⑽刻清潔，制再進行一RCA⑹標準清潔餘 刻。該軟電數蚀刻係比先前的異向性蚀刻更為等向性且較 不強烈，錄轉向性而比異向性更適宜。此軟清潔姓刻 動作之-可擇代_加於它的作法係，—大約_A的犧牲 二氧㈣層可在-nm：或更高的溫度以傳統的氧化法來 被生長’然後以-適當的姓刻劑（例如一等向的水性化學姓 刻劑，比如一緩衝的氧化物蝕刻劑，乃可被使用）來去除。 該犧牲性氧化物亦會將懸擺的矽缚緊連結於先前之電漿蝕 刻製程所造成的溝槽懸上，且亦可改良嗣將會被形成的 溝槽介電層之品質。一第二犧牲氧化物可被生長再除去、 以使該等溝槽的底面和凸台的頂緣更為圓曲。在該—或更 多的犧牲氧化物已被生長再除去之後，該基材的頂面和溝 槽可被以一傳統的Η4〇4/Η2〇2蝕刻並接續以一 RCA標準清 潔蝕刻來清潔。 有一可選擇的動作，一該第一導電性類型的摻雜劑可 被離子植入S亥等溝槽的底壁中來為加強摻雜區丨7〇提供初 始摻雜，假若該等區域有被使用於裝置100中。砷(As)可被 用作為該植入的摻雜劑，且先前的蝕刻罩可被留在定位以 防止該摻雜劑被植入該等溝槽的頂面處。一熱處理製程會 被進行以將該植入物擴散至半導體層1 1 〇中來活化該摻雜 24 201044596 #丨1供加強摻雜區17G。此植人可在上述的犧牲氧化層生 月）發生且使用於該犧牲氧化物之生長及其它後續處 理動作的熱暴露可被絲擴散和活化該加強摻雜區170的 —分又士另—種方法，該等區域170的植入可在該犧牲 氧化物層生長之後才被進行，並被植人穿過該犧牲氧化 勿此方法可各该犧牲氧化物來協助保護該凸台的側壁以 X植入物。使用於後續處理動作的熱暴露可被用來 〇 擴散及活化該加強摻雜區170的植入物。 然後，該等溝槽電極13〇的介電層134可被形成。此動 作可包含在—以—惰氣稀釋的乾氧氣環境（沒有水蒸氣) 中於110 c或更两的面溫將一薄氧化層生長在該等溝槽 側壁上。該氧化層可被生長至一大約400至_人範圍内的 • #度。由於在該生長製程期間鱗凸台頂部是暴露的，故 此氧化層亦會形成在該等凸台頂部。在一典型實施例中， 該生長溫度是在1125。。至1200。。的範圍内，而_大約1175 ❹ C(±1〇°C)之值會較佳，且該環境包含50%的氧和5〇%的氬 (例如氧有10公升/分的流率，且氬有1〇公升/分的流率）。結 合使用該高生長溫度和稀釋的乾氧氣環境來生長該屏蔽氧 化層在該功率半導體領域巾是科常的，但該組合已被發 現會在該層中提供較少的針孔瑕疵，而可導致改良的氧化 物品質，較高的Qbd(崩潰電荷)值，及一較佳的厚度均一性。 該氧氣可被稀釋而使其包含氣體生長環境體積的1〇%至 75%，且更好為25%至60%。 該等溝槽電極132可藉沈積一層多晶矽材料於先前形 25 201044596 成的薄氧化層上來被形成，該薄氧化層則係被形成於气 材的頂面（凸台頂部）和溝槽的側壁上。該沈積可被以該領= 中習知的傳統多晶矽沈積設備來完成。為以多晶矽材料填 滿一寬度約0.5μηι而深度為1·1μητ的溝槽區域，則該多晶矽 材料可在一 560 C的溫度被沈積至一由該基材的頂面測量 有500〇Α(〇.5μίη)的厚度。此材料量係足以塗覆該等溝槽的 側壁並使匕們填入。通常，為防止在該屏蔽電極中產生空 隙，該多晶矽（或其它的屏蔽材料)應被以一厚度來沈積，其 範圍為被充填的溝槽之寬度的一半至兩倍。典型地該沈 積厚度係等次該溝槽的寬度。該多晶矽可被以摻雜的形式 或未摻雜的形式來沈積。若以摻雜的形式沈積，則其較好 是在沈積時定位地摻雜。並具有一 1χ1〇ΐ8摻雜劑原子/cm3 或更高的摻雜程度，且更好為或4xl0〗8/cm-3或更高的掺雜 程度。疋位摻雜可藉伴隨著用來形成該多晶石夕的氣體(例如 矽烷和氨）引入一含有摻雜劑的氣體（例如用於n型的膦，和 用於ρ型竹一硼烧或三氟化硼）來完成。若以未摻雜的形式 沈積，則該多晶矽可在一後續退火階段(描述於後)被氣相暴 露於一摻雜劑氣體，或可在退火之前被以一 5xl〇ls摻雜劑原 子/cm的劑量和30KeV之植入能量的摻雜劑來植入。該摻雜 劑量可在5xl〇l4cm·2至5xl0i6cm-2的範圍内。一更一致的摻 雜劑分布可藉以兩種或以上的植入能量來植入該劑量而被 獲得。例如，—第一植入係在12〇KeV之2.5xl〇〗5cm·2的劑 量’及一第二植入係在30KeV之的2.5xl〇i5cm·2的劑量乃可 被使用。 26 201044596 對該多晶石夕的摻雜劑可為η型或Ρ型。Ν型摻雜劑係傳絲 使用於該技術中，而Ρ型摻雜劑未被使用於該技術中。但 是’發明人等已發現該等屏蔽電極的Ρ型摻雜能為該材料提 供-杈佳的：L作函數值’此料提供凸台⑽的較佳屏 (示於第2圖中）。
Ο 在該多晶矽已被沈積並選擇地植入之後，其可被在一 800 C或更咼的溫度退火一段充分時間來鞏固該等多晶矽 晶粒，並重分布所植入的摻雜(若有使用）。一95〇。〇的退火 溫度係可被使用。若該多晶料在退火時被氣相摻雜，則 該退火溫度可被升高至1〇〇〇。〇或更高。任何在退火製程中 形成於該多晶矽上的氧化物可藉短暫地暴露於一緩衡氧化 物蝕刻而被除去，且該基材可被以一傳統的H2S04/H202蝕 刻再續以一RCASC-1標準清潔蝕刻來清潔。在此時，一層 多晶石夕會在該薄氧化物層的頂上，而該薄氧化物層係在凸 台頂上。一傳統的多晶矽蝕刻嗣可被進行來蝕回留在凸台 頂上的多晶矽，而以先前形成的薄氧化物層作為一蝕刻擋 止物。此會蝕掉在凸台和溝槽上的多晶矽層之頂部。該多 晶矽蝕刻可持續一小段更多的時間來提供該等溝槽中的多 晶矽之一稍微蝕回，而使該等屏蔽電極的頂面水平位於該 等凸台的頂面下方，在該多晶矽触刻之後，該基材可被以 一傳統的H2S(VH2〇2蝕刻再續以一 RCA SC-1標準清潔餘 刻來清潔。 —舉例的NiSi形成製程現會被描述。一舉例的NiSi形成 製程可包含將該等凸台和屏蔽電極的頂部暴露於一氟化氫 27 201044596 (HF)蚀刻劑—短暫時間以除去任何已形成的氧化物，氣化 該基材表面上之大約1000A的Ni，在250。(：至400。(：範圍内 的溫度進行該Ni層之一第一次退火大約五分鐘，再於一4〇〇 C至700°C範圍内的溫度進行一第二次退火大約五分鐘。該 第一次退火製程會將一絕大部份的Ni層轉化成NiSi，而該 第二次退火製程會將該Nji轉化成Nisi。在一實施例中，該 份 成傳導接觸 第'人退火溫度係在約350°C (±10°C)，而該第二次退火溫度 係在大約5G(TC(±25°C)。該退火製程會將該凸台頂部大約 1000A切轉化成⑪化鎳，而在該等凸台頂面形成肖特基 障壁。錢火製程亦會轉化該等多晶⑪電極之頂部的一部 :並由於屏蔽電極中的高度摻雜而會與該等屏蔽電極形 的執行未被宣稱是在另；:::的任何方法之-動作 於另一動作以任何時門Μ 時，則該等動作可相對 進行和不同動作的穿插進〜（例如時序）來被進行，包括同時 個動作的某些部份被以(穿插進行可例如在二或更多 乃可瞭解，雖本申請案的進行時來發生）。因此， 但該等方_求項並不必〜^項寺的動作’ 作順序，而技蓋所有〇，4請求項用語所條列的動 的動作執行，及未明示於上：可能順序’包括同時和穿插 項用語的不同界定ββ、其它可能順序，除非有請求 隨於另i作）。 $地陳述—個動作係在前或後 任何‘ •個' ’及‘‘該，，的述語係用來表示—或更」 28 201044596 個，除非有特別地表示相反者。 於此所使用的詞語和敘述係被作為描述而非限制之用 語’且無意在該等詞語和敘述的使用中排除所示和所述特 徵的等效物，0可得知各種不同的修正斜驗所請求的 範圍内。 雖各種實施例在本文令係大都以N通道溝槽屏蔽裝置 的内容來被描述，但依據本主題内容的實施例亦可被實施 為p通道溝槽屏蔽裝置，其中該各層和區域的導電性類型係 為相反。且，雖該等實施例係被使用肖特基障壁整流器來 說明，但依據本主題内容的實施例亦得以M〇SFET結構、 IGBT結構、屏蔽閘極同步整流器（例如整合的屏蔽閘極 MOSFET和肖特基），及所述裝置的超接面變化例（如具有輪 替的導電性類型之矽排的裝置）等來實施。 又，一或多個實施例的一或更多特徵亦可與其它實施 例的一或更多特徵組合而不超出本主題内容的範圍。 雖本主題内容已針對所示實施例特別地描述，但請瞭 解各種變更、修正、調整和等效的措施等亦可依據本揭露 來被完成(例如各種變化可被作成，且等效物亦可取代其元 件來調適於特定狀況）’且係應在本主題内容和和申請專利 範項的範圍内。 【圖式簡單說明】 第1圖示出一比較的溝槽屏蔽式肖特基障壁二極體之 掃描電子顯微鏡(SEM)的截面顯微照片之代表圖。 第2圖示出一依據本主題内容之舉例的溝槽屏蔽式肖 29 201044596 特基障壁二極體裝置之截面。 第3圖示出一比較裝置與一依據本主題内容的舉例裝 置之二實施例的淨η型摻雜濃度線形和電場線形的圖表，而 有一第一量的半導體被一接觸形成製程消耗掉。 第4圖示出一比較裝置與一依據本主題内容的舉例裝 置之二實施例的淨η型摻雜濃度線形和電場線形的圖表，而 有一第二量的半導體被一接觸形成製程消耗掉。 第5圖為一比較裝置與一依據本主題内容的舉例裝置 之二實施例在2 5 °C溫度的反向偏壓洩漏電流經繪製成被一 接觸形成製程所消耗的半導體量之一函數的圖表。 第6圖為一比較裝置與一依據本主題内容的舉例裝置 之二實施例在2 0 0 °C溫度的反向偏壓洩漏電流經繪製成被 一接觸形成製程所消耗的半導體量之一函數的圖表。 第7圖為一比較裝置與一依據本主題内容的舉例裝置 之二實施例在高電流密度和25°C溫度的正向電壓經繪製成 被一接觸形成製程所消耗的半導體量之一函數的圖表。 第8圖示出一依據本主題内容之一舉例裝置之一第三 實施例的淨η型摻雜濃度線形圖，而有一第一量的半導體被 一接觸形成製程消耗掉。 第9圖示出一依據本主題内容之一舉例方法的流程圖。 第10圖示出一依據本主題内容之另一舉例方法的流程 圖。 30 45，145...金屬層 60，160...金屬電極層 120.. .凸台區 132.. .中心傳導電極 150.. .級變區 170.. .加強摻雜區 200，220…製法流程圖 202〜206，222〜226···各步驟
201044596 【主要元件符號說明】 1，100...半導體裝置 5 ， 105."級 10，110.··半導體層 20.. .凸台 30，130...溝槽電極 32.. .多晶矽電極 34，134…氧化物層 40，140…矽化鎳層
31

Claims (1)

  1. 201044596 七、申請專利範圍： 1· 一種半導體裝置，包含： -第-導電性類型的半導體層，具有—第—表面， 一第二表面’和—凸台區，該凸台區具有-頂面鄰近於 該層的第-表面，及-該第—導電性類型的級變淨換雜 濃，在該凸台區之-第―部份中，該級變淨摻雜濃度會 Ik著離s玄凸台區之該頂面的距離而逐減其值； -溝槽電極延伸於該半導體層中並鄰近於該凸台 區，該溝槽具有—電絕緣的電極設在其中並由該半導體 層的第-表面朝該半導體層的第二表面延伸至一在該 層之第一表面下方的第一深度； 一第二電極設在該凸台區的頂面；及 一第三電極電耦接於該半導體層；且 f中該凸台區的第一部份係位在該半導體層的頂 面之帛-距離以内，該第一距離係為半微米或該第一 深度的一半之一較大者。 2·如申請專利範圍第】項之半導體裝置，其中該級變淨摻 雜濃度的第-部份係位於該半導體的頂面之％微米以内。 申月專利範圍第1項之半導體裝置，其中該級變淨換 雜:度的第-部份係位於該半導體的頂面之麵以内。 項之半導«置’其中該凸台區更 :::第—導電性類型的級變淨摻雜濃度在該凸台區 1第份中，該第二部份係位在該第一部份下方， 。亥第—部份中的級變淨摻雜濃度會隨著離該凸台區之 32 201044596 頂面的距離而漸增其值。 5.如申請專利範圍第1項之半導體裝置，其中該凸台區更 包含一第一導電性類型的級變淨掺雜濃度在該凸台區 之一第一部份中，該第二部份係設在該第二電極與該凸 台區的第一部份之間，該第二部份的級變淨摻雜濃度會 隨著離該凸台區之頂面的距離而漸增其值。 6·如申請專利範圍第1項之半導體裝置，其中該溝槽電極 ❾ 具有至少一側壁和一底壁； 其中該凸台區具有一該第一導電性類型之淨摻雜 濃度的最大值；且 , 其中該半導體裝置更包含一加強摻雜區設在該半 導體層中，而具有一該第一導電性類型的第二淨摻雜濃 度，其係大於該凸台區之淨摻雜濃度的最大值，該加強 摻雜區係被設成鄰近於該電絕緣導體之一底壁。 7.如巾請專利範圍第6項之半導體裝置，其中該第二淨推 #濃度係大於該凸台區之淨摻雜濃度的最大值有至少 —2xl016cm-3的量。 8·如申請專利範圍第丨〜7項之任—項的半導體裝置，其中 該第一部份具有-淨摻雜濃度的最大值，-淨摻雜濃度 的最小值，及—該最大值對該最小值的比率，且其中該 比率係等於或大於2〇 X 如申清專利範圍第1〜7項之任—項的半導體裝置，其中 該第一部份具有—淨摻雜濃度的最大值，-淨摻雜濃度 的最小值，及一該最大值對該最小值的比率，且其中該 33 201044596 比率係等於或大於4。 如申吻專利*’1〜7項之任—項的半導體裝置其 在該凸台區的第-導電性類型之最大淨摻雜濃度係 於或小於2xl〇i7cm·3。 、寺 !1.如申請專利範圍第卜7項之項的半導體裝置， 該級變淨摻雜濃度的第-部份具有一最大淨_ 等於或小於丨6cnT3。 ，、崎 12·如申料職圍第卜7歡任_半導财置，
    該級變淨摻雜濃度的第-部份具有一最大淨換雜濃户 等於或小於4xl〇16cm·3。 又 13.如申請專·圍第i〜7項之任_項科導體裝置，其中 該第一導電性類型是η型。 14·—種製造-半導體裝置的方法，該方法包含： 形成-半導體材料的凸台區具有—頂面，並有—第 一導電性之級變淨換雜濃度的部份在該凸台區之一第
    一部份中，該級變淨摻雜濃度會隨著離該凸台區之頂面 的距離而逐減其值；及 在該凸台區的頂面上形成—接觸電極。 15·如申請專利範«14項之方法，其切成該凸台 區包含： 在一半導體層的-部份中形成一第一導電性類型 的級變淨摻雜濃度之區域，該級變轉雜濃度會隨著離 该半導體層之第-表面的距離而逐減其值；及 在。玄半導體層中形成一或更多電絕緣的溝槽電極 於其第-表面來界定該凸台區，該凸台區的頂面係位在 34 201044596 該半導體層的第一表面。 16*如申請專利範圍第丨4項之方法，其中形成該凸台區包含： 在一半導體層中形成一或更多電絕緣的溝槽電極 於其之一第一表面，以將該凸台區界定於該半導體層中 且在其第一表面，該凸台區具有一頂面在該半導體層的 第一表面；及 在該凸台區中形成該第一導電性之級變淨摻雜濃 ^ 度的部份。 .如申请專利範圍第14〜16項之任-項的方法，其中形成 該凸台區包含： ‘ 植入一能量為至少7〇KeV之一第二導電性類型的 摻雜劑。 4 18. 如申請專利範圍第14〜16項之任—項的方法，其中形成 s亥凸台區包含： 〇 才直入一能量為至少100KeV之-第二導電性類型的 摻雜劑。 19. 如申請專利範圍第14〜16項之任—項的方法，其中形成 該凸台區包含： V 植入-能量為40KeV或更低之第_導電性類型的 摻雜劑。 2〇.”請專利範圍第14〜16項之任-項的方法，其中該第 :部份係位於該半導體層的頂面之—第—距離以内了該 第—距離係為下列之—較大者：半微米或該凸台之高度 35 201044596 21. 如申請專利範圍第14〜16項之任一項的方法，其中形成 該接觸電極包含形成一碎化物層或一肖特基（Schottky) 觸點之至少一者。 22. 如申請專利範圍第14〜16項之任一項的方法，其中該第 一導電性類型是η型。 36
TW098124069A 2009-06-12 2009-07-16 Reduced process sensitivity of electrode-semiconductor rectifiers TW201044596A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/484,096 US8049276B2 (en) 2009-06-12 2009-06-12 Reduced process sensitivity of electrode-semiconductor rectifiers

Publications (1)

Publication Number Publication Date
TW201044596A true TW201044596A (en) 2010-12-16

Family

ID=43069941

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098124069A TW201044596A (en) 2009-06-12 2009-07-16 Reduced process sensitivity of electrode-semiconductor rectifiers

Country Status (6)

Country Link
US (2) US8049276B2 (zh)
KR (1) KR101682082B1 (zh)
CN (1) CN101924127B (zh)
AT (1) AT508282A2 (zh)
DE (1) DE102009033313A1 (zh)
TW (1) TW201044596A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI466194B (zh) * 2011-08-25 2014-12-21 Alpha & Omega Semiconductor 集成晶胞的掩埋場環場效應電晶體植入空穴供應通路
US10304969B2 (en) 2015-09-11 2019-05-28 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI455209B (zh) * 2009-10-12 2014-10-01 Pfc Device Co 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法
US9577079B2 (en) 2009-12-17 2017-02-21 Infineon Technologies Ag Tunnel field effect transistors
JP5726005B2 (ja) * 2010-08-02 2015-05-27 アイメックＩｍｅｃ Ｃｍｏｓ撮像装置アレイの製造方法
US8816468B2 (en) * 2010-10-21 2014-08-26 Vishay General Semiconductor Llc Schottky rectifier
US8680613B2 (en) * 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
US10032878B2 (en) * 2011-09-23 2018-07-24 Infineon Technologies Ag Semiconductor device with a semiconductor via and laterally connected electrode
CN103681315B (zh) * 2012-09-18 2016-08-10 中芯国际集成电路制造(上海)有限公司 埋层的形成方法
US9018698B2 (en) * 2012-11-16 2015-04-28 Vishay General Semiconductor Llc Trench-based device with improved trench protection
US8981381B2 (en) 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having dual metal, partially recessed electrode
US8981528B2 (en) 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having partially recessed anode
US9437440B2 (en) 2012-11-21 2016-09-06 Infineon Technologies Dresden Gmbh Method for manufacturing a semiconductor device
US9484404B2 (en) * 2014-01-29 2016-11-01 Stmicroelectronics S.R.L. Electronic device of vertical MOS type with termination trenches having variable depth
JP6036765B2 (ja) * 2014-08-22 2016-11-30 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US9455136B2 (en) * 2015-01-23 2016-09-27 Infineon Technologies Austria Ag Controlling the reflow behaviour of BPSG films and devices made thereof
CN106129126A (zh) * 2016-08-31 2016-11-16 上海格瑞宝电子有限公司 一种沟槽肖特基二极管及其制备方法
CN109427909A (zh) * 2017-08-25 2019-03-05 帅群微电子股份有限公司 半导体元件与其制造方法
KR101960077B1 (ko) * 2017-08-30 2019-03-21 파워큐브세미(주) 플로팅 쉴드를 갖는 실리콘카바이드 트렌치 게이트 트랜지스터 및 그 제조 방법
DE102017124872B4 (de) * 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
US10340384B2 (en) * 2017-11-30 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing fin field-effect transistor device
CN111081754A (zh) * 2018-10-19 2020-04-28 宁波比亚迪半导体有限公司 沟槽型mos结构肖特基二极管及其制备方法
DE102018130095B4 (de) * 2018-11-28 2021-10-28 Infineon Technologies Dresden GmbH & Co. KG Halbleiterleistungsschalter mit verbesserter Steuerbarkeit
CN109904223A (zh) * 2019-01-23 2019-06-18 上海华虹宏力半导体制造有限公司 栅极沟槽顶部倒角的工艺方法
CN113394294A (zh) * 2021-06-09 2021-09-14 武汉新芯集成电路制造有限公司 半导体装置及形成方法

Family Cites Families (178)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3964084A (en) * 1974-06-12 1976-06-15 Bell Telephone Laboratories, Incorporated Schottky barrier diode contacts
JPS58106870A (ja) 1981-12-18 1983-06-25 Nissan Motor Co Ltd パワ−ｍｏｓｆｅｔ
US4974059A (en) 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
US4641174A (en) 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
FR2581252B1 (fr) 1985-04-26 1988-06-10 Radiotechnique Compelec Composant semiconducteur du type planar a structure d'anneaux de garde, famille de tels composants et procede de realisation
US5262336A (en) 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
US5528058A (en) 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
US4767722A (en) 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
EP0565212A2 (en) 1986-12-19 1993-10-13 Applied Materials, Inc. Iodine etch process for silicon and silicides
US4796070A (en) 1987-01-15 1989-01-03 General Electric Company Lateral charge control semiconductor device and method of fabrication
US4893160A (en) 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US4914058A (en) 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
JPH01227468A (ja) 1988-03-08 1989-09-11 Oki Electric Ind Co Ltd 半導体記憶装置
US4881105A (en) 1988-06-13 1989-11-14 International Business Machines Corporation Integrated trench-transistor structure and fabrication process
US4942445A (en) 1988-07-05 1990-07-17 General Electric Company Lateral depletion mode tyristor
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US4876579A (en) 1989-01-26 1989-10-24 Harris Corporation Low top gate resistance JFET structure
US4954854A (en) 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
US5119153A (en) 1989-09-05 1992-06-02 General Electric Company Small cell low contact resistance rugged power field effect devices and method of fabrication
US4994883A (en) 1989-10-02 1991-02-19 General Electric Company Field controlled diode (FCD) having MOS trench gates
US4982260A (en) 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
US5077228A (en) 1989-12-01 1991-12-31 Texas Instruments Incorporated Process for simultaneous formation of trench contact and vertical transistor gate and structure
JP2590284B2 (ja) 1990-02-28 1997-03-12 株式会社日立製作所 半導体装置及びその製造方法
US5126807A (en) 1990-06-13 1992-06-30 Kabushiki Kaisha Toshiba Vertical MOS transistor and its production method
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
IT1254799B (it) 1992-02-18 1995-10-11 St Microelectronics Srl Transistore vdmos con migliorate caratteristiche di tenuta di tensione.
US5315142A (en) 1992-03-23 1994-05-24 International Business Machines Corporation High performance trench EEPROM cell
US5233215A (en) 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
JP2948985B2 (ja) 1992-06-12 1999-09-13 三菱電機株式会社 半導体装置
US5346835A (en) 1992-07-06 1994-09-13 Texas Instruments Incorporated Triple diffused lateral resurf insulated gate field effect transistor compatible with process and method
JPH0637269A (ja) 1992-07-17 1994-02-10 Mitsubishi Electric Corp 接合型電界効果トランジスタ、その接合型電界効果トランジスタを含む半導体記憶装置およびそれらの製造方法
US5430324A (en) 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
US5241195A (en) 1992-08-13 1993-08-31 North Carolina State University At Raleigh Merged P-I-N/Schottky power rectifier having extended P-I-N junction
JP3167457B2 (ja) 1992-10-22 2001-05-21 株式会社東芝 半導体装置
JP3417013B2 (ja) 1993-10-18 2003-06-16 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
US5365102A (en) 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US5424563A (en) 1993-12-27 1995-06-13 Harris Corporation Apparatus and method for increasing breakdown voltage ruggedness in semiconductor devices
JP3400846B2 (ja) 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
JP3481287B2 (ja) 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
JP3125567B2 (ja) 1994-03-28 2001-01-22 富士電機株式会社 絶縁ゲート型サイリスタ
JPH07326663A (ja) 1994-05-31 1995-12-12 Fuji Electric Co Ltd ウエハの誘電体分離方法
EP0698919B1 (en) 1994-08-15 2002-01-16 Siliconix Incorporated Trenched DMOS transistor fabrication using seven masks
US5665996A (en) 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
US5597765A (en) 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5545915A (en) 1995-01-23 1996-08-13 Delco Electronics Corporation Semiconductor device having field limiting ring and a process therefor
JP3291957B2 (ja) 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチｍｉｓｆｅｔおよびその製造方法
US5557127A (en) 1995-03-23 1996-09-17 International Rectifier Corporation Termination structure for mosgated device with reduced mask count and process for its manufacture
US5828101A (en) 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
EP0746042B1 (en) 1995-06-02 2004-03-31 SILICONIX Incorporated Bidirectional blocking trench power MOSFET
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US5856692A (en) 1995-06-02 1999-01-05 Siliconix Incorporated Voltage-clamped power accumulation-mode MOSFET
US6078090A (en) 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
US5920108A (en) 1995-06-05 1999-07-06 Harris Corporation Late process method and apparatus for trench isolation
US5777362A (en) 1995-06-07 1998-07-07 Harris Corporation High efficiency quasi-vertical DMOS in CMOS or BICMOS process
GB9512089D0 (en) 1995-06-14 1995-08-09 Evans Jonathan L Semiconductor device fabrication
US5949124A (en) 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
US6242787B1 (en) 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
JP3444081B2 (ja) 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
US5814858A (en) 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
JP3575908B2 (ja) 1996-03-28 2004-10-13 株式会社東芝 半導体装置
US5894149A (en) 1996-04-11 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having high breakdown voltage and method of manufacturing the same
US5602046A (en) 1996-04-12 1997-02-11 National Semiconductor Corporation Integrated zener diode protection structures and fabrication methods for DMOS power devices
US5612567A (en) * 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US5973368A (en) 1996-06-05 1999-10-26 Pearce; Lawrence G. Monolithic class D amplifier
US5807783A (en) 1996-10-07 1998-09-15 Harris Corporation Surface mount die by handle replacement
JPH10132871A (ja) 1996-10-29 1998-05-22 Toshiba Corp 半導体装置
US5972741A (en) 1996-10-31 1999-10-26 Sanyo Electric Co., Ltd. Method of manufacturing semiconductor device
US5998822A (en) 1996-11-28 1999-12-07 Nippon Steel Semiconductor Corp. Semiconductor integrated circuit and a method of manufacturing the same
US5877528A (en) 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
KR100225409B1 (ko) 1997-03-27 1999-10-15 김덕중 트렌치 디-모오스 및 그의 제조 방법
US6110763A (en) 1997-05-22 2000-08-29 Intersil Corporation One mask, power semiconductor device fabrication process
JP3618517B2 (ja) 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
EP0892435A1 (en) 1997-07-14 1999-01-20 STMicroelectronics S.r.l. Integrated semiconductor transistor with current sensing
JP3502531B2 (ja) 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6051468A (en) 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance
JP3315356B2 (ja) 1997-10-15 2002-08-19 株式会社東芝 高耐圧半導体装置
US6337499B1 (en) 1997-11-03 2002-01-08 Infineon Technologies Ag Semiconductor component
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
JP4192281B2 (ja) 1997-11-28 2008-12-10 株式会社デンソー 炭化珪素半導体装置
US6396102B1 (en) 1998-01-27 2002-05-28 Fairchild Semiconductor Corporation Field coupled power MOSFET bus architecture using trench technology
US6204168B1 (en) 1998-02-02 2001-03-20 Applied Materials, Inc. Damascene structure fabricated using a layer of silicon-based photoresist material
US6137152A (en) 1998-04-22 2000-10-24 Texas Instruments - Acer Incorporated Planarized deep-shallow trench isolation for CMOS/bipolar devices
JP4189610B2 (ja) 1998-05-08 2008-12-03 ソニー株式会社 光電変換素子およびその製造方法
US6104054A (en) 1998-05-13 2000-08-15 Texas Instruments Incorporated Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies
JP2000056281A (ja) 1998-08-07 2000-02-25 Mitsubishi Electric Corp 光変調器とその製造方法
US6316280B1 (en) 1998-09-07 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor devices separated from a wafer
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6677626B1 (en) 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
US6208185B1 (en) 1999-03-25 2001-03-27 Wisconsin Alumni Research Corporation High performance active gate drive for IGBTs
US6188105B1 (en) 1999-04-01 2001-02-13 Intersil Corporation High density MOS-gated power device and process for forming same
US6433385B1 (en) 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
US6492663B1 (en) 1999-05-20 2002-12-10 Richard A. Blanchard Universal source geometry for MOS-gated power devices
US6191447B1 (en) 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US6242784B1 (en) 1999-06-28 2001-06-05 Intersil Corporation Edge termination for silicon power devices
US6274905B1 (en) 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
US6252277B1 (en) 1999-09-09 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Embedded polysilicon gate MOSFET
US6437419B1 (en) 1999-11-29 2002-08-20 Fairchild Semiconductor Corporation Emitter ballast resistor with enhanced body effect to improve the short circuit withstand capability of power devices
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
CN1315195C (zh) 2000-02-10 2007-05-09 国际整流器有限公司 在单面上带块形连接的垂直导电倒装芯片式器件
US6376878B1 (en) 2000-02-11 2002-04-23 Fairchild Semiconductor Corporation MOS-gated devices with alternating zones of conductivity
GB0003186D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv A semiconductor device
US6392290B1 (en) 2000-04-07 2002-05-21 Siliconix Incorporated Vertical structure for semiconductor wafer-level chip scale packages
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
WO2001088997A2 (en) 2000-05-13 2001-11-22 Koninklijke Philips Electronics N.V. Trench-gate semiconductor device and method of making the same
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6445035B1 (en) 2000-07-24 2002-09-03 Fairchild Semiconductor Corporation Power MOS device with buried gate and groove
JP4963750B2 (ja) 2000-08-10 2012-06-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US6437386B1 (en) 2000-08-16 2002-08-20 Fairchild Semiconductor Corporation Method for creating thick oxide on the bottom surface of a trench structure in silicon
US6696726B1 (en) 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
US6700158B1 (en) 2000-08-18 2004-03-02 Fairchild Semiconductor Corporation Trench corner protection for trench MOSFET
GB0022149D0 (en) 2000-09-09 2000-10-25 Zetex Plc Implantation method
US6680232B2 (en) 2000-09-22 2004-01-20 Fairchild Semiconductor Corporation Trench etch with incremental oxygen flow
JP4750933B2 (ja) 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
US6365942B1 (en) 2000-12-06 2002-04-02 Fairchild Semiconductor Corporation MOS-gated power device with doped polysilicon body and process for forming same
JP3899231B2 (ja) 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6906362B2 (en) 2002-01-22 2005-06-14 Fairchild Semiconductor Corporation Method of isolating the current sense on power devices while maintaining a continuous stripe cell
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
CN1268003C (zh) 2001-02-01 2006-08-02 三菱电机株式会社 半导体器件及其制造方法
US6734497B2 (en) 2001-02-02 2004-05-11 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor, semiconductor device, method of manufacturing insulated-gate bipolar transistor, and method of manufacturing semiconductor device
WO2002069394A1 (en) 2001-02-27 2002-09-06 Fairchild Semiconductor Corporation Process for depositing and planarizing bpsg for dense trench mosfet application
TW543146B (en) 2001-03-09 2003-07-21 Fairchild Semiconductor Ultra dense trench-gated power device with the reduced drain-source feedback capacitance and miller charge
JP4839519B2 (ja) 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
JP4073176B2 (ja) 2001-04-02 2008-04-09 新電元工業株式会社 半導体装置およびその製造方法
US6683363B2 (en) 2001-07-03 2004-01-27 Fairchild Semiconductor Corporation Trench structure for semiconductor devices
US6573558B2 (en) 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US6831329B2 (en) 2001-10-26 2004-12-14 Fairchild Semiconductor Corporation Quick punch through IGBT having gate-controllable DI/DT and reduced EMI during inductive turn off
US6573569B2 (en) 2001-11-06 2003-06-03 Fairchild Semiconductor Corporation Trench MOSFET with low gate charge
US6635535B2 (en) 2001-11-20 2003-10-21 Fairchild Semiconductor Corporation Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
US6798019B2 (en) 2002-01-18 2004-09-28 Fairchild Semiconductor Corporation IGBT with channel resistors
US6777747B2 (en) 2002-01-18 2004-08-17 Fairchild Semiconductor Corporation Thick buffer region design to improve IGBT self-clamped inductive switching (SCIS) energy density and device manufacturability
JP3908572B2 (ja) 2002-03-18 2007-04-25 株式会社東芝 半導体素子
US7091573B2 (en) 2002-03-19 2006-08-15 Infineon Technologies Ag Power transistor
DE10212149B4 (de) 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
TWI248136B (en) 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US6653161B1 (en) 2002-05-16 2003-11-25 Intel Corporation Method and apparatus for forming a capacitive structure including single crystal silicon
JP4158453B2 (ja) 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
US6818947B2 (en) 2002-09-19 2004-11-16 Fairchild Semiconductor Corporation Buried gate-field termination structure
US6825510B2 (en) 2002-09-19 2004-11-30 Fairchild Semiconductor Corporation Termination structure incorporating insulator in a trench
KR100958561B1 (ko) 2002-10-04 2010-05-17 신덴겐코교 가부시키가이샤 반도체 장치, 반도체 장치의 제조 방법
US6861701B2 (en) 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE112004001163B4 (de) 2003-08-20 2017-12-28 Denso Corporation Halbleiteranordnung eines vertikalen Typs
DE10345347A1 (de) 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
DE10353387B4 (de) 2003-11-14 2008-07-24 Infineon Technologies Ag Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE10355588B4 (de) 2003-11-28 2006-06-14 Infineon Technologies Ag MOS-Transistoreinrichtung
JP4999464B2 (ja) 2003-12-19 2012-08-15 サード ディメンジョン （スリーディ） セミコンダクタ インコーポレイテッド 広いメサを備えた超接合ディバイスの製造方法
JP4699692B2 (ja) 2003-12-26 2011-06-15 ローム株式会社 半導体装置の製造方法および半導体装置
US7416948B2 (en) 2003-12-30 2008-08-26 Fairchild Semiconductor Corporation Trench FET with improved body to gate alignment
US20050242411A1 (en) 2004-04-29 2005-11-03 Hsuan Tso [superjunction schottky device and fabrication thereof]
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7436022B2 (en) * 2005-02-11 2008-10-14 Alpha & Omega Semiconductors, Ltd. Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
US7952139B2 (en) * 2005-02-11 2011-05-31 Alpha & Omega Semiconductor Ltd. Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
DE112006000832B4 (de) 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
US7382019B2 (en) 2005-04-26 2008-06-03 Fairchild Semiconductor Corporation Trench gate FETs with reduced gate to drain charge
CN102738239A (zh) 2005-05-26 2012-10-17 飞兆半导体公司 沟槽栅场效应晶体管及其制造方法
US7553740B2 (en) 2005-05-26 2009-06-30 Fairchild Semiconductor Corporation Structure and method for forming a minimum pitch trench-gate FET with heavy body region
US7393749B2 (en) 2005-06-10 2008-07-01 Fairchild Semiconductor Corporation Charge balance field effect transistor
US7648877B2 (en) 2005-06-24 2010-01-19 Fairchild Semiconductor Corporation Structure and method for forming laterally extending dielectric layer in a trench-gate FET
TWI400757B (zh) 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
US8084815B2 (en) 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
KR20070015309A (ko) 2005-07-30 2007-02-02 페어차일드코리아반도체 주식회사 고전압 반도체소자
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7768064B2 (en) 2006-01-05 2010-08-03 Fairchild Semiconductor Corporation Structure and method for improving shielded gate field effect transistors
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US20070181927A1 (en) 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
US7595542B2 (en) 2006-03-13 2009-09-29 Fairchild Semiconductor Corporation Periphery design for charge balance power devices
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7521773B2 (en) 2006-03-31 2009-04-21 Fairchild Semiconductor Corporation Power device with improved edge termination
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7750412B2 (en) 2008-08-06 2010-07-06 Fairchild Semiconductor Corporation Rectifier with PN clamp regions under trenches

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI466194B (zh) * 2011-08-25 2014-12-21 Alpha & Omega Semiconductor 集成晶胞的掩埋場環場效應電晶體植入空穴供應通路
US10304969B2 (en) 2015-09-11 2019-05-28 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
DE102009033313A1 (de) 2010-12-16
CN101924127A (zh) 2010-12-22
KR101682082B1 (ko) 2016-12-02
US8492837B2 (en) 2013-07-23
AT508282A2 (de) 2010-12-15
KR20100133868A (ko) 2010-12-22
US20120037982A1 (en) 2012-02-16
US20100314707A1 (en) 2010-12-16
CN101924127B (zh) 2015-07-29
US8049276B2 (en) 2011-11-01

Similar Documents

Publication Publication Date Title
TW201044596A (en) Reduced process sensitivity of electrode-semiconductor rectifiers
CN106847679B (zh) 通过去除非晶化的部分来制造碳化硅半导体器件的方法
WO2016010097A1 (ja) 半導体装置および半導体装置の製造方法
TWI544630B (zh) 具有高濃度的硼摻雜鍺之電晶體
TWI514558B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
JP4793293B2 (ja) 炭化珪素半導体装置及びその製造方法
JP5671867B2 (ja) 半導体装置およびその製造方法
TWI326103B (zh)
TW201216409A (en) Process for production of semiconductor device
WO2014038282A1 (ja) ワイドギャップ半導体装置およびその製造方法
TWI509814B (zh) 高壓快速恢復溝槽二極體及其製備方法
CN104637821B (zh) 超级结器件的制造方法
TW201140838A (en) Silicon carbide insulated gate semiconductor element and method for producing same
JP6004561B2 (ja) 炭化珪素半導体素子の製造方法
JP5567830B2 (ja) 半導体装置の製造方法
CN111801804B (zh) 沟槽mos型肖特基二极管及其制造方法
TW200908316A (en) Vertical junction field effect transistor with mesa termination and method of making the same
TW201135925A (en) Semiconductor device and method for producing same
CN108257861B (zh) 一种栅氧化层的制备方法及mos功率器件
TW201203385A (en) Silicon carbide semiconductor device manufacturing method
TW201237968A (en) Production method for semiconductor device
JP5870672B2 (ja) 半導体装置
JP2011091125A (ja) 炭化珪素半導体装置及びその製造方法
TW201237960A (en) Production method for semiconductor device
TW201203376A (en) Low gate charging rectifier having MOS structure and P-N junction, and method of manufacturing the same