AT508282A2 - Halbleitergleichrichter - Google Patents
Halbleitergleichrichter Download PDFInfo
- Publication number
- AT508282A2 AT508282A2 AT0128309A AT12832009A AT508282A2 AT 508282 A2 AT508282 A2 AT 508282A2 AT 0128309 A AT0128309 A AT 0128309A AT 12832009 A AT12832009 A AT 12832009A AT 508282 A2 AT508282 A2 AT 508282A2
- Authority
- AT
- Austria
- Prior art keywords
- doping concentration
- net doping
- mesaregion
- semiconductor layer
- mesa
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 104
- 238000000034 method Methods 0.000 claims description 70
- 239000002019 doping agent Substances 0.000 claims description 52
- 230000015572 biosynthetic process Effects 0.000 claims description 25
- 230000007423 decrease Effects 0.000 claims description 23
- 229910021332 silicide Inorganic materials 0.000 claims description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 description 43
- 239000007943 implant Substances 0.000 description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 33
- 229920005591 polysilicon Polymers 0.000 description 33
- 229910021334 nickel silicide Inorganic materials 0.000 description 24
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 230000005684 electric field Effects 0.000 description 21
- 239000000758 substrate Substances 0.000 description 19
- 230000009471 action Effects 0.000 description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 17
- 238000000137 annealing Methods 0.000 description 17
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000007429 general method Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229920001296 polysiloxane Polymers 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000011149 sulphuric acid Nutrition 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910005487 Ni2Si Inorganic materials 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 238000009395 breeding Methods 0.000 description 2
- 230000001488 breeding effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-NJFSPNSNSA-N silicon-30 atom Chemical compound [30Si] XUIMIQQOPSSXEZ-NJFSPNSNSA-N 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Description
-1- -1- • · • · · • · · · ► · · « » · · (
Halbleitergleichrichter
Der vorliegende Gegenstand betrifft im Allgemeinen die Halbleitertechnologie, und insbesondere die Leistungshalbleitervorrichtungen und Verfahren zu ihrer Herstellung. 5
Die Elektrodenhalbleitergleichrichter umfassen einen breiten Rahmen von Halbleitervorrichtungen, die über eine leitende Elektrodenschicht verfugen, die in Kontakt mit einer Halbleiterschicht ist, um einen elektrischen Übergang zwischen den beiden Materialien herzustellen, wobei dieser Übergang eine asymmetrische Strom-Spannungs-10 Charakteristik aufweist. Eine typische asymmetrische Strom-Spannungs-Charakteristik verfügt über einen höheren Stromleitungsbetrag für eine Spannungsorientierung (zum Beispiel eine „Durchlassspannung“) als für eine andere Spannungsorientierung (zum Beispiel eine „Sperrspannung“). Ein Beispiel für einen Halbleiterelektrodengleichrichter ist eine Diode für eine Schottky-Barriere. Es existieren andere Typen von Elektro-15 denhalbleitergleichrichtem.
Als Teil der Durchführung des vorliegenden Gegenstands haben die Patentanmelder entdeckt, dass die elektrischen Kenndaten von Elektrodenhalbleitergleichrichtem stark über die Halbleiterwafer und zwischen vielen Halbleiterwafern variieren können, wenn 20 gewisse Elektrodenmaterialien verwendet werden. Die Patentanmelder haben ebenfalls herausgefunden, dass diese starken Variationen auf die relativ große Flächenrauhigkeit zurückzuführen sind, welche auf die Elektrodenbildungsprozesse zurückzuführen ist.
Die Patentanmelder haben herausgefunden, dass die obigen Variationen der elektrischen 25 Eigenschaften auf signifikante Weise dadurch reduziert werden können, indem die Net-to-Dotierungskonzentration in dem Halbleitermaterial graduiert wird, das an die Elektrode angrenzt (das heißt sich in der Nähe befindet, aber nicht notwendigerweise in Berührung tritt), so dass die Konzentration mit der Entfernung von der Elektrode im Wert sinkt. In einer typischen Ausführungsform kann die graduierte Region innerhalb eines 30 halben Mikrons von der Elektrode gelegen sein, ln einer typischen Ausführungsform, die über ein Abschirmungs-Trench verfügt, das angrenzend an die Elektrode angeordnet ist, kann die graduierte Region innerhalb einer Entfernung von der Elektrode liegen, die größer ist als ein halbes Mikron oder die Hälfte der Tiefe des Abschirmungs-Trenchs -2-
·· ··· beträgt. In den Ausführungsformen der Diode für die Schottky-Barriere nach der vorliegenden Patentanmeldung ist die Netto-Dotierungskonzentration in dem Halbleitermaterial, das an die Elektrode angrenzt, ausreichend niedrig, um die Bildung eines ohmschen Kontakts zu bilden. 5
Eine beispielhafte Ausführungsform betrifft eine Halbleitervorrichtung, die allgemein folgendes umfasst: eine Halbleiterschicht eines ersten Leitfähigkeitstyps, die über eine erste Fläche, eine zweite Fläche und eine graduierte Netto-Dotierungskonzentration des ersten Leitfähigkeitstyps in einem Teil der Halbleiterschicht verfügt, wobei die gradu-10 ierte Netto-Dotierungskonzentration im Wert mit der Entfernung von der oberen Fläche der Halbleiterschicht abnimmt, und eine Elektrode, die an der ersten Fläche der Halbleiterschicht angeordnet ist und an den Teil der Netto-Dotierungskonzentration des ersten Leitfähigkeitstyps angrenzt. 15 In einer weiteren beispielhaften Ausführungsform zu der vorhergehenden beispielhaften Ausführungsform liegt der Teil der Netto-Dotierungskonzentration innerhalb eines halben Mikrons von der oberen Fläche der Halbleiterschicht, oder in einer Hälfte der Höhe der Mesa (falls eine Mesa vorliegt), oder innerhalb des größeren Wertes dieser beiden Werte liegt. 20
Eine andere beispielhafte Ausführungsform betrifft die Bildung einer Halbleitervorrichtung, die allgemein folgendes umfasst: die Bildung einer Mesaregion aus einem Halbleitermaterial, die über eine obere Fläche und einen Teil einer graduierten Netto-Dotierungskonzentration eines ersten Leitfähigkeitstyps, der an die obere Fläche an-25 grenzt, verfügt, wobei die graduierte Netto-Dotierungskonzentration darin im Wert mit der Entfernung von der oberen Fläche der Mesaregion abnimmt; und die Bildung einer Kontaktelektrode auf der oberen Fläche der Mesaregion.
In einer weiteren beispielhaften Ausführungsform zu der vorhergehenden beispielhaften 30 Ausführungsform liegt der Teil der Netto-Dotierungskonzentration innerhalb eines halben Mikrons von der oberen Fläche der Halbleiterschicht, oder in einer Hälfte der Höhe der Mesa oder innerhalb des größeren Wertes dieser beiden Werte.
-3- ·· ···
Zusätzliche beispielhafte Ausführungsformen betreffen die durch einen Trench abge-schirmten Vorrichtungen und Verfahren zur Herstellung solcher Vorrichtungen. Eine andere beispielhafte Ausführungsform betrifft eine Halbleitervorrichtung, die folgendes umfasst: eine Halbleiterschicht eines ersten Leitfähigkeitstyps, die über eine erste Flä-5 che, eine zweite Fläche und eine Mesaregion verfügt, wobei die Mesaregion über eine obere Fläche verfügt, die an die erste Fläche der Schicht angrenzt, und eine graduierte Netto-Dotierungskonzentration des ersten Leitfähigkeitstyps in einem ersten Teil der Mesaregion, wobei die graduierte Nettodotierungskonzentration im Wert mit der Entfernung von der oberen Fläche der Mesaregion abnimmt, und eine Trench-Elektrode, 10 die sich in die Halbleiterschicht erstreckt und an die Mesaregion angrenzt, wobei der Trench über eine elektrisch isolierte Elektrode verfügt, die darin angeordnet ist und sich von der ersten Fläche der Halbleiterschicht zu der zweiten Fläche der Halbleiterschicht bis zu einer ersten Tiefe unter der ersten Fläche der Schicht erstreckt; eine zweite Elektrode, die an der oberen Fläche der Mesaregion angeordnet ist; eine dritte Elektrode, die 15 elektrisch an die Halbleiterschicht gekoppelt ist; und worin der erste Teil in einer ersten Entfernung von der oberen Fläche der Halbleiterschicht gelegen ist, wobei die erste Entfernung größer als ein halber Mikron oder die Hälfte der ersten Tiefe ist. Die zweite Elektrode kann einen Schottky-Kontakt und/oder einen Siliziumkontakt umfassen. 20 Eine beispielhafte Ausführungsform des Verfahrens zur Herstellung der durch ein Trench abgeschirmten Vorrichtung umfasst die Bildung einer Region einer graduierten Netto-Dotierungskonzentration, die im Wert mit der Entfernung von der ersten Fläche der Halbleiterschicht abnimmt; die Bildung einer oder mehr elektrisch isolierter Trench-Elektroden in der Halbleiterschicht an der ersten Fläche davon, um eine Mesaregion in 25 der Halbleiterschicht an der ersten Fläche davon zu definieren, wobei die Mesaregion eine obere Fläche an der ersten Fläche der Halbleiterschicht aufweist; und die Bildung einer Kontaktelektrode an der oberen Fläche von mindestens einem Mesa.
Diese und andere Ausführungsformen werden ausführlich in der Ausführlichen Be-30 Schreibung unter Bezugnahme auf die Figuren beschrieben.
Verschiedene Aspekte der beispielhaften Ausführungsformen, die in diesem Text offenbart werden, können alleine oder in Kombination verwendet werden. -4- ·♦ ♦· *· · ·· ········ · • · · ·· « ··· • · · · · · ·
Die Fig. 1 zeigt eine Darstellung mit Hilfe eines Abtastelektronenmikroskops (scanning electron microscope) eines Querschnittsmikrographs einer vergleichenden durch ein Trench abgeschirmten Diode für eine Schottky-Barriere. 5
Die Fig. 2 zeigt einen Querschnitt einer beispielhaften Vorrichtung, mit einer durch ein Trench abgeschirmten Diode für eine Schottky-Barriere nach dem vorliegenden Gegenstand. 10 Die Fig. 3 zeigt einen Graph von den Netto-Dotierungskonzentrationsprofilen vom Typ n und von Profilen des elektrischen Feldes für eine Vergleichsvorrichtung und zwei beispielhafte Implementierungen einer beispielhaften Vorrichtung nach dem vorliegenden Gegenstand, mit einer ersten von einem Kontaktbildungsprozess verbrauchten Halbleitermenge. 15
Die Fig. 4 zeigt einen Graph von den Netto-Dotierungskonzentrationsprofilen vom Typ n und von Profilen des elektrischen Feldes für eine Vergleichsvorrichtung und zwei beispielhafte Implementierungen einer beispielhaften Vorrichtung nach dem vorliegenden Gegenstand, mit einer zweiten von einem Kontaktbildungsprozess verbrauchten 20 Halbleitermenge.
Die Fig. 5 ist ein Graph eines Sperrspannungsleckstroms bei einer Temperatur von 25°C für eine Vergleichsvorrichtung und zwei beispielhafte Implementierungen einer beispielhaften Vorrichtung nach dem vorliegenden Gegenstand, gezeichnet als Funktion 25 einer von einem Kontaktbildungsprozess verbrauchten Halbleiterfunktion.
Die Fig. 6 ist ein Graph eines Sperrspannungsleckstroms bei einer Temperatur von 200°C für eine Vergleichsvorrichtung und zwei beispielhafte Implementierungen einer beispielhaften Vorrichtung nach dem vorliegenden Gegenstand, gezeichnet als Funktion 30 einer von einem Kontaktbildungsprozess verbrauchten Halbleitermenge.
Die Fig. 7 ist ein Graph einer Durchlassspannung bei einer hohen Stromdichte und zwei beispielhafte Implementierungen einer beispielhaften Vorrichtung nach dem vorliegen- -5- ♦ ♦ 99 99 9 99 »···♦···· · 9 9 9 9 99 9 999 9 9 9 9 9 9 · 9 9 9 9 9 9 9 9 9 9 9 den Gegenstand, gezeichnet als Funktion einer von einem Kontaktbildungsprozess verbrauchten Halbleitermenge.
Die Fig. 8 ist ein Graph des Netto-Dotierungskonzentrationsprofils vom Typ n für eine 5 dritte beispielhafte Implementierung einer beispielhaften Vorrichtung nach dem vorliegenden Gegenstand einer ersten von einem Kontaktbildungsprozess verbrauchten Halbleitermenge.
Die Fig. 9 zeigt ein Flussdiagramm eines beispielhaften Verfahrens nach dem vorlie-10 genden Gegenstand.
Die Fig. 10 zeigt ein Flussdiagramm eines anderen beispielhaften Verfahrens nach dem vorliegenden Gegenstand. 15 Die Techniken nach dem vorliegenden Gegenstand wird ausführlicher im Folgenden unter Bezugnahme auf die im Anhang befindlichen Zeichnungen beschrieben, in welchen Zeichnungen beispielhafte Ausführungsformen des vorliegenden Gegenstands gezeigt werden. Der vorliegende Gegenstand kann jedoch in verschiedenen Formen ausgeführt werden und sollte nicht als begrenzt auf die in diesem Text beschriebenen 20 Ausfuhrungsformen ausgelegt werden. Stattdessen werden diese Ausfuhrungsformen so zur Verfügung gestellt, dass diese Offenbarung ausführlich und vollständig und vollständig den Rahmen des vorliegenden Gegenstands für einen Fachmann auf dem Gebiet dieser Erfindung mitteilt. In den Zeichnungen können die Dicken der Schichten und Regionen aus Übersichtlichkeitsgründen übertrieben dargestellt werden. Dieselben Re-25 ferenzziffem werden benutzt, um dieselben Elemente in dieser Beschreibung zu kennzeichnen.
Es kann verstanden werden, dass ein Element wie eine Schicht, eine Region, eine Elektrode, und so weiter so bezeichnet wird, dass es „über“, „auf ‘ einem bzw. an ein anderes 30 Element „angeschlossen“, „gekoppelt , elektrisch gekoppelt “ ist, kann es direkt über, auf dem anderen Element bzw. an dieses angeschlossen, oder gekoppelt sein, oder es können Zwischenelemente vorliegen. Im Gegensatz dazu liegen jedoch keine Zwischenelement vor, wenn ein Element als „direkt auf‘, „direkt angeschlossen an“, direkt gekoppelt an“, direkt elektrisch angeschlossen an“ und so weiter als ein anderes Element bezeichnet wird. Es kann begrüßt werden, wenn die Patentansprüche der vorliegenden Patentanmeldung berichtigt werden, um beispielhafte Beziehungen, die in der Beschreibung dargestellt worden sind, oder in den Figuren mit der Unterstützung der 5 Beschreibung gezeigt werden, die durch die vorliegende ursprüngliche Patentanmeldung zur Verfügung gestellt wird, zu zitieren. Relativ räumliche Ausdrücke wie „über“, „unter“,, darüber“, „darunter“, „ober“, „unter“, „vorne“, „hinten“, „rechts“, „links“ und Ähnliches können in diesem Text zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder eines Kennzeichens zu einem anderen Ele-10 ment bzw. zu anderen Elementen oder zu einem anderen Kennzeichen bzw. anderen Kennzeichen darzustellen, die in den Figuren wiedergegeben sind. Es ist zu verstehen, dass die sich in einer relativen räumlichen Beziehung befindenden Ausdrücke dazu dienen, verschiedene Orientierungen der verwendeten oder in Betrieb befindlichen Vorrichtung zusätzlich zu den in den Figuren dargestellten Orientierungen darzustellen. 15 Wenn die Vorrichtung in den Figuren zum Beispiel gewendet ist, werden die Elemente, die als „unter“ anderen Elementen oder Kennzeichen beschrieben werden, dann „über“ den anderen Elemente oder Kennzeichen orientiert. So kann der beispielhafte Ausdruck „über“ sowohl eine Orientierung „über“ und „unter“ einschließen. 20 Die in diesem Text beschriebenen Ausdrücke dienen illustrativen Zwecken und sollten nicht die Bedeutung oder den Rahmen des vorliegenden Gegenstandes begrenzen. So wie es in dieser Beschreibung verwendet wird, kann eine Singularform, wenn nicht auf definitive Weise ein besonderer Fall was den Kontext angeht, angegeben wird, eine Pluralform umfassen. Die Ausdrücke „umfassen“ und/oder „umfassend“, die in dieser Be-25 Schreibung verwendet werden, definieren weder die erwähnten Formen, Zahlen, Schritte, Aktionen, Operationen, Glieder, Elemente, und/oder Gruppen davon, noch schließen sie die Anwesenheit oder Hinzufügung von einer oder mehr anderer verschiedener Formen, Zahlen, Schritte, Aktionen, Operationen, Glieder, Elemente, und/oder Gruppen davon oder deren Hinzufügung aus. Der in diesem Text benutzte Ausdruck „und/oder“ 30 umfasst jede beliebige und alle Kombinationen von einem oder mehr der assoziierten aufgelisteten Ausdrücke. Wie es in diesem Text verwendet wird, werden Ordnungsausdrücke wie “erste“, „zweite“ und so weiter verwendet, um verschiedene Begriffe zu beschreiben und ein Begriff von dem anderen Begriff zu unterscheiden. Es sollte ver- standen werden, dass diese Begriffe nicht durch diese Ordnungsausdrücke definiert werden. So kann ein erster Begriff, der beschrieben wird, sich auch auf einen zweiten Begriff beziehen ohne den Rahmen des vorliegenden Gegenstandes zu verlassen. 5 Wie es aus dem Stand der Technik der Halbleiter bekannt ist, gibt es Dotierungssubstanzen vom n-Typ (zum Beispiel Arsen, Phosphor) die in einer Halbleiterregion implantiert, diffundiert, oder gezüchtet werden, um sie als n-Typ zu erzeugen und es gibt Dotierungssubstanzen vom p-Typ (zum Beispiel Bor), die in einer Halbleiterregion implantiert, diffundiert, oder gezüchtet werden, um sie als p-Typ zu erzeugen. In vielen 10 Vorrichtungsherstellungsprozessen ist es üblich, eine Dotierungssubstanz vom n-Typ in eine existierende Region vom p-Typ zu implantieren, zu diffundieren, um eine Subregion herzüstellen, die vom n-Typ ist. In dieser Subregion vom n-Typ überschreitet die Konzentration der Dotierungssubstanz vom n-Typ die Konzentration der Dotierungssubstanz vom p-Typ. Es existiert eine „Netto“-Konzentration des Dotierungsmittels 15 vom n-Typ in dieser Subregion die gleich ist mit der Konzentration der eingefuhrten Dotierungssubstanz vom n-Typ minus die Konzentration der existierenden Dotierungssubstanz vom p-Typ. Ein wesentlicher Teil der elektrischen Eigenschaften der Subregion vom n-Typ bezieht sich auf die Konzentration der Dotierungssubstanz vom n-Typ (eher als die Konzentration der eingeführten Dotierungssubstanz vom n-Typ), und aus 20 diesem Grund macht der Stand der Technik der Halbleiter den Unterschied zwischen Netto- und eingefuhrten Konzentrationen. Andere Regionen einer Vorrichtung können mit einem einzigen Typ einer Dotierungssubstanz gebildet werden, die während der Bildung in die Regionen eingefuhrt worden ist, in welchem Fall die „Netto-,, Dotierungskonzentration gleich ist mit der eingefuhrten Dotierungskonzentration. Brutto- und 25 Nettodotierungskonzentrationen können in diesem Text mit Einheiten der Brutto- oder Netto-Dotierungssubstanzatome pro Kubikzentimeter spezifiziert werden, wobei beide Einheiten in diesem Text mit cm' abgekürzt werden.
Die Fig. 1 zeigt eine Darstellung eines Querschnittsmikrographs eines Abtastelektro-30 nenmikroskops (scanning electron microscope) einer durch einen Trench abgeschirmten Vergleichsdiode 1 für eine Schottky-Barriere. Die Halbleitervorrichtung 1 umfasst ein Netto-N+-dotiertes Substrat 5, eine Halbleiterschicht 10 vom Typ n, die auf dem Substrat 5 aufgetragen ist, eine Vielzahl von elektrisch isolierten Trenchelektroden 30, die -8- auf der oberen Fläche der Halbleiterschicht 10 angeordnet sind und eine Vielzahl von Mesahalbleiterregionen, 20, die zwischen den Trenchelektroden 30 angeordnet sind. Eine Trenchelektrode 30 kann eine zentrale leitende Polysiliconelektrode 32 und eine äußere elektrisch isolierende Oxydschicht 34 umfassen. Die Vorrichtung 1 umfasst au-5 ßerdem eine Nickelsilizidschicht 40, die auf den oberen Flächen der Polysiliconelektroden 32 und der Mesas angeordnet sind, eine Metallschicht 45, die über der Nickelsilizidschicht 40 ausgebildet ist, und eine Metallelektrodenschicht 60, die auf der hinteren Fläche des Substrats 105 ausgebildet ist. Die Nickelsilizidschicht 40 kann dadurch ausgeführt werden, indem eine Schicht aus einem elementaren Nickel auf den Oberflächen 10 der Mesas 20 und den Polysiliconelektroden aufgetragen worden ist, und danach die Fläche des Substrats auf eine hohe Temperatur erhitzt worden ist, um eine Nickelsilizidschicht zu bilden. Während des Bildungsprozesses werden die oberen Teile des Silicons und des Polysilicons verbraucht. Auf typische Weise werden 0,05 Mikron bis 0,25 Mikron von Silicon verbraucht. Das Nickelsilizid stellt eine geringe Durchlassspannung für 15 die Vorrichtung zur Verfügung, aber die Erfinder haben herausgefunden, dass deren Bildung die Flächen der Mesas und der Polysiliconelektroden 32 wie es auf der Fig. 1 dargestellt wird, aufraut. Bevor das elementare Nickel auf den Flächen der Mesas 20 und der Elektroden 32 aufgetragen wird, wird eine kleine Menge der Dotierungssubstanz vom Typ p (zum Beispiel Bor) an den oberen Flächen der Mesas implantiert, um 20 die Nettokonzentration der Dotierungssubstanz vom Typ p auf den oberen Flächen der Mesa zu reduzieren, wodurch sichergestellt wird, dass das Nickelsilizid keinen ohmschen Kontakt mit dem Mesa bildet. Die Implantierungsenergie ist niedrig, wobei sie gleich oder kleiner als 40 KeV ist. 25 Als Teil der Herstellung des vorliegenden Gegenstands haben die Erfinder herausgefunden, dass die Bildung der Nickelsilizidschicht 40 zu einer relativ hohen Variation in den elektrischen Eigenschaften der auf einem Wafer hergestellten Vorrichtungen und der Vorrichtungen die aus verschiedenen Wafern, die durch dieselbe Prozesssequenz hergestellt worden sind, führt. Man glaubt auf geläufige Weise, dass diese großen Va-30 riationen auf die relativ große Flächenrauhigkeit zurückzuführen ist, die durch den Ni-ckelsilizidbildungsprozess hervorgerufen worden ist. Als erfinderischen Aspekt der vorliegenden Anmeldung haben die Erfinder herausgefunden, dass die oben angeführten Variationen der elektrischen Eigenschaften auf signifikante Weise reduziert werden -9- -9-
• · können, wenn die Nettodotierungskonzentration in einem Teil in einem Teil des Mesa so graduiert wird, dass der Wert der Konzentration mit der Entfernung von der oberen Fläche des Mesas gesenkt wird, wie es entlang der Mittellinie der Mesaregion gemessen werden kann. In einer typischen Ausführungsform kann der graduierte Teil in der obe-5 ren Hälfte des Mesas der vollständig hergestellten Vorrichtung liegen und kann sich innerhalb des am meisten oben liegenden halben Mikrons der vollständig hergestellten Vorrichtung befinden und das gilt insbesondere für Vorrichtungen, die über Mesas verfugen, die kürzer als ein oder zwei Mikron sind. Die graduierte Region kann sich innerhalb des am meisten oben liegenden viertel Mikrons der vollständig hergestellten Vor-10 richtung befinden und das gilt insbesondere für Vorrichtungen, die über Mesas verfugen, die kürzer als ein oder zwei Mikron sind. Im Allgemeinen liegt der Teil der graduierten Nettodotierungskonzentration innerhalb eines halben Mikrons der oberen Fläche der Halbleiterschicht oder innerhalb der Hälfte der Höhe der Mesa je nachdem welcher Wert am größten ist. In den Ausführungsformen der Diode für eine Schottky-Barriere 15 nach dem vorliegenden Gegenstand ist die Nettodotierungskonzentration an der oberen Fläche der Mesa ausreichend niedrig, damit die Bildung eines ohmschen Kontakts verhindert wird. Im Gegensatz dazu verfugt die Vergleichsvorrichtung über eine Nettodotierungskonzentration entlang der Mittellinie der Mesaregion, die mit der Entfernung von der oberen Fläche der Mesaregion zunimmt. 20
Die Fig. 2 zeigt einen Querschnitt eine beispielhafte, durch einen Trench abgeschirmte Vorrichtung 100 mit einer Diode für eine Schottky-Barriere nach dem vorliegenden Gegenstand. Die Halbleitervorrichtung 100 umfasst ein vom Typ n+ nettodotiertes Substrat 105, eine Halbleiterschicht 110 vom Typ n, die auf dem Substrat 105 aufgetragen 25 ist, eine Vielzahl von elektrisch isolierten Trenchelektroden 130, die in der Halbleiterschicht 110 angeordnet sind und eine Vielzahl von Mesahalbleiterregionen 120, die zwischen den Trenchelektroden 130 angeordnet sind. Wie es aus der Figur hervorgeht, ist die Tiefe der Trenchelektroden 130 gleich der Höhe der Mesaregionen 120. Die Schicht 110 wird auf typische Weise mit einer Dotierungssubstanz vom Typ n herge-30 stellt, die darin gezüchtet wird, ohne dass irgendein Dotierungsmittel vom Typ p vorliegt, in welchem Fall die „Netto“-Dotierungskonzentration vom Typ n und die eingeführte Dotierungskonzentration vom Typ n den gleichen Wert aufweisen können. Eine Trenchelektrode 130 kann eine zentrale leitende Polysiliconelektrode 132 und eine äu- -10- -10-
• · ßere elektrisch isolierende Oxydschicht 134 umfassen. Die zentrale leitende Elektrode 132 kann ein Metall und/oder ein dotiertes Polysilicon umfassen. Die äußere isolierende Schicht 134 kann ein Oxid wie zum Beispiel ein Siliziumdioxid umfassen. Eine Mesa-region 120 hat eine obere Fläche, die an die obere Fläche der Schicht 110 angrenzt, eine 5 Breite WM, wie sie am Ort auf halber Strecke hoch zu den Seitenwänden der Mesaregi-on (zum Beispiel in der Mitte der Mesa) gemessen wird, und ein Nettodotierungskonzentrationsprofil vom Typ n entlang der Mittellinie der Mesa, das sich mit der Entfernung von der oberen Fläche der Mesaregion ändert. Die Vorrichtung 100 umfasst außerdem eine Region 150 mit der graduierten Nettodotierungskonzentration vom Typ n, 10 die an die obere Fläche der Mesaregion 120 angrenzt. In der Mesaregion 150 nimmt die Nettodotierungskonzentration vom Typ n im Wert mit der Entfernung von der oberen Fläche der Mesaregion ab. Das heißt, dass die Nettodotierungskonzentration vom Typ n an oder nahe der oberen Fläche der Mesaregion bei einem ersten Wert beginnt und von dem ersten Wert abnimmt, wenn man sich in die Masse der Mesaregion zum Boden der 15 Mesaregion entlang der Mittellinie der Mesaregion bewegt. Die Nettodotierungskonzentration vom Typ n kann sich dann auf einen zweiten Wert in einer Entfernung zwischen 0,125 Mikron und 0,5 Mikron von der oberen Fläche der Mesaregion 120 einpendeln, wie es in der so ausgeführten Vorrichtung gemessen wird, für Vorrichtungen mit Mesahöhen von einem bis zwei Mikron. Für Vorrichtungen mit Mesahöhen (Trenchtie-20 fen) von mehr als einem Mikron kann sich der Punkt, an dem sich die Nettodotierungskonzentration vom Typ n auf einen zweiten Wert einpendelt, in einer Entfernung befinden, deren Betrag sich bis zur Hälfte des Wertes der Mesahöhe (Trenchtiefe) beläuft. Die Nettodotierungskonzentration vom Typ n kann dann von diesem Punkt ab zunehmen, wenn man sich weiter in die Mesaregion hinein entfernt ( wenn man sich zum Bei-25 spiel weiter in die Mesaregion zum Boden der Mesaregion hin bewegt). Die Zunahme der Nettodotierungskonzentration vom Typ n weist den Vorteil auf, dass der Anschaltzustand der Vorrichtung gesenkt wird.
In einer beispielhaften Implementierung kann die Halbleiterschicht 110 eine Dicvke von 30 4,25 pm (Mikron) und die Trenchelektrode 130 kann eine Dicke von 1,1 pm aufweisen, die isolierende Schicht 134 kann Siliziumdioxid umfassen und eine Dicke von 400 A aufweisen und die Mesaregion 120 kann eine Breite in der Grössenordnung zwischen 0,2 pm und 0,4 pm aufweisen, wobei ITS Seitenwände mit einem Winkel von ungefähr -11-
89 Grad in Bezug auf die Bodenfläche der Schicht 110 geneigt sind. In typischen Implementierungen liegt die Mesabreite in dem Bereich zwischen 0,2 pm und 0,4 pm und bevorzugt in dem Bereich zwischen 0,25 pm und 0,35 pm. Das Substrat 105 kann eine I o ·> 1
Nettodotierungskonzentration vom Typ n zwischen 5 x 10 cm und 1x10 cm'. Die 5 maximale Nettodotierungskonzentration vom Typ n kann in der Mesaregion 120 einen 1« in
Wert aufweisen, der in dem Bereich zwischen 4x10 cm und 2x10 cm' liegt und m typischen Implementierungen kann sie einen Wert aufweisen, der in dem Bereich zwischen 8 x 1015cm'3 und 8 x 1016cm'3 liegt. Die maximale Nettodotierungskonzentration vom Typ n kann in dem graduierten Teil 150 dieselben Größenordnungen aufweisen. 10 Die Nettodotierungskonzentration vom Typ n weist an der oberen Fläche der Mesare-gion 120 im allgemeinen einen Wert auf, der unter ungefähr 1x10 cm' liegt, wenn der Mesa einen Silikonhalbleiter umfasst, um sicherzustellen, dass ein Schottky-Kontakt (zum Beispiel ein nicht Ohmscher Kontakt) gebildet wird, und dieser Wert ist bevorzugt gleich oder weniger als 4 x 1016cm'3. 15 Die Vorrichtung 100 umfasst außerdem eine Nickelsilizidschicht 140, die an den oberen Flächen der Elektroden 132 und des Mesas gebildet ist, eine Zusammenschaltmetallschicht 145, die über der Nickelsilizidschicht 140 gebildet ist, und eine untere Metallelektrodenschicht 160, die elektrisch an das Substrat 105 und die Schicht 110 vom Typ gekoppelt ist. Die Nickelsilizidschicht 140 stellt Elektroden mit einem Schottky-20 Kontakt zur Verfügung, die an den oberen Flächen der Mesaregionen 120 angeordnet sind, und eine Metallschicht 145, die diese Elektroden an die Elektroden 132 an-schliesst. Die Nickelsilizidschicht 140 kann durch das Aufträgen einer Schicht aus elementarem Nickel auf den Flächen der Mesas 120 und der Polysiliconelektroden 132 angeordnet werden, und danach wird die Fläche des Substrats auf eine hohe Temperatur 25 erhitzt, um die Nickelsilizidschicht zu bilden. Während dieses Bildungsprozesses werden die oberen Teile des Silicons und des Polysilicons (falls es für die Kontakte benutzt wird) verbraucht. Auf typische Weise werden zwischen 0,25 Mikron und 0,25 Mikron Silicon verbraucht. Wenn die Elektroden 132 Polysilicon umfassen, ist die Dotierungskonzentration des Polysilicons ausreichend hoch, damit die Silizidschicht leitende Kon-30 takte zu den Elektroden 132 bildet. (Wenn die Elektroden 132 Metall umfassen, bildet die aufgebrachte Nickelschicht einen elektrischen Kontakt mit dem Metall und bildet kein Silizid. -12- ·· ·· · ·· ········ · • · · ·· · ···
Als Option kann die Vorrichtung 100 außerdem eine Vielzahl von verstärkten Dotie-rungsregionen 170, die in der Nähe der Bodenwände der Elektroden 130 angeordnet sind, wie es auf vollständige Weise in der gleichzeitig angemeldeten US-Patentanmeldung Nr. 12/368,210, eingereicht am 9. Februar 2009, der Patentanmelder 5 beschrieben wird., wobei diese Patentanmeldung den Titel „Semiconductor Devices With Stable And Controlled Avalanche Characteristics and Methods Of Fabricating The Same“, trägt, die in diesen Text durch Bezugnahme für alle Zwecke inkorporiert wird. Die verstärkten Dotierungsregionen 170 können Nettospitzendotierungskonzentrationen vom Typ n aufweisen, die mindestens 50% höher oder 2xl016cm'3 grösser als die Net-10 todotierungskonzentrationen vom Typ n der Halbleiterschicht 110 und die maximale Nettodotierungskonzentrationen vom Typ n der Mesaregion 120 sind und auf typische Weise Nettospitzendotierungskonzentrationen vom Typ n aufweisen, die zwei- bis fünfmal grösser sind. Die Regionen 170 können leicht durch Ionenimplantierung einer Dotierungssubstanz vom Typ n in den Bodenwänden der Trenchs 130 gebildet werden, 15 bevor die Elektroden gebildet werden, gefolgt von einem Annealing des Implants. Die Annealin-Behandlung kann die Dotierungssubstanz dazu veranlassen, zur Mittellinie der Mesa zu wandern, wie es durch die gestrichelten Linien 170’ in der Figur angegeben IC Λ wird. Eine typische Implantierungsdosis kann sich im Bereich zwischen 5 x 10 cm' (Atome der Dotierungssubstanz pro Quadratzentimeter implantierter Oberfläche) und 20 2xl013cm'2 und können eine Implantatenergie und eine Annealing - Behandlung auf weisen, die das Implantat zwischen 0,1 Mikron und 2 Mikron in die Halbleiterschicht 110 diffundiert. Wie es ausführlicher in der oben identifizierten gleichzeitig angemeldeten US-Patentanmeldung erklärt worden ist, agieren die verstärkten Dotierungsregionen 170 so, dass sie die Stoßentladungsregionen an Orten verankern, die unter der Mesare-25 gion 120 liegen, wodurch verhindert wird, dass die Durchbruchspannung zunimmt , wenn die Vorrichtung wiederholt Durchbruchbedingungen ausgesetzt wird.
Fig. 3 zeigt einen Graph der Nettodotierungskonzentration vom Typ n für die in der Fig. 1 gezeigte Vergleichsvorrichtung (gestrichelte Linie), eine erste beispielhafte Imple-30 mentierung der Vorrichtung 100, wo sich die graduierte Region 150 ungefähr 0,25 Mikron außerhalb der oberen Fläche der Mesa 120 befindet (ausgezogene Linie), und eine zweite beispielhafte Implementierung der Vorrichtung 100, wo sich die graduierte Region 150 ungefähr 0,5 Mikron innerhalb der oberen Fläche der Mesa 120 befindet ( -13-
gestrichelte Linie). Aus Konsistenzgründen umfassen alle drei in der Fig. 3 gezeigten Vorrichtungsimplementierungen verstärkte Dotierungsregionen 170’ und Mesahöhen (Trenchtiefen) von ungefähr 1,1 Mikron. Die X-Achse ist die Distanz in die Vorrichtungsfläche hinein, wie sie an der Oberseite der Metallschichten 45 und 145 gemessen 5 worden ist, und die am weitesten links gelegene Y-Achse ist die Nettodotierungskonzentration vom Typ n. Für alle in der Fig. 3 dargestellten Vorrichtungsimplementierungen ist ein Mittel von 0,065 Mikron des Siliziums der Mesa an der oberen Fläche während des Nickelsilizidbildungsprozesses verbraucht worden. Die Oberseiten der Mesas 20 und 120 sind im Mittel bei 0,2 Mikron auf der X-Achse und die Böden der Mesas 20 10 und 120 sind im Mittel bei 1,3 Mikron auf der X-Achse gelegen. Die Vergleichs Vorrichtung hat eine Nettodotierungskonzentration vom Typ n von lxl015cm'3 an der Oberseite der Mesa 20, und diese Konzentration nimmt monoton in der Mesaregion bis zu einem Plateau wert von 4xl015cm'3 in der Mitte der Mesa zu und bleibt bei oder über diesem Niveau bis zum Boden der Mesa bei 1,3 Mikron. Der Spitzenwert an der Oberseite der 15 Mesa in der Vergleichsvorrichtung wird durch das flache Implantat vom Typ p erzeugt, das einige der Dotierungssubstanzen vom Typ N der Schicht 10 kompensiert. Im Gegensatz dazu haben beide Implementierungen der Vorrichtung 100 höhere Nettodotierungskonzentrationen vom Typ N von ungefähr l,17xlOI6cm‘3 (ausgezogene Linie) und 3,3x10,6cm3 (gestrichelte Linie) an den Oberseiten der Mesas und nehmen monoton 20 zu Tiefwerten von jeweils ungefähr 5,2x10l5cm'3 bei 0,45 Mikron auf der X-Achse und ungefähr 4, 2xl015cm'3 bei 0,6 Mikron auf der X-Achse ab. Von diesen Tiefwerte nimmt die Nettodotierungskonzentration vom Typ N monoton bis zu einem Wert von 4xlOl6cm'3 nahe dem Boden der Mesa (Wert auf der X-Achse von ungefähr 1,2 Mikron) in beiden Implementierungen der Vorrichtung 100 zu. Die Nettodotierungskon-25 zentrationsprofile vom Typ n für alle drei Vorrichtungsimplementierungen zeigen ein Hochpumpen bis zu ungefähr 8xl016cm'3 im Bereich zwischen ungefähr 1,2 Mikron und 1,7 Mikron, was auf die Regionen 70’ mit einer verstärkten Dotierung zurückzufuh-ren ist. 30 In der Fig. 3 werden auch die Profile der elektrischen Felfer in den Implementierungen der drei Vorrichtungen unter einer Sperrspannung von 18 Volt gezeigt. Alle drei Profile haben einen Spitzen wert von 3,2xl05V/cm nahe dem Boden des Trench (1,3 Mikron auf der W-Achse). In der Vergleichsvorrichtung 1 (gepunktete Linie) hat das elektrische -14-
Eld einen verhältnismäßig flachen Wert von 0,4x105V/cm in den mittleren und den oberen Teilen der Mesaregion 20. In beiden beispielhaften Implementierungen der Vorrichtung 100, haben die Prile des elektrischen Feldes parabolische Formen in den mittleren und oberen Teilen der Mesaregionen 120, und haben Werte unter dem Wert von 5 0,4x105V/cm der Vergleichsvorrichtung 1, außer für das Profil des elektrischen Feldes nahe der oberen Fläche der Mesa für die zweite Implementierung der Vorrichtung 100, das auf einen Wert von 0,7x105 V/cm an der oberen Flache der Mesa zunimmt. Der Sperrspannungsleckstrom steht grob in Beziehung zu einem Wert des elektrischen Feldes an der oberen Fläche der Mesa. Da die Vorrichtung 1 und die erste Implementierung 10 der Vorrichtung 100 entsprechend ungefähr über dasselbe elektrische Feld an der oberen Fläche verfügen, ist zu erwarten, dass die Vorrichtungen dieselben Werte für den Leckstrom haben,, was auch der Fall ist. Und da die zweite Implementierung der Vorrichtung 100 über ein stärkeres elektrisches Feld an der oberen Fläche der Mesa verfügt, ist anzunehmen, dass sie einen höheren Wert für den Leckstrom verfügt, was auch der 15 Fall ist.
Die Figs 5 und 6 sind Graphen von einem Sperrspannungsleckstrom (Ir) bei einer Sperrspannung von 18V für die drei Verrichtungsimplementierungen bei Temperaturen von jeweils 25°C und 200°C, gezeichnet als eine Funktion der Menge des Siliziums, das 20 durch den Nickelsilizidbildungsprozess verbracht worden ist. Für die in der Fig. 3 dargestellten Vorrichtungen, wo 0,065 Mikron Silizium durch den Silizidprozess verbraucht worden sind, haben die erste Implementierung der Vorrichtung 100 (durchgezogene Linie) und die Vergleichsvorrichtung 1 (gepunktete Linie) im wesentlichen den gleichen bei den beiden Temperaturen den gleichen Leckstrom, während die zweite 25 Implementierung der Vorrichtung 100 (gestrichelte Linie) einen höheren Leckstrom (siehe die linken Enden der Graphen in den Figuren 5 und6) aufweist. Da die Menge des verbrauchten Siliziums zunimmt, gibt es eine signifikante Änderung im Leckstrom der Vergleichsvorrichtung 1, aber eine relative geringe Änderung in der ersten und der zweiten Implementierung der Vorrichtung 100. Das ist ein signifikanter Vorteil, dass 30 die auf demselben Wafer ausgeführten Vorrichtungen eine größere Uniformität ihrer elektrischen Kenndaten aufweisen können und Vorrichtungen, die auf verschiedenen Wafern ausgeführt worden sind und die denselben Herstellungsprozess verwenden auch -15-
eine größere Uniformität ihrer elektrischen Kenndaten trotz der Variationen in der während des Silizidprozesses verbrachten Siliziums aufweisen können.
Die Fig. 4 zeigt Dotierungskonzentrationen vom Typ n und elektrische Felder für die 5 drei Implementierungen für den Fall, dass ein Mittel von 0,215 Mikron von dem Silizium der Mesa an der oberen Fläche während des Nickelsi 1 izidbildungsprozesses verbraucht worden ist. (Dieser Fall entspricht den Datenpunkten an den rechten Enden der Graphen in den Figuren 5 und 6). Wie es auf der Fig. 4 zu sehen ist, hat der Wert des elektrischen Feldes an der oberen Fläche der Mesa für die Vorrichtung 1 den doppelten 10 Wert, während der gleiche Wert des elektrischen Feldes für die erste Implementierung der Vorrichtung 100 leicht zugenommen hat und für die zweite Implementierung der Vorrichtung 100 um einen moderaten Wert gesunken ist. Ohne die Funktion der erfinderischen Aspekte auf irgendeine besondere Erklärung zu begrenzen, wird angenommen, dass die beiden Hauptwirkungen darin bestehen, dass das elektrische Feld und der 15 Leckstrom in den Implementierungen der Vorrichtung 100 abnehmen. Es wird angenommen, dass die erste Wirkung darin besteht, dass die graduierte Nettodotierungskonzentration vom Typ n der Region 150 der Vorrichtung 100 eine eingebaute Verzögerungskomponente für das elektrische Feld erzeugt, was von Vorteil für die Reduzierung des Leckstroms ist. Da jedoch eine signifikante Menge des Dotierungsmittels mit dem 20 Silizium während des Silizidprozesses verbraucht worden ist, kann die Verzögerungskomponente reduziert werden, da die im Silizidprozess verbrauchte Siliziummenge zu-nimmt. Als zweite Wirkung wird angenommen, dass das elektrische Feld an der oberen Fläche der Mesa abnimmt da die gesamte Nettodotierungskonzentration vom Typ n im oberen Teil der Mesa abnimmt, wodurch das elektrische Feld in der Mesa und der Leck-25 ström reduziert werden. Das liegt daran, dass sich in der Mesa unter Sperrspannungsbedingungen auf Grund der Aktion der Trenchelektroden 130 eine Depletionsregion bildet und die Senkung der Gesamtnettodotierungskonzentration im oberen Teil der Mesa wirkt dahin, dass die Depletionsregion tiefer in die Halbleiterschicht 110 geschoben wird, wodurch die Höhe des Potentialfeldes und des elektrischen Feldes, die die obere 30 Seite der Mesa erreichen können, reduziert wird. Der in der Region 150 der Vorrichtung 100 anwesende negative Gradient senkt die Nettodotierungskonzentration vom Typ n an der oberen Fläche, da mehr Silizium und Dotierungssubstanz in dem Silizidprozess verbraucht werden, was wiederum die Gesamtnettodotierungskonzentration im oberen Teil -16-
der Mesa senkt, da mehr Silizium und Dotierungssubstanz in dem Silizidprozess verbraucht werden, was wioederum das elektrische Feld und den Leckstrom senkt. Diese beiden Wirkungen werden weiter unten ausführlicher für alle drei in den Figuren 3 und 4 gezeigten Vorrichtungen untersucht. 5
Wenn man die beiden Figuren 3 und 4 für die erste Implementierung der Vorrichtung 100 (ausgezogenen Linie) vergleicht, nimmt die Nettodotierungskonzentration vom Typ n an der oberen Fläche der Mesa in der Fig. 4 verglichen mit der Fig. 3 leicht ab, was zu der Neigung führt, dass der Leckstrom für die Fig. 4 nach dem oben beschriebenen 10 zweiten Effekt reduziert wird, da die vorteilhafte Verzögerungskomponente des elektrischen Feldes reduziert wird. Es wird angenommen, dass die Ausgleichaktion der beiden Effekte die Erklärung liefert, warum die erste Implementierung der Vorrichtung 100 über niedrige und uniforme Werte des Leckstroms in den Figuren 5 und 6 verfügt. Wenn derselbe Vergleich für die zweite Implementierung der Vorrichtung 100 (gestri-15 chelte Linie) ausgeführt wird, nimmt die Nettodotierungskonzentration vom Typ n an der oberen Fläche der Mesa in der Fig. 4 verglichen mit der Fig. 3 leicht ab, was zu der Neigung führt, dass der Leckstrom für die Fig. 4 nach dem oben beschriebenen zweiten Effekt reduziert wird, und der Gradient der Konzentration nimmt ebenso leicht zu, was auch zu der Neigung führt, dass der Leckstrom für die Fig. 4 nach dem oben beschrie-20 benen ersten Effekt abnimmt, da die vorteilhafte Verzögerungskomponente des elektrischen Feldes erhöht wird. Man nimmt für diese Wirkungen an, dass sie Zusammenarbeiten, um den in der Figuren 5 und 6 gezeigten Leckstrom für die zweite Implementierung der Vorrichtung 100 schwach zu senken, da die Menge des verbrauchten Siliziums zunimmt. Wenn man schließlich die Figuren 3 und 4 betreffend die Vergleichsvorrichtung 25 1 (gepunktete Linien) vergleicht, nimmt sowohl die Nettodotierungskonzentration vom
Typ n als auch das elektrische Feld an der oberen Fläche der Mesa in der Fig. 4 verglichen mit der Fig. 3 stark zu, wodurch die Tendenz entsteht, dass der Leckstrom für die Vorrichtung 1 in den Figuren 5 und 6 zunimmt. Spezifischer verfügt die Vorrichtung 1 über keine Verzögerungskomponente für das elektrische Feld, da der Dotierungsgra-30 dient in die entgegengesetzte Richtung weist (der erste oben beschriebene Effekt), und die Gesamtnettodotierungskonzentration im oberen Teil der Mesa nimmt zu, da die Menge des in dem Silizidprozess verbrauchten Siliziums und der Dosierungssubstanz -17-
steigt., wodurch der Leckstrom und das elektrische Feld in der Mesa entsprechend dem oben beschriebenen zweiten Effekt zunimmt.
Die Fig. 7 zeigt die Durchlassspannung der drei Vorrichtungsimplementierungen als 5 eine Funktion des verbrauchten Siliziums. Wie es auf der Figur zu sehen ist, haben die beiden Implementierungen der Vorrichtungen 100 weniger Variation in der Durchlassspannung als die Vorrichtung 1. Man nimmt an, dass diese Tatsache darauf zurückzuführen ist, dass die erste und die zweite Implementierung der Vorrichtung 100 in Abhängigkeit von dem verbrauchten Silizium weniger Variation in der Nettodotierungs-10 konzentration aufweist als die Vorrichtung 1.
Die Region 150 kann durch eine Anzahl von Prozessen gebildet werden. In einem Prozess ist eine Ausgleichdotierungssubstanz tief in die Oberseiten der Mesas 120 implantiert, so dass die Spitze der implantierten Gegendotierungssubstanz zwischen 0,15 Mik-15 ron und 0,5 Mikron (oder 50% der Mesahöhe, wenn die Mesahöhe größer als ein Mikron ist) unter dem mittleren Höhenniveau der oberen Fläche der Mesa in der vollständig ausgefuhrten Vorrichtung liegt und bevorzugter zwischen 0,2 Mikron und 0,4 Mikron (oder 40% der Mesahöhe, wenn die Mesahöhe größer als ein Mikron ist) unter dem mittleren Höhenniveau der oberen Fläche der Mesa in der vollständig ausgefuhrten Vor-20 richtung liegt. Wenn Bor als Gegendotierungssubstanz verwendet wird, kann die Implantatenergie gleich oder grösser als 70 KeV sein und kann auch gleich 300 KeV sein. In typischen Implantationen mit Mesahöhen zwischen 1 und 2 Mikron hat das Borimplantat eine Energie, die zwischen 80 KeV und 160 KeV und auf typische Weise zwischen 100 KeV und 140 KeV liegt. Die Implantatenergie kann unter Anbetracht der 25 Menge des erwarteten Verbrauchs von Silizium durch den Schottky-Kontaktbildungsprozess mit dem Ziel ausgewählt werden, dass die Spitze des Implantats zwischen einem Achtel Mikron und einem halben Mikron (oder 50% der Mesahöhe wenn die Mesahöhe über einen Mikron beträgt) unter dem mittleren Niveau des Schott-ky-Kontakts in der so gebildeten Vorrichtung liegt und bevorzugter zwischen einem 30 Achtel Mikron und drei achtel Mikron (oder 40% der Mesahöhe wenn die Mesahöhe über einen Mikron beträgt) unter dem mittleren Niveau des Schottky-Kontakts in der so gebildeten Vorrichtung liegt. Die Implantatdosis kann unter Anbetracht der thermischen Belastungen, der die Vorrichtung während der nachfolgenden Herstellungsprozesse ·· ·· ♦· 0 • · • · • · 0 ♦ · · • · ·· • · · 0 00 0 • • ··· ♦ · ·· • • ♦ ausgesetzt werden wird, mit dem Ziel ausgewählt werden, eine Ratio zwischen zwei oder mehr zwischen der Nettodotierungskonzentration vom Typ n an der oberen Fläche der Mesa in Bezug auf die Nettodotierungskonzentration vom Typ n am Tiefpunkt zur Verfügung stellen zu können. Diese Ratio kann vier oder mehr sein und kann auch bis 5 zu Werten von 10 oder mehr reichen. Die Spitzen der Implantate werden den Tiefpunkten der Nettodotierungskonzentration vom Typ n in den Regionen 150 entsprechen. Als Beispiele können die Dotierungsprofile, die in den Figuren 3 und 4 für die erste Implementierung der Vorrichtung 100 (ausgezogene Linien) gezeigt werden, durch ein Borimplantat erreicht werden, das über eine Implantatenergie von 120 KeV und eine Dosis 10 von 2,8 x 1012 Atome/cm2 verfügt, für die zweite Implementierung der Vorrichtung 100 (gestrichelte Linien) gezeigt werden, durch ein Borimplantat erreicht werden, das über eine Implantatenergie von 160 KeV und eine Dosis von 2,9 x 1012 Atome/cm2 verfügt, Als anderes Beispiel zur Bildung der Region 150, kann die Schicht 110 auf epitaxe Weise mit einer Dotierungssubstanz vom Typ n gezüchtet werden, das auf selektive 15 Weise mit dem Ziel inkorporiert worden ist, um das graduierte Dotierungskonzentrationsprofil vom Typ n der Region 150 zur Verfügung zu stellen. Als noch ein anderes Beispiel zur Bildung der Region 150 kann eine leicht dotierte Schicht 110 vom Typ n mit einer flachen Dotierungssubstanz vom Typ n implantiert werden. 20 Es kann begrüßt werden, dass ein flaches Implantat vom Typ p in einer Implementierung der Vorrichtung 100 mit dem Ziel zur Verfügung gestellt wird, dass die Nettodotierungskonzentration vom Typ n an der oberen Fläche der Mesa gesenkt wird, um die Durchlassspannungskennzeichen der Vorrichtung zu adjustieren und einen Schottky-Kontakt sicherzustellen. Diese Tatsache wird durch eine dritte Implementierung der 25 Vorrichtung 100 illustriert, deren Dotierungsprofil in der Fig. 8 für einen Wert von 0,065 Mikron Silizium, das durch den Silizidprozess verbraucht wird, gezeigt wird. Wie es auf dem Profil zu sehen ist, gibt es einen Teil der Mesaregion zwischen der E-lektrodenschicht 140 und der Region 150, wo die Nettodotierungskonzentration vom Typ n mit der Entfernung von der Elektrodenschicht 140 zunimmt. Je mehr Silizium 30 während des Silizidprozesses verbraucht wird desto mehr wird die gesamte Nettodotierungskonzentration in der ganzen Mesa leicht zunehmen und dann abnehmen, wenn das verbrauchte Silizium in die Region 150 eintritt, was dann dazu führt, dass eine etwas größere Variation in den Leckkenndaten verglichen mit der ersten und der zweiten Imp- ·· *· ·· • · · · · ··« 19- · ; j · ♦· lementierung auftritt, wobei die Variation nichtsdestoweniger im wesentlichen uniform verglichen mit der Vergleichsvorrichtung ist. Während die Vorrichtung 100 unter Benutzung von Nickelsilizid beschrieben worden 5 ist, so kann es dennoch begrüßt werden, dass die Vorrichtung 100 und der vorliegende Gegenstand mit anderen Silizid- oder Metallsystemen ausgeführt wird und ähnliche Vorteile von reduzierten Variationen der elektrischen Eigenschaften zur Verfügung stellt. Während die Vorrichtung 100 als eine n-Kanal-Vorrichtung mit einem Substrat vom Typ n 105, einer Halbleiterschicht vom Typ η 110, einem Nettodotierungskonzent-10 rationsprofil vom Typ n in den Mesas 120 und den Regionen 150 zur Verfügung gestellt worden ist, so kann es auch begrüßt werden, dass die Vorrichtung als eine p-Kanal-Vorrichtung mit einem Substrat vom Typ p 105, einer Halbleiterschicht vom Typ p 110, einem Nettodotierungskonzentrationsprofil vom Typ p in den Mesas 120 und in den Regionen ISO und verstärkte Dotierungsregionen vom Typ p 170 zur Verfügung 15 gestellt werden. Auf entsprechende Weise umfassen die Patentansprüche diese möglichen Kanalkonstruktionen, indem angeführt wird, dass diese Elemente einen „ersten Leitfahigkeitstyp“ aufweisen. Wenn ein Dotierungssubstanzimplantat verwendet wird, um eine Region 150 in einer p-Kanal-Implementierung der Vorrichtung 100 zu bilden, kann eine Dotierungssubstanz vom Typ n, wie zum Beispiel Phosphor oder Arsen im-20 plantiert werden.
Im folgenden werden beispielhafte Verfahren zur Herstellung der Vorrichtung 100 beschrieben. Ein erstes Verfahren wird durch ein Flussdiagramm 200 dargestellt, das in der Fig. 9 gezeigt wird. Wie es am Block 202 dargestellt wird, kann das Verfahren die 25 Bildung einer oder mehr elektrisch isolierter Trenchelektroden in einer Halbleiterschicht an einer ersten Fläche davon mit dem Ziel umfassen, dass eine oder mehr Mesas in der Halbleiterschicht an der ersten Fläche davon definiert wird. Eine Mesa hat eine obere Fläche an der ersten Fläche der Halbleiterschicht. Beispielhafte Verfahren zur Bildung der Trenchelektroden werden ausführlicher weiter unten beschrieben. Wie es im Block 30 204 dargestellt wird, kann das erste allgemeine beispielhafte Verfahren außerdem die
Bildung einer Region der graduierten Nettodotierungskonzentration eines ersten Leitfa-higkeitstyps in einem Teil einer Mesa umfassen, wobei die Region, die innerhalb eines halben Mikrons (oder 50% der Mesahöhe wenn die Mesahöhe grösser als ein Mikron
·· ·· »· ♦ f« ··♦··«♦· · • · · ·# · ··« ist) der oberen Fläche der Mesa liegt, und wobei die graduierte Nettodotierungskonzentration im Wert mit dem Abstand von der oberen Fläche der Mesa abnimmt. Wenn die Schicht 110 eine moderate Dotierung des ersten Leitfahigkeitstyps umfasst, kann die graduierte Region von einer Ionenimplantierung einer kompensierenden Dotierungssub-5 stanz (Dotierungssubstanz eines zweiten, dem ersten Leitfahigkeitstyp entgegengesetzter Leitfahigkeitstyps) in die oberen Seiten der Mesas mit einer Spitzenimplantattiefe die zwischen 0,125 Mikron und 0,5 Mikron (oder 50% der Mesahöhe, wenn die Mesa-höhe grösser als ein Mikron ist) unterhalb des mittleren Höhenniveaus der Oberseiten der Mesas in vollständig ausgeformten Vorrichtungen liegt. Das Implantat kann mit 10 einer thermischen Behandlung annealt werden. Die oberen Seiten der Trenchelektroden müssen für das Implantat nicht maskiert werden, sie können jedoch maskiert werden, wenn es gewünscht wird. Die Dosierung des Implantats wird so ausgewählt, dass das oben beschriebene Array der graduierten Dotierungsprofile zur Verfügung gestellt wird, wobei die Temperaturbelastung durch die Annealingbehandlung und jede beliebige dar-15 auf folgende Belastung, die durch hohe Verarbeitungstemperaturen hervorgerufen wird, in Anbetracht gezogen werden muss. Es ist eine allgemeine Praxis in der Halbleitertechnik, Computersimulierungsprogramme zu verwenden, um die Diffusion der Implantate während des Annealings und anderer Verarbeitungsaktionen zu modellieren, um ihre Profile in der finalen ausgebildeten Vorrichtung abschatzen zu können. Es liegt 20 innerhalb der Fähigkeiten des Fachamanns aus dem Stand der Technik, ein solches Simulationsprogramm zu verwenden, um eine Implantatenergie und eine Implantatdosis auswählen zu können, die ein gewünschtes finales Profil für das Implantat zur Verfügung stellt. Wenn Bor als Dotierungssubstanz des zweiten Leitfahigkeitstyps implantiert wird, liegt die Implantierungsenergie auf typische Weise über 70 KeV und unter 300 25 KeV und liegt oft im Bereich zwischen 80 KeV und 160 KeV und auf typische Weise zwischen 100 KeV und 140 KeV. Wenn Die Schicht 110 eine moderate Dotierung des ersten Leitfahigkeitstyps (wie zum Beispiel 5x1015cm-3 oder weniger ) umfasst, kann die graduierte Region durch die Implantierung von zusätzlichen Dotierungen des ersten Leitfahigkeitstyps an der oberen Fläche der Halbleiterschicht mit einem oder mehr 30 Niedrigenergieimplantaten (flache Implantate von weniger als 40 KeV und auf typische Weise weniger als 20 KeV), gefolgt von einem Annealing oder einer ähnlichen Wärmebehandlung. Wie es in dem Block 206 dargestellt ist, umfasst das erste allgemeine Verfahren eine Kontaktelektrode auf der oberen Fläche von mindestens einem Mesa. Die
Kontaktelektrode kann eine Schottky-Kontaktelektrode umfassen und kann außerdem ein Metallsilizid, wie zum Beispiel Nickelsilizid umfassen. Ein beispielhaftes Verfahren zur Bildung einer Nickelsilizidkontaktelektrode wird weiter unten beschrieben. 5 Ein zweites Verfahren zur Herstellung der Vorrichtung 100 wird durch ein Flussdiagramm 220 dargestellt, das in der Fig. 10 gezeigt wird. Wie es im Block 222 dargestellt wird, kann das Verfahren die Bildung einer Region der graduierten Nettodotierungskonzentration eines ersten Leitfahigkeitstyps in einem Teil einer Halbleiterregion umfassen, wobei die Region innerhalb eines halben Mikrons einer ersten Fläche der Halb-10 leiterschicht (oder 50% der Mesahöhe wenn die Mesahöhe größer als ein Mikron ist), und wobei die graduierte Nettodotierungskonzentration im Wert mit der Entfernung von der ersten Fläche der Halbleiterschicht abnimmt. Die Region kann durch eine Anzahl von Techniken gebildet werden, umfassend (1) jede der oben beschriebenen Implantationen, die in dem ersten allgemeinen Verfahren verwendet werden können, und (2) die 15 Variation der Dotierungssubstanzmenge, die während einer epitaxialen Züchtung der Halbleiterschicht mit dem Ziel inkorporiert worden ist, ein gewünschtes Nettodotierungsprofil in Anbetracht der nachfolgenden thermischen Behandlungen zu erhalten. Wie es in dem Block 224 dargestellt worden ist, umfasst das zweite allgemeine Verfahren außerdem die Bildung von einer oder mehr isolierter Trenchelektroden in der Halb-20 leiterschicht an der ersten Fläche der Schicht, um eine oder mehr Mesaregionen in der Halbleiterschicht an der ersten Fläche der Schicht zu definieren, wobei eine Mesaregion eine obere Fläche an der ersten Fläche der Halbleiterschicht aufweist. Beispielhafte Verfahren zur Bildung der Trenchelektroden werden ausführlicher weiter unten beschrieben. Wie es in dem Block 226 dargestellt worden ist, umfasst das zweite allgemeine 25 Verfahren die Bildung einer Kontaktelektrode an der oberen Fläche einer Mesaregion. Die Kontaktelektrode kann eine Schottky-Kontaktelektrode umfassen, und kann ausserdem ein Metallsilizid wie zum Beispiel ein Nickelsilizid umfassen. Ein beispielhaftes Verfahre, zur Bildung einer Nickelsilizidkontaktelektrode wird weiteer unten beschrieben.
Die obigen Verfahren sind in dem folgenden Verfahren inbegriffen, das die Bildung einer Mesaregion des Halbleitermaterials umfasst, das eine obere Fläche und einen Teil einer graduierten Nettodotierungskonzentration mit einer ersten Leitfähigkeit umfasst, 30 22 »· ·· |f « ·« ········· ι ······ · ··« die an die obere Fläche angrenzt, wobei der Teil innerhalb eines halben Mikrons (oder 50% der Mesahöhe wenn die Mesahöhe größer als ein Mikron ist) von der oberen Fläche der Mesaregion angeordnet ist und wobei die graduierte Nettodotierungskonzentration darin im Wert mit der Entfernung von der oberen Fläche der Mesaregion abnimmt; 5 und wobei eine Kontaktelektrode auf der oberen Fläche von mindestens einer Mesa gebildet wird.
Beispielhafte Trenchelektrodenbildungsprozesse werden jetzt beschrieben. Bei jedem des ersten und zweiten allgemeinen Verfahrens können eine oder mehr Trenchelektro-10 den dadurch gebildet werden, indem eine Ätzmaske auf der Halbleiterschicht gebildet wird, um die Orte an den sich die Mesas befinden zu schützen und dann einen anisotropischen Ätzprozess mit Hilfe der Ätzmaske ausführen zu können. Der anisotropische Ätzprozess kann einen Plasmaätzprozess umfassen. Die auf Fluor basierten Plasmaätzmittel können verwendet werden, um abgerundete Bodenflächen für die Trenches zur 15 Verfügung zu stellen. Solche auf Fluor basierte Plasmaätzmittel umfassen: SF-Schwefel (Hexafluorid), SFÖ plus ein inertes Gas (zum Beispiel ein Edelgas), SF6 plus Sauerstoff und ein oder mehr inerte Gase (zum Beispiel He und Ar), und Sfe plus Wasserstoffbromid (Hbr) wie zum Beispiel C2F6, C4F8, NF3, und so weiter können zusammen mit den oben identifizierten inerten Gasen (02, HBr, und so weiter) verwendet 20 werden. Das Fluor ätzt das Siliziumsubstrat, während der Sauerstoff und HBr Nebenprodukte auf den Seitenwänden bilden, wodurch das ätzen auf den Seitenwänden minimiert wird. Beispielhafte Ätzprozesse können in dem US-Patent Nr. 6, 680, 232 von Grebs et al. Gefunden werden, welches Patent in diesen Text durch Referenznahme integriert wird und welches Patent hiermit gemeinhin zugewiesen wird. 25
Wenn eine Plasmaätzung verwendet wird, kann sie von einer leichten Reinigungsätzung der Trenchseiten und der Seitenwände gefolgt werden, welche Reinigungsätzung jede beliebige durch den Plasmaätzungsprozess erzeugte Kristallbeschädigung entfernen kann. Die vorher genannte Ätzungsmaske kann vor Ort hinterlassen werden und es kann 30 jedes beliebige bekannte chemische Ätzmittel für das Silizium verwendet werden (es kann ein isotropes wässriges chemisches Ätzmittel verwendet werden). Als ein Beispiel kann eine sanfte Plasmaätzung (zum Beispiel CF4, das dem Mikrowellenplasma nachgeordnet ist) verwendet werden, um ungefähr 300 Angstrom Material zu entfernen, ge- folgt von einer Reinigung mit einem H2S04/H202-Ätzmittel, gefolgt von einer RCA-SC-l-Standardreinigungsätzung. Die sanfte Plasmaätzung ist isotroper und weniger energetisch als die vorher erwähnte anisotrope Ätzung, und ist bevorzugter isotroper als anisotrop. Als eine Alternative zu dieser sanften Reinigungsätzungsaktion oder zusätz-5 lieh zu ihr kann eine Opfer-Siliziumdioxidschicht von ungefähr 400 Angstrom durch eine konventionelle Oxydierung bei einer Temperatur von 1100 °C oder höher gezüchtet werden und danach durch ein geeignetes Ätzmittel (es kann zum Beispiel ein isotropes wässriges chemisches Ätzmittel, wie ein gepuffertes Oxydätzmittel verwendet werden) entfernt werden. Das Opfer-Oxyd bindet ebenfalls hängende Siliziumbindungen 10 an die Seitenwände, die durch die vorhergehenden Plasmaätzungsprozesse erzeugt worden sind, und verbessert auch die Qualität der trieeektrischen Trenchelektroden, die später gebildet werden. Ein zweites Opfer-Oxyd kann gezüchtet und entfernt werden, um eine zusätzliche Abrundung der Bodenflächen der Trenches und der oberen Ränder der Mesas zu verbessern. Nachdem ein oder mehr Opfer-Oxyde gezüchtet und entfernt 15 worden sind, können die oberen Flächen des Substrats mit einer konventionellen H2S04/H202-Ätzung gereinigt werden, welche Ätzung dann von einer RCA-SC-1-Standard-Reinigungsätzung gefolgt wurde.
Als eine optionale Aktion kann eine Dotierungssubstanz vom ersten Leitfähigkeitstyp in 20 die Bodenwände der Trenchs mit dem Ziel ionenimplantiert werden, eine Startdotierung für die verbesserten Dotierungsregionen 170 zur Verfügung zu stellen, wenn diese Regionen in der Vorrichtung 100 verwendet werden. Es kann Arsen (As) für das implantierte Dotierungsmittel verwendet werden, und die vorhergehende Ätzmaske kann vor Ort hinterlassen werden, um zu verhindern, dass die Dotierungssubstanz an den oberen 25 Flächen der Mesas implantiert wird. Ein Wärmebehandlungsprozess wird ausgeführt, um das Implantat in die Halbleiterschicht 110 mit dem Ziel zu diffundieren, dass die Dotierungssubstanz aktiviert wird und um verstärkte Dotierungsregionen 170 zur Verfügung zu stellen. Das Implantat kann vor der Züchtung der oben identifizierten Opfer-Oxydschicht auftreten und die bei der Züchtung des Opfer-Oxyds und der anderen dar-30 auf folgenden Verarbeitungsaktionen verwendete thermische Belastung kann benutzt werden, um das Implantat für die verstärkten Dotierungsregionen 170 zu diffundieren und zu aktivieren. Als eine andere Annäherung kann das Implantat für die Regionen 170 ausgeführt werden, nachdem die Opferoxydschicht gezüchtet worden ist und dann durch das Opferoxyd implantiert werden. Die in den nachfolgenden Verarbeitungsaktionen verwendete thermische Belastung kann verwendet werden, um das Implantat für die verstärkten Dotierungsregionen 170 zu diffundieren und zu aktivieren. 5 Als nächstes können die dielektrischen Schichten 134 der Trenchelektroden 130 gebildet werden. Diese Aktion kann das Züchten einer dünnen Oxydschicht an den Trench-seitenwänden bei einer hohen Temperatur von 1100 °C oder mehr in einer trockenen Sauerstoffumgebung (kein Wasserdampf) umfassen, die mit einem inerten Gas verdünnt wird. Die Oxydschicht kann bis zu einer Dicke in der Größenordnung von ungefähr 400 10 Angstrom bis 600 Angstrom gezüchtet werden. Da die Oberseiten während des Züchtungsprozesses freigelegt werden, wird auch diese Oxydschicht auf den Oberseiten der Mesa gebildet. In einer typischen Implementierung liegt die Züchtungstemperatur zwischen 1125 °C und 1200 °C, wobei ein Wert von 1175 °C (+/- 10°C) bevorzugt wird, und die Umgebung umfasst 50 % Sauerstoff und 50 % Argon (mit zum Beispiel einer 15 Flussrate von 10 Litern pro Minute für den Sauerstoff und einer Flussrate von 10 Litern pro Minute für Argon). Die kombinierte Verwendung der sehr hohen Züchtungstemperatur und der verdünnten trockenen Sauerstoffumgebung um die abschirmende Oxydschicht zu züchten ist ungewöhnlich in der Leistungshalbleitertechnik, aber es ist herausgefunden worden, dass die Kombination weniger Stiftloch - Defekte aufweist, was 20 dazu führt, dass die Oxydqualität verbessert wird, und was dazu führt, dass es eine höhere Qbd (charge to Breakdown - Belastung bis zum Durchbruch) und eine bessere Dickenuniformität gibt. Der Sauerstoff kann so verdünnt werden, dass er 10 Vol.-% bis 70 Vol.-% der gasförmigen Züchtungsumgebung ausmacht und dass er bevorzugter 25 Vol.-% bis 60 Vol.-% der gasförmigen Züchtungsumgebung ausmacht. 25
Die Trenchelektroden 132 können dadurch gebildet werden, dass eine Schicht aus einem Polysiliconmaterial auf der vorher gebildeten dünnen Oxydschicht aufgebracht wird, welche Oxydschicht ihrerseits auf der oberen Fläche des Substrats (die Oberseiten der Mesa) und en Seiten wänden der Trenchs gebildet werden. Das Aufbringen kann 30 durch konventionelle Ausrüstungen zum Aufbringen von Polysilicon ausgeführt werden, die aus dem Stand der Technik bekannt sind. Um die Trenchflächen mit Polysiliconmaterial bei einer Trenchbreite von ungefähr 0,5 Mikron und einer Trenchtiefe von 1,1 Mikron zu füllen, kann das Polysiliconmaterial bis zu einer Dicke von 5000 Angst-
rom (0,5 Mikron) aufgebracht werden, so wie es an der oberen Fläche des Substrats bei einer Temperatur von 560°C gemessen wird. Die Materialmenge reicht aus, um die Seitenwände der Trenchs zu beschichten und auszufüllen. Im Allgemeinen sollte das Polysilicon (oder ein anderes abschirmendes Material) in einer Dicke aufgebracht werden, 5 die von der Hälfte der Breite des Trenchs, der aufgefüllt werden soll bis zum Doppel der Breite reichen, um zu vermeiden, dass Fehlstellen in der Schildelektrode auftreten. Auf typische Weise ist die aufgebrachte Dicke gleich der Breite des Trenchs. Das Polysilicon kann in dotierter Form oder in undotierter Form aufgetragen werden. Wenn es in dotierter Form aufgetragen wird, wird es während der Aufbringung bevorzugt vor Ort 10 dotiert und weist ein Dotierungsniveau von lxlO18 Dotierungssubstanzatomen pro Kubikzentimeter (cm’3) oder mehr auf und verfugt bevorzugter über ein Dotierungsniveau von 5x1018 Dotierungssubstanzatomen pro Kubikzentimeter (cm'3). Eine Dotierung vor Ort kann dadurch ausgeführt werden, dass ein eine Dotierungssubstanz enthaltendes Gas (zum Beispiel Phosphin für den n-Typ und Diboran oder Bortrifluorid für den p-15 Typ) mit den Gasen, die verwendet werden, um das Polysilicon (zum Beispiel Silan und Ammonia) zu bilden. Wenn das Polysilicon in undotierter Form aufgebracht wird, kann es in einer Dampfphase einem Dotierungsgas während einer nachnachfolgenden Anne-alphase (unten beschrieben) ausgesetzt werden, oder kann mit einer Dotierungssubstanz mit einer Dosis von 5x1015 Dotierungssubstanzatomen pro Quadratzentimeter (cm'2) bei 20 einer Implantatenergie von 30 KeV vor dem Annealing implantiert werden. Die Dotierungssubstanzdosis kann sich in einem Bereich zwischen 5xl014 cm'2 und 5xl016cm‘2 liegen. Eine gleichmäßigere Dotierungssubstanzverteilung kann erhalten werden, indem die Dosis mit zwei oder mehr Implantierungenergien implantiert wird. Eine erste Im-plantierung mit einer Dosis von 2,5xl015 bei 120 KeV und einer zweiten Implantierung 25 mit einer Dosis von 2,5x1015 bei 30 KeV kann verwendet werden.
Die Dotierungssubstanz für das Polysilicon kann vom Typ n oder vom Typ p sein. Die Dotierungssubstanz vom Typ n wird auf herkömmliche Weise aus dem Stand der Technik verwendet, und die Dotierungssubstanz vom Typ p wird nicht auf herkömmliche 30 Weise aus dem Stand der Technik verwendet. Die Erfinder haben jedoch herausgefunden, dass die Dotierungssubstanz vom Typ p für die Schildelektroden einen besseren Arbeitsfunktionswert für das Material bereitstellt, welches Material seinerseits eine bessere Abschirmung der Mesas 120 (in der Fig. 2 dargestellt) zur Verfügung stellt. 'm
Nachdem das Polysilicon aufgebracht worden ist und wahlweise implantiert worden ist, kann es bei einer Temperatur von 800°C oder mehr während einer ausreichenden Zeitdauer annealt werden, um die Polysiliconkömer zu konsolidieren und die implantierte 5 Dotierung (wenn sie verwendet worden ist) wieder zu verteilen. Es kann eine Anneal-temperatur von 950°C verwendet werden. Wenn das Polysilicon während dem Annea-ling in einer Dampfphase dotioert werden soll, kann die Annealtemperatur bis auf 1000°C oder mehr ansteigen. Es kann jedes beliebige Oxyd auf dem Polysilicon während des Annealprozesses durch eine kurze Aussetzung an eine gepufferte Oxydätzung 10 entfernt werden, und das Substrat kann mit einem H2S04/H202-Ätzmittel, gefolgt von einer RCA-SC-1-Standardreinigungsätzung gereinigt werden. An diesem Punkt befindet sich eine Polysiliconschicht an der Oberseite der dünnen Oxydschicht, die sich auf der Oberseite der Mesa befindet. Eine herkömmliche Polysiliconätzung kann dann ausgeführt werden, um das Polysilicon wegzuätzen, das auf den oberen Seiten der Mesas hin-15 terlassen worden ist, wobei die vorher gebildete dünne Oxydschicht als Ätzbremse wirkt. Dadurch wird der obere Teil der Polysiliconschicht sowohl auf den Mesas als auch auf den Trenchs weggeätzt. Die Polysiliconätzung kann während einer kurzen Zeitdauer fortgesetzt werden, um eine leichte Wegätzung des Polysilicons in den Trenchs zur Verfügung zu stellen, so dass das obere Niveau der Schildelektroden unter 20 den oberen Seiten der Mesas liegt. Nach der Polysiliconätzung kann das Substrat mit einem H2S04/H202-Ätzmittel, gefolgt von einer RCA-SC-1-Standardreinigungsätzung gereinigt werden.
Ein beispielhafter Nickelsilizidbildungsprozess wird jetzt beschrieben. Ein beispielhaf-25 ter Nickelsilizidbildungsprozess kann die Behandlung der Oberseiten der Mesas und der Schildelektroden mit einem Hydrofluor (HF) -Ätzmittel während einer kurzen Zeitdauer umfassen, um jedes Oxyd, das gebildet worden ist, zu entfernen, wobei ungefähr 1000 Angstrom von Nickel (Ni) auf der Fläche des Substrats aufgedampft werden, wobei ein erstes Annealing der Nickelschicht bei einer Temperatur in dem Bereich zwi-30 sehen 250°C und 400°C während ungefähr fünf Minuten ausgeführt wird und ein zweites Annealing der Nickelschicht bei einer Temperatur in dem Bereich zwischen 400 °C und 700°C während ungefähr fünf Minuten ausgeführt wird. Der erste Annealingpro-zess konvertiert einen wesentlichen Teil der Nickelschicht in Ni2Si und der zweite -27*: • · • ·
Annealingprozess konvertiert das Ni2Si in NiSi. In einer Implementierung liegt die erste Annealingtemperatur bei ungefähr 350°C (+/- 10°C) und die zweite Annealingtempe-ratur liegt bei ungefähr 500°C (+/- 25°C). Der Annealingprozess konvertiert ungefähr 1000 Angstrom der Oberen Seiten der Mesas von Polysilicon in Nickelsilizid, und bil-5 det Schottky-Barrieren an den oberen Flächen der Mesas. Der Annealingprozess konvertiert auch einen Teil der oberen Seiten der Polysiliconschildelektroden und bildet leitende Kontakte mit den Schildelektroden, was auf das hohe Dotierungsniveau in den Schildelektroden zurückzufuhren ist. 10 Es sollte verstanden werden, dass dort, wo die Leistung einer Aktion von jedem beliebigen der Verfahren, die oben offenbart worden sind, und in diesem Text beansprucht werden, nicht von der Vollendung einer anderen Aktion abhängt, so können die Aktionen in jeder beliebigen Zeitabfolge ausgefuhrt werden (eine verknüpfte Leistungsfähigkeit kann zum Beispiel auftreten, wenn Teile von zwei oder mehr Aktionen auf ge-15 mischte Art ausgefuhrt werden). Es kann auf entsprechende Weise begrüsst werden, dass, während die Verfahrensansprüche der vorliegenden Anmeldung Gruppen von Aktionen wieder zitieren, die Verfahrensansprüche nicht notwendigerweise auf die Reihenfolge der in der Patentanspruchssprache aufgelisteten Aktionen begrenzt sind, sondern stattdessen alle der obigen möglichen Reihenfolgen aufweisen können, die nicht oben 20 explizit beschrieben worden sind, es sei denn dass sie auf eine andere Weise durch die Anspruchssprache spezifiziert worden sind ( wie es zum Beispiel explizit festegestellt worden ist, dass eine Aktion vor einer anderen Aktion auszufuhren ist oder nach ihr vollfuhrt werden soll). 25 Jede beliebige Zitierung eines „ein“, „eine“, „eines“, und „der“, „die“, „das“, soll bedeuten, eins oder mehr wenn nicht etwas anderes auf spezifische Weise angegeben ist.
Die Ausdrücke, die in diesem Text verwendet worden sind, sind als Ausdrücke der Beschreibung und nicht als Begrenzungen zu verstehen, und es ist nicht beabsichtigt, diese 30 Ausdrücke zu verwenden, um gezeigte und beschriebene Kennzeichen auszuschließen, wobei anerkannt wird, dass verschiedene Änderungen im Rahmen der Patentansprüche möglich sind.
Während die verschiedenen Patentansprüche großenteils im Kontext der N-Kanal- Vorrichtungen mit einem abgeschirmten Trench beschrieben worden sind, können Ausfuh-rungsformen des vorliegenden Gegenstandes als P-Kanal-Vorrichtungen mit einem abgeschirmten Trench implementiert werden, wo die Leitfahigkeitstypen der Schichten 5 und Regionen invertiert sind. Außerdem können die Ausführungsformen nach dem vorliegenden Gegenstand, wobei diese Ausfuhrungsformen unter Benutzung von Gleichrichtern mit einer Schottky-Barriere dargestellt worden sind, mit MOSFET-Strukturen, IGBT-Strukturen, BJT-Strukturen, synchronen Schildgatter-Gleichrichtem (zum Beispiel integrierte Schildgatter- MOSFET und Schottkys), und Superübergangs-10 Variationen der in diesem Text beschriebenen Vorrichtungen (201m Beispiel Vorrichtungen mit Siliziumsäulen mit einem alternierenden Leitfahigkeitstyp).
Außerdem können eine oder mehr Ausfuhrungsformen mit einem oder mehr Kennzeichen von anderen Ausfuhrungsformen kombiniert werden, ohne den Rahmen des vor-15 liegenden Gegenstandes zu verlassen. Während der vorliegende Gegenstand besonders in Bezug auf die dargestellten Ausfuhrungsformen beschrieben worden ist, wird begrüßt, dass verschiedene Änderungen, Modifikationen, Anpassungen und äquivalente Anordnungen auf der vorliegenden Of-20 fenbarung (zum Beispiel verschiedene Änderungen können vorgenommen werden und Äquivalente können durch Elemente davon ersetzt werden, um sie an besondere Situationen anzupassen) und diese Anordnungen sind dazu bestimmt, sich im Rahmen des vorliegenden Gegenstandes und der vorliegenden im Anhang befindlichen Patentansprüche befinden. 25
Claims (15)
- ······ · ··Patentansprüche: 1. Eine Halbleitervorrichtung, umfassend: 5 10 15 20 eine Halbleiterschicht mit einem ersten Leitfähigkeitstyp, die eine erste Fläche, eine zweite Fläche und eine Mesaregion aufweist, wobei die Mesaregion eine obere Fläche, die an die erste Fläche der Schicht angrenzt, und eine graduierte Nettodotierungskonzentration mit dem ersten Leitfähigkeitstyp in einem ersten Teil der Mesaregion aufweist, wobei die graduierte Nettodotierungskonzentration im Wert mit der Entfernung von der oberen Fläche der Mesaregion abnimmt; eine Trenchelektrode, die sich in die Halbleiterschicht hinein und angrenzend an die Mesaregion erstreckt, wobei der Trench eine elektrisch isolierte Elektrode aufweist, die darin angeordnet ist und sich von der ersten Fläche der Halbleiterschicht zur zweiten Fläche der Halbleiterschicht zu einer ersten Tiefe unter der ersten Fläche der Schicht erstreckt; eine zweite Elektrode, die an der oberen Fläche der Mesaregion angeordnet ist; und eine dritte Elektrode, die elektrisch an die Halbleiterschicht gekoppelt ist; und worin der erste Teil der Mesaregion in einer ersten Entfernung von der oberen Fläche der Halbleiterschicht liegt, wobei die erste Entfernung die größere Länge von einem halben Mikron oder einer Hälfte der ersten Tiefe aufweist.
- 2. Die Halbleitervorrichtung nach Patentanspruch 1, worin der erste Teil der graduierten Nettodotierungskonzentration innerhalb drei Achteln eines Mikrons der 25 oberen Fläche der Halbleiterschicht liegt.
- 3. Die Halbleitervorrichtung nach irgendeinem der Patentansprüche 1 bis 2, worin die Mesaregion außerdem eine graduierte Nettodotierungskonzentration mit einem ersten Leitfähigkeitstyp in einem zweiten Teil der Mesaregion umfasst, 30 wobei der zweite Teil unter dem ersten Teil liegt, wobei die graduierte Nettodo tierungskonzentration im zweiten Teil im Wert mit der Entfernung von der oberen Fläche der Mesaregion abnimmt. «« • · · eoj:
- 4. Die Halbleitervorrichtung nach irgendeinem der Patentansprüche 1 bis 3, worin die Mesaregion außerdem eine graduierte Nettodotierungskonzentration mit einem ersten Leitfahigkeitstyp in einem zweiten Teil der Mesaregion umfasst, wobei der zweite Teil zwischen der zweiten Elektrode und dem ersten Teil der 5 Mesaregion angeordnet ist, wobei die graduierte Nettodotierungskonzentration des zweiten Teils im Wert mit der Entfernung von der oberen Fläche der Mesaregion abnimmt. 10 15 20 25
- 5. Die Halbleitervorrichtung nach irgendeinem der Patentansprüche 1 bis 4, worin Trenchelektrode über mindrestens eine erste Seitenwand und eine Bodenwand verfugt; - worin die Mesaregion einen maximalen Wert der Nettodotierungskonzentration des ersten Leitfahigkeitstyps aufweist; und - worin die Halbleiterschicht außerdem eine verstärkte Dotierungsregion umfasst, die in der Halbleiterschicht angeordnet ist, die über eine Nettodotierungskonzentration vom ersten Leitfahigkeitstyp aufweist, die grösser ist als der Mindestwert der Nettodotierungskonzentration der Mesaregion ist, wobei die verstärkte Dotierungsregion angrenzend an die Bodenwand des elektrisch leitenden Leiters angeordnet ist.
- 6. Die Halbleitervorrichtung nach irgendeinem der Patentansprüche 1 bis 5, worin der erste Teil einen Maximalwert der Nettodotierungskonzentration, einen Mindestwert der Nettodotierungskonzentration und eine Ratio des Maximalwerts in Bezug auf den Mindestwert aufweist und worin die Ratio gleich oder größer als zwei ist.
- 7. Die Halbleitervorrichtung nach irgendeinem der Patentansprüche 1 bis 6, worin die maximale Nettodotierungskonzentration des ersten Leitfahigkeitstyps in der Mesaregion gleich oder weniger als 2x1017cm-3 ist. 30 ßli
- 8. Die Halbleitervorrichtung nach irgendeinem der Patentansprüche 1 bis 7, worin der erste Teil der graduierten Nettodotierungskonzentration eine maximale Nettodotierungskonzentration aufweist, die gleich oder weniger als 8xl016cm‘3 ist.
- 9. Die Halbleitervorrichtung nach irgendeinem der Patentansprüche 1 bis 8, worin der erste Leitfahigkeitstyp ein n-Typ ist.
- 10. Ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren 10 folgendes umfasst: Bildung einer Mesaregion aus einem Halbleitermaterial, das eine obere Fläche und einen Teil der ersten Nettodotierungskonzentration mit einem ersten Leitfähigkeitstyp der ersten Mesaregion aufweist, wobei die graduierte Nettodotierungskonzentration darin im Wert mit der Entfernung von der oberen Fläche der 15 Mesaregion abnimmt; und Bildung einer Kontaktelektrode auf der oberen Fläche der Mesaregion.
- 11. Das Verfahren nach dem Patentanspruch 10, worin die Bildung der Mesaregion folgendes umfasst:20 - Bildung einer Region mit einer graduierten Nettodotierungskonzentration eines ersten Leitfahigkeitstyp in einem Teil einer Halbleiterschicht, wobei die graduierte Nettodotierungskonzentration im Wert mit der Entfernung von der ersten Fläche der Halbleiterschicht abnimmt; und Bildung einer oder mehr elektrisch isolierter Trenchelektroden in der Halbleiter-25 Schicht an der ersten Fläche davon, um die Mesaregion zu definieren, wobei die obere Fläche der Mesaregion an der ersten Fläche der Halbleiterschicht gelegen ist.
- 12. Das Verfahren nach Patentanspruch 10 worin die Bildung der Mesaregion fol- 30 gendes umfasst: - Bildung einer oder mehr elektrisch isolierter Trenchelektroden in einer Halbleiterschicht an der ersten Fläche davon, um die Mesaregion in der Halbleiter- Schicht an der ersten Fläche davon zu definieren, wobei die Mesaregion eine o-bere Fläche an der ersten Fläche der der Halbleiterschicht aufweist; und - Bildung dieses Teils der graduierten Nettodotierungskonzentration der ersten Leitfähigkeit in der Mesaregion.
- 13. Das Verfahren nach irgendeinem der Patentansprüche 10 bis 12, worin die Bildung der Mesaregion folgendes umfasst: - Implantierung einer Dotierungssubstanz eines zweiten Leitfahigkeitstyps mit einer Energie von mindestens 70 KeV.
- 14. Das Verfahren nach irgendeinem der Patentansprüche 10 bis 13, worin der erste Teil innerhalb einer ersten Entfernung von der oberen Fläche der Halbleiterschichtgelegen ist, wobei die erste Entfernung die grössere der beiden folgenden Längen aufweist: ein halbes Mikron oder die Hälfte der Höhe der Mesa.
- 15. Das Verfahren nach irgendeinem der Patentansprüche 10 bis 14, worin die Bildung der Kontaktelektrode die Bildung von mindestens folgendem aufweist: eine Silizidschicht oder einen Schottky-Kontakt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/484,096 US8049276B2 (en) | 2009-06-12 | 2009-06-12 | Reduced process sensitivity of electrode-semiconductor rectifiers |
Publications (1)
Publication Number | Publication Date |
---|---|
AT508282A2 true AT508282A2 (de) | 2010-12-15 |
Family
ID=43069941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
AT0128309A AT508282A2 (de) | 2009-06-12 | 2009-08-14 | Halbleitergleichrichter |
Country Status (6)
Country | Link |
---|---|
US (2) | US8049276B2 (de) |
KR (1) | KR101682082B1 (de) |
CN (1) | CN101924127B (de) |
AT (1) | AT508282A2 (de) |
DE (1) | DE102009033313A1 (de) |
TW (1) | TW201044596A (de) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI455209B (zh) * | 2009-10-12 | 2014-10-01 | Pfc Device Co | 溝渠式金氧半p-n接面蕭基二極體結構及其製作方法 |
US9577079B2 (en) | 2009-12-17 | 2017-02-21 | Infineon Technologies Ag | Tunnel field effect transistors |
JP5726005B2 (ja) * | 2010-08-02 | 2015-05-27 | アイメックImec | Cmos撮像装置アレイの製造方法 |
US8816468B2 (en) * | 2010-10-21 | 2014-08-26 | Vishay General Semiconductor Llc | Schottky rectifier |
US8575685B2 (en) * | 2011-08-25 | 2013-11-05 | Alpha And Omega Semiconductor Incorporated | Buried field ring field effect transistor (BUF-FET) integrated with cells implanted with hole supply path |
US8680613B2 (en) * | 2012-07-30 | 2014-03-25 | Alpha And Omega Semiconductor Incorporated | Termination design for high voltage device |
US10032878B2 (en) * | 2011-09-23 | 2018-07-24 | Infineon Technologies Ag | Semiconductor device with a semiconductor via and laterally connected electrode |
CN103681315B (zh) * | 2012-09-18 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 埋层的形成方法 |
US8981528B2 (en) | 2012-11-16 | 2015-03-17 | Vishay General Semiconductor Llc | GaN-based Schottky diode having partially recessed anode |
US8981381B2 (en) | 2012-11-16 | 2015-03-17 | Vishay General Semiconductor Llc | GaN-based Schottky diode having dual metal, partially recessed electrode |
US9018698B2 (en) * | 2012-11-16 | 2015-04-28 | Vishay General Semiconductor Llc | Trench-based device with improved trench protection |
US9437440B2 (en) | 2012-11-21 | 2016-09-06 | Infineon Technologies Dresden Gmbh | Method for manufacturing a semiconductor device |
US9484404B2 (en) * | 2014-01-29 | 2016-11-01 | Stmicroelectronics S.R.L. | Electronic device of vertical MOS type with termination trenches having variable depth |
JP6036765B2 (ja) * | 2014-08-22 | 2016-11-30 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
US9455136B2 (en) * | 2015-01-23 | 2016-09-27 | Infineon Technologies Austria Ag | Controlling the reflow behaviour of BPSG films and devices made thereof |
JP6441192B2 (ja) | 2015-09-11 | 2018-12-19 | 株式会社東芝 | 半導体装置 |
CN106129126A (zh) * | 2016-08-31 | 2016-11-16 | 上海格瑞宝电子有限公司 | 一种沟槽肖特基二极管及其制备方法 |
CN109427909A (zh) * | 2017-08-25 | 2019-03-05 | 帅群微电子股份有限公司 | 半导体元件与其制造方法 |
KR101960077B1 (ko) * | 2017-08-30 | 2019-03-21 | 파워큐브세미(주) | 플로팅 쉴드를 갖는 실리콘카바이드 트렌치 게이트 트랜지스터 및 그 제조 방법 |
DE102017124872B4 (de) * | 2017-10-24 | 2021-02-18 | Infineon Technologies Ag | Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit |
US10340384B2 (en) | 2017-11-30 | 2019-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing fin field-effect transistor device |
CN111081754A (zh) * | 2018-10-19 | 2020-04-28 | 宁波比亚迪半导体有限公司 | 沟槽型mos结构肖特基二极管及其制备方法 |
DE102018130095B4 (de) * | 2018-11-28 | 2021-10-28 | Infineon Technologies Dresden GmbH & Co. KG | Halbleiterleistungsschalter mit verbesserter Steuerbarkeit |
CN109904223A (zh) * | 2019-01-23 | 2019-06-18 | 上海华虹宏力半导体制造有限公司 | 栅极沟槽顶部倒角的工艺方法 |
CN113394294A (zh) * | 2021-06-09 | 2021-09-14 | 武汉新芯集成电路制造有限公司 | 半导体装置及形成方法 |
Family Cites Families (178)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3964084A (en) * | 1974-06-12 | 1976-06-15 | Bell Telephone Laboratories, Incorporated | Schottky barrier diode contacts |
JPS58106870A (ja) | 1981-12-18 | 1983-06-25 | Nissan Motor Co Ltd | パワ−mosfet |
US4974059A (en) | 1982-12-21 | 1990-11-27 | International Rectifier Corporation | Semiconductor high-power mosfet device |
US4641174A (en) * | 1983-08-08 | 1987-02-03 | General Electric Company | Pinch rectifier |
FR2581252B1 (fr) * | 1985-04-26 | 1988-06-10 | Radiotechnique Compelec | Composant semiconducteur du type planar a structure d'anneaux de garde, famille de tels composants et procede de realisation |
US5262336A (en) | 1986-03-21 | 1993-11-16 | Advanced Power Technology, Inc. | IGBT process to produce platinum lifetime control |
US5528058A (en) * | 1986-03-21 | 1996-06-18 | Advanced Power Technology, Inc. | IGBT device with platinum lifetime control and reduced gaw |
US4767722A (en) | 1986-03-24 | 1988-08-30 | Siliconix Incorporated | Method for making planar vertical channel DMOS structures |
US4941026A (en) * | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
DE3752259T2 (de) * | 1986-12-19 | 1999-10-14 | Applied Materials | Bromine-Ätzverfahren für Silizium |
US4796070A (en) * | 1987-01-15 | 1989-01-03 | General Electric Company | Lateral charge control semiconductor device and method of fabrication |
US4893160A (en) * | 1987-11-13 | 1990-01-09 | Siliconix Incorporated | Method for increasing the performance of trenched devices and the resulting structure |
US4914058A (en) * | 1987-12-29 | 1990-04-03 | Siliconix Incorporated | Grooved DMOS process with varying gate dielectric thickness |
JPH01227468A (ja) * | 1988-03-08 | 1989-09-11 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
US4881105A (en) | 1988-06-13 | 1989-11-14 | International Business Machines Corporation | Integrated trench-transistor structure and fabrication process |
US4942445A (en) * | 1988-07-05 | 1990-07-17 | General Electric Company | Lateral depletion mode tyristor |
US5072266A (en) | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
US4876579A (en) | 1989-01-26 | 1989-10-24 | Harris Corporation | Low top gate resistance JFET structure |
US4954854A (en) | 1989-05-22 | 1990-09-04 | International Business Machines Corporation | Cross-point lightly-doped drain-source trench transistor and fabrication process therefor |
US5119153A (en) * | 1989-09-05 | 1992-06-02 | General Electric Company | Small cell low contact resistance rugged power field effect devices and method of fabrication |
US4994883A (en) * | 1989-10-02 | 1991-02-19 | General Electric Company | Field controlled diode (FCD) having MOS trench gates |
US4982260A (en) * | 1989-10-02 | 1991-01-01 | General Electric Company | Power rectifier with trenches |
US5077228A (en) | 1989-12-01 | 1991-12-31 | Texas Instruments Incorporated | Process for simultaneous formation of trench contact and vertical transistor gate and structure |
JP2590284B2 (ja) * | 1990-02-28 | 1997-03-12 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
US5126807A (en) * | 1990-06-13 | 1992-06-30 | Kabushiki Kaisha Toshiba | Vertical MOS transistor and its production method |
CN1019720B (zh) * | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
IT1254799B (it) | 1992-02-18 | 1995-10-11 | St Microelectronics Srl | Transistore vdmos con migliorate caratteristiche di tenuta di tensione. |
US5315142A (en) | 1992-03-23 | 1994-05-24 | International Business Machines Corporation | High performance trench EEPROM cell |
US5233215A (en) | 1992-06-08 | 1993-08-03 | North Carolina State University At Raleigh | Silicon carbide power MOSFET with floating field ring and floating field plate |
JP2948985B2 (ja) | 1992-06-12 | 1999-09-13 | 三菱電機株式会社 | 半導体装置 |
US5346835A (en) | 1992-07-06 | 1994-09-13 | Texas Instruments Incorporated | Triple diffused lateral resurf insulated gate field effect transistor compatible with process and method |
JPH0637269A (ja) * | 1992-07-17 | 1994-02-10 | Mitsubishi Electric Corp | 接合型電界効果トランジスタ、その接合型電界効果トランジスタを含む半導体記憶装置およびそれらの製造方法 |
US5430324A (en) * | 1992-07-23 | 1995-07-04 | Siliconix, Incorporated | High voltage transistor having edge termination utilizing trench technology |
US5241195A (en) | 1992-08-13 | 1993-08-31 | North Carolina State University At Raleigh | Merged P-I-N/Schottky power rectifier having extended P-I-N junction |
JP3167457B2 (ja) * | 1992-10-22 | 2001-05-21 | 株式会社東芝 | 半導体装置 |
JP3417013B2 (ja) * | 1993-10-18 | 2003-06-16 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
US5365102A (en) | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
US5424563A (en) * | 1993-12-27 | 1995-06-13 | Harris Corporation | Apparatus and method for increasing breakdown voltage ruggedness in semiconductor devices |
JP3400846B2 (ja) * | 1994-01-20 | 2003-04-28 | 三菱電機株式会社 | トレンチ構造を有する半導体装置およびその製造方法 |
JP3481287B2 (ja) | 1994-02-24 | 2003-12-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP3125567B2 (ja) | 1994-03-28 | 2001-01-22 | 富士電機株式会社 | 絶縁ゲート型サイリスタ |
JPH07326663A (ja) * | 1994-05-31 | 1995-12-12 | Fuji Electric Co Ltd | ウエハの誘電体分離方法 |
DE69525003T2 (de) * | 1994-08-15 | 2003-10-09 | Siliconix Inc., Santa Clara | Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken |
US5665996A (en) | 1994-12-30 | 1997-09-09 | Siliconix Incorporated | Vertical power mosfet having thick metal layer to reduce distributed resistance |
US5597765A (en) * | 1995-01-10 | 1997-01-28 | Siliconix Incorporated | Method for making termination structure for power MOSFET |
US5545915A (en) | 1995-01-23 | 1996-08-13 | Delco Electronics Corporation | Semiconductor device having field limiting ring and a process therefor |
JP3291957B2 (ja) * | 1995-02-17 | 2002-06-17 | 富士電機株式会社 | 縦型トレンチmisfetおよびその製造方法 |
US5557127A (en) | 1995-03-23 | 1996-09-17 | International Rectifier Corporation | Termination structure for mosgated device with reduced mask count and process for its manufacture |
US5828101A (en) | 1995-03-30 | 1998-10-27 | Kabushiki Kaisha Toshiba | Three-terminal semiconductor device and related semiconductor devices |
US6049108A (en) * | 1995-06-02 | 2000-04-11 | Siliconix Incorporated | Trench-gated MOSFET with bidirectional voltage clamping |
US6078090A (en) * | 1997-04-02 | 2000-06-20 | Siliconix Incorporated | Trench-gated Schottky diode with integral clamping diode |
JP2987328B2 (ja) * | 1995-06-02 | 1999-12-06 | シリコニックス・インコーポレイテッド | 双方向電流阻止機能を備えたトレンチ型パワーmosfet |
US5856692A (en) * | 1995-06-02 | 1999-01-05 | Siliconix Incorporated | Voltage-clamped power accumulation-mode MOSFET |
US5920108A (en) | 1995-06-05 | 1999-07-06 | Harris Corporation | Late process method and apparatus for trench isolation |
US5777362A (en) | 1995-06-07 | 1998-07-07 | Harris Corporation | High efficiency quasi-vertical DMOS in CMOS or BICMOS process |
GB9512089D0 (en) | 1995-06-14 | 1995-08-09 | Evans Jonathan L | Semiconductor device fabrication |
US5949124A (en) | 1995-10-31 | 1999-09-07 | Motorola, Inc. | Edge termination structure |
US6242787B1 (en) * | 1995-11-15 | 2001-06-05 | Denso Corporation | Semiconductor device and manufacturing method thereof |
US5637898A (en) * | 1995-12-22 | 1997-06-10 | North Carolina State University | Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance |
JP3444081B2 (ja) * | 1996-02-28 | 2003-09-08 | 株式会社日立製作所 | ダイオード及び電力変換装置 |
US5814858A (en) | 1996-03-15 | 1998-09-29 | Siliconix Incorporated | Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer |
JP3575908B2 (ja) | 1996-03-28 | 2004-10-13 | 株式会社東芝 | 半導体装置 |
US5894149A (en) * | 1996-04-11 | 1999-04-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having high breakdown voltage and method of manufacturing the same |
US5602046A (en) * | 1996-04-12 | 1997-02-11 | National Semiconductor Corporation | Integrated zener diode protection structures and fabrication methods for DMOS power devices |
US5612567A (en) * | 1996-05-13 | 1997-03-18 | North Carolina State University | Schottky barrier rectifiers and methods of forming same |
US5973368A (en) | 1996-06-05 | 1999-10-26 | Pearce; Lawrence G. | Monolithic class D amplifier |
US5807783A (en) | 1996-10-07 | 1998-09-15 | Harris Corporation | Surface mount die by handle replacement |
JPH10132871A (ja) * | 1996-10-29 | 1998-05-22 | Toshiba Corp | 半導体装置 |
US5972741A (en) | 1996-10-31 | 1999-10-26 | Sanyo Electric Co., Ltd. | Method of manufacturing semiconductor device |
US5998822A (en) | 1996-11-28 | 1999-12-07 | Nippon Steel Semiconductor Corp. | Semiconductor integrated circuit and a method of manufacturing the same |
US5877528A (en) * | 1997-03-03 | 1999-03-02 | Megamos Corporation | Structure to provide effective channel-stop in termination areas for trenched power transistors |
KR100225409B1 (ko) * | 1997-03-27 | 1999-10-15 | 김덕중 | 트렌치 디-모오스 및 그의 제조 방법 |
US6110763A (en) | 1997-05-22 | 2000-08-29 | Intersil Corporation | One mask, power semiconductor device fabrication process |
JP3618517B2 (ja) | 1997-06-18 | 2005-02-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
EP0892435A1 (de) | 1997-07-14 | 1999-01-20 | STMicroelectronics S.r.l. | Integrierter Halbleitertransistor mit Stromüberwachung |
JP3502531B2 (ja) * | 1997-08-28 | 2004-03-02 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US6051468A (en) * | 1997-09-15 | 2000-04-18 | Magepower Semiconductor Corp. | Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance |
JP3315356B2 (ja) | 1997-10-15 | 2002-08-19 | 株式会社東芝 | 高耐圧半導体装置 |
US6337499B1 (en) * | 1997-11-03 | 2002-01-08 | Infineon Technologies Ag | Semiconductor component |
US6429481B1 (en) * | 1997-11-14 | 2002-08-06 | Fairchild Semiconductor Corporation | Field effect transistor and method of its manufacture |
JP4192281B2 (ja) | 1997-11-28 | 2008-12-10 | 株式会社デンソー | 炭化珪素半導体装置 |
US6396102B1 (en) * | 1998-01-27 | 2002-05-28 | Fairchild Semiconductor Corporation | Field coupled power MOSFET bus architecture using trench technology |
US6204168B1 (en) * | 1998-02-02 | 2001-03-20 | Applied Materials, Inc. | Damascene structure fabricated using a layer of silicon-based photoresist material |
US6137152A (en) | 1998-04-22 | 2000-10-24 | Texas Instruments - Acer Incorporated | Planarized deep-shallow trench isolation for CMOS/bipolar devices |
JP4189610B2 (ja) * | 1998-05-08 | 2008-12-03 | ソニー株式会社 | 光電変換素子およびその製造方法 |
US6104054A (en) | 1998-05-13 | 2000-08-15 | Texas Instruments Incorporated | Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies |
JP2000056281A (ja) * | 1998-08-07 | 2000-02-25 | Mitsubishi Electric Corp | 光変調器とその製造方法 |
US6316280B1 (en) | 1998-09-07 | 2001-11-13 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor devices separated from a wafer |
US5998833A (en) * | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
US6677626B1 (en) * | 1998-11-11 | 2004-01-13 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
US6208185B1 (en) * | 1999-03-25 | 2001-03-27 | Wisconsin Alumni Research Corporation | High performance active gate drive for IGBTs |
US6188105B1 (en) * | 1999-04-01 | 2001-02-13 | Intersil Corporation | High density MOS-gated power device and process for forming same |
US6433385B1 (en) * | 1999-05-19 | 2002-08-13 | Fairchild Semiconductor Corporation | MOS-gated power device having segmented trench and extended doping zone and process for forming same |
US6492663B1 (en) | 1999-05-20 | 2002-12-10 | Richard A. Blanchard | Universal source geometry for MOS-gated power devices |
US6191447B1 (en) * | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
US6242784B1 (en) * | 1999-06-28 | 2001-06-05 | Intersil Corporation | Edge termination for silicon power devices |
US6274905B1 (en) | 1999-06-30 | 2001-08-14 | Fairchild Semiconductor Corporation | Trench structure substantially filled with high-conductivity material |
US6252277B1 (en) | 1999-09-09 | 2001-06-26 | Chartered Semiconductor Manufacturing Ltd. | Embedded polysilicon gate MOSFET |
US6437419B1 (en) | 1999-11-29 | 2002-08-20 | Fairchild Semiconductor Corporation | Emitter ballast resistor with enhanced body effect to improve the short circuit withstand capability of power devices |
US6461918B1 (en) | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
JP4765012B2 (ja) * | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
US6653740B2 (en) | 2000-02-10 | 2003-11-25 | International Rectifier Corporation | Vertical conduction flip-chip device with bump contacts on single surface |
US6376878B1 (en) * | 2000-02-11 | 2002-04-23 | Fairchild Semiconductor Corporation | MOS-gated devices with alternating zones of conductivity |
GB0003186D0 (en) | 2000-02-12 | 2000-04-05 | Koninkl Philips Electronics Nv | A semiconductor device |
US6392290B1 (en) * | 2000-04-07 | 2002-05-21 | Siliconix Incorporated | Vertical structure for semiconductor wafer-level chip scale packages |
US6482681B1 (en) | 2000-05-05 | 2002-11-19 | International Rectifier Corporation | Hydrogen implant for buffer zone of punch-through non epi IGBT |
JP2003533889A (ja) | 2000-05-13 | 2003-11-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トレンチゲート半導体装置 |
JP4528460B2 (ja) * | 2000-06-30 | 2010-08-18 | 株式会社東芝 | 半導体素子 |
US6445035B1 (en) | 2000-07-24 | 2002-09-03 | Fairchild Semiconductor Corporation | Power MOS device with buried gate and groove |
JP4963750B2 (ja) | 2000-08-10 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US6696726B1 (en) * | 2000-08-16 | 2004-02-24 | Fairchild Semiconductor Corporation | Vertical MOSFET with ultra-low resistance and low gate charge |
US6437386B1 (en) | 2000-08-16 | 2002-08-20 | Fairchild Semiconductor Corporation | Method for creating thick oxide on the bottom surface of a trench structure in silicon |
US6700158B1 (en) * | 2000-08-18 | 2004-03-02 | Fairchild Semiconductor Corporation | Trench corner protection for trench MOSFET |
GB0022149D0 (en) | 2000-09-09 | 2000-10-25 | Zetex Plc | Implantation method |
US6680232B2 (en) * | 2000-09-22 | 2004-01-20 | Fairchild Semiconductor Corporation | Trench etch with incremental oxygen flow |
JP4750933B2 (ja) | 2000-09-28 | 2011-08-17 | 株式会社東芝 | 薄型パンチスルー型パワーデバイス |
US6365942B1 (en) | 2000-12-06 | 2002-04-02 | Fairchild Semiconductor Corporation | MOS-gated power device with doped polysilicon body and process for forming same |
JP3899231B2 (ja) * | 2000-12-18 | 2007-03-28 | 株式会社豊田中央研究所 | 半導体装置 |
US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
US6906362B2 (en) | 2002-01-22 | 2005-06-14 | Fairchild Semiconductor Corporation | Method of isolating the current sense on power devices while maintaining a continuous stripe cell |
US7345342B2 (en) * | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
US7132712B2 (en) | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
EP1271654B1 (de) | 2001-02-01 | 2017-09-20 | Mitsubishi Denki Kabushiki Kaisha | Halbleiterbauelement und verfahren zu seiner herstellung |
DE60139386D1 (de) * | 2001-02-02 | 2009-09-10 | Mitsubishi Electric Corp | Halbleiteranordnung mit einem bipolartransistor mit isoliertem gate und einer freilaufdiode |
US6465325B2 (en) | 2001-02-27 | 2002-10-15 | Fairchild Semiconductor Corporation | Process for depositing and planarizing BPSG for dense trench MOSFET application |
US6683346B2 (en) * | 2001-03-09 | 2004-01-27 | Fairchild Semiconductor Corporation | Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge |
JP4839519B2 (ja) * | 2001-03-15 | 2011-12-21 | 富士電機株式会社 | 半導体装置 |
JP4073176B2 (ja) | 2001-04-02 | 2008-04-09 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
US6683363B2 (en) * | 2001-07-03 | 2004-01-27 | Fairchild Semiconductor Corporation | Trench structure for semiconductor devices |
US6573558B2 (en) * | 2001-09-07 | 2003-06-03 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
US6831329B2 (en) | 2001-10-26 | 2004-12-14 | Fairchild Semiconductor Corporation | Quick punch through IGBT having gate-controllable DI/DT and reduced EMI during inductive turn off |
US6573569B2 (en) * | 2001-11-06 | 2003-06-03 | Fairchild Semiconductor Corporation | Trench MOSFET with low gate charge |
US6635535B2 (en) | 2001-11-20 | 2003-10-21 | Fairchild Semiconductor Corporation | Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing |
US7078296B2 (en) | 2002-01-16 | 2006-07-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFETs and methods for making the same |
US6777747B2 (en) | 2002-01-18 | 2004-08-17 | Fairchild Semiconductor Corporation | Thick buffer region design to improve IGBT self-clamped inductive switching (SCIS) energy density and device manufacturability |
US6798019B2 (en) | 2002-01-18 | 2004-09-28 | Fairchild Semiconductor Corporation | IGBT with channel resistors |
JP3908572B2 (ja) * | 2002-03-18 | 2007-04-25 | 株式会社東芝 | 半導体素子 |
US7091573B2 (en) | 2002-03-19 | 2006-08-15 | Infineon Technologies Ag | Power transistor |
DE10212149B4 (de) * | 2002-03-19 | 2007-10-04 | Infineon Technologies Ag | Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität |
TWI248136B (en) * | 2002-03-19 | 2006-01-21 | Infineon Technologies Ag | Method for fabricating a transistor arrangement having trench transistor cells having a field electrode |
US6838722B2 (en) * | 2002-03-22 | 2005-01-04 | Siliconix Incorporated | Structures of and methods of fabricating trench-gated MIS devices |
US6653161B1 (en) | 2002-05-16 | 2003-11-25 | Intel Corporation | Method and apparatus for forming a capacitive structure including single crystal silicon |
JP4158453B2 (ja) | 2002-08-22 | 2008-10-01 | 株式会社デンソー | 半導体装置及びその製造方法 |
US6825510B2 (en) | 2002-09-19 | 2004-11-30 | Fairchild Semiconductor Corporation | Termination structure incorporating insulator in a trench |
US6818947B2 (en) | 2002-09-19 | 2004-11-16 | Fairchild Semiconductor Corporation | Buried gate-field termination structure |
EP1557888A4 (de) | 2002-10-04 | 2009-11-04 | Shindengen Electric Mfg | Halbleiterbauelement und prozess zu seiner herstellung |
US6861701B2 (en) * | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
US7652326B2 (en) | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US7170119B2 (en) * | 2003-08-20 | 2007-01-30 | Denso Corporation | Vertical type semiconductor device |
DE10345347A1 (de) * | 2003-09-19 | 2005-04-14 | Atmel Germany Gmbh | Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil |
DE10353387B4 (de) | 2003-11-14 | 2008-07-24 | Infineon Technologies Ag | Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung |
DE10355588B4 (de) | 2003-11-28 | 2006-06-14 | Infineon Technologies Ag | MOS-Transistoreinrichtung |
KR20070029655A (ko) | 2003-12-19 | 2007-03-14 | 써드 디멘존 세미컨덕터, 인코포레이티드 | 넓은 메사를 갖는 수퍼 접합 장치의 제조 방법 |
JP4699692B2 (ja) * | 2003-12-26 | 2011-06-15 | ローム株式会社 | 半導体装置の製造方法および半導体装置 |
US7416948B2 (en) | 2003-12-30 | 2008-08-26 | Fairchild Semiconductor Corporation | Trench FET with improved body to gate alignment |
US20050242411A1 (en) | 2004-04-29 | 2005-11-03 | Hsuan Tso | [superjunction schottky device and fabrication thereof] |
US7352036B2 (en) * | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
US7436022B2 (en) * | 2005-02-11 | 2008-10-14 | Alpha & Omega Semiconductors, Ltd. | Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout |
US7952139B2 (en) * | 2005-02-11 | 2011-05-31 | Alpha & Omega Semiconductor Ltd. | Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout |
CN101882583A (zh) * | 2005-04-06 | 2010-11-10 | 飞兆半导体公司 | 沟栅场效应晶体管及其形成方法 |
US7382019B2 (en) * | 2005-04-26 | 2008-06-03 | Fairchild Semiconductor Corporation | Trench gate FETs with reduced gate to drain charge |
JP2008546189A (ja) * | 2005-05-26 | 2008-12-18 | フェアチャイルド・セミコンダクター・コーポレーション | トレンチゲート電界効果トランジスタ及びその製造方法 |
US7553740B2 (en) | 2005-05-26 | 2009-06-30 | Fairchild Semiconductor Corporation | Structure and method for forming a minimum pitch trench-gate FET with heavy body region |
KR101296984B1 (ko) * | 2005-06-10 | 2013-08-14 | 페어차일드 세미컨덕터 코포레이션 | 전하 균형 전계 효과 트랜지스터 |
US7648877B2 (en) | 2005-06-24 | 2010-01-19 | Fairchild Semiconductor Corporation | Structure and method for forming laterally extending dielectric layer in a trench-gate FET |
US8084815B2 (en) * | 2005-06-29 | 2011-12-27 | Fairchild Korea Semiconductor Ltd. | Superjunction semiconductor device |
TWI400757B (zh) * | 2005-06-29 | 2013-07-01 | Fairchild Semiconductor | 形成遮蔽閘極場效應電晶體之方法 |
KR20070015309A (ko) * | 2005-07-30 | 2007-02-02 | 페어차일드코리아반도체 주식회사 | 고전압 반도체소자 |
US7385248B2 (en) * | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
US7768064B2 (en) * | 2006-01-05 | 2010-08-03 | Fairchild Semiconductor Corporation | Structure and method for improving shielded gate field effect transistors |
US7449354B2 (en) | 2006-01-05 | 2008-11-11 | Fairchild Semiconductor Corporation | Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch |
US20070181927A1 (en) | 2006-02-03 | 2007-08-09 | Yedinak Joseph A | Charge balance insulated gate bipolar transistor |
US7595542B2 (en) | 2006-03-13 | 2009-09-29 | Fairchild Semiconductor Corporation | Periphery design for charge balance power devices |
US7446374B2 (en) * | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
US7521773B2 (en) * | 2006-03-31 | 2009-04-21 | Fairchild Semiconductor Corporation | Power device with improved edge termination |
US7319256B1 (en) * | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
US7750412B2 (en) * | 2008-08-06 | 2010-07-06 | Fairchild Semiconductor Corporation | Rectifier with PN clamp regions under trenches |
-
2009
- 2009-06-12 US US12/484,096 patent/US8049276B2/en active Active
- 2009-07-15 DE DE102009033313A patent/DE102009033313A1/de not_active Withdrawn
- 2009-07-16 TW TW098124069A patent/TW201044596A/zh unknown
- 2009-08-05 KR KR1020090072142A patent/KR101682082B1/ko active IP Right Grant
- 2009-08-13 CN CN200910163743.XA patent/CN101924127B/zh not_active Expired - Fee Related
- 2009-08-14 AT AT0128309A patent/AT508282A2/de not_active Application Discontinuation
-
2011
- 2011-10-27 US US13/283,496 patent/US8492837B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
DE102009033313A1 (de) | 2010-12-16 |
TW201044596A (en) | 2010-12-16 |
KR20100133868A (ko) | 2010-12-22 |
US8492837B2 (en) | 2013-07-23 |
CN101924127A (zh) | 2010-12-22 |
US20100314707A1 (en) | 2010-12-16 |
US8049276B2 (en) | 2011-11-01 |
KR101682082B1 (ko) | 2016-12-02 |
CN101924127B (zh) | 2015-07-29 |
US20120037982A1 (en) | 2012-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AT508282A2 (de) | Halbleitergleichrichter | |
DE69936090T2 (de) | Graben-MOSFET mit verbesserten Durchbruchspannung- und Anschaltwiderstand-Charakteristiken und Verfahren zur Herstellung | |
DE112016003510B4 (de) | HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG | |
DE102009038731B4 (de) | Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102012102341B4 (de) | Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet | |
DE102009014583B4 (de) | Siliziumcarbid-MOS-Halbleitervorrichtung | |
DE19843959B4 (de) | Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang | |
DE102007020039B4 (de) | Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement | |
DE10393852B4 (de) | Verfahren zur Herstellung eines Leistungs-MOSFETs als Trench MOSFET mit implantiertem Drain-Drift-Bereich | |
DE112017000949B4 (de) | Verfahren zum herstellen einer verbindungshalbleitervorrichtung undverbindungshalbleitervorrichtung | |
DE102016124968B4 (de) | Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen | |
DE102019119020A1 (de) | Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung | |
DE102008002647A1 (de) | Rauschreduktion in einem Halbleiterbauelement unter Verwendung von Gegendotierung | |
DE102015103070A1 (de) | Leistungshalbleitervorrichtung einschliesslich trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten longitudinalachsen | |
DE102019108062B4 (de) | Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren | |
DE102017130355A1 (de) | Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements | |
DE102016118543A1 (de) | Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements | |
DE102012108302A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung | |
DE102018133433A1 (de) | Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren | |
DE102014101859B4 (de) | Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung | |
DE102015105718A1 (de) | Halbleiterdiode | |
DE102016108125B4 (de) | Halbleitervorrichtung und Herstellung davon | |
DE102011010112A1 (de) | Struktur und Verfahren zur Formgebung eines Grabenbodens in Silizium nach der Oxidation | |
DE102017121693B4 (de) | Dotierungsverfahren | |
DE102007026745B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
REJ | Rejection |
Effective date: 20210515 |