JP5726005B2 - Cmos撮像装置アレイの製造方法 - Google Patents
Cmos撮像装置アレイの製造方法 Download PDFInfo
- Publication number
- JP5726005B2 JP5726005B2 JP2011160732A JP2011160732A JP5726005B2 JP 5726005 B2 JP5726005 B2 JP 5726005B2 JP 2011160732 A JP2011160732 A JP 2011160732A JP 2011160732 A JP2011160732 A JP 2011160732A JP 5726005 B2 JP5726005 B2 JP 5726005B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- trench
- forming
- highly doped
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 66
- 238000003384 imaging method Methods 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims description 87
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000011049 filling Methods 0.000 claims description 10
- 238000005286 illumination Methods 0.000 claims description 10
- 230000005684 electric field Effects 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000009279 wet oxidation reaction Methods 0.000 claims description 2
- 238000004381 surface treatment Methods 0.000 claims 1
- 238000005259 measurement Methods 0.000 description 16
- 238000004088 simulation Methods 0.000 description 15
- 238000012360 testing method Methods 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 11
- 239000002019 doping agent Substances 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 230000006798 recombination Effects 0.000 description 8
- 238000005215 recombination Methods 0.000 description 8
- 239000000523 sample Substances 0.000 description 7
- 239000000969 carrier Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Description
所定のトレンチ深さを有する複数の高アスペクト比のトレンチを、基板の正面側に形成するステップと、
複数のフォトダイオードを基板の正面側に形成し、複数のフォトダイオードの各々が基板の正面に対して平行な面内で高アスペクト比のトレンチによって囲まれるようにするステップと、
酸化工程を実施し、酸化物層を複数のトレンチの内壁に形成するステップと、
複数のトレンチの内壁から酸化物層を除去するステップと、
複数のトレンチを高ドープ材料で充填するステップと、
基板を、裏面から所定の最終基板厚さまで薄型化するステップとを含む。
異なる図面において、同じ参照符号は同じまたは類似の要素を参照している。
これらの特定の詳細なしでも実用化できることは理解されよう。他の事例では、本開示を不明瞭にしないために、周知の方法、手続および技法は詳細に説明していない。本開示は、特定の実施形態および一定の図面を参照して説明しているが、本開示はこれに限定されない。添付し説明した図面は、概略的に過ぎず、本開示の範囲を限定していない。図面において、幾つかの要素のサイズは、説明目的のために誇張したり、縮尺どおり描写していないことがある。
CMOS撮像装置で使用される画素アレイを製造する方法は、
基板、例えば、シリコン基板を用意するステップと、
所定のトレンチ深さを有する複数の高アスペクト比のトレンチを、基板の正面側に形成するステップと、
複数のフォトダイオードを基板の正面側に形成し、複数のフォトダイオードの各々が、基板の正面に対して平行な面内で高アスペクト比のトレンチによって囲まれるようにするステップと、
酸化工程を実施し、酸化物層を複数のトレンチの内壁に形成するステップと、
複数のトレンチの内壁から酸化物層を除去するステップと、
複数のトレンチを高ドープのポリシリコンで充填するステップと、
基板を、裏面から所定の最終基板厚さまで薄型化するステップとを含む。
Claims (18)
- 所定のトレンチ深さを有する複数の高アスペクト比のトレンチを、基板の正面側に形成するステップと、
複数のフォトダイオードを基板の正面側に形成し、各フォトダイオードが少なくとも1つのトレンチに近接するようにするステップと、
各トレンチの、側壁を含む内壁に酸化物層を形成し、該酸化物層を少なくとも前記側壁から除去することによって、撮像装置の量子効率を増加させるステップと、
各トレンチを高ドープ材料で充填するステップと、
基板を、正面に対向した裏面から所定の最終基板厚さまで薄型化するステップと、を含み、
1)基板はp型シリコン基板であり、フォトダイオードはn型領域を設けることによって形成され、高ドープ材料はp+型ポリシリコンであり、
あるいは、
2)基板はn型シリコン基板であり、フォトダイオードはp型領域を設けることによって形成され、高ドープ材料はn+型ポリシリコンである、方法。 - 各トレンチは、幅の少なくとも10倍の深さを有する請求項1記載の方法。
- 所定のトレンチ深さは、所定の最終基板厚さと等しいか、それより大きい、請求項1記載の方法。
- 高ドープ材料は、高ドープのポリシリコンを含む請求項1記載の方法。
- 少なくとも1つの電気コンタクトを正面側に形成するステップをさらに含む請求項1記載の方法。
- 誘電体層を正面側に形成するステップをさらに含む請求項1記載の方法。
- 酸化物層を形成することは、
ISSG酸化、ウェット酸化、ドライ酸化および急速加熱酸化の少なくとも1つを用いて、酸化物層を形成することを含む請求項1記載の方法。 - 各トレンチを高ドープ材料で充填した後、化学機械研磨を行うことをさらに含む請求項1記載の方法。
- 所定のドーピングプロファイルを持つ基板を用意するステップと、
所定のトレンチ深さを有する複数の高アスペクト比のトレンチを、基板の正面側に形成するステップと、
複数のフォトダイオードを基板の正面側に形成し、各フォトダイオードが少なくとも1つのトレンチに近接するようにするステップと、
各トレンチの、側壁を含む内壁に酸化物層を形成し、該酸化物層を少なくとも前記側壁から除去することによって、撮像装置の量子効率を増加させるステップと、
各トレンチを高ドープ材料で充填するステップと、
基板を、正面に対向した裏面から所定の最終基板厚さまで薄型化するステップと、を含み、
1)基板はp型シリコン基板であり、フォトダイオードはn型領域を設けることによって形成され、高ドープ材料はp+型ポリシリコンであり、
あるいは、
2)基板はn型シリコン基板であり、フォトダイオードはp型領域を設けることによって形成され、高ドープ材料はn+型ポリシリコンである、方法。 - 所定のドーピングプロファイルは、傾斜ドーピングプロファイルを含む請求項9記載の方法。
- 傾斜ドーピングプロファイルは、光生成した少数キャリアの流れを正面側へ向けて案内するのに適した内部電界を提供する請求項10記載の方法。
- 傾斜ドーピングプロファイルは、連続スロープドーピングプロファイルおよび階段ドーピングプロファイルの1つを含む請求項10記載の方法。
- 基板を用意することは、
犠牲基板を用意することと、
犠牲基板の上に、所定のドーピングプロファイルを持つシリコン層をエピタキシャル成長させて、傾斜ドーピングプロファイルを設けることと、を含む請求項9記載の方法。 - 基板を薄型化することは、犠牲基板の少なくとも一部を除去することを含む請求項9記載の方法。
- 複数の裏面照射用CMOS撮像装置を製造する方法であって、
所定のトレンチ深さを有する複数の高アスペクト比のトレンチを、基板の正面側に形成するステップと、
複数のフォトダイオードを基板の正面側に形成し、各フォトダイオードが少なくとも1つのトレンチに近接するようにするステップと、
各トレンチの、側壁を含む内壁に酸化物層を形成し、該酸化物層を少なくとも前記側壁から除去することによって、撮像装置の量子効率を増加させるステップと、
各トレンチを高ドープ材料で充填するステップと、
基板を、正面に対向した裏面から所定の最終基板厚さまで薄型化するステップと、を含み、
1)基板はp型シリコン基板であり、フォトダイオードはn型領域を設けることによって形成され、高ドープ材料はp+型ポリシリコンであり、
あるいは、
2)基板はn型シリコン基板であり、フォトダイオードはp型領域を設けることによって形成され、高ドープ材料はn+型ポリシリコンである、方法。 - 裏面側で表面処理を実施することをさらに含む請求項15記載の方法。
- CMOS撮像装置に、読み出し集積回路を集積化することをさらに含む請求項15記載の方法。
- 基板は、所定のドーピングプロファイルを有する請求項15記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US36984610P | 2010-08-02 | 2010-08-02 | |
US61/369,846 | 2010-08-02 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012033928A JP2012033928A (ja) | 2012-02-16 |
JP2012033928A5 JP2012033928A5 (ja) | 2014-08-21 |
JP5726005B2 true JP5726005B2 (ja) | 2015-05-27 |
Family
ID=44587698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011160732A Expired - Fee Related JP5726005B2 (ja) | 2010-08-02 | 2011-07-22 | Cmos撮像装置アレイの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8530264B2 (ja) |
EP (1) | EP2416361B1 (ja) |
JP (1) | JP5726005B2 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7442629B2 (en) | 2004-09-24 | 2008-10-28 | President & Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
US7057256B2 (en) | 2001-05-25 | 2006-06-06 | President & Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
US8487351B2 (en) * | 2008-11-28 | 2013-07-16 | Samsung Electronics Co., Ltd. | Image sensor and image sensing system including the same |
US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
US20120146172A1 (en) | 2010-06-18 | 2012-06-14 | Sionyx, Inc. | High Speed Photosensitive Devices and Associated Methods |
US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
US20130016203A1 (en) | 2011-07-13 | 2013-01-17 | Saylor Stephen D | Biometric imaging devices and associated methods |
US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
WO2014209421A1 (en) | 2013-06-29 | 2014-12-31 | Sionyx, Inc. | Shallow trench textured regions and associated methods |
EP3046456A4 (en) * | 2013-09-20 | 2017-09-20 | The Regents of The University of California | Methods, systems, and devices for imaging microscopic tumors |
JP6355311B2 (ja) | 2013-10-07 | 2018-07-11 | キヤノン株式会社 | 固体撮像装置、その製造方法及び撮像システム |
JP2015095468A (ja) * | 2013-11-08 | 2015-05-18 | ソニー株式会社 | 固体撮像素子および固体撮像素子の製造方法、並びに電子機器 |
JP2015133444A (ja) * | 2014-01-15 | 2015-07-23 | 株式会社東芝 | 半導体製造装置および半導体装置の製造方法 |
US10489515B2 (en) * | 2015-05-08 | 2019-11-26 | Electronics And Telecommunications Research Institute | Method and apparatus for providing automatic speech translation service in face-to-face situation |
US9812489B2 (en) * | 2015-11-09 | 2017-11-07 | Semiconductor Components Industries, Llc | Pixels with photodiodes formed from epitaxial silicon |
CN105448945B (zh) * | 2015-12-29 | 2019-07-05 | 同方威视技术股份有限公司 | 同面电极光电二极管阵列及其制作方法 |
US10461152B2 (en) * | 2017-07-10 | 2019-10-29 | Globalfoundries Inc. | Radio frequency switches with air gap structures |
US10833153B2 (en) | 2017-09-13 | 2020-11-10 | Globalfoundries Inc. | Switch with local silicon on insulator (SOI) and deep trench isolation |
US10446643B2 (en) | 2018-01-22 | 2019-10-15 | Globalfoundries Inc. | Sealed cavity structures with a planar surface |
JP7039411B2 (ja) | 2018-07-20 | 2022-03-22 | 株式会社東芝 | 光検出器、光検出システム、ライダー装置及び車 |
CN109216389B (zh) * | 2018-08-24 | 2020-12-04 | 德淮半导体有限公司 | 背照式图像传感器及其制造方法 |
US11410872B2 (en) | 2018-11-30 | 2022-08-09 | Globalfoundries U.S. Inc. | Oxidized cavity structures within and under semiconductor devices |
US10923577B2 (en) | 2019-01-07 | 2021-02-16 | Globalfoundries U.S. Inc. | Cavity structures under shallow trench isolation regions |
US11594597B2 (en) * | 2019-10-25 | 2023-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective polysilicon growth for deep trench polysilicon isolation structure |
US11127816B2 (en) | 2020-02-14 | 2021-09-21 | Globalfoundries U.S. Inc. | Heterojunction bipolar transistors with one or more sealed airgap |
JPWO2022234771A1 (ja) * | 2021-05-07 | 2022-11-10 | ||
CN113394282B (zh) * | 2021-06-01 | 2021-12-28 | 上海新微半导体有限公司 | 基于预通孔刻蚀的GaN基HEMT器件的制备方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06232379A (ja) * | 1993-02-01 | 1994-08-19 | Sharp Corp | 固体撮像素子 |
US6204524B1 (en) * | 1999-07-14 | 2001-03-20 | Micron Technology, Inc. | CMOS imager with storage capacitor |
US6611037B1 (en) * | 2000-08-28 | 2003-08-26 | Micron Technology, Inc. | Multi-trench region for accumulation of photo-generated charge in a CMOS imager |
US7187018B2 (en) * | 2003-06-25 | 2007-03-06 | Micron Technology, Inc. | Reduced barrier photodiode/transfer gate device structure of high efficiency charge transfer and reduced lag and method of formation |
US7492027B2 (en) * | 2004-02-20 | 2009-02-17 | Micron Technology, Inc. | Reduced crosstalk sensor and method of formation |
US7279770B2 (en) * | 2004-08-26 | 2007-10-09 | Micron Technology, Inc. | Isolation techniques for reducing dark current in CMOS image sensors |
US7307327B2 (en) * | 2005-08-04 | 2007-12-11 | Micron Technology, Inc. | Reduced crosstalk CMOS image sensors |
JP2008034772A (ja) * | 2006-08-01 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 固体撮像装置及び固体撮像装置の製造方法およびカメラ |
US8049276B2 (en) * | 2009-06-12 | 2011-11-01 | Fairchild Semiconductor Corporation | Reduced process sensitivity of electrode-semiconductor rectifiers |
FR2954587B1 (fr) * | 2009-11-10 | 2012-07-20 | St Microelectronics Sa | Procede de formation d'un capteur d'images eclaire par la face arriere |
US8614112B2 (en) * | 2010-10-01 | 2013-12-24 | Omnivision Technologies, Inc. | Method of damage-free impurity doping for CMOS image sensors |
-
2011
- 2011-07-22 JP JP2011160732A patent/JP5726005B2/ja not_active Expired - Fee Related
- 2011-08-01 US US13/195,664 patent/US8530264B2/en active Active
- 2011-08-02 EP EP11176322.3A patent/EP2416361B1/en not_active Not-in-force
Also Published As
Publication number | Publication date |
---|---|
JP2012033928A (ja) | 2012-02-16 |
EP2416361A2 (en) | 2012-02-08 |
US20120028401A1 (en) | 2012-02-02 |
US8530264B2 (en) | 2013-09-10 |
EP2416361A3 (en) | 2013-11-13 |
EP2416361B1 (en) | 2018-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5726005B2 (ja) | Cmos撮像装置アレイの製造方法 | |
US11749696B2 (en) | High-speed light sensing apparatus II | |
US6756618B2 (en) | CMOS color image sensor and method for fabricating the same | |
EP2614531B1 (en) | Single photon avalanche diode for cmos circuits | |
US20080096302A1 (en) | Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation | |
CN108511467B (zh) | 一种近红外宽光谱的cmos单光子雪崩二极管探测器及其制作方法 | |
KR102583440B1 (ko) | 이미지 센서를 위한 후면 딥 트렌치 격리 구조물 | |
TW201324754A (zh) | 背側照射型互補式金氧半導體影像感測器的製造方法 | |
KR20110079323A (ko) | 이미지 센서 및 그 제조방법 | |
CN106920810A (zh) | 图像传感器器件及制造方法 | |
US9425343B2 (en) | Mechanisms for forming image sensor device | |
TWI476911B (zh) | 半導體裝置及其製造方法 | |
US20140217541A1 (en) | Back-side illuminated image sensor with a junction insulation | |
US8445983B2 (en) | Semiconductor device for performing photoelectric conversion | |
US20210296377A1 (en) | Spad pixel circuits and methods thereof for direct time of flight sensors | |
US9202829B2 (en) | Light sensors with infrared photocurrent suppression | |
KR102549860B1 (ko) | 암전류 감소를 위한 패시베이션 층을 갖는 이미지 센서 | |
US20150206789A1 (en) | Method of modifying polysilicon layer through nitrogen incorporation for isolation structure | |
CN112259624B (zh) | 图像传感器及其形成方法 | |
US7902621B2 (en) | Integrated circuit comprising mirrors buried at different depths | |
CN113851500A (zh) | 一种单光子雪崩二极管图像传感器像素器件、制备方法 | |
CN115053112A (zh) | 基于spad的光电探测器的改进 | |
US20220149087A1 (en) | Single-photon avalanche diode devices with shaped junction regions | |
Rao et al. | Hybrid backside illuminated CMOS image sensors possessing low crosstalk | |
US20240097052A1 (en) | Systems and methods for stacked sensors with electrical insulation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140709 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140709 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140709 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150324 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150331 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5726005 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |