TW200941695A - Method for stacking serially-connected integrated circuits and multi-chip device made from same - Google Patents

Method for stacking serially-connected integrated circuits and multi-chip device made from same Download PDF

Info

Publication number
TW200941695A
TW200941695A TW097150026A TW97150026A TW200941695A TW 200941695 A TW200941695 A TW 200941695A TW 097150026 A TW097150026 A TW 097150026A TW 97150026 A TW97150026 A TW 97150026A TW 200941695 A TW200941695 A TW 200941695A
Authority
TW
Taiwan
Prior art keywords
wafer
wafers
connection
pads
pad
Prior art date
Application number
TW097150026A
Other languages
English (en)
Inventor
Hong Beom Pyeon
Original Assignee
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/168,354 external-priority patent/US8399973B2/en
Application filed by Mosaid Technologies Inc filed Critical Mosaid Technologies Inc
Publication of TW200941695A publication Critical patent/TW200941695A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

200941695 九、發明說明： 【發明所屬之技術領域】 本發明一般有關積體電路或晶片。本發明尤其有關 晶片堆疊之晶片連接的配置。 相關申請案交叉參照 本申請案主張2007年12月20曰申請之美國臨時 專利申請案第61/015,345號、2008年2月28日申請之 〇 美國臨時專利申請案第61/032,203號、2008年7月7 曰申請之美國專利申請案第12/168,354號、及2008年 9月24日申請之美國專利申請案第12/236,874號之優 先權，其整體内容按引用方式併入本文中。 【先前技術】 本申請案係有關於較先申請之美國專利申請案序 號11/324,023’標題「多個獨立串列連結記憶體(Multiple ❹ Independent Serial Link Memory)」’ 2005 年 12 月 30 日 申請，其整體說明按引用方式併入本文中。 本申請案係有關於較先申請之美國部份接續專利 申請案序號11/594,564，標題「菊鍊串接元件（Daisy Chain Cascading Devices)」，2006 年 11 月 8 日申請，其 整體說明按引用方式併入本文中。 200941695 本申請案係有關於較先申請之美國臨時專利申請 案序號61/013,036 ’標題「具點對點環狀拓樸的記憶體 系統（Memory System With Point-To-Point Ring Topology)」，2007年12月12日申請，其整體說明按引 用方式併入本文中。 本申請案係有關於較先申請之美國臨時專利申請 案序號61/015,345 ’標題「堆疊串聯式連接之積體電路 〇 的方法及利用該方法製造的多晶片元件（Method For
Stacking Serially-Connected Integrated Circuits And
Multi-Chip Device Made From Same)」，2007 年 12 月 20 曰申請，其整體說明按引用方式併入本文中。 將多個晶片整合成單一封裝以減少消費性產品的 體積及成本已成為半導體工業的主要趨勢。截至目前為 止，已提出許多的多晶片封裝方法並運用在實際的產品 ❹ 中。 隨著晶片後度增加，晶片封裝本身在大小及接腳數 上已大巾田改變。根據&己憶體晶片的高密度及小外型因素 議題，MCP(多晶片封裝）對於製造任何更精簡的系統是 很好的解決辦法。截至目前為止，大多數的晶片堆疊均 採用線路接合技術來完成。然而，這在每個晶片上需要 和習用接合襯墊一樣多的空間以由接合線路連接。 7 200941695 為了製造MCP ’需要使用更複雜的引線框架。還 有’應將每個晶片布置成具有足夠的間隔，因而導致形 狀因素增加。接合線路技術還有因為線路處於奇特角度 而減J MCP的機械耐久性。 此外’對於每個晶片，線路接合均需要使用間隔 物。這造成堆疊高度增加，使得集成裝置堆疊的處置及 裝配比不含間隔物的堆疊更具挑戰性。還有，在具有間 隔物的晶片堆疊接合線路的長度更大，因而導致晶 片堆疊系統的電效能減少。再者，集成裝置晶片中具有 間隔物之集成裝置堆疊的熱阻增加。 在應用間隔物材料時且在將集成裝置設置在間隔 物f料上時’習用的集成裝置堆疊容易產生接合線路的 電，短路。這減少了可靠性及產量。基於習用接合線路 f S曰粒堆疊無法提供精簡小型的封裝。線路長度及連接 ❹布局也會造成大的負載效應。 乃凊是在晶 片之間使用導通體。曰片導通) 可能是解決電特性所引起的雜訊問= 二 堆』多二^的導^技 104。在俯視圖1〇2顯府現圖1〇2及橫截面£
，化、不设數個信號襯墊A1-A6J 200941695 B1-B6,其有助於將内部及外部信號連接至晶片。在此 俯視圖中看不㈣通體本身。__ 1G4係沿著俯視 圖的線段A-A截取° ® 1 t㈣的晶片導通體方法有 關共用輸入戒輸出連接或並聯連接。由於此點，唯一實 際的製造議題是可以鑽出及製成多為整齊的孔洞以將 相同的接腳互相連接作為共用連接。在相同記佚體晶片 中多點連接的情況令，母個晶片的對準如此重要，致使 所有晶片在沒有襯墊間隔物的情況下對準，但在多晶片 ® 封裝的接合線路連接中需要使用襯墊間隔物。 其他已知的方法有關使用晶片導通體，用於晶片之 間的並聯連接。例如，美國專利申請公開案us 2007/0246257-A1描述一種記憶體電路，其中利用矽導 通體按多點拓撲連接記憶體晶片。然而，在此方法中， 導通體延伸穿過堆疊的所有記憶體晶片，因而限制所能 提供的連接類型。 因此’需要提供一種多晶片封裝或晶片堆疊，其使 用晶片導通體提供用於菊鍊連接的其他連接以提高信 號效能。 【發明内容】 本發明目的在於消除或減輕先前多晶片裝置的至 少一個缺點。 9 200941695 lit方λ，本發明提供—種多晶片μ 4 對堆疊之包含頂部晶片及底部晶片的積置，包括 片。該頂部晶片具有一或多個輸 電路晶 f卜部輸繼;及-或多個共用於逮接 ，、用連接㈣襯墊係與錢的共_ 母個 地布置在該頂部晶片的中心線上或布Cm稱 的中心線附近。一或多個輸出 社孩項部晶片 ❹ 入信號襯墊對稱地布置在該頂°部1片的相應輪 底部晶片具有該頂部晶片之實質上相同的^咐赴。讀 置’該底部晶片在相對於頂部晶片的方位中配 裝置包括並聯連接晶片導通體，其並聯連接了iVi;镇 信號襯塾及其成雙的共用連接信號襯墊。:；； ^括串聯連接晶片導通體，其串聯連接頂部晶片輸出 仏號襯墊及其在底部晶片上的相應輸人信號襯塾。 口該一或多個輸入信號襯墊、該一或多個共用連接信 ❹，襯整及❹個輸出信號襯墊可沿著頂部晶片的 單-邊緣布置。該-或多個輸入信號襯塾可布置在頂部 曰日片中心線的相同側上。該裝置可另外包括：複數個串 聯連接晶片導通體，其串聯連接頂部晶片輸出信號襯墊 及其在底部晶片上的相應輸人信號襯墊；及/或複數個 並聯連接晶片導通體，其並聯連接頂部晶片共用連接信 號襯塾及其在底部晶片上之成雙的共用連接信號襯塾。 200941695 在一具體實施例中’將該等堆疊晶片對準，因此其 t實質上沒有任何偏移。例如’頂部晶片的邊緣可與底 部晶片的對應邊緣垂直對齊。在另一具體實施例中，、該 等堆疊晶片面向彼此相同的方向。例如，第一晶片乓有 選定信號襯墊的一側可面向第二晶片具有相^選&信 號襯墊之一側的相同方向。 ° 在另一方面，本發明提供一種多晶片襄置，其包含 ❿ 複數個實質上相同晶片，其包括頂部晶片、偶數^中間 晶片及底部晶片。每個晶片包括一或多個輸入信號襯墊 及一或多個共用連接信號襯墊。每個共用連接信號襯墊 係與成雙的共用連接信號襯墊對稱地布置在晶片的中 心線上或布置在晶片的中心線附近。一或多個輸出信號 襯墊係相對於相應輸入信號襯墊對稱地布置在晶片的 中心線附近。一並聯連接晶片導通體同時並聯連接在每 個晶片上的對應共用連接信號襯墊。一串聯連接晶片導 瘳 通體串聯連接一晶片上的輸出信號襯墊及其在另一晶 片上的相應輸入信號襯塾。 在該相同方面，頂部晶片具有：一或多個輸入信號 襯墊，用於連接至外部輸入信號；共用連接信號襯墊， 用於連接至外部共用信號；及—❹個連接至鄰接晶片 之相應輸入信號襯墊的輸出信號襯墊。底部晶片具有： 一或多個輸出信號襯墊，用於連接至外部輪出信號；共 200941695 :Ϊί信號襯墊，用於連接至外部制信號；及一或多 至鄰接晶片之相應輸出信號襯墊的輸入信號概 ^垃間晶片的至少—個使—或多個輸出信號襯塾串聯 墊。兮ϋ接中間晶片之相應的一或多個輸入信號襯 塾配 ^㈤實質上相同晶片具有實質上相同的信號襯 於鄰ΐΐ按堆疊所架構。堆疊中的每個交替晶片在相對 ;鄰接日日片的方位中為倒裝。 偶數個中間晶片可以是偶數的多個中間晶片，其具 個：或ί個連接至複數個鄰接中間晶片之相應-或多 號襯塾的輸出信號襯塾。該裝置可另外包括布 =鄰接中間晶片的襯墊之間的絕緣體，以防止在選定 絶缕^墊之間的接觸。並聯連接晶片導通體可延伸穿過 及穿過中間晶片的對應共用連接信號襯塾。一概 中^體可延伸穿過絕緣體，以將該等中間晶片之一個 :曰曰片的一或多個輸出信號襯墊連接至鄰接中間晶 相應的一或多個輸入信號襯墊。 减裝置可另外包括控制器，用於控制對該複數個實 相同晶片的存取。在該情況下，可提供控制器輸入 入，以將底部晶片的輸出信號襯墊連接至控制器的輸 接】。可提供控制器輸出連接，以將控制器的輸出側連 下頂部晶片的輸入襯墊。可將控制器放置在堆疊晶片 方，在此情況中，控制器輸出連接可包含線路接合； 12 200941695 或可將控制器放置在堆疊晶片上方，在此情況中，控制 器輸入連接可包含線路接合。 在又一方面，本發明提供一種堆疊串聯式連接之積 體電路的方法，其包括以下步驟：倒裝一第一晶片，致 使其承載電晶體的頂側面向一第一方向以變成一底部 晶片；放置一第二晶片在該倒裝之第一晶片的頂部上， 該第二晶片的襯墊配置及放置實質上相同於該第一晶 ® 片；建立襯墊及晶片導通孔，以有助於將該頂部晶片的 信號襯墊連接至該底部晶片的對應信號襯墊，以建立至 少一個串聯連接及至少一個並聯連接；布置一絕緣層在 該等導通孔中；及布置一導體在該等導通孔中，以在該 頂部晶片及該底部晶片上的該等襯墊之間建立導通體 連接，以建立一對堆疊的積體電路晶片。 建立該等槻墊及晶片導通孔的步驟可包括建立一 φ 第一晶片及襯墊導通孔，以有助於一頂部晶片共用連接 信號襯墊及其成雙的共用連接信號襯墊之間的並聯連 接。建立該等襯墊及晶片導通孔的步驟可包括建立一第 二晶片及襯墊導通孔，以有助於一頂部晶片輸出信號襯 墊及其在該底部晶片上的相應輸入信號襯墊之間的串 聯連接。 該方法可另外包括以下步驟：沈積一絕緣層在該對 13 200941695 堆疊的積體電路晶片的頂部上；形成接觸孔在 :，以在另-晶片稍後放置在頂部上時，允許特= 仏號襯墊之間的連接；沈積一導體於該等接觸孔中；蝕 刻-導體層’以從在該等接觸孔外的部分移除過多的導 體材料；及貼附兩個先前組合的晶片在該對堆疊的積 電路晶片的頂部上，以建立用於一多晶片封裝的一多晶 片電路’該等兩個先前組合的晶片實質上相同於該對^ _ 疊的積體電路晶片。 'βΛ 該方法還另外包括以下步驟：提供一記憶體控制 器，以控制對該複數個實質上相同晶片的存取；將該頂 部晶片的輸入信號襯墊連接至該控制器的一輪出侧；及 將該底部晶片的輸出信號襯墊連接至該控制器的一輪 入侧。 在另一方面，本發明提供一種多晶片裝置，其包含 ® 複數個實質上相同晶片，其包括頂部晶片及底部晶片。 該頂部及底部晶片具有實質上相同的信號襯墊配置，該 底部晶片在相對於該頂部晶片的方位中為倒裝。該裝置 包括至少一個串聯晶片導通體，以將該頂部晶片的至少 —個輸出信號襯墊連接至該底部晶片的一相應輸入信 號襯墊。在該裝置中提供至少一個並聯晶片導通體，以 將該頂部晶片上的至少一個共用連接信號襯塾連接至 該底部晶片上的至少一個成雙的共用連接信號襯墊。 200941695
馨 在又另一方面，本發明提供一種多晶片裝置，其包 含複數個實質上相同晶片，其包括頂部晶片、偶數個中 間晶片及底部晶片。該裝置中的每個晶片具有實質上相 同的信號襯墊配置。將該等晶片按一堆疊所架構。堆疊 中的每個交替晶片在相對於鄰接晶片的方位中為倒 裝。該裝置另外包括至少一個並聯晶片導通體、至少一 個串聯晶片導通體、及至少一個在該等中間晶片之兩個 中間晶片的輸出及輸入信號襯墊之間的串聯連接。 在更另一方面 -·，” 今、我％代於一裡夕晶片裝置，其启 含複數個實質上相同晶片，其包括頂部晶片偶數個t 間晶片及底部晶片。將該等晶片按—堆疊所架構。該 置中的每個晶片具有實質上相同的信號襯塾配置。;^ 中的每個交替晶片在相對於鄰接晶片的方位中^ 裝。該裝置亦包括至少-個並聯B日日片導通體、至+二 體、及至少一個在該等中間晶片之二 間S曰片的輸出及輸人信_墊之間的串聯連接。 另外包括用於連接至外部輸人信號的封U入^^ 及用於連接至外部輸出信號的封裝輸出連接器。m 牡入为一方面 晶 片之多S只驻;沾士/二裡教造具有兩對堆 曰曰片裝置的方法’其包括以下步驟：倒裝一 曰曰片，致使其承載電晶體的頂側面向— 底部晶片;放置一第二晶片在該倒袭方，變 J衣 < 弟—晶片的 15 200941695 該第二晶片的襯墊配置及放置實質上相同於該第 B曰建立襯墊及晶片導通孔，以有助於將該頂部晶 片之信號襯墊連接至該底部晶片之對應信號襯墊，以建 立至V個串聯連接及至少一個並聯連接；布置一絕緣 屬在該等導通孔中；布置—導體在該等導通孔中，以在 該頂部晶片及該底部晶片上的該等襯塾之間建立導通 體連接，以建立一對堆疊的積體電路晶片。
參 在該相同方面，該方法另外包括： =疊的積體電路晶片的頂部上;形成接觸孔= 鄰接信號襯墊之_連接；沈積一導體 2 體Γ以從在該等接觸孔外的部分二二 2晶片的頂部上，以建立用於-多晶片封裝 2路，等兩個先前組合的晶片實質上相同 且的積體電路晶片；添加線路接合以將該頂的 輪出信號襯墊連接至該二，側二將該底部晶片台 封裝或複合物。控制㈣一輸入側；及覆蓋整浪 热笞本技術者在 16 200941695 【實施方式】 一般而言’本發明提供一種多晶片裝置及堆疊複數 個實質上相同晶片以生產該裝置的方法。該多晶片裝置 或電路包括至少一個在至少兩個晶片的信號襯墊之間 提供並聯連接的晶片導通體，及至少一個在至少兩個晶 片的信號襯墊之間提供串聯或菊鍊連接的晶片導通 體。與成雙的共用信號襯墊在晶片中心線附近對稱地配 置共用連接信號襯墊。相對於對應的輸出信號襯墊在晶 ® 片中心線附近對稱地布置輸入信號襯墊。堆疊中的晶= 是提供用於此配置之實質上相同晶片的交替倒裝形 式。當堆疊多於兩個晶片時，在堆疊及倒裝晶片的信號 襯墊之間提供至少一個串聯連接。 通孔導通體之短的互連線提供較少電感、電容、及 電阻，致使MCP的信號完整性優於使用接合線路的情 況。除此之外，由於未使用間隔物所造成的低外形，^ ❹ 裝的大小比起使用接合線路的等效封裝小。 本發明之一具體實施例提供一種使用晶片導通孔 而非使用接合線路來堆疊積體電路的方法。 和多點（multi-drop)的情況不一樣，單—封農中串聯 式連接的多個組件提供不一樣的方法以將先前裝置的 輸出連接至目前裝置的輸入，以在輸出埠及輸入埠之間 17 200941695 進行串聯連接' 之多晶片裝置的方法種製造串聯式連接 矽導通體方法進杆& 、疋，本技術提供一種使用 「$ Μ 丑線路連接的方法。本文使用用語 拓化代表任何有助於丄環形 最後-個晶ϋ可形奸聯式賴之晶4的獅拓撲中， 乃了形成％路回到控制器。 ，其中以示意圖顯示包括串聯式連接 立積體電路的電路200。此電路扇包括四晶片快閃記 憶體電路且為說明目的而用作範例。本技術亦適用於動 態隨機存取記憶體（DRAM)、靜態隨機存取記憶體 (SRAM)、特殊應用積體電路(ASIC)、中央處理單元 (CPU)或任何其他類型的多晶片電路，其具有類似於本 文在下文所說明的串聯連接拓撲。
電路200中的每個晶片包括連接信號，其可分為以 下三種連接信號類型中的一種： 共用連接信號：RST、CE、Vref、及電源供應（VDD、 Vss 等）。 串聯輸入信號：斤/CK、D[0:3]、CSI、及DSI。 串聯輸出信號·· &0/CKO、Q[0:3]、CSO 及 DSO。 換句話說，一些並聯、或共用連接的信號可包括時 18 200941695 脈、重設、及晶片選擇。圖2所示信號為範例，及一般 技術者應明白，可根據信號的特性及連接需求，將其他 信號適當地放入這些群組中的一個。 本發明之一具體實施例具有並聯連接的時脈。然 而，在另一具體實施例中，對時脈使用串聯連接。電源 必須為並聯。根據本發明之一具體實施例，對於任何類 型的RAM、任何邏輯、或甚至CPU，輸入及輸出信號 ® 或信號襯墊可為菊鍊連接。 參考圖3A-3C，其中顯示簡化正視圖300，其包括 圖2所示電路200之具體實施例的局部俯視圖302(圖 3A)、橫截面前視圖304(圖3B)、及局部仰視圖306(圖 3C)。為了清楚之故，僅顯示連接信號的子集。在此具 體實施例中，堆疊及連接兩個實質上相同的晶片。 ⑩ 如圖3B所示，其為沿著圖3A之線段A-A截取的 橫截面，一對堆疊的積體電路晶片包括頂部晶片308 及底部晶片310。底部晶片310具有如頂部晶片308之 實質上相同的信號襯墊配置，及在相對於頂部晶片的方 位中為倒裝。如圖3A及3C所示，每個晶片包括一或 多個輸入信號襯墊A3-A6，用於連接至外部輸入信號。 提供一或多個共用連接信號襯墊A1-A2,其中每個共用 連接信號襯墊與成雙的共用信號襯墊B1-B2對稱地布 19 200941695 置在頂部晶片的中心線312附近。一或多個輸出信號襯 墊B3-B6相對於相應或對應的輸入信號襯墊A3-A6對 稱地布置在晶片的中心線附近》 回頭參考圖3B，並聯連接晶片導通體314並聯連 接頂部晶片共用連接信號襯墊及其成雙的共用連接信 號襯塾。串聯連接晶片導通體316串聯連接頂部晶片輸 出信號襯墊及其在底部晶片上的相應或對應輸入信號 襯塾。 將圖3A-3C中的不同視圖302、304及306排在一 起時’其圖解頂部及底部晶片上的共用連接襯墊如何在 堆疊時互相對齊，及頂部晶片的輸入信號襯塾如何對齊 其在底部晶片上的對應輸出信號襯墊。這從互相垂直對 準的視圖302及306觀察襯墊時尤其明顯。信號襯墊的 配置允許在相同多晶片封裝中使用並聯及串聯或菊鍊 ❹ 連接的晶片導通體。 在一具體實施例中，將該等堆疊晶片對準，因此其 =實質上沒有任何偏移。例如，頂部晶片的邊緣與底部 曰曰片的對應邊縣直對齊。在—具體實施财，頂部晶 ^的所有邊緣可《對齊底部晶片的财誠邊緣。在 ^ 一具體實施例中’該等堆疊晶片面向彼此相同的方 向。例如，第-晶片具有選定信號襯塾的一側面向第二 20 200941695 晶片具有相同選定信號襯墊之一側的相同方向。這些關 於頂部晶片及底部晶片所述的關係亦可說明本發明具 有複數個堆疊晶片之具體實施例中的鄰接晶片。 圖4圖解圖3A-3C所示具體實施例的另一局部俯 視圖，其另外詳細說明晶片中信號襯墊間之關鍵幾何關 係。指定襯墊在晶片上的位置可使用晶片導通體實現與 實質上相同倒裝晶片的菊鍊及並聯連接。信號襯墊 _ A3-A6為信號襯墊B3-B6在晶片中心線312附近的鏡 像，反之亦然。信號襯墊A3-A6及B3-B6分別可以是 串聯輸入襯墊及串聯輸出襯墊。共用連接襯墊A1及 A2為其在晶片中心線附近之相應成雙信號襯墊B1及 B2的重複及鏡像。信號襯墊A1及B1載運彼此相同的 信號，及信號襯墊A2及B2載運彼此相同的信號。 進一步說明圖4之具體實施例的襯墊配置，在離晶 φ 片中心線的距離L1處提供輸入襯墊A6。在離晶片中心 線的距離L2處提供相關或對應的輸出襯墊B6，其中 L1 =L2。同樣地，在離中心線的距離Lg及Lm處分別 提供共用連接襯墊A1及A2，及在離中心線的距離Lh 及Ln處分別提供其成雙的共用連接襯墊B1及B2，其 中 Lg=Lh 及 Lm=Ln 〇 輸入襯墊A5與輸入襯墊A4相隔距離La。輸出襯 21 200941695 墊B5與輸出襯墊B4相隔距離Lb，Lb等於La。同樣 地’對於圖4所示的其他襯墊間距離，Lc=Ld& Le=Lf。 在根據本發明之一具體實施例僅堆叠兩個晶片 時，在襯墊的放置或配置上有一些彈性。在圖4所示具 體實施例中，在中心線之一側上的襯墊全部為輸入，及 在另一側上的襯塾全部為輸出。在另一具體實施例中， 可在晶片中心線的任一側或兩側上提供輸入埠及輸出 ⑩ 埠。在該情況下，每個輸入埠與其對應的輸出埠處於令 心線的相反側，及成對的每個輸入埠及輸出埠與中心線 相隔相同的距離。可將輸入襯墊及輸出襯墊一起分成一 組’但其在每一組中的相對放置及相隔距離不像有多個 堆疊晶片時受到嚴格限制。 圖5A-5C圖解簡化正視圖5〇〇,其包括圖2所示電 路200之具體實_的局部俯期 前視圖5〇·5Β)、及局部仰視圖（圖5〇。“圖戴= ==此具/實施例顯示多晶片電路或封裝中的偶 ^個0日片，诸如複數對堆疊晶片。堆疊中的每個交替 曰曰片在相對於鄰接晶片的方位中為倒裝。 片，體實施例具有複數個實質上相同的晶 門曰片'Hi 5()δ'底部晶片510、及偶數個中 間曰曰片。在此情況下，其中有第—中間晶片512及第二 22 200941695 中間晶片514。堆疊中的每個晶片具有關於圖3所述晶 片的實質上相同信號襯墊配置及具有類似特性。在此具 體實施例中，多晶片封裝具有至少一個並聯晶片導通 體、至少一個串聯晶片導通體、及至少一個在堆疊及倒 裝晶片的概塾之間的串聯連接。 頂部晶片508的輸入信號襯墊A3-A6及共用連接 信號襯墊A1-A2及Bl-B2(圖5A所示）分別用於連接至 © 外部輸入信號及外部共用信號。頂部晶片的一或多個輸 出信號襯墊係連接至鄰接晶片的相應輸入信號襯墊，其 詳細說明如下。 底部晶片510的輸出信號襯墊B3-B6及共用連接 信號襯墊A1-A2及Bl-B2(圖5C所示）分別用於連接至 外部輸出信號及外部共用信號。底部晶片的一或多個輸 入信號襯墊係連接至鄰接晶片的相應輸出信號襯墊，其 ❿ 詳細說明如下。 中間晶片的至少一個使其一或多個輸出信號襯墊 連接至鄰接中間晶片之相應的一或多個輸入信號襯墊。 在圖5B所示具體實施例，提供絕緣體522以防止 在不應互相接觸的鄰接襯墊之間的短路。可將絕緣體布 置在鄰接中間晶片的襯墊之間，以防止在選定鄰接襯墊 23 200941695 之間的接觸，諸如其間不需要連接的鄰接襯墊。使用共 線的襯墊、晶片、及絕緣體導通體518做出相應的晶片 對晶片共用連接。此例中的並聯連接晶片導通體延伸穿 過絕緣體522及穿過中間晶片的對應共用連接信號襯 塾。 e 使用晶片導通體520或襯墊導通體524做出輸出埠 及輸入阜之間的相應串聯連接。為在存有絕緣體的情況 下綠保連接導通體524延伸？過絕賴，以將中 間晶片的-或多個輸出信號襯塾連接 應的一或多個輸入信號襯墊。如稍早所提到的串：連 接有助於菊鍊或環形拓撲連接。 迷 在沒有絕緣體的具體實_(未_)巾，輸入及輸 出的襯墊實際上可縣接觸，以在堆 中進行連接。 ⑽中間」的片 至於使用晶片導通體的串聯連接’堆疊中頭兩個裝 置的輸入及輸出係連接—起，但第二及第 用晶片導通體連接一起，且在其間提供絕緣。=未： 三及第四裝置係使用晶片導通體而連接 通過絕緣體的襯料通體，以在第二及第 之、 行所要的串聯連接。 a1 24 200941695 堆疊中頂部及底部晶片 - 桩品^、击托的輸入蜂及輸出埠並未遠 接至其他襯墊，而是連接至相應：連 並聯連接。 且中具有使用晶片導通體的直接 還有，注意，將對共用連接 的頂部及底部晶片二者上。然而匕外/連接顯不在堆叠 々-土u 然而，頂部連接、底部連接、 φ 2者之連接的任何㈣組合均在本驗範圍内 如’在另一具體實施例（未顯示），諸如在 的信號具有單-的頂部連接或底部連接，而諸如ν〇ϋ、 VSS、VDDQ、及Vssq的電源供應具有頂部連接及底部連 接二者。 在一方面，本發明提供一種包含複數個實質上相同 晶片的多晶片裝置。每個晶片包括一或多個共用連接信 號襯墊，其中每個信號襯墊與成雙的共用信號襯墊對稱 ❹ 地布置在晶片中心線上，或對稱地布置在晶片中心線附 近。在每個晶片中還提供一或多個輸入信號概塾以及一 或多個輸出信號襯墊。輸出信號襯墊係相對於相應輸入 信號襯墊對稱地布置在晶片的中心線附近。每個晶片上 的每個共用連接信號概塾係利用共線晶片導通體連接 至其他晶片上的相應共用連接信號襯墊。 在此方面，該複數個實質上相同晶片包括頂部晶片 25 200941695 及底晶片。項部晶片具有：一或多個輸入信號襯墊， 用於連接至外部輸入信號；共用連接信號襯墊，用於連 接至外，共用信號；及一或多個連接至鄰接晶片之相應 輸入化號概墊的輸出信號襯墊。底部晶片具有··一或多 個輸出#號襯墊，用於連接至外部輸出信號；共用連接 ^號概塾’用於連接至外部共用信號；及一或多個連接 至鄰接晶片之相應輸出信號襯墊的輸入信號襯墊。偶數 個中間晶片具有一或多個連接至鄰接晶片之相應一或 ❹ 多個輸入信號襯墊的輸出信號襯墊。 圖6A-6C圖解圖2所示電路200之具體實施例之 多晶片封裴600的簡化正視圖5〇〇，包括詳細局部俯視 圖602(圖6A)、橫截面前視圖604(圖6B)、及局部仰視 圖606(圖6C)。顯示了所有連接的信號。注意，由於品 係對稱地布置在晶片中心線上，故其並未重複而成雙。 將說明在頂部晶片之輸入襯墊CSI(共用選通輸入)及底 φ 部晶片之輸出埠CSO(共用選通輸出）之間的示範性串 聯或菊鍊連接。此對四晶片或任何較高偶數個晶片之堆 疊的串聯或菊鍊連接提供更多細節。 如在圖6B所見，外部連接載運共用選通輸入信號 至頂部晶片的CSI襯墊610。頂部晶片的cs〇襯塾612 載運對應的輸出信號。晶片導通體614採用CSO襯墊 612的輪出及將其連接為對弟一中間晶片之eg〗襯塾 26 200941695 « 616的輸入。第一中間晶片的CSO襯墊618載運輸出 信號。 第二中間晶片的CSO襯墊620與第一中間晶片的 CSI襯墊616以絕緣體622隔開，以防止堆疊中在這兩 個鄰接襯墊之間的連接。襯塾導通體624採用第一中間 晶片之CS0襯墊618的輸出，及將其連接為至第二中 鲁 間晶片之CSI襯墊626的輸入。第二中間晶片中的Cs〇 概墊620載運對應的輸出信號。 晶片導通體628採用CS0襯墊620的輸出及將其 連接為對底部晶片之CSI襯墊630的輸入。底部晶片中 的CSO襯墊632載運至外部連接的輸出信號。 在一具體實施例中，共用連接襯墊包括一或多個電 源襯墊，其數量足以在執行同時輸入及輸出緩衝時，供 ® 應足夠的操作電流及穩定的電壓位準。 圖7及8顯示製造根據本發明一具體實施例之多晶 片裴置之方法的步驟。藉由倒裝交替晶片，每個晶片形 成有電晶體之表面的頂側彼此面向相對’及兩個襯塾用 諸如矽導通體的晶片導通體互相垂直連接。在做出兩個 曰曰片的第一連接後，沈積絕緣層以防止在兩個組合的多 晶片（共4個晶片）的櫬墊之間發生任何電氣短路。圖7 27 200941695 圖解製造一對堆疊的積體電路晶片的步驟，圖8另外圖 解製造具有複數對堆疊晶片或成對之組合晶片的多晶 片裝置的步驟。 圖7中，步驟702顯示將第一晶片倒裝，致使其承 載電晶體的頂側面向第一方向，諸如向下，以變成底部 晶片。在步驟704，將第二晶片放置在倒裝之第一晶片 的頂部上，第二晶片的襯墊配置及放置實質上相同於第 ❹ 一晶片。在步驟706，建立槻墊及晶片導通孔，以有助 於將頂部晶片的信號襯墊連接至底部晶片的對應信號 襯墊，以建立至少一個串聯連接及至少一個並聯連接。 由於兩個晶片的信號襯墊配置實質上相同，步驟 706可包括建立第一晶片及襯墊導通孔，以有助於頂部 晶片共用連接信號襯墊及其成雙的共用連接信號襯墊 間之並聯連接。步驟706可另外包括建立第二晶片及襯 Q 墊導通孔，以有助於頂部晶片輸出信號襯墊及其在底部 晶片上的相應輸入信號襯墊間之串聯連接。 在步驟708,布置絕緣層於導通孔中。在步驟710， 布置導體（如，銅)於導通孔中，以在頂部晶片及底部晶 片上的襯墊之間建立導通體連接。在一具體實施例中， 在步驟710結束時，已經製造一對堆疊晶片，該堆疊包 括：至少一個並聯連接晶片導通體，其並聯連接頂部晶 28 200941695 片共用連接信號襯墊及其成雙的共用連接信號襯塾；及 至少一個串聯連接晶片導通體，其串聯連接頂部晶片輸 出k號襯塾及其在底部晶片上的相應輸入信號襯塾。 看到圖8 ’顯示製造具有兩對堆疊晶片之多晶片裝 置之方法的另外步驟。在步驟8〇2，沈積絕緣層於積體 電路晶片之第一對堆疊的頂部。在步驟8〇4，形成接觸 孔於絕緣層中，以允許稍後將另一晶片放置於頂部上時 ® 在特定鄰接信號襯墊之間的連接。在步驟806 ,填充或 沈積導體於先前步驟中所形成的接觸孔中。在步驟 808，蝕刻導體層致使從在接觸孔外的部分移除過多的 導體材料。在步驟810’將兩個先前組合的晶片（根據圖 7之步驟702-710製造）貼附於積體電路晶片之第一對堆 疊的頂部，以建立多晶片封裝的多晶片電路。 在一具體實施例中’一種堆疊串聯式連接之積體電 參 路的方法包含以下梦驟：倒裝第一晶片；放置第二晶片 在第一晶片上；在第二晶片的共用連接及輸出埠上形成 襯墊及晶片導通孔；布置絕緣層於導通孔中；布置導體 (如銅）於導通孔中；沈積絕緣層；形成接觸孔於絕緣層 中；填充導體於接觸孔中；韻刻導體層；及貼附該兩個 晶片於先前組合的晶片上。 圖9是根據本發明一具體實施例之另一電路9〇〇 29 200941695 的前視圖。在此具體實施例中，在形成多晶片電路的堆 疊中有八個晶片。頂部、底部及中間晶片在其間及在堆 疊中具有連接，與關於圖5及6所述類似。如圖9所示， 相同晶片的堆疊具有對封裝輸入及輸出或對接腳或球 (諸如球格柵陣列(BGA))的外部連接。例如’電路用接 合線路或球格栅連接至封裝上的接腳或引線框架。:BGA 在記憶體工業中已知用於提供諸如CPU封裝的高效 能。球格栅是系統匯流排且可與並聯或φ聯（菊鍊)連接 ® —起使用。BGA比起基於接腳或TSOP(薄型小尺寸封 裝）連接，提供較少電容及負載。DDR2及DDR3及其 他高速裝置均使用BGA。BGA係用於與外部的連接， 並不用於晶片間的連接。 圖10圖解根據本發明另一具體實施例之多晶片封 裝1000的橫截面前視圖。根據本發明之方面，提供一 種具有複數個串接記憶體裝置的記憶體系統。該等記憶 ❿體，置可為串聯式連接的，及外部記憶體控制器可接收 及提供對㊆憶㈣統的資料及控制信號。類似配置說明 同讓與之美國專利中請公開案·， 不題多個獨立串列連結記憶體（Multiple Independent enal Link Memory)」’ 2〇〇7 年 4 月 $ 日發表及 2〇〇5 年 月3〇曰申請，其按引用方式併入本文中。 田針對特定類型記憶體，諸如NAND快閃記憶體， 30 200941695 使用本發明具體實施例時’需要在相同封中 體控制器且與其他記憶體晶片堆4。對於許多類型的= 憶體晶片(如，DRAM、SRAM或其他邏輯)’諸如圖°9 所不，控制器將不會與堆疊晶片一起併入。 在圖10的具體實施例中，將控制器1〇〇2放置在堆 疊晶片1004下方》利用控制器輸入連接1〇〇6，將記憶 體的輸出信號襯墊連接至控制器的輸入侧《控制器輸二 ® 連接1006可以是線路接合、導通體、球格栅或任何其 他合適連接。利用控制器輸出連接1〇〇8,將控制器的 輸出側連接至記憶體堆疊之頂部晶片的輸入襯墊。控制 器輸出連接1008可以是線路接合或任何其他合適連 接。為圖解連接的類型及性質，圖10僅顯示一些代表 性連接。 在另一具體實施例（未顯示）中，可將控制器放置在 癱 頂部上，以將控制器的輸出侧連接至記憶體的輸入侧。 提供合適的控制器輸出連接以做出這些連接，及提供合 適的控制器輸入連接，以將記憶體堆疊的輸出侧連接至 控制器的輸入。在此種具體實施例中，可利用堆疊中的 串聯連接促進環路連接，其中最後一個裝置形成環路回 到控制器。 在製造多晶片封裝時，如關於圖7及8所述，晶片 31 200941695 導通體减立是製程巾的-齡驟。在涉及控制器時， 可包括額外步驟。在封裝（或進行封裝）步驟中，可添加 控制器輸入及輸出連接。這可包含添加線路接合，以將 控制器輸出連接至記憶體輸入，或反之亦然。其他步驟 包括覆蓋整個封裝或複合物。 、' 圖3至1〇所圖解的晶片係使用石夕基板技術來製 造H使用鎵+錯、♦·錯或任何其他基板技術 © 製造的具體實施例均在本技術範圍内。 注意，在圖3至1〇所示的具體實施例中，為了清 楚及便於解說之故，襯墊係沿著晶片單一邊緣布置。可 沿著晶片的兩個、三個、或四個邊緣布置襯墊，且仍在 本技術範圍内。 圖2至10所示晶片的實體尺寸或比例並未按比例 ❹繪製。為了圖解清楚之故，將一些尺寸放大或縮小。 在前面的描述中，為了說明之故，已提出許多細節 以提供本發明具體實施例的全面瞭解。然而，熟習本技 術者應明白，這些特定細節未必為實行本發明所需。在 其他情況下，以方塊圖形式顯示熟知的電結構及電路， 以免模糊本發明重點。 32 200941695 本發體實施㈣料舉例說明。在不脫離 例做出改變、修改及 習本技特本定文;:;r'则所麻^ 化。 【圖式簡單說明】 如=參考附圖’僅藉由舉例說明本發明之具體實施 例，其中： 圖1顯不習用多晶片堆疊的局部俯視圖及橫截面 圖， 圖2為適於根據本發明一具體實施例之製造的示 範性電路示意圖； ，3A-3C分別提供包括圖2所示電路之具體實施 例之痛化正視圖的局部俯視圖、橫截面前視圖、及局部 仰視圖； 圖4為圖3之具體實施例的另〆簡化局部俯視圖； © 圖5A-5C分別提供包括圖2所示電路之另一具體 實施例之簡化正視圖的局部俯視圖、橫戴面前視圖、及 局部仰視圖； 圖6A-6C分別提供圖2電絡之具體實施例的詳細 局部俯視圖、橫戴面前視圖及仰祝圖； 圖7及8顯示根據本技術製造圖6所示具體實施例 之方法的步驟； 圖9為根據本發明之一具體實施例之另一多晶片 33 200941695 電路的橫截面前視圖；及 圖10為根據本發明另一具體實施例之多晶片封裝 的橫截面前視圖。
【主要元件符號說明】 100 習知多晶片堆疊或多晶片裝置 200、900 電路 308 、 508 頂部晶片 310、510 底部晶片 314 並聯連接晶片導通體 316 串聯連接晶片導通體 512 第一中間晶片 514 第二中間晶片 518 襯墊、晶片、及絕緣體導通體 520、614、 628 晶片導通體 522 、 622 絕緣體 524 襯墊導通體 600、1000 多晶片封裝 610 、 616 、 630 CSI襯墊 612 、 618 、 620 、 632 CSO襯墊 1002 控制器 1004 堆豐晶片 1006 控制器輸入連接 1008 控制器輸出連接 A1-A6、B1-B6 信號襯墊 34

Claims (1)

  1. 200941695 十、申請專利範圍： 1. 一種包括一對堆疊之積體電路晶片的多晶片裝置， 其包含： 一頂部晶片，其具有： 一或多個輸入信號襯墊，用於連接至外部輸入信 號； 一或多個共用連接信號襯墊，每個共用連接信號襯 墊係與一成雙的共用連接信號襯墊對稱地布置在該頂 部晶片的'一中心線附近， 一或多個輸出信號襯墊，其相對於相應輸入信號襯 墊對稱地布置在該頂部晶片的該中心線附近； 一底部晶片，具有該頂部晶片之一實質上相同的信 號襯墊配置，該底部晶片在相對於該頂部晶片的方位中 為倒裝(flipped); 一並聯連接晶片導通體(via)，其並聯連接一頂部晶 片共用連接信號襯墊及其成雙的共用連接信號襯墊；及 φ 一串聯連接晶片導通體，其串聯連接一頂部晶片輸 出信號襯墊及其在該底部晶片上的相應輸入信號襯墊。 2. 如請求項1之裝置，其中該一或多個輸入信號襯墊、 該一或多個共用連接信號襯墊及該一或多個輸出信號 襯墊係沿著該頂部晶片的一單一邊緣布置。 3. 如請求項1之裝置，另外包含複數個串聯連接晶片 35 200941695 導通體’其_聯連接頂部晶片輸出信號襯墊及其在該底 部晶片上的相應輸入信號襯墊。 4. 如請求項1之裝置，另外包含複數個並聯連接晶片 導通體’其並聯連接頂部晶片共用連接信號襯墊及其在 該底部晶片上的成雙的共用連接信號襯墊。 5. 如請求項丨之裝置，其中該一或多個輸入信號襯墊 係布置在該頂部晶片巾，讀的相關上。 6s如請求項1之裝置，其中對準該頂部晶片及該底部 晶片’使得其中實質上沒有任何偏移。 7.如清求項6之裝置，其中該頂部晶片之一邊緣垂直 對齊該底部晶片之一對應邊緣。 ⑩ 8·如凊求項1之襄置，其中該頂部晶片及該底部晶片 面向彼此相同的方向。 9·如4求項8之裝置，其中該頂部晶片具有選定信號 糊*塾·的一側與該底部晶片具有該等相同選定信號襯墊 的一侧面向相同方向。 1〇· 一種多晶片裝置，其包含： 36 200941695 複數個實質上相同晶片，其包括一頂部晶片、偶數 個中間晶片及一底部晶片’每個晶片包含： 一或多個輸入信號襯塾； 一或多個共用連接信號襯墊，每個共用連接信號襯 墊係與一成雙的共用連接信號襯墊對稱地布置在該晶 片的一中心線附近； Ο
    一或多個輸出信號襯墊’其相對於相應輸入信號襯 墊對稱地布置在該晶片的該中心線附近； 一並聯連接晶片導通體，將每個晶片上的對應共用 連接信號襯墊並聯連接一起；及 一串聯連接晶片導通體’其串聯連接一晶片上的一 輸出信號襯塾及其在另-晶>{上的相應輸人信號概塾， 該頂部晶片具有：該一或多個輸入信號襯墊，用於 =外部輸人信號；該等共用連接信號襯墊，用於連 外部共用信號；及該—或多個連接至—鄰接晶片之 相應輪入信號襯墊的輪出信號襯墊， 連接具有:該—或多個輸出信號襯墊，用於 接至外。卩輸出信號；該等共用連接信號㈣，用於連 至f等外部制信號；及該—或多個連接至-鄰接晶 之=目應輸出信號襯墊的輸入信號襯墊， 襯墊'串曰曰片的至少一個使該一或多個輸出信號 串聯連接至一鄰接中間晶片之相應的 入信號襯墊，及 徇 一堆疊所架構，該堆 該複數個實質上相同晶片係按 37 200941695 疊中每個交替晶片在相對於一鄰接晶片的方位中為倒 裝，每個晶片具有實質上相同的信號襯墊配置。 11. 如請求項10之裝置，其中該偶數個中間晶片包含多 個中間晶片，其使該一或多個輸出信號襯墊連接至複數 個鄰接中間晶片之相應的一或多個輸入信號襯墊。 12. 如請求項10之裝置，其另外包含一布置在鄰接中間 〇 晶片的襯墊之間的絕緣體，以防止在選定鄰接襯墊之間 的接觸。 13. 如請求項12之裝置，其中該並聯連接晶片導通體延 伸穿過該絕緣體及穿過該等中間晶片的該等對應共用 連接信號襯墊。 14. 如請求項12之裝置，其另外包含一延伸穿過該絕緣 體的襯墊導通體，以將該等中間晶片之一個中間晶片的 該一或多個輸出信號襯墊連接至一鄰接中間晶片之相 應的一或多個輸入信號襯墊。 15. 如請求項12之裝置，其另外包含： 一控制器，用於控制對該複數個實質上相同晶片的 存取； 控制器輸入連接，以將該底部晶片的輸出信號襯墊 38 200941695 連接至該控制器的一輸入側；及 輸出側連接至 控制器輸出連接，以將該控制器的一 該頂部晶片的該等輪入襯墊。 6·曰如請求項15之裝置，其中該控制器係放置在 疊晶片下方’及該等控制器輸出連接包含了唯 (wire bonding) 〇 楼 σ ❹
    17. 如請求項15之裴置，其中該控制器係放 疊晶片上方，及該等控制器輸入連接包含線路等堆 18. —種堆疊串聯式連接之積體電路的方法其勺人 倒裝（flipping)—第一晶片，致使其承載 '曰： 側面向第一方向以變成一底部晶片； 阳體的項 ^放置一第二晶片在該倒裝之第一晶片的頂部上▲ 第二晶片的襯墊配置及放置實質上相同於該第二曰，該 建立襯墊及晶片導通孔，以有助於將該項部曰9曰片； 信號襯墊連接至該底部晶片之對應信號襯墊，片之 少一個串聯連接及至少一個並聯連接； 立至 布置一絕緣層在該等導通孔中；及 :置-導體在該等導通孔中，以在該购晶片 氐邛曰曰片上的該等襯墊之間建立導通體連接 μ 對堆疊的積體電路晶片。 丸― 39 200941695 19 ·如請求堪1 孔的該步方法’其中建立該等襯墊及晶片導通 於一頂Λ曰建立一第一晶片及槻墊導通孔，以有助 俨铲襯t晶片共用連接信號概整及其成雙的共用連接 ° 之間的並聯連接。 20·如請求項 孔的該步w it $ 導通 φ ❹ 於一頂^包含建立-第二晶片及錄導通孔，以有助 應輪入;;在該底㈣上的相 21·如3項18之方法，其料包含： 上；積一絕緣層在該對堆叠的積體電路晶片的頂部 在頂:ίΓί在該絕緣層中’以在另-晶片猶後放置 沈積道許特定鄰接信號概塾之間的連接； 此積1體於料接觸孔巾； 丧 多的導體材:體:，以從在該等接觸孔外的部分移除過 晶片的頂部：55:晶片在該對堆疊的積體電路 路’該等兩個先前片封裝的-多晶片電 積體電路μ Λ —實質上相同於該對堆疊的 22.如請求項21 之方法，其另外包含： 200941695 提供一記憶體控制器，以控制對該複數個實質上相 同晶片的存取， 將該頂部晶片的輸入信號襯墊連接至該控制器的 一輸出側；及 將該底部晶片的輸出信號襯墊連接至該控制器的 一輸入側。 23. —種多晶片裝置，其包含： © 複數個實質上相同晶片，其包括一頂部晶片及一底 部晶片，該頂部及底部晶片具有實質上相同的信號襯墊 配置，該底部晶片在相對於該頂部晶片的方位中為倒 裝； 至少一個串聯晶片導通體，以將該頂部晶片的至少 一個輸出信號襯墊連接至該底部晶片的一相應輸入信 號襯墊；及 至少一個並聯晶片導通體，以將該頂部晶片上的至 φ 少一個共用連接信號襯墊連接至該底部晶片上的至少 一個成雙的共用連接信號襯墊。 24. —種多晶片裝置，其包含： 複數個實質上相同晶片，其包括一頂部晶片、偶數 個中間晶片、及一底部晶片，該裝置中的每個晶片具有 實質上相同的信號襯墊配置，該複數個晶片係按一堆疊 所架構，該堆疊中的每個交替晶片在相對於一鄰接晶片 41 200941695 的方位中為倒裝； 至少一個並聯晶片導通體； 至少一個串聯晶片導通體；及 至少一個在該等中間晶片之兩個中間晶片之輸出 及輸入信號襯墊之間的串聯連接。 25. —種多晶片封裝，其包含： 複數個實質上相同晶片，其包括一頂部晶片、偶數 © 個中間晶片、及一底部晶片，該裝置中的每個晶片具有 實質上相同的信號襯墊配置，該複數個晶片係按一堆疊 所架構，該堆疊中的每個交替晶片在相對於一鄰接晶片 的方位中為倒裝； 至少一個並聯晶片導通體； 至少一個串聯晶片導通體； 至少一個在該等中間晶片之兩個中間晶片之輸出 及輸入信號襯墊之間的串聯連接； φ 封裝輸入連接器，用於連接至外部輸入信號；及 封裝輸出連接器，用於連接至外部輸出信號。 26. —種製造一具有兩對堆疊晶片之多晶片裝置的方 法，其包含： 倒裝一第一晶片，致使其承載電晶體的頂侧面向一 第一方向以變成一底部晶片； 放置一第二晶片在該倒裝之第一晶片的頂部上，該 42 200941695 第二晶片的襯墊配置及放置實質上相同於該第一晶片； 建立襯墊及晶片導通孔，以有助於將該頂部晶片之 信號襯墊連接至該底部晶片之對應信號襯墊，以建立至 少一個串聯連接及至少一個並聯連接； 布置一絕緣層在該等導通孔中；及 布置一導體在該等導通孔中，以在該頂部晶片及該 底部晶片上的該等襯墊之間建立導通體連接，以建立一 對堆豐的積體電路晶片， ® 沈積一絕緣層在該對堆疊的積體電路晶片的頂部 上； 形成接觸孔在該絕緣層中，以在另一晶片稍後放置 在頂部上時，允許特定鄰接信號襯墊之間的連接； 沈積一導體於該等接觸孔中； 蝕刻一導體層，以從在該等接觸孔外的部分移除過 多的導體材料； 貼附兩個先前組合的晶片在該對堆疊的積體電路 Φ 晶片的頂部上，以建立用於一多晶片封裝的一多晶片電 路，該等兩個先前組合的晶片實質上相同於該對堆疊的 積體電路晶片；及 添加線路接合以將該頂部晶片的輸入信號襯墊連 接控制器的一輸出側及將該底部晶片的輸出信號襯墊 連接至該控制器的一輸入側；及 覆蓋整個封裝或複合物。 43
TW097150026A 2007-12-20 2008-12-22 Method for stacking serially-connected integrated circuits and multi-chip device made from same TW200941695A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US1534507P 2007-12-20 2007-12-20
US3220308P 2008-02-28 2008-02-28
US12/168,354 US8399973B2 (en) 2007-12-20 2008-07-07 Data storage and stackable configurations
US12/236,874 US7791175B2 (en) 2007-12-20 2008-09-24 Method for stacking serially-connected integrated circuits and multi-chip device made from same

Publications (1)

Publication Number Publication Date
TW200941695A true TW200941695A (en) 2009-10-01

Family

ID=40800612

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097150026A TW200941695A (en) 2007-12-20 2008-12-22 Method for stacking serially-connected integrated circuits and multi-chip device made from same

Country Status (8)

Country Link
US (3) US7791175B2 (zh)
EP (1) EP2220681B1 (zh)
JP (1) JP5633885B2 (zh)
KR (1) KR20100091164A (zh)
CN (1) CN101842896B (zh)
ES (1) ES2499392T3 (zh)
TW (1) TW200941695A (zh)
WO (1) WO2009079772A1 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005010272A1 (de) * 2005-03-03 2006-09-14 Infineon Technologies Ag Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements
US8399973B2 (en) 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
US7791175B2 (en) * 2007-12-20 2010-09-07 Mosaid Technologies Incorporated Method for stacking serially-connected integrated circuits and multi-chip device made from same
KR100959606B1 (ko) * 2008-03-12 2010-05-27 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
US8174103B2 (en) * 2008-05-01 2012-05-08 International Business Machines Corporation Enhanced architectural interconnect options enabled with flipped die on a multi-chip package
US7741156B2 (en) * 2008-05-27 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming through vias with reflowed conductive material
US7957173B2 (en) 2008-10-14 2011-06-07 Mosaid Technologies Incorporated Composite memory having a bridging device for connecting discrete memory devices to a system
KR20100048610A (ko) * 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
US8674482B2 (en) * 2008-11-18 2014-03-18 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor chip with through-silicon-via and sidewall pad
US8137995B2 (en) * 2008-12-11 2012-03-20 Stats Chippac, Ltd. Double-sided semiconductor device and method of forming top-side and bottom-side interconnect structures
US8900921B2 (en) * 2008-12-11 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming topside and bottom-side interconnect structures around core die with TSV
US8082537B1 (en) 2009-01-28 2011-12-20 Xilinx, Inc. Method and apparatus for implementing spatially programmable through die vias in an integrated circuit
US7989959B1 (en) 2009-01-29 2011-08-02 Xilinx, Inc. Method of forming stacked-die integrated circuit
US8987868B1 (en) * 2009-02-24 2015-03-24 Xilinx, Inc. Method and apparatus for programmable heterogeneous integration of stacked semiconductor die
US9406561B2 (en) * 2009-04-20 2016-08-02 International Business Machines Corporation Three dimensional integrated circuit integration using dielectric bonding first and through via formation last
JP2011082450A (ja) 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
US8604593B2 (en) * 2009-10-19 2013-12-10 Mosaid Technologies Incorporated Reconfiguring through silicon vias in stacked multi-die packages
US9219023B2 (en) * 2010-01-19 2015-12-22 Globalfoundries Inc. 3D chip stack having encapsulated chip-in-chip
US8822281B2 (en) 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
US9015023B2 (en) 2010-05-05 2015-04-21 Xilinx, Inc. Device specific configuration of operating voltage
US8598695B2 (en) * 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
KR101251916B1 (ko) * 2010-08-27 2013-04-08 에스케이하이닉스 주식회사 반도체 집적회로
US8582373B2 (en) * 2010-08-31 2013-11-12 Micron Technology, Inc. Buffer die in stacks of memory dies and methods
KR101157032B1 (ko) * 2010-11-17 2012-06-21 에스케이하이닉스 주식회사 반도체 장치
US8618647B2 (en) * 2011-08-01 2013-12-31 Tessera, Inc. Packaged microelectronic elements having blind vias for heat dissipation
US9093445B2 (en) 2011-08-26 2015-07-28 International Business Machines Corporation Packaging identical chips in a stacked structure
JP2013077358A (ja) 2011-09-30 2013-04-25 Elpida Memory Inc 半導体装置
JP6053103B2 (ja) * 2012-04-12 2016-12-27 富士電機株式会社 ワイドバンドギャップ半導体装置およびその製造方法
US8563403B1 (en) 2012-06-27 2013-10-22 International Business Machines Corporation Three dimensional integrated circuit integration using alignment via/dielectric bonding first and through via formation last
US8810006B2 (en) * 2012-08-10 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer system and method
US9588937B2 (en) * 2013-02-28 2017-03-07 International Business Machines Corporation Array of processor core circuits with reversible tiers
US9368489B1 (en) 2013-02-28 2016-06-14 International Business Machines Corporation Interconnect circuits at three-dimensional (3-D) bonding interfaces of a processor array
KR20140112257A (ko) * 2013-03-13 2014-09-23 삼성전자주식회사 반도체 패키지
US9000490B2 (en) 2013-04-19 2015-04-07 Xilinx, Inc. Semiconductor package having IC dice and voltage tuners
KR20140136201A (ko) * 2013-05-20 2014-11-28 에스케이하이닉스 주식회사 반도체 장치 및 메모리 시스템
US9299640B2 (en) 2013-07-16 2016-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Front-to-back bonding with through-substrate via (TSV)
US8860229B1 (en) 2013-07-16 2014-10-14 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US9087821B2 (en) 2013-07-16 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US9929050B2 (en) 2013-07-16 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming three-dimensional integrated circuit (3DIC) stacking structure
US20150168973A1 (en) * 2013-12-18 2015-06-18 Hashfast LLC Stacked chips powered from shared voltage sources
JP2015176958A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置及びその製造方法
CN104051337B (zh) * 2014-04-24 2017-02-15 上海珏芯光电科技有限公司 立体堆叠集成电路系统芯片封装的制造方法与测试方法
US9859382B2 (en) 2015-12-04 2018-01-02 Globalfoundries Inc. Integrated CMOS wafers
CN107305861B (zh) * 2016-04-25 2019-09-03 晟碟信息科技（上海）有限公司 半导体装置及其制造方法
CN105789918B (zh) * 2016-04-25 2018-03-06 深圳市熙龙玩具有限公司 一种分离电路的元器件堆积式连接实现方法及电路
US11398258B2 (en) 2018-04-30 2022-07-26 Invensas Llc Multi-die module with low power operation
US10978426B2 (en) * 2018-12-31 2021-04-13 Micron Technology, Inc. Semiconductor packages with pass-through clock traces and associated systems and methods
CN114967570B (zh) * 2022-07-27 2022-11-11 深圳市汤诚科技有限公司 一种i2c从机地址可编程控制电路结构及控制方法
CN115802602B (zh) * 2023-02-08 2023-09-26 深圳时识科技有限公司 三维堆叠装置及方法、电路板和电子设备

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191405A (en) 1988-12-23 1993-03-02 Matsushita Electric Industrial Co., Ltd. Three-dimensional stacked lsi
US5399898A (en) 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
JPH03291960A (ja) * 1990-04-09 1991-12-24 Hitachi Ltd 半導体装置積層用基板及び積層半導体装置
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
JP3321925B2 (ja) * 1992-09-08 2002-09-09 セイコーエプソン株式会社 液晶表示装置、半導体チップの実装構造、電子光学装置および電子印字装置
US5477082A (en) 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
US5579207A (en) 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
CA2196024A1 (en) 1996-02-28 1997-08-28 Craig N. Ernsberger Multilayer electronic assembly utilizing a sinterable composition and related method of forming
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US6222276B1 (en) * 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
US6187652B1 (en) 1998-09-14 2001-02-13 Fujitsu Limited Method of fabrication of multiple-layer high density substrate
CN1332888A (zh) 1998-12-30 2002-01-23 因芬尼昂技术股份公司 垂直集成半导体装置
US6678167B1 (en) 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
JP4497640B2 (ja) * 2000-03-29 2010-07-07 株式会社日立メディコ 高電圧スイッチ回路及びこれを用いたｘ線装置
US6404043B1 (en) 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
JP2002359346A (ja) 2001-05-30 2002-12-13 Sharp Corp 半導体装置および半導体チップの積層方法
JP4917225B2 (ja) * 2001-09-28 2012-04-18 ローム株式会社 半導体装置
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
JP2003197854A (ja) * 2001-12-26 2003-07-11 Nec Electronics Corp 両面接続型半導体装置、多段積層型半導体装置、その製造方法および該半導体装置を搭載した電子部品
KR100486832B1 (ko) 2002-02-06 2005-05-03 삼성전자주식회사 반도체 칩과 적층 칩 패키지 및 그 제조 방법
US6635970B2 (en) * 2002-02-06 2003-10-21 International Business Machines Corporation Power distribution design method for stacked flip-chip packages
TW523890B (en) 2002-02-07 2003-03-11 Macronix Int Co Ltd Stacked semiconductor packaging device
TW525273B (en) * 2002-02-07 2003-03-21 Via Tech Inc Elastomer interposer for fixing package onto printed circuit board and fabrication method thereof
US7045887B2 (en) 2002-10-08 2006-05-16 Chippac, Inc. Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package
US6876562B2 (en) * 2002-10-17 2005-04-05 Micron Technology, Inc. Apparatus and method for mounting microelectronic devices on a mirrored board assembly
JP3908146B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
TW556961U (en) 2002-12-31 2003-10-01 Advanced Semiconductor Eng Multi-chip stack flip-chip package
TWI225292B (en) 2003-04-23 2004-12-11 Advanced Semiconductor Eng Multi-chips stacked package
TWI220781B (en) 2003-04-28 2004-09-01 Advanced Semiconductor Eng Multi-chip package substrate for flip-chip and wire bonding
TWI225299B (en) 2003-05-02 2004-12-11 Advanced Semiconductor Eng Stacked flip chip package
US7098541B2 (en) * 2003-05-19 2006-08-29 Hewlett-Packard Development Company, L.P. Interconnect method for directly connected stacked integrated circuits
JP4160447B2 (ja) * 2003-05-28 2008-10-01 シャープ株式会社 電子部品およびモジュールならびにモジュールの組み立て方法、識別方法および環境設定方法
TWI229434B (en) 2003-08-25 2005-03-11 Advanced Semiconductor Eng Flip chip stacked package
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
JP4205553B2 (ja) 2003-11-06 2009-01-07 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US7173340B2 (en) 2004-02-25 2007-02-06 Texas Instruments Incorporated Daisy chaining of serial I/O interface on stacking devices
JP4441328B2 (ja) * 2004-05-25 2010-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP4063796B2 (ja) * 2004-06-30 2008-03-19 日本電気株式会社 積層型半導体装置
WO2006019156A1 (ja) * 2004-08-20 2006-02-23 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置の製造方法
US7217995B2 (en) 2004-11-12 2007-05-15 Macronix International Co., Ltd. Apparatus for stacking electrical components using insulated and interconnecting via
JP4622469B2 (ja) * 2004-11-12 2011-02-02 ソニー株式会社 回路基板、回路基板製造方法、及び半導体装置
JP4354398B2 (ja) * 2004-12-27 2009-10-28 三菱重工業株式会社 半導体装置及びその製造方法
US7271026B2 (en) 2005-03-14 2007-09-18 Infineon Technologies Ag Method for producing chip stacks and chip stacks formed by integrated devices
US7132754B1 (en) 2005-03-17 2006-11-07 Alfred E. Mann Foundation For Scientific Research Flip chip stack
US7919844B2 (en) * 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
US7297574B2 (en) * 2005-06-17 2007-11-20 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
JP4753725B2 (ja) * 2006-01-20 2011-08-24 エルピーダメモリ株式会社 積層型半導体装置
KR100743648B1 (ko) 2006-03-17 2007-07-27 주식회사 하이닉스반도체 웨이퍼 레벨 시스템 인 패키지의 제조방법
DE102006017947B4 (de) 2006-04-18 2008-02-21 Qimonda Ag Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren
US20080122040A1 (en) * 2006-06-29 2008-05-29 Icemos Technology Corporation Varying Pitch Adapter and a Method of Forming a Varying Pitch Adapter
US7750452B2 (en) * 2007-05-04 2010-07-06 Stats Chippac, Ltd. Same size die stacked package having through-hole vias formed in organic material
US7698470B2 (en) * 2007-08-06 2010-04-13 Qimonda Ag Integrated circuit, chip stack and data processing system
US7791175B2 (en) * 2007-12-20 2010-09-07 Mosaid Technologies Incorporated Method for stacking serially-connected integrated circuits and multi-chip device made from same
TWI389291B (zh) * 2008-05-13 2013-03-11 Ind Tech Res Inst 三維堆疊晶粒封裝結構

Also Published As

Publication number Publication date
US20090020855A1 (en) 2009-01-22
KR20100091164A (ko) 2010-08-18
ES2499392T3 (es) 2014-09-29
EP2220681A1 (en) 2010-08-25
CN101842896A (zh) 2010-09-22
EP2220681B1 (en) 2014-06-18
WO2009079772A8 (en) 2010-01-14
US7791175B2 (en) 2010-09-07
US8383514B2 (en) 2013-02-26
US20110163423A1 (en) 2011-07-07
US7923370B2 (en) 2011-04-12
JP2011507283A (ja) 2011-03-03
CN101842896B (zh) 2013-11-06
US20100297812A1 (en) 2010-11-25
EP2220681A4 (en) 2011-03-02
JP5633885B2 (ja) 2014-12-03
WO2009079772A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
TW200941695A (en) Method for stacking serially-connected integrated circuits and multi-chip device made from same
TWI672787B (zh) 具有中介層的半導體封裝及其製造方法
TWI460846B (zh) 資料儲存器與可堆疊組態
JP5584512B2 (ja) パッケージされた集積回路装置及びその動作方法とこれを有するメモリ保存装置及び電子システム
CN104011851B (zh) 具有窗口插入器的3d集成电路封装
TWI672772B (zh) 包含內插器的半導體封裝
CN109599134B (zh) 具有控制器及存储器堆叠的灵活存储器系统
US8546946B2 (en) Chip stack package having spiral interconnection strands
KR20090019297A (ko) 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지
KR20210110691A (ko) 프로세서 및 이종 메모리를 갖는 통합 반도체 디바이스 및 이를 형성하는 방법
JP6515724B2 (ja) 半導体装置
US20230352412A1 (en) Multiple die package using an embedded bridge connecting dies
US20230038603A1 (en) Semiconductor package and method of manufacturing the same
TWI814050B (zh) 具有用於晶粒堆疊信號路由之再分配結構之半導體總成
TWI540653B (zh) 關於包含多記憶體晶粒之半導體封裝之方法及配置
US9907181B2 (en) Electronic module
CN103579209B (zh) 用于dram在gpu之上的可替换3d堆叠方案
TW202201703A (zh) 半導體封裝
WO2024031745A1 (zh) 一种半导体封装结构及其制备方法
WO2024031812A1 (zh) 一种半导体封装结构及其制备方法
TW202331954A (zh) 半導體裝置、半導體封裝及半導體裝置的製造方法
TW202416461A (zh) 包括用於增強的插入晶粒的堆疊封裝件
KR20110131578A (ko) 적층된 메모리칩에 효율적으로 파워를 공급하기 위한 반도체 장치